JP4571476B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4571476B2 JP4571476B2 JP2004302975A JP2004302975A JP4571476B2 JP 4571476 B2 JP4571476 B2 JP 4571476B2 JP 2004302975 A JP2004302975 A JP 2004302975A JP 2004302975 A JP2004302975 A JP 2004302975A JP 4571476 B2 JP4571476 B2 JP 4571476B2
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- substrate
- gallium nitride
- gan
- stripe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
- H01L21/02642—Mask materials other than SiO2 or SiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02647—Lateral overgrowth
Description
この発明は、窒化ガリウム系化合物半導体を用いた半導体装置およびその製造方法、ならびに半導体装置のための基板に関する。
窒化ガリウム（ＧａＮ）系化合物半導体は、一般式ＩｎxＡｌyＧａ1-x-yＮ（０≦ｘ＜１、０≦ｙ＜１、０≦ｘ＋ｙ＜１）で表される。このＧａＮ系化合物半導体は、その組成によって、バンドギャップを１．９５ｅ〜６ｅＶの範囲で変化させることができることから、紫外域から赤外域に及ぶ広波長範囲の発光デバイスの材料として注目されている。
ＧａＮ系化合物半導体を用いた半導体発光素子の一般的な製造工程では、サファイア単結晶基板上にバッファ層を介してＧａＮ系化合物結晶層をエピタキシャル成長させることによって、発光ダイオード構造が形成される。しかし、サファイア基板とＧａＮとの格子不整合等に起因して、ＧａＮ系化合物結晶内に転位と呼ばれる多数の結晶欠陥が生じ、素子特性に悪影響を与える。そこで、横方向選択エピタキシャル成長によって、ＧａＮ系化合物結晶の結晶性を向上することが提案されている。
ＧａＮ系化合物半導体を用いた半導体発光素子の一般的な製造工程では、サファイア単結晶基板上にバッファ層を介してＧａＮ系化合物結晶層をエピタキシャル成長させることによって、発光ダイオード構造が形成される。しかし、サファイア基板とＧａＮとの格子不整合等に起因して、ＧａＮ系化合物結晶内に転位と呼ばれる多数の結晶欠陥が生じ、素子特性に悪影響を与える。そこで、横方向選択エピタキシャル成長によって、ＧａＮ系化合物結晶の結晶性を向上することが提案されている。
より具体的には、サファイア基板上にバッファ層を介して下地膜としてのＧａＮ薄膜を形成した後、その表面にストライプパターンのマスクが形成される。このマスクから露出するＧａＮ薄膜を核として、縦方向（基板に垂直な方向）にＧａＮ系化合物結晶を選択成長させてマスクから突出させる。その後、成長条件を変更して、ＧａＮ系化合物結晶を横方向（基板に平行な方向）に選択成長させて、マスク開口部から成長したＧａＮ系化合物結晶同士を接合させる。
特開２００２−９１２５３号公報
ところが、横方向選択成長によってＧａＮ系化合物結晶を成長させると、結晶表面の平坦性が悪くなるという問題がある。この現象は、次のようなメカニズムによるものと推測される。
Ｃ面（ジャスト面）を主面としたサファイア基板上に下地層としてのＧａＮ薄膜を形成し、その上に横方向選択成長によってＧａＮ系化合物結晶を成長させる場合について考える。この場合、下地層のＧａＮ薄膜の表面は、Ｃ面（ジャスト面）となっているのであるが、この表面では、ステップやキンクが少ない。そのため、原料原子は、ステップやキンクに到達できず、図１３に図解的に示すようなアイランド成長を引き起こす。これにより、平坦性が損なわれていくのである。
Ｃ面（ジャスト面）を主面としたサファイア基板上に下地層としてのＧａＮ薄膜を形成し、その上に横方向選択成長によってＧａＮ系化合物結晶を成長させる場合について考える。この場合、下地層のＧａＮ薄膜の表面は、Ｃ面（ジャスト面）となっているのであるが、この表面では、ステップやキンクが少ない。そのため、原料原子は、ステップやキンクに到達できず、図１３に図解的に示すようなアイランド成長を引き起こす。これにより、平坦性が損なわれていくのである。
この問題は、Ｃ面に対してオフセット角を設定した表面を主面とする基板を用いることで解決できると考えられる。すなわち、オフセットを持つＣ面ＧａＮ膜の表面では、図１４に示すようにステップが存在するため、原料原子はステップに到達することができるから、ステップフロー成長となり、平坦性の優れた表面を形成できると考えられる。
そこで、本件発明者は、前記ストライプパターンに平行な方向にオフセット角を設定した基板と、ストライプパターンに垂直な方向にオフセット角を設定した基板とを用いて、それぞれＧａＮ系化合物結晶の横方向選択成長を行った。
そこで、本件発明者は、前記ストライプパターンに平行な方向にオフセット角を設定した基板と、ストライプパターンに垂直な方向にオフセット角を設定した基板とを用いて、それぞれＧａＮ系化合物結晶の横方向選択成長を行った。
しかし、ストライプ平行方向にオフセット角を設定した基板を用いた場合には、ストライプ状のマスク開口部で成長するＧａＮ系化合物結晶部の平坦性は良好であるものの、隣接するマスク開口部から成長したＧａＮ系化合物結晶部の接合部に生じる段差を回復することができず、結局、優れた平坦性は実現できなかった。これは、ストライプ垂直方向に関しては、Ｃ面（ジャスト面）上での成長と同じ条件になるからであると考えられる。
また、ストライプ垂直方向にオフセット角を設定した基板を用いた場合には、各マスク開口部で成長するＧａＮ系化合物結晶部の平坦性が悪く、結果的に良好な平坦性を得ることはできなかった。これは、ストライプ平行方向に関しては、Ｃ面（ジャスト面）上での成長と同じ条件になるからであると考えられる。
そこで、この発明の目的は、平坦性に優れた窒化ガリウム系化合物半導体層を基板上に形成することができる半導体装置の製造方法を提供することである。
そこで、この発明の目的は、平坦性に優れた窒化ガリウム系化合物半導体層を基板上に形成することができる半導体装置の製造方法を提供することである。
上記の目的を達成するための請求項１記載の発明は、所定の結晶面に平行な互いに直交する第１結晶軸および第２結晶軸の両方に対してそれぞれ０．１度〜０．５度の範囲のオフセット角を設定した主面を有する基板の当該主面に前記第１結晶軸に沿う直線状の窒化ガリウムストライプパターンを形成するストライプ形成工程と、前記基板の主面にバッファ層を形成する工程と、前記バッファ層上に下地膜としての窒化ガリウム系化合物半導体膜を形成する下地膜形成工程と、前記窒化ガリウムストライプパターンが形成された前記基板の主面に、前記所定の結晶面に沿う横方向選択エピタキシャル成長によって、窒化ガリウム系化合物半導体層を形成するエピタキシャル成長工程とを含み、前記エピタキシャル成長工程が、窒化ガリウム系化合物半導体を前記下地膜の表面に縦方向に選択的にエピタキシャル成長させて縦方向選択成長部を形成する縦方向選択エピタキシャル成長工程と、前記縦方向選択成長部を前記基板の主面に沿う横方向へと選択的にエピタキシャル成長させる横方向選択エピタキシャル成長工程とを含むことを特徴とする半導体装置の製造方法である。
この方法では、基板の主面は、所定の結晶面に対して、第１および第２結晶軸の両方に関して０．１度以上０．５度以下の範囲でオフセットされている。したがって、この主面上において第１結晶軸に沿う直線ストライプパターンをなす窒化ガリウムを核として横方向選択エピタキシャル成長を行うと、第１結晶軸方向および第２結晶軸方向の両方に関して、ステップフローによる良好な結晶成長が進行する。これにより、アイランド成長を抑制でき、良好な平坦性を有する窒化ガリウム系化合物半導体層を形成することができる。
また、この発明では、前記基板の主面にバッファ層が形成され、このバッファ層上に下地膜としての窒化ガリウム系化合物半導体膜が形成され、この下地膜の表面から行うエピタキシャル成長によって窒化ガリウム系化合物半導体層が形成される。したがって、窒化ガリウム系化合物半導体膜を下地膜として形成するので、基板材料の選択の幅が広くなり、半導体装置の製造が容易になる。
とくに、この発明では、窒化ガリウム系化合物半導体を前記下地膜の表面に縦方向に選択的にエピタキシャル成長させて縦方向選択成長部を形成する縦方向選択エピタキシャル成長工程が行われる。そして、前記縦方向選択成長部を前記基板の主面に沿う横方向へと選択的にエピタキシャル成長させる横方向選択エピタキシャル成長工程が行われる。
窒化ガリウムストライプパターンが形成された基板主面上での縦方向選択エピタキシャル成長では、そのストライプパターンに応じたストライプ形状の窒化ガリウム系化合物半導体層が成長する。その後に、横方向選択エピタキシャル成長を行うと、窒化ガリウム系化合物半導体層のストライプ形状部同士が接合することになる。このとき、ストライプパターンに平行なストライプ平行方向に関してオフセット角が設定されていることによって、ストライプ平行方向に関する平坦性が良好になる。また、ストライプパターンに垂直なストライプ垂直方向に関してもオフセット角が設定されていることになるから、窒化ガリウム系化合物半導体層のストライプ形状部が接合した後、その接合段差がステップフロー成長によって解消される。これにより、ストライプ垂直方向に関しても良好な平坦性を得ることができる。
とくに、この発明では、窒化ガリウム系化合物半導体を前記下地膜の表面に縦方向に選択的にエピタキシャル成長させて縦方向選択成長部を形成する縦方向選択エピタキシャル成長工程が行われる。そして、前記縦方向選択成長部を前記基板の主面に沿う横方向へと選択的にエピタキシャル成長させる横方向選択エピタキシャル成長工程が行われる。
窒化ガリウムストライプパターンが形成された基板主面上での縦方向選択エピタキシャル成長では、そのストライプパターンに応じたストライプ形状の窒化ガリウム系化合物半導体層が成長する。その後に、横方向選択エピタキシャル成長を行うと、窒化ガリウム系化合物半導体層のストライプ形状部同士が接合することになる。このとき、ストライプパターンに平行なストライプ平行方向に関してオフセット角が設定されていることによって、ストライプ平行方向に関する平坦性が良好になる。また、ストライプパターンに垂直なストライプ垂直方向に関してもオフセット角が設定されていることになるから、窒化ガリウム系化合物半導体層のストライプ形状部が接合した後、その接合段差がステップフロー成長によって解消される。これにより、ストライプ垂直方向に関しても良好な平坦性を得ることができる。
オフセット角が０．１度未満の場合には、基板の主面上でのステップが少なくなり、基板主面に到達した材料原子がステップに到達できずにアイランド成長を起こすおそれがある。また、オフセット角を０．５度以上とすると、窒化ガリウム系化合物半導体のストライプ形状部同士が接合するときの段差が解消されないおそれがある。
直線状の窒化ガリウムストライプパターンは、第１結晶軸に沿って形成されるが、このことは、基板の主面に垂直な方向から見た場合にストライプ平行方向が第１結晶軸にほぼ沿うことを意味していて、ストライプ平行方向が第１結晶軸と厳密に平行であることを意味しているわけではない。実際、基板の主面は第１結晶軸に対してオフセット角が設定された表面であるので、第２結晶軸方向から見た場合には、第１結晶軸とストライプ平行方向とは平行ではない。
直線状の窒化ガリウムストライプパターンは、第１結晶軸に沿って形成されるが、このことは、基板の主面に垂直な方向から見た場合にストライプ平行方向が第１結晶軸にほぼ沿うことを意味していて、ストライプ平行方向が第１結晶軸と厳密に平行であることを意味しているわけではない。実際、基板の主面は第１結晶軸に対してオフセット角が設定された表面であるので、第２結晶軸方向から見た場合には、第１結晶軸とストライプ平行方向とは平行ではない。
横方向選択エピタキシャル成長は、前記所定の結晶面に沿うステップフロー成長が安定に進行するように成長条件を定めて行うエピタキシャル成長であり、これにより、前記結晶面と同じ面方位の表面を有する窒化ガリウム系化合物半導体層が成長する。
基板の主面とは、基板の端面でない表面を指す。
主面が所定の結晶面からオフセットされた基板は、たとえば、基板表面を精密に研削することによって作製することができる。
基板の主面とは、基板の端面でない表面を指す。
主面が所定の結晶面からオフセットされた基板は、たとえば、基板表面を精密に研削することによって作製することができる。
また、前記第１結晶軸および第２結晶軸が互いに直交する結晶軸であるので、ストライプ垂直方向は、第２結晶軸に沿うことになる。これにより、ストライプ垂直方向に関して０．１度〜０．５度のオフセット角が設定されることになるので、窒化ガリウム系化合物半導体層のストライプ形状部が接合されるときの接合段差をより確実に解消できる。
なお、ストライプ垂直方向は、基板の主面に垂直な方向から見た場合には第２結晶軸にほぼ一致するが、第１結晶軸方向から見た場合には、ストライプ垂直方向と第２結晶軸方向とにはオフセット角に対応するずれが生じることになる。すなわち、ストライプ垂直方向は第２結晶軸に沿うが、このことは、ストライプ垂直方向と第２結晶軸方向とが厳密に平行であることを意味するものではない。
請求項２記載の発明は、前記基板がサファイア（Ａｌ2Ｏ3）基板、炭化シリコン（ＳｉＣ）基板、窒化アルミニウム（ＡｌＮ）基板または窒化ガリウム（ＧａＮ）基板であり、前記所定の結晶面がＣ面であることを特徴とする請求項１記載の半導体装置の製造方法である。
この場合、Ｃ面に平行な結晶軸はＡ軸およびＭ軸であり、これらは互いに直交する。第１結晶軸がＡ軸の場合、第２結晶軸はＭ軸となり、第１結晶軸がＭ軸の場合、第２結晶軸はＡ軸となる。いずれの場合にも、基板は、Ａ軸およびＭ軸の両方に関してそれぞれ０．１度〜０．５度のオフセット角でＣ面からオフセットされた主面を有することになる。これにより、Ｃ面に沿うステップフロー成長が安定に進行する成長条件でエピタキシャル成長を行うことにより、前記基板の主面にほぼ平行な表面を有する窒化ガリウム系化合物半導体層を形成することができる。
請求項３記載の発明は、前記基板がＬｉＮｂＯ3（ニオブ酸リチウム）基板であり、前記所定の結晶面が（１００）面であることを特徴とする請求項１記載の半導体装置の製造方法である。
この場合、Ｃ面に平行な結晶軸はＡ軸およびＭ軸であり、これらは互いに直交する。第１結晶軸がＡ軸の場合、第２結晶軸はＭ軸となり、第１結晶軸がＭ軸の場合、第２結晶軸はＡ軸となる。いずれの場合にも、基板は、Ａ軸およびＭ軸の両方に関してそれぞれ０．１度〜０．５度のオフセット角でＣ面からオフセットされた主面を有することになる。これにより、Ｃ面に沿うステップフロー成長が安定に進行する成長条件でエピタキシャル成長を行うことにより、前記基板の主面にほぼ平行な表面を有する窒化ガリウム系化合物半導体層を形成することができる。
請求項３記載の発明は、前記基板がＬｉＮｂＯ3（ニオブ酸リチウム）基板であり、前記所定の結晶面が（１００）面であることを特徴とする請求項１記載の半導体装置の製造方法である。
この場合には、ＬｉＮｂＯ3基板の（１００）面に対して２つの結晶軸方向の両方に関するオフセット角を設定した主面上に窒化ガリウム系化合物半導体層を形成することができ、その表面は、良好な平坦性を有することになる。
請求項４記載の発明は、前記基板がシリコン基板であり、前記所定の結晶面が（１１１）面であることを特徴とする請求項１記載の半導体装置の製造方法である。
請求項４記載の発明は、前記基板がシリコン基板であり、前記所定の結晶面が（１１１）面であることを特徴とする請求項１記載の半導体装置の製造方法である。
この場合には、シリコン基板の（１１１）面に対して２つの結晶軸方向の両方に関するオフセット角を設定した主面上に窒化ガリウム系化合物半導体層を形成することができ、その表面は、良好な平坦性を有することになる。
請求項５記載の発明は、前記ストライプ形成工程は、窒化ガリウム系化合物半導体層の成長を抑制する直線ストライプ状のマスクを前記第１結晶軸に沿って形成することにより、当該マスク開口部に直線ストライプ状に露出する窒化ガリウム露出部を形成する工程を含むことを特徴とする請求項１ないし４のいずれかに記載の半導体装置の製造方法である。
請求項５記載の発明は、前記ストライプ形成工程は、窒化ガリウム系化合物半導体層の成長を抑制する直線ストライプ状のマスクを前記第１結晶軸に沿って形成することにより、当該マスク開口部に直線ストライプ状に露出する窒化ガリウム露出部を形成する工程を含むことを特徴とする請求項１ないし４のいずれかに記載の半導体装置の製造方法である。
この方法では、マスク開口部から露出する窒化ガリウム露出部が、直線状の窒化ガリウムストライプパターンを形成することになる。この窒化ガリウム露出部からのエピタキシャル成長によって、基板の主面を覆う窒化ガリウム系化合物半導体層を形成することができる。
前記窒化ガリウム露出部は、基板の主面に形成された窒化ガリウム系化合物半導体膜の表面の露出部であってもよい。また、基板として窒化ガリウム基板を用いる場合には、前記窒化ガリウム露出部は基板の表面の露出部であってもよい。
前記窒化ガリウム露出部は、基板の主面に形成された窒化ガリウム系化合物半導体膜の表面の露出部であってもよい。また、基板として窒化ガリウム基板を用いる場合には、前記窒化ガリウム露出部は基板の表面の露出部であってもよい。
請求項６記載の発明は、前記ストライプ形成工程は、前記基板の主面を前記第１結晶軸に沿う直線ストライプ状に凹凸加工する工程を含むことを特徴とする請求項１ないし５のいずれかに記載の半導体装置の製造方法である。
直線ストライプ状に凹凸加工された基板の主面にバッファ層が形成され、そのバッファ層上に窒化ガリウム系化合物半導体膜が下地膜として形成され、この窒化ガリウム系化合物半導体膜を核として窒化ガリウム系化合物半導体層のエピタキシャル成長が行われてもよい。
直線ストライプ状に凹凸加工された基板の主面にバッファ層が形成され、そのバッファ層上に窒化ガリウム系化合物半導体膜が下地膜として形成され、この窒化ガリウム系化合物半導体膜を核として窒化ガリウム系化合物半導体層のエピタキシャル成長が行われてもよい。
請求項７記載の発明は、前記ストライプ形成工程は、前記窒化ガリウム系化合物半導体膜からなる下地膜を前記第１結晶軸に沿う直線ストライプ状に加工する工程を含むことを特徴とする請求項１ないし６のいずれかに記載の半導体装置の製造方法である。
この方法では、窒化ガリウム系化合物半導体膜が直線ストライプ状に加工されるので、この窒化ガリウム系化合物半導体膜からのエピタキシャル成長によって良好な平坦性の窒化ガリウム系化合物半導体層を形成できる。
この方法では、窒化ガリウム系化合物半導体膜が直線ストライプ状に加工されるので、この窒化ガリウム系化合物半導体膜からのエピタキシャル成長によって良好な平坦性の窒化ガリウム系化合物半導体層を形成できる。
窒化ガリウム系化合物半導体膜は、直線ストライプ状にパターニングされてもよいし、直線ストライプ状に凹凸加工されてもよい。
凹凸加工する場合には、窒化ガリウム系化合物半導体膜の直線ストライプパターンの凸条部にマスクを形成し、凹条部において露出する窒化ガリウム露出部からのエピタキシャル成長によって窒化ガリウム系化合物半導体層を形成することもできる。
凹凸加工する場合には、窒化ガリウム系化合物半導体膜の直線ストライプパターンの凸条部にマスクを形成し、凹条部において露出する窒化ガリウム露出部からのエピタキシャル成長によって窒化ガリウム系化合物半導体層を形成することもできる。
たとえば、窒化ガリウム系化合物半導体膜を基板の主面全体に形成した後に、この窒化ガリウム系化合物半導体膜上に直線ストライプパターンのマスクを形成して、このマスクをエッチングマスクとして窒化ガリウム系化合物半導体膜をエッチングすることにより、窒化ガリウム系化合物半導体膜に直線ストライプ状の凹凸パターンを形成してもよい。その後、マスクを除去してから窒化ガリウム系化合物半導体層のエピタキシャル成長を行ってもよく、マスクを残した状態で窒化ガリウム系化合物半導体層のエピタキシャル成長を行ってもよい。マスクを残す場合には、その下地の窒化ガリウム系化合物半導体膜からの窒化ガリウム系化合物半導体層のエピタキシャル成長を抑制でき、かつ、窒化ガリウム系化合物半導体膜のエッチング時のエッチング媒体に対する耐久性のある材料でマスクを構成しておくことが好ましい。
窒化ガリウム系化合物半導体膜をストライプパターンにパターニングする場合には、前記マスクで覆われていない部分の窒化ガリウム系化合物半導体膜をエッチングによって除去し尽くした後に、マスクを剥離すればよい。
請求項８記載の発明は、前記縦方向選択エピタキシャル成長工程が、Ｒ面が安定となる条件で窒化ガリウム系化合物半導体を結晶成長させる工程を含む、請求項１ないし７のいずれかに記載の半導体装置の製造方法である。
請求項９記載の発明は、前記縦方向選択エピタキシャル成長工程が、前記窒化ガリウムストライプパターンに沿って延びる尾根形状に前記縦方向選択成長部を成長させる工程を含む、請求項１ないし８のいずれかに記載の半導体装置の製造方法である。
請求項１０記載の発明は、前記窒化ガリウム系化合物半導体層のエピタキシャル成長工程は、第１導電型の不純物を添加しながら、前記第１導電型の前記窒化ガリウム系化合物半導体層をエピタキシャル成長させる工程を含み、前記窒化ガリウム系化合物半導体層上に、電子および正孔の再結合により発光を生じる活性層を形成する工程と、前記活性層上に、前記第１導電型とは異なる第２導電型の第２の窒化ガリウム系化合物半導体層を形成する工程とを含むことを特徴とする請求項１ないし９のいずれかに記載の半導体装置の製造方法である。
請求項８記載の発明は、前記縦方向選択エピタキシャル成長工程が、Ｒ面が安定となる条件で窒化ガリウム系化合物半導体を結晶成長させる工程を含む、請求項１ないし７のいずれかに記載の半導体装置の製造方法である。
請求項９記載の発明は、前記縦方向選択エピタキシャル成長工程が、前記窒化ガリウムストライプパターンに沿って延びる尾根形状に前記縦方向選択成長部を成長させる工程を含む、請求項１ないし８のいずれかに記載の半導体装置の製造方法である。
請求項１０記載の発明は、前記窒化ガリウム系化合物半導体層のエピタキシャル成長工程は、第１導電型の不純物を添加しながら、前記第１導電型の前記窒化ガリウム系化合物半導体層をエピタキシャル成長させる工程を含み、前記窒化ガリウム系化合物半導体層上に、電子および正孔の再結合により発光を生じる活性層を形成する工程と、前記活性層上に、前記第１導電型とは異なる第２導電型の第２の窒化ガリウム系化合物半導体層を形成する工程とを含むことを特徴とする請求項１ないし９のいずれかに記載の半導体装置の製造方法である。
この方法によって、発光ダイオード構造を形成することができ、第１導電型の窒化ガリウム系化合物半導体層および第２導電型の窒化ガリウム系化合物半導体層からのキャリヤの注入により、活性層において正孔および電子の再結合が生じ、これに伴う発光が得られる。こうして、窒化ガリウム系化合物半導体発光素子を作製することができる。
第１導電型の窒化ガリウム系化合物半導体層の表面の平坦性が良好であるため、その上に形成される活性層および第２導電型の窒化ガリウム系化合物半導体層は良好な結晶性を有することができる。これにより、優れた発光効率を実現できる。
第１導電型の窒化ガリウム系化合物半導体層の表面の平坦性が良好であるため、その上に形成される活性層および第２導電型の窒化ガリウム系化合物半導体層は良好な結晶性を有することができる。これにより、優れた発光効率を実現できる。
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１(a)〜図１(e)は、この発明の第１の実施形態に係る半導体装置の製造方法を工程順に示した断面図である。サファイア、炭化シリコンまたは窒化アルミニウムの結晶からなる基板１が準備される。この基板１は、その主面１ａが、Ｃ面に対してオフセット角を設定した表面となっている。この基板１の主面１ａ上には、バッファ層２が形成される（図１(a)参照）。このバッファ層２は、Ｉｎx1Ａｌy1Ｇａ1-x1-y1Ｎ（０≦ｘ1≦１、０≦ｙ1≦１、０≦ｘ1＋ｙ1≦１）で表されるIII族窒化物系化合物で構成することができ、たとえば、ＭＯＣＶＤ法（有機金属化学気相成長法）等のエピタキシャル成長法によって形成することができる。バッファ層２の膜厚は、たとえば、２００Å程度とすればよい。
図１(a)〜図１(e)は、この発明の第１の実施形態に係る半導体装置の製造方法を工程順に示した断面図である。サファイア、炭化シリコンまたは窒化アルミニウムの結晶からなる基板１が準備される。この基板１は、その主面１ａが、Ｃ面に対してオフセット角を設定した表面となっている。この基板１の主面１ａ上には、バッファ層２が形成される（図１(a)参照）。このバッファ層２は、Ｉｎx1Ａｌy1Ｇａ1-x1-y1Ｎ（０≦ｘ1≦１、０≦ｙ1≦１、０≦ｘ1＋ｙ1≦１）で表されるIII族窒化物系化合物で構成することができ、たとえば、ＭＯＣＶＤ法（有機金属化学気相成長法）等のエピタキシャル成長法によって形成することができる。バッファ層２の膜厚は、たとえば、２００Å程度とすればよい。
バッファ層２上には、結晶成長の核となる下地膜としてのＧａＮ系化合物半導体膜５（以下「ＧａＮ膜５」という。）が積層される（図１(b)参照）。この下地ＧａＮ膜５は、一般式Ｉｎx2Ａｌy2Ｇａ1-x2-y2Ｎ（０≦ｘ2＜１、０≦ｙ2＜１、０≦ｘ2＋ｙ2＜１）で表されるＧａＮ系化合物半導体からなり、たとえば、ＭＯＣＶＤ法等のエピタキシャル成長法によって形成することができる。この下地ＧａＮ膜５には、多数の結晶欠陥（転位）がバッファ層２から受け継がれている。下地ＧａＮ膜５の膜厚は、たとえば、１μｍ程度とすればよい。
下地ＧａＮ膜５上には、たとえば等間隔のストライプパターンに複数本のマスク層３が形成される（図１(b)参照）。マスク層３は、この実施形態では、互いに平行な複数の直線帯状部を有する直線ストライプパターンに形成されており、この直線ストライプパターンは、基板１の主面１ａに垂直な平面視においてＡ軸に沿っている。マスク層３は、ＧａＮ系化合物結晶が成長しにくい材料を用いて形成される。このような材料には、たとえば、ＳｉＯ2、ＳｉＮx、Ｗ、ＴｉＮ、ＺｒＯ2がある。より具体的には、ＳｉＯ2、ＳｉＮxを用いる場合、下地ＧａＮ膜５の全表面に、スパッタ法、ＣＶＤ法（化学的気相成長法）または蒸着法によってそれらの材料層を形成し、さらにレジストを全面に塗布する。そして、そのレジスト膜をフォトリソグラフィによってパターニングした後、このパターニングされたレジスト膜をマスクとしたウェットエッチングを行うことにより、ＳｉＯ2、ＳｉＮx膜をストライプパターンに整形してマスク層３とする。
次に、マスク層３から露出している下地ＧａＮ膜５の表面に、一般式Ｉｎx3Ａｌy3Ｇａ1-x3-y3Ｎ（０≦ｘ3＜１、０≦ｙ3＜１、０≦ｘ3＋ｙ3＜１）で表されるＧａＮ系化合物半導体を縦方向に選択的にエピタキシャル成長させる（図１(c)）。より具体的には、ＧａＮ系化合物半導体が縦方向に成長しやすい条件（成長温度およびチャンバ内圧力など）で、下地ＧａＮ膜５の露出部分を核として、ＧａＮ系化合物半導体の結晶を成長させる。これにより、ストライプパターンのマスク層３からストライプ状に露出している下地ＧａＮ膜５から、ストライプパターンに沿って延びる尾根形状の縦方向選択成長部７１が成長する。この縦方向選択成長部７１は、基板１の主面１ａに対して傾斜した一対の傾斜面７１Ａ，７１Ｂを有し、これらがマスク層３のストライプパターンに沿って延びる稜線部７１Ｃを形成している。このとき、傾斜面７１Ａ，７１ＢはＧａＮ系化合物半導体結晶のＲ面となっている。つまり、Ｒ面が安定となる条件でＧａＮ系化合物半導体の結晶成長を行うことにより、縦方向選択成長部７１の縦方向選択エピタキシャル成長が可能になる。
次いで、前記縦方向選択成長部７１を、基板１の主面１ａに沿う横方向へと選択的にエピタキシャル成長させる（図１(d)）。より具体的には、ＧａＮ系化合物半導体が横方向に成長しやすい条件（成長温度およびチャンバ内圧力など）で、縦方向選択成長部７１からの結晶成長を行う。これにより、尾根形状の縦方向選択成長部７１がマスク層３上で横方向に成長し、平坦な頂面を有するストライプ形状のＧａＮ系化合物半導体層７２（横方向選択成長部）が複数本形成された状態を経て（図１(d)参照）、さらにこれらの複数本のＧａＮ系化合物半導体層７２の隣接するもの同士が接合して、一体化したＧａＮ系化合物半導体層７が得られる（図１(e)参照）。
ＧａＮ系化合物半導体層７の表面７ａは、主面１ａにほぼ平行な平坦面となる。この表面７ａは、ＧａＮ系化合物半導体結晶のＣ面である。換言すれば、前記横方向選択エピタキシャル成長は、Ｃ面が安定となる条件でＧａＮ系化合物半導体結晶を成長させるようにして行われる。ＧａＮ系化合物半導体層７の層厚（バッファ層２の表面からの高さ）は、たとえば、１．５μｍ程度とすればよい。
下地ＧａＮ膜５に生じている多数の転位は、縦方向選択成長される縦方向選択成長部７１に受け継がれる。これにより、縦方向選択成長部７１には、縦方向の転位線が形成されることになる。この縦方向選択成長部７１中の転位は、横方向選択成長されるＧａＮ系化合物半導体層７には横方向に受け継がれるが、マスク層３下の転位は受け継がれない。これにより、ＧａＮ系化合物半導体層７の表面に表れる転位を少なくすることができる。
バッファ層２、下地ＧａＮ膜５およびＧａＮ系化合物半導体層７の形成のためのエピタキシャル成長法としては、液相エピタキシャル成長、気相エピタキシャル成長または分子線エピタキシャル成長のいずれの方法が適用されてもよい。液相エピタキシャル成長とは、固相および液相の平衡状態をほぼ保ちながら過飽和溶液から結晶を析出させる結晶成長方法である。気相エピタキシャル成長とは、原料ガスを流しながら数Torrから大気圧の圧力下で結晶成長を行う方法である。分子線エピタキシャル成長（ＭＢＥ）とは、成長させるべき結晶の構成元素の分子または原子が超高真空中を分子ビームとして基板に導くことによって結晶成長を行わせる方法である。とくに優れたエピタキシャル成長法としては、ハライド気相成長法（ＨＶＰＥ法）、分子線エピタキシャル成長法（ＭＢＥ）法、および有機金属化学気相成長法（ＭＯＣＶＤ法）を挙げることができるが、いずれの結晶成長法も、バッファ層２、下地ＧａＮ膜５およびＧａＮ系化合物半導体層７の結晶成長のために適用することができる。
ＧａＮ系化合物半導体層７の導電型をＮ型にするには、Ｓｉ等のＮ型ドーパントを添加しながらエピタキシャル成長を行えばよい。また、ＧａＮ系化合物半導体層７の導電型をＰ型にするには、Ｍｇ等のＰ型ドーパントを添加しながらエピタキシャル成長を行えばよい。
図２(a)は基板１の図解的な平面図であり、図２(b)は基板１のオリエンテーションフラット１ｂ側から見た図解的な正面図であり、図２(c)はオリエンテーションフラット１ｂに直交する方向から見た基板１の図解的な側面図である。
図２(a)は基板１の図解的な平面図であり、図２(b)は基板１のオリエンテーションフラット１ｂ側から見た図解的な正面図であり、図２(c)はオリエンテーションフラット１ｂに直交する方向から見た基板１の図解的な側面図である。
基板１は、この実施形態では、ほぼ円形の基板であり、結晶面方位を示すためのオリエンテーションフラット１ｂを有している。この実施形態では、オリエンテーションフラット１ｂは、Ａ面を成しており、主面１ａは、Ａ面の法線であるＡ軸に対して角度α（オフセット角）だけ傾斜（オフセット）しているとともに、Ａ軸と直交するＭ軸（Ａ面およびＣ面に垂直なＭ面の法線）に対して角度β（オフセット角）だけ傾斜（オフセット）している。換言すれば、主面１ａは、Ａ軸およびＭ軸を含む結晶面であるＣ面に対して、直交する２方向に関してオフセットされた表面となっている。
オフセット角α，βは、それぞれ０．１度〜０．５度の範囲（０．１度≦α≦０．５度、０．１度≦α≦０．５度）で定められており、α＝βであってもよいし、α≠β（α＞βまたはα＜β）であってもよい。
マスク層３のストライプパターンは、主面１ａ上にＡ軸に沿って平行直線状に形成されている。したがって、基板１は、ストライプ平行方向１０に関してはＣ面からオフセット角αだけオフセットされており、ストライプ垂直方向１１に関してはＣ面からオフセット角βだけオフセットされた２方向オフセット面を成している。
マスク層３のストライプパターンは、主面１ａ上にＡ軸に沿って平行直線状に形成されている。したがって、基板１は、ストライプ平行方向１０に関してはＣ面からオフセット角αだけオフセットされており、ストライプ垂直方向１１に関してはＣ面からオフセット角βだけオフセットされた２方向オフセット面を成している。
基板１の主面１ａのオフセット角は、下地ＧａＮ膜５に受け継がれる。すなわち、下地ＧａＮ膜５の表面は、ストライプ平行方向１０に関してはオフセット角αだけＣ面からオフセットされており、ストライプ垂直方向１１に関してはオフセット角βだけＣ面からオフセットされた２方向オフセット面を成している。したがって、下地ＧａＮ膜５の表面には、多数のステップおよびキンクが生じているため、供給される材料原子は容易にステップまたはキンクに到達することができる。これにより、横方向選択エピタキシャル成長時に、アイランド成長を抑制し、ステップフロー成長を促進することができるので、平坦性の良いＧａＮ系化合物半導体層７を得ることができる。
より詳細に説明すると、下地ＧａＮ膜５から成長したストライプ状のＧａＮ系化合物半導体層７２（図１(d)参照）の表面には、ストライプ平行方向１０に関して多数のステップが生じていて、横方向選択エピタキシャル成長時にステップフロー成長を促進できる。これにより、ストライプ平行方向１０に関する平坦性が良好な状態となる。また、ストライプ状のＧａＮ系化合物半導体層７２の表面には、ストライプ垂直方向１１に関してもステップが生じているため、隣接するストライプ状ＧａＮ系化合物半導体層７２同士が接合した後のステップフロー成長によって、それらの間の段差が容易に解消される。これにより、平坦性の良好なＧａＮ系化合物半導体層７を形成することができる。
一実施例として、Ａ軸方向に対するオフセット角α＝０．２２度、Ｍ軸方向に対するオフセット角β＝０．１３度とした基板１上にＧａＮ系化合物半導体層７を形成して、ＧａＮ系化合物半導体層７の表面ラフネスを測定した。結果は、ストライプ平行方向１０に関する表面ラフネスは７８Å、ストライプ垂直方向に関する表面ラフネスは１８５Åであった。
比較例として、Ａ軸方向に対するオフセット角α＝０度、Ｍ軸方向に対するオフセット角β＝０．２５度に設定した主面を有する基板上に同様にしてＧａＮ系化合物半導体層を形成して、このＧａＮ系化合物半導体層の表面ラフネスを測定した。結果は、ストライプ平行方向に関する表面ラフネスが２４１Å、ストライプ垂直方向に関する表面ラフネスは３８４Åであった。
このようにして表面ラフネスの著しい改善が確認された。
オフセット角α，βとＧａＮ系化合物半導体層７の表面ラフネスとの関係は、概ね、次の表１に示す傾向を示す。
オフセット角α，βとＧａＮ系化合物半導体層７の表面ラフネスとの関係は、概ね、次の表１に示す傾向を示す。
なお、下地ＧａＮ膜５からの縦方向選択エピタキシャル成長を行わず、マスク層３から露出した下地ＧａＮ膜５に対して当初から横方向選択エピタキシャル成長によってＧａＮ系化合物半導体層７を形成することも考えられる（第１の参考例）。この場合には、ＧａＮ系化合物半導体層７の形成途中の断面構造は、概ね図３に示すとおりとなり、尾根状のＧａＮ系化合物半導体結晶からなる縦方向選択成長層は成長せず、平坦な頂面を有するストライプ形状のＧａＮ系化合物半導体層７２（横方向選択成長層）が当初から成長することになる。しかし、この図３の工程を採用すると、図１(a)〜図１(e)の工程の場合に比較して、下地ＧａＮ膜５に生じている転位が縦方向に承継されるので、ＧａＮ系化合物半導体層７の表面７ａにおける低転位密度の領域が比較的少なくなる。
図４(a)〜図４(e)は、この発明の第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。この図４(a)〜図４(e)において、前述の図１(a)〜図１(e)に示された各部に対応する部分は、同一の参照符号で示す。
この実施形態では、基板１上にバッファ層２および下地ＧａＮ膜５を形成した後に、この下地ＧａＮ膜５の表面が、ストライプ状の凹凸形状に加工される。より具体的には、たとえば、下地ＧａＮ膜５の表面に、フォトリソグラフィ工程によって、等間隔のストライプパターン（この実施形態では平行直線ストライプパターン）に複数本のエッチングマスク１２が形成される（図４(a)）。そして、このエッチングマスク１２をマスクとした用いたエッチングによって、下地ＧａＮ膜５の表面に等間隔のストライプパターンに複数本の凹条（凹部、溝部）１３が形成される（図４(b)）。エッチングマスク１２の直下部分の下地ＧａＮ膜５は、凸条１４となる。こうして下地ＧａＮ膜５の表面をストライプ状の凹凸形状に加工できる。
この実施形態では、基板１上にバッファ層２および下地ＧａＮ膜５を形成した後に、この下地ＧａＮ膜５の表面が、ストライプ状の凹凸形状に加工される。より具体的には、たとえば、下地ＧａＮ膜５の表面に、フォトリソグラフィ工程によって、等間隔のストライプパターン（この実施形態では平行直線ストライプパターン）に複数本のエッチングマスク１２が形成される（図４(a)）。そして、このエッチングマスク１２をマスクとした用いたエッチングによって、下地ＧａＮ膜５の表面に等間隔のストライプパターンに複数本の凹条（凹部、溝部）１３が形成される（図４(b)）。エッチングマスク１２の直下部分の下地ＧａＮ膜５は、凸条１４となる。こうして下地ＧａＮ膜５の表面をストライプ状の凹凸形状に加工できる。
凹条１３および凸条１４は、基板１の主面１ａに垂直な平面視においてＡ軸に沿って形成される。したがって、基板１の表面のオフセット角を受け継ぐ下地ＧａＮ膜５の表面は、ストライプ平行方向１０（図２参照）に関してオフセット角αだけＣ面からオフセットされており、ストライプ垂直方向１１（図２参照）に関してオフセット角βだけＣ面からオフセットされた２方向オフセット面を成すことになる。凹条１３の深さは、たとえば、
３μｍ程度とすればよい。
３μｍ程度とすればよい。
エッチングマスク１２を剥離した後は、縦方向選択エピタキシャル成長によって、尾根状のＧａＮ系化合物半導体結晶からなる縦方向選択成長部７１が成長させられる（図４(c)）。縦方向選択成長部７１は、凸条１４のところでは高い尾根形状をなし、凹条１３のところでは低い尾根形状をなす。
次に、横方向選択エピタキシャル成長を行うと、頂面が平坦なストライプ形状のＧａＮ系化合物半導体層７２（横方向選択成長部）が複数本形成された状態（図４(d)）を経て、全面にわたって平坦なＧａＮ系化合物半導体層７が得られる（図４(e)）。この実施形態の場合にも、結晶成長の核となる下地ＧａＮ膜５の表面は、基板１の主面１ａと同様に、Ｃ面に対して直交する２方向にオフセットされた表面となるから、ステップフロー成長によってＧａＮ系化合物半導体層７を横方向選択エピタキシャル成長させることができる。これにより、アイランド成長を抑制できるので、ＧａＮ系化合物半導体層７の表面７ａは、良好な平坦性を有することができる。
次に、横方向選択エピタキシャル成長を行うと、頂面が平坦なストライプ形状のＧａＮ系化合物半導体層７２（横方向選択成長部）が複数本形成された状態（図４(d)）を経て、全面にわたって平坦なＧａＮ系化合物半導体層７が得られる（図４(e)）。この実施形態の場合にも、結晶成長の核となる下地ＧａＮ膜５の表面は、基板１の主面１ａと同様に、Ｃ面に対して直交する２方向にオフセットされた表面となるから、ステップフロー成長によってＧａＮ系化合物半導体層７を横方向選択エピタキシャル成長させることができる。これにより、アイランド成長を抑制できるので、ＧａＮ系化合物半導体層７の表面７ａは、良好な平坦性を有することができる。
縦方向選択成長部７１からの横方向選択エピタキシャル成長時には、高い尾根形状部から成長した横方向選択成長部は、低い尾根形状部から成長する部分を覆うように成長する。これにより、ＧａＮ系化合物半導体層７の表面７ａの転位密度を低く抑えることができる。
エッチングマスク１２には、レジスト膜を適用してもよいが、ＧａＮ系化合物半導体が成長しにくい材料（たとえば、ＳｉＯ2、ＳｉＮx、Ｗ、ＴｉＮ、ＺｒＯ2）によってエッチングマスク１２を形成してもよい。この場合、図５(a)および図５(b)に示すように、エッチングマスク１２を剥離せずに残したままで、ＧａＮ系化合物半導体結晶の縦方向選択エピタキシャル成長（図５(a)）および横方向選択エピタキシャル成長を順に行ってもよい。この場合には、凹条１３からの結晶成長によってＧａＮ系化合物半導体層７が形成されることになる。
エッチングマスク１２には、レジスト膜を適用してもよいが、ＧａＮ系化合物半導体が成長しにくい材料（たとえば、ＳｉＯ2、ＳｉＮx、Ｗ、ＴｉＮ、ＺｒＯ2）によってエッチングマスク１２を形成してもよい。この場合、図５(a)および図５(b)に示すように、エッチングマスク１２を剥離せずに残したままで、ＧａＮ系化合物半導体結晶の縦方向選択エピタキシャル成長（図５(a)）および横方向選択エピタキシャル成長を順に行ってもよい。この場合には、凹条１３からの結晶成長によってＧａＮ系化合物半導体層７が形成されることになる。
また、凹条１３の形成は、エッチングによらずに、ダイシングによって形成することとしてもよい。
さらに、エッチングマスク１２を剥離する場合には、凹条１３は、バッファ層２に達するように形成したり、基板１に達するように形成したりしてもよい。すなわち、下地ＧａＮ膜５を直線ストライプ状にパターニングしてもよい。この場合、たとえば、図６(a)および図６(b)に示すように、凸条１４からの縦方向選択エピタキシャル成長（図６(a)）および横方向選択エピタキシャル成長を順に行うことによってストライプ形状のＧａＮ系化合物半導体層７２を成長させ、さらに、これらを接合させて全面にＧａＮ系化合物半導体層７を形成することができる。
さらに、エッチングマスク１２を剥離する場合には、凹条１３は、バッファ層２に達するように形成したり、基板１に達するように形成したりしてもよい。すなわち、下地ＧａＮ膜５を直線ストライプ状にパターニングしてもよい。この場合、たとえば、図６(a)および図６(b)に示すように、凸条１４からの縦方向選択エピタキシャル成長（図６(a)）および横方向選択エピタキシャル成長を順に行うことによってストライプ形状のＧａＮ系化合物半導体層７２を成長させ、さらに、これらを接合させて全面にＧａＮ系化合物半導体層７を形成することができる。
図３に示した第１の参考例と同様に、下地ＧａＮ膜５からの縦方向選択成長を行わず、下地ＧａＮ膜５に対して当初から横方向選択成長によってＧａＮ系化合物半導体層７を形成することも考えられる（第２の参考例）。この場合には、ＧａＮ系化合物半導体層７の形成途中の断面構造は、概ね図７に示すとおりとなり、尾根状のＧａＮ系化合物半導体結晶は成長せず、平坦な頂面を有するストライプ形状のＧａＮ系化合物半導体層７２が当初から成長することになる。
図８(a)〜図８(e)は、この発明の第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。この図８(a)〜図８(e)において、前述の図１(a)〜図１(e)に対応する各部は、同一の参照符号を付して示す。
この実施形態では、基板１の表面に対して、エッチングまたはダイシングにより、直線ストライプパターンの凹凸を形成する加工が行われる（図８(a)）。すなわち、基板１の表面には、等間隔のストライプパターンに直線状の凹条２１（凹部、溝）が複数本形成され、隣接する凹条２１間にそれぞれ直線状の凸条２２が形成されることになる。こうして複数本の凹条２１および複数本の凸条２２からなるストライプパターン（この実施形態では平行直線ストライプパターン）が形成される。凹条２１の深さは、たとえば、３μｍ程度とされる。
この実施形態では、基板１の表面に対して、エッチングまたはダイシングにより、直線ストライプパターンの凹凸を形成する加工が行われる（図８(a)）。すなわち、基板１の表面には、等間隔のストライプパターンに直線状の凹条２１（凹部、溝）が複数本形成され、隣接する凹条２１間にそれぞれ直線状の凸条２２が形成されることになる。こうして複数本の凹条２１および複数本の凸条２２からなるストライプパターン（この実施形態では平行直線ストライプパターン）が形成される。凹条２１の深さは、たとえば、３μｍ程度とされる。
この状態から、バッファ層２（たとえば、膜厚２００Å程度）が全面に形成され、さらにこのバッファ層２に下地ＧａＮ膜５（たとえば、膜厚１μｍ程度）が積層される（図８(b)）。図８(b)では、凹条２１内に形成される部分と凸条２２上に形成される部分とが分離した不連続膜として下地ＧａＮ膜５が形成されている例を示してあるが、凹条２１および凸条２２に渡って連続するように下地ＧａＮ膜５を形成してもよい。
この後、図８(c)に示すように、縦方向選択エピタキシャル成長によって、尾根形状のＧａＮ系化合物半導体結晶からなる縦方向選択成長部７１がストライプ状に複数本形成される。次いで、図８(d)に示すように、横方向選択エピタキシャル成長によって、頂面が平坦なストライプ状のＧａＮ系化合物半導体層７２が形成され、さらに横方向選択エピタキシャル成長を継続することによって、図８(e)に示すように、平坦なＧａＮ系化合物半導体層７が全面に形成されることになる。
凹条２１および凸条２２は、基板１の主面１ａに垂直な平面視において、Ａ軸に沿って形成される。したがって、下地ＧａＮ膜５は基板１のオフセット角を受け継いでいて、その表面は、ストライプ平行方向１０に関してオフセット角αだけＣ面からオフセットされており、ストライプ垂直方向１１に関してオフセット角βだけＣ面からオフセットされた２方向オフセット面を成すことになる。
したがって、下地ＧａＮ膜５を核とした結晶成長によって形成されるＧａＮ系化合物半導体層７は、横方向選択エピタキシャル成長時にステップフローによる結晶成長によって形成されるから、良好な平坦性の表面７ａを有することになる。
前記第１および第２の参考例の場合と同様に、下地ＧａＮ膜５からの縦方向選択成長を行わず、下地ＧａＮ膜５に対して当初から横方向選択エピタキシャル成長によってＧａＮ系化合物半導体層７を形成することも考えられる（第３の参考例）。この場合には、ＧａＮ系化合物半導体層７の形成途中の断面構造は、概ね図９に示すとおりとなり、尾根状のＧａＮ系化合物半導体結晶は成長せず、平坦な頂面を有するストライプ状のＧａＮ系化合物半導体層７２が当初から成長することになる。
前記第１および第２の参考例の場合と同様に、下地ＧａＮ膜５からの縦方向選択成長を行わず、下地ＧａＮ膜５に対して当初から横方向選択エピタキシャル成長によってＧａＮ系化合物半導体層７を形成することも考えられる（第３の参考例）。この場合には、ＧａＮ系化合物半導体層７の形成途中の断面構造は、概ね図９に示すとおりとなり、尾根状のＧａＮ系化合物半導体結晶は成長せず、平坦な頂面を有するストライプ状のＧａＮ系化合物半導体層７２が当初から成長することになる。
図１０は、図１(a)〜図１(e)に示された工程を利用して窒化ガリウム系半導体発光素子を作製する方法を工程順に示す断面図である。まず、図１(e)までの工程を行って、基板１上にＧａＮ系化合物半導体層７を形成する。このＧａＮ系化合物半導体層７は、たとえば、Ｎ型ＧａＮ層となるようにＮ型ドーパント（たとえばＳｉ）をドープしながらエピタキシャル成長させられる。
このＧａＮ系化合物半導体層７上に、たとえば、エピタキシャル成長によって、活性層２５が積層され、さらに、この活性層２５上に、同じくエピタキシャル成長によって、一般式Ｉｎx4Ａｌy4Ｇａ1-x4-y4Ｎ（０≦ｘ4＜１、０≦ｙ4＜１、０≦ｘ4＋ｙ4＜１）で表されるＰ型のＧａＮ系化合物半導体層２６が積層される（図１０(a)）。活性層２５は、たとえば、ＧａＩｎＮ化合物（一般には、一般式Ｉｎx5Ａｌy5Ｇａ1-x5-y5Ｎ（０≦ｘ5≦１、０≦ｙ5≦１、０≦ｘ5＋ｙ5≦１）で表されるIII族窒化物系化合物）で構成される。Ｎ型ＧａＮ系化合物半導体層７およびＰ型ＧａＮ系化合物半導体層２６は、それぞれ単層からなっていてもよいし、組成を異ならせた複数層の積層構造を有していてもよい。
次に、図１０(b)に示すように、Ｐ型ＧａＮ系化合物半導体層２６、活性層２５およびＮ型ＧａＮ系化合物半導体層７の一部が切り欠かれて、Ｎ型ＧａＮ系化合物半導体層７が露出させられる。
そして、図１０(c)に示すように、Ｐ型ＧａＮ系化合物半導体層２６に接合するＰ側電極３１が形成され、Ｎ型ＧａＮ系化合物半導体層７の露出面７ｂに接合するＮ側電極３２が形成される。これらの電極３１，３２間に通電することにより、ＧａＮ系化合物半導体層７，２６から活性層２５に電子および正孔がそれぞれ注入され、これらが活性層２５において再結合することによって発光が生じることになる。
そして、図１０(c)に示すように、Ｐ型ＧａＮ系化合物半導体層２６に接合するＰ側電極３１が形成され、Ｎ型ＧａＮ系化合物半導体層７の露出面７ｂに接合するＮ側電極３２が形成される。これらの電極３１，３２間に通電することにより、ＧａＮ系化合物半導体層７，２６から活性層２５に電子および正孔がそれぞれ注入され、これらが活性層２５において再結合することによって発光が生じることになる。
Ｐ側電極３１は、Ｐ型ＧａＮ系化合物半導体層２６に対してオーミック接合するものであり、たとえば、Ｎｉ／Ａｕ（Ａｕを半導体層２６に接触する下層とした積層構造膜）、ＺｎＯ、ＩＴＯなどによって形成することができる。また、Ｎ側電極３２は、Ｎ型ＧａＮ系化合物半導体層７にオーミック接合するものであり、たとえば、Ｔｉ／Ａｌ（Ａｌを半導体層７に接触する下層とした積層構造膜）によって形成することができる。
ＧａＮ系化合物半導体層７を形成するまでの工程は、図１、図３〜図９のいずれの工程を適用してもよく、いずれの場合にも、その後に図１０に示された工程を実行することによって、窒化ガリウム系半導体発光素子を得ることができる。
ＧａＮ系化合物半導体層７の表面７ａの平坦性が良好であるため、その上に積層される活性層２５との間に良好な界面を形成でき、さらに、活性層２５とＰ型ＧａＮ系化合物半導体層２６との界面の状態も良好になる。その結果、優れた発光効率の発光素子を実現できる。
ＧａＮ系化合物半導体層７の表面７ａの平坦性が良好であるため、その上に積層される活性層２５との間に良好な界面を形成でき、さらに、活性層２５とＰ型ＧａＮ系化合物半導体層２６との界面の状態も良好になる。その結果、優れた発光効率の発光素子を実現できる。
なお、図１１に示すように、活性層２５の上に積層されるＰ型ＧａＮ系化合物半導体層２６を、メサ型（錐台形状）に形成し、メサ型部の頂面にＰ側電極３１を形成することとして、電流の集中を図る構造としてもよい。
また、図１２に示すように、活性層２５の上に積層されるＰ型ＧａＮ系化合物半導体層２６をリッジ形状に形成し、そのリッジ形状部２６Ａの両側に電流狭窄のための高抵抗層２７を形成するとともに、リッジ形状部２６Ａの頂面にＰ側電極３１を接合させる構成としてもよい。高抵抗層２７は、たとえば、ＳｉＯ2等の絶縁膜で構成すればよい。
また、図１２に示すように、活性層２５の上に積層されるＰ型ＧａＮ系化合物半導体層２６をリッジ形状に形成し、そのリッジ形状部２６Ａの両側に電流狭窄のための高抵抗層２７を形成するとともに、リッジ形状部２６Ａの頂面にＰ側電極３１を接合させる構成としてもよい。高抵抗層２７は、たとえば、ＳｉＯ2等の絶縁膜で構成すればよい。
図１１または図１２の構成により、電流集中を図ることができるので、活性層２５における電子および正孔の再結合を効率的に生じさせることができ、より高い発光効率を実現できる。
以上、この発明の好ましい実施形態について説明したが、この発明は他の形態でも実施することができる。たとえば、前述の実施形態では、基板１上に形成されるストライプパターンは等間隔に形成しているが、必ずしも等間隔である必要はない。たとえば、一部のストライプの間隔を広くすることにより、ストライプ形状のＧａＮ系化合物半導体層７２同士の接合部間の間隔を広くとることができ、これにより、接合部に起因する転位の少ない領域を形成できる。したがって、転位の少ない領域を選択して、その上方にＰ側電極３１を配置することにより、発光効率の向上を図ることができる。
以上、この発明の好ましい実施形態について説明したが、この発明は他の形態でも実施することができる。たとえば、前述の実施形態では、基板１上に形成されるストライプパターンは等間隔に形成しているが、必ずしも等間隔である必要はない。たとえば、一部のストライプの間隔を広くすることにより、ストライプ形状のＧａＮ系化合物半導体層７２同士の接合部間の間隔を広くとることができ、これにより、接合部に起因する転位の少ない領域を形成できる。したがって、転位の少ない領域を選択して、その上方にＰ側電極３１を配置することにより、発光効率の向上を図ることができる。
また、前述の実施形態では、ＧａＮ系化合物半導体層７をＮ型とする例について説明したが、むろん、このＧａＮ系化合物半導体層７をＰ型とし、活性層２５を挟んで積層されるＧａＮ系化合物半導体層２６をＮ型としてもよい。
また、前述の実施形態では、基板１として、サファイア基板、炭化シリコン基板および窒化アルミニウム基板を例示したが、むろん、ＧａＮ基板を用いてもよい。ただし、一般に、ＧａＮのバルク結晶の合成は困難であり、サファイア基板、炭化シリコン基板または窒化アルミニウム基板を用いる方が素子の製造が容易である。
また、前述の実施形態では、基板１として、サファイア基板、炭化シリコン基板および窒化アルミニウム基板を例示したが、むろん、ＧａＮ基板を用いてもよい。ただし、一般に、ＧａＮのバルク結晶の合成は困難であり、サファイア基板、炭化シリコン基板または窒化アルミニウム基板を用いる方が素子の製造が容易である。
基板１の材料としては、これらのほかにも、ＬｉＮｂＯ3基板やシリコン基板を用いることができる。ＬｉＮｂＯ3基板を用いるときには、その主面を、（１００）面に対して、当該（１００）面内で互いに直交する２つの結晶軸に対してそれぞれ０．１度〜０．５度の範囲のオフセット角を設定した表面とすればよい。また、シリコン基板を用いるときには、その主面を、（１１１）面に対して、当該（１１１）面内で互いに直交する２つの結晶軸に対してそれぞれ０．１度〜０．５度の範囲のオフセット角を設定した表面とすればよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１ 基板
１ａ 主面
１ｂ オリエンテーションフラット
２ バッファ層
３ マスク層
５ ＧａＮ系化合物半導体膜（ＧａＮ膜）
７ ＧａＮ系化合物半導体層
７ａ 表面
７ｂ 露出面
７１ 縦方向選択成長部
７１Ａ，７１Ｂ 傾斜面
７１Ｃ 稜線部
７２ 化合物半導体層
１０ ストライプ平行方向
１１ ストライプ垂直方向
１２ エッチングマスク
１３ 凹条
１４ 凸条
２１ 凹条
２２ 凸条
２５ 活性層
２６ ＧａＮ系化合物半導体層
２６Ａ リッジ形状部
２７ 高抵抗層
３１ Ｐ側電極
３２ Ｎ側電極
α Ａ軸に対するオフセット角
β Ｍ軸に対するオフセット角
１ａ 主面
１ｂ オリエンテーションフラット
２ バッファ層
３ マスク層
５ ＧａＮ系化合物半導体膜（ＧａＮ膜）
７ ＧａＮ系化合物半導体層
７ａ 表面
７ｂ 露出面
７１ 縦方向選択成長部
７１Ａ，７１Ｂ 傾斜面
７１Ｃ 稜線部
７２ 化合物半導体層
１０ ストライプ平行方向
１１ ストライプ垂直方向
１２ エッチングマスク
１３ 凹条
１４ 凸条
２１ 凹条
２２ 凸条
２５ 活性層
２６ ＧａＮ系化合物半導体層
２６Ａ リッジ形状部
２７ 高抵抗層
３１ Ｐ側電極
３２ Ｎ側電極
α Ａ軸に対するオフセット角
β Ｍ軸に対するオフセット角
Claims (10)
- 所定の結晶面に平行な互いに直交する第１結晶軸および第２結晶軸の両方に対してそれぞれ０．１度〜０．５度の範囲のオフセット角を設定した主面を有する基板の当該主面に前記第１結晶軸に沿う直線状の窒化ガリウムストライプパターンを形成するストライプ形成工程と、
前記基板の主面にバッファ層を形成する工程と、
前記バッファ層上に下地膜としての窒化ガリウム系化合物半導体膜を形成する下地膜形成工程と、
前記窒化ガリウムストライプパターンが形成された前記基板の主面に、前記所定の結晶面に沿う横方向選択エピタキシャル成長によって、窒化ガリウム系化合物半導体層を形成するエピタキシャル成長工程とを含み、
前記エピタキシャル成長工程が、窒化ガリウム系化合物半導体を前記下地膜の表面に縦方向に選択的にエピタキシャル成長させて縦方向選択成長部を形成する縦方向選択エピタキシャル成長工程と、前記縦方向選択成長部を前記基板の主面に沿う横方向へと選択的にエピタキシャル成長させる横方向選択エピタキシャル成長工程とを含むことを特徴とする半導体装置の製造方法。 - 前記基板がサファイア基板、炭化シリコン基板、窒化アルミニウム基板または窒化ガリウム基板であり、前記所定の結晶面がＣ面であることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記基板がＬｉＮｂＯ3基板であり、前記所定の結晶面が（１００）面であることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記基板がシリコン基板であり、前記所定の結晶面が（１１１）面であることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記ストライプ形成工程は、窒化ガリウム系化合物半導体層の成長を抑制する直線ストライプ状のマスクを前記第１結晶軸に沿って形成することにより、当該マスク開口部に直線ストライプ状に露出する窒化ガリウム露出部を形成する工程を含むことを特徴とする請
求項１ないし４のいずれかに記載の半導体装置の製造方法。 - 前記ストライプ形成工程は、前記基板の主面を前記第１結晶軸に沿う直線ストライプ状に凹凸加工する工程を含むことを特徴とする請求項１ないし５のいずれかに記載の半導体装置の製造方法。
- 前記ストライプ形成工程は、前記窒化ガリウム系化合物半導体膜からなる下地膜を前記第１結晶軸に沿う直線ストライプ状に加工する工程を含むことを特徴とする請求項１ないし６のいずれかに記載の半導体装置の製造方法。
- 前記縦方向選択エピタキシャル成長工程が、Ｒ面が安定となる条件で窒化ガリウム系化合物半導体を結晶成長させる工程を含む、請求項１ないし７のいずれかに記載の半導体装置の製造方法。
- 前記縦方向選択エピタキシャル成長工程が、前記窒化ガリウムストライプパターンに沿って延びる尾根形状に前記縦方向選択成長部を成長させる工程を含む、請求項１ないし８のいずれかに記載の半導体装置の製造方法。
- 前記窒化ガリウム系化合物半導体層のエピタキシャル成長工程は、第１導電型の不純物を添加しながら、前記第１導電型の前記窒化ガリウム系化合物半導体層をエピタキシャル成長させる工程を含み、
前記窒化ガリウム系化合物半導体層上に、電子および正孔の再結合により発光を生じる活性層を形成する工程と、
前記活性層上に、前記第１導電型とは異なる第２導電型の第２の窒化ガリウム系化合物半導体層を形成する工程とを含むことを特徴とする請求項１ないし９のいずれかに記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004302975A JP4571476B2 (ja) | 2004-10-18 | 2004-10-18 | 半導体装置の製造方法 |
| US11/231,822 US20060084245A1 (en) | 2004-10-18 | 2005-09-22 | Semiconductor device, semiconductor device production method, and substrate for the semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004302975A JP4571476B2 (ja) | 2004-10-18 | 2004-10-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006114829A JP2006114829A (ja) | 2006-04-27 |
| JP4571476B2 true JP4571476B2 (ja) | 2010-10-27 |
Family
ID=36181312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004302975A Expired - Fee Related JP4571476B2 (ja) | 2004-10-18 | 2004-10-18 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20060084245A1 (ja) |
| JP (1) | JP4571476B2 (ja) |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5082278B2 (ja) * | 2005-05-16 | 2012-11-28 | ソニー株式会社 | 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法 |
| US9754782B2 (en) * | 2006-04-07 | 2017-09-05 | Sixpoint Materials, Inc. | Group III nitride substrates and their fabrication method |
| KR101038069B1 (ko) * | 2006-04-25 | 2011-06-01 | 내셔널 유니버시티 오브 싱가포르 | 에피택셜 측방향 과도성장 질화갈륨 템플릿 상에 성장된 산화아연막의 방법 |
| JP4933137B2 (ja) * | 2006-04-28 | 2012-05-16 | 学校法人 名城大学 | 半導体および半導体製造方法 |
| JP2007311669A (ja) * | 2006-05-22 | 2007-11-29 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2008053448A (ja) | 2006-08-24 | 2008-03-06 | Rohm Co Ltd | Ｍｉｓ型電界効果トランジスタおよびその製造方法 |
| JP5082672B2 (ja) * | 2007-08-20 | 2012-11-28 | 豊田合成株式会社 | Ｉｉｉ族窒化物系化合物半導体の製造方法及び発光素子 |
| JP2009164233A (ja) | 2007-12-28 | 2009-07-23 | Rohm Co Ltd | 窒化物半導体レーザ素子およびその製造方法 |
| JP5239544B2 (ja) * | 2008-06-20 | 2013-07-17 | 住友電気工業株式会社 | 半導体光素子を作製する方法 |
| JP5075786B2 (ja) * | 2008-10-06 | 2012-11-21 | 株式会社東芝 | 発光装置及びその製造方法 |
| US9589792B2 (en) * | 2012-11-26 | 2017-03-07 | Soraa, Inc. | High quality group-III metal nitride crystals, methods of making, and methods of use |
| DE102009047881B4 (de) * | 2009-09-30 | 2022-03-03 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung einer epitaktisch hergestellten Schichtstruktur |
| JP5170051B2 (ja) * | 2009-09-30 | 2013-03-27 | 豊田合成株式会社 | Ｉｉｉ族窒化物半導体の製造方法 |
| US9564320B2 (en) | 2010-06-18 | 2017-02-07 | Soraa, Inc. | Large area nitride crystal and method for making it |
| JP2012033708A (ja) * | 2010-07-30 | 2012-02-16 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
| KR101253198B1 (ko) * | 2011-07-05 | 2013-04-10 | 엘지전자 주식회사 | 무분극 이종 기판, 이를 이용한 질화물계 발광 소자 및 그 제조방법 |
| JP5891390B2 (ja) | 2012-10-05 | 2016-03-23 | パナソニックＩｐマネジメント株式会社 | 窒化物半導体構造、積層構造、および窒化物半導体発光素子 |
| KR101969308B1 (ko) | 2012-10-26 | 2019-04-17 | 삼성전자주식회사 | 반도체 발광소자 및 그 제조 방법 |
| KR101705726B1 (ko) * | 2012-12-24 | 2017-02-13 | 한국전자통신연구원 | 반도체 기판의 제조방법 |
| KR101977677B1 (ko) | 2013-02-05 | 2019-05-13 | 삼성전자주식회사 | 반도체 발광소자 |
| US9640422B2 (en) * | 2014-01-23 | 2017-05-02 | Intel Corporation | III-N devices in Si trenches |
| US9379196B2 (en) * | 2014-02-06 | 2016-06-28 | Infineon Technologies Austria Ag | Method of forming a trench using epitaxial lateral overgrowth and deep vertical trench structure |
| JP6135559B2 (ja) * | 2014-03-10 | 2017-05-31 | ソニー株式会社 | 半導体発光素子および半導体発光素子の製造方法ならびに半導体素子 |
| CN107078157A (zh) * | 2014-08-13 | 2017-08-18 | 英特尔公司 | 自对准栅极后制iii‑n晶体管 |
| JP2017533574A (ja) | 2014-09-18 | 2017-11-09 | インテル・コーポレーション | シリコンｃｍｏｓ互換性半導体装置における欠陥伝播制御のための傾斜側壁カット面を有するウルツ鉱ヘテロエピタキシャル構造物 |
| KR102203497B1 (ko) | 2014-09-25 | 2021-01-15 | 인텔 코포레이션 | 독립형 실리콘 메사들 상의 iii-n 에피택셜 디바이스 구조체들 |
| EP3221886A4 (en) | 2014-11-18 | 2018-07-11 | Intel Corporation | Cmos circuits using n-channel and p-channel gallium nitride transistors |
| US10056456B2 (en) | 2014-12-18 | 2018-08-21 | Intel Corporation | N-channel gallium nitride transistors |
| CN107949914B (zh) | 2015-05-19 | 2022-01-18 | 英特尔公司 | 具有凸起掺杂晶体结构的半导体器件 |
| DE102015109761B4 (de) * | 2015-06-18 | 2022-01-27 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung eines Nitrid-Halbleiterbauelements und Nitrid-Halbleiterbauelement |
| KR102349040B1 (ko) * | 2015-06-26 | 2022-01-10 | 인텔 코포레이션 | 고온 안정 기판 계면 재료를 갖는 헤테로 에피택셜 구조체들 |
| JP6816008B2 (ja) * | 2015-10-20 | 2021-01-20 | 日本碍子株式会社 | 下地基板、下地基板の製法及び１３族窒化物結晶の製法 |
| WO2017111869A1 (en) | 2015-12-24 | 2017-06-29 | Intel Corporation | Transition metal dichalcogenides (tmdcs) over iii-nitride heteroepitaxial layers |
| JP7158745B2 (ja) * | 2017-05-05 | 2022-10-24 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 基板を除去する方法 |
| WO2019066953A1 (en) | 2017-09-29 | 2019-04-04 | Intel Corporation | REDUCED CONTACT RESISTANCE GROUP III (N-N) NITRIDE DEVICES AND METHODS OF MAKING SAME |
| WO2019068919A1 (en) * | 2017-10-05 | 2019-04-11 | Hexagem Ab | SEMICONDUCTOR DEVICE HAVING A III-N PLANE SEMICONDUCTOR LAYER AND MANUFACTURING METHOD |
| US10490979B2 (en) | 2017-12-27 | 2019-11-26 | Kabushiki Kaisha Toshiba | Substrate including photonic crystal and method for manufacturing the same, and surface emitting quantum cascade laser |
| KR102620159B1 (ko) | 2018-10-08 | 2024-01-02 | 삼성전자주식회사 | 반도체 발광 소자 |
| CN111312800B (zh) * | 2018-12-12 | 2023-03-28 | 联华电子股份有限公司 | 具有外延层的半导体结构及其制作方法 |
| US11466384B2 (en) | 2019-01-08 | 2022-10-11 | Slt Technologies, Inc. | Method of forming a high quality group-III metal nitride boule or wafer using a patterned substrate |
| CN110459656B (zh) * | 2019-08-19 | 2023-02-24 | 晶能光电（江西）有限公司 | 紫外led外延片及其制备方法 |
| CN115104174A (zh) | 2020-02-11 | 2022-09-23 | Slt科技公司 | 改进的iii族氮化物衬底、制备方法和使用方法 |
| US11721549B2 (en) | 2020-02-11 | 2023-08-08 | Slt Technologies, Inc. | Large area group III nitride crystals and substrates, methods of making, and methods of use |
| WO2022109991A1 (zh) * | 2020-11-27 | 2022-06-02 | 苏州晶湛半导体有限公司 | 基板结构及其制备方法、发光器件及其制备方法 |
| WO2023027045A1 (ja) * | 2021-08-25 | 2023-03-02 | 京セラ株式会社 | 半導体素子の製造方法、半導体素子及び半導体装置 |
| TW202341251A (zh) * | 2022-01-27 | 2023-10-16 | 日商京瓷股份有限公司 | 半導體基板之製造方法及製造裝置、以及控制裝置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11312825A (ja) * | 1998-04-28 | 1999-11-09 | Nichia Chem Ind Ltd | 窒化物半導体の成長方法及び窒化物半導体素子 |
| JP2000252219A (ja) * | 1999-03-02 | 2000-09-14 | Nichia Chem Ind Ltd | ＧａＮ基板の製造方法 |
| JP2001122693A (ja) * | 1999-10-22 | 2001-05-08 | Nec Corp | 結晶成長用下地基板およびこれを用いた基板の製造方法 |
| JP2004179457A (ja) * | 2002-11-28 | 2004-06-24 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体素子の製造方法 |
| JP2005056979A (ja) * | 2003-08-01 | 2005-03-03 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6680959B2 (en) * | 2000-07-18 | 2004-01-20 | Rohm Co., Ltd. | Semiconductor light emitting device and semiconductor laser |
-
2004
- 2004-10-18 JP JP2004302975A patent/JP4571476B2/ja not_active Expired - Fee Related
-
2005
- 2005-09-22 US US11/231,822 patent/US20060084245A1/en not_active Abandoned
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11312825A (ja) * | 1998-04-28 | 1999-11-09 | Nichia Chem Ind Ltd | 窒化物半導体の成長方法及び窒化物半導体素子 |
| JP2000252219A (ja) * | 1999-03-02 | 2000-09-14 | Nichia Chem Ind Ltd | ＧａＮ基板の製造方法 |
| JP2001122693A (ja) * | 1999-10-22 | 2001-05-08 | Nec Corp | 結晶成長用下地基板およびこれを用いた基板の製造方法 |
| JP2004179457A (ja) * | 2002-11-28 | 2004-06-24 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体素子の製造方法 |
| JP2005056979A (ja) * | 2003-08-01 | 2005-03-03 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060084245A1 (en) | 2006-04-20 |
| JP2006114829A (ja) | 2006-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4571476B2 (ja) | 半導体装置の製造方法 | |
| JP3436128B2 (ja) | 窒化物半導体の成長方法及び窒化物半導体素子 | |
| US11508620B2 (en) | Method of removing a substrate with a cleaving technique | |
| JP4939844B2 (ja) | ＺｎＯ系半導体素子 | |
| JP2001313259A (ja) | Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子 | |
| WO2003072856A1 (fr) | Procede de production de semi-conducteur a base d'un compose nitrure du groupe iii | |
| JPH11191659A (ja) | 窒化物半導体の成長方法及び窒化物半導体素子 | |
| JP2000232239A (ja) | 窒化物半導体の成長方法及び窒化物半導体素子 | |
| JP5060732B2 (ja) | 発光素子及びこの発光素子の製造方法 | |
| JP2009071174A (ja) | 半導体発光素子 | |
| JP2007036174A (ja) | 窒化ガリウム系発光ダイオード | |
| JPH11274560A (ja) | 半導体素子およびその製造方法 | |
| JP3796060B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JP4588380B2 (ja) | 半導体発光素子 | |
| JP5822190B2 (ja) | 多波長発光素子及びその製造方法 | |
| JP4807375B2 (ja) | 窒化ガリウム系半導体レーザを作製する方法 | |
| JP4523097B2 (ja) | Ｉｉｉ族窒化物系化合物半導体レーザダイオード | |
| JP5314257B2 (ja) | 低欠陥の半導体基板、半導体発光素子、およびそれらの製造方法 | |
| WO2021085556A1 (ja) | 半導体素子および半導体素子の製造方法 | |
| JP2010267798A (ja) | 半導体発光素子の製造方法 | |
| JP2008034862A (ja) | 窒化物半導体の成長方法 | |
| JP2002261370A (ja) | 窒化物系半導体素子の作製方法 | |
| JP4869179B2 (ja) | 半導体基板およびその製造方法 | |
| JP2003081697A (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体発光素子の製造方法ならびに半導体装置の製造方法 | |
| US20210043460A1 (en) | Manufacturing method of a semiconductor substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070918 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100218 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100415 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100513 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100712 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100805 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100812 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |