KR101969308B1 - 반도체 발광소자 및 그 제조 방법 - Google Patents

반도체 발광소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101969308B1
KR101969308B1 KR1020120119562A KR20120119562A KR101969308B1 KR 101969308 B1 KR101969308 B1 KR 101969308B1 KR 1020120119562 A KR1020120119562 A KR 1020120119562A KR 20120119562 A KR20120119562 A KR 20120119562A KR 101969308 B1 KR101969308 B1 KR 101969308B1
Authority
KR
South Korea
Prior art keywords
light emitting
substrate
layer
emitting structure
isolation pattern
Prior art date
Application number
KR1020120119562A
Other languages
English (en)
Other versions
KR20140053530A (ko
Inventor
김태훈
김성준
김용일
류영호
손명락
이수열
이승환
장태성
황보수민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120119562A priority Critical patent/KR101969308B1/ko
Priority to US13/948,797 priority patent/US9087932B2/en
Priority to CN201310513215.9A priority patent/CN103794686B/zh
Publication of KR20140053530A publication Critical patent/KR20140053530A/ko
Application granted granted Critical
Publication of KR101969308B1 publication Critical patent/KR101969308B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Abstract

본 발명의 실시형태에 따른 반도체 발광소자의 제조방법은 반도체 단결정 성장용 기판을 마련하는 단계; 상기 반도체 단결정 성장용 기판 상에 단위 칩 영역을 정의하는 아이솔레이션 패턴을 형성하는 단계; 상기 아이솔레이션 패턴에 의하여 정의된 상기 반도체 단결정 성장용 기판 상의 영역에 순차적으로 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 성장시켜 상기 아이솔레이션 패턴 보다 낮은 높이의 발광구조물을 형성하는 단계; 상기 발광구조물과 상기 아이솔레이션 패턴을 덮도록 반사금속층을 형성하는 단계; 상기 반사금속층 상에 지지 기판을 형성하는 단계; 상기 반도체 단결정 성장용 기판을 제거하는 단계; 및 상기 지지 기판을 개별 발광소자로 절단하는 단계를 포함한다.

Description

반도체 발광소자 및 그 제조 방법 {Semiconductor light emitting device and manufacturing method of the same}
본 발명은 반도체 발광소자 및 그 제조방법에 관한 것이다.
반도체 발광소자의 일 종인 발광 다이오드(LED)는 p-n 접합구조의 특성을 이용하여 전자와 정공의 재결합에 의하여 발생하는 에너지를 빛으로 발생시키는 소자를 의미한다. 즉, 특정 원소의 반도체에 순방향 전압을 가하면 양극과 음극의 접합 부분을 통해 전자와 정공이 이동하면서 서로 재결합하는데 전자와 정공이 떨어져 있을 때 보다 작은 에너지가 되므로 이때 발생하는 에너지의 차이로 인해 빛을 외부로 방출한다.
발광 다이오드를 제조하는 하나의 방법으로, 성장 기판 위의 발광구조물에 지지 기판을 부착한 후 상기 성장 기판을 제거하는 방식이 이용되고 있으며, 이 경우, 상기 성장 기판의 제거를 위하여 레이저 리프트 오프(Laser Lift Off) 공정이 널리 이용되고 있다. 이러한 레이저 리프트 오프 공정의 경우, 레이저의 조사 의하여 성장 기판과 인접한 영역의 반도체층에 미세 크랙을 발생시킴으로써 발광 효율의 저하를 가져올 수 있다. 또한 이와 같은 손상을 방지하기 위하여 추가적인 공정이 필요하여 공정이 복잡해지는 문제점이 있다.
따라서 성장 기판을 발광구조물로부터 보다 안정적으로 분리하여 신뢰성이 향상될 수 있는 반도체 발광소자 및 그 제조방법이 요구되고 있다.
또한 공정을 단순화하여 가격 경쟁력이 높으며 광 효율이 높은 반도체 발광소자 및 그 제조방법이 요구되고 있다.
본 발명의 일 측면은,
반도체 단결정 성장용 기판을 마련하는 단계; 상기 반도체 단결정 성장용 기판 상에 단위 칩 영역을 정의하는 아이솔레이션 패턴을 형성하는 단계; 상기 아이솔레이션 패턴에 의하여 정의된 상기 반도체 단결정 성장용 기판 상의 영역에 순차적으로 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 성장시켜 상기 아이솔레이션 패턴 보다 낮은 높이의 발광구조물을 형성하는 단계; 상기 발광구조물과 상기 아이솔레이션 패턴을 덮도록 반사금속층을 형성하는 단계; 상기 반사금속층 상에 지지 기판을 형성하는 단계; 상기 반도체 단결정 성장용 기판을 제거하는 단계; 및 상기 지지 기판을 개별 발광소자로 절단하는 단계를 포함하는 반도체 발광소자의 제조방법을 제공한다.
상기 반도체 단결정 성장용 기판을 제거하는 단계 이후에 상기 아이솔레이션 패턴을 제거하는 단계를 더 포함할 수 있다.
상기 아이솔레이션 패턴을 제거하는 단계 이후에 상기 발광구조물의 측면 및 상면 일부, 상기 반사금속층의 측면 및 상기 반사금속층의 상면 중 상기 발광구조물이 형성되지 않은 영역에 패시베이션층을 형성하는 단계를 더 포함할 수 있다.
상기 아이솔레이션 패턴은 상기 반도체 단결정 성장용 기판에 대하여 경사지게 형성할 수 있다.
상기 반사금속층은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 중 적어도 하나를 포함하는 물질로 이루어질 수 있다.
상기 반도체 단결정 성장용 기판을 제거하는 단계 이후에 상기 발광구조물의 광이 방출되는 표면을 식각하여 광 추출 패턴을 형성하는 단계를 더 포함할 수 있다.
상기 반도체 단결정 성장용 기판을 제거하는 단계 이후에, 상기 발광구조물의 상면에 상기 발광구조물에 전원을 인가하는 전극을 형성하는 단계를 더 포함할 수 있다.
상기 발광구조물에 전원을 인가하는 전극을 형성하는 단계와 동시에 또는 상기 발광구조물에 전원을 인가하는 전극을 형성하는 단계 이후에 상기 지지 기판의 하면에 금속층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 다른 측면은,
전도성 기판; 상기 전도성 기판 상에 형성된 반사금속층; 상기 반사금속층 상에 순차적으로 적층된 제2 도전형 반도체층, 활성층 및 제1 도전형 반도체층을 구비하는 발광구조물; 및 상기 발광구조물의 측면, 상기 반사금속층의 측면 및 상기 반사금속층의 상면 중 상기 발광구조물이 형성되지 않은 영역을 덮는 절연층을 포함하고, 상기 절연층의 외측면은 상기 전도성 기판의 외측면과 수직으로 공면을 이루는 것을 특징으로 하는 반도체 발광소자를 제공한다.
상기 절연층의 측면 중 상기 발광소자와 마주하는 면은 상기 전도성 기판에 대하여 경사지도록 형성될 수 있다.
상기 절연층은 산화물층 또는 질화물충 중 어느 하나로 이루어질 수 있다.
상기 반사금속층은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 중 적어도 하나를 포함하는 물질로 이루어질 수 있다.
상기 발광구조물의 광이 방출되는 표면에는 광 추출 패턴이 형성될 수 있다.
상기 발광구조물의 상면에는 전원을 인가하기 위한 전극이 형성될 수 있다.
상기 전도성 기판의 하면에 금속층이 형성될 수 있다.
본 발명에 의하면 반도체 발광소자의 제조 시 성장 기판을 발광구조물로부터 분리할 때 발생하는 손상을 효과적으로 감소시키고, 따라서 개별 칩에 가해지는 스트레스를 감소시킬 수 있다.
또한 공정을 단순화하여 가격 경쟁력이 높은 반도체 발광소자 및 그 제조방법을 제공할 수 있다.
또한 발광구조물 형성 시 아이솔레이션 패턴 사이의 영역에 반도체층을 형성하게 되므로 비교적 작은 영역에서 반도체층이 형성되기 때문에, 반도체층과 기판의 격자상수 및 열팽창 계수 차이에 의한 반도체층의 성장 스트레스(stress)가 감소될 수 있으며, 따라서 기판의 휨 현상이 방지 될 수 있는 효과가 있다.
도 1 내지 도 7은 본 발명의 제1 실시형태에 따른 반도체 발광소자의 제조방법을 나타내는 공정 별 단면도이다.
도 8은 본 발명의 제1 실시형태에 따른 반도체 발광소자의 제조방법에 의하여 제조된 반도체 발광소자를 나타내는 단면도이다.
도 9는 본 발명의 제1 실시형태에 따른 반도체 발광소자의 제조방법에서 패시베이션층을 형성하지 않고 제조된 반도체 발광소자를 나타내는 단면도이다.
도 10 내지 도 12는 본 발명의 제2 실시형태에 따른 반도체 발광소자의 제조방법을 나타내는 공정 별 단면도이다.
도 13은 본 발명의 제2 실시형태에 따른 반도체 발광소자의 제조방법에 의하여 제조된 반도체 발광소자를 나타내는 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 구체적인 실시 형태에 따른 반도체 발광소자의 제조방법을 설명한다.
도 1 내지 도 7은 본 발명의 제1 실시 형태에 따른 반도체 발광소자의 제조방법을 나타내는 공정 별 단면도이며, 도 1a 내지 도1d는 성장 기판(101) 상에 형성되며 단위 칩 영역을 정의하는 아이솔레이션 패턴(180)을 나타내는 단면도 및 평면도이다.
우선, 도 1a 에 도시한 바와 같이, 성장 기판(101) 상에 단위 칩 영역을 정의하는 아이솔레이션 패턴(180)을 형성한다.
성장 기판(101)은 반도체 성장용 기판으로 제공되며, 사파이어, Si, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등과 같이 절연성, 도전성, 반도체 물질을 이용할 수 있다. 예를 들어 상기 기판(101)은 전기 절연성을 갖는 사파이어로서, 사파이어는 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a측 방향의 격자상수가 각각 약 13.001Å과 약 4.758Å이며, C(0001)면, A(1120)면, R(1102)면 등을 갖는다. 이 경우, 상기 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용된다. 성장 기판(101)으로 사용하기에 적합한 다른 물질로는 Si 기판을 들 수 있으며, 대구경화에 보다 적합하고 상대적으로 가격이 낮은 Si 기판을 사용하여 양산성이 향상될 수 있다.
아이솔레이션 패턴(180)은 성장 기판(101) 상에서 패터닝된 마스크를 이용하여 단위 칩 영역의 둘레에 형성할 수 있다. 아이솔레이션 패턴(180)에 의하여 이후 형성될 발광구조물 영역(160)이 정의된다.
상기 아이솔레이션 패턴(180)은 전자빔(E-beam) 증착, 스퍼터링(sputtering), PECVD 방법과 같은 다양한 증착 방법을 이용하여 형성할 수 있으며, SiO2, Al2O3, 등의 산화물층 또는 Si3N4, SiON 등의 질화물충 중 어느 하나로 이루어진 절연층으로 이루어질 수 있으며, 또한 전도성 물질로 이루어질 수도 있다. 특히 발광구조물이 질화갈륨계 반도체층인 경우에는, 아이솔레이션 패턴(180)은 상면에 GaN층의 성장이 잘 이루어지지 않는 재료로 형성하는 것이 바람직하다. 또한 상기 아이솔레이션 패턴(180)은 서로 다른 굴절률을 갖는 유전체층이 교대로 적층된 DBR 구조를 사용하여 형성될 수도 있다.
또한 도 1a에 도시된 바와 같이 상기 아이솔레이션 패턴(180)은 성장 기판(101)에 대하여 비스듬한 기울기를 갖도록 경사지게 형성할 수 있으나, 성장 기판(101)에 대하여 수직하게 형성할 수도 있다.
여기서 상기 아이솔레이션 패턴(180)은 상면에서 보았을 때 도 1b에 도시된 바와 같이, 성장 기판(101)을 단위 칩으로 절단하기 위한 스크라이브 라인(SL)이 형성될 영역을 따라 줄무늬 패턴으로 형성될 수 있다. 상기 줄무늬 패턴은 서로 이격된 줄무늬들로 이루어지며, 상기 줄무늬들 사이에 발광구조물이 각각 형성된다.
또한 도 1c에 도시된 바와 같이, 상기 아이솔레이션 패턴(180)은 성장 기판(101)을 단위 칩으로 절단하기 위한 스크라이브 라인(SL)이 형성될 영역을 따라 격자무늬 패턴으로 형성될 수 있다.
또한 도 1d에 도시된 바와 같이, 상기 아이솔레이션 패턴(180)은 세로 방향의 스크라이브 라인(SL)이 형성될 영역에 도트(dot) 패턴으로 형성될 수 있다. 상기 도트 패턴은 서로 이격된 도트들로 이루어져 있다. 상기 도트들은 동일한 크기를 갖고 일정한 간격으로 배열되어 발광구조물 영역을 정의하는 것이 바람직하다. 또한 상기 도트는 원기둥 형상으로 도시되어 있으나, 이에 한정되지 않고, 다양한 형상으로 이루어지는 것도 가능하다. 도 1e에 도시된 바와 같이, 상기 아이솔레이션 패턴(180)은 가로 및 세로 방향의 스크라이브 라인(SL)이 형성될 영역에 도트(dot) 패턴으로 형성될 수 있다. 도면에서는 상기 도트(dot) 패턴이 스크라이브 라인(SL)에 의하여 구획될 사각형의 한 변의 중심부위에 형성된 것을 도시하였으나, 상기 도트(dot) 패턴은 스크라이브 라인(SL)을 따라 랜덤하게 형성될 수 있음은 물론이다.
또는 도 1f에 도시된 바와 같이, 발광 구조물을 상면에서 볼 때 삼각형 형상으로 형성하는 경우에는 상기 아이솔레이션 패턴(180)을 삼각형 형태로 형성할 수도 있으며, 이 외에도 다양한 형태로 형성 가능할 것이다.
이어서 도 2에 도시된 바와 같이, 성장 기판(101) 상에 아이솔레이션 패턴(180)에 의하여 정의된 발광 구조물 영역에 발광 구조물(120)을 아이솔레이션 패턴(180)의 높이(t1) 보다 낮은 높이(t2)로 형성한다.
이와 같이 발광 구조물(120)을 아이솔레이션 패턴(180)의 높이(t1) 보다 낮은 높이(t2)로 아이솔레이션 패턴(180)에 의하여 정의된 영역에 형성하면, 발광구조물을 각 단위 칩으로 분리 시 아이솔레이션 패턴(180) 영역을 따라 절단할 수 있어 개별 발광소자로 분리가 용이해질 수 있으며, 후속 공정인 성장 기판의 제거 공정 시에 발광구조물에 발생할 수 있는 크랙(Crack)이 반도체층을 따라 전파되는 것을 효과적으로 방지할 수 있다. 그에 따라 이후 형성되는 반도체층 상의 반사금속층이 반도체층으로부터 박리되는 것을 방지할 수 있다.
또한 발광구조물을 분리하는 아이솔레이션 공정 및 반도체층의 크랙 형성 방지를 위한 공정을 아이솔레이션 패턴(180)을 형성하는 하나의 공정으로 감소시킬 수 있어 공정의 단순화가 가능해진다.
또한 발광구조물 형성 시 아이솔레이션 패턴 사이의 영역에 반도체층을 형성하게 되므로 비교적 작은 영역에서 반도체층이 형성되기 때문에, 반도체층과 기판의 격자상수 및 열팽창 계수 차이에 의한 반도체층의 성장 스트레스(stress)가 감소될 수 있으며, 따라서 기판의 휨 현상이 방지 될 수 있는 효과가 있다.
발광 구조물(120), 즉, 제1 및 제2 도전형 반도체층(121, 123)과 이들 사이에 배치된 활성층(122)을 포함하는 구조를 설명하면, 제1 및 제2 도전형 반도체층(121, 123)은 질화물 반도체, 예컨대, AlxInyGa1-x-yN (0≤x<1, 0≤y<1, 0≤x+y<1)의 조성을 갖는 물질로 이루어질 수 있으며, 다만, 이와 다르게 AlInGaP, AlInGaAs 계 물질 등으로 이루어질 수도 있다. 또한, 반드시 이에 제한되는 것은 아니지만, 제1 및 제2 도전형 반도체층(121, 123)은 각각 n형 및 p형 불순물로 도핑될 수 있다. 제1 및 제2 도전형 반도체층(121, 123) 사이에 배치된 활성층(122)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조를 가질 수 있다.
한편, 발광 구조물(120)을 구성하는 제1 및 제2 도전형 반도체층(121, 123)과 활성층(122)은 유기 금속 화학 증착(Metal Organic Chemical Vapor Deposition, MOCVD), 수소화 기상 에피택시(Hydride Vapor Phase Epitaxy, 'HVPE'), 분자선 에피탁시(Molecular Beam Epitaxy, MBE) 등과 같이 당 기술 분야에서 공지된 공정을 이용하여 성장될 수 있다.
상술한 설명에서는 제1 도전형 반도체층(121)이 n형 반도체층을 포함하고 제2 도전형 반도체층(123)이 p형 반도체층을 포함하는 것을 예시하였다. 그러나 실시예가 이에 한정되는 것은 아니다. 따라서, 제1 도전형 반도체층(121)이 p형 반도체층을 포함하고 제2 도전형 반도체층(123)이 n형 반도체층을 포함할 수도 있다. 또한, 제1 도전형 반도체층(121) 및 제2 도전형 반도체층(123) 내의 도펀트의 도핑 농도는 균일할 수도 있고, 불균일할 수도 있다. 즉, 발광 구조물(120)의 구조는 다양하게 변형될 수 있으며, 실시예가 이에 한정되는 것은 아니다.
한편, 발광 구조물(120) 및 성장 기판(101) 사이에는 격자 상수 차이를 완화하기 위해 버퍼층(미도시) 및/또는 언도프트 질화물층(미도시)이 형성될 수도 있다.
이어서, 도 3에 도시한 바와 같이, 발광 구조물(120) 상에 반사금속층(133) 및 지지 기판(110)을 형성한다.
반사금속층(133)은 제2 도전형 반도체층(123)과 전기적으로 오믹 특성을 보이는 물질로서 높은 반사율을 갖는 금속으로 이루어질 수 있으며, 이러한 기능을 고려하여 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함하여 형성할 수 있다. 나아가, 따로 도시하지는 않았으나, 상기 반사금속층(133)은 2층 이상의 구조로 채용되어 반사 효율을 향상시킬 수 있으며, 구체적인 예로서, Ni/Ag, Zn/Ag, Ni/Al, Zn/Al, Pd/Ag, Pd/Al, Ir/Ag. Ir/Au, Pt/Ag, Pt/Al, Ni/Ag/Pt 등을 들 수 있다. 반사금속층(133)은 이러한 고 반사성 금속을 증착, 스퍼터링 등의 공정으로 형성될 수 있다.
또한 상기 반사금속층(133)은 제2 도전형 반도체층(123)과의 오믹컨택 기능과 더불어 발광 구조물(120)의 활성층(122)에서 발생되어 반사금속층(133) 쪽으로 향하는 빛을 반사시켜 제1 도전형 질화물 반도체층(121) 방향으로 반사하는 기능을 수행할 수 있다. 따라서 발광 소자(100)의 발광 효율을 개선시켜 줄 수 있다.
여기서 반사금속층(133)은 발광 구조물(120)과 아이솔레이션 패턴(180)을 덮도록 형성된다. 이와 같이 반사금속층(133)을 발광 구조물(120)과 아이솔레이션 패턴(180)을 덮도록 형성하면 한번의 공정으로 복수의 발광소자의 반사금속층(133)을 동시에 형성할 수 있어 공정을 단순화 할 수 있다.
또한 반사금속층(133)과 제2 도전형의 반도체층(123) 사이에 전류 차단층(미도시)을 형성할 수도 있다.
지지 기판(110)은 후속하는 레이저 리프트 오프 등의 공정에서 상기 발광 구조물을 지지하는 지지체의 역할을 수행할 수 있다. 또한, 지지 기판(110)은 도전성 물질로 이루어질 경우, 외부 전원과 연결되어 제2 도전형 반도체층(123)에 전기 신호를 인가하는 기능을 수행할 수 있다. 이러한 기능을 고려하여, 지지 기판(110)은 Au, Ni, Al, Cu, W, Si, Se, GaAs 중 어느 하나를 포함하는 물질, 예컨대, Si 기판에 Al이 도핑된 물질로 이루어질 수 있다. 이 경우, 지지 기판(110)은 도금, 스퍼터링, 증착 등의 공정으로 반사금속층(133) 상에 형성할 수 있으며, 이와 달리, 미리 제조된 지지 기판(110)을 반사금속층(133)에 도전성 접합층을 매개로 하여 접합시킬 수도 있다. 상기 도전성 접합층은 AuSn 등과 같은 공융 금속을 이용하거나 도전성 에폭시 등을 이용할 수 있을 것이다.
지지 기판(110)이 부착된 후에는 도 4에 도시한 바와 같이, 성장 기판(101)을 발광 구조물(120)로부터 제거한다. 도 4에서는 도 3에 도시된 구조물을 뒤집어서 도시하였다.
성장 기판(101)은 레이저 리프트 오프(Laser Lift Off) 방법 또는 화학적 리프트 오프(Chemical Lift Off) 방법에 의해 제거될 수 있다.
이어서, 도 5에 도시한 바와 같이, 발광 구조물(120)을 단위 칩 영역에 따라 구분하기 위하여 아이솔레이션 패턴(180)을 제거한다. 아이솔레이션 패턴(180)의 제거는 습식 식각 또는 건식 식각 등 다양한 방법으로 제거할 수 있다.
또한 제1 도전형 반도체층(121)의 상면에 광 추출 효율 향상을 위하여 광 추출 패턴(124)을 형성한다.
제1 도전형 반도체층(121)의 상면에 형성된 광 추출 패턴(124)은 습식 식각 공정 또는 건식 식각 공정에 의해 형성될 수 있다. 구체적으로 제1 도전형 반도체층(121)의 상면을 수산화포타슘(KOH)으로 식각하여 광 추출 패턴(124)을 형성할 수 있다. 이와 같은 광 추출 패턴(124)은 표면에서 전반사되는 빛의 양을 최소화하여 발광 소자(100)의 광 추출 효율을 향상시킬 수 있다.
여기서 아이솔레이션 패턴(180)의 제거와 광 추출 패턴(124)의 형성이 동시에 이루어질 수도 있다.
이어서 도 6에 도시된 바와 같이, 제1 도전형 반도체층(121)의 상면과 측면, 그리고 반사금속층(133)의 노출된 측면 또는 상면에 패시베이션층(140)을 형성하고, 제1 도전형 반도체층(121)의 상면이 노출되도록 패시베이션층(140)을 선택적으로 제거한다.
이어서 노출된 제1 도전형 반도체층(121)의 상면에 제1 전극(131)을 형성한다.
제1 전극(131)은 전도성이 우수한 금속, 일례로, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, WTi, V 또는 이들의 합금 중 적어도 하나를 포함할 수 있다.
일례로, 제1 전극(131)은 발광 구조물(120)과의 오믹 컨택을 위하여 발광 구조물(120)에 접하여 형성되는 오믹층과, 이 오믹층 위에 형성된 전극층을 포함하여 형성될 수 있다. 일례로, 오믹층은 Cr, Al, V, Ti 등을 포함할 수 있다. 전극층은, Ni, Al 등을 포함하는 배리어층, Cu 등을 포함하는 메탈층, Ni, Al 등을 포함하는 배리어층과, Au 등을 포함하는 와이어 본딩층이 차례로 적층되어 형성될 수 있다. 그러나 실시예가 이에 한정되는 것은 아니며 전극층이 W층, WTi층, Ti층, Al층, 또는 Ag층 과 같은 단일층으로 이루어지는 것도 가능함은 물론이다. 또한 제1 도전형 반도체층(121) 상의 전면에 제1 전극(131)으로 투명전극층을 형성할 수 있으며, 투명전극층은 ITO, ZnO, RuOx, TiOx, IrOx과 같은 재질으로 구비될 수 있다.
또한 이때, 지지 기판(110)의 하면에 금속층(150)을 더 형성할 수도 있다. 지지 기판(110) 하면에 형성된 금속층(150)은 제2 전극으로 기능을 할 수 있다.
여기서 금속층(150)은 전도성이 우수한 금속, 즉 Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, WTi, V 또는 이들의 합금 중 적어도 하나를 포함할 수 있다.
이어서 도 7에 도시한 바와 같이, 스크라이브 라인(SL)을 따라 단위 칩 영역으로 분리하여 도 8의 발광소자를 복수 개 제조할 수 있다.
여기서 도 6의 단계에서 상기 패시베이션층(140)을 형성하지 않고 노출된 제1 도전형 반도체층(121)의 상면에 제1 전극(131)을 바로 형성한 후 스크라이브 라인(SL)을 따라 단위 칩 영역으로 분리하여 도 9의 발광소자를 복수 개 제조할 수 있다.
이와 같은 본 발명의 일 실시형태에 따른 반도체 발광소자 제조방법에 의하면, 아이솔레이션 패턴(180)을 먼저 형성하고 아이솔레이션 패턴(180) 사이의 영역에 아이솔레이션 패턴(180)보다 낮은 높이의 발광 구조물을 형성하기 때문에, 발광구조물을 각 단위 칩으로 분리 시 아이솔레이션 패턴(180) 영역을 따라 절단할 수 있어 개별 발광소자로 분리가 용이해질 수 있으며, 후속 공정인 성장 기판의 제거 공정 시에 발광구조물에 발생할 수 있는 크랙(Crack)이 반도체층을 따라 전파되는 것을 효과적으로 방지할 수 있다. 그에 따라 이후 형성되는 반도체층 상의 반사금속층이 반도체층으로부터 박리되는 것을 방지할 수 있다. 따라서 성장기판을 발광 구조물로부터 분리할 때 발생하는 손상을 효과적으로 감소시키고, 개별 칩에 가해지는 스트레스를 감소시킬 수 있다.
또한 발광구조물을 분리하는 아이솔레이션 공정 및 반도체층의 크랙 형성 방지를 위한 공정을 아이솔레이션 패턴(180)을 형성하는 하나의 공정으로 감소시킬 수 있어 공정의 단순화가 가능해진다. 따라서 반도체층의 손상을 방지하기 위한 추가적인 공정을 생략할 수 있다.
도 8은 본 발명의 제1 실시형태에 따른 반도체 발광소자 제조방법에 의하여 제조된 반도체 발광소자를 나타내는 단면도이다.
도 8을 참조하면, 본 발명의 제1 실시형태에 따른 반도체 발광소자 제조방법에 의하여 제조된 반도체 발광소자(100)는, 지지 기판 (110), 지지 기판 (110) 상에 위치하며 제1 도전형 반도체층(121), 활성층(122) 및 제2 도전형 반도체층(123)을 포함하고 빛을 생성하는 발광 구조물(120), 발광 구조물(120)의 상면에 형성된 제1 전극(131)을 포함한다.
지지 기판(110)과 발광 구조물(120) 사이에는 반사금속층(133)이 형성될 수 있다. 또한 발광 구조물(120)의 측면으로 패시베이션층(140)이 형성될 수 있다. 반사금속층(133)과 제2 도전형의 반도체층(123) 사이에는 전류 차단층(미도시)이 형성될 수도 있다.
발광 구조물(120)은 복수의 Ⅲ족-Ⅴ족 원소의 화합물 반도체층을 포함할 수 있다. 이때, 제2 도전형 반도체층(123)이 반사금속층(133) 상에 위치하고, 활성층(122)이 제2 도전형 반도체층(123) 상에 위치하고, 제1 도전형 반도체층(121)이 활성층(122) 상에 위치할 수 있다. 발광 구조물(120)의 측면은 발광 구조물(120)을 단위 칩 영역으로 구분하는 아이솔레이션 패턴의 모양에 따라 다양한 경사를 가질 수 있다.
상기 발광 구조물(120)의 상면, 좀더 정확하게는 제1 도전형 반도체층(121)의 상면에는 광 추출 패턴(124)이 형성될 수 있다. 광 추출 패턴(124)은 랜덤한 형상 및 배열을 갖거나, 원하는 형상 및 배열을 갖도록 형성될 수 있다.
예를 들어, 광 추출 패턴(124)은 50nm 내지 3000nm의 주기를 갖는 광 결정(photonic crystal) 구조가 배열되어 형성될 수 있다. 광 결정 구조는 간섭 효과 등에 의해 특정 파장 영역의 빛을 외부로 효율적으로 추출할 수 있다.
또한, 광 추출 패턴(124)은 원기둥, 다각기둥, 원뿔, 다각뿔, 원뿔대, 다각뿔대 등 다양한 형상을 갖도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.
이러한 발광 구조물(120), 좀더 정확하게는 제1 도전형 반도체층(121) 상에 제1 전극(131)이 형성될 수 있다.
그리고 발광구조물(120)의 상면과 측면, 그리고 반사금속층(133)의 노출된 측면 일부 또는 상면 일부에 패시베이션층(140)이 형성될 수 있다. 그러나 이에 한정되지는 않는다.
본 실시예에서는 기판으로 전도성 물질을 포함하는 지지 기판(110)을 사용하여, 이 지지 기판(110)이 제2 전극으로 기능한다.
여기서 지지 기판(110)의 하면에 금속층(150)을 더 형성할 수도 있다. 이와 같이 지지 기판(110)의 하면에 금속층(150)이 더 형성되면 금속층(150)에 전원이 인가될 수 있다.
이하, 도 10 내지 도 12를 참조하여 본 발명의 제2 실시예에 따른 발광 소자 및 이의 제조 방법을 설명한다.
본 발명의 제1 실시예와 동일 또는 유사한 부분에 대해서는 반대되는 설명이 없는 한 제1 실시예 설명의 동일한 부분이 참고되어 이해될 수 있다. 본 발명의 제2 실시예에 의한 발광 소자 제조 방법은 도 4까지는 제1 실시예의 제조방법과 동일하다.
우선, 도 1a 내지 도 1d에 도시한 바와 같이, 성장 기판(101) 상에 단위 칩 영역을 정의하는 아이솔레이션 패턴(180)을 형성한다.
이어서 도 2에 도시된 바와 같이, 성장 기판(101) 상에 아이솔레이션 패턴(180)에 의하여 정의된 발광 구조물 영역에 발광 구조물(120)을 아이솔레이션 패턴(180)의 높이(t1) 보다 낮은 높이(t2)로 형성한다.
이어서, 도 3에 도시한 바와 같이, 발광 구조물(120) 상에 반사금속층(133) 및 지지 기판(110)을 형성한다.
지지 기판(110)이 부착된 후에는 도 4에 도시한 바와 같이, 성장 기판(101)을 발광 구조물(120)로부터 제거한다. 도 4에서는 도 3에 도시된 구조물을 뒤집어서 도시하였다.
이후, 도 10에 도시된 바와 같이, 발광 구조물(120)을 단위 칩 영역에 따라 구분하기 위한 아이솔레이션 패턴(180)이 제거되지 않은 상태에서 제1 도전형 반도체층(121)의 상면에 광 추출 효율 향상을 위하여 광 추출 패턴(124)을 형성한다. 제1 도전형 반도체층(121)의 상면에 형성된 광 추출 패턴(124)은 습식 식각 공정 또는 건식 식각 공정에 의해 형성될 수 있다. 구체적으로 제1 도전형 반도체층(121)의 상면을 수산화포타슘(KOH)으로 식각하여 광 추출 패턴(124)을 형성할 수 있다.
본 실시예에서 아이솔레이션 패턴(180)은 SiO2, Al2O3, 등의 산화물층 또는 Si3N4, SiON 등의 질화물충 중 어느 하나로 이루어진 절연층으로 이루어질 수 있다.
특히 발광구조물이 질화갈륨계 반도체층인 경우에는, 아이솔레이션 패턴(180)은 상면에 GaN층의 성장이 잘 이루어지지 않는 재료로 형성하는 것이 바람직하다.
이어서 도 11에 도시된 바와 같이, 제1 도전형 반도체층(121)의 상면에 제1 전극(131)을 형성한다. 이때, 지지 기판(110)의 하면에 금속층(150)을 더 형성할 수도 있다. 지지 기판(110) 하면에 형성된 금속층(150)은 제2 전극으로 기능할 수 있다.
이어서 도 12에 도시한 바와 같이, 스크라이브 라인(SL)을 따라 아이솔레이션 패턴(180)을 절단하여 단위 칩 영역으로 분리하여 발광소자를 복수 개 제조할 수 있다.
따라서 도 13에 도시된 바와 같이 제1 도전형 반도체층(121)의 측면에 아이솔레이션 패턴(180)이 형성되어 있는 반도체 발광소자(200)가 형성된다.
즉 상기 아이솔레이션 패턴(180)의 외측면은 지지 기판(110)의 외측면과 수직으로 공면을 이루도록 형성된다. 여기서 상기 아이솔레이션 패턴(180)이 DBR구조로 이루어진 경우에는 상기 발광소자(200)의 활성층(122)에서 방출된 광이 측면에 형성된 DBR구조의 상기 아이솔레이션 패턴(180)에 의하여 반사되어 발광소자(200)의 광 추출 효율이 향상될 수 있다.
이와 같은 방법은 본 발명의 제1 실시예에 비하여 아이솔레이션 패턴(180)을 제거하지 않으므로 패시베이션층(140) 형성공정이 생략될 수 있어 공정이 더욱 단순화 될 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.
100... 발광소자 101... 성장 기판
110... 지지 기판 120...발광구조물
121...도전형 반도체층 122...활성층
123...제2 도전형 반도체층 124...광 추출 패턴
131...제1 전극 132...접합층
133...반사금속층 140...패시베이션층
150...금속층

Claims (10)

  1. 반도체 단결정 성장용 기판을 마련하는 단계;
    상기 반도체 단결정 성장용 기판 상에 발광구조물 영역을 정의하는 아이솔레이션 패턴을 형성하는 단계;
    상기 아이솔레이션 패턴에 의하여 정의된 상기 반도체 단결정 성장용 기판 상의 상기 발광구조물 영역에 순차적으로 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 성장시켜 상기 아이솔레이션 패턴보다 낮은 높이의 발광구조물을 형성하는 단계;
    상기 반도체 단결정 성장용 기판 상에 상기 발광구조물의 상면과 상기 아이솔레이션 패턴의 상면을 덮도록 반사금속층을 형성하는 단계;
    상기 반사금속층 상에 지지 기판을 형성하는 단계;
    상기 반도체 단결정 성장용 기판을 제거하는 단계; 및
    상기 지지 기판 및 상기 아이솔레이션 패턴을 동시에 절단하여 개별 발광소자로 분리하는 단계를 포함하는 반도체 발광소자의 제조방법.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 아이솔레이션 패턴은 상기 반도체 단결정 성장용 기판에 대하여 경사지게 형성하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
  5. 제1항에 있어서,
    상기 반사금속층은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 중 적어도 하나를 포함하는 물질로 이루어지는 것을 특징으로 하는 반도체 발광소자의 제조방법.
  6. 제1항에 있어서,
    상기 반도체 단결정 성장용 기판을 제거하는 단계 이후에 상기 발광구조물의 광이 방출되는 표면을 식각하여 광 추출 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
  7. 제1항에 있어서,
    상기 반도체 단결정 성장용 기판을 제거하는 단계 이후에, 상기 발광구조물의 상면에 상기 발광구조물에 전원을 인가하는 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
  8. 평평한 상면을 가지는 전도성 기판;
    상기 전도성 기판 상에 형성되고, 제1 영역 및 상기 제1 영역보다 작은 두께를 가지는 제2 영역을 가지는 반사금속층;
    상기 반사금속층의 상기 제1 영역 상에 순차적으로 적층된 제2 도전형 반도체층, 활성층 및 제1 도전형 반도체층을 구비하는 발광구조물; 및,
    상기 발광구조물의 측면 및 상기 반사금속층의 상기 제2 영역을 덮는 절연층을 포함하고,
    상기 절연층의 외측면은 상기 전도성 기판의 외측면과 수직으로 공면을 이루고,
    상기 절연층의 폭은 상기 전도성 기판에서 멀어질수록 증가하고,
    상기 절연층의 두께는 상기 발광구조물의 두께보다 두꺼운 것을 특징으로 하는 반도체 발광소자.
  9. 삭제
  10. 삭제
KR1020120119562A 2012-10-26 2012-10-26 반도체 발광소자 및 그 제조 방법 KR101969308B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120119562A KR101969308B1 (ko) 2012-10-26 2012-10-26 반도체 발광소자 및 그 제조 방법
US13/948,797 US9087932B2 (en) 2012-10-26 2013-07-23 Semiconductor light emitting device and manufacturing method thereof
CN201310513215.9A CN103794686B (zh) 2012-10-26 2013-10-25 半导体发光器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120119562A KR101969308B1 (ko) 2012-10-26 2012-10-26 반도체 발광소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20140053530A KR20140053530A (ko) 2014-05-08
KR101969308B1 true KR101969308B1 (ko) 2019-04-17

Family

ID=50546211

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120119562A KR101969308B1 (ko) 2012-10-26 2012-10-26 반도체 발광소자 및 그 제조 방법

Country Status (3)

Country Link
US (1) US9087932B2 (ko)
KR (1) KR101969308B1 (ko)
CN (1) CN103794686B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140123129A (ko) * 2013-04-10 2014-10-22 삼성전자주식회사 반도체 패키지
CN104362235B (zh) * 2014-11-11 2017-12-22 杭州士兰明芯科技有限公司 一种图形化衬底及其制作方法
CN108899337B (zh) * 2018-07-05 2021-01-26 京东方科技集团股份有限公司 微发光二极管基板及其制备方法、显示面板
WO2020055061A1 (ko) * 2018-09-10 2020-03-19 주식회사 세미콘라이트 반도체 발광소자 및 이의 제조방법
KR102275367B1 (ko) * 2019-08-21 2021-07-13 주식회사 에스엘바이오닉스 반도체 발광소자 및 이의 제조방법
CN112786762B (zh) * 2021-01-04 2022-05-17 华灿光电（浙江）有限公司 发光二极管外延片及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056458A (ja) * 2008-08-29 2010-03-11 Kyocera Corp 発光素子の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242577A (ja) 1997-02-26 1998-09-11 Matsushita Electric Ind Co Ltd 半導体レーザおよびその製造方法
KR20040022114A (ko) 2002-09-06 2004-03-11 엘지이노텍 주식회사 Ｌｅｄ 기판 제조방법
JP4571476B2 (ja) 2004-10-18 2010-10-27 ローム株式会社 半導体装置の製造方法
CN100389503C (zh) * 2005-01-07 2008-05-21 北京大学 分立晶粒垂直结构的led芯片制备方法
JP2007081312A (ja) * 2005-09-16 2007-03-29 Showa Denko Kk 窒化物系半導体発光素子の製造方法
CN1992359B (zh) 2005-09-22 2012-12-12 索尼株式会社 发光二极管及其制造方法
JP4462249B2 (ja) 2005-09-22 2010-05-12 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
KR100714589B1 (ko) * 2005-10-05 2007-05-07 삼성전기주식회사 수직구조 발광 다이오드의 제조 방법
JP2008053685A (ja) * 2006-08-23 2008-03-06 Samsung Electro Mech Co Ltd 垂直構造窒化ガリウム系発光ダイオード素子及びその製造方法
KR100856089B1 (ko) * 2006-08-23 2008-09-02 삼성전기주식회사 수직구조 질화갈륨계 발광 다이오드 소자 및 그 제조방법
JP5042100B2 (ja) 2008-03-28 2012-10-03 Ｄｏｗａエレクトロニクス株式会社 エピタキシャル成長用基板およびその製造方法ならびにｉｉｉ族窒化物半導体素子
KR100999784B1 (ko) * 2010-02-23 2010-12-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101034144B1 (ko) * 2010-04-28 2011-05-13 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101752663B1 (ko) * 2010-12-22 2017-06-30 엘지이노텍 주식회사 발광소자 및 발광소자 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056458A (ja) * 2008-08-29 2010-03-11 Kyocera Corp 発光素子の製造方法

Also Published As

Publication number Publication date
KR20140053530A (ko) 2014-05-08
CN103794686B (zh) 2018-08-24
US20140117392A1 (en) 2014-05-01
CN103794686A (zh) 2014-05-14
US9087932B2 (en) 2015-07-21

Similar Documents

Publication Publication Date Title
JP5952922B2 (ja) オプトエレクトロニクス半導体チップ
KR102427642B1 (ko) 반도체 발광소자
TWI559573B (zh) 發光二極體
KR101969308B1 (ko) 반도체 발광소자 및 그 제조 방법
US9466760B2 (en) Horizontal power LED device and method for manufacturing same
KR20130012376A (ko) 반도체 발광소자 제조방법
US9048348B2 (en) Method of separating substrate and method of fabricating semiconductor device using the same
KR20140068474A (ko) 기판 분리 방법 및 이를 이용한 발광 다이오드 칩 제조 방법
KR20110085726A (ko) 반도체 발광소자 및 이를 제조하는 방법
US9306120B2 (en) High efficiency light emitting diode
TW202143507A (zh) 發光元件
US9048343B2 (en) Semiconductor light emitting device and method of manufacturing the same
KR101518858B1 (ko) 반도체 발광소자 및 그 제조방법
KR101945791B1 (ko) 반도체 발광소자의 제조방법
KR102250523B1 (ko) 발광소자 및 조명시스템
KR101283444B1 (ko) 수평형 파워 ｌｅｄ 소자 및 그 제조방법
KR20150128424A (ko) 발광 다이오드 및 그 제조 방법
KR20110121176A (ko) 반도체 발광소자 및 이의 제조방법
KR101340322B1 (ko) 수평형 파워 led 소자
KR101179700B1 (ko) 패터닝된 반도체층을 갖는 반도체 발광소자 및 그 제조방법
KR20120082715A (ko) 반도체 발광소자 및 그 제조방법
KR102303497B1 (ko) 발광 소자, 발광 소자 제조 방법 및 발광 소자 패키지
KR101681573B1 (ko) 발광소자의 제조방법
KR20130067014A (ko) 발광 다이오드
KR20110086983A (ko) 반도체 발광소자 및 이를 제조하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant