KR101681573B1 - 발광소자의 제조방법 - Google Patents

발광소자의 제조방법 Download PDF

Info

Publication number
KR101681573B1
KR101681573B1 KR1020100106182A KR20100106182A KR101681573B1 KR 101681573 B1 KR101681573 B1 KR 101681573B1 KR 1020100106182 A KR1020100106182 A KR 1020100106182A KR 20100106182 A KR20100106182 A KR 20100106182A KR 101681573 B1 KR101681573 B1 KR 101681573B1
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
light emitting
semiconductor layer
forming
Prior art date
Application number
KR1020100106182A
Other languages
English (en)
Other versions
KR20120044725A (ko
Inventor
이상열
송준오
최광기
정환희
정영규
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100106182A priority Critical patent/KR101681573B1/ko
Publication of KR20120044725A publication Critical patent/KR20120044725A/ko
Application granted granted Critical
Publication of KR101681573B1 publication Critical patent/KR101681573B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예에 따른 발광소자의 제조방법은, 절연층 형성시, 절연층의 결정성을 향상시키기 용이하도록, 실시 예는, 성장기판 상에 순차적으로 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 발광구조물을 성장시키는 단계, 상기 제2 반도체층의 제1 영역 상에 전극층을 형성하며, 상기 제1 영역을 감싸는 상기 제2 반도체층의 제2 영역 상에 절연층을 형성하는 단계, 상기 전극층 및 상기 절연층 상에 기판을 본딩하며, 상기 성장기판을 제거하는 단계 및 상기 제1 반도체층 상에 전극패드를 형성하는 단계를 포함하며, 상기 절연층 형성 단계에서, 상기 절연층은, 50 Mps 내지 300 Mps의 압력을 가하는 저온의 화학 증착법(CVD; Chemical Vapor Deposition)으로 형성되는 발광소자의 제조방법을 제공한다.

Description

발광소자의 제조방법{Method of manufacturing Light emitting device}
실시 예는 발광소자의 제조방법에 관한 것이다.
일반적으로, 질화물 반도체 발광소자의 하나인 발광 다이오드(Light Emitting Diode, LED)는 전자와 홀의 재결합을 기초로 발광하는 반도체소자로서, 광통신, 전자기기 등에서 광원으로 널리 사용되는 것이다.
발광 다이오드에 있어서, 발광하는 광의 주파수(혹은 파장)은 반도체소자에 사용되는 재료의 밴드 갭 함수로서, 작은 밴드 갭을 갖는 반도체 재료를 사용하는 경우 낮은 에너지와 긴 파장의 광자가 발생하고, 넓은 밴드 갭을 갖는 반도체 재료를 사용하는 경우 짧은 파장의 광자가 발생한다.
예를 들어, AlGaInP 물질은 적색 파장의 광을 발생시키고, 실리콘 카바이드(SiC)와 Ⅲ족 질화물계 반도체, 특히 GaN는 청색 또는 자외선 파장의 광을 발생시킨다.
그 중에서, 질화물 발광다이오드는 GaN의 벌크 단결정체를 형성할 수 없기 때문에, GaN 결정의 성장에 적합한 기판을 사용하여야 하며, 대표적으로 사파이어 기판이 사용된다.
최근에는 질화물 반도체 발광소자를 조명광원으로 이용하기 위해서 고휘도화가 요구되고 있으며, 이러한 고 휘도화를 달성하기 위하여 전류를 균일하게 확산시켜 발광 효율을 증가시킬 수 있는 질화물계 반도체 발광소자를 제작하기 위한 연구가 진행 중에 있다.
실시 예는, 절연층 형성시, 절연층의 결정성을 향상시키기 용이한 발광소자의 제조방법을 제공할 수 있다.
실시 예에 따른 발광소자의 제조방법은, 성장기판 상에 순차적으로 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 발광구조물을 성장시키는 단계, 상기 제2 반도체층의 제1 영역 상에 전극층을 형성하며, 상기 제1 영역을 감싸는 상기 제2 반도체층의 제2 영역 상에 절연층을 형성하는 단계, 상기 전극층 및 상기 절연층 상에 기판을 본딩하며, 상기 성장기판을 제거하는 단계 및 상기 제1 반도체층 상에 전극패드를 형성하는 단계를 포함하며, 상기 절연층 형성 단계에서, 상기 절연층은, 50 Mps 내지 300 Mps의 압력을 가하는 저온의 화학 증착법(CVD; Chemical Vapor Deposition)으로 형성될 수 있다.
실시 예에 따른 발광소자의 제조방법은, 저온의 화학 증착법(CVD; Chemical Vapor Deposition)을 통하여 절연층을 형성함으로써, 절연층의 결정성을 향상시킬수 있으며, 발광구조물의 스트레스를 저하시킬 수 있어, 발광소자가 안정되고 수율이 향상되는 이점이 있다.
도 1은 실시 예에 따른 발광소자의 절단면을 나타내는 단면도이다.
도 2 내지 도 6은 실시 예에 따른 발광소자의 제조공정을 나타내는 공정순서도이다.
실시 예에 대한 설명에 앞서, 실시 예에서 언급하는 각 층(막), 영역, 패턴, 또는 구조물들의 기판, 각 층(막) 영역, 패드, 또는 패턴들의 "위(on)", "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와, "아래(under)"는 직접(directly)", 또는 "다른 층을 개재하여(indirectly)" 형성되는 모든것을 포함한다. 또한, 각 층의 위, 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서, 각 층의 두께나 크기는 설명의 편의, 및 명확성을 위하여 과장되거나, 생략되거나, 또는 개략적으로 도시되었다. 따라서, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것은 아니다.
또한, 실시 예에서 질화물 반도체 발광소자의 구조를 설명하는 과정에서 언급하는 각도와 방향은 도면에 기재된 것을 기준으로 한다. 명세서에서 질화물 반도체 발광소자를 이루는 구조에 대한 설명에서, 각도에 대한 기준점과 위치관계를 명확히 언급하지 않은 경우, 관련 도면을 참조하도록 한다.
도 1은 실시 예에 따른 발광소자의 절단면을 나타내는 단면도이다.
도 1을 참조하면, 발광소자(100)는 기판(110) 및 기판(110) 상에 발광구조물(150)을 포함할 수 있다.
기판(110)은 열전도성이 우수한 물질을 이용하여 형성할 수 있으며, 또한 전도성 물질로 형성할 수 있는데, 금속 물질을 이용하여 형성할 수 있다. 기판(110)은 단일층으로 형성될 수 있고, 이중 구조 또는 그 이상의 다중 구조로 형성될 수 있다.
실시 예에서, 기판(110)은 전도성을 갖는 것으로 설명하나, 전도성을 갖지 않을 수도 있으며, 이에 한정을 두지 않는다.
즉, 기판(110)은 금(Au), 니켈(Ni), 텅스텐(W), 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 탄탈(Ta), 은(Ag), 백금(Pt), 크롬(Cr) 및 구리-텅스텐(Cu-W) 중 적어도 하나로 형성될 수 있으며, 서로 다른 둘 이상의 물질을 적층하여 형성할 수 있다. 또한, 기판(110)은 캐리어 웨이퍼 (예를들면, Si, Ge, GaAs, ZnO, SiC, SiGe, GaN, Ga2O3 등 )를 사용할 수 있다.
이와 같은 기판(110)은 발광소자(100)에서 발생하는 열의 방출을 용이하게 하여 발광소자(100)의 열적 안정성을 향상시킬 수 있다.
기판(110) 상에는 접착층(111)이 적층될 수 있으며, 이에 접착층(111)은 전류 인가중에 전극층(130)의 원자가 전기장에 의해 이동하는 일렉트로마이그레이션(electromigration) 현상을 최소화하기 위해 형성한다. 또한, 접착층(111)은 하부 물질과의 접착력이 우수한 금속 물질을 이용하여 형성하고, 접착층(111) 상부에 확산 방지막(미도시)을 더 형성할 수 있다.
접착층(111)으로 이용되는 접착력이 우수한 금속 물질로는 인듐(In), 주석(Sn), 은(Ag), 니오브(Nb), 니켈(Ni), 알루미늄(Au), 구리(Cu) 중 적어도 하나를 포함할 수 있으며, 단층 또는 다층 구조로 형성할 수 있다.
접착층(111) 상에는 반사막(120) 및 절연층(140)이 배치될 수 있다.
우선, 반사막(120)은 발광 구조물(150)의 활성층(156)에서 발생한 광 중 일부가 기판(110)으로 향하는 경우, 발광소자(100)의 상부를 향하도록 이를 반사하여 발광소자(100)의 광 추출효율을 향상시킬 수 있다.
따라서 반사막(120)은 은(Ag), 알루미늄(Al), 백금(Pt), 로듐(Rh) 등의 광반사도가 높은 재질로 형성하는 것이 바람직하다.
반사막(120) 상에는 전극층(130)이 형성될 수 있으며, 전극층(130)은 니켈(Ni), 백금(Pt), 루테늄(Ru), 이리듐(Ir), 로듐(Rh), 탄탈(Ta), 몰리브덴(Mo), 티탄(Ti), 은(Ag), 텅스텐(W), 구리(Cu), 크롬(Cr), 팔라듐(Pd), 바나듐(V), 코발트(Co), 니오브(Nb), 지르코늄(Zr), 산화인듐주석(ITO, Indium Tin Oxide), 알루미늄산화아연(AZO, aluminum zinc oxide), 인듐 아연 산화물(IZO, Indium Zinc Oxide) 중 어느 하나 또는 이들의 합금 형태로 이용할 수 있다.
실시 예에서는, 반사막(120)의 폭은 전극층(130)의 폭보다 작은 것으로 설명하였으나, 이에 한정을 두지 않으며, 반사막(120)과 전극층(130)은 동일한 폭을 가지고 형성될 수 있으며, 반사막(120)과 전극층(130)은 동시 소성 과정을 거쳐 형성되기 때문에 접합력이 우수할 수 있다.
전극층(130)은 측면 방향으로 돌출된 돌기가 형성될 수 있으며, 이때 상기 돌기는 절연층(140)과 접촉되며, 절연층(140)을 지지할 수 있다.
즉, 전극층(130)의 외주부 측면에는 절연층(140)이 형성될 수 있다. 여기서, 절연층(140)은 산화실리콘(SiO2) 및 질화실리콘(Si3N4) 중 어느 하나로 형성될 수 있다.
절연층(140)은 50 Mps 내지 300 Mps의 압력을 가하는 저온의 화학 증착법(CVD; Chemical Vapor Deposition)으로 형성될 수 있으며, 이때, 화학 증착법(으CVD)에는 고밀도 플라즈마 화학증착법(High Density Plasma CVD), 유도결합 플라즈마 화학증착법(Inductive Coupled Plasma CVD) 및 축전결합 플라즈마 화학증착ㅂ법(capacitively coupled plasma CVD) 등이 있다.
이때, 절연층(140)은 공통적으로 아르곤(Ar) 가스 분위기의 상기 저온에서 SiH4, O2 에 플라즈마를 가하여 저온에서 형성될 수 있다.
여기서, 상기 저온은 25 ℃ 내지 100 ℃인 것이 바람직하며, 즉 25 ℃ 미만인 경우 SiH4, O2 가 분해, 결합되지 않으며, 100 ℃ 보다 높은 경우 절연층(140)의 결정결함이 발생되어 발광소자(100)의 스트레스가 상승하여 수율이 저하될 수 있다
절연층(140)의 두께(d)는 5 ㎚ 내지 2 ㎛인 것이 바람직하며, 5 ㎚ 미만인 경우 절연층(140)의 역할이 저하되며, 2 ㎛ 보다 큰 경우 절연층(140)의 결정결함이 발생될 수 있다.
이때, 절연층(140) 형성시, 절연층(140)의 표면에는 수분이 형성되므로, 절연층(140)의 표면에 N2 가스 분위기에서 400 ℃ 내지 700 ℃로 열처리하여 상기 수분을 제거할 수 있다.
이와 같이, 절연층(140)은 상기 저온에서 형성됨에 따라, 결정결함이 저하되며, 상기 결정결함이 저하되기 때문에 발광소자(100)의 수율이 향상되는 이점이 있다.
발광구조물(150)은 전극층(130) 및 절연층(140)에 접하며, 제1 반도체층(152), 활성층(156) 및 제2 반도체층(154)을 포함할 수 있고, 제1 반도체층(152)과 제2 반도체층(154) 사이에 활성층(156)이 개재된 구성으로 이루어질 수 있다.
제1 반도체층(152)은 n형 반도체층으로 구현될 수 있으며, n형 반도체층은 GaN층, AlGaN층, InGAN층 등과 같은 GaN계 화합물 반도체 중 어느 하나로 이루어질 수 있고, n형 도펀트가 도핑될 수 있다.
한편, 제1 반도체층(152) 상부에는 니켈(Ni) 등으로 전극패드(160)가 형성될 수 있고, 전극패드(160)가 형성되지 않은 제1 반도체층(152)의 표면 일부 영역 또는 전체 영역에 대해 소정의 식각 방법으로 광 추출효율을 향상시키기 위한 요철패턴(168)을 형성해 줄 수 있다.
여기서, 전극패드(160)는 요철패턴(158)이 형성되지 않는 평탄한 면에 형성된 것으로 설명하나, 요철패턴(158)이 형성된 상부면에 형성될 수 있으며 이에 한정을 두지 않는다.
제1 반도체층(152)의 아래에는 활성층(156)이 형성될 수 있다. 활성층(156)은 전자와 정공이 재결합되는 영역으로, 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.
활성층(156)은 예를 들어, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함하여 형성할 수 있으며, 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW : Multi Quantum Well)로 형성될 수 있다.
또한, 활성층(156)은 양자선(Quantum wire) 구조 또는 양자점(Quantum dot)구조를 포함할 수도 있다.
활성층(156) 아래에는 제2 반도체층(154)이 형성될 수 있다. 제2 반도체층(154)은 p형 반도체층으로 구현되어, 활성층(156)에 정공을 주입할 수 있다. 예를 들어 p형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
제2 반도체층(154)과 전극층(130) 사이 즉, 제1 반도체층(152)에 배치된 전극패드(160)과 대응하는 위치의 제2 반도체층(154) 상에 전류제한층(미도시)이 배치될 수 있다.
상기 전류제한층은 예를 들어 제1 반도체층(152)이 n형 반도체층으로 구현되는 경우, 전극패드(160)를 통해 제공되는 전자가 전극패드(160)의 하부에만 밀집되는 전류군집현상을 방지할 수 있다.
또한 제2 반도체층(154)의 아래에는 제3 반도체층(미도시)을 형성할 수도 있다. 여기서 제3 반도체층은 n형 반도체층으로 구현될 수 있다.
한편, 상술한 제1 반도체층(152), 활성층(156) 및 제2 반도체층(154)은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 상술한 바와는 달리 실시예에서 제1 반도체층(152)이 p형 반도체층으로 구현되고, 제2 반도체층(154)이 n형 반도체층으로 구현될 수 있으며, 이에 한정하지 않는다.
도 2 내지 도 6은 실시 예에 따른 발광소자의 제조공정을 나타내는 공정순서도이다.
도 2를 참조하면, 성장기판(101)은 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, InP, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있으며, 도면에 나타내지는 않았으나 성장기판(101)과 발광구조물(150) 사이에는 버퍼층(미도시)이 형성될 수 있다.
상기 버퍼층은 3족과 5족 원소가 결합 된 형태이거나 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중에서 어느 하나로 이루어질 수 있으며, 도펀트가 도핑될 수도 있다.
이러한, 성장기판(101) 또는 버퍼층(미도시) 위에는 언도프드 반도체(미도시)층이 형성될 수 있으며, 버퍼층(미도시)과 언도프드 반도체층(미도시) 중 어느 한 층 또는 두 층 모두 형성하거나 형성하지 않을 수도 있으며, 이러한 구조에 대해 한정되지는 않는다.
즉, 성장기판(101) 상에는 제1 반도체층(152), 활성층(156) 및 제2 반도체층(154)을 포함하는 발광구조물(150)이 배치될 수 있으며, 제1 반도체층(152), 활성층(156) 및 제2 반도체층(154)은 도 1에서 상술한 바와 동일하므로 생략하도록 한다.
도 3을 참조하면, 제2 반도체층(154) 상에는 전극층(130) 및 반사막(120)이 형성될 수 있다.
이때, 전극층(130) 및 반사막(120)은 스퍼터링 등의 방법으로 연속적으로 형성하고 동시 소성하여 형성할 수 있다.
이와 같이, 전극층(130) 및 반사막(120)은 동시에 소성하여 형성하면, 전극층(130)과 반사막(120)의 접착력이 향상될 수 있다.
이후, 전극층(130)의 외주부 측면에는 절연층(140)이 형성될 수 있다.
이때, 절연층(140)은 저온의 화학 증착법(CVD; Chemical Vapor Deposition)에 의해 형성될 수 있으며, 절연층(140)이 형성된 후, 절연층(140)의 표면에 생성된 수분을 열처리를 통하여 제거할 수 있다.
이때, 절연층(140)의 표면 열처리는 절연층(140)의 표면에 생성된 수분에 의해 발광구조물(150)의 쇼트를 방지할 수 있다.
절연층(140)은 도 1에서 상술한 바와 동일하므로 생략하도록 한다.
도 4를 참조하면, 반사막(120) 및 절연층(140) 상에 기판(110)을 형성할 수 있다. 기판(110)은 접착층(111)에 의해 반사막(120) 및 절연층(140)과 접착될 수 있다.
기판(110)이 형성되면, 기판(110)을 베이스로 위치시킨 후 상술한 성장기판(101)을 제거하게 된다. 여기서, 성장기판(101)은 물리적 또는/및 화학적 방법으로 제거할 수 있으며, 물리적 방법은 일 예로 LLO(laser lift off) 방식으로 제거할 수 있다.
한편, 도시하지는 않았으나, 성장기판(101)의 제거 후 발광 구조물(150)의 위에 배치된 버퍼층(미도시)을 제거해 줄 수 있다. 이때 버퍼층(미도시)은 건식 또는 습식 식각 방법, 또는 연마 공정을 통해 제거할 수 있다.
도 5 및 도 6을 참조하면, 발광구조물(150)의 외곽부 영역에 대해 메사 에칭을 수행하여 절연층(140)의 일부 영역이 노출되도록 할 수 있으며, 실시 예에서는 나타내지 않았으나, 절연층(140)과 발광구조물(150)의 측면에 패시베이션(미도시)이 형성될 수 있으며, 이에 한정을 두지 않는다.
이후, 발광구조물(150)의 제1 반도체층(152)의 표면 일부 영역 또는 전체 영역에 대해 소정의 식각 방법으로 요철 패턴(158)을 형성할 수 있다. 이러한, 제1 반도체층(152)의 표면에 전극패드(160)을 형성할 수 있다.
여기서 요철 패턴(158) 구조는 반드시 형성하지 않을 수도 있으나, 형성하는 경우는 도 6에서 도시한 구조로 한정하지는 않는다.
실시 예에 따른 발광 소자(100)는 패키지 내에 실장될 수 있으며, 발광 소자가 실장된 발광소자 패키지는 복수개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다.
이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (8)

  1. 성장기판 상에 순차적으로 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 발광구조물을 성장시키는 단계;
    상기 제2 반도체층의 제1 영역 상에 전극층을 형성하며, 상기 제1 영역을 감싸는 상기 제2 반도체층의 제2 영역 상에 절연층을 형성하는 단계;
    상기 전극층 및 상기 절연층 상에 기판을 본딩하며, 상기 성장기판을 제거하는 단계; 및
    상기 제1 반도체층 상에 전극패드를 형성하는 단계;를 포함하며,
    상기 절연층 형성 단계에서, 상기 절연층은,
    50 Mps 내지 300 Mps의 압력과 25 ℃ 내지 100 ℃의 저온의 온도에서 화학 증착법(CVD; Chemical Vapor Deposition)으로 형성되는 발광소자의 제조방법.
  2. 삭제
  3. 제 1 항에 있어서, 상기 절연층은,
    아르곤(Ar) 가스 분위기의 상기 저온에서 SiH4, O2 에 플라즈마를 가하여 형성된 발광소자의 제조방법.
  4. 제 1 항에 있어서, 상기 절연층은,
    산화실리콘(SiO2) 및 질화실리콘(Si3N4) 중 어느 하나인 발광소자의 제조방법.
  5. 제 1 항에 있어서, 상기 절연층의 두께는,
    5 ㎚ 내지 2 ㎛인 발광소자의 제조방법.
  6. 제 1 항에 있어서,
    상기 절연층 형성 후, 상기 절연층의 표면을 열처리하는 단계;를 더 포함하는 발광소자의 제조방법.
  7. 제 6 항에 있어서, 상기 열처리 단계는,
    상기 절연층을 N2 가스 분위기에서 400 ℃ 내지 700 ℃로 열처리하는 발광소자의 제조방법.
  8. 제 1 항에 있어서,
    상기 전극 패드 형성 단계 이전에, 상기 제1 반도체층의 일부 또는 전체영역에 요철 패턴을 형성하는 단계;를 더 포함하는 발광소자의 제조방법.
KR1020100106182A 2010-10-28 2010-10-28 발광소자의 제조방법 KR101681573B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100106182A KR101681573B1 (ko) 2010-10-28 2010-10-28 발광소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100106182A KR101681573B1 (ko) 2010-10-28 2010-10-28 발광소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20120044725A KR20120044725A (ko) 2012-05-08
KR101681573B1 true KR101681573B1 (ko) 2016-12-12

Family

ID=46264445

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100106182A KR101681573B1 (ko) 2010-10-28 2010-10-28 발광소자의 제조방법

Country Status (1)

Country Link
KR (1) KR101681573B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0137569B1 (ko) * 1994-12-14 1998-06-01 양승택 고압산화 및 저압 화학기상증착용 다중공정 반도체 제조장치
KR20030094940A (ko) * 2002-06-10 2003-12-18 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100497607B1 (ko) * 2003-02-17 2005-07-01 삼성전자주식회사 박막 형성 방법 및 박막 증착 장치
KR101008490B1 (ko) * 2008-05-19 2011-01-14 주식회사 테스 저온 화학기상증착에 의한 산화막 증착 방법

Also Published As

Publication number Publication date
KR20120044725A (ko) 2012-05-08

Similar Documents

Publication Publication Date Title
US10333031B2 (en) Light emitting element and lighting device
US8994053B2 (en) Semiconductor light emitting device and method of fabricating the same
KR101081135B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US8969897B2 (en) Light emitting device
US20140209952A1 (en) High efficiency light emitting diode and method for fabricating the same
US8901599B2 (en) Semiconductor light emitting device
US9548416B2 (en) Light emitting device and light emitting device package having the same
KR101039904B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
KR101182920B1 (ko) 발광 소자 및 그 제조방법
US10347789B2 (en) Light emitting device and light emitting device package having same
JP2012028773A (ja) 半導体発光素子及びその製造方法
KR101081129B1 (ko) 발광소자 및 그 제조방법
KR20090118623A (ko) 수직구조 반도체 발광소자 및 그 제조방법
KR101659738B1 (ko) 발광 소자 제조방법
KR101499954B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
KR101510382B1 (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
US20170069791A1 (en) Light-emitting device and method of manufacturing thereof
KR101689164B1 (ko) 발광소자
KR20090109598A (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
KR101745996B1 (ko) 발광소자
KR100631970B1 (ko) 플립칩용 질화물 반도체 발광소자
KR20120055332A (ko) 발광소자 및 발광소자 패키지
KR101104645B1 (ko) 발광 소자 및 그의 제조 방법
KR101681573B1 (ko) 발광소자의 제조방법
KR101835312B1 (ko) 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant