JP2005056979A - Ｉｉｉ族窒化物系化合物半導体の製造方法 - Google Patents

Ｉｉｉ族窒化物系化合物半導体の製造方法 Download PDF

Info

Publication number
JP2005056979A
JP2005056979A JP2003284859A JP2003284859A JP2005056979A JP 2005056979 A JP2005056979 A JP 2005056979A JP 2003284859 A JP2003284859 A JP 2003284859A JP 2003284859 A JP2003284859 A JP 2003284859A JP 2005056979 A JP2005056979 A JP 2005056979A
Authority
JP
Japan
Prior art keywords
group iii
iii nitride
compound semiconductor
nitride compound
polished
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003284859A
Other languages
English (en)
Other versions
JP4276020B2 (ja
Inventor
Akira Nakamura
亮 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2003284859A priority Critical patent/JP4276020B2/ja
Priority to US10/902,482 priority patent/US7687382B2/en
Publication of JP2005056979A publication Critical patent/JP2005056979A/ja
Application granted granted Critical
Publication of JP4276020B2 publication Critical patent/JP4276020B2/ja
Priority to US12/659,255 priority patent/US8119505B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】表面が非常に平坦でかつ結晶性の良い III族窒化物系化合物半導体を得る。
【解決手段】ＧａＮから成る半導体基板１の結晶成長面σでは、結晶欠陥の少ない平坦で結晶品質の良好な領域と、結晶欠陥集中領域とがａ軸方向において、略一定の周期Λ（≒４００μｍ）で繰り返し現れる。即ち、ストライプ状の特異領域Ｓは、結晶欠陥集中領域で構成されており、そのストライプ幅ｄは約５０μｍである。したがって、隣り合う各ストライプの間隔Ｌはおよそ３５０μｍ程度である。このストライプ状の特異領域Ｓの上には、窒化ガリウム（ＧａＮ）から形成する目的の成長層２が、非常に結晶成長し難い。
一方、各ストライプの間に位置する幅Ｌの結晶成長面では、良好なオフ角θ（：θ2 ＝θ1 2 ＋θ2 2 ）の設定によりステップフロー成長が順調進むため、良質かつ平坦な成長層２が得られる。オフ角は、「θ1 ＝０．０１°，θ2 ＝０．２４°」等とした。
【選択図】図３

Description

本発明は、 III族窒化物系化合物半導体の製造方法に関する。
この半導体の製造方法は、半導体発光素子、半導体受光素子、その他の各種の半導体デバイスの製造に大いに有用なものである。
結晶成長基板の結晶成長面に所謂オフ角（ずれ角）を設けて良質な半導体結晶を成長させようとする従来技術としては、下記の特許文献１〜５や非特許文献１などに記載されているものが一般に広く知られている。
オフ角の設定によって誘起されるステップフロー成長に関する典型的或いは一般的な作用原理に付いては、例えば下記の非特許文献１などに参考となる記載がある。
また、下記の特許文献１及び特許文献２は、目的の成長層（ III族窒化物系化合物半導体）とは異質な例えばサファイア、ＺｎＯ、スピネル等の異種基板の上に、良質な III族窒化物系化合物半導体を成長させようとするものである。
また、下記の特許文献３〜５などでは、１°以上のオフ角が良いとされている。
特開２０００−１７４３９５ 特開２０００−１５６３４８ 特開２００１−１６０５３９ 特開２００２−１６０００ 特開２００３−６０３１８ 特開２００１−１０２３０７ 木本、松波、「多形を有する半導体ＳｉＣ単結晶のステップ制御エピタキシー」応用物理 第６４巻 第７号（１９９５）ｐ．６９１−６９４． "Transmission Electron Microscopy Investigation of Dislocations in GaN Layer Grown by Facet-Controlled Epitaxial LateralOvergrowth" , JAPANESE JOURNAL OF APPLIED PHYSICS,Vol.40(2001)pp.L309-L312, Part2,No.4A,1 April 2001 水谷広光、外６名、「ＦＡＣＥＬＯ（ファセット制御ＥＬＯ）によるＧａＮの低転位化」，信学技報，社団法人電子情報通信学会，ED2000-22,CPM2000-7,SDM2000-22(2000-05),pp.35-40 "Preparation of Large Freestanding GaN Substrates by Hydride Vapor Phase Epitaxy Using GaAs as a Starting Substrate" , JAPANESE JOURNAL OFAPPLIED PHYSICS,Vol.40(2001)pp.L140-L143, Part2,No.2B,15 February 2001 "Growth and characterization of freestanding GaN substrates",Journal of Crystal Growth 237-239(2002)912-921. "Extremely long Lifetime Blue-violet Laser Diodes Grown Homoepitaxially on GaN substrates",Extended Abstracts of the 2002 International Conference on Solid State Devices and Materials,Nagoya,2002,pp.832-833.
異種基板上に III族窒化物系化合物半導体を成長させる場合、結晶成長面における格子定数差が問題となり、また、高品質の成長層（半導体結晶）を得るためにはバッファ層の成膜が必要不可欠となる。このため、異種基板を用いる方法は、目的の III族窒化物系化合物半導体の品質や製造工数の面で、必ずしも望ましい方法とは言えない。
また、オフ角を１°以上に設定した場合、例えば図５に例示する様な段差増幅の問題が生じる。図５は、従来技術の問題点を説明する半導体結晶の模式的な斜視図である。 III族窒化物系化合物半導体（例：ＧａＮ）からなる結晶成長基板１の例えばｃ面を研磨処理する際にオフ角を設けると、その被研磨面σには高さは１〜数十原子層程度の段差部ｙが形成される。そして、その被研磨面σの上に、 III族窒化物系化合物半導体（例：ＧａＮ）からなる成長層２を結晶成長させると、成長層２の上部では段差部ｙの高さが大幅に増幅された巨大段差Ｙが現れることがある。また、その場合、各テラスの幅（平行な各巨大段差Ｙの間隔）も、それらが原子レベルで形成されていた被研磨面σに比べて大幅に拡大されて現れる。
この様な巨大段差Ｙの高さは、結晶成長基板１のオフ角が大きい場合ほど大きくなる傾向が有り、また、この巨大段差Ｙの高さが大きくなり過ぎると、その時得られる成長層２（目的の III族窒化物系化合物半導体）の平坦度は非常に悪くなり、それを高品質の半導体デバイスの材料として用いると、駆動効率（電流、電圧）、寿命、発熱などの面で無視し難い障害となる。
また、結晶成長基板１のオフ角が小さ過ぎると、成長層２が全くステップフロー成長することなく形成されてしまうため、結晶性に優れかつ表面が十分に平坦な半導体結晶を得ることはできない。このことは、上記の非特許文献１に記載されているステップフロー成長の極めて一般的な作用原理からも理解することができる。
本発明は、上記の課題を解決するために成されたものであり、その目的は、表面が非常に平坦でかつ結晶性の良い III族窒化物系化合物半導体を得ることである。
また、本発明の更なる目的は、 III族窒化物系化合物半導体を効率よく製造する方法を提供することである。
ただし、上記の個々の目的は、本発明の個々の手段の内の少なくとも何れか１つによって、個々に達成されれば十分なのであって、本願の個々の発明は、上記の全ての課題を同時に解決し得る手段が存在することを必ずしも保証するものではない。
上記の課題を解決するためには、以下の手段が有効である。
即ち、本発明の第１の手段は、 III族窒化物系化合物半導体から成る半導体基板の被研磨面に、 III族窒化物系化合物半導体を結晶成長させる製造工程において、上記の被研磨面を、半導体基板のａ面、ｃ面またはｍ面に対して、０．１５°以上、０．６°以下の範囲のオフ角θを有する傾斜面とすることである。
図１に、ｃ面成長の場合のこのオフ角θの一般的な定義を表す斜視図を示す。例えばｃ面を研磨して、研磨部ｇを取り除いて上記の範囲内のオフ角θを設ける場合、図１に角度を誇張して示す様に、 III族窒化物系化合物半導体から成る結晶成長基板１の被研磨面σの法線ベクトルは、ｃ軸から同じオフ角θだけずれた向きを指す。
このオフ角θが非常に小さい場合、次式（１）が成り立つ。
（オフ角θ）
θ2 ＝θ1 2 ＋θ2 2 …（１）
θ1 ：ａ軸方向へのオフ角（被研磨面σのｃ面に対するｍ軸回りの回転角）
θ2 ：ｍ軸方向へのオフ角（被研磨面σのｃ面に対するａ軸回りの回転角）
本図１ではｃ面成長の場合に付いて具体的に例示したが、勿論、ａ面成長やｍ面成長の場合についても、その主旨は全く変わらない。
また、ここで言う「 III族窒化物系化合物半導体」一般には、２元、３元、又は４元の「Ａｌ1-x-y Ｇａy Ｉｎx Ｎ；０≦ｘ≦１，０≦ｙ≦１，０≦１−ｘ−ｙ≦１」成る一般式で表される任意の混晶比の半導体が含まれ、更に、ｐ型或いはｎ型の不純物が添加された半導体もまた、これらの「 III族窒化物系化合物半導体」の範疇である。
また、上記の III族元素（Ａｌ，Ｇａ，Ｉｎ）の内の少なくとも一部をボロン（Ｂ）やタリウム（Ｔｌ）等で置換したり、或いは、窒素（Ｎ）の少なくとも一部をリン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）等で置換したりした半導体等をもまた、これらの「 III族窒化物系化合物半導体」の範疇とする。
また、上記のｐ型の不純物（アクセプター）としては、例えば、マグネシウム（Ｍｇ）や、或いはカルシウム（Ｃａ）等の公知のｐ型不純物を添加することができる。
また、上記のｎ型の不純物（ドナー）としては、例えば、シリコン（Ｓｉ）や、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）、或いはゲルマニウム（Ｇｅ）等の公知のｎ型不純物を添加することができる。
また、これらの不純物（アクセプター又はドナー）は、同時に２元素以上を添加しても良いし、同時に両型（ｐ型とｎ型）を添加しても良い。
尚、半導体基板上に結晶成長させる成長層（ III族窒化物系化合物半導体）の結晶成長方法としては、ＭＯＶＰＥ法、ＨＶＰＥ法、ＭＢＥ法、或いはの非特許文献４に記載されているＭＯＨＶＰＥ（metalorganic hydrogen chloride vapor phase epitaxy）法などを用いることができる。
また、本発明の第２の手段は、上記の第１の手段において、被研磨面の主面をｃ面とし、上記のオフ角θを０．２°以上、０．３５°以下にすることである。
また、本発明の第３の手段は、上記の第１又は第２の手段において、半導体基板の被研磨面が、 III族窒化物系化合物半導体が表面に結晶成長し難い材料から構成されたストライプ状の特異領域を有する場合に、オフ角θの設定に伴って被研磨面に原子層単位の高さで形成される段差部の長手方向に対して、特異領域の長手方向が交差する様に、その特異領域を被研磨面に配置することである。
ただし、上記のストライプ状の特異領域は、ストライプの長手方向の繋がりが、局所的に途切れた形状のものであっても良い。
また、本発明の第４の手段は、上記の第３の手段において、ストライプ状の特異領域を非晶質のマスク材料から形成することである。
この様なマスク材料としては、例えば周知のＥＬＯ法で用いられている材料を用いることができるが、 III族窒化物系化合物半導体が表面に結晶成長し難い材料から形成されていれば、その構成は任意である。例えば、上記の非特許文献２や非特許文献３などに記載されている所謂「ファセット制御ＥＬＯ」を実施する場合に、ストライプ状のＥＬＯマスクが有用となることは公知である。
また、本発明の第５の手段は、上記の第１または第２の手段において、半導体基板の被研磨面が、 III族窒化物系化合物半導体が表面に結晶成長する速度が相対的に遅い構造部分から構成されたストライプ状の特異領域を有する場合に、オフ角θの設定に伴って被研磨面に原子層単位の高さで形成される段差部の長手方向に対して、特異領域の長手方向が交差する様に、その特異領域を被研磨面に配置することである。
ただし、上記のストライプ状の特異領域は、ストライプの長手方向の繋がりが、局所的に途切れた形状のものであっても良い。
また、この様なストライプ状の特異領域は、半導体基板に局所的に形成された多結晶から成る領域や、他の主要領域（：特異領域以外の領域）とは異なる結晶面から成る領域などであっても良い。 III族窒化物系化合物半導体が表面に結晶成長する速度が相対的に遅い構造部分から形成されていれば、その構成は任意である。特に、以下の構成は、上記の非特許文献６に開示されている「Core regions」などと呼ばれるストライプ状の領域に対する処置として考えられたものである。
即ち、本発明の第６の手段は、上記の第５の手段において、ストライプ状の特異領域を、 III族窒化物系化合物半導体の結晶欠陥が局所的に高密度に集中した結晶欠陥集中領域から構成することである。
この様な結晶欠陥集中領域としては、例えば、上記の非特許文献６に開示されている「Core regions」などと呼ばれるストライプ状の領域が形成されている基板などが一般に公知であり、その様な基板の普及は一般にも見られる。また、この様な結晶欠陥集中領域は、上記の特許文献６、非特許文献４、或いは非特許文献５などに公開されている結晶成長技法を適当に組み合わせることにより形成されるものと考えられる。
また、本発明の第７の手段は、上記の第３乃至第６の何れか１つの手段において、ストライプ状の特異領域を、被研磨面に複数本互いに略平行に形成することである。
また、本発明の第８の手段は、上記の第３乃至第７の何れか１つの手段において、上記のオフ角θの設定により、上記の被研磨面に、原子層単位の高さで形成される段差部を設け、この段差部の長手方向と、ストライプ状の特異領域の長手方向とを略直交させることである。
また、本発明の第９の手段は、上記の第３乃至第８の何れか１つの手段において、ストライプ状の特異領域の長手方向を、半導体基板のｍ軸方向に設定することである。
以上の本発明の手段により、前記の課題を効果的、或いは合理的に解決することができる。
以上の本発明の手段によって得られる効果は以下の通りである。
即ち、本発明の第１の手段によれば、ステップフロー成長を誘起するのに必要かつ十分なオフ角で、半導体基板（ III族窒化物系化合物半導体）の上に成長層（ III族窒化物系化合物半導体）を結晶成長させることができる。この角度が小さ過ぎると十分にはステップフロー成長を誘起することができない。また、この角度が大き過ぎると前述の巨大段差（図５の符号Ｙ）の問題が表面化或いは顕在化する。したがって、結晶性が高く、かつ、表面が十分に平坦な成長層を得るためには、オフ角を上記の範囲に設定することが望ましい。
この様な構成に従えば、結晶性が高く、かつ、表面の平坦な成長層（ III族窒化物系化合物半導体）を得ることができるため、これを半導体デバイスの材料として用いれば、駆動効率、寿命、発熱などの面で非常に優れた半導体デバイスを製造することが可能または容易となる。例えば、半導体レーザの基板として、この様な成長層を用いれば、低閾値電流、低消費電力、高出力、長寿命の半導体レーザを製造することが可能または容易となる。
また、上記の構成に従えば、バッファ層を成膜しなくとも、良質な成長層（ III族窒化物系化合物半導体）を得ることができるので、製造工数の面でも有利である。
また、結晶成長装置の中には、材料としてアルミニウム（Ａｌ）を使用することができないものもあるが、本発明はその様な結晶成長装置においても十分に適用することが可能である。
また、特に、ｃ面を主面としたｃ面成長の場合に、本発明の第２の手段（０．２°≦θ≦０．３５°）を用いれば、更に品質の高い成長層が得られることが経験的に確認できている。即ち、このような設定に従えば、より確実に上記の作用・効果を得ることができる。
また、本発明の第３の手段によれば、結晶成長面に成り難いストライプ状の特異領域が、上記の段差部と交差する（即ち、平行でない）ので、段差部を出発点（核）とするステップフロー成長が、結晶成長中にストライプ状の特異領域によって完全に妨げられる状況（成長状態）が回避できる。
このため、本発明の第３の手段によれば、特異領域によってステップフロー成長が阻害され難いので、ステップフロー成長の成長モードが二次元核発生の成長モードに移行してしまう確率が小さくなり、その結果、ステップフロー成長の成長モードが良好に維持され易いので、結晶性が高くかつ平坦な結晶成長面を得ることができる。
また、本発明の第４の手段によれば、例えばＥＬＯマスクのマスキング技術等の公知の一般的な手法を用いて、上記の特異領域を非晶質のマスク材料から容易に構成（設計及び製造）することができる。
また、本発明の第５の手段によれば、結晶成長速度が相対的に遅いストライプ状の特異領域が、上記の段差部と交差する（即ち、平行でない）ので、段差部を出発点（核）とするステップフロー成長が、結晶成長中にストライプ状の特異領域によって完全に妨げられる状況（成長状態）が回避できる。
このため、本発明の第５の手段によれば、特異領域によってステップフロー成長が阻害され難いので、ステップフロー成長の成長モードが二次元核発生の成長モードに移行してしまう確率が小さくなり、その結果、結晶性が高くかつ平坦な結晶成長面を得ることができる。
この特異領域は、用意された基板上に後から故意に設けられたものでも良いし、転位等の欠陥を目的のデバイスの主要部分から排除するための手法によって形成されたものでも良い。
例えば、本発明の第６の手段によれば、上記の非特許文献６に記載されている結晶成長基板の様に、予め基板上に上記の特異領域、即ち、結晶欠陥集中領域が存在する場合にも、本発明を効果的に適用することができる。
また、本発明の第７の手段によれば、上記のストライプ状の特異領域が複数本ある場合にも、ステップフロー成長の成長モードが二次元核発生の成長モードに移行してしまう確率が小さくなるので、結晶性が高くかつ平坦な結晶成長面を得ることができる。
また、ストライプ状の特異領域と上記の段差部の長手方向とが交差していれば、理論的にはその角度の大小に関わらず、ステップフロー成長が継続される余地は残るが、ストライプ状の特異領域と上記の段差部の長手方向とは、略直交していることが望ましい（本発明の第８の手段）。この場合、ステップフロー成長の成長方向とストライプの長手方向とが略一致するので、段差部を出発点（核）とするステップフロー成長が、結晶成長中にストライプ状の特異領域によって妨げられることは無い。即ち、本発明の第８の手段によれば、ステップフロー成長の成長モードが安定して継続的に維持されるため、結晶性が高くかつ平坦な結晶成長面を得ることができる。
また、本発明の第９の手段によれば、特異領域のストライプが形成された向きと平行に、半導体レーザの共振器を配置することができる。
端面発光型の半導体レーザの共振器は、へき開によって鏡面を得ることが容易なｍ面を端面とするので、この構成によれば、ストライプ状の特異領域の上方を避けて共振器を配置することができる。
したがって、この構成によれば、形成される共振器が特異領域の悪影響を受けず、かつ、良質の端面を形成することができる。即ち、本発明の第９の手段によれば、共振器の結晶性や端面の平坦性を良質に確保することができる。
したがって、本発明の第９の手段によれば、端面発光型の半導体レーザに対しても有用な、用途の極めて広範な良質の成長層を得ることができる。
以下、本発明を具体的な実施例に基づいて説明する。
ただし、本発明の実施形態は、以下に示す個々の実施例に限定されるものではない。
図１の構成において、オフ角を、θ＝0.１１°（θ1 ＝0.０４°，θ2 ＝0.１０°）、及びθ＝0.２４°（θ1 ＝0.２４°，θ2 ＝0.０２°）とした時の、それぞれの結晶成長後の各成長層２の結晶成長面の顕微鏡写真を図２−Ａ，図２−Ｂに示す。この時の半導体基板１（図１）には、ＨＶＰＥ法により、窒化ガリウム（ＧａＮ）の半導体結晶を非常に良質に製造したものを用いた。また、研磨部ｇの研磨処理には、最終研磨処理段階で約１μｍのスラリーを用いた。
図２−Ａ，図２−Ｂの各成長層２は、同一の結晶成長条件下で製造した。以下に、その時の各成長層２の結晶成長手順を開示する。
まず、研磨処理後の各半導体基板１（θ＝0.１１°，0.２４°）を洗浄し、１１５０℃に予備加熱した。
次に、半導体基板１の温度を１１５０℃に維持したまま、この被研磨面σにＭＯＶＰＥ法により膜厚６μｍのＧａＮから成る成長層２を成膜した。このとき、原料にはトリメチルガリウム（Ga(CH3)3）、アンモニア（NH3）を用いた。この時、フローガスＨ2 を１０リットル／分、ＮＨ3 を１０リットル／分、ＴＭＧ（Ga(CH3)3）を２.0×１０-4モル／分で供給した。
図２−Ｂの成長層２の結晶成長面が平坦になったのは、オフ角θを0.２４°と適度にしたために、ステップフロー成長が順調に進展したためだと考えられる。一方、図２−Ｂの成長層２の結晶成長面が平坦にならなかったのは、オフ角θを0.１１°と小さくし過ぎたために、ステップフロー成長の成長モードが得られなかったためだと考えられる。
図３は、半導体基板１の被研磨面σが、結晶欠陥集中領域から成るストライプ状の特異領域Ｓを有する場合の成長層２の模式的な斜視図である。この被研磨面σにおいては、結晶欠陥の少ない平坦で結晶品質の良好な領域と、結晶欠陥集中領域とがａ軸方向において、略一定の周期Λ（≒４００μｍ）で繰り返し現れる。即ち、ストライプ状の特異領域Ｓは、結晶欠陥集中領域で構成されており、そのストライプ幅ｄは約５０μｍである。したがって、隣り合う各ストライプの間隔Ｌはおよそ３５０μｍ程度である。
本実施例２の半導体基板１には、住友電気工業株式会社製のＧａＮ基板を用いた。
即ち、上記の様な結晶欠陥集中領域としては、例えば、上記の非特許文献６に開示されている「Core regions」などと呼ばれるストライプ状の領域が形成されている基板などが一般に公知であり、その様な基板の普及は一般にも見られる。また、この様な結晶欠陥集中領域は、上記の特許文献６、非特許文献４、或いは非特許文献５などに公開されている結晶成長技法を適当に組み合わせることにより形成されるものと考えられる。
このストライプ状の特異領域Ｓの上には、窒化ガリウム（ＧａＮ）から形成される目的の成長層２が、非常に結晶成長し難い。そのため、その特異領域Ｓの各ストライプの両脇では、特異領域Ｓの上方への結晶成長に使われずに余った材料ガスがよく供給されるので、上方への成長速度が局所的に大きくなり、その結果、成長層２の端には、脈部ｆが形成される。
符号ｙ′は、成長層２の結晶成長面に現れる段差部である。
図４−Ａ，Ｂ，Ｃにそれぞれ、ストライプ状の特異領域Ｓを形成した場合の成長層２のｃ面の顕微鏡写真を示す。これらは全て図３の構成に従って、前述の実施例１と同等の結晶成長手順（ＭＯＶＰＥ法）で結晶成長させたものであるが、オフ角に付いては、それぞれ条件が異なっている。
図４−Ａ，Ｂ，Ｃのそれぞれの、図１の定義によるオフ角の設定条件は、以下の通りである。
〔規範例：図４−Ａ〕
θ1 ＝０．０１°，
θ2 ＝０．２４° …（２）
〔比較例：図４−Ｂ〕
θ1 ＝０．２３°，
θ2 ＝０．０１° …（３）
〔比較例：図４−Ｃ〕
θ1 ＝０．０４°，
θ2 ＝０．０３° …（４）
上記のオフ角に付いては、規範例（図４−Ａ）の顕微鏡写真のものだけが、次式（５）を満たしている。
（望ましいオフ角の設定条件）
θ2 ≒θ2 2 （θ1 ≪θ2 ＜１°），
０．２°≦θ≦０．３５° …（５）
即ち、本実施例２の規範例（図４−Ａ）に例示される結晶成長の条件は、本発明の請求項１〜請求項７までの条件をそれぞれ満たしており、その結果、非常に平坦で結晶性の良質な成長層２を得ることができたものと考えられる。このことは、本実施例２の規範例（図４−Ａ）において、本発明の請求項１〜請求項７までのそれぞれの作用・効果が全て具現されたものと考えることができる。
本発明によって得られる成長層（ III族窒化物系化合物半導体）は、半導体結晶材料として非常に優れたものとなる。このため、本発明によって得られる成長層は、例えば、発光ダイオード、半導体レーザなどの半導体発光素子、半導体受光素子、半導体圧力センサ等々、あらゆる半導体デバイスに大いに有用となり得る。特に、電子デバイスの結晶成長基板としての役割は広範に期待することができる。
オフ角θの定義を表す斜視図（ｃ面成長の場合） θ＝0.１１°とした時の成長層の結晶成長面の顕微鏡写真 θ＝0.２４°とした時の成長層の結晶成長面の顕微鏡写真 半導体基板１の被研磨面σが、結晶欠陥集中領域から成るストライプ状の特異領域Ｓを有する場合の成長層２の模式的な斜視図 特異領域Ｓを形成した場合の成長層２のｃ面の顕微鏡写真 特異領域Ｓを形成した場合の成長層２のｃ面の顕微鏡写真 特異領域Ｓを形成した場合の成長層２のｃ面の顕微鏡写真 従来技術の問題点を説明する半導体結晶の模式的な斜視図
符号の説明
１ ： 結晶成長基板（ III族窒化物系化合物半導体）
２ ： 成長層（ III族窒化物系化合物半導体）
σ ： 結晶成長基板１の被研磨面
θ ： オフ角（被研磨面σの法線ベクトルのずれ角）
θ1 ： ａ軸方向へのオフ角（ｍ軸回りの回転角）
θ2 ： ｍ軸方向へのオフ角（ａ軸回りの回転角）
ｙ′： 成長層２の結晶成長面に現れる段差部（高さは１〜数原子層分）
Ｓ ： 被研磨面σに形成されたストライプ状の特異領域
ｆ ： 脈部
Ｌ ： 特異領域Ｓの間隔
ｄ ： 特異領域Ｓのストライプ幅
Λ ： 特異領域Ｓの設定周期
ｙ ： 被研磨面σに形成された段差部（高さは１〜数原子層分）
Ｙ ： 巨大段差

Claims (9)

  1. III族窒化物系化合物半導体から成る半導体基板の被研磨面に、 III族窒化物系化合物半導体を結晶成長させる方法であって、
    前記被研磨面を、
    前記半導体基板のａ面、ｃ面またはｍ面に対して、
    ０．１５°以上、０．６°以下の範囲のオフ角θを有する傾斜面とした
    ことを特徴とする III族窒化物系化合物半導体の製造方法。
  2. 前記被研磨面は、ｃ面を主面とし、
    前記オフ角θは、０．２°以上、０．３５°以下である
    ことを特徴とする請求項１に記載の III族窒化物系化合物半導体の製造方法。
  3. 前記半導体基板の前記被研磨面は、
    III族窒化物系化合物半導体が表面に結晶成長し難い材料から構成されたストライプ状の特異領域を有し、
    前記特異領域は、
    前記オフ角θの設定に伴って前記被研磨面に原子層単位の高さで形成される段差部の長手方向に対して、前記特異領域の長手方向が交差する様に、
    前記被研磨面に配置されている
    ことを特徴とする請求項１または請求項２に記載の III族窒化物系化合物半導体の製造方法。
  4. ストライプ状の前記特異領域は、非晶質のマスク材料から形成されている
    ことを特徴とする請求項３に記載の III族窒化物系化合物半導体の製造方法。
  5. 前記半導体基板の前記被研磨面は、
    III族窒化物系化合物半導体が表面に結晶成長する速度が相対的に遅い構造部分から構成されたストライプ状の特異領域を有し、
    前記特異領域は、
    前記オフ角θの設定に伴って前記被研磨面に原子層単位の高さで形成される段差部の長手方向に対して、前記特異領域の長手方向が交差する様に、
    前記被研磨面に配置されている
    ことを特徴とする請求項１または請求項２に記載の III族窒化物系化合物半導体の製造方法。
  6. ストライプ状の前記特異領域は、 III族窒化物系化合物半導体の結晶欠陥が局所的に高密度に集中した結晶欠陥集中領域から構成されている
    ことを特徴とする請求項５に記載の III族窒化物系化合物半導体の製造方法。
  7. ストライプ状の前記特異領域が、前記被研磨面に複数本互いに略平行に形成されている
    ことを特徴とする請求項３乃至請求項６の何れか１項に記載の III族窒化物系化合物半導体の製造方法。
  8. 前記オフ角θの設定に伴って前記被研磨面に、原子層単位の高さで形成される段差部を有し、
    前記段差部の長手方向と、ストライプ状の前記特異領域の長手方向とは略直交していることを特徴とする請求項３乃至請求項７の何れか１項に記載の III族窒化物系化合物半導体の製造方法。
  9. ストライプ状の前記特異領域の長手方向は、前記半導体基板のｍ軸方向に伸びている
    ことを特徴とする請求項３乃至請求項８の何れか１項に記載の III族窒化物系化合物半導体の製造方法。
JP2003284859A 2003-08-01 2003-08-01 Ｉｉｉ族窒化物系化合物半導体の製造方法 Expired - Fee Related JP4276020B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003284859A JP4276020B2 (ja) 2003-08-01 2003-08-01 Ｉｉｉ族窒化物系化合物半導体の製造方法
US10/902,482 US7687382B2 (en) 2003-08-01 2004-07-30 Method of making group III nitride-based compound semiconductor
US12/659,255 US8119505B2 (en) 2003-08-01 2010-03-02 Method of making group III nitride-based compound semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003284859A JP4276020B2 (ja) 2003-08-01 2003-08-01 Ｉｉｉ族窒化物系化合物半導体の製造方法

Publications (2)

Publication Number Publication Date
JP2005056979A true JP2005056979A (ja) 2005-03-03
JP4276020B2 JP4276020B2 (ja) 2009-06-10

Family

ID=34101110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003284859A Expired - Fee Related JP4276020B2 (ja) 2003-08-01 2003-08-01 Ｉｉｉ族窒化物系化合物半導体の製造方法

Country Status (2)

Country Link
US (2) US7687382B2 (ja)
JP (1) JP4276020B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114829A (ja) * 2004-10-18 2006-04-27 Rohm Co Ltd 半導体装置およびその製造方法、ならびに半導体装置のための基板
JP2006310766A (ja) * 2005-03-31 2006-11-09 Sanyo Electric Co Ltd 窒化ガリウム系化合物半導体レーザ素子の製造方法及び窒化ガリウム系化合物半導体レーザ素子
JP2007299793A (ja) * 2006-04-27 2007-11-15 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物系電子デバイスおよびエピタキシャル基板
US7408199B2 (en) 2004-04-02 2008-08-05 Nichia Corporation Nitride semiconductor laser device and nitride semiconductor device
JP2008285364A (ja) * 2007-05-17 2008-11-27 Sumitomo Electric Ind Ltd ＧａＮ基板、それを用いたエピタキシャル基板及び半導体発光素子
JP2009267030A (ja) * 2008-04-24 2009-11-12 Sharp Corp 窒化物半導体レーザ装置の製造方法
JP2010232517A (ja) * 2009-03-27 2010-10-14 Sharp Corp 窒化物半導体発光素子及びその製造方法、並びに、半導体光学装置
JP2012171816A (ja) * 2011-02-18 2012-09-10 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体薄膜およびその成長方法
JP2012178609A (ja) * 2012-05-22 2012-09-13 Sharp Corp 窒化物半導体発光素子及びその製造方法、並びに、半導体光学装置
US8368183B2 (en) 2004-11-02 2013-02-05 Sharp Kabushiki Kaisha Nitride semiconductor device
WO2019082472A1 (ja) * 2017-10-27 2019-05-02 株式会社サイオクス 窒化物半導体基板、半導体積層物、基板選別プログラム、基板データ出力プログラム、基板データ出力プログラム付き窒化物半導体基板、オフ角座標マップ、オフ角座標マップ付き窒化物半導体基板、半導体装置選別プログラム、窒化物半導体基板の製造方法、半導体積層物の製造方法、半導体装置の製造方法および基板データ出力方法
JP2020188206A (ja) * 2019-05-16 2020-11-19 スタンレー電気株式会社 垂直共振器型面発光素子

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7276779B2 (en) * 2003-11-04 2007-10-02 Hitachi Cable, Ltd. III-V group nitride system semiconductor substrate
KR20070119019A (ko) * 2005-03-31 2007-12-18 산요덴키가부시키가이샤 질화 갈륨계 화합물 반도체 레이저 소자의 제조 방법 및질화 갈륨계 화합물 반도체 레이저 소자
JP4513927B1 (ja) * 2009-09-30 2010-07-28 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
JP5365454B2 (ja) 2009-09-30 2013-12-11 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
EP2555257A1 (en) * 2010-04-01 2013-02-06 Panasonic Corporation Nitride semiconductor element and manufacturing method therefor
CN102598320B (zh) * 2010-04-02 2016-01-13 松下知识产权经营株式会社 氮化物类半导体元件
JP5830973B2 (ja) * 2010-12-01 2015-12-09 三菱化学株式会社 ＧａＮ自立基板および半導体発光デバイスの製造方法
CN103733449B (zh) * 2011-08-09 2016-05-11 创光科学株式会社 氮化物半导体紫外线发光元件
JP2013251439A (ja) * 2012-06-01 2013-12-12 Tamura Seisakusho Co Ltd 半導体積層構造体及び半導体素子

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0874405A3 (en) * 1997-03-25 2004-09-15 Mitsubishi Cable Industries, Ltd. GaN group crystal base member having low dislocation density, use thereof and manufacturing methods thereof
JPH11191657A (ja) 1997-04-11 1999-07-13 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
ATE550461T1 (de) 1997-04-11 2012-04-15 Nichia Corp Wachstumsmethode für einen nitrid-halbleiter
JP3976294B2 (ja) 1998-06-26 2007-09-12 シャープ株式会社 窒化物系化合物半導体発光素子の製造方法
TW418549B (en) * 1998-06-26 2001-01-11 Sharp Kk Crystal growth method for nitride semiconductor, nitride semiconductor light emitting device, and method for producing the same
JP3669848B2 (ja) 1998-09-16 2005-07-13 日亜化学工業株式会社 窒化物半導体レーザ素子
JP3525773B2 (ja) 1998-12-02 2004-05-10 日亜化学工業株式会社 窒化物半導体基板およびそれを用いた窒化物半導体素子
JP2001144378A (ja) 1999-08-31 2001-05-25 Sharp Corp 化合物半導体発光素子及びその製造方法
JP3427047B2 (ja) 1999-09-24 2003-07-14 三洋電機株式会社 窒化物系半導体素子、窒化物系半導体の形成方法および窒化物系半導体素子の製造方法
JP4145437B2 (ja) 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶ＧａＮの結晶成長方法及び単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
JP3929008B2 (ja) * 2000-01-14 2007-06-13 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
JP3623713B2 (ja) * 2000-03-24 2005-02-23 日本電気株式会社 窒化物半導体発光素子
JP2002016000A (ja) 2000-06-27 2002-01-18 Sanyo Electric Co Ltd 窒化物系半導体素子および窒化物系半導体基板
US6576932B2 (en) * 2001-03-01 2003-06-10 Lumileds Lighting, U.S., Llc Increasing the brightness of III-nitride light emitting devices
JP2002270516A (ja) * 2001-03-07 2002-09-20 Nec Corp Ｉｉｉ族窒化物半導体の成長方法、ｉｉｉ族窒化物半導体膜およびそれを用いた半導体素子
US6489636B1 (en) * 2001-03-29 2002-12-03 Lumileds Lighting U.S., Llc Indium gallium nitride smoothing structures for III-nitride devices
JP3696182B2 (ja) 2001-06-06 2005-09-14 松下電器産業株式会社 半導体レーザ素子
US6488767B1 (en) * 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
US6897138B2 (en) * 2001-06-25 2005-05-24 Toyoda Gosei Co., Ltd. Method and apparatus for producing group III nitride compound semiconductor
JP3864870B2 (ja) * 2001-09-19 2007-01-10 住友電気工業株式会社 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法
US7498608B2 (en) * 2001-10-29 2009-03-03 Sharp Kabushiki Kaisha Nitride-composite semiconductor laser element, its manufacturing method, and semiconductor optical device
TWI285918B (en) * 2002-01-11 2007-08-21 Sumitomo Chemical Co Method of producing 3-5 group compound semiconductor and semiconductor element
AU2003238980A1 (en) * 2002-06-26 2004-01-19 Ammono Sp. Z O.O. Process for obtaining of bulk monocrystallline gallium-containing nitride
US7462882B2 (en) * 2003-04-24 2008-12-09 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting device, method of fabricating it, and semiconductor optical apparatus

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7408199B2 (en) 2004-04-02 2008-08-05 Nichia Corporation Nitride semiconductor laser device and nitride semiconductor device
US7813397B2 (en) 2004-04-02 2010-10-12 Nichia Corporation Nitride semiconductor laser device
JP4571476B2 (ja) * 2004-10-18 2010-10-27 ローム株式会社 半導体装置の製造方法
JP2006114829A (ja) * 2004-10-18 2006-04-27 Rohm Co Ltd 半導体装置およびその製造方法、ならびに半導体装置のための基板
US8368183B2 (en) 2004-11-02 2013-02-05 Sharp Kabushiki Kaisha Nitride semiconductor device
JP2006310766A (ja) * 2005-03-31 2006-11-09 Sanyo Electric Co Ltd 窒化ガリウム系化合物半導体レーザ素子の製造方法及び窒化ガリウム系化合物半導体レーザ素子
JP2007299793A (ja) * 2006-04-27 2007-11-15 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物系電子デバイスおよびエピタキシャル基板
JP2008285364A (ja) * 2007-05-17 2008-11-27 Sumitomo Electric Ind Ltd ＧａＮ基板、それを用いたエピタキシャル基板及び半導体発光素子
JP2009267030A (ja) * 2008-04-24 2009-11-12 Sharp Corp 窒化物半導体レーザ装置の製造方法
JP2010232517A (ja) * 2009-03-27 2010-10-14 Sharp Corp 窒化物半導体発光素子及びその製造方法、並びに、半導体光学装置
JP2012171816A (ja) * 2011-02-18 2012-09-10 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体薄膜およびその成長方法
JP2012178609A (ja) * 2012-05-22 2012-09-13 Sharp Corp 窒化物半導体発光素子及びその製造方法、並びに、半導体光学装置
WO2019082472A1 (ja) * 2017-10-27 2019-05-02 株式会社サイオクス 窒化物半導体基板、半導体積層物、基板選別プログラム、基板データ出力プログラム、基板データ出力プログラム付き窒化物半導体基板、オフ角座標マップ、オフ角座標マップ付き窒化物半導体基板、半導体装置選別プログラム、窒化物半導体基板の製造方法、半導体積層物の製造方法、半導体装置の製造方法および基板データ出力方法
JP2019077600A (ja) * 2017-10-27 2019-05-23 株式会社サイオクス 窒化物半導体基板、半導体積層物、基板選別プログラム、基板データ出力プログラム、基板データ出力プログラム付き窒化物半導体基板、オフ角座標マップ、オフ角座標マップ付き窒化物半導体基板、半導体装置選別プログラム、窒化物半導体基板の製造方法、半導体積層物の製造方法、半導体装置の製造方法および基板データ出力方法
JP7037329B2 (ja) 2017-10-27 2022-03-16 株式会社サイオクス 窒化物半導体基板、半導体積層物、基板選別プログラム、半導体装置選別プログラム、および半導体装置の製造方法
JP2022088407A (ja) * 2017-10-27 2022-06-14 株式会社サイオクス 窒化物半導体基板および半導体積層物
JP7425099B2 (ja) 2017-10-27 2024-01-30 住友化学株式会社 窒化物半導体基板および半導体積層物
US11967617B2 (en) 2017-10-27 2024-04-23 Sumitomo Chemical Company, Limited Nitride semiconductor substrate, laminate, substrate selection program, substrate data output program, off-angle coordinate map, and methods thereof
JP2020188206A (ja) * 2019-05-16 2020-11-19 スタンレー電気株式会社 垂直共振器型面発光素子
JP7283694B2 (ja) 2019-05-16 2023-05-30 スタンレー電気株式会社 垂直共振器型面発光素子

Also Published As

Publication number Publication date
JP4276020B2 (ja) 2009-06-10
US7687382B2 (en) 2010-03-30
US8119505B2 (en) 2012-02-21
US20050026398A1 (en) 2005-02-03
US20100206218A1 (en) 2010-08-19

Similar Documents

Publication Publication Date Title
JP4276020B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法
KR100629558B1 (ko) ＧａＮ단결정기판 및 그 제조방법
JP4201541B2 (ja) 半導体結晶の製造方法及びｉｉｉ族窒化物系化合物半導体発光素子の製造方法
JP5099763B2 (ja) 基板製造方法およびｉｉｉ族窒化物半導体結晶
JP4720125B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
TWI489668B (zh) 利用金屬有機化學汽相沉積之高品質氮面ＧａＮ、ＩｎＮ及ＡlＮ及其合金之異質磊晶生長的方法
KR101172942B1 (ko) 사파이어 기판 및 그것을 이용하는 질화물 반도체 발광 소자 및 질화물 반도체 발광 소자의 제조 방법
JP5392855B2 (ja) 半導体基板及びその製造方法
WO2012121154A1 (ja) 下地基板、窒化ガリウム結晶積層基板及びその製造方法
JP2002241192A (ja) 半導体結晶の製造方法及び半導体発光素子
JP2007331973A (ja) 窒化物半導体自立基板及び窒化物半導体発光素子
JP2005343713A (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
CN101949058A (zh) Iii族氮化物半导体自立基板及其制造方法、iii族氮化物半导体装置及其制造方法
JP2006324622A (ja) 窒化物系半導体素子の製造方法および発光素子
JP2013173641A (ja) 窒化ガリウム結晶積層基板及びその製造方法
JP2007317752A (ja) テンプレート基板
JP2007314360A (ja) テンプレート基板
KR101068865B1 (ko) 질화물 반도체 성장 기판 및 이를 이용한 발광 소자
JP2002299253A (ja) 半導体基板の製造方法及び半導体素子
TW200939536A (en) Nitride semiconductor and method for manufacturing same
JP2007220975A (ja) ＧａＮ結晶基板およびその製造方法
JP4985579B2 (ja) Ｉｉｉ族窒化物系化合物半導体及び窒化ガリウム自立基板の製造方法
JP2001345282A (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP5435646B2 (ja) 半導体基板及びその製造方法
JP4214714B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070828

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20071018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090303

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090305

R150 Certificate of patent or registration of utility model

Ref document number: 4276020

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120313

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120313

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140313

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees