JP7283694B2 - 垂直共振器型面発光素子 - Google Patents

Description

本発明は、垂直共振器型面発光素子、特に垂直共振器型面発光レーザに関する。

従来、活性層（発光層）の上下に一対の反射鏡(共振器)が含まれるよう構成された垂直共振器型面発光レーザ（ＶＣＳＥＬ : Vertical Cavity Surface Emitting Laser)が知られている。

例えば、特許文献１には、半導体ＤＢＲ（Distributed Bragg Reflector）と誘電体ＤＢＲとから成る共振器を有し、誘電体ＤＢＲ下に設けられ、開口部を有する絶縁性透明電極による電流狭窄構造を用いた窒化物系半導体材料のＶＣＳＥＬが開示されている。

また、特許文献２には、メサ構造のトンネル接合部を半導体層で埋め込み、逆バイアスを印加した際にトンネル接合部のみに電流が流れるように構成された、トンネル接合を有するＶＣＳＥＬが開示されている。

また、非特許文献１には、ＧａＮホモエピタキシャル成長における基板オフ角と表面モフォロジーの関係が開示されている。

特開２０１８－０９８３４７号公報 特開２０１７－０９２１５８号公報

第65回応用物理学会春季学術講演会予稿（19a-C302-11）、2018年

しかしながら、絶縁性透明電極を利用した電流狭窄構造は、透明電極に用いる材料（ＩＴＯなど）の吸収係数が高いため、薄膜を用いる必要があり、透明電極部のシート抵抗が高い。さらに、開口部の段差付近では局所的に膜厚が薄くなりやすく、高電流注入（高出力）時に断線による不点灯など故障が起きやすいなど、信頼性にも問題があった。

また、共振器を構成する反射鏡（ＤＢＲ）が平行に形成されていないと散乱損失が増大し、閾値電流の上昇やスロープ効率の低下などの問題が生じる。上記電流狭窄構造においては、絶縁膜の開口部端部の段差で誘電体ＤＢＲが屈曲し反射率が低下する問題があった。

また、埋め込みトンネル接合を用いた電流狭窄構造は、半導体積層構造上面に凸部（段差）が形成され、この段差上に高い反射性能を有する誘電体ＤＢＲを形成することは難しい。

発光領域に対して十分に広い範囲に平坦な反射鏡（ＤＢＲ）が形成されていることが理想だが、従来技術においては、誘電体ＤＢＲが平坦で高反射率である領域が電流狭窄領域と同等以下となってしまい、散乱損失が生じやすいという問題があった。

本発明は上記した点に鑑みてなされたものであり、極めて平坦な表面を有するトンネル接合半導体発光構造層と、当該半導体発光構造層上のＤＢＲを有し、低閾値、高スロープ効率で高電流注入（高出力）動作が可能な、高い発光性能を有する垂直共振器型面発光素子を提供することを目的としている。

本発明の１実施態様による垂直共振器型面発光素子は、
表面がオフ角を有するｃ面であるＧａＮ基板と、
前記ＧａＮ基板上に形成された半導体ＤＢＲ（Distributed Bragg Reflector）と、
前記半導体ＤＢＲ上に形成された、III族窒化物半導体からなるデバイス層と、
前記デバイス層上に形成された誘電体ＤＢＲと、
を有し、
前記デバイス層は、
第１の導電型の第１の半導体層、活性層、前記第１の導電型とは反対導電型である第２の導電型の第２の半導体層、がこの順で前記半導体ＤＢＲ上に形成された発光構造層と、
前記第２の半導体層上に順に形成された第２導電型の高不純物濃度半導体層及び第１導電型の高不純物濃度半導体層からなるトンネル接合層のトンネル接合領域を含むメサ形状のトンネル接合メサと、
前記トンネル接合メサを埋め込むように前記第２の半導体層上に形成された半導体埋込み層と、からなり、
前記トンネル接合メサの高さをＨ、前記第１導電型の前記高不純物濃度半導体層の層厚をＴＢ、前記半導体埋込み層の層厚をＴＨとしたとき、
ＴＢ ＜ Ｈ ＜ ＴＨ／２０ を満たし、
前記半導体ＤＢＲ及び前記誘電体ＤＢＲによって形成される共振器の共振波長をλｃ、共振器内の実効屈折率をｎ_ｅｆｆとしたとき、
１．７５λｃ／ｎ_ｅｆｆ ≦ ＴＨ ≦ １８．７５λｃ／ｎ_ｅｆｆ
を満たす。

本発明の１実施態様による垂直共振器型面発光素子１０の構造を模式的に示す断面図である。 メサ直上領域の表面を示すＡＦＭ像である。 垂直共振器型面発光素子１０の製造方法における埋込工程を模式的に示す断面図である。 垂直共振器型面発光素子１０の製造方法における埋込工程を模式的に示す断面図である。 垂直共振器型面発光素子１０の製造方法における埋込工程を模式的に示す断面図である。 垂直共振器型面発光素子１０の製造方法における埋込工程を模式的に示す断面図である。 埋込層１９の表面状態のメサ高さ依存性を示す図である。 埋込層１９の表面における傾斜面の有無を示す実測結果を示している。 トンネル接合メサＭＳの高さＨと、ｐ^＋－ＧａＩｎＮ層１８Ａ、ｎ^＋－ＧａＮ層１８Ｂの層厚の関係の他の例を示す断面図である。 トンネル接合メサＭＳの高さＨと、ｐ^＋－ＧａＩｎＮ層１８Ａ、ｎ^＋－ＧａＮ層１８Ｂの層厚の関係の他の例を示す断面図である。 垂直共振器型面発光素子１０の室温ＣＷ動作におけるＥＬスペクトルを示す図である。 垂直共振器型面発光素子１０の室温ＣＷ動作における光出力－電流特性を示す図である。

以下においては、本発明の好適な実施例について説明するが、これらを適宜改変し、組合せてもよい。また、以下の説明及び添付図面において、実質的に同一又は等価な部分には同一の参照符を付して説明する。
［半導体発光装置の構造］
図１は、本発明の１実施態様による垂直共振器型面発光素子１０の構造を模式的に示す断面図である。図１を参照して、垂直共振器型面発光素子１０の構造の一例について説明する。

詳細には、垂直共振器型面発光素子１０は、オフ角を有するｃ面を表面とするＧａＮ基板１１と、当該オフ角を有するｃ面ＧａＮ基板１１上に形成されたバッファ層（図示せず）と半導体ＤＢＲ（Distributed Bragg Reflector）１２と、を有している。半導体ＤＢＲ１２はアンドープであるか、もしくは第１の導電型を有していてもよい。

半導体ＤＢＲ１２上には、ｎ－ＧａＮ層１３（第１の半導体層）及びｎ－ＧａＮ層１３上に活性層（発光層）１５が形成され、活性層１５上には、ｐ－ＡｌＧａＮ電子ブロック層１７Ａ及びｐ－ＧａＮ層１７Ｂからなる半導体層１７（第２の半導体層）が形成されている。第１の半導体層はＡｌＧａＮまたはＧａＩｎＮ、ＡｌＩｎＮ、またはそれらの超格子構造を含んでいてもよい。また、活性層１５とｐ－ＡｌＧａＮ電子ブロック層１７Ａの間にＧａＮ、ＧａＩｎＮ、ＡｌＧａＮ、およびそれらの超格子構造を含んでいてもよい。なお、ここでは、第１の半導体層１３、活性層１５及び第２の半導体層１７からなる層を発光構造層２１と称する。なお、第１の半導体層１３及び第２の半導体層１７は、それぞれアンドープ層又は真性半導体層（ｉ層）を含んでいても良い。

ｐ－ＧａＮ層１７Ｂ上には円柱形状のメサ構造のトンネル接合層１８（以下、トンネル接合メサＭＳとも称する）が形成されている。トンネル接合層１８は、ｐ－ＧａＮ層１７Ｂ上に形成されたｐ^＋－ＧａＩｎＮ層（第２導電型の高不純物濃度半導体層：層厚ＴＡ、第１の高不純物濃度半導体層）１８Ａと、ｐ^＋－ＧａＩｎＮ層１８Ａ上に形成されたｎ^＋－ＧａＮ層１８Ｂ（第１導電型の高不純物濃度半導体層：層厚ＴＢ、第２の高不純物濃度半導体層）とを含む。第１導電型の高不純物濃度半導体層についてはｎ^＋－ＧａＩｎＮまたはｎ^＋－ ＡｌＧａＮでもよく、Ｉｎ組成およびＡｌ組成の傾斜（組成傾斜）を有していてもよい。また、第２導電型の高不純物濃度半導体層についてはｐ^＋－ＧａＮまたはｐ^＋－ＡｌＧａＮであってもよく、Ｉｎ組成およびＡｌ組成の傾斜（組成傾斜）を有していてもよい。

ｐ－ＧａＮ層１７Ｂ上には、メサ構造のトンネル接合層１８を埋め込むようにｎ－ＧａＮ埋込み層１９が形成されている。ｎ－ＧａＮ埋込み層１９は横方向光閉じ込めの観点からｎ－ＡｌＩｎＮおよびｎ－ ＡｌＧａＮ、またはそれらの超格子構造であってもよい。なお、ここでは、発光構造層２１、メサ構造のトンネル接合層１８及び埋込み層１９からなるデバイス構造層をデバイス層２２と称する。

デバイス層２２は、埋込み層１９の表面からｎ－ＧａＮ層１３内に達し、ＧａＮ基板１１に垂直に起立する（突出する）メサ形状のデバイス構造半導体層として形成されている。デバイス層２２は、ＧａＮ基板１１に垂直な軸を中心軸ＣＸとする円柱形状のメサ（以下、デバイスメサＤＭと称する）である。

メサ形状のデバイス層２２の側面及び上面は、ＳｉＯ_２等の絶縁体２５で被覆されている。絶縁体２５は、デバイス層２２の上面において円形の開口部２５Ａを有し、開口部２５Ａの中央領域であって、ｎ－ＧａＮ埋込み層１９上に円柱形状の誘電体ＤＢＲ２７が形成されている。

絶縁体２５の開口部２５Ａと誘電体ＤＢＲ２７との間隙部（開口部２５Ａの外周領域）には、ｎ－ＧａＮ埋込み層１９に円環状に接触されたｐ側電極（第２の電極）２６が形成されている。垂直共振器型面発光素子１０の上面から見たｐ側電極２６とトンネル接合メサＭＳとの距離はｎ－ＧａＮ埋込み層１９内の横方向抵抗の観点から短いほどよく、５μｍ以下であることが好ましい。

ｎ－ＧａＮ層１３の平坦部には、ｎ－ＧａＮ層１３に円環状に接触されたｎ側電極（第１の電極）１４が形成されている。なお、第１導電型の半導体ＤＢＲ１２を用いた場合は、ＧａＮ基板１１の裏面側（半導体ＤＢＲが形成されているのとは反対側）に円環状に接触されたｎ側電極を形成してもよい。

トンネル接合層１８及び誘電体ＤＢＲ２７は、ＧａＮ基板１１に垂直な軸を中心軸として同軸であるように形成されている。好ましくは、トンネル接合層１８及び誘電体ＤＢＲ２７は、デバイス層２２の中心軸ＣＸと同軸であるように形成されている。

また、ｎ側電極１４（第１の電極）及びｐ側電極（第２の電極）２６は、デバイス層２２（デバイスメサＤＭ）の中心軸ＣＸと同軸であるように形成されていることが好ましい。

なお、ここで、円柱形状又は円環形状等は、楕円柱形状又は楕円環形状等である場合も含む。
［垂直共振器型面発光素子の製法］
図１及び図２を参照して、本発明の１実施態様による垂直共振器型面発光素子１０の製造方法の一例について説明する。

なお、実施態様の垂直共振器型面発光素子１０が、発振波長（λc）が４１０ｎｍ、共振器長が５．５λの埋込みトンネル接合（Burried Tunnel Junction）構造のＶＣＳＥＬ（BTJ-VCSEL）素子である場合について説明するが、発振波長、共振器長、層厚や直径等の各種サイズ、導電型、不純物や不純物濃度等の素子パラメータは例示に過ぎず、適宜改変して適用可能であることは言うまでもない。

また、各半導体層の成長に有機金属気相成長法（ＭＯＣＶＤ法）を用いた場合について説明する。基板及び成長層の結晶面、結晶方位等は、等価面、等価方位等を含む。
（第１工程）
（－１１００）方向、すなわちｍ軸方向に０．４°のオフ角を有するｃ面ＧａＮ基板１１上にアンドープのＧａＮバッファ層、その上部に４０ペアのＡｌＩｎＮ／ＧａＮからなる半導体ＤＢＲ１２を成長する。

次に、半導体ＤＢＲ１２上に、順次、ｎ－ＧａＮ層１３（層厚４２５ｎｍ）、量子井戸（ＱＷ）構造の活性層１５、ｐ－Ａｌ_０．２Ｇａ_０．８Ｎ電子ブロック層（ＥＢＬ：Electron Blocking Layer）１７Ａ（層厚２０ｎｍ）及びｐ－ＧａＮ層１７Ｂ（層厚７０ｎｍ）を成長する。活性層１５は、例えば５層のＧａＩｎＮ量子井戸層及び量子井戸層と交互に形成されたＧａＮ障壁層を含む。

ｐ－ＧａＮ層１７Ｂには、ｐ^＋－Ｇａ_０．６５Ｉｎ_０．３５Ｎ層１８Ａ（層厚ＴＡ：２ｎｍ、Ｍｇドーピング濃度：２×１０^２０ｃｍ^－３）及びｎ^＋－ＧａＮ層１８Ｂ（層厚ＴＢ：５ｎｍ、Ｓｉドーピング濃度：６×１０^２０ｃｍ^－３）を含むトンネル接合層１８を成長する。
（第２工程）
上記の層を成長した基板（成長層付き基板）に、電流狭窄を行うためのトンネル接合メサＭＳを形成する。すなわち、まず、成長層付き基板上にフォトリソグラフィおよびイオンビーム蒸着法（ＥＢ）を用いて、直径が６～１０μｍの円形ＳｉＯ_２マスクをパターニングにより形成する。

次に、例えば塩素（Ｃｌ_２）ガスを用いてＳｉＯ_２マスク外の部分をエッチングして、円柱形状のメサ（トンネル接合メサＭＳ）を形成する。エッチングの深さは、ｎ^＋－ＧａＮ層１８Ｂを除去しきることができるｎ^＋－ＧａＮ層１８Ｂの層厚（ＴＢ：５ｎｍ）を超える深さである。例えば、ｎ^＋－ＧａＮ層１８Ｂの表面から７ｎｍの深さまでエッチングして、高さＨが７ｎｍのトンネル接合メサＭＳを形成する。

このエッチングにより、トンネル接合メサＭＳ外部においてｐ－ＧａＮ層１７Ｂが露出する。最後に、ＳｉＯ_２マスクをフッ酸（ＨＦ）溶液で剥離して直径が６～１０μｍの円柱形状のトンネル接合メサＭＳが形成される。
（第３工程）
トンネル接合メサＭＳが形成された基板に対して埋め込み成長を行う。ｎ－ＧａＮ埋込み層１９の形成は２段階からなる。

より詳細には、トンネル接合メサＭＳが形成された基板をＭＯＣＶＤ反応炉内にセットし、ＮＨ_３及び窒素（Ｎ_２）雰囲気中で７２５℃に昇温し、その温度でｎ－ＧａＮを１０ｎｍ成長させる（低温成長ｎ－ＧａＮ）。この際のＳｉドーピング濃度は２×１０^１８ｃｍ^－３である。

この低Ｓｉ濃度の低温成長ｎ－ＧａＮ（ＬＴ－ｎＧａＮ）を成長することでトンネル接合部をプロテクトしつつ表面が荒れることなく、次の高温の埋め込み成長を行うことができる。

次に、ＮＨ_３及び水素（Ｈ_２）雰囲気中で１０８０℃まで昇温し、その温度でｎ－ＧａＮを２７０ｎｍ成長させる（高温成長ｎ－ＧａＮ、ＨＴ－ｎＧａＮ）。この際のＳｉドーピング濃度は１×１０^１９ｃｍ^－３である。この時点で、メサ直上領域はその領域外（外周部）に対して５ｎｍ以下の段差しか有しない表面になっており、図２のＡＦＭ（原子間力顕微鏡）像に示すようにステップが明瞭に見える原子的に平坦な表面となっている。
（第４工程）
成長が終了した基板に対して、面発光レーザとして動作する素子構造を形成する。先ず、トンネル接合メサＭＳよりも直径が３０μｍ大きいメサ（デバイスメサＤＭ）をフォトリソグラフィ、Ｃｌ_２ガスを用いたドライエッチングにより形成する。ドライエッチングはｎ－ＧａＮ層１３が露出するまで行う。

次に、デバイスメサＤＭを形成した基板をＮ_２雰囲気中にて７２５℃、３０分間のアニール処理を行う。これにより、メサの側壁からＨを脱離させることによって、ｐ－ＡｌＧａＮ層１７Ａ、ｐ－ＧａＮ層１７Ｂ、ｐ^＋－ＧａＩｎＮ層１８ＡのＭｇを活性化させる。

次に、スパッタリング法により層厚２５０ｎｍのＳｉＯ_２絶縁膜を成膜し、リフトオフによりデバイスメサＤＭ端から５μｍ内側までの円形の開口部２５Ａを形成する。

次に、リング形状をなしたｐ側電極２６及びｎ側電極１４をイオンビーム蒸着法により形成する。当該ｐ側電極２６及びｎ側電極１４は、例えばＣｒ／Ｎｉ／Ａｕをこの順で蒸着して形成する。

最後に、トンネル接合メサＭＳ直上部の開口部２５Ａにスパッタリング法により８ペアのＳｉＯ_２／Ｎｂ_２Ｏ_５からなる誘電体ＤＢＲ２７を形成する。
［表面が平坦な埋込層の形成］
本発明は、前述のように、特に埋め込みトンネル接合ＶＣＳＥＬの発振を阻害する要因であった埋め込み成長後の表面凸部による散乱損失の低減を図るために考案されたものである。

本発明の実施態様によれば、オフ角を有するｃ面ＧａＮ基板上に形成された高さＨのトンネル接合を含むトンネル接合メサＭＳを用いて、ステップフロー成長が優先的に起こるように埋め込み成長を行い、当該埋込成長表面が原子的に平坦で、かつトンネル接合メサＭＳに起因する凸部が残存しない平坦な表面を得ることができる。そして、これにより、その埋込成長表面上に成膜される誘電体ＤＢＲに湾曲が起こらず、散乱損失を低減することができる。以下に、その詳細について説明する。
（１）メサ高さＨと埋め込み膜厚ＴＨとの関係
図３Ａ－３Ｄは、垂直共振器型面発光素子１０の製造方法における埋込工程を模式的に示す断面図である。

図３Ａに示すように、トンネル接合メサＭＳは直径Ｄ及び高さＨを有する。トンネル接合メサＭＳの表面はオフ角θを有する（［ＳＴＥＰ１］）。

図３Ｂに示すように、再成長により埋込成長を行うと、基板にオフ角があるため、メサＭＳ内外でＲ_ｓの成長レートでステップフロー成長（横方向成長モード）が起こり、成長膜厚方向（基板垂直方向）にはＲ_ｖｅｒの成長速度で成長する（［ＳＴＥＰ２］）。

図３Ｃに示すように、メサＭＳの表面の内部にはメサＭＳ外からステップが伸びてくることはない「閉鎖された領域」となり、メサ表面内のステップがなくなるまで成長が進む、いわゆる「ステップフリー面」ＳＦが形成される。

ステップフリー面が一度形成されるとｃ軸方向、つまりステップフリー面ＳＦに垂直な方向にのみ成長が起こる状態となる。すなわち、成長膜厚方向の成長速度Ｒ^ｓｆ _ｖｅｒはＲ_ｖｅｒに比べ非常に小さい。この状況下でメサＭＳの外部では引き続きステップフロー成長が進み、次第にステップフリー面を覆っていく（［ＳＴＥＰ３］）。

そして、図３Ｄに示すように、最終的にはステップフリー面が完全にメサ外部層により覆われ平坦化する（［ＳＴＥＰ４］）。

メサＭＳの内外の成長レート差が大きい場合（Ｒ_ｖｅｒ＞＞Ｒ^ｓｆ _ｖｅｒ）、メサ外部の成長層がメサ上の成長層に追いついてくるが、Ｒ_ｖｅｒが大きい場合、すなわち二次元核形成頻度が高くなり、理想的なステップフロー成長が困難となる。その結果、ラフな表面となってしまい、高反射率の誘電体ＤＢＲを形成するのには適さない表面となる。

Ｒ_ｖｅｒを変えずとも所望の共振器長内でメサ外部の成長層がメサ上の成長層に早期に追いつくようにするには、メサ高さＨを低減すればよい。メサ高さＨを小さくすることで、メサ高さＨ分だけ成長した時点でステップフリー面を覆う成長が開始され早期にステップフリー面を埋め込むことが可能となる。

実際に、オフ角θ＝０．４°、Ｄ＝１０μｍ、ＴＨ＝２８０ｎｍ（発振波長４１０ｎｍの１．７５λに相当）とした際の埋込層１９の表面状態のメサ高さ依存性を図４に示す。

図４において、上段には埋込層１９の表面の断面プロファイル、下段には埋込層１９の表面のレーザ顕微鏡像を示している。また、下段の右側には、メサＭＳ及びメサＭＳの断面の端部位置を破線で模式的に描いた挿絵が示されている。

より詳細には、メサ高さＨが、（ａ）６．７ｎｍ、（ｂ）１０．１ｎｍ、（ｃ）２５．９ｎｍ、（ｄ）８１．２ｎｍの場合を示し、上段の断面プロファイル中に示したように、それぞれの場合で、メサＭＳの端部の直上部に対応する表面位置での段差が（ａ）測定限界以下、（ｂ）５ｎｍ、（ｃ）１３ｎｍ、（ｄ）１５ｎｍであった。

図４から、メサ高さＨの低減により、ステップフリー面由来の傾斜面が残存しない埋め込み表面が得られやすくなることがわかる。より具体的には、下記条件を満たすメサ高さにする必要がある。

また、図５は、埋込層１９の表面における傾斜面の有無を、メサ径Ｄ、メサ高さＨ、埋込層厚ＴＨ，ＴＨとＨとの比（ＴＨ／Ｈ）に関して調べた実測結果である。このように、鋭意検討の結果、ステップフリー面由来の傾斜面が残存しない埋め込み表面が得られるためには、メサ高さＨ（ｎｍ）は、下記条件を満たす必要がある。なお、ｎ^＋－ＧａＮ層１８Ｂの層厚をＴＢとする。

ＴＢ ＜ Ｈ ＜ ＴＨ／２０ ・・・（式１）
（２）メサ高さＨ
図１に示した場合においては、トンネル接合メサＭＳの外側において、ｐ^＋－ＧａＩｎＮ層１８Ａ（第２導電型の高不純物濃度半導体層：層厚ＴＡ）及びｎ^＋－ＧａＮ層１８Ｂ（第１導電型の高不純物濃度半導体層：層厚ＴＢ）がｐ－ＧａＮ層１７Ｂの最表面まで除去されている。すなわち、トンネル接合メサＭＳの高さＨが、Ｈ＝ＴＡ＋ＴＢである場合について図示している。

しかし、上記（式１）を満たす範囲で、トンネル接合メサＭＳの高さＨを設定すれば良い。例えば、図６の断面図に示すように、トンネル接合メサＭＳの外側において、ｐ－ＧａＮ層１７Ｂの内部に至るまでｐ＋－ＧａＩｎＮ層１８Ａ、ｎ＋－ＧａＮ層１８Ｂ及びｐ－ＧａＮ層１７Ｂを除去した高さとなるようにトンネル接合メサＭＳを形成してもよい。この場合、トンネル接合メサＭＳは第２の半導体層１７（ｐ－ＧａＮ層１７Ｂ）の一部を含んで、第２の半導体層１７から突出している。また、トンネル接合メサＭＳの高さＨは、Ｈ＞ＴＡ＋ＴＢである。

また、図７の断面図に示すように、ｐ^＋－ＧａＩｎＮ層１８Ａの途中まで除去され、すなわちメサＭＳの外側にもｐ^＋－ＧａＩｎＮ層１８Ａが残るようにトンネル接合メサＭＳを形成してもよい。すなわち、少なくともトンネル接合層１８のトンネル接合領域（ｐ^＋－ＧａＩｎＮ層１８Ａ及びｎ^＋－ＧａＮ層１８Ｂの界面領域又は空乏層）がトンネル接合メサＭＳに含まれていれば良い。この場合、トンネル接合メサＭＳの高さＨは、ＴＢ＜Ｈ＜ＴＡ＋ＴＢである。
（３）埋め込み膜厚ＴＨ
埋込み層厚は所望する共振器長で決まる。共振器長が長くなると回折損失は増加するが、熱抵抗の低減が望める。熱抵抗の低減効果は共振器長が１５λ程度で飽和することが分かった。また、埋込み層厚（共振器長）が大きすぎるとモードホッピング（縦モード）が生じやすくなる。モード間隔から、全体の共振器長は２０λまでと見積もられた（モード間隔が１０ｎｍ（ＤＢＲ帯域幅の１／２を切っていること）。半導体ＤＢＲ１２～ｐ^＋－ＧａＩｎＮ層１８Ａの中心までの共振器長は最低１．２５λ（共振器全体の最小の共振器長は３λ）であるため、埋め込み膜厚ＴＨ（ｎｍ）は以下の条件を満たす必要がある。

共振波長（または発振波長）をλｃ、共振器内の実効屈折率をｎ_ｅｆｆとしたとき、
１．７５λｃ／ｎ_ｅｆｆ≦ＴＨ ≦ １８．７５λｃ／ｎ_ｅｆｆ ・・・（式２）
を満たすことが好ましい。
（４）オフ角θ
窒化物ＶＣＳＥＬでは、エピ層表面に高反射率を必要とする誘電体ＤＢＲ形成するため、エピ層表面は原子的に平坦であることが重要である。ｃ面ＧａＮ基板上で良好なモフォロジーが得られるオフ角の範囲は上記した非特許文献１において報告されている。平坦なエピ層表面は、オフ角を有する基板上への成長において、ステップフロー成長を促すことで達成できる。本発明では、オフ角θは以下の範囲である。

０．３°≦θ≦０．７° ・・・（式３）
また、オフ角θは、ｍ軸方向又はａ軸方向に対する角度であることが好ましい。
（５）メサ径Ｄ
応用時に光学部品等との結合効率を考慮すると、横モードシングルモード発振が望ましい。一般に横方向光閉じ込めや電流注入径を大きくすると多モード発振が促進される。導波構造（０≦ｄ（ｎ_ｅｆｆ）≦０．０１、ここでｄは屈折率差）を有する窒化物系ＶＣＳＥＬに関してシングルモードで発振させるためには、トンネル接合メサＭＳの直径Ｄが１０μｍ以下、好ましくは、６μｍ以下である。

また、メサＭＳの直径Ｄが小さ過ぎると回折損失が大きくなることを考慮すると、下限は３μｍ程度である。従って、３μｍ≦Ｄ≦１０μｍを満たすことが好ましく、さらに好ましくは、３μｍ≦Ｄ≦６μｍである。

なお、トンネル接合メサＭＳが楕円柱形状を有する場合には、その長径をＤとすればよい。
［埋込層１９の表面の平坦性］
再び、図２を参照すると、メサＭＳの直上領域の埋込層１９の表面はステップが明瞭に見える原子的に平坦な表面となっている。換言すれば、メサＭＳの直上領域の表面がステップ・アンド・テラス状の周期性を有したモフォロジーを呈する平坦性を有していた。なお、図２に示すように、縞状ステップの進行方向はｍ軸方向であることが確認された。

ＧａＮのステップの１原子高さ（０．２５ｎｍ）からステップ・アンド・テラスのＲａ（算術平均粗さ）の理想値を算出したところ、Ｒａ＝０．０６ｎｍであった。従って、Ｒａの下限値は０．０６ｎｍである。

また、Ｒａが１．２ｎｍ以上になると誘電体ＤＢＲの散乱損失が２５ｃｍ^－１以上となり、発振不能となる。誘電体ＤＢＲの散乱損失を共振器内の損失の５％以下となる２ｃｍ^－１以下とした場合、Ｒａは０．３ｎｍ以下であることが好ましい。

すなわち、少なくともメサＭＳの直上領域における埋込層１９の表面のＲａの値は、０．０６≦Ｒａ≦０．３ｎｍであることが好ましい。

図２に示すように、上記した製造方法で作製した埋込層１９の表面のＲａは、０．０７ｎｍであり、極めて平坦な成長表面が得られていることが確認された。
［デバイス特性］
上記した構成及び製造方法で作製した垂直共振器型面発光素子１０の室温ＣＷ動作におけるＥＬスペクトルを図８に、光出力－電流特性を図９に示す。

図８のＥＬスペクトルから線幅の狭いスペクトルが得られていることがわかる。なお、主ピークの短波長側に小さなピークが見られるが、これは作製したサンプルの電極に基づく電流注入の偏りによるものであり、完全なシングルモードに改善可能である。

また、図９の光出力－電流特性から、メサ径が６μｍ～１０μｍの場合において明瞭な光出力の立ち上がり及び高い光出力が得られていることがわかる。

以上、説明した通り、本発明によれば、極めて平坦な表面を有するトンネル接合半導体発光構造層と、当該半導体発光構造層の平坦な表面上に形成されたＤＢＲを有した垂直共振器型面発光素子が提供される。従って、低閾値、高スロープ効率で高電流注入、高出力動作が可能な、高い発光性能を有する垂直共振器型面発光素子が提供される。

１０ 垂直共振器型面発光素子
１１ 基板
１２ 半導体ＤＢＲ
１３ ｎ－ＧａＮ層（第１の半導体層）
１５ 活性層
１７ 第２の半導体層
１７Ａ 電子ブロック層
１７Ｂ ｐ－ＧａＮ層
１８ トンネル接合層
１８Ａ ｐ^＋－ＧａＩｎＮ層
１８Ｂ ｎ^＋－ＧａＮ層
１９ ｎ－ＧａＮ埋込み層
２２ デバイス層
２５ 絶縁体
２７ 誘電体ＤＢＲ
ＭＳ トンネル接合メサ

Claims (6)

1. 表面がオフ角を有するｃ面であるＧａＮ基板と、
   前記ＧａＮ基板上に形成された半導体ＤＢＲ（Distributed Bragg Reflector）と、
   前記半導体ＤＢＲ上に形成された、III族窒化物半導体からなるデバイス層と、
   前記デバイス層上に形成された誘電体ＤＢＲと、
   を有し、
   前記デバイス層は、
   第１の導電型の第１の半導体層、活性層、前記第１の導電型とは反対導電型である第２の導電型の第２の半導体層、がこの順で前記半導体ＤＢＲ上に形成された発光構造層と、
   前記第２の半導体層上に順に形成された第２導電型の高不純物濃度半導体層及び第１導電型の高不純物濃度半導体層からなるトンネル接合層のトンネル接合領域を含むメサ形状のトンネル接合メサと、
   前記トンネル接合メサを埋め込むように前記第２の半導体層上に形成された半導体埋込み層と、からなり、
   前記トンネル接合メサの高さをＨ、前記第１導電型の前記高不純物濃度半導体層の層厚をＴＢ、前記半導体埋込み層の層厚をＴＨとしたとき、
   ＴＢ ＜ Ｈ ＜ ＴＨ／２０ を満たし、
   前記半導体ＤＢＲ及び前記誘電体ＤＢＲによって形成される共振器の共振波長をλｃ、共振器内の実効屈折率をｎｅｆｆとしたとき、
   １．７５λｃ／ｎｅｆｆ≦ＴＨ ≦ １８．７５λｃ／ｎｅｆｆ
   を満たし、
   前記半導体埋込み層の少なくとも前記トンネル接合メサの直上領域の表面はステップ・アンド・テラス状の周期性を有したモフォロジーを呈する垂直共振器型面発光素子。
2. 前記半導体埋込み層の少なくとも前記トンネル接合メサの直上領域の表面粗さＲａは、０．０６≦Ｒａ≦０．３ｎｍである、請求項１に記載の垂直共振器型面発光素子。
3. 前記トンネル接合メサは円柱形状又は楕円柱形状を有し、その直径又は長径Ｄは３μｍ≦Ｄ≦１０μｍを満たす、請求項１又は２に記載の垂直共振器型面発光素子。
4. 前記ＧａＮ基板の前記オフ角（θ）は、０．３°≦θ≦０．７°である、請求項１ないし３のいずれか１項に記載の垂直共振器型面発光素子。
5. 前記ＧａＮ基板の前記オフ角（θ）は、ｍ軸方向又はａ軸方向に関する角度である、請求項１ないし４のいずれか１項に記載の垂直共振器型面発光素子。
6. 前記半導体埋込み層の表面であって前記トンネル接合メサの直上部に対応する領域とその外周部との段差が５ｎｍ以下である、請求項１ないし５のいずれか１項に記載の垂直共振器型面発光素子。

Images