JP2002270516A - Ｉｉｉ族窒化物半導体の成長方法、ｉｉｉ族窒化物半導体膜およびそれを用いた半導体素子 - Google Patents

Ｉｉｉ族窒化物半導体の成長方法、ｉｉｉ族窒化物半導体膜およびそれを用いた半導体素子

Info

Publication number
JP2002270516A
JP2002270516A JP2001063688A JP2001063688A JP2002270516A JP 2002270516 A JP2002270516 A JP 2002270516A JP 2001063688 A JP2001063688 A JP 2001063688A JP 2001063688 A JP2001063688 A JP 2001063688A JP 2002270516 A JP2002270516 A JP 2002270516A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
group iii
iii nitride
mask
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001063688A
Other languages
English (en)
Inventor
Masaru Kuramoto
大 倉本
Haruo Sunakawa
晴夫 砂川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001063688A priority Critical patent/JP2002270516A/ja
Priority to EP02004372A priority patent/EP1239062A2/en
Priority to CN02106903A priority patent/CN1374683A/zh
Priority to US10/091,437 priority patent/US6809351B2/en
Priority to KR1020020012267A priority patent/KR20020071787A/ko
Publication of JP2002270516A publication Critical patent/JP2002270516A/ja
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth

Abstract

(57)【要約】 【課題】チルト角およびツイスト角が著しく低減された
III族窒化物半導体膜を提供する。 【解決手段】ＧａＮ膜１２形成後、ＳｉＯ2膜を形成す
る。これをストライプ状にパターニングし、開口部１４
を形成する。開口部１４のストライプ方向は、ＧａＮ膜
１２の［１１−２０］方向に形成する。マスク１３の厚
みｈ、開口幅ｗは、ｈ≧（ｗ／２）tanθを満たすよう
に設定する。その後、開口部を成長領域としてファセッ
ト構造を形成させながらIII族窒化物半導体をエピタキ
シャル成長させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、III族窒化物半導
体の成長方法、III族窒化物半導体膜およびそれを用い
た半導体素子に関する。
【０００２】
【従来の技術】半導体デバイスを作製するにあたって
は、基板材料として、成長させるエピタキシャル層と同
じ物質のバルク結晶を用いることが望ましい。基板材料
とエピタキシャル層の格子定数、熱膨張係数などの物理
的性質を同じにさせることにより、デバイス結晶の欠陥
を減らし、品質を向上できるためである。
【０００３】GaN系結晶のバルク結晶作製の試みは多く
の研究機関で行なわれている。しかしながら、GaNのよ
うな結晶では、窒素の解離圧が高いことにより、大きな
面積のウェハを得ることが難しく、不純物も多いために
電子移動度が30〜90ｃｍ2／Vsと低い。このような理由
から工業的に利用できるGaN系バルク結晶の作製は非常
に困難であった。
【０００４】このため、我々はGaN系半導体基板を作製
するために図８（ａ）〜（ｅ）の方法を用いて実現し
た。この方法は例えば特開平11-251253号公報に記載さ
れている。基板として、（０００１）面サファイア基板
111上に1.2μm厚のGaN膜112を予め形成したものを用い
た。このGaN膜112表面にＳｉＯ2膜を200nm形成し、フォ
トリソグラフィ法とウェットエチングでマスク114と成
長領域113に分離した。成長領域113及びマスク114は、
それぞれ５μm及び2μm幅のストライプ形状とする。ス
トライプ方向は〈11-20〉とする(図８（ａ））。
【０００５】次いで、III族原料であるガリウム（Ga）
と塩化水素（ＨCl）の反応生成物である塩化ガリウム
（GaCl）とV族原料にアンモニア（ＮＨ3）ガスを用いる
ハイドライドVPE法により、成長領域113にGaN115膜を成
長させる。ｎ型ドーパント材料としてはジクロルシラン
（ＳｉＨ2Ｃｌ2）を用いる。基板111をハイドライドの
成長装置にセットし、水素雰囲気で成長温度１０００℃
に昇温する。成長温度が安定してから、ＨCl流量を２０
cc/分で５分程度供給することで、成長領域113にGaN115
膜の（1-101）面からなるファセット構造を成長させる
（図８（ｂ））。その後、さらにn型ドーパントである
ジクロルシランを流しながら、層厚100μmに達するま
で、GaN115膜を成長させる（図８（ｃ）〜（ｅ））。こ
の手法で得られた良質な基板を、以下、ELＯ（Epitaxia
l Lateral Ｏvergrowth）膜と呼ぶことにする。この手
法によれば、数百ミクロンのGaN膜を成長しても、２イ
ンチサイズの全面にクラックなしのウェーハを得ること
ができる。得られるウェーハの転位も大幅に低減でき
る。また、この基板のドーピング濃度は５×1017個/ｃ
ｍ3であり、移動度は800ｃｍ2/V程度である。
【０００６】
【発明が解決しようとする課題】しかしながら、上記手
法を用いて転位密度を低減させても、依然として107個/
ｃｍ2程度の転位は残留しているために、ELO膜内でも柱
状構造を形成していることが予測されている。この微結
晶領域は、結晶内のｃ軸方向の傾き（チルト）とｃ面内
での回転（ツイスト）を持つため、結果として成長した
GaN膜はモザイク性を示すと考えられている。一般的に
モザイク構造は電気的・光学的性質の劣化に関係してい
る。これらチルト角やツイスト角はＸ線測定によって定
量的な評価が可能である（測定方法に関しては後述す
る）。例えば、ELＯ膜を用いないサファイア基板上に低
温バッファー層を用いて成長した1.2μm厚のGaN単膜の
チルト角は324秒、ツイスト角は1188秒であった。ま
た、上述した手法を用いた140μmのGaN ELＯ膜のチルト
角は180秒とツイスト角208秒であった。このように、EL
Ｏ技術によって大幅に結晶性が改善されたが、従来の基
板、例えばGaAs基板やInP基板に比べるとチルト角もツ
イスト角も大きい。従って、更にこの基板上に作製され
るデバイスの電気的・光学的特性向上のためには更にチ
ルト角及びツイスト角を減らす必要がある。
【０００７】
【課題を解決するための手段】本発明によれば、基材表
面に、開口部を有するマスクを形成した後、前記開口部
を成長領域としてファセット構造を形成させながら前記
基材上にIII族窒化物半導体をエピタキシャル成長させ
る方法であって、前記マスクの厚みおよび開口幅が下記
式（１） ｈ≧（ｗ／２）tanθ （１） （但し、θはファセット構造の側面と基材表面のなす
角、ｈはマスクの厚み、ｗは、基材表面およびファセッ
ト構造の側面と垂直な平面内におけるマスク開口幅とす
る。）を満たすことを特徴とするIII族窒化物半導体の
成長方法、が提供される。
【０００８】また本発明によれば、上記III族窒化物半
導体の成長方法により得られるIII族窒化物半導体膜が
提供される。
【０００９】また本発明によれば、上記III族窒化物半
導体の成長方法によりIII族窒化物半導体膜を形成した
後、基材を除去することにより得られるIII族窒化物半
導体膜が提供される。
【００１０】上記発明は、従来のＦＩＥＬＯ（Facet-In
itiated Epitaxial Lateral Ｏvergrowth）を改良した
ものである。ＦＩＥＬＯとは、マスク開口部にファセッ
ト構造を形成させながらIII族窒化物半導体を選択横方
向成長させる技術であり、応用物理第６８第７号（１９
９９年）第７７４〜７７９頁等に詳細に記載されてい
る。ファセット構造とは、結晶成長段階において、結晶
成長面がファセットとして明確に現れる構造をいう。フ
ァセットの面方位は、結晶下地層（基材）の結晶成長面
の面方位やIII族窒化物半導体の成長条件、マスク形状
によって決定される。したがって、上記III族窒化物半
導体の成長方法においては、成長を行う前の段階でこれ
らの因子を考慮することによって、得られるファセット
構造を予め把握し、これに基づいてマスクの厚み、開口
幅を設定することができる。III族窒化物半導体の成長
は、基材表面に開口部を有するマスクを形成した後、こ
の開口部にIII族窒化物半導体原料を供給することによ
り行うことができる。成膜方法としては、ＨＶＰＥ（ハ
イドライド気相成長法）、ＭＯＣＶＤ法等を利用するこ
とができる。
【００１１】従来のＦＩＥＬＯにおいてはマスク上部の
層において転移の伝播方向を変え、これにより転移低減
を図っていた（応用物理第６８第７号（１９９９年）第
７７４〜７７９頁）。ここでは、マスクは、成長領域を
区画する役割を果たすものであって（特開平１０−３１
３１９２７１号公報、特許請求の範囲に記載）、その厚
みは１０ｎｍ〜２μｍ程度とされ（同公報、段落００２
４に記載）、必要以上に厚膜とすることは検討されてい
なかった。これに対し、本発明に係る記III族窒化物半
導体の成長方法は、厚膜マスクを形成しているため、基
材からIII族窒化物半導体層に向かって伝播する転移
が、基材表面、マスク上面を含む平面およびマスク側面
によって囲まれるマスク開口領域内で基材と略水平な方
向に折れ曲がり、マスク側壁で終端する。すなわち、厚
膜のマスクを形成することにより、マスク自体に転移消
滅機能を付与するものである。
【００１２】本発明に係る記III族窒化物半導体の成長
方法によれば、チルト角およびツイスト角が著しく低減
されたIII族窒化物半導体膜を得ることができる。この
ため、さらにその上に形成されるIII族窒化物半導体の
結晶性を顕著に改善できる。したがって、この方法によ
って得られたIII族窒化物半導体膜を利用することによ
り、素子性能の大幅な改善が図られる。
【００１３】また、本発明によれば、以下のIII族窒化
物半導体膜が提供される。 (i)ツイスト角が５０秒以下であることを特徴とするIII
族窒化物半導体膜。 (ii)チルト角が１００秒以下であることを特徴とするII
I族窒化物半導体膜。 (iii)ツイスト角が５０秒以下であり、チルト角が１０
０秒以下であることを特徴とするIII族窒化物半導体
膜。 (iv)上記III族窒化物半導体膜において、ホール測定に
よる移動度が１００ｃｍ2／Ｖ・ｓ以上であることを特
徴とするIII族窒化物半導体膜。 (v)上記III族窒化物半導体膜において、エピタキシャル
成長により作製されたことを特徴とするIII族窒化物半
導体膜。
【００１４】これまで、III族窒化物半導体の結晶性の
改善は、転移密度を低減することを主眼として検討され
てきた。これに対して本発明は、これとは異なる観点か
ら結晶性の向上を図るものであり、ツイスト角およびチ
ルト角という指標を用いている。従来の成膜技術におい
ては、転移の低減を図る手法が種々開発されているが、
転移が低減されていても、結晶軸の傾きや回転に起因す
るモザイク性を改善するものではなかった。本発明者ら
は、かかるモザイク性が結晶の電気的・光学的性質に大
きく影響することを見出し、モザイク性の低減を図るこ
とにより、良質な結晶および優れた性能を有する半導体
素子を提供するものである。ツイスト角やチルト角の低
減は、前述したように、III族窒化物半導体の選択マス
ク成長において、特定構造のマスクを用いることによっ
て達成される。なお、本発明におけるツイスト角および
チルト角は、対象となるIII族窒化物半導体膜の表面近
傍について測定することが望ましい。このIII族窒化物
半導体膜を下地層としてその上部に成長する層の結晶性
は、下地層表面近傍のモザイク性の影響を受けるからで
ある。
【００１５】また、本発明によれば、以下に示すIII族
窒化物半導体素子およびIII族窒化物半導体基板が提供
される。 （ａ）基材と、該基材の上に形成された開口部を有する
マスクと、該マスクを埋め込むように形成されたIII族
窒化物半導体層と、該III族窒化物半導体上に形成され
た素子構造と、を備えるIII族窒化物半導体素子であっ
て、前記基材から前記III族窒化物半導体層に向かって
伝播する転移が、基材表面、マスク上面を含む平面およ
びマスク側面によって囲まれるマスク開口領域内で前記
基材と略水平な方向に折れ曲がり、マスク側壁で終端し
ていることを特徴とするIII族窒化物半導体素子。 （ｂ）基材と、該基材の上に形成されたストライプ状開
口部を有するマスクと、該マスクを埋め込むように形成
されたIII族窒化物半導体層と、該III族窒化物半導体上
に形成された素子構造と、を備えるIII族窒化物半導体
素子において、前記マスクの厚みが開口部の幅よりも大
きいことを特徴とするIII族窒化物半導体素子。 （ｃ）基材と、該基材の上に形成された開口部を有する
マスクと、該マスクを埋め込むように形成されたIII族
窒化物半導体層と、を備えるIII族窒化物半導体基板で
あって、前記基材から前記III族窒化物半導体層に向か
って伝播する転移が、基材表面、マスク上面を含む平面
およびマスク側面によって囲まれるマスク開口領域内で
前記基材と略水平な方向に折れ曲がり、マスク側壁で終
端していることを特徴とするIII族窒化物半導体基板。 （ｄ）基材と、該基材の上に形成されたストライプ状開
口部を有するマスクと、該マスクを埋め込むように形成
されたIII族窒化物半導体層と、該III族窒化物半導体上
に形成された基板構造と、を備えるIII族窒化物半導体
基板において、前記マスクの厚みが開口部の幅よりも大
きいことを特徴とするIII族窒化物半導体基板。
【００１６】上記III族窒化物半導体素子およびIII族窒
化物半導体基板では、厚膜マスクを形成しているため、
基材からIII族窒化物半導体層に向かって伝播する転移
が、基材表面、マスク上面を含む平面およびマスク側面
によって囲まれるマスク開口領域内で基材と略水平な方
向に折れ曲がり、マスク側壁で終端する。すなわちマス
ク自体が転移消滅機能を有している。このため、チルト
角およびツイスト角が著しく低減されたIII族窒化物半
導体膜を得ることができる。このため、さらにその上に
形成されるIII族窒化物半導体の結晶性を顕著に改善で
きる。したがって、この方法によって得られたIII族窒
化物半導体膜を利用することにより、素子性能の大幅な
改善が図られる。
【００１７】上記（ｂ）、（ｄ）においては、マスクの
厚みを開口部の幅よりも大きくしている。このため、II
I族窒化物半導体のファセット側面としてとり得る種々
の面（（１−１０１）面、（１１−２２）面等）に対し
て下記式（１）を満たすことになる。 ｈ≧（ｗ／２）tanθ （１） （但し、θはファセット構造の側面と基材表面のなす
角、ｈはマスクの厚み、ｗは、基材表面およびファセッ
ト構造の側面と垂直な平面内におけるマスク開口幅とす
る。） したがって、基材からIII族窒化物半導体層に向かって
伝播する転移が、基材表面、マスク上面を含む平面およ
びマスク側面によって囲まれるマスク開口領域内で基材
と略水平な方向に折れ曲がり、マスク側壁で終端する。
すなわち、厚膜のマスクを形成することにより、マスク
自体に転移消滅機能が付与され、良質な結晶および優れ
た性能を有する半導体素子を実現できる。
【００１８】
【発明の実施の形態】本発明によればＸ線回折測定によ
るチルト角やツイスト角を改善するのみならず、その基
板上に作製されたデバイス、例えば半導体レーザの内部
損失を低減し、動作電流を著しく下げ、これらの特性改
善によって、素子寿命が大幅に改善することができる。
この理由として、以下のことが考えられる。図９(a)に
従来のFIELO工程と転位の動き（矢印）を示す。サファ
イア基板上にMOVPEにより成長されたGaN結晶は1０9個/
ｃｍ2程度の高い転位密度を有している。これを減らす
メカニズムとしてＳｉＯ2マスクによる転位ブロック
とＨVPEによるGaN結晶成長時に形成されるファセット
（図中破線）によって横方向に転位が曲げられることが
知られている。で曲がった転位はやがて隣の成長層と
合体したときに一部は紙面垂直方向へ、残りは上に曲が
る。
【００１９】発明においては、ＳｉＯ2マスクを厚膜化
し、で曲がる転位を図９（ｂ）のようにマスク側壁で
終端させることによって低転位化を図っている。
【００２０】次に窒化物半導体膜中のモザイク構造低減
を解決する発明に至った詳細な経緯を述べる。先ず、半
導体膜中のツイスト角、チルト角の測定方法について述
べる。チルト角はＣ軸方向の傾きであるので、(0002)反
射で得られたＸ線ロッキングカーブ の半値幅を測定す
ることで得られる。また、ツイスト角の測定方法は、ジ
ャパニーズ・ジャーナル・オブ・アプライド・フィジッ
クス 第３８巻（1999年） 611ページ に記載されている
ように(10-10)反射を利用したGID（GlancingIncidence
Diffraction）法で測定できる。この測定方法によれ
ば、従来の技術の項で述べた140μmのGaN ELＯ膜のチル
ト角は180秒、ツイスト角は208秒であり、サファイア基
板上のGaN膜１１２のチルト角324秒、ツイスト角1188秒
に比べて大幅に結晶性の改善が見られた。しかしながら
従来の基板、例えばGaAs基板やInP基板に比べるとチル
ト角もツイスト角も大きい。そこで、同じELＯ技術でGa
Nの厚さを増やすことで結晶性の向上を計り、従来の技
術の項で述べた同じ手法を用いて、550μmのGaN ELＯ膜
を成長したところ、上記測定法によるチルト角は90秒、
ツイストで184秒であった。この手法によってチルト角
は減少したが、ツイスト角は減らなかった。次に、従来
の技術の項で記述したELＯ技術を２回繰り返して結晶性
の向上を計った。一度目の手法は上述したELＯ技術を用
いて40μmのGaN膜を作製し、更にマスク材であるＳｉＯ
2を露光技術によりパターンニングして70μmのGaN膜を
同様に成長させた。この手法により得られたGaN膜のチ
ルト角は133秒であり、ツイスト角も133秒であった。従
来の技術によるELＯ膜に比べるとチルト角もツイスト角
も3/4程度となったが期待していた程の効果はなかっ
た。そこで我々は、マスクの形状を変えること検討した
結果、本発明に到達したのである。
【００２１】本発明におけるIII族窒化物半導体は、III
族元素と窒素を構成元素として含む半導体である。InXA
lYGa1-X-YN（X≧0,Y≧0,X+Y≦1）で表されるものが好ま
しく用いられ、ＧａＮ、ＡｌＧａＮまたはＩｎＡｌＧａ
Ｎが好ましく用いられる。
【００２２】本発明において、開口部は種々の形状をと
ることができる。たとえば、ストライプ、矩形、円形、
楕円形等の形状とすることができる。このうち、ストラ
イプ形状とすればファセット構造を形成しやすく、好ま
しい。ここで、開口部のストライプ方向は、(i)III族窒
化物半導体の結晶構造を基準として［１１−２０］方向
または該方向から１０度以内のずれ角をなす方向、また
は、(ii)III族窒化物半導体の結晶構造を基準として
［１−１００］方向または該方向から１０度以内のずれ
角をなす方向とすることが好ましい。(i)の場合、ファ
セット構造の側面は（１−１０１）面となる。(ii)の場
合、ファセット構造の側面は（１１−２２）面となる。
【００２３】本発明において、マスク開口幅ｗは、基材
表面およびファセット構造の側面と垂直な平面内におけ
るマスク開口幅とする。すなわち、基材表面の法線ベク
トル、ファセット構造の側面の法線ベクトルの両方に平
行な平面内における開口幅をいう。たとえば図１におけ
る紙面水平方向の開口幅をいう。開口幅はマスク膜厚と
ファセット角θに応じて適宜に選択されるが、好ましく
は３μｍ以上とする。このようにすれば、多くの転移を
マスク側壁で終端させることができ、ツイスト角および
チルト角を顕著に改善することができる。
【００２４】本発明における基材とは、結晶成長の下地
となるものであれば種々のものを採用し得る。サファイ
ア、シリコン、ＳｉＣ、ランガサイト、Ａｌ、ＧａＡｓ
等の異種材料基板や、これらの上にＧａＮ、ＡｌＮ、Ａ
ｌＧａＮ等のIII族窒化物半導体層を形成したもの、あ
るいは、ＧａＮ、ＡｌＮ、ＡｌＧａＮ等のIII族窒化物
半導体からなる基板が例示される。
【００２５】
【実施例】実施例１ 本実施例について図１を参照して説明する。まず（００
０１）面のサファイア基板１１表面を洗浄した後、III
属原料に有機金属を用いる有機金属化学気相成長法（Ｍ
Ｏ−ＶＰＥ）により、１．５μｍの膜厚のＧａＮ膜１２
を形成する。ＧａＮ膜１２の形成手順は、先ず、サファ
イア基板１１を水素（Ｈ2）ガスと窒素（Ｎ2）ガス雰囲
気で昇温し、１０５０℃の温度で、１０分間程度熱処理
を行う。熱処理後、基板１１の温度を５００℃に減温し
てから、トリメチルガリウム（ＴＭＧ）とアンモニア
（ＮＨ3）ガスをそれぞれ１０μmol／毎分、４０００ｃ
ｃ／毎分で供給し、膜厚３０ｎｍのＧａＮ層を形成す
る。アンモニアガス、水素ガス、および窒素ガスを供給
しながらサファイア基板１１を１０５０℃の温度に昇温
する。温度が安定してから、ＴＭＧを４０μmol／毎分
で供給し、膜厚１．５μｍの厚さになるように形成する
（図１（ａ））。次に、ＧａＮ膜１２の形成後、シラン
（ＳｉＨ4）と酸素（Ｏ2）を用いる熱ＣＶＤ法により、
マスク１３となる４μｍ膜厚のＳｉＯ2膜を形成する。
ＳｉＯ2膜のマスク１３の形成条件は、４３０℃の温度
で、キャリアガスに窒素（Ｎ2）を用い、ＳｉＨ4分圧、
およびＯ2分圧を４×１０-4ａｔｍ、４×１０-3ａｔｍ
で行った。次に、ＳｉＯ2膜１３にレジストによる露光
技術でストライプ状にパターニングし、ＣＦ4やＣｌ2等
のガスを用いた反応性イオンエッチング装置によって、
垂直にエッチングされた開口部１４を形成する。開口部
１４のストライプ方向は、ＧａＮ膜１２の［１１−２
０］方向に形成し、開口部１４幅は、２μｍとし、７μ
ｍ間隔で、基板全体に作製した（図１（ｂ））。
【００２６】次に、III族原料にガリウム（Ｇａ）と塩
化水素（ＨＣｌ）の反応による塩化ガリウム（ＧａＣ
ｌ）とＮＨ3を用いるハイドライドＶＰＥ（ＨＶＰＥ）
法を用いて、ＧａＮ膜１５を形成する（図１（ｃ）〜
（ｅ））。ＧａＮ膜１５の形成手順は、先ず、ＨＶＰＥ
装置に（図１（ｂ））に示したＧａＮ層１２、ＳｉＯ2
膜１３と開口部１４を形成したサファイア基板１１をセ
ットし、水素ガスとアンモニアガスを供給しながら１０
２０℃の温度に昇温する。アンモニアガスは、６００℃
前後から供給した。成長領域の温度が安定してから、Ｇ
ａＣｌを供給してＧａＮ膜１５の成長をおこなう。原料
の供給量は、Ｇａ上に供給するＨＣｌ分圧を５．３×１
０-3ａｔｍ、ＮＨ3分圧を０．２６ａｔｍとした。初期
の成長は、開口部１４のＧａＮ膜１２上からエピタキシ
ャル成長が行われ、（１−１０２）面を側壁とするファ
セット構造が形成される（図１（ｃ））。更に成長を続
けると、ＧａＮ膜１５は、ファセット構造を維持したま
ま、ＳｉＯ2膜マスク１３上にファセット構造を形成す
る（図１（ｄ））。更に、成長を続けると、隣接するフ
ァセット構造のＧａＮ膜１５と合体し、さらに成長を続
けると、平坦な表面を持つＧａＮ膜が形成される（図１
（ｅ））。５時間の成長で、２００μｍの膜厚のＧａＮ
膜１５が得られる。成長後、ＮＨ3ガスと水素ガスを供
給しながら、落温し、６００℃前後で、ＮＨ3ガスの供
給を停止し、常温で、窒素ガスで装置内を置換し、基板
結晶１１を取り出す。
【００２７】取り出した基板基板１１上に形成したＧａ
Ｎ膜１５は、干渉顕微鏡で検察したところ、平坦な表面
が得られた。また、ホール測定を行ったところ、ｎ型の
導電性を示し、常温のキャリア濃度は、１×１０16ｃｍ
-3、移動度（μ）は、８００ｃｍ2／Ｖ・ｓが得られ
た。また、りん酸系の溶液でＧａＮ膜１５表面のエッチ
ピット密度を測定したところ、５×１０6／ｃｍ2以下が
得られ、前述したＸ線回折による測定法からツイスト角
が５０秒、チルト角が１００秒であることが分かった。
【００２８】実施例２ 本実施例について図２を参照して説明する。まず（００
０１）面のサファイア基板２１の成長表面を洗浄した後
（図２（ａ））、上記実施例１と同様にシラン（ＳｉＨ
4）と酸素（Ｏ2）を用いる熱ＣＶＤ法により、４μｍ膜
厚のＳｉＯ2膜（マスク）２２を形成する。ＳｉＯ2膜２
２の形成は、上記実施例１と同様に、シランと酸素ガス
を用いる熱ＣＶＤ法により形成した。形成条件は、４３
０℃の温度で、キャリアガスに窒素（Ｎ2）を用いてＳ
ｉＨ4分圧、およびＯ2分圧をそれぞれ４×１０-4ａｔ
ｍ、４×１０-3ａｔｍで行った。次に、ＳｉＯ2膜２２
に選択的に除去して形成する開口部２３は、リソグラフ
ィ技術とウエットエッチングによりストライプ状に作製
する。開口部２３のストライプ方向は、サファイア基板
２１の［１−１００］方向に形成し、開口部２４幅を２
μｍで、１２μｍ間隔で基板全面に作製した（図２
（ｂ））。開口部２３を形成するためのＳｉＯ2膜２２
のエッチング溶液にバッファードフッ酸を用いて、４μ
ｍ膜厚のＳｉＯ2膜２２をエッチングするのに約１４分
かけて行った。次に、III属原料に有機金属を用いる有
機金属化学気相成長法（ＭＯ−ＶＰＥ）により、基板結
晶２１表面の開口部２３に、６０ｎｍの膜厚のアモルフ
ァス状ＧａＮ層２４を形成する（図２（ｃ））。ＧａＮ
層２４の形成条件は、先ず、基板２１を成長装置にセッ
トし、Ｈ2囲気で、１０７０℃の温度で１０分間の熱処
理を行った後、５００℃の温度に落温する。温度が安定
してからトリメチルガリウム（ＴＭＧ）とアンモニア
（ＮＨ3）ガスをそれぞれ１０μmol毎分、４０００ｃｃ
／毎分で供給して作製する。ＧａＮ層２４を形成後、常
温まで落温して、成長装置より取り出す。次に、上記実
施例１で用いたＨＶＰＥ法によりＧａＮ膜２５を形成す
る。形成手順は、先ず、基板２１を成長装置にセット
し、Ｈ2雰囲気で、４０分間かけて１０２０℃の温度に
昇温する。基板２１の温度が６００℃前後から、０．１
５ａｔｍのＮＨ3分圧を供給する。この昇温過程で、ア
モルファス状にＧａＮ膜２４は、大部分が分解し蒸発し
てしまう。特にＳｉＯ2膜２２上のＧａＮ膜２３は、蒸
発しやすい。しかし、サファイア基板２１上に堆積した
ＧａＮ膜２４の一部は、単結晶の微粒子ＧａＮ膜２６と
なって残存する。温度が安定してから、先ず、Ｇａ上に
供給するＨＣｌ分圧を２×１０-3ａｔｍで供給し、Ｇａ
Ｃｌとして基板２１上に輸送する。３０分の供給後、供
給するＨＣｌ分圧を１×１０-2ａｔｍに増加し、ＧａＮ
膜２５を形成する。ｎ型の導電性となるように、ＧａＮ
の成長中は、ＳｉＨ2Ｃｌ2ガスを２×１０-6ａｔｍ供給
した。成長過程は、実施例１と同様に、微粒子となった
単結晶のＧａＮ膜２６から成長し、開口部２３にファセ
ット構造を形成した後、ストライプ状のＳｉＯ2膜２２
を覆い、隣接する開口部２３から成長したＧａＮ膜２５
と合体する。さらに成長を続けると、平坦な表面のＧａ
Ｎ膜２５が形成できる（図２（ｄ））。６時間の成長で
４５０μｍの厚さのＧａＮ膜２５が形成できた。ＧａＮ
膜２５の成長後、ＮＨ3ガスと水素ガスを供給しながら
落温する。６００℃前後でアンモニアガスの供給を停止
し、常温付近で、窒素ガスで装置内を置換し基板結晶２
１を取り出す。
【００２９】基板結晶２１を研磨等により除去し単体の
ＧａＮ膜２５を作製した。単体のＧａ膜２５をホール測
定によりキャリア濃度、移動度を評価したところ、ｎ型
の導電性を示し、常温のキャリア濃度は８×１０17ｃｍ
-3、移動度（μ）は３００ｃｍ2／Ｖ・ｓと高い値が得
られた。また、単体のＧａＮ膜２５の裏面に保護を形成
し、りん酸系の溶液でＧａＮ膜２５表面のエッチピット
密度を測定したところ、５×１０6／ｃｍ2が得られた。
また、Ｘ線回折から（０００２）回折の半値幅が１００
秒と高品質な膜質が得られた。
【００３０】実施例３ 本実施例について図３を参照して説明する。まず、（１
１１）面のシリコン（Ｓｉ）基板３１表面を洗浄した
後、III属原料に有機金属を用いる有機金属化学気相成
長法（ＭＯ−ＶＰＥ）により、０．４μｍの膜厚のＡｌ
Ｎ膜３２を形成する。ＡｌＮ膜３２の形成手順は、上
記、実施例１と同様に形成した。先ず、Ｓｉ基板３１を
水素（Ｈ2）ガス、窒素ガス雰囲気で昇温し、１０５０
℃の温度で、１０分間程度熱処理を行う。熱処理後、ト
リメチルアルミニウム（ＴＭＡ）とアンモニア（Ｎ
Ｈ3）ガスをそれぞれ５０μmol／毎分、５０００ｃｃ／
毎分で供給して形成する（図３（ａ））。アンモニアガ
ス、水素ガス、および窒素ガスを供給しながらサファイ
ア基板３１を１０５０℃の温度に落温する。次に、Ａｌ
Ｎ膜３２を形成した後、シラン（ＳｉＨ4）と酸素
（Ｏ2）を用いる熱ＣＶＤ法により、４μｍ膜厚のＳｉ
Ｏ2膜３３を形成する。ＳｉＯ2膜３３の形成条件は、５
００℃の温度で、キャリアガスに窒素（Ｎ2）を用い、
ＳｉＨ4分圧、およびＯ2分圧を４×１０-4ａｔｍ、４×
１０-3ａｔｍで行った。次に、ＳｉＯ2膜３３上にレジ
スト膜３４を形成し、ソグラフィによりレジスト膜３４
にストライプ状に除去し、ＳｉＯ膜３３を露出した開口
部３５を形成する（図３（ｂ））。開口部３５のストラ
イプ方向は、ＡｌＮ膜３２の［１−１００］方向に形成
し、開口部３５幅が２μｍとし、１０μｍ間隔でＳｉＯ
2膜３３表面全体に作製した。次に、フッ酸系のエッチ
ング液を用いて、開口部３５に露出したＳｉＯ2膜３３
をエッチングする。ＡｌＮ膜３２表面が露出するまでエ
ッチングすると図３（ｃ）に示すような形状の側壁面３
６が形成される。ＡｌＮ膜３２を露出した後、レジスト
膜３４を除去する。
【００３１】次に、上記実施例１、２で用いたＨＶＰＥ
法によりＧａＮ膜３７を形成する。形成手順は、先ず、
Ｓｉ基板３１を成長装置にセットし、Ｈ2と窒素ガス雰
囲気で、１０００℃の温度に昇温する。６００℃以上で
０．３ａｔｍのＮＨ3分圧を供給する。温度が安定して
からＧａ上に供給するＨＣｌ分圧を１．５×１０-2ａｔ
ｍで供給し、ＧａＮ膜３７を形成する。６時間の成長で
６００μｍの厚さのＧａＮ膜３７が形成できた。ＧａＮ
膜３７の成長後、ＮＨ3ガスと水素ガスおよび窒素ガス
を供給しながら落温する。６００℃前後でアンモニアガ
スの供給を停止し、常温付近で、窒素ガスで装置内を置
換しＳｉ基板３１を取り出す。
【００３２】次に、Ｓｉ基板３１を硝酸とフッ酸の混合
液で除去し、単体のＧａＮ膜３７を作製した。単体のＧ
ａＮ膜３７をホール測定によりキャリア濃度、移動度を
評価したところ、ｎ型の導電性を示し、常温のキャリア
濃度は５×１０16ｃｍ-3、移動度（μ）は７００ｃｍ2
／Ｖ・ｓと高い値が得られた。また、単体のＧａＮ膜３
７の裏面に保護を形成し、りん酸系の溶液でＧａＮ膜２
５表面のエッチピット密度を測定したところ、６×１０
6／ｃｍ2が得られた。また、Ｘ線回折から（０００２）
回折の半値幅が１００秒と高品質な膜質が得られた。本
実施例では基板材料に、Ｓｉ基板３１を用いたが、単結
晶のＧａＮ膜が形成できる基板材料（表面）であれば、
同様な効果が得られる。たとえば、ランガサイト（Ｌａ
3Ｇａ5ＳｉＯ14）、ＳｉＣ、１００ｎｍ以下の薄い金属
が形成された単膜基板、ＧａＡｓ等が用いられる。
【００３３】実施例４ 本実施例について図４を参照して説明する。まず、（１
０００）面のサファイア基板４１表面を洗浄した後、II
I属原料に有機金属を用いる有機金属化学気相成長法
（ＭＯ−ＶＰＥ）により、２μｍの膜厚のＧａＮ膜４２
を形成する。ＧａＮ膜４２の形成手順は、先ず、サファ
イア基板４１を水素（Ｈ2）ガスまたは水素ガスと窒素
（Ｎ2）ガス雰囲気で、１０５０℃の温度で、１０分間
程度熱処理を行う。熱処理後、サファイア基板４１温度
を５００℃に減温してから、トリメチルガリウム（ＴＭ
Ｇ）とアンモニア（ＮＨ3）ガスをそれぞれ１０μmol／
毎分、４０００ｃｃ／毎分で供給し、膜厚３０ｎｍのＧ
ａＮ層を形成する。ＮＨ3ガス、水素ガス、および窒素
ガスを供給しながらサファイア基板１１を１０５０℃の
温度に昇温する。温度が安定してから、ＴＭＧを４０μ
mol／毎分で供給し、膜厚２μｍの厚さになるように形
成する（図４（ａ））。
【００３４】次に、ＧａＮ膜４２上にシラン（Ｓｉ
Ｈ4）と酸素（Ｏ2）を用いる熱ＣＶＤ法により、マスク
材料となる２μｍ膜厚のＳｉＯ2膜４３を形成する。Ｓ
ｉＯ2膜４３の形成条件は、５００℃の温度で、キャリ
アガスに窒素（Ｎ2）を用い、ＳｉＨ4分圧、およびＯ2
分圧を４×１０-4ａｔｍ、４×１０-3ａｔｍで行った。
更に、ＳｉＯ2膜４３上にＳｉＮ膜４４を形成する。Ｓ
ｉＮ膜４４は、ＳｉＨ4ガスとアンモニアガスを用いる
プラズマＣＶＤ法により、２μｍの厚さで形成した（図
４（ｂ））。形成条件は、ＳｉＨ4を１７５ｃｃ／ｍｉ
ｎ、ＮＨ3流量を１５ｃｃ／ｍｉｎ、窒素ガス流量を１
００ｃｃ／ｍｉｎとして、３００℃で形成した。このと
きの装置内圧力を１３０Ｐａとした。ＳｉＮ膜３４を形
成後、装置内を常圧にしてから窒素ガスで置換し、装置
内より取り出す。次に、レジスト４６をマスクとしてＣ
Ｆ4ガスを用いた反応性イオンエッチングによりＳｉＮ
膜３４をストライプ状にパターニングする。ＳｉＮ膜４
４は垂直にエッチングされ、開口部４５が形成される。
開口部４５のストライプ方向は、ＧａＮ膜４２の［１−
１００］方向より１０度傾けて形成し、開口部４５幅
は、１μｍとし、６μｍ間隔で、基板全体に作製した
（図４（ｃ））。次に、フッ酸系のエッチング液で、開
口部４５により露出したＳｉＯ2膜４３をウエットエッ
チングする。その後、レジスト膜４６を除去する。開口
部４５のＳｉＯ2膜４３は、エッチングされ、図４
（ｄ）に示すような形状となる。
【００３５】次に、上記実施例１〜３で用いたＨＶＰＥ
法によりＧａＮ膜４７を形成する。形成手順は、先ず、
サファイア基板４１を成長装置にセットし、Ｈ2と窒素
ガス雰囲気で、１０４０℃の温度に昇温する。６００℃
以上で０．４ａｔｍのＮＨ3分圧を供給する。温度が安
定してからＧａ上に供給するＨＣｌ分圧を５×１０-3ａ
ｔｍで供給し、ＧａＮ膜４７を形成する。１０時間の成
長で４００μｍの厚さのＧａＮ膜４７が形成できた。Ｇ
ａＮ膜４７の成長後、ＮＨ3ガスと水素ガスおよび窒素
ガスを供給しながら落温する。６００℃前後でＮＨ3ガ
スの供給を停止し、常温付近で、窒素ガスで装置内を置
換し、サファイア基板４１を取り出す。
【００３６】作製したＧａＮ膜４７をホール測定により
キャリア濃度、移動度を評価したところ、ｎ型の導電性
を示し、常温のキャリア濃度は８×１０15ｃｍ-3、移動
度（μ）は９００ｃｍ2／Ｖ・ｓと高い値が得られた。
また、単体のＧａＮ膜４７の裏面に保護を形成し、りん
酸系の溶液でＧａＮ膜２５表面のエッチピット密度を測
定したところ、４×１０6／ｃｍ2が得られた。また、Ｘ
線回折から（０００２）回折の半値幅が９０秒と高品質
な膜質が得られた。実施例では、ＳｉＯ膜３５のエッチ
ングに溶液エッチングを用いたが、ＣＦ4ガスを用いた
反応性イオンエッチング装置によって、ＳｉＯ2膜の一
部または、大部分をＳｉＮ膜３４と同様に垂直にエッチ
ングした後、溶液エッチングしても同様な効果が得られ
る。
【００３７】実施例５ 本実施例について図５を参照して説明する。まず、（０
００１）面のサファイア基板５１表面を洗浄した後、II
I属原料に有機金属を用いる有機金属化学気相成長法
（ＭＯ−ＶＰＥ）により、１μｍ程度の膜厚のＧａＮ膜
５２を形成する。ＧａＮ膜５２の形成手順は、上記、実
施１と同様に形成した。先ず、サファイア基板５１を水
素（Ｈ2）ガスと窒素（Ｎ2）ガス雰囲気で昇温し、１０
５０℃の温度で、１０分間程度熱処理を行う。熱処理
後、サファイア基板５１温度を５００℃に減温してか
ら、トリメチルガリウム（ＴＭＧ）とアンモニア（ＮＨ
3）ガスをそれぞれ１０μmol毎分、４０００ｃｃ／毎分
で供給し、膜厚２５ｎｍのＧａＮ層を形成し、ＮＨ3ガ
ス、水素ガス、および窒素ガスを供給しながらサファイ
ア基板５１を１０３０℃の温度に昇温する。温度が安定
してから、ＴＭＧを４０μmol／毎分で供給して形成し
た（図５（ａ））。
【００３８】次に、ＧａＮ膜５２の形成後、シラン（Ｓ
ｉＨ4）と酸素（Ｏ2）を用いる熱ＣＶＤ法により、マス
ク材料となる４μｍ膜厚のＳｉＯ2膜５３を形成する。
ＳｉＯ2膜５３の形成条件は、５００℃の温度で、キャ
リアガスに窒素（Ｎ2）を用い、ＳｉＨ4分圧、およびＯ
2分圧を４×１０-4ａｔｍ、４×１０-3ａｔｍで行っ
た。次に、ＳｉＯ2膜５３上にレジスト膜を形成し、レ
ジストによるソグラフィとフッ酸系の溶液エッチングに
よりストライプ状にＳｉＯ2膜５３を除去し開口部５４
を形成する（図５（ｂ））。開口部５４のストライプ方
向は、ＧａＮ膜５２の［１−１００］方向に形成し、開
口部の幅を２μｍとし、１２μｍ間隔でＳｉＯ2膜５３
表面全体に作製した。フッ酸系のエッチングでは、実施
例２の（ｂ図）に示したような形状のＳｉＯ2膜５３が
得られる。次に、開口部５４を作製した後、りん酸と硫
酸の混合液でエッチングすると、開口部５４に露出した
ＧａＮ膜５２が除去する。さらにエッチングを続ける
と、ＳｉＯ2膜５３下部の一部も除去され、ＧａＮ膜５
２に側壁面５５が形成される（図５（ｃ））。りん酸と
硫酸の混合液は、１対１の割合で、２４０℃程度の温度
で行った。
【００３９】次に、上記実施例１〜４で用いたＨＶＰＥ
法によりＧａＮ膜５５を形成する。形成手順は、先ず、
基板を成長装置にセットし、Ｈ2と窒素ガス雰囲気で、
１０００℃の温度に昇温する。６００℃以上で０．４ａ
ｔｍのＮＨ3分圧を供給する。温度が安定してからＧａ
上に供給するＨＣｌ分圧を５×１０-3ａｔｍで供給し、
ＧａＮ膜５５を形成する。成長初期は、ＳｉＯ2膜５３
下のＧａＮ膜５２の側壁面５５から成長を始まり、Ｓｉ
Ｏ2膜５３により阻害されて、開口部５４にファセット
構造のＧａＮ膜５６が形成される（図５（ｄ））。さら
に成長を続けると、実施例１〜４で示したように、スト
ライプ状のＳｉＯ2膜５３を覆い、隣接する開口部５４
から成長してきたＧａＮ膜５７と合体する。さらに成長
を続けると、平坦な表面のＧａＮ膜５７が形成できる
（図５（ｅ））。６時間の成長で３００μｍの厚さのＧ
ａＮ膜５７が形成できた。ＧａＮ膜５７の成長後、ＮＨ
3ガスと水素ガスおよび窒素ガスを供給しながら落温す
る。６００℃前後でアンモニアガスの供給を停止し、常
温付近で、窒素ガスで装置内を置換し、サファイア基板
５１を取り出す。
【００４０】次に、サファイア基板５１をレーザ剥離等
により除去し単体のＧａＮ膜５７を作製した。単体のＧ
ａＮ膜５７をホール測定によりキャリア濃度、移動度を
評価したところ、ｎ型の導電性を示し、常温のキャリア
濃度は１×１０16ｃｍ-3、移動度（μ）は８００ｃｍ2
／Ｖ・ｓと高い値が得られた。また、単体のＧａＮ膜５
７の裏面に保護を形成し、りん酸系の溶液でＧａＮ膜２
５表面のエッチピット密度を測定したところ、４×１０
6／ｃｍ2が得られた。また、Ｘ線回折から（０００２）
回折の半値幅が１１０秒と高品質な膜質が得られた。
【００４１】本実施例では基板材料にサファイアを用い
たが、単結晶のＧａＮ膜が形成できる基板材料（表面）
であれば、同様な効果が得られる。たとえば、ランガサ
イト（Ｌａ3Ｇａ5ＳｉＯ14）、ＳｉＣ、ＧａＡｓ等が用
いられる。
【００４２】実施例６ 本実施例について図６を参照して説明する。まず、（０
００１）面のサファイア基板６１の成長表面を洗浄した
後、上記実施例１で用いたIII属原料に有機金属を用い
る有機金属化学気相成長法（ＭＯ−ＶＰＥ）の形成条件
で、２μｍの膜厚のＧａＮ膜６２を形成する（図６
（ａ））。次に、上記実施例１で用いたシラン（ＳｉＨ
4）と酸素（Ｏ2）を用いる熱ＣＶＤ法により、４μｍ膜
厚のＳｉＯ2膜（マスク）６３を形成する（図６
（ｂ））。ＳｉＯ2膜６３の形成条件は、キャリアガス
に窒素（Ｎ２）を用いてＳｉＨ4分圧、およびＯ2分圧を
それぞれ４×１０-4ａｔｍ、８×１０-3ａｔｍから８×
１０-4ａｔｍで供給し、形成温度は３５０℃から６００
℃の温度とした。成長初期は、低い温度で行い、徐々に
温度を上昇させた。また、同時に、Ｏ2分圧は、はじめ
は高く設定し、時間が進むにつれ下げながら形成した。
次に、ＳｉＯ2膜６３を選択的に除去して形成する開口
部６４は、リソグラフィ技術とウエットエッチングによ
りストライプ状に作製する。開口部６４のストライプの
方向は、ＧａＮ膜６２の［１１−２０］方向から１５度
傾けて形成し、開口部６４の幅は、１．５μｍとして、
５μｍ間隔で基板全面に作製した（図６（ｃ））。Ｓｉ
Ｏ2膜６３の溶液エッチング速度は、ＧａＮ膜６２との
界面近傍におけるエッチング速度がＳｉＯ2膜６３表面
におけるエッチング速度の３倍以上となる。このため、
エッチング後、ＳｉＯ2膜６３は図６（ｃ）に示すよう
な形状となる。
【００４３】次に、III属原料に有機金属を用いる有機
金属化学気相成長法（ＭＯ−ＶＰＥ）により、基板結晶
６１表面の開口部６４からＧａＮ膜６５を形成する（図
６（ｄ）、（ｅ））。ＧａＮ層６５の形成条件は、先
ず、基板６１を成長装置にセットし、水素ガス、窒素ガ
ス雰囲気で、１０５０℃の温度の昇温する。基板温度６
１が６００℃付近からＮＨ3ガスを５０００ｃｃ／毎分
で供給する。成長温度が安定してからトリメチルガリウ
ム（ＴＭＧ）を４０μmol毎分で５分間供給して、開口
部６４にファセット構造のＧａＮ膜６５を作製する（図
６（ｄ））。さらに成長を続け、開口部６４から成長し
たＧａＮ膜６５は、ファセット構造を持続したまま、Ｓ
ｉＯ2膜６３を覆い、隣接する開口部６４から成長した
ＧａＮ膜６５と合体する。ＴＭＧ量を１５０μmol／毎
分に増加し、ｎ型のドーパントガスとしてＳｉＨ4ガス
を１×１０-4ｃｃ／毎分で供給して、さらに成長を続け
ると平坦な表面を有するＧａＮ膜６５が形成できる（図
６（ｅ））。２０時間の成長で１００μｍの厚さのＧａ
Ｎ膜６５が形成できた。ＧａＮ膜６５の成長後、ＮＨ 3
ガスと水素ガスを供給しながら落温する。６００℃前後
でアンモニアガスの供給を停止し、常温付近で、窒素ガ
スで装置内を置換し基板結晶６１を取り出す。
【００４４】基板結晶６１を裏面からレーザ照射により
サファイア基板６１からＧａＮ膜６５を離脱し単体のＧ
ａＮ膜６５を作製した。単体のＧａＮ膜６５をホール測
定によりキャリア濃度、移動度を評価したところ、ｎ型
の導電性を示し、常温のキャリア濃度は１×１０18ｃｍ
-3、移動度（μ）は２００ｃｍ2／Ｖ・ｓと高い値が得
られた。また、りん酸系の溶液でＧａＮ膜２５表面のエ
ッチピット密度を測定したところ、５×１０6／ｃｍ2が
得られた。また、Ｘ線回折から（０００２）回折の半値
幅が１００秒と高品質な膜質が得られた。
【００４５】以上述べた実施例におけるマスク寸法と、
得られたIII族窒化物半導体半導体膜の特性を表１、２
に示す。表２では、これまでに論文により発表されたチ
ルト角の測定例を、参照データとして掲載した。なお、
各実施例は、いずれも下記式（１） ｈ≧（ｗ／２）tanθ （１） （但し、θはファセット構造の側面と基材表面のなす
角、ｈはマスクの厚み、ｗは、基材表面およびファセッ
ト構造の側面と垂直な平面内におけるマスク開口幅とす
る。）を満たしている。
【００４６】
【表１】
【００４７】
【表２】
【００４８】＊１ ABLEG：松下電器 I.KidogucＨi et
al, Appl.Phys.Lett., vol 76, 3768(2000)より引用 ＊２ ELO：UCSB: P.Fini et al, Appl.Phys.Lett., vo
l 75, 1706(2000) より引用 ＊３ PENDEO：Sony S.Tomiya et al, Appl.Phys.Let
t., vol 77,636(2000) より引用 なお、上記実施例では、開口部の形状をストライプ状と
したが、これ以外の種々の形状をとることができる。た
とえば、ストライプ、矩形、円形、楕円形等の形状とす
ることができる。また、上記実施例では、開口部を基板
全面に形成したが、基板の一部に形成してもよい。
【００４９】実施例７ 図４は本実施例に係る半導体レーザの構造断面図であ
る。用いたｎ−ＧａＮ基板４１は、実施例１で作製した
基板と同じ手法で作製したものを用いた。但し、ＨＶＰ
Ｅ成長時にはｎドーパントであるジクロルシランを同時
に流しており、ドーピング濃度は５×１０17個／ｃｍ2
のものを使用している。このｎ−ＧａＮ基板４１のチル
ト角は９０秒、ツイスト角が４５秒であった。また電子
移動度は１０００ｃｍ2／Ｖ・ｓであった。
【００５０】ｎ−ＧａＮ基板１４１上にＳｉドープｎ型
Ａｌ0.1Ｇａ0.9Ｎ（シリコン濃度４×１０17ｃｍ-3、厚
さ１．２μｍ）からなるｎ型クラッド層１４２，Ｓｉド
ープｎ型ＧａＮ（シリコン濃度４×１０17ｃｍ-3、厚さ
０．１μｍ）からなるｎ型光閉じ込め層１４３、Ｉｎ
0.2Ｇａ0.8Ｎ（厚さ４ｎｍ）井戸層とＳｉドープＩｎ0.
05Ｇａ0.95Ｎ（シリコン濃度５×１０18ｃｍ-3厚さ６ｎ
ｍ）バリア層からな多重量子井戸（ＭＱＷ）層１４４
（井戸数３個）、Ｍｇドープｐ型Ａｌ0.2Ｇａ0.8Ｎから
なるキャップ層１４５、Ｍｇドープｐ型ＧａＮ（Ｍｇ濃
度２×１０17ｃｍ-3、厚さ０．１μｍ）からなるｐ型光
閉じ込め層１４６，Ｍｇドープｐ型Ａｌ0.1Ｇａ0.9Ｎ
（Ｍｇ濃度２×１０17ｃｍ-3、厚さ０．５μｍ）からな
るｐ型クラッド層１４７、Ｍｇドープｐ型ＧａＮ（Ｍｇ
濃度２×１０17ｃｍ-3、厚さ０．１μｍ）からなるｐ型
コンタクト層１４８を順次成長させて、ＬＤ構造を形成
する。レーザ構造は２００ＨＰａの減圧ＭＯＣＶＤ装置
で成長が行われ、Ｇａ、Ａｌ、Ｉｎ材料はＴＭＧ、ＴＭ
Ａ、ＴＭＩを用いている。成長温度は、ＩｎＧａＮＭＱ
Ｗ活性層１４４では７８０℃であり、その他の層１にお
いてはすべて１０５０℃で行った。ドライエッチングに
よりｐ型クラッド層１４７そしてｐ型コンタクト層１４
８を含んだメサ型部分的に残した後、ＳｉＯ2絶縁膜１
４９をつけ、メサ部分の頭出しを露光技術により行い、
リッジ構造（幅２μｍ）を形成した。ｎ型基板裏にはＴ
ｉ／Ａｌからなるｎ電極１５０を形成し、ｐコンタクト
上には、Ｎｉ／Ａｕからなるｐ電極１５１を形成した。
【００５１】このデバイスを劈開により共振器（長さ５
００μｍ）を形成して、Ｉ−Ｌ特性を測定した。その結
果、しきい値電流が２５ｍＡ（電流密度２．５ｋＡ／ｃ
ｍ2）であり、スロープ効率は１．１Ｗ／Ａであった。
なお、本実施例では、基板として実施例１で作製したも
のを用いたが、別の手法、例えば実施例２や３で用いた
方法でも良く、基板である窒化物系半導体膜のツイスト
角が５０秒以下であり、またチルト角が１００秒以下の
特性を有するものであれば良い。
【００５２】比較例１ 実施例７の比較例として、従来技術の項で記述したＥＬ
Ｏ膜ＧａＮ基板を用い、ＬＤを作製した。基板が異なる
こと以外、デバイス構造は実施例７（図４）と同様であ
る。本比較例で用いた基板のチルト角は１８０秒、ツイ
スト角は２１０秒であった。このデバイスも実施例４と
同様、ヘキカイにより共振器（長さ５００μｍ）を形成
して、Ｉ−Ｌ特性を測定した。その結果、しきい値電流
が３４ｍＡ（電流密度３．４ｋＡ／ｃｍ2）であり、ス
ロープ効率は０．８Ｗ／Ａであった。
【００５３】この結果から、本比較例のＬＤに比べて、
実施例７のＬＤの方がしきい値電流もスロープ効率も向
上していることが分かった。
【００５４】次に、実施例７における性能向上の原因は
内部損失の低減によるものと考え、スロープ効率の共振
器長依存性から内部損失を測定した。内部損失の測定方
法については例えば末松安晴伊賀健一共著光ファイバ通
信入門オーム社の詳しく記載されている。その結果、比
較例１のＬＤの内部損失が２９ｃｍ-1であるのに対し、
実施例７のＬＤの内部損失は１０ｃｍ-1であった。これ
は基板の結晶性を改善したため、内部損失が低減したも
のと考えられる。この内部損失低減はしきい値電流やス
ロープ効率改善に大きく寄与し、高出力ＬＤの動作電流
を大幅に低減できる。この動作電流の低減は、素子寿命
の長寿命化に大きく貢献する。
【００５５】実施例７および比較例１で言及した本発明
の技術を用いてのレーザ諸特性の向上については内部損
失の低減にあることを述べた。同時にＸ線評価からはチ
ルト角ならびにツイスト角の減少が本発明により図られ
ていることもすでに述べたとおりである。チルト角なら
びにツイスト角の広がりはＧａＮ膜が僅かに方位がくる
った微小な結晶の集合体であることを示すものである。
特開平１１−２５１２５３号公報では、基板の刃状転位
の大幅な減少を達成することにより、レーザ特性が大幅
に向上することを述べた、この特性向上は、刃状転位が
原因となる小傾角粒界による活性層すなわち光導波路で
の光散乱による導波損失の減少によるものである。
【００５６】本発明における更なるレーザ特性の向上
も、導波損失（内部損失）の向上、光散乱の更なる減少
によってもたらされたものと考えられる。本発明による
チルト角やツイスト角の減少は、刃状転位が更に減少、
従って小傾角粒界が減少したことにもよるが、むしろマ
スク開口部内で多くの転位ループが終端し、開口部より
上の層に及ぶそれら転位の影響が減少したことにより実
現されたものと考えられる。
【００５７】特開平１１−２５１２５３号公報記載の技
術においては、マスクの開口部より上の層で刃状転位が
横方向に折れ曲がり、マスク開口部の上の層全面にはマ
スク面と平行に余剰な結晶層（通常、この単原子層をエ
クストラ・プレーンと呼ぶ。）が複雑に挿入されている
ものと予想される。この複雑に挿入された余剰な結晶層
の上部に引き継がれて成長した結晶内には場所によって
結晶面あるいは軸がチルトしたりツイストしたりした、
いわゆるモザイク構造が形成されることとなる。
【００５８】一方、本発明によるものでは前記した余剰
な結晶層の挿入はマスク開口部内で起こり、ここで転位
ループが閉じる。従って、前記したような余剰な結晶層
の挿入もマスク開口部の微小な面積部分のみに限られて
いる。従ってこの部分で結晶面の乱れがあればその上部
全面に作られる結晶中にもチルトやツイストが継続され
て入るものの、微小面積中での乱れは成長が進むに従
い、グレインのサイズの程度に整理されて、その結果チ
ルトやツイストは減少すると考えられる。
【００５９】
【発明の効果】以上説明したように本発明によれば、チ
ルト角およびツイスト角が著しく低減されたIII族窒化
物半導体膜を得ることができ、このため、さらにその上
に形成されるIII族窒化物半導体の結晶性を顕著に改善
できる。したがって、この方法によって得られたIII族
窒化物半導体膜を利用することにより、素子性能の大幅
な改善を図ることができる。例えば半導体レーザの内部
損失を低減し、動作電流を著しく下げ、これらの特性改
善によって、素子寿命を大幅に改善することができる。
【図面の簡単な説明】
【図１】本発明の実施例を説明するための図である。
【図２】本発明の実施例を説明するための図である。
【図３】本発明の実施例を説明するための図である。
【図４】本発明の実施例を説明するための図である。
【図５】本発明の実施例を説明するための図である。
【図６】本発明の実施例を説明するための図である。
【図７】本発明に係る方法により作製された半導体レー
ザの概略構成図である。
【図８】従来のIII族窒化物半導体の成長方法を説明す
るための図である。
【図９】本発明に係るIII族窒化物半導体の成長方法の
原理を説明するための図である。
【符号の説明】
１１ サファイア基板 １２ ＧａＮ膜 １３ マスク １４ 成長領域 １５ ＧａＮ膜 ２１ サファイア基板 ２２ マスク ２３ 成長領域 ２４ ＧａＮ膜 ２５ ＧａＮ膜 ２６ ＧａＮ膜 ３１ シリコン基板 ３２ ＡｌＮ膜 ３３ ＳｉＯ2膜 ３５ 開口部 ３６ 側壁面 ３７ ＧａＮ膜 ４１ サファイア基板 ４２ ＧａＮ膜 ４３ ＳｉＯ2膜 ４４ ＳｉＮ膜 ４５ 開口部 ４７ ＧａＮ膜 ５１ サファイア基板 ５２ ＧａＮ膜 ５３ ＳｉＯ2膜 ５４ 開口部 ５５ ＧａＮ膜 ５６ ＧａＮ膜 ５７ ＧａＮ膜 ６１ サファイア基板 ６２ ＧａＮ膜 ６３ ＳｉＯ2膜 ６４ 開口部 ６５ ＧａＮ膜 １４１ 低転位ｎ−ＧａＮ基板 １４２ ｎ型クラッド層 １４３ ｎ型光閉じ込め層 １４４ ＭＱＷ活性層 １４５ ｐ型キャップ層 １４６ ｐ型光閉じ込め層 １４７ ｐ型クラッド層 １４８ ｐ型コンタクト層 １４９ ＳｉＯ2絶縁膜 １５０ ｎ電極 １５１ ｐ電極 １１１ サファイア基板 １１２ ＧａＮ単膜 １１３ 成長領域 １１４ マスク １１５ ＧａＮ膜
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F045 AA04 AB14 AB17 AB18 AC08 AC12 AC13 AD09 AD10 AF03 AF09 AF13 BB12 BB16 CA12 DA53 DA55 DA67 DB02 DB04 5F073 AA13 AA74 CA07 CB02 CB05 CB10 CB19 CB22 DA05 DA24 DA32 EA23 EA28 EA29

Claims (30)

    【特許請求の範囲】
  1. 【請求項１】 基材表面に、開口部を有するマスクを形
    成した後、前記開口部を成長領域としてファセット構造
    を形成させながら前記基材上にIII族窒化物半導体をエ
    ピタキシャル成長させる方法であって、前記マスクの厚
    みおよび開口幅が下記式（１） ｈ≧（ｗ／２）tanθ （１） （但し、θはファセット構造の側面と基材表面のなす
    角、ｈはマスクの厚み、ｗは、基材表面およびファセッ
    ト構造の側面と垂直な平面内におけるマスク開口幅とす
    る。）を満たすことを特徴とするIII族窒化物半導体の
    成長方法。
  2. 【請求項２】 請求項１に記載のIII族窒化物半導体の
    成長方法において、前記III族窒化物半導体が、Ｇａ
    Ｎ、ＡｌＧａＮまたはＩｎＡｌＧａＮであることを特徴
    とするIII族窒化物半導体の成長方法。
  3. 【請求項３】 請求項１または２に記載のIII族窒化物
    半導体の成長方法において、前記開口部をストライプ形
    状とすることを特徴とするIII族窒化物半導体の成長方
    法。
  4. 【請求項４】 請求項３に記載のIII族窒化物半導体の
    成長方法において、前記開口部のストライプ方向が、前
    記III族窒化物半導体の結晶構造を基準として［１１−
    ２０］方向または該方向から１０度以内のずれ角をなす
    方向であることを特徴とするIII族窒化物半導体の成長
    方法。
  5. 【請求項５】 請求項３に記載のIII族窒化物半導体の
    成長方法において、前記開口部のストライプ方向が、前
    記III族窒化物半導体の結晶構造を基準として［１−１
    ００］方向または該方向から１０度以内のずれ角をなす
    方向であることを特徴とするIII族窒化物半導体の成長
    方法。
  6. 【請求項６】 請求項１乃至５いずれかに記載のIII族
    窒化物半導体の成長方法であって、マスクの厚みｈが３
    μｍ以上であることを特徴とするIII族窒化物半導体の
    成長方法。
  7. 【請求項７】 請求項１乃至６いずれかに記載のIII族
    窒化物半導体の成長方法により得られるIII族窒化物半
    導体膜。
  8. 【請求項８】 請求項１乃至６いずれかに記載のIII族
    窒化物半導体の成長方法によりIII族窒化物半導体膜を
    形成した後、前記基材を除去することにより得られるII
    I族窒化物半導体膜。
  9. 【請求項９】 ツイスト角が５０秒以下であることを特
    徴とするIII族窒化物半導体膜。
  10. 【請求項１０】 チルト角が１００秒以下であることを
    特徴とするIII族窒化物半導体膜。
  11. 【請求項１１】 ツイスト角が５０秒以下であり、チル
    ト角が１００秒以下であることを特徴とするIII族窒化
    物半導体膜。
  12. 【請求項１２】 請求項９乃至１１いずれかに記載のII
    I族窒化物半導体膜において、ホール測定による移動度
    が１００ｃｍ2／Ｖ・ｓ以上であることを特徴とするIII
    族窒化物半導体膜。
  13. 【請求項１３】 請求項９乃至１２いずれかに記載のII
    I族窒化物半導体膜において、エピタキシャル成長によ
    り作製されたことを特徴とするIII族窒化物半導体膜。
  14. 【請求項１４】 請求項７乃至１３いずれかに記載のII
    I族窒化物半導体膜と、その上に形成された素子構造
    と、を有することを特徴とするIII族窒化物半導体素
    子。
  15. 【請求項１５】 請求項１４に記載のIII族窒化物半導
    体素子において、前記素子構造が、少なくとも活性層を
    含むレーザ構造であることを特徴とするIII族窒化物半
    導体素子。
  16. 【請求項１６】 請求項１５に記載のIII族窒化物半導
    体素子において、内部損失が１０ｃｍ-1以下であること
    を特徴とするIII族窒化物半導体素子。
  17. 【請求項１７】 基材と、該基材の上に形成された開口
    部を有するマスクと、該マスクを埋め込むように形成さ
    れたIII族窒化物半導体層と、該III族窒化物半導体上に
    形成された素子構造と、を備えるIII族窒化物半導体素
    子であって、前記基材から前記III族窒化物半導体層に
    向かって伝播する転移が、基材表面、マスク上面を含む
    平面およびマスク側面によって囲まれるマスク開口領域
    内で前記基材と略水平な方向に折れ曲がり、マスク側壁
    で終端していることを特徴とするIII族窒化物半導体素
    子。
  18. 【請求項１８】 請求項１７に記載のIII族窒化物半導
    体素子において、前記開口部がストライプ状に形成され
    たことを特徴とするIII族窒化物半導体素子。
  19. 【請求項１９】 基材と、該基材の上に形成されたスト
    ライプ状開口部を有するマスクと、該マスクを埋め込む
    ように形成されたIII族窒化物半導体層と、該III族窒化
    物半導体上に形成された素子構造と、を備えるIII族窒
    化物半導体素子において、前記マスクの厚みが開口部の
    幅よりも大きいことを特徴とするIII族窒化物半導体素
    子。
  20. 【請求項２０】 請求項１８または１９に記載のIII族
    窒化物半導体素子において、前記開口部のストライプ方
    向が、前記III族窒化物半導体の結晶構造を基準として
    ［１１−２０］方向または該方向から１０度以内のずれ
    角をなす方向であることを特徴とするIII族窒化物半導
    体素子。
  21. 【請求項２１】 請求項１８または１９に記載のIII族
    窒化物半導体素子において、前記開口部のストライプ方
    向が、前記III族窒化物半導体の結晶構造を基準として
    ［１−１００］方向または該方向から１０度以内のずれ
    角をなす方向であることを特徴とするIII族窒化物半導
    体素子。
  22. 【請求項２２】 請求項１７乃至２１いずれかに記載の
    III族窒化物半導体素子において、マスクの厚みが３μ
    ｍ以上であることを特徴とするIII族窒化物半導体素
    子。
  23. 【請求項２３】 請求項１７乃至２２いずれかに記載の
    III族窒化物半導体素子において、前記素子構造が、少
    なくとも活性層を含むレーザ構造であることを特徴とす
    るIII族窒化物半導体素子。
  24. 【請求項２４】 請求項２３に記載のIII族窒化物半導
    体素子において、内部損失が１０ｃｍ-1以下であること
    を特徴とするIII族窒化物半導体素子。
  25. 【請求項２５】 基材と、該基材の上に形成された開口
    部を有するマスクと、該マスクを埋め込むように形成さ
    れたIII族窒化物半導体層と、を備えるIII族窒化物半導
    体基板であって、前記基材から前記III族窒化物半導体
    層に向かって伝播する転移が、基材表面、マスク上面を
    含む平面およびマスク側面によって囲まれるマスク開口
    領域内で前記基材と略水平な方向に折れ曲がり、マスク
    側壁で終端していることを特徴とするIII族窒化物半導
    体基板。
  26. 【請求項２６】 請求項２５に記載のIII族窒化物半導
    体基板において、前記開口部がストライプ状に形成され
    たことを特徴とするIII族窒化物半導体基板。
  27. 【請求項２７】 基材と、該基材の上に形成されたスト
    ライプ状開口部を有するマスクと、該マスクを埋め込む
    ように形成されたIII族窒化物半導体層と、を備えるIII
    族窒化物半導体基板であって、前記マスクの厚みが開口
    部の幅よりも大きいことを特徴とするIII族窒化物半導
    体基板。
  28. 【請求項２８】 請求項２６または２７に記載のIII族
    窒化物半導体基板において、前記開口部のストライプ方
    向が、前記III族窒化物半導体の結晶構造を基準として
    ［１１−２０］方向または該方向から１０度以内のずれ
    角をなす方向であることを特徴とするIII族窒化物半導
    体基板。
  29. 【請求項２９】 請求項２６または２７に記載のIII族
    窒化物半導体基板において、前記開口部のストライプ方
    向が、前記III族窒化物半導体の結晶構造を基準として
    ［１−１００］方向または該方向から１０度以内のずれ
    角をなす方向であることを特徴とするIII族窒化物半導
    体基板。
  30. 【請求項３０】 請求項２６乃至２９いずれかに記載の
    III族窒化物半導体基板において、前記マスクの厚みが
    ３μｍ以上であることを特徴とするIII族窒化物半導体
    基板。
JP2001063688A 2001-03-07 2001-03-07 Ｉｉｉ族窒化物半導体の成長方法、ｉｉｉ族窒化物半導体膜およびそれを用いた半導体素子 Pending JP2002270516A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001063688A JP2002270516A (ja) 2001-03-07 2001-03-07 Ｉｉｉ族窒化物半導体の成長方法、ｉｉｉ族窒化物半導体膜およびそれを用いた半導体素子
EP02004372A EP1239062A2 (en) 2001-03-07 2002-03-05 Group III-V compound semiconductor crystal structure and method of epitaxial growth of the same as well as semiconductor device including the same
CN02106903A CN1374683A (zh) 2001-03-07 2002-03-06 Iii－v族化合物半导体晶体结构及其外延生长方法和半导体器件
US10/091,437 US6809351B2 (en) 2001-03-07 2002-03-07 Group III-V compound semiconductor crystal structure and method of epitaxial growth of the same as well as semiconductor device including the same
KR1020020012267A KR20020071787A (ko) 2001-03-07 2002-03-07 Ⅲ-ⅴ족 화합물 반도체 결정 구조, 이를 포함한 반도체소자, 및 이의 에피택셜 성장 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001063688A JP2002270516A (ja) 2001-03-07 2001-03-07 Ｉｉｉ族窒化物半導体の成長方法、ｉｉｉ族窒化物半導体膜およびそれを用いた半導体素子

Publications (1)

Publication Number Publication Date
JP2002270516A true JP2002270516A (ja) 2002-09-20

Family

ID=18922635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001063688A Pending JP2002270516A (ja) 2001-03-07 2001-03-07 Ｉｉｉ族窒化物半導体の成長方法、ｉｉｉ族窒化物半導体膜およびそれを用いた半導体素子

Country Status (5)

Country Link
US (1) US6809351B2 (ja)
EP (1) EP1239062A2 (ja)
JP (1) JP2002270516A (ja)
KR (1) KR20020071787A (ja)
CN (1) CN1374683A (ja)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343728A (ja) * 2001-05-21 2002-11-29 Nec Corp 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP2005213063A (ja) * 2004-01-27 2005-08-11 Hitachi Cable Ltd 窒化物半導体自立基板及びその製造方法、並びにそれを用いた窒化物半導体発光素子
JP2006143581A (ja) * 2004-11-23 2006-06-08 Samsung Corning Co Ltd 窒化ガリウム単結晶厚膜およびその製造方法
JP2006210795A (ja) * 2005-01-31 2006-08-10 Sanyo Electric Co Ltd 化合物半導体発光素子
JP2006269773A (ja) * 2005-03-24 2006-10-05 Univ Meijo ｐ型ＡｌＧａＮ半導体層、ＡｌＧａＮ系半導体発光素子、ＡｌＧａＮ系半導体受光素子、及びｐ型ＡｌＧａＮ半導体層の形成方法
JP2006339534A (ja) * 2005-06-03 2006-12-14 Sony Corp 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
GB2434035A (en) * 2004-11-24 2007-07-11 Sumitomo Chemical Co Semiconductor multilayer substrate, method for producing same and light-emitting device
JP2007189134A (ja) * 2006-01-16 2007-07-26 Sony Corp ＧａＮ系化合物半導体から成る下地層の形成方法、並びに、ＧａＮ系半導体発光素子及びその製造方法
KR100773555B1 (ko) 2006-07-21 2007-11-06 삼성전자주식회사 저결함 반도체 기판 및 그 제조방법
JP2008053665A (ja) * 2006-08-28 2008-03-06 Kanagawa Acad Of Sci & Technol 半導体基板の製造方法、半導体基板の製造装置及び半導体基板
US7351347B2 (en) * 2002-04-30 2008-04-01 Sumitomo Electric Industries, Ltd. Gallium-nitride deposition substrate, method of manufacturing gallium-nitride deposition substrate, and method of manufacturing gallium nitride substrate
WO2008087930A1 (ja) * 2007-01-16 2008-07-24 Showa Denko K.K. Ｉｉｉ族窒化物化合物半導体素子及びその製造方法、ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ
JP2008218477A (ja) * 2007-02-28 2008-09-18 Sophia School Corp Ｉｉｉ族窒化物半導体微細柱状結晶の製造方法およびｉｉｉ族窒化物構造体
JP2009526379A (ja) * 2006-02-06 2009-07-16 セミョーノヴィチ アブラモフ、ウラジミール 窒化ガリウム系半導体ヘテロ構造体の成長方法
WO2009099259A1 (en) * 2008-02-04 2009-08-13 Postech Academy-Industry Foundation Nanodevice, transistor comprising the nanodevice, method for manufacturing the nanodevice, and method for manufacturing the transistor
JP2009535803A (ja) * 2006-04-25 2009-10-01 ナショナル・ユニバーシティ・オブ・シンガポール エピタキシャル横方向異常成長窒化ガリウムテンプレート上での酸化亜鉛膜成長の方法
JP2010114112A (ja) * 2008-11-04 2010-05-20 Canon Inc 窒化ガリウム系化合物半導体層の形成方法、移設方法、及び窒化ガリウム系化合物半導体層が接合されたシリコン基板
JP2010254508A (ja) * 2009-04-23 2010-11-11 Hitachi Cable Ltd 窒化物半導体自立基板及びその製造方法、並びにレーザーダイオード
JP2014156388A (ja) * 2013-01-16 2014-08-28 Panasonic Corp 窒化物半導体積層構造およびそれを製造する方法
US8956936B2 (en) 2011-10-31 2015-02-17 Samsung Electronics Co., Ltd. Method of forming group III-V material layer, semiconductor device including the group III-V material layer, and method of manufacturing the semiconductor layer
JP2015097261A (ja) * 2013-10-11 2015-05-21 パナソニックＩｐマネジメント株式会社 窒化物半導体積層構造、半導体発光素子および窒化物半導体積層構造を製造する方法
JP2015130530A (ja) * 2010-01-08 2015-07-16 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． 光デバイス

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3988018B2 (ja) * 2001-01-18 2007-10-10 ソニー株式会社 結晶膜、結晶基板および半導体装置
US6812496B2 (en) * 2002-01-10 2004-11-02 Sharp Kabushiki Kaisha Group III nitride semiconductor laser device
JP3912117B2 (ja) * 2002-01-17 2007-05-09 ソニー株式会社 結晶成長方法、半導体発光素子及びその製造方法
US6890785B2 (en) * 2002-02-27 2005-05-10 Sony Corporation Nitride semiconductor, semiconductor device, and manufacturing methods for the same
US6986693B2 (en) 2003-03-26 2006-01-17 Lucent Technologies Inc. Group III-nitride layers with patterned surfaces
JP3966207B2 (ja) * 2003-03-28 2007-08-29 豊田合成株式会社 半導体結晶の製造方法及び半導体発光素子
JP4457576B2 (ja) * 2003-05-08 2010-04-28 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物結晶およびその製造方法
JP4276020B2 (ja) * 2003-08-01 2009-06-10 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法
US7276423B2 (en) * 2003-12-05 2007-10-02 International Rectifier Corporation III-nitride device and method with variable epitaxial growth direction
JP2005277374A (ja) * 2004-02-26 2005-10-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
DE102004048454B4 (de) * 2004-10-05 2008-02-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung von Gruppe-III-Nitrid-Volumenkristallen oder-Kristallschichten aus Metallschmelzen
CN101040409B (zh) * 2004-12-08 2010-05-26 住友电气工业株式会社 半导体激光器件及其制造方法
DE112006000654T5 (de) * 2005-03-22 2008-04-03 Sumitomo Chemical Co., Ltd. Freitragendes Substrat, Verfahren zur Herstellung desselben und Halbleiterleuchtvorrichtung
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
JP5023318B2 (ja) * 2005-05-19 2012-09-12 国立大学法人三重大学 ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
JP5481067B2 (ja) 2005-07-26 2014-04-23 台湾積體電路製造股▲ふん▼有限公司 代替活性エリア材料の集積回路への組み込みのための解決策
US7638842B2 (en) 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators
US20070054467A1 (en) * 2005-09-07 2007-03-08 Amberwave Systems Corporation Methods for integrating lattice-mismatched semiconductor structure on insulators
JP4462249B2 (ja) * 2005-09-22 2010-05-12 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
JP4720441B2 (ja) * 2005-11-02 2011-07-13 日立電線株式会社 青色発光ダイオード用ＧａＮ基板
EP1801855B1 (en) * 2005-12-22 2009-01-14 Freiberger Compound Materials GmbH Processes for selective masking of III-N layers and for the preparation of free-standing III-N layers or of devices
CN100397651C (zh) * 2006-01-26 2008-06-25 中国科学院上海微系统与信息技术研究所 一种用于氮化镓外延生长的图形化衬底材料
US7777250B2 (en) * 2006-03-24 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
US7952109B2 (en) * 2006-07-10 2011-05-31 Alcatel-Lucent Usa Inc. Light-emitting crystal structures
US7266257B1 (en) 2006-07-12 2007-09-04 Lucent Technologies Inc. Reducing crosstalk in free-space optical communications
US8173551B2 (en) 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
WO2008039495A1 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Tri-gate field-effect transistors formed by aspect ratio trapping
WO2008039534A2 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Quantum tunneling devices and circuits with lattice- mismatched semiconductor structures
US20080187018A1 (en) * 2006-10-19 2008-08-07 Amberwave Systems Corporation Distributed feedback lasers formed via aspect ratio trapping
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
WO2008124154A2 (en) 2007-04-09 2008-10-16 Amberwave Systems Corporation Photovoltaics on silicon
US7759689B2 (en) * 2007-05-07 2010-07-20 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Photonic crystal structures and methods of making and using photonic crystal structures
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
JP5903714B2 (ja) * 2007-07-26 2016-04-13 ソイテックＳｏｉｔｅｃ エピタキシャル方法およびこの方法によって成長させられたテンプレート
WO2009035746A2 (en) 2007-09-07 2009-03-19 Amberwave Systems Corporation Multi-junction solar cells
US7682944B2 (en) * 2007-12-14 2010-03-23 Cree, Inc. Pendeo epitaxial structures and devices
KR101101133B1 (ko) * 2008-06-03 2012-01-05 삼성엘이디 주식회사 질화물 단결정 성장 방법 및 질화물 반도체 발광소자제조방법
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
CN102160145B (zh) 2008-09-19 2013-08-21 台湾积体电路制造股份有限公司 通过外延层过成长的元件形成
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
JP4692602B2 (ja) * 2008-09-26 2011-06-01 住友電気工業株式会社 窒化ガリウム系エピタキシャルウエハ、およびエピタキシャルウエハを作製する方法
KR20110116203A (ko) * 2009-03-05 2011-10-25 미쓰비시덴키 가부시키가이샤 탄화규소 반도체 장치의 제조 방법
TWI398558B (zh) * 2009-03-11 2013-06-11 Univ Nat Sun Yat Sen 氮化鎵立體磊晶結構及其製作方法
JP5705207B2 (ja) 2009-04-02 2015-04-22 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． 結晶物質の非極性面から形成される装置とその製作方法
US8450190B2 (en) * 2010-03-23 2013-05-28 Academia Sinica Fabrication of GaN substrate by defect selective passivation
US9093395B2 (en) * 2011-09-02 2015-07-28 Avogy, Inc. Method and system for local control of defect density in gallium nitride based electronics
US8592298B2 (en) * 2011-12-22 2013-11-26 Avogy, Inc. Fabrication of floating guard rings using selective regrowth
JP2013207055A (ja) * 2012-03-28 2013-10-07 Hitachi Cable Ltd 窒化ガリウム基板の製造方法
US9142400B1 (en) 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
US20140158976A1 (en) 2012-12-06 2014-06-12 Sansaptak DASGUPTA Iii-n semiconductor-on-silicon structures and techniques
CN103456771B (zh) * 2013-07-26 2016-12-28 上海北车永电电子科技有限公司 半导体器件中实现载流子寿命控制的结构及其制造方法
JP6103241B2 (ja) * 2013-11-20 2017-03-29 ソニー株式会社 発光素子
US9601565B2 (en) * 2014-12-22 2017-03-21 Globalfoundries Inc. Zig-zag trench structure to prevent aspect ratio trapping defect escape
KR102430501B1 (ko) * 2015-12-29 2022-08-09 삼성전자주식회사 반도체 단결정구조, 반도체 디바이스 및 그 제조방법
WO2019199144A1 (ko) * 2018-04-13 2019-10-17 주식회사 소프트에피 반도체 발광소자용 웨이퍼 및 이를 이용하는 반도체 발광소자 패널을 제조하는 방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3997368A (en) * 1975-06-24 1976-12-14 Bell Telephone Laboratories, Incorporated Elimination of stacking faults in silicon devices: a gettering process
FR2629637B1 (fr) * 1988-04-05 1990-11-16 Thomson Csf Procede de realisation d'une alternance de couches de materiau semiconducteur monocristallin et de couches de materiau isolant
JP3114809B2 (ja) * 1989-05-31 2000-12-04 富士通株式会社 半導体装置
KR100281939B1 (ko) 1993-01-13 2001-03-02 고오사이 아끼오 반도체 에피택셜 기판
KR0162865B1 (ko) * 1995-03-09 1999-02-01 김은영 반도체 패턴 측면의 에피성장율 조절방법
JP3060973B2 (ja) * 1996-12-24 2000-07-10 日本電気株式会社 選択成長法を用いた窒化ガリウム系半導体レーザの製造方法及び窒化ガリウム系半導体レーザ
JP3139445B2 (ja) 1997-03-13 2001-02-26 日本電気株式会社 ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
EP0874405A3 (en) * 1997-03-25 2004-09-15 Mitsubishi Cable Industries, Ltd. GaN group crystal base member having low dislocation density, use thereof and manufacturing methods thereof
US6015979A (en) * 1997-08-29 2000-01-18 Kabushiki Kaisha Toshiba Nitride-based semiconductor element and method for manufacturing the same
JP3930161B2 (ja) 1997-08-29 2007-06-13 株式会社東芝 窒化物系半導体素子、発光素子及びその製造方法
JP3925753B2 (ja) * 1997-10-24 2007-06-06 ソニー株式会社 半導体素子およびその製造方法ならびに半導体発光素子
JP3349931B2 (ja) * 1997-10-30 2002-11-25 松下電器産業株式会社 半導体レーザ装置の製造方法
JP3876518B2 (ja) 1998-03-05 2007-01-31 日亜化学工業株式会社 窒化物半導体基板の製造方法および窒化物半導体基板
US6294440B1 (en) * 1998-04-10 2001-09-25 Sharp Kabushiki Kaisha Semiconductor substrate, light-emitting device, and method for producing the same
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
JP3196833B2 (ja) * 1998-06-23 2001-08-06 日本電気株式会社 Ｉｉｉ−ｖ族化合物半導体の成長方法及びこの方法を用いた半導体発光素子の製造方法
JP2000101194A (ja) 1998-09-22 2000-04-07 Sanyo Electric Co Ltd 半導体層の形成方法ならびに半導体素子の製造方法
JP2000349338A (ja) * 1998-09-30 2000-12-15 Nec Corp ＧａＮ結晶膜、ＩＩＩ族元素窒化物半導体ウェーハ及びその製造方法
US6252261B1 (en) * 1998-09-30 2001-06-26 Nec Corporation GaN crystal film, a group III element nitride semiconductor wafer and a manufacturing process therefor
KR100319889B1 (ko) * 1999-06-23 2002-01-10 윤종용 이방성 패시트를 갖는 물질막을 구비하는 반도체 장치 및 그 제조 방법
US6352942B1 (en) * 1999-06-25 2002-03-05 Massachusetts Institute Of Technology Oxidation of silicon on germanium
JP2001048694A (ja) 1999-08-02 2001-02-20 Sumitomo Electric Ind Ltd ＧａＡｓ単結晶ウエハ及びＧａＡｓ液相エピタキシャルウエハ
JP4055304B2 (ja) 1999-10-12 2008-03-05 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343728A (ja) * 2001-05-21 2002-11-29 Nec Corp 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
US7196399B2 (en) 2001-05-21 2007-03-27 Nec Corporation Epitaxially grown nitride-based compound semiconductor crystal substrate structure with low dislocation density
US7351347B2 (en) * 2002-04-30 2008-04-01 Sumitomo Electric Industries, Ltd. Gallium-nitride deposition substrate, method of manufacturing gallium-nitride deposition substrate, and method of manufacturing gallium nitride substrate
JP2005213063A (ja) * 2004-01-27 2005-08-11 Hitachi Cable Ltd 窒化物半導体自立基板及びその製造方法、並びにそれを用いた窒化物半導体発光素子
JP4600641B2 (ja) * 2004-01-27 2010-12-15 日立電線株式会社 窒化物半導体自立基板及びそれを用いた窒化物半導体発光素子
JP2006143581A (ja) * 2004-11-23 2006-06-08 Samsung Corning Co Ltd 窒化ガリウム単結晶厚膜およびその製造方法
JP4682328B2 (ja) * 2004-11-23 2011-05-11 サムスンコーニング精密素材株式会社 窒化ガリウム単結晶厚膜およびその製造方法
GB2434035A (en) * 2004-11-24 2007-07-11 Sumitomo Chemical Co Semiconductor multilayer substrate, method for producing same and light-emitting device
JP2006210795A (ja) * 2005-01-31 2006-08-10 Sanyo Electric Co Ltd 化合物半導体発光素子
JP2006269773A (ja) * 2005-03-24 2006-10-05 Univ Meijo ｐ型ＡｌＧａＮ半導体層、ＡｌＧａＮ系半導体発光素子、ＡｌＧａＮ系半導体受光素子、及びｐ型ＡｌＧａＮ半導体層の形成方法
JP2006339534A (ja) * 2005-06-03 2006-12-14 Sony Corp 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
JP2007189134A (ja) * 2006-01-16 2007-07-26 Sony Corp ＧａＮ系化合物半導体から成る下地層の形成方法、並びに、ＧａＮ系半導体発光素子及びその製造方法
JP2009526379A (ja) * 2006-02-06 2009-07-16 セミョーノヴィチ アブラモフ、ウラジミール 窒化ガリウム系半導体ヘテロ構造体の成長方法
US8174042B2 (en) 2006-02-06 2012-05-08 Seoul Semiconductor Co., Ltd. Method of growing semiconductor heterostructures based on gallium nitride
US8546830B2 (en) 2006-02-06 2013-10-01 Seoul Semiconductor Co., Ltd. Method of growing semiconductor heterostructures based on gallium nitride
JP2009535803A (ja) * 2006-04-25 2009-10-01 ナショナル・ユニバーシティ・オブ・シンガポール エピタキシャル横方向異常成長窒化ガリウムテンプレート上での酸化亜鉛膜成長の方法
JP2013070072A (ja) * 2006-04-25 2013-04-18 National Univ Of Singapore エピタキシャル横方向異常成長窒化ガリウムテンプレート上での酸化亜鉛膜成長の方法
KR100773555B1 (ko) 2006-07-21 2007-11-06 삼성전자주식회사 저결함 반도체 기판 및 그 제조방법
JP2008053665A (ja) * 2006-08-28 2008-03-06 Kanagawa Acad Of Sci & Technol 半導体基板の製造方法、半導体基板の製造装置及び半導体基板
JP2009123718A (ja) * 2007-01-16 2009-06-04 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体素子及びその製造方法、ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ
WO2008087930A1 (ja) * 2007-01-16 2008-07-24 Showa Denko K.K. Ｉｉｉ族窒化物化合物半導体素子及びその製造方法、ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ
KR101151167B1 (ko) 2007-01-16 2012-06-04 쇼와 덴코 가부시키가이샤 Ⅲ족 질화물 화합물 반도체 소자 및 그의 제조 방법, ⅲ족 질화물 화합물 반도체 발광 소자 및 그의 제조 방법, 및 램프
JP2008218477A (ja) * 2007-02-28 2008-09-18 Sophia School Corp Ｉｉｉ族窒化物半導体微細柱状結晶の製造方法およびｉｉｉ族窒化物構造体
US8357922B2 (en) 2008-02-04 2013-01-22 Lg Display Co., Ltd. Nanodevice, transistor comprising the nanodevice, method for manufacturing the nanodevice, and method for manufacturing the transistor
WO2009099259A1 (en) * 2008-02-04 2009-08-13 Postech Academy-Industry Foundation Nanodevice, transistor comprising the nanodevice, method for manufacturing the nanodevice, and method for manufacturing the transistor
JP2010114112A (ja) * 2008-11-04 2010-05-20 Canon Inc 窒化ガリウム系化合物半導体層の形成方法、移設方法、及び窒化ガリウム系化合物半導体層が接合されたシリコン基板
JP2010254508A (ja) * 2009-04-23 2010-11-11 Hitachi Cable Ltd 窒化物半導体自立基板及びその製造方法、並びにレーザーダイオード
JP2015130530A (ja) * 2010-01-08 2015-07-16 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． 光デバイス
US8956936B2 (en) 2011-10-31 2015-02-17 Samsung Electronics Co., Ltd. Method of forming group III-V material layer, semiconductor device including the group III-V material layer, and method of manufacturing the semiconductor layer
JP2014156388A (ja) * 2013-01-16 2014-08-28 Panasonic Corp 窒化物半導体積層構造およびそれを製造する方法
JP2015097261A (ja) * 2013-10-11 2015-05-21 パナソニックＩｐマネジメント株式会社 窒化物半導体積層構造、半導体発光素子および窒化物半導体積層構造を製造する方法

Also Published As

Publication number Publication date
EP1239062A2 (en) 2002-09-11
US20020168844A1 (en) 2002-11-14
US6809351B2 (en) 2004-10-26
KR20020071787A (ko) 2002-09-13
CN1374683A (zh) 2002-10-16

Similar Documents

Publication Publication Date Title
JP2002270516A (ja) Ｉｉｉ族窒化物半導体の成長方法、ｉｉｉ族窒化物半導体膜およびそれを用いた半導体素子
JP4743214B2 (ja) 半導体素子およびその製造方法
JP3139445B2 (ja) ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
US8383493B2 (en) Production of semiconductor devices
US7632695B2 (en) Semiconductor device manufacturing method
JP3819730B2 (ja) 窒化物系半導体素子および窒化物半導体の形成方法
JP3988018B2 (ja) 結晶膜、結晶基板および半導体装置
US6994751B2 (en) Nitride-based semiconductor element and method of forming nitride-based semiconductor
JP4644942B2 (ja) 結晶膜、結晶基板および半導体装置の製造方法
US20020048302A1 (en) Gallium nitride semiconductor laser and a manufacturing process thereof
JP2001160539A (ja) 窒化物系半導体素子および窒化物系半導体の形成方法
JP3384782B2 (ja) 窒化物系半導体素子およびその製造方法
US6818463B2 (en) Vapor-phase growth method for a nitride semiconductor and a nitride semiconductor device
JP4734786B2 (ja) 窒化ガリウム系化合物半導体基板、及びその製造方法
JP2000223417A (ja) 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
JP2002145700A (ja) サファイア基板および半導体素子ならびに電子部品および結晶成長方法
JP4581478B2 (ja) 窒化物半導体の製造方法
JP3934320B2 (ja) ＧａＮ系半導体素子とその製造方法
TW201320330A (zh) 氮化物半導體結構之製造方法
JP2003124576A (ja) 窒化物半導体基板及びその成長方法
JP2003063895A (ja) 窒化物半導体基板、及びその製造方法
JP2002252422A (ja) 窒化物系半導体素子および窒化物半導体の形成方法
JP2003300800A (ja) Ｉｉｉ族元素窒化物半導体ウェーハの製造方法
JP2004165550A (ja) 窒化物半導体素子
JP2004158500A (ja) 窒化物半導体、窒化物半導体基板、窒化物半導体素子及びそれらの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040226

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20041126

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060118

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060123

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060131