JP3819730B2 - 窒化物系半導体素子および窒化物半導体の形成方法 - Google Patents

窒化物系半導体素子および窒化物半導体の形成方法 Download PDF

Info

Publication number
JP3819730B2
JP3819730B2 JP2001140825A JP2001140825A JP3819730B2 JP 3819730 B2 JP3819730 B2 JP 3819730B2 JP 2001140825 A JP2001140825 A JP 2001140825A JP 2001140825 A JP2001140825 A JP 2001140825A JP 3819730 B2 JP3819730 B2 JP 3819730B2
Authority
JP
Japan
Prior art keywords
nitride
layer
based semiconductor
gan
quantum dots
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001140825A
Other languages
English (en)
Other versions
JP2002335051A (ja
Inventor
竜也 國里
康彦 野村
隆司 狩野
広樹 大保
雅幸 畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001140825A priority Critical patent/JP3819730B2/ja
Priority to US10/138,420 priority patent/US6720196B2/en
Publication of JP2002335051A publication Critical patent/JP2002335051A/ja
Application granted granted Critical
Publication of JP3819730B2 publication Critical patent/JP3819730B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00Nanooptics, e.g. quantum optics or photonic crystals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647Lateral overgrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、窒化物系半導体素子および窒化物系半導体の形成方法に関し、より特定的には、GaN(窒化ガリウム)、AlN(窒化アルミニウム)、InN(窒化インジウム)、BN(窒化ホウ素)もしくはTlN(窒化タリウム)、または、これらの混晶などのIII−V族窒化物系半導体(以下、窒化物系半導体と呼ぶ)、および、これらの混晶にAs、PおよびSbの少なくとも1つの元素を含む混晶などのIII−V族窒化物系半導体からなる化合物半導体層を有する窒化物系半導体素子および窒化物系半導体の形成方法に関する。
【0002】
【従来の技術】
近年、発光ダイオード素子などの半導体発光素子やトランジスタなどの電子素子に用いられる半導体素子として、GaN系化合物半導体を利用した半導体素子の開発が盛んに行われている。このようなGaN系半導体素子の製造の際には、GaNからなる基板の製造が困難であるため、サファイア、SiC、SiまたはGaAsなどからなる基板上に、GaN系半導体層をエピタキシャル成長させている。
【0003】
この場合、サファイアなどの基板とGaNとでは、格子定数が異なるため、サファイアなどの基板上に成長させたGaN系半導体層では、基板から上下方向に延びる貫通転位(格子欠陥)が存在している。この格子欠陥の転位密度は、109cm-2程度である。このようなGaN系半導体層における転位は、半導体素子の素子特性の劣化および信頼性の低下を招く。
【0004】
そこで、上記のようなGaN系半導体層における転位を低減する方法として、従来、選択横方向成長(ELO:Epitaxyial Lateral Overgrowth)が提案されている。この選択横方向成長については、たとえば、応用電子物性分科会誌第4巻(1998)の第53頁〜第58頁および第210頁〜第215頁などに開示されている。
【0005】
上記のような選択横方向成長を用いたGaN系半導体層の形成方法としては、まず、下地上の所定領域に、選択成長用マスクを形成する。そして、下地の露出した部分からGaN系半導体層を選択横方向成長させる。この場合、下地の露出した部分から、断面が三角形状のファセット構造を有するGaN系半導体層が上方向に成長された後、そのファセットが選択成長マスク上を横方向成長する。それによって、ファセットが選択成長マスク上で合体して、連続膜となる。これにより、下地および選択成長用マスク上に、平坦なGaN系半導体層が形成される。このような選択横方向成長によって得られるGaN系半導体層には、下地の結晶欠陥が一部しか伝播しないため、転位密度を107cm-2程度まで低減することができる。
【0006】
また、従来、量子ドットによる転位ループ効果を利用してGaN系半導体層の転位を低減する方法が開発されている。この方法は、たとえば、Jpn.J.Appl.Phys.Vol.39(2000)L831−834などに開示されている。上記した従来の量子ドットによる転位ループ効果を利用した方法では、下地の転位は、量子ドットにループ状に閉じ込められることによって、GaN半導体層には一部しか伝播されない。これにより、転位の低減されたGaN系半導体層を形成することができる。
【0007】
【発明が解決しようとする課題】
しかしながら、上記した従来の選択横方向成長を用いて窒化物系半導体の転位を低減する方法および量子ドットを用いて転位を低減する方法では、以下のような問題点があった。
【0008】
まず、上記した従来の選択横方向成長を用いて窒化物系半導体の転位密度を低減する方法では、選択成長マスクの中央部上で窒化物系半導体層の横方向成長層(ファセット)が合体(結合)するため、選択成長マスクの中央部上方(ファセットの結合部上方)に転位密度の比較的高い部分が形成されるという不都合があった。また、ファセットの頂点部付近の転位密度が比較的高いため、選択成長マスクの開口部の中央上方(ファセットの頂点部付近)に比較的転位密度の高い部分が形成されるという不都合もあった。
【0009】
そこで、従来、上記のような不都合を解決するため、選択横方向成長を繰り返すことによって、転位をより低減する方法が、たとえば、Jpn.J.Appl.Phys.Vol.39(2000)L647−650などに提案されている。この従来の提案された方法では、下地上に形成された選択成長マスク上に、1回目の選択横方向成長により第1GaN系半導体層を形成した後、その第1GaN系半導体層上に選択成長マスク層を形成する。そして、この第1GaN系半導体層上に、2回目の選択横方向成長により第2GaN系半導体層を形成することによって、第1GaN系半導体層に比べて、さらに転位密度が低減された第2GaN系半導体層を形成することができる。上記のような選択横方向成長を繰り返して行うことによって、より転位の低減されたGaN系半導体層を形成することができる。
【0010】
しかしながら、上記した従来の提案された方法では、選択横方向成長を繰り返し行う必要があるため、GaN系半導体層を形成する工程が複雑になるという問題点があった。
【0011】
また、上記した従来の提案された方法では、選択横方向成長を繰り返し行うことによって、複数のGaN系半導体層を形成する必要があった。このため、ウェハの膜厚が大きくなるので、ウェハの反りを招くという不都合が生じる。それによって、後の工程で、ウェハの反りに起因した不良が増加し、その結果、歩留まりが低下するという問題点があった。
【0012】
また、上記した従来の量子ドットによる転位ループ効果を利用してGaN系半導体層の転位を低減する方法では、転位密度を108cm-2程度までしか低減することができないという問題点があった。
【0013】
この発明は、上記のような課題を解決するためになされたものであり、
この発明の1つの目的は、薄い厚みで、かつ、低転位の窒化物系半導体層を形成することが可能な窒化物系半導体の形成方法を提供することである。
【0014】
この発明のもう1つの目的は、薄い厚みで、かつ、低転位の窒化物系半導体層を含む良好な素子特性を有する窒化物系半導体素子を提供することである。
【0015】
【課題を解決するための手段】
この発明の一の局面による窒化物系半導体の形成方法は、下地の上面上に、窒化物系半導体層を選択横方向成長させる工程と、選択横方向成長された窒化物系半導体層上に、量子ドットを形成する工程とを備えている。
【0016】
この一の局面による窒化物系半導体の形成方法では、上記のように、下地の上面上に窒化物系半導体層を選択横方向成長させるとともに、その選択横方向成長された窒化物系半導体層上に量子ドットを形成することによって、選択横方向成長により低減された転位を、量子ドットによる転位ループ効果によりさらに低減することができる。これにより、選択横方向成長のみによって転位低減を行う場合に比べて、より低転位の窒化物系半導体を形成することができる。その結果、転位の少ない高品質な窒化物系半導体を形成することができる。また、選択横方向成長の転位低減効果と量子ドットの転位低減効果とによって、1回の選択横方向成長でも、十分に転位を低減することができるので、十分な転位低減効果を得るために選択横方向成長を繰り返す必要がない。これにより、選択横方向成長を繰り返す場合に比べて、窒化物系半導体層の膜厚を低減することができるので、ウェハの反りを少なくすることができる。その結果、ウェハの反りに起因する後の工程での不良を低減することができるので、歩留まりを向上させることができる。
【0017】
上記一の局面による窒化物系半導体の形成方法において、好ましくは、下地の上面上に、下地の上面の一部が露出するように、マスク層を形成する工程をさらに備え、窒化物系半導体層を選択横方向成長させる工程は、マスク層間に露出された下地の上面上に、窒化物系半導体層を選択横方向成長させることによって、窒化物系半導体層からなるファセットを形成する工程を含み、量子ドットを形成する工程は、窒化物系半導体層からなるファセットの表面上に量子ドットを形成する工程を含む。このように構成すれば、ファセットによって一部曲げられた転位を量子ドットによる転位ループ効果により低減することができるので、転位低減のために大きなファセットを形成する必要がない。これにより、より薄い膜厚で十分転位を低減することができるので、ウェハの反りをより少なくすることができる。その結果、ウェハの反りに起因する後の工程での不良をより低減することができるので、歩留まりをより向上させることができる。また、ファセットの頂点部に残留する転位を量子ドットによる転位ループ効果により低減することができるので、マスク間の開口部の中央上方に存在する転位を低減することができる。
【0018】
この発明の他の局面による窒化物系半導体の形成方法は、下地の上面上に、下地の上面の一部が露出するように、マスク層を形成する工程と、マスク層間に露出された下地の上面上に量子ドットを形成する工程と、露出された下地の上面上に形成された量子ドットの上に、窒化物系半導体層を選択横方向成長させる工程とを備える。
【0019】
この他の局面による窒化物系半導体の形成方法では、上記のように、窒化物系半導体層の選択横方向成長前に、窒化物系半導体層の選択横方向成長界面であるマスク層間に露出された下地の上面上に量子ドットが形成されるので、量子ドットによる転位ループ効果によって低減された転位を、その後の選択横方向成長によってより低減することができる。これにより、選択横方向成長のみによって転位低減を行う場合に比べて、より低転位の窒化物系半導体を形成することができる。その結果、転位の少ない高品質な窒化物系半導体を形成することができる。また、選択横方向成長の転位低減効果と量子ドットの転位低減効果とによって、1回の選択横方向成長でも、十分に転位を低減することができるので、十分な転位低減効果を得るために、選択横方向成長を繰り返す必要がない。これにより、選択横方向成長を繰り返す場合に比べて、窒化物系半導体層の膜厚を低減することができるので、ウェハの反りを少なくすることができる。その結果、ウェハの反りに起因する後の工程での不良を低減することができるので、歩留まりを向上させることができる。
【0020】
上記した窒化物系半導体の形成方法のいずれかの構成において、好ましくは、量子ドットは、窒化物系半導体を含む。このように構成すれば、量子ドットを容易に作成することができる。
【0021】
上記した窒化物系半導体の形成方法のいずれかの構成において、好ましくは、
窒化物系半導体層上に、素子領域を有する窒化物系半導体素子層を成長させる工程をさらに備える。このように構成すれば、薄い膜厚で良好に転位が低減された窒化物系半導体層を下地層として、素子領域を有する窒化物系半導体素子層が形成されるので、良好な素子特性を有する窒化物系半導体素子を容易に形成することができる。
【0022】
この発明のさらに他の局面による窒化物系半導体素子は、下地の上面上に選択横方向成長により形成された窒化物系半導体層と、窒化物系半導体層上に形成された量子ドットと、窒化物系半導体層上に形成され、素子領域を有する窒化物系半導体素子層とを備えている。
【0023】
このさらに他の局面による窒化物系半導体素子では、上記のように、選択横方向成長された窒化物系半導体層と、窒化物系半導体層上に形成された量子ドットとを設けることにより、選択横方向成長により低減された窒化物系半導体層の転位を、量子ドットによる転位ループ効果によってさらに低減することができる。これにより、選択横方向成長のみによって転位低減を行う場合に比べて、より低転位の窒化物系半導体を形成することができる。その結果、転位の少ない高品質な窒化物系半導体を形成することができる。また、選択横方向成長の転位低減効果と量子ドットの転位低減効果とによって、1回の選択横方向成長でも、十分に転位を低減することができるので、十分な転位低減効果を得るために選択横方向成長を繰り返す必要がない。これにより、選択横方向成長を繰り返す場合に比べて、窒化物系半導体層の膜厚を低減することができるので、ウェハの反りを少なくすることができる。その結果、ウェハの反りに起因する後の工程での不良を低減することができるので、歩留まりを向上させることができる。そして、そのような転位の少ない高品質な窒化物系半導体層上に、素子領域を有する窒化物系半導体素子層を成長させれば、容易に、良好な素子特性を有する窒化物系半導体素子を得ることができる。
【0024】
上記さらに他の局面による窒化物系半導体素子において、好ましくは、窒化物系半導体層は、選択横方向成長により形成された窒化物系半導体層からなるファセットを含み、量子ドットは、窒化物系半導体層からなるファセットの表面上に形成されている。このように構成すれば、ファセットによって一部曲げられた転位を量子ドットによる転位ループ効果により低減することができるので、転位低減のために大きなファセットを形成する必要がない。これにより、より薄い膜厚で十分転位を低減することができるので、ウェハの反りをより少なくすることができる。その結果、歩留まりをより向上させることができる。また、ファセットの頂点部に残留する転位を量子ドットによる転位ループ効果により低減することができるので、マスク間の開口部の中央上方に存在する転位を低減することができる。
【0025】
この発明の別の局面による窒化物系半導体素子は、下地の上面上に、下地の上面の一部が露出するように形成されたマスク層と、マスク層間に露出された下地の上面上に形成された量子ドットと、露出された下地の上面上に形成された量子ドットの上に、選択横方向成長させることによって形成された窒化物系半導体層とを備えている。
【0026】
この別の局面による窒化物系半導体素子では、上記のように、窒化物系半導体層の選択横方向成長界面であるマスク層間に露出された下地の上面上に量子ドットを形成することによって、量子ドットによる転位ループ効果によって低減された転位を、その後の選択横方向成長によってより低減することができる。これにより、選択横方向成長のみによって転位低減を行う場合に比べて、より低転位の窒化物系半導体を形成することができる。その結果、転位の少ない高品質な窒化物系半導体を形成することができる。また、選択横方向成長の転位低減効果と量子ドットの転位低減効果とによって、1回の選択横方向成長でも、十分に転位を低減することができるので、十分な転位低減効果を得るために選択横方向成長を繰り返す必要がない。これにより、選択横方向成長を繰り返す場合に比べて、窒化物系半導体層の膜厚を低減することができるので、ウェハの反りを少なくすることができる。その結果、ウェハの反りに起因する後の工程での不良を低減することができるので、歩留まりを向上させることができる。
【0027】
上記した窒化物系半導体素子のいずれかの構成において、好ましくは、量子ドットは、窒化物系半導体を含む。このように構成すれば、量子ドットを容易に作成することができる。
【0028】
【発明の実施の形態】
以下、本発明を具体化した実施形態および参考形態を図面に基づいて説明する。
【0029】
(第1参考形態)
図1〜図5は、本発明の第1参考形態による窒化物系半導体の形成方法を説明するための断面図である。図1〜図5を参照して、第1参考形態による窒化物系半導体の形成方法について説明する。
【0030】
まず、図1に示すように、サファイア基板1のC(0001)面上に、MOCVD法(Metal Organic Chemical Vapor Deposition;有機金属気相成長法)またはHVPE法(Hydride Vaper Phase Epitaxy;ハライド気相成長法)などを用いて、数十nmの膜厚を有するAlxGa1-xN(0≦x≦1)からなるバッファ層2、および、約3μm〜約4μmの膜厚を有するGaNからなる第1GaN層3を順次形成する。そして、その第1GaN層3上に、選択成長マスクとして、約200nmの膜厚を有するSiO2からなるストライプ状(細長状)のマスク層4を形成する。なお、第1GaN層3は、本発明の「下地」の一例である。
【0031】
次に、図2に示すように、再成長のために、MOCVD装置またはHVPE装置にウェハを導入した後、GaNからなる第2GaN層5を形成する。この場合、SiO2からなるマスク層4上には、GaN層は成長しにくい。このため、成長初期の第2GaN層5は、SiO2からなるマスク層4の間に露出した第1GaN層3上に、上方向(c軸方向)に選択的に成長する。これにより、SiO2からなるマスク層4の間に露出した第1GaN層3上にのみ、図2に示されるような、断面が三角形状のファセット構造を有する第2GaN層5が形成される。
【0032】
そして、さらに、第2GaN層5の成長が進むと、第2GaN層5は、横方向に成長する。この横方向成長によって、マスク層4上にも第2GaN層5が形成される。そして、最終的には、ファセット構造の各第2GaN層5が合体する。上記のような選択横方向成長によって、図3に示されるような、上面が平坦な連続膜からなる第2GaN層5が形成される。この第2GaN層5では、第1GaN層3に比べて、全体的な転位は低減される。しかし、ファセットが合体するマスク層4の中央部上方、および、ファセットの頂点部付近であるマスク層4間の開口部の中央部上方に転位が残留している。なお、この第2GaN層5が、本発明の「窒化物系半導体層」の一例である。
【0033】
ここで、Gaの供給源であるTMG(トリメチルガリウム)の供給を停止した後、シランガス(SiH4)などのSi源を導入する。それによって、第2GaN層5の最表面の状態が変化する。これにより、第2GaN層5の最表面は、後の工程で形成するGaNからなる量子ドット6(図4参照)が形成されやすい状態となる。
【0034】
次に、TMGを適当な条件で導入することによって、上記のような前処理を施した第2GaN層5の表面上に、図4に示されるようなGaNからなる量子ドット6を形成する。
【0035】
さらに、図5に示すように、結晶成長条件を調整することによって、第2GaN層5上に、量子ドット6を埋め込むように、第3GaN層7を形成する。この場合、マスク層4の中央部上方とマスク層4間の開口部の中央部上方とに残留する転位は、量子ドット6によってループ状に閉じ込められる。それによって、転位密度が105cm-2〜106cm-2程度に低減された第3GaN層7が得られる。
【0036】
第1参考形態では、上記のように、選択横方向成長により第2GaN層5を形成するとともに、その第2GaN層5上に量子ドット6を形成した後、第2GaN層5および量子ドット6上に、第3GaN層7を形成することによって、選択横方向成長により第2GaN層5において低減された転位を、量子ドット6による転位ループ効果によりさらに低減することができる。これにより、選択横方向成長のみによって転位低減を行う場合に比べて、より低転位の第3GaN層7を形成することができる。その結果、転位の少ない高品質な第3GaN層7を形成することができる。
【0037】
また、第1参考形態では、選択横方向成長の転位低減効果と、量子ドット6の転位低減効果とによって、1回の選択横方向成長でも、十分に転位を低減することができるので、十分な転位低減効果を得るために選択横方向成長を繰り返す必要がない。これにより、選択横方向成長を繰り返す場合に比べて、窒化物系半導体層(GaN層)の膜厚を低減することができるので、ウェハの反りを少なくすることができる。その結果、ウェハの反りに起因する後の工程での不良を低減することができるので、歩留まりを向上させることができる。
【0038】
したがって、第1参考形態では、薄い厚みで、かつ、低転位の窒化物系半導体を形成することができる。
【0039】
図6は、上記した第1参考形態の窒化物系半導体の形成方法を用いて製造した半導体レーザ素子を示した断面図である。次に、図6を参照して、第1参考形態の窒化物系半導体の形成方法を用いて製造した半導体レーザ素子の構造について説明する。
【0040】
第1参考形態の半導体レーザ素子の構造としては、図5に示した第1参考形態による第3GaN層7上に、図6に示すように、n型GaNからなるn型コンタクト層8、n型AlGaNからなるn型クラッド層9および発光層10が形成されている。発光層10上には、p型AlGaNからなるp型クラッド層11が凸部を有するように形成されている。p型クラッド層11の凸部の上面上の全面と接触するように、p型GaNからなるp型コンタクト層12が形成されている。また、p型コンタクト層12の露出された上面上には、p側電極13が形成されている。また、p型クラッド層12からn型コンタクト層8までの一部領域が除去されている。そのn型コンタクト層8の露出した表面には、n側電極14が形成されている。
【0041】
なお、n型コンタクト層8、n型クラッド層9、発光層10、p型クラッド層11およびp型コンタクト層12は、「素子領域を有する窒化物系半導体素子層」の一例である。
【0042】
上記した第1参考形態の半導体レーザ素子では、図1〜図5に示した第1参考形態の窒化物系半導体の形成方法を用いて形成された転位の少ない高品質な第3GaN層7を下地層として、その上に各層8〜12を形成することによって、各層8〜12において良好な結晶性を実現することができる。これにより、第1参考形態では、良好な素子特性を有する半導体レーザ素子を得ることができる。
【0043】
(第2参考形態)
図7および図8は、本発明の第2参考形態による窒化物系半導体の形成方法を説明するための断面図である。この第2参考形態では、第1参考形態の第2GaN層5の上面上の、マスク層4の中央部上方およびマスク層4間の開口部の中央部上方にのみ量子ドット16を形成した例を示している。以下、図7および図8を参照して、第2参考形態による窒化物系半導体の形成方法について説明する。
【0044】
まず、第1参考形態の図1〜図3に示すプロセスと同様のプロセスを用いて、サファイア基板1上に、AlGaNからなるバッファ層2、GaNからなる第1GaN層3、および、SiO2からなるマスク層4を順次形成する。そして、第1GaN層3およびマスク層4上に、選択横方向成長によりGaNからなる第2GaN層5を形成する。
【0045】
この後、第2参考形態では、図7に示すように、電子ビーム蒸着装置内で、フォトリソグラフィ技術を用いて、第2GaN層5上に、約30nmの膜厚を有するSiO2からなるストライプ状のマスク層15を形成する。このマスク層15は、第2GaN層5において、マスク層4の中央部上方およびマスク層4間の開口部の中央部上方の比較的転位密度の高い部分以外の部分を覆うように形成する。そして、第2GaN層5上のマスク層15が形成されていない部分、すなわち、マスク層4の中央部上方およびマスク層4間の開口部の上方の比較的転位密度の高い部分を覆うように、GaNからなる量子ドット16を形成する。その後、約1200℃以上の温度に上昇させて、水素を流すことによって、SiO2からなるマスク層15のみを除去する。
【0046】
次に、図8に示すように、結晶成長条件を調整することによって、第2GaN層5上に、量子ドット16を埋め込むように、第3GaN層17を形成する。この場合、マスク層4の中央部上方とマスク層4間の開口部の中央部上方とに残留する転位は、量子ドット16によってループ状に閉じ込められる。それによって、転位密度が105cm-2〜106cm-2程度に低減された第3GaN層17が得られる。
【0047】
第2参考形態では、上記のように、第2GaN層5上の、マスク層4の中央部上方およびマスク層4間の開口部の中央部上方に量子ドット16を形成することによって、第2GaN層5の選択横方向成長により発生したマスク層4の中央部上方およびマスク層4間の開口部の中央部上方とに存在する転位を、量子ドット16による転位ループ効果により低減することができる。これにより、選択横方向成長を繰り返すことなく、1回の選択横方向成長でウェハ全面の転位を低減することができる。このため、薄い膜厚で十分転位を低減することができるので、ウェハの反りを少なくすることができる。その結果、ウェハの反りに起因する後の工程での不良を低減することができるので、歩留まりを向上させることができる。
【0048】
また、第2参考形態では、上記のように、選択横方向成長により第2GaN層5を形成するとともに、その第2GaN層5上に、第2GaN層5の比較的転位密度の高い部分を覆うように、量子ドット16を形成した後、第2GaN層5および量子ドット16上に、第3GaN層17を形成することによって、選択横方向成長により第2GaN層5において低減された転位を、量子ドット16による転位ループ効果によりさらに低減することができる。これにより、選択横方向成長のみによって転位低減を行う場合に比べて、より低転位の第3GaN層17を形成することができる。その結果、転位の少ない高品質な第3GaN層17を形成することができる。
【0049】
したがって、第2参考形態では、薄い厚みで、かつ、低転位の窒化物系半導体を形成することができる。
【0050】
図9は、上記した第2参考形態の窒化物系半導体の形成方法を用いて製造した半導体レーザ素子を示した断面図である。次に、図9を参照して、第2参考形態の窒化物系半導体の形成方法を用いて製造した半導体レーザ素子の構造について説明する。
【0051】
第2参考形態の半導体レーザ素子の構造としては、図8に示した第2参考形態による第3GaN層17上に、第1参考形態と同様、n型コンタクト層8、n型クラッド層9、発光層10、p型クラッド層11およびp型コンタクト層12が形成されている。なお、各層8〜12の組成は、第1参考形態と同様である。
【0052】
また、p型コンタクト層12の上面上には、p側電極13が形成されるとともに、一部領域が除去されて露出されたn型コンタクト層8の表面には、n側電極14が形成されている。
【0053】
上記した第2参考形態の半導体レーザ素子では、図7および図8に示した第2参考形態の窒化物系半導体の形成方法を用いて形成された転位の少ない高品質な第3GaN層17を下地層として、その上に各層8〜12を形成することによって、各層8〜12において良好な結晶性を実現することができる。これにより、第2参考形態では、良好な素子特性を有する半導体レーザ素子を得ることができる。
【0054】
(第実施形態)
図10〜図12は、本発明の第実施形態による窒化物系半導体の形成方法を説明するための断面図である。この第実施形態では、選択成長マスクとしてのマスク層24間に露出した第1GaN層23上に、量子ドット25を形成した後、選択横方向成長により第2GaN層26を形成した例を示している。以下、図10〜図12を参照して、第実施形態による窒化物系半導体の形成方法について説明する。
【0055】
まず、図10に示すように、MOCVD法またはHVPE法などを用いて、第1参考形態と同様、サファイア基板21上に、AlGaNからなるバッファ層22およびGaNからなる第1GaN層23を順次形成する。そして、その第1GaN層23上に、SiO2からなるストライプ状のマスク層24を形成する。なお、第1GaN層23は、本発明の「下地」の一例である。
【0056】
この後、第実施形態では、再成長のために、MOCVD装置またはHVPE装置にウェハを導入した後、マスク層24間に露出された第1GaN層23の上面上に、量子ドット25を形成する。
【0057】
次に、図11に示すように、第1GaN層23上に、GaNからなる第2GaN層26を形成する。この場合、SiO2からなるマスク層24上には、GaN層は成長しにくい。このため、成長初期の第2GaN層26は、量子ドット25間に露出された第1GaN層23から、上方向(c軸方向)に選択的に成長する。これにより、SiO2からなるマスク層24間の開口部の第1GaN層23上にのみ、図11に示されるような、断面が三角形状のファセット構造を有する第2GaN層26が形成される。
【0058】
そして、さらに、第2GaN層26の成長が進むと、第2GaN層26は、横方向に成長する。この横方向成長によって、マスク層24上にも第2GaN層26が形成される。そして、最終的には、ファセット構造の各第2GaN層26が合体する。上記のような選択横方向成長によって、図12に示されるような、上面が平坦な連続膜からなる第2GaN層26が、量子ドット25を埋め込むように形成される。なお、この第2GaN層26が、本発明の「窒化物系半導体層」の一例である。
【0059】
実施形態では、上記のように、第2GaN層26の選択横方向成長前に、第2GaN層26の選択横方向成長界面であるマスク層24間に露出された第1GaN層23の上面上に、量子ドット25を形成することによって、量子ドット25による転位ループ効果によって低減された転位を、その後の選択横方向成長によってより低減することができる。これにより、選択横方向成長のみによって転位低減を行う場合に比べて、より低転位の第2GaN層26を形成することができる。その結果、転位の少ない高品質な第2GaN層26を形成することができる。
【0060】
また、第実施形態では、上記のように、選択横方向成長の転位低減効果と量子ドット25の転位低減効果とによって、1回の選択横方向成長でも、十分に転位を低減することができるので、十分な転位低減効果を得るために、選択横方向成長を繰り返す必要がない。これにより、選択横方向成長を繰り返す場合に比べて、窒化物系半導体層(GaN層)の膜厚を低減することができるので、ウェハの反りを少なくすることができる。その結果、ウェハの反りに起因する後の工程での不良を低減することができるので、歩留まりを向上させることができる。
【0061】
したがって、第実施形態では、薄い厚みで、かつ、低転位の窒化物系半導体を形成することができる。
【0062】
図13は、上記した第実施形態の窒化物系半導体の形成方法を用いて製造した半導体レーザ素子を示した断面図である。次に、図13を参照して、第実施形態の窒化物系半導体の形成方法を用いて製造した半導体レーザ素子の構造について説明する。
【0063】
実施形態の半導体レーザ素子の構造としては、図12に示した第実施形態による第2GaN層26上に、第1参考形態と同様、n型コンタクト層8、n型クラッド層9、発光層10、p型クラッド層11およびp型コンタクト層12が形成されている。なお、各層8〜12の組成は、第1参考形態と同様である。
【0064】
また、p型コンタクト層12の上面上には、p側電極13が形成されるとともに、一部領域が除去されて露出されたn型コンタクト層8の表面には、n側電極14が形成されている。
【0065】
上記した第実施形態の半導体レーザ素子では、図10〜図12に示した第実施形態の窒化物系半導体の形成方法を用いて形成された転位の少ない高品質な第2GaN層26を下地層として、その上に各層8〜12を形成することによって、各層8〜12において良好な結晶性を実現することができる。これにより、第実施形態では、良好な素子特性を有する半導体レーザ素子を得ることができる。
【0066】
(第実施形態)
図14〜図16は、本発明の第実施形態による窒化物系半導体の形成方法を説明するための断面図である。この第実施形態では、選択横方向成長において、第2GaN層35からなるファセットを形成する際に、形成途中の台形状のファセットの表面に量子ドット36を形成した例を示している。以下、図14〜図16を参照して、第実施形態による窒化物系半導体の形成方法について説明する。
【0067】
まず、図14に示すように、MOCVD法またはHVPE法などを用いて、第1参考形態と同様、サファイア基板31上に、AlGaNからなるバッファ層32およびGaNからなる第1GaN層33を順次形成する。そして、その第1GaN層33上に、SiO2からなるストライプ状のマスク層34を形成する。なお、第1GaN層33は、本発明の「下地」の一例である。
【0068】
次に、再成長のために、MOCVD装置またはHVPE装置にウェハを導入した後、GaNからなる第2GaN層35を成長させる。この場合、SiO2からなるマスク層34上には、GaN層は成長しにくいため、成長初期の第2GaN層35は、SiO2からなるマスク層34の間に露出した第1GaN層33上に、上方向(c軸方向)に選択的に成長する。これにより、SiO2からなるマスク層34の間に露出した第1GaN層33上にのみ、図14および図15に示されるような、第2GaN層35からなる断面が台形状のファセットが形成される。なお、この第2GaN層35が、本発明の「窒化物系半導体層」の一例である。
【0069】
この後、Gaの供給源であるTMGの供給を停止した後、シランガスを導入する。それによって、第2GaN層35からなるファセットの最表面の状態が変化する。これにより、第2GaN層35からなるファセットの最表面は、後の工程で形成するGaNからなる量子ドット36(図15参照)が形成されやすい状態となる。
【0070】
次に、TMGを適当な条件で導入することによって、上記のような前処理を施した第2GaN層35からなるファセットの表面上に、図15に示されるようなGaNからなる量子ドット36を形成する。
【0071】
さらに、図16に示すように、結晶成長条件を調整することによって、第2GaN層35上およびマスク層34上に、量子ドット36を埋め込むように、第3GaN層37を成長させる。この場合、ファセットによって一部曲げられた第2GaN層35の転位は、量子ドット36によってループ状に閉じ込められる。それによって、転位密度が105cm-2〜106cm-2程度に低減された第3GaN層37が得られる。
【0072】
実施形態では、上記のように、第2GaN層35からなる形成途中のファセットの表面上に、量子ドット36を形成することによって、ファセットによって一部曲げられた転位を量子ドット36による転位ループ効果により低減することができるので、転位低減のために大きなファセットを形成する必要がない。これにより、より薄い膜厚で十分転位を低減することができるので、ウェハの反りをより少なくすることができる。その結果、ウェハの反りに起因する後の工程での不良をより低減することができるので、歩留まりをより向上させることができる。
【0073】
また、第実施形態では、上記のように、ファセットによって一部曲げられた転位を量子ドット36による転位ループ効果により低減することができるので、選択横方向成長のみによって転位低減を行う場合に比べて、より低転位の第3GaN層37を形成することができる。その結果、転位の少ない高品質な第3GaN層37を形成することができる。
【0074】
したがって、第実施形態では、薄い厚みで、かつ、低転位の窒化物系半導体を形成することができる。
【0075】
図17は、上記した第実施形態の窒化物系半導体の形成方法を用いて製造した半導体レーザ素子を示した断面図である。次に、図17を参照して、第実施形態の窒化物系半導体の形成方法を用いて製造した半導体レーザ素子の構造について説明する。
【0076】
実施形態の半導体レーザ素子の構造としては、図16に示した第実施形態による第3GaN層37上に、第1参考形態と同様、n型コンタクト層8、n型クラッド層9、発光層10、p型クラッド層11およびp型コンタクト層12が形成されている。なお、各層8〜12の組成は、第1参考形態と同様である。
【0077】
また、p型コンタクト層12の上面上には、p側電極13が形成されるとともに、一部領域が除去されて露出されたn型コンタクト層8の表面には、n側電極14が形成されている。
【0078】
上記した第実施形態の半導体レーザ素子では、図14〜図16に示した第実施形態の窒化物系半導体の形成方法を用いて形成された転位の少ない高品質な第3GaN層37を下地層として、その上に各層8〜12を形成することによって、各層8〜12において良好な結晶性を実現することができる。これにより、第実施形態では、良好な素子特性を有する半導体レーザ素子を得ることができる。
【0079】
(第実施形態)
図18〜図20は、本発明の第実施形態による窒化物系半導体の形成方法を説明するための断面図である。この第実施形態では、選択横方向成長を用いて、第2GaN層45からなる三角形状のファセットを形成し、その三角形状のファセットの表面上に量子ドット46を形成した例を示している。以下、図18〜図20を参照して、第実施形態による窒化物系半導体の形成方法について説明する。
【0080】
まず、図18に示すように、MOCVD法またはHVPE法などを用いて、第1参考形態と同様、サファイア基板41上に、AlGaNからなるバッファ層42およびGaNからなる第1GaN層43を順次形成する。そして、その第1GaN層43上に、SiO2からなるストライプ状のマスク層44を形成する。なお、第1GaN層43は、本発明の「下地」の一例である。
【0081】
次に、再成長のために、MOCVD装置またはHVPE装置にウェハを導入した後、GaNからなる第2GaN層45を成長させる。この場合、成長初期の第2GaN層45は、マスク層44間に露出した第1GaN層43上に、上方向(c軸方向)に選択的に成長する。これにより、マスク層44の間に露出した第1GaN層43上にのみ、図18に示されるような、第2GaN層45からなる断面が三角形状のファセットが形成される。なお、この第2GaN層45が、本発明の「窒化物系半導体層」の一例である。
【0082】
ここで、Gaの供給源であるTMGの供給を停止した後、シランガスを導入する。それによって、第2GaN層45からなるファセットの最表面の状態が変化する。これにより、第2GaN層45からなるファセットの最表面は、後の工程で形成するGaNからなる量子ドット46(図19参照)が形成されやすい状態となる。
【0083】
次に、TMGを適当な条件で導入することによって、上記のような前処理を施した第2GaN層45からなる三角形状のファセットの表面上に、図19に示されるようなGaNからなる量子ドット46を形成する。
【0084】
さらに、図20に示すように、結晶成長条件を調整することによって、第2GaN層45上に、量子ドット46を埋め込むように、第3GaN層47を成長させる。この場合、ファセットの頂点部付近では、転位は曲げられにくいので、転位が残留する。このファセットの頂点部付近に残留する転位と、ファセットによって一部曲げられた転位とが、量子ドット46によってループ状に閉じ込められる。それによって、転位密度が105cm-2〜106cm-2程度に低減された第3GaN層47が得られる。
【0085】
実施形態では、上記のように、第2GaN層45からなる三角形状のファセットの表面上に、量子ドット46を形成することによって、ファセットの頂点部に残留する転位を量子ドット46による転位ループ効果により低減することができるので、マスク層44間の開口部の上方に存在する転位を低減することができる。
【0086】
また、第実施形態では、第実施形態と同様、ファセットによって一部曲げられた転位を量子ドット46による転位ループ効果により低減することができるので、転位低減のために大きなファセットを形成する必要がない。これにより、より薄い膜厚で十分転位を低減することができるので、ウェハの反りをより少なくすることができる。その結果、ウェハの反りに起因する後の工程での不良をより低減することができるので、歩留まりをより向上させることができる。
【0087】
また、第3実施形態では、第実施形態と同様、ファセットによって一部曲げられた転位を量子ドット46による転位ループ効果により低減することができるので、選択横方向成長のみによって転位低減を行う場合に比べて、より低転位の第3GaN層47を形成することができる。その結果、転位の少ない高品質な第3GaN層47を形成することができる。
【0088】
したがって、第実施形態では、薄い厚みで、かつ、低転位の窒化物系半導体を形成することができる。
【0089】
図21は、上記した第実施形態の窒化物系半導体の形成方法を用いて製造した半導体レーザ素子を示した断面図である。次に、図21を参照して、第実施形態の窒化物系半導体の形成方法を用いて製造した半導体レーザ素子の構造について説明する。
【0090】
実施形態の半導体レーザ素子の構造としては、図20に示した第実施形態による第3GaN層47上に、第1参考形態と同様、n型コンタクト層8、n型クラッド層9、発光層10、p型クラッド層11およびp型コンタクト層12が形成されている。なお、各層8〜12の組成は、第1参考形態と同様である。
【0091】
また、p型コンタクト層12の上面上には、p側電極13が形成されるとともに、一部領域が除去されて露出されたn型コンタクト層8の表面には、n側電極14が形成されている。
【0092】
上記した第実施形態の半導体レーザ素子では、図18〜図20に示した第実施形態の窒化物系半導体の形成方法を用いて形成された転位の少ない高品質な第3GaN層47を下地層として、その上に各層8〜12を形成することによって、各層8〜12において良好な結晶性を実現することができる。これにより、第実施形態では、良好な素子特性を有する半導体レーザ素子を得ることができる。
【0093】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【0094】
たとえば、上記第1〜第2参考形態および第1〜3実施形態では、サファイア基板を基板として用いたが、本発明はこれに限らず、SiC基板、Si基板、GaAs基板またはスピネル基板などを用いても同様の効果を得ることができる。
【0095】
また、上記第1〜第2参考形態および第1〜3実施形態では、マスク層をSiO2によって形成したが、本発明はこれに限らず、SiO2以外のSiNなどの誘電体や高融点金属によってマスク層を形成しても同様の効果を得ることができる。この場合の高融点金属は、特に、融点が、1000℃以上のものであることが好ましい。さらに、マスク層は、SiNなどの誘電体や高融点金属からなる多層膜を用いてもよい。
【0096】
また、上記第1〜第2参考形態および第1〜3実施形態では、バッファ層、第1GaN層、第2GaN層および第3GaN層に不純物元素のドーピングを行っていないが、本発明はこれに限らず、バッファ層、第1GaN層、第2GaN層および第3GaN層にn型不純物のドーピングを行うことによってn型の層としてもよい。
【0097】
【発明の効果】
以上のように、本発明によれば、薄い厚みで、かつ、低転位の窒化物系半導体層を形成することが可能な窒化物系半導体の形成方法を提供することができる。また、薄い厚みで、かつ、低転位の窒化物系半導体層上に形成された良好な素子特性を有する窒化物系半導体素子層を含む窒化物系半導体素子を提供することができる。
【図面の簡単な説明】
【図1】 本発明の第1参考形態による窒化物系半導体の形成方法を説明するための断面図である。
【図2】 本発明の第1参考形態による窒化物系半導体の形成方法を説明するための断面図である。
【図3】 本発明の第1参考形態による窒化物系半導体の形成方法を説明するための断面図である。
【図4】 本発明の第1参考形態による窒化物系半導体の形成方法を説明するための断面図である。
【図5】 本発明の第1参考形態による窒化物系半導体の形成方法を説明するための断面図である。
【図6】 図1〜図5に示した第1参考形態の窒化物系半導体の形成方法を用いて形成した半導体レーザ素子を示した断面図である。
【図7】 本発明の第2参考形態による窒化物系半導体の形成方法を説明するための断面図である。
【図8】 本発明の第2参考形態による窒化物系半導体の形成方法を説明するための断面図である。
【図9】 図7および図8に示した第2参考形態の窒化物系半導体の形成方法を用いて形成した半導体レーザ素子を示した断面図である。
【図10】 本発明の第実施形態による窒化物系半導体の形成方法を説明するための断面図である。
【図11】 本発明の第実施形態による窒化物系半導体の形成方法を説明するための断面図である。
【図12】 本発明の第実施形態による窒化物系半導体の形成方法を説明するための断面図である。
【図13】 図10〜図12に示した第実施形態の窒化物系半導体の形成方法を用いて形成した半導体レーザ素子を示した断面図である。
【図14】 本発明の第実施形態による窒化物系半導体の形成方法を説明するための断面図である。
【図15】 本発明の第実施形態による窒化物系半導体の形成方法を説明するための断面図である。
【図16】 本発明の第実施形態による窒化物系半導体の形成方法を説明するための断面図である。
【図17】 図14〜図16に示した第実施形態の窒化物系半導体の形成方法を用いて形成した半導体レーザ素子を示した断面図である。
【図18】 本発明の第実施形態による窒化物系半導体の形成方法を説明するための断面図である。
【図19】 本発明の第実施形態による窒化物系半導体の形成方法を説明するための断面図である。
【図20】 本発明の第実施形態による窒化物系半導体の形成方法を説明するための断面図である。
【図21】 図18〜図20に示した第実施形態の窒化物系半導体の形成方法を用いて形成した半導体レーザ素子を示した断面図である。
【符号の説明】
3、23、33、43 第1GaN層(下地)
4、24、34、44 マスク層
5、26、35、45 第2GaN層(窒化物系半導体層)
6、16、25、36、46 量子ドット
7、17、37、47 第3GaN層
8 n型コンタクト層(窒化物系半導体素子層)
9 n型クラッド層(窒化物系半導体素子層)
10 発光層(窒化物系半導体素子層)
11 p型クラッド層(窒化物系半導体素子層)
12 p型コンタクト層(窒化物系半導体素子層)

Claims (9)

  1. 下地の上面上に、前記下地の上面の一部が露出するように、マスク層を形成する工程と、
    前記マスク層間に露出された下地の上面上に、窒化物系半導体層を選択横方向成長させることによって、窒化物系半導体層からなるファセットを形成する工程と、
    一つの前記マスク層間に形成された前記窒化物系半導体層からなるファセットの表面上に複数の量子ドットを形成する工程と、
    前記量子ドットを埋め込むように、窒化物系半導体からなる層を成長させる工程とを備えた窒化物系半導体の形成方法。
  2. 基板の上に下地を形成し、前記下地の上面上に、前記下地の上面の一部が露出するように、マスク層を形成する工程と、
    前記マスク層間に露出された下地の上面上に量子ドットを形成する工程と、
    前記露出された下地の上面上に形成された量子ドットの上に、窒化物系半導体層を選択横方向成長させる工程とを備えた、窒化物系半導体の形成方法。
  3. GaNからなる下地の上面上に、前記下地の上面の一部が露出するように、マスク層を形成する工程と、
    前記マスク層間に露出された下地の上面上に量子ドットを形成する工程と、
    前記露出された下地の上面上に形成された量子ドットの上に、窒化物系半導体層を選択横方向成長させる工程とを備えた、窒化物系半導体の形成方法。
  4. 前記量子ドットは、窒化物系半導体を含む、請求項1〜3のいずれか1項に記載の窒化物系半導体の形成方法。
  5. 前記窒化物系半導体層上に、素子領域を有する窒化物系半導体素子層を成長させる工程をさらに備える、請求項1〜4のいずれか1項に記載の窒化物系半導体の形成方法。
  6. マスク層間に露出された下地の上面上に選択横方向成長により形成された窒化物系半導体層からなるファセットを含んだ窒化物系半導体層と、
    一つの前記マスク層間に形成された前記窒化物系半導体層からなるファセットの表面上に形成された複数の量子ドットと、
    前記量子ドットを埋め込むように形成された窒化物系半導体からなる層と、
    前記量子ドットを埋め込むように形成された窒化物系半導体からなる層上に形成され、素子領域を有する窒化物系半導体素子層とを備えた、窒化物系半導体素子。
  7. 基板の上に形成した下地の上面上に、前記下地の上面の一部が露出するように形成されたマスク層と、
    前記マスク層間に露出された下地の上面上に形成された量子ドットと、
    前記露出された下地の上面上に形成された量子ドットの上に、選択横方向成長させることによって形成された窒化物系半導体層とを備えた、窒化物系半導体素子。
  8. GaNからなる下地の上面上に、前記下地の上面の一部が露出するように形成されたマスク層と、
    前記マスク層間に露出された下地の上面上に形成された量子ドットと、
    前記露出された下地の上面上に形成された量子ドットの上に、選択横方向成長させることによって形成された窒化物系半導体層とを備えた、窒化物系半導体素子。
  9. 前記量子ドットは、窒化物系半導体を含む、請求項6〜8のいずれか1項に記載の窒化物系半導体素子。
JP2001140825A 2001-05-11 2001-05-11 窒化物系半導体素子および窒化物半導体の形成方法 Expired - Lifetime JP3819730B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001140825A JP3819730B2 (ja) 2001-05-11 2001-05-11 窒化物系半導体素子および窒化物半導体の形成方法
US10/138,420 US6720196B2 (en) 2001-05-11 2002-05-06 Nitride-based semiconductor element and method of forming nitride-based semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001140825A JP3819730B2 (ja) 2001-05-11 2001-05-11 窒化物系半導体素子および窒化物半導体の形成方法

Publications (2)

Publication Number Publication Date
JP2002335051A JP2002335051A (ja) 2002-11-22
JP3819730B2 true JP3819730B2 (ja) 2006-09-13

Family

ID=18987359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001140825A Expired - Lifetime JP3819730B2 (ja) 2001-05-11 2001-05-11 窒化物系半導体素子および窒化物半導体の形成方法

Country Status (2)

Country Link
US (1) US6720196B2 (ja)
JP (1) JP3819730B2 (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3997827B2 (ja) 2002-04-30 2007-10-24 住友電気工業株式会社 窒化ガリウム成長用基板及び窒化ガリウム成長用基板の製造方法並びに窒化ガリウム基板の製造方法
US6855571B1 (en) * 2003-02-14 2005-02-15 Matsushita Electric Industrial Co., Ltd. Method of producing GaN-based semiconductor laser device and semiconductor substrate used therefor
EP1704596A2 (en) * 2003-09-05 2006-09-27 Dot Metrics Technology, Inc. Quantum dot optoelectronic devices with nanoscale epitaxial lateral overgrowth and methods of manufacture
DE10347292A1 (de) * 2003-10-02 2005-05-12 Univ Berlin Humboldt Halbleitervorrichtung zum Emittieren von Licht
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US20070267722A1 (en) * 2006-05-17 2007-11-22 Amberwave Systems Corporation Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
EP2595175B1 (en) * 2005-05-17 2019-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a lattice-mismatched semiconductor structure with reduced dislocation defect densities
KR101329388B1 (ko) * 2005-07-26 2013-11-14 앰버웨이브 시스템즈 코포레이션 다른 액티브 영역 물질의 집적회로 집적을 위한 솔루션
US8946674B2 (en) * 2005-08-31 2015-02-03 University Of Florida Research Foundation, Inc. Group III-nitrides on Si substrates using a nanostructured interlayer
US7638842B2 (en) * 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators
US20070054467A1 (en) * 2005-09-07 2007-03-08 Amberwave Systems Corporation Methods for integrating lattice-mismatched semiconductor structure on insulators
US9406505B2 (en) * 2006-02-23 2016-08-02 Allos Semiconductors Gmbh Nitride semiconductor component and process for its production
US7777250B2 (en) 2006-03-24 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
US8222057B2 (en) * 2006-08-29 2012-07-17 University Of Florida Research Foundation, Inc. Crack free multilayered devices, methods of manufacture thereof and articles comprising the same
EP2062290B1 (en) 2006-09-07 2019-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Defect reduction using aspect ratio trapping
WO2008036256A1 (en) * 2006-09-18 2008-03-27 Amberwave Systems Corporation Aspect ratio trapping for mixed signal applications
WO2008039495A1 (en) * 2006-09-27 2008-04-03 Amberwave Systems Corporation Tri-gate field-effect transistors formed by aspect ratio trapping
WO2008039534A2 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Quantum tunneling devices and circuits with lattice- mismatched semiconductor structures
US20080187018A1 (en) 2006-10-19 2008-08-07 Amberwave Systems Corporation Distributed feedback lasers formed via aspect ratio trapping
JP5165264B2 (ja) 2007-03-22 2013-03-21 浜松ホトニクス株式会社 窒化物半導体基板
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
US8344242B2 (en) 2007-09-07 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-junction solar cells
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
JP5027743B2 (ja) * 2008-06-20 2012-09-19 浜松ホトニクス株式会社 半導体デバイス、窒化物半導体基板及びその製造方法
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
EP2335273A4 (en) 2008-09-19 2012-01-25 Taiwan Semiconductor Mfg FORMATION OF EQUIPMENT BY EXCESSIVE GROWTH OF THE EPITAXIAL LAYER
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
US8629446B2 (en) 2009-04-02 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Devices formed from a non-polar plane of a crystalline material and method of making the same
EP2362412B1 (en) 2010-02-19 2020-04-08 Samsung Electronics Co., Ltd. Method of growing nitride semiconductor
US8592292B2 (en) * 2010-09-02 2013-11-26 National Semiconductor Corporation Growth of multi-layer group III-nitride buffers on large-area silicon substrates and other substrates
US8980730B1 (en) 2010-09-14 2015-03-17 Stc.Unm Selective nanoscale growth of lattice mismatched materials
CN102254800A (zh) * 2011-06-21 2011-11-23 清华大学 一种GaN基量子点的外延生长方法
JP5296255B1 (ja) 2012-11-21 2013-09-25 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP6503049B2 (ja) * 2013-06-27 2019-04-17 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP6270536B2 (ja) * 2013-06-27 2018-01-31 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP2020098283A (ja) * 2018-12-18 2020-06-25 日本電信電話株式会社 光導波路とその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4522661A (en) * 1983-06-24 1985-06-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Low defect, high purity crystalline layers grown by selective deposition
JP3448450B2 (ja) * 1996-04-26 2003-09-22 三洋電機株式会社 発光素子およびその製造方法
KR19980079320A (ko) * 1997-03-24 1998-11-25 기다오까다까시 고품질 쥐에이엔계층의 선택성장방법, 고품질 쥐에이엔계층 성장기판 및 고품질 쥐에이엔계층 성장기판상에 제작하는 반도체디바이스
US6051849A (en) * 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
US6657232B2 (en) * 2000-04-17 2003-12-02 Virginia Commonwealth University Defect reduction in GaN and related materials
US20020136932A1 (en) * 2001-03-21 2002-09-26 Seikoh Yoshida GaN-based light emitting device

Also Published As

Publication number Publication date
US6720196B2 (en) 2004-04-13
JP2002335051A (ja) 2002-11-22
US20020167028A1 (en) 2002-11-14

Similar Documents

Publication Publication Date Title
JP3819730B2 (ja) 窒化物系半導体素子および窒化物半導体の形成方法
JP3592553B2 (ja) 窒化ガリウム系半導体装置
US6348096B1 (en) Method for manufacturing group III-V compound semiconductors
US7176497B2 (en) Group III nitride compound semiconductor
JP3139445B2 (ja) GaN系半導体の成長方法およびGaN系半導体膜
JP3863720B2 (ja) 窒化物系半導体素子および窒化物系半導体の形成方法
JP4529846B2 (ja) Iii−v族窒化物系半導体基板及びその製造方法
JP2002164296A (ja) 半導体基材及びその作製方法
JPH11145516A (ja) 窒化ガリウム系化合物半導体の製造方法
JP2002270516A (ja) Iii族窒化物半導体の成長方法、iii族窒化物半導体膜およびそれを用いた半導体素子
JPH11251632A (ja) GaN系半導体素子の製造方法
JP5103014B2 (ja) マスクを通るラテラル成長による窒化ガリウム基板の製造
JP3196833B2 (ja) Iii−v族化合物半導体の成長方法及びこの方法を用いた半導体発光素子の製造方法
JP2000223417A (ja) 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
JP2001284266A (ja) Iii族窒化物系化合物半導体の製造方法及びiii族窒化物系化合物半導体素子
JP3934320B2 (ja) GaN系半導体素子とその製造方法
JP3634255B2 (ja) 窒化物半導体素子のエピタキシャル成長
JP4381397B2 (ja) 窒化物系半導体素子および窒化物系半導体の形成方法
JP4817522B2 (ja) 窒化物系半導体層素子および窒化物系半導体の形成方法
JP2001345282A (ja) Iii族窒化物系化合物半導体の製造方法及びiii族窒化物系化合物半導体素子
JP3642001B2 (ja) 窒化物半導体素子、窒化物半導体結晶の作製方法および窒化物半導体基板
JP2002252422A (ja) 窒化物系半導体素子および窒化物半導体の形成方法
JP2003101157A (ja) 半導体装置及びその製造方法
JP4416761B2 (ja) 窒化物系半導体素子および窒化物系半導体の形成方法
JP4158760B2 (ja) GaN系半導体膜およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060615

R151 Written notification of patent or utility model registration

Ref document number: 3819730

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090623

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130623

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130623

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term