JP3819730B2 - 窒化物系半導体素子および窒化物半導体の形成方法 - Google Patents

窒化物系半導体素子および窒化物半導体の形成方法 Download PDF

Info

Publication number
JP3819730B2
JP3819730B2 JP2001140825A JP2001140825A JP3819730B2 JP 3819730 B2 JP3819730 B2 JP 3819730B2 JP 2001140825 A JP2001140825 A JP 2001140825A JP 2001140825 A JP2001140825 A JP 2001140825A JP 3819730 B2 JP3819730 B2 JP 3819730B2
Authority
JP
Japan
Prior art keywords
nitride
layer
based semiconductor
gan
quantum dots
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001140825A
Other languages
English (en)
Other versions
JP2002335051A (ja
Inventor
竜也 國里
康彦 野村
隆司 狩野
広樹 大保
雅幸 畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001140825A priority Critical patent/JP3819730B2/ja
Priority to US10/138,420 priority patent/US6720196B2/en
Publication of JP2002335051A publication Critical patent/JP2002335051A/ja
Application granted granted Critical
Publication of JP3819730B2 publication Critical patent/JP3819730B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、窒化物系半導体素子および窒化物系半導体の形成方法に関し、より特定的には、ＧａＮ（窒化ガリウム）、ＡｌＮ（窒化アルミニウム）、ＩｎＮ（窒化インジウム）、ＢＮ（窒化ホウ素）もしくはＴｌＮ（窒化タリウム）、または、これらの混晶などのIII−Ｖ族窒化物系半導体（以下、窒化物系半導体と呼ぶ）、および、これらの混晶にＡｓ、ＰおよびＳｂの少なくとも１つの元素を含む混晶などのIII−Ｖ族窒化物系半導体からなる化合物半導体層を有する窒化物系半導体素子および窒化物系半導体の形成方法に関する。
【０００２】
【従来の技術】
近年、発光ダイオード素子などの半導体発光素子やトランジスタなどの電子素子に用いられる半導体素子として、ＧａＮ系化合物半導体を利用した半導体素子の開発が盛んに行われている。このようなＧａＮ系半導体素子の製造の際には、ＧａＮからなる基板の製造が困難であるため、サファイア、ＳｉＣ、ＳｉまたはＧａＡｓなどからなる基板上に、ＧａＮ系半導体層をエピタキシャル成長させている。
【０００３】
この場合、サファイアなどの基板とＧａＮとでは、格子定数が異なるため、サファイアなどの基板上に成長させたＧａＮ系半導体層では、基板から上下方向に延びる貫通転位（格子欠陥）が存在している。この格子欠陥の転位密度は、１０9ｃｍ-2程度である。このようなＧａＮ系半導体層における転位は、半導体素子の素子特性の劣化および信頼性の低下を招く。
【０００４】
そこで、上記のようなＧａＮ系半導体層における転位を低減する方法として、従来、選択横方向成長（ＥＬＯ：Ｅｐｉｔａｘｙｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ）が提案されている。この選択横方向成長については、たとえば、応用電子物性分科会誌第４巻（１９９８）の第５３頁〜第５８頁および第２１０頁〜第２１５頁などに開示されている。
【０００５】
上記のような選択横方向成長を用いたＧａＮ系半導体層の形成方法としては、まず、下地上の所定領域に、選択成長用マスクを形成する。そして、下地の露出した部分からＧａＮ系半導体層を選択横方向成長させる。この場合、下地の露出した部分から、断面が三角形状のファセット構造を有するＧａＮ系半導体層が上方向に成長された後、そのファセットが選択成長マスク上を横方向成長する。それによって、ファセットが選択成長マスク上で合体して、連続膜となる。これにより、下地および選択成長用マスク上に、平坦なＧａＮ系半導体層が形成される。このような選択横方向成長によって得られるＧａＮ系半導体層には、下地の結晶欠陥が一部しか伝播しないため、転位密度を１０7ｃｍ-2程度まで低減することができる。
【０００６】
また、従来、量子ドットによる転位ループ効果を利用してＧａＮ系半導体層の転位を低減する方法が開発されている。この方法は、たとえば、Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｖｏｌ．３９（２０００）Ｌ８３１−８３４などに開示されている。上記した従来の量子ドットによる転位ループ効果を利用した方法では、下地の転位は、量子ドットにループ状に閉じ込められることによって、ＧａＮ半導体層には一部しか伝播されない。これにより、転位の低減されたＧａＮ系半導体層を形成することができる。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記した従来の選択横方向成長を用いて窒化物系半導体の転位を低減する方法および量子ドットを用いて転位を低減する方法では、以下のような問題点があった。
【０００８】
まず、上記した従来の選択横方向成長を用いて窒化物系半導体の転位密度を低減する方法では、選択成長マスクの中央部上で窒化物系半導体層の横方向成長層（ファセット）が合体（結合）するため、選択成長マスクの中央部上方（ファセットの結合部上方）に転位密度の比較的高い部分が形成されるという不都合があった。また、ファセットの頂点部付近の転位密度が比較的高いため、選択成長マスクの開口部の中央上方（ファセットの頂点部付近）に比較的転位密度の高い部分が形成されるという不都合もあった。
【０００９】
そこで、従来、上記のような不都合を解決するため、選択横方向成長を繰り返すことによって、転位をより低減する方法が、たとえば、Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｖｏｌ．３９（２０００）Ｌ６４７−６５０などに提案されている。この従来の提案された方法では、下地上に形成された選択成長マスク上に、１回目の選択横方向成長により第１ＧａＮ系半導体層を形成した後、その第１ＧａＮ系半導体層上に選択成長マスク層を形成する。そして、この第１ＧａＮ系半導体層上に、２回目の選択横方向成長により第２ＧａＮ系半導体層を形成することによって、第１ＧａＮ系半導体層に比べて、さらに転位密度が低減された第２ＧａＮ系半導体層を形成することができる。上記のような選択横方向成長を繰り返して行うことによって、より転位の低減されたＧａＮ系半導体層を形成することができる。
【００１０】
しかしながら、上記した従来の提案された方法では、選択横方向成長を繰り返し行う必要があるため、ＧａＮ系半導体層を形成する工程が複雑になるという問題点があった。
【００１１】
また、上記した従来の提案された方法では、選択横方向成長を繰り返し行うことによって、複数のＧａＮ系半導体層を形成する必要があった。このため、ウェハの膜厚が大きくなるので、ウェハの反りを招くという不都合が生じる。それによって、後の工程で、ウェハの反りに起因した不良が増加し、その結果、歩留まりが低下するという問題点があった。
【００１２】
また、上記した従来の量子ドットによる転位ループ効果を利用してＧａＮ系半導体層の転位を低減する方法では、転位密度を１０8ｃｍ-2程度までしか低減することができないという問題点があった。
【００１３】
この発明は、上記のような課題を解決するためになされたものであり、
この発明の１つの目的は、薄い厚みで、かつ、低転位の窒化物系半導体層を形成することが可能な窒化物系半導体の形成方法を提供することである。
【００１４】
この発明のもう１つの目的は、薄い厚みで、かつ、低転位の窒化物系半導体層を含む良好な素子特性を有する窒化物系半導体素子を提供することである。
【００１５】
【課題を解決するための手段】
この発明の一の局面による窒化物系半導体の形成方法は、下地の上面上に、窒化物系半導体層を選択横方向成長させる工程と、選択横方向成長された窒化物系半導体層上に、量子ドットを形成する工程とを備えている。
【００１６】
この一の局面による窒化物系半導体の形成方法では、上記のように、下地の上面上に窒化物系半導体層を選択横方向成長させるとともに、その選択横方向成長された窒化物系半導体層上に量子ドットを形成することによって、選択横方向成長により低減された転位を、量子ドットによる転位ループ効果によりさらに低減することができる。これにより、選択横方向成長のみによって転位低減を行う場合に比べて、より低転位の窒化物系半導体を形成することができる。その結果、転位の少ない高品質な窒化物系半導体を形成することができる。また、選択横方向成長の転位低減効果と量子ドットの転位低減効果とによって、１回の選択横方向成長でも、十分に転位を低減することができるので、十分な転位低減効果を得るために選択横方向成長を繰り返す必要がない。これにより、選択横方向成長を繰り返す場合に比べて、窒化物系半導体層の膜厚を低減することができるので、ウェハの反りを少なくすることができる。その結果、ウェハの反りに起因する後の工程での不良を低減することができるので、歩留まりを向上させることができる。
【００１７】
上記一の局面による窒化物系半導体の形成方法において、好ましくは、下地の上面上に、下地の上面の一部が露出するように、マスク層を形成する工程をさらに備え、窒化物系半導体層を選択横方向成長させる工程は、マスク層間に露出された下地の上面上に、窒化物系半導体層を選択横方向成長させることによって、窒化物系半導体層からなるファセットを形成する工程を含み、量子ドットを形成する工程は、窒化物系半導体層からなるファセットの表面上に量子ドットを形成する工程を含む。このように構成すれば、ファセットによって一部曲げられた転位を量子ドットによる転位ループ効果により低減することができるので、転位低減のために大きなファセットを形成する必要がない。これにより、より薄い膜厚で十分転位を低減することができるので、ウェハの反りをより少なくすることができる。その結果、ウェハの反りに起因する後の工程での不良をより低減することができるので、歩留まりをより向上させることができる。また、ファセットの頂点部に残留する転位を量子ドットによる転位ループ効果により低減することができるので、マスク間の開口部の中央上方に存在する転位を低減することができる。
【００１８】
この発明の他の局面による窒化物系半導体の形成方法は、下地の上面上に、下地の上面の一部が露出するように、マスク層を形成する工程と、マスク層間に露出された下地の上面上に量子ドットを形成する工程と、露出された下地の上面上に形成された量子ドットの上に、窒化物系半導体層を選択横方向成長させる工程とを備える。
【００１９】
この他の局面による窒化物系半導体の形成方法では、上記のように、窒化物系半導体層の選択横方向成長前に、窒化物系半導体層の選択横方向成長界面であるマスク層間に露出された下地の上面上に量子ドットが形成されるので、量子ドットによる転位ループ効果によって低減された転位を、その後の選択横方向成長によってより低減することができる。これにより、選択横方向成長のみによって転位低減を行う場合に比べて、より低転位の窒化物系半導体を形成することができる。その結果、転位の少ない高品質な窒化物系半導体を形成することができる。また、選択横方向成長の転位低減効果と量子ドットの転位低減効果とによって、１回の選択横方向成長でも、十分に転位を低減することができるので、十分な転位低減効果を得るために、選択横方向成長を繰り返す必要がない。これにより、選択横方向成長を繰り返す場合に比べて、窒化物系半導体層の膜厚を低減することができるので、ウェハの反りを少なくすることができる。その結果、ウェハの反りに起因する後の工程での不良を低減することができるので、歩留まりを向上させることができる。
【００２０】
上記した窒化物系半導体の形成方法のいずれかの構成において、好ましくは、量子ドットは、窒化物系半導体を含む。このように構成すれば、量子ドットを容易に作成することができる。
【００２１】
上記した窒化物系半導体の形成方法のいずれかの構成において、好ましくは、
窒化物系半導体層上に、素子領域を有する窒化物系半導体素子層を成長させる工程をさらに備える。このように構成すれば、薄い膜厚で良好に転位が低減された窒化物系半導体層を下地層として、素子領域を有する窒化物系半導体素子層が形成されるので、良好な素子特性を有する窒化物系半導体素子を容易に形成することができる。
【００２２】
この発明のさらに他の局面による窒化物系半導体素子は、下地の上面上に選択横方向成長により形成された窒化物系半導体層と、窒化物系半導体層上に形成された量子ドットと、窒化物系半導体層上に形成され、素子領域を有する窒化物系半導体素子層とを備えている。
【００２３】
このさらに他の局面による窒化物系半導体素子では、上記のように、選択横方向成長された窒化物系半導体層と、窒化物系半導体層上に形成された量子ドットとを設けることにより、選択横方向成長により低減された窒化物系半導体層の転位を、量子ドットによる転位ループ効果によってさらに低減することができる。これにより、選択横方向成長のみによって転位低減を行う場合に比べて、より低転位の窒化物系半導体を形成することができる。その結果、転位の少ない高品質な窒化物系半導体を形成することができる。また、選択横方向成長の転位低減効果と量子ドットの転位低減効果とによって、１回の選択横方向成長でも、十分に転位を低減することができるので、十分な転位低減効果を得るために選択横方向成長を繰り返す必要がない。これにより、選択横方向成長を繰り返す場合に比べて、窒化物系半導体層の膜厚を低減することができるので、ウェハの反りを少なくすることができる。その結果、ウェハの反りに起因する後の工程での不良を低減することができるので、歩留まりを向上させることができる。そして、そのような転位の少ない高品質な窒化物系半導体層上に、素子領域を有する窒化物系半導体素子層を成長させれば、容易に、良好な素子特性を有する窒化物系半導体素子を得ることができる。
【００２４】
上記さらに他の局面による窒化物系半導体素子において、好ましくは、窒化物系半導体層は、選択横方向成長により形成された窒化物系半導体層からなるファセットを含み、量子ドットは、窒化物系半導体層からなるファセットの表面上に形成されている。このように構成すれば、ファセットによって一部曲げられた転位を量子ドットによる転位ループ効果により低減することができるので、転位低減のために大きなファセットを形成する必要がない。これにより、より薄い膜厚で十分転位を低減することができるので、ウェハの反りをより少なくすることができる。その結果、歩留まりをより向上させることができる。また、ファセットの頂点部に残留する転位を量子ドットによる転位ループ効果により低減することができるので、マスク間の開口部の中央上方に存在する転位を低減することができる。
【００２５】
この発明の別の局面による窒化物系半導体素子は、下地の上面上に、下地の上面の一部が露出するように形成されたマスク層と、マスク層間に露出された下地の上面上に形成された量子ドットと、露出された下地の上面上に形成された量子ドットの上に、選択横方向成長させることによって形成された窒化物系半導体層とを備えている。
【００２６】
この別の局面による窒化物系半導体素子では、上記のように、窒化物系半導体層の選択横方向成長界面であるマスク層間に露出された下地の上面上に量子ドットを形成することによって、量子ドットによる転位ループ効果によって低減された転位を、その後の選択横方向成長によってより低減することができる。これにより、選択横方向成長のみによって転位低減を行う場合に比べて、より低転位の窒化物系半導体を形成することができる。その結果、転位の少ない高品質な窒化物系半導体を形成することができる。また、選択横方向成長の転位低減効果と量子ドットの転位低減効果とによって、１回の選択横方向成長でも、十分に転位を低減することができるので、十分な転位低減効果を得るために選択横方向成長を繰り返す必要がない。これにより、選択横方向成長を繰り返す場合に比べて、窒化物系半導体層の膜厚を低減することができるので、ウェハの反りを少なくすることができる。その結果、ウェハの反りに起因する後の工程での不良を低減することができるので、歩留まりを向上させることができる。
【００２７】
上記した窒化物系半導体素子のいずれかの構成において、好ましくは、量子ドットは、窒化物系半導体を含む。このように構成すれば、量子ドットを容易に作成することができる。
【００２８】
【発明の実施の形態】
以下、本発明を具体化した実施形態および参考形態を図面に基づいて説明する。
【００２９】
（第１参考形態）
図１〜図５は、本発明の第１参考形態による窒化物系半導体の形成方法を説明するための断面図である。図１〜図５を参照して、第１参考形態による窒化物系半導体の形成方法について説明する。
【００３０】
まず、図１に示すように、サファイア基板１のＣ（０００１）面上に、ＭＯＣＶＤ法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；有機金属気相成長法）またはＨＶＰＥ法（Ｈｙｄｒｉｄｅ Ｖａｐｅｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ；ハライド気相成長法）などを用いて、数十ｎｍの膜厚を有するＡｌxＧａ1-xＮ（０≦ｘ≦１）からなるバッファ層２、および、約３μｍ〜約４μｍの膜厚を有するＧａＮからなる第１ＧａＮ層３を順次形成する。そして、その第１ＧａＮ層３上に、選択成長マスクとして、約２００ｎｍの膜厚を有するＳｉＯ2からなるストライプ状（細長状）のマスク層４を形成する。なお、第１ＧａＮ層３は、本発明の「下地」の一例である。
【００３１】
次に、図２に示すように、再成長のために、ＭＯＣＶＤ装置またはＨＶＰＥ装置にウェハを導入した後、ＧａＮからなる第２ＧａＮ層５を形成する。この場合、ＳｉＯ2からなるマスク層４上には、ＧａＮ層は成長しにくい。このため、成長初期の第２ＧａＮ層５は、ＳｉＯ2からなるマスク層４の間に露出した第１ＧａＮ層３上に、上方向（ｃ軸方向）に選択的に成長する。これにより、ＳｉＯ2からなるマスク層４の間に露出した第１ＧａＮ層３上にのみ、図２に示されるような、断面が三角形状のファセット構造を有する第２ＧａＮ層５が形成される。
【００３２】
そして、さらに、第２ＧａＮ層５の成長が進むと、第２ＧａＮ層５は、横方向に成長する。この横方向成長によって、マスク層４上にも第２ＧａＮ層５が形成される。そして、最終的には、ファセット構造の各第２ＧａＮ層５が合体する。上記のような選択横方向成長によって、図３に示されるような、上面が平坦な連続膜からなる第２ＧａＮ層５が形成される。この第２ＧａＮ層５では、第１ＧａＮ層３に比べて、全体的な転位は低減される。しかし、ファセットが合体するマスク層４の中央部上方、および、ファセットの頂点部付近であるマスク層４間の開口部の中央部上方に転位が残留している。なお、この第２ＧａＮ層５が、本発明の「窒化物系半導体層」の一例である。
【００３３】
ここで、Ｇａの供給源であるＴＭＧ（トリメチルガリウム）の供給を停止した後、シランガス（ＳｉＨ4）などのＳｉ源を導入する。それによって、第２ＧａＮ層５の最表面の状態が変化する。これにより、第２ＧａＮ層５の最表面は、後の工程で形成するＧａＮからなる量子ドット６（図４参照）が形成されやすい状態となる。
【００３４】
次に、ＴＭＧを適当な条件で導入することによって、上記のような前処理を施した第２ＧａＮ層５の表面上に、図４に示されるようなＧａＮからなる量子ドット６を形成する。
【００３５】
さらに、図５に示すように、結晶成長条件を調整することによって、第２ＧａＮ層５上に、量子ドット６を埋め込むように、第３ＧａＮ層７を形成する。この場合、マスク層４の中央部上方とマスク層４間の開口部の中央部上方とに残留する転位は、量子ドット６によってループ状に閉じ込められる。それによって、転位密度が１０5ｃｍ-2〜１０6ｃｍ-2程度に低減された第３ＧａＮ層７が得られる。
【００３６】
第１参考形態では、上記のように、選択横方向成長により第２ＧａＮ層５を形成するとともに、その第２ＧａＮ層５上に量子ドット６を形成した後、第２ＧａＮ層５および量子ドット６上に、第３ＧａＮ層７を形成することによって、選択横方向成長により第２ＧａＮ層５において低減された転位を、量子ドット６による転位ループ効果によりさらに低減することができる。これにより、選択横方向成長のみによって転位低減を行う場合に比べて、より低転位の第３ＧａＮ層７を形成することができる。その結果、転位の少ない高品質な第３ＧａＮ層７を形成することができる。
【００３７】
また、第１参考形態では、選択横方向成長の転位低減効果と、量子ドット６の転位低減効果とによって、１回の選択横方向成長でも、十分に転位を低減することができるので、十分な転位低減効果を得るために選択横方向成長を繰り返す必要がない。これにより、選択横方向成長を繰り返す場合に比べて、窒化物系半導体層（ＧａＮ層）の膜厚を低減することができるので、ウェハの反りを少なくすることができる。その結果、ウェハの反りに起因する後の工程での不良を低減することができるので、歩留まりを向上させることができる。
【００３８】
したがって、第１参考形態では、薄い厚みで、かつ、低転位の窒化物系半導体を形成することができる。
【００３９】
図６は、上記した第１参考形態の窒化物系半導体の形成方法を用いて製造した半導体レーザ素子を示した断面図である。次に、図６を参照して、第１参考形態の窒化物系半導体の形成方法を用いて製造した半導体レーザ素子の構造について説明する。
【００４０】
第１参考形態の半導体レーザ素子の構造としては、図５に示した第１参考形態による第３ＧａＮ層７上に、図６に示すように、ｎ型ＧａＮからなるｎ型コンタクト層８、ｎ型ＡｌＧａＮからなるｎ型クラッド層９および発光層１０が形成されている。発光層１０上には、ｐ型ＡｌＧａＮからなるｐ型クラッド層１１が凸部を有するように形成されている。ｐ型クラッド層１１の凸部の上面上の全面と接触するように、ｐ型ＧａＮからなるｐ型コンタクト層１２が形成されている。また、ｐ型コンタクト層１２の露出された上面上には、ｐ側電極１３が形成されている。また、ｐ型クラッド層１２からｎ型コンタクト層８までの一部領域が除去されている。そのｎ型コンタクト層８の露出した表面には、ｎ側電極１４が形成されている。
【００４１】
なお、ｎ型コンタクト層８、ｎ型クラッド層９、発光層１０、ｐ型クラッド層１１およびｐ型コンタクト層１２は、「素子領域を有する窒化物系半導体素子層」の一例である。
【００４２】
上記した第１参考形態の半導体レーザ素子では、図１〜図５に示した第１参考形態の窒化物系半導体の形成方法を用いて形成された転位の少ない高品質な第３ＧａＮ層７を下地層として、その上に各層８〜１２を形成することによって、各層８〜１２において良好な結晶性を実現することができる。これにより、第１参考形態では、良好な素子特性を有する半導体レーザ素子を得ることができる。
【００４３】
（第２参考形態）
図７および図８は、本発明の第２参考形態による窒化物系半導体の形成方法を説明するための断面図である。この第２参考形態では、第１参考形態の第２ＧａＮ層５の上面上の、マスク層４の中央部上方およびマスク層４間の開口部の中央部上方にのみ量子ドット１６を形成した例を示している。以下、図７および図８を参照して、第２参考形態による窒化物系半導体の形成方法について説明する。
【００４４】
まず、第１参考形態の図１〜図３に示すプロセスと同様のプロセスを用いて、サファイア基板１上に、ＡｌＧａＮからなるバッファ層２、ＧａＮからなる第１ＧａＮ層３、および、ＳｉＯ2からなるマスク層４を順次形成する。そして、第１ＧａＮ層３およびマスク層４上に、選択横方向成長によりＧａＮからなる第２ＧａＮ層５を形成する。
【００４５】
この後、第２参考形態では、図７に示すように、電子ビーム蒸着装置内で、フォトリソグラフィ技術を用いて、第２ＧａＮ層５上に、約３０ｎｍの膜厚を有するＳｉＯ2からなるストライプ状のマスク層１５を形成する。このマスク層１５は、第２ＧａＮ層５において、マスク層４の中央部上方およびマスク層４間の開口部の中央部上方の比較的転位密度の高い部分以外の部分を覆うように形成する。そして、第２ＧａＮ層５上のマスク層１５が形成されていない部分、すなわち、マスク層４の中央部上方およびマスク層４間の開口部の上方の比較的転位密度の高い部分を覆うように、ＧａＮからなる量子ドット１６を形成する。その後、約１２００℃以上の温度に上昇させて、水素を流すことによって、ＳｉＯ2からなるマスク層１５のみを除去する。
【００４６】
次に、図８に示すように、結晶成長条件を調整することによって、第２ＧａＮ層５上に、量子ドット１６を埋め込むように、第３ＧａＮ層１７を形成する。この場合、マスク層４の中央部上方とマスク層４間の開口部の中央部上方とに残留する転位は、量子ドット１６によってループ状に閉じ込められる。それによって、転位密度が１０5ｃｍ-2〜１０6ｃｍ-2程度に低減された第３ＧａＮ層１７が得られる。
【００４７】
第２参考形態では、上記のように、第２ＧａＮ層５上の、マスク層４の中央部上方およびマスク層４間の開口部の中央部上方に量子ドット１６を形成することによって、第２ＧａＮ層５の選択横方向成長により発生したマスク層４の中央部上方およびマスク層４間の開口部の中央部上方とに存在する転位を、量子ドット１６による転位ループ効果により低減することができる。これにより、選択横方向成長を繰り返すことなく、１回の選択横方向成長でウェハ全面の転位を低減することができる。このため、薄い膜厚で十分転位を低減することができるので、ウェハの反りを少なくすることができる。その結果、ウェハの反りに起因する後の工程での不良を低減することができるので、歩留まりを向上させることができる。
【００４８】
また、第２参考形態では、上記のように、選択横方向成長により第２ＧａＮ層５を形成するとともに、その第２ＧａＮ層５上に、第２ＧａＮ層５の比較的転位密度の高い部分を覆うように、量子ドット１６を形成した後、第２ＧａＮ層５および量子ドット１６上に、第３ＧａＮ層１７を形成することによって、選択横方向成長により第２ＧａＮ層５において低減された転位を、量子ドット１６による転位ループ効果によりさらに低減することができる。これにより、選択横方向成長のみによって転位低減を行う場合に比べて、より低転位の第３ＧａＮ層１７を形成することができる。その結果、転位の少ない高品質な第３ＧａＮ層１７を形成することができる。
【００４９】
したがって、第２参考形態では、薄い厚みで、かつ、低転位の窒化物系半導体を形成することができる。
【００５０】
図９は、上記した第２参考形態の窒化物系半導体の形成方法を用いて製造した半導体レーザ素子を示した断面図である。次に、図９を参照して、第２参考形態の窒化物系半導体の形成方法を用いて製造した半導体レーザ素子の構造について説明する。
【００５１】
第２参考形態の半導体レーザ素子の構造としては、図８に示した第２参考形態による第３ＧａＮ層１７上に、第１参考形態と同様、ｎ型コンタクト層８、ｎ型クラッド層９、発光層１０、ｐ型クラッド層１１およびｐ型コンタクト層１２が形成されている。なお、各層８〜１２の組成は、第１参考形態と同様である。
【００５２】
また、ｐ型コンタクト層１２の上面上には、ｐ側電極１３が形成されるとともに、一部領域が除去されて露出されたｎ型コンタクト層８の表面には、ｎ側電極１４が形成されている。
【００５３】
上記した第２参考形態の半導体レーザ素子では、図７および図８に示した第２参考形態の窒化物系半導体の形成方法を用いて形成された転位の少ない高品質な第３ＧａＮ層１７を下地層として、その上に各層８〜１２を形成することによって、各層８〜１２において良好な結晶性を実現することができる。これにより、第２参考形態では、良好な素子特性を有する半導体レーザ素子を得ることができる。
【００５４】
（第１実施形態）
図１０〜図１２は、本発明の第１実施形態による窒化物系半導体の形成方法を説明するための断面図である。この第１実施形態では、選択成長マスクとしてのマスク層２４間に露出した第１ＧａＮ層２３上に、量子ドット２５を形成した後、選択横方向成長により第２ＧａＮ層２６を形成した例を示している。以下、図１０〜図１２を参照して、第１実施形態による窒化物系半導体の形成方法について説明する。
【００５５】
まず、図１０に示すように、ＭＯＣＶＤ法またはＨＶＰＥ法などを用いて、第１参考形態と同様、サファイア基板２１上に、ＡｌＧａＮからなるバッファ層２２およびＧａＮからなる第１ＧａＮ層２３を順次形成する。そして、その第１ＧａＮ層２３上に、ＳｉＯ2からなるストライプ状のマスク層２４を形成する。なお、第１ＧａＮ層２３は、本発明の「下地」の一例である。
【００５６】
この後、第１実施形態では、再成長のために、ＭＯＣＶＤ装置またはＨＶＰＥ装置にウェハを導入した後、マスク層２４間に露出された第１ＧａＮ層２３の上面上に、量子ドット２５を形成する。
【００５７】
次に、図１１に示すように、第１ＧａＮ層２３上に、ＧａＮからなる第２ＧａＮ層２６を形成する。この場合、ＳｉＯ2からなるマスク層２４上には、ＧａＮ層は成長しにくい。このため、成長初期の第２ＧａＮ層２６は、量子ドット２５間に露出された第１ＧａＮ層２３から、上方向（ｃ軸方向）に選択的に成長する。これにより、ＳｉＯ2からなるマスク層２４間の開口部の第１ＧａＮ層２３上にのみ、図１１に示されるような、断面が三角形状のファセット構造を有する第２ＧａＮ層２６が形成される。
【００５８】
そして、さらに、第２ＧａＮ層２６の成長が進むと、第２ＧａＮ層２６は、横方向に成長する。この横方向成長によって、マスク層２４上にも第２ＧａＮ層２６が形成される。そして、最終的には、ファセット構造の各第２ＧａＮ層２６が合体する。上記のような選択横方向成長によって、図１２に示されるような、上面が平坦な連続膜からなる第２ＧａＮ層２６が、量子ドット２５を埋め込むように形成される。なお、この第２ＧａＮ層２６が、本発明の「窒化物系半導体層」の一例である。
【００５９】
第１実施形態では、上記のように、第２ＧａＮ層２６の選択横方向成長前に、第２ＧａＮ層２６の選択横方向成長界面であるマスク層２４間に露出された第１ＧａＮ層２３の上面上に、量子ドット２５を形成することによって、量子ドット２５による転位ループ効果によって低減された転位を、その後の選択横方向成長によってより低減することができる。これにより、選択横方向成長のみによって転位低減を行う場合に比べて、より低転位の第２ＧａＮ層２６を形成することができる。その結果、転位の少ない高品質な第２ＧａＮ層２６を形成することができる。
【００６０】
また、第１実施形態では、上記のように、選択横方向成長の転位低減効果と量子ドット２５の転位低減効果とによって、１回の選択横方向成長でも、十分に転位を低減することができるので、十分な転位低減効果を得るために、選択横方向成長を繰り返す必要がない。これにより、選択横方向成長を繰り返す場合に比べて、窒化物系半導体層（ＧａＮ層）の膜厚を低減することができるので、ウェハの反りを少なくすることができる。その結果、ウェハの反りに起因する後の工程での不良を低減することができるので、歩留まりを向上させることができる。
【００６１】
したがって、第１実施形態では、薄い厚みで、かつ、低転位の窒化物系半導体を形成することができる。
【００６２】
図１３は、上記した第１実施形態の窒化物系半導体の形成方法を用いて製造した半導体レーザ素子を示した断面図である。次に、図１３を参照して、第１実施形態の窒化物系半導体の形成方法を用いて製造した半導体レーザ素子の構造について説明する。
【００６３】
第１実施形態の半導体レーザ素子の構造としては、図１２に示した第１実施形態による第２ＧａＮ層２６上に、第１参考形態と同様、ｎ型コンタクト層８、ｎ型クラッド層９、発光層１０、ｐ型クラッド層１１およびｐ型コンタクト層１２が形成されている。なお、各層８〜１２の組成は、第１参考形態と同様である。
【００６４】
また、ｐ型コンタクト層１２の上面上には、ｐ側電極１３が形成されるとともに、一部領域が除去されて露出されたｎ型コンタクト層８の表面には、ｎ側電極１４が形成されている。
【００６５】
上記した第１実施形態の半導体レーザ素子では、図１０〜図１２に示した第１実施形態の窒化物系半導体の形成方法を用いて形成された転位の少ない高品質な第２ＧａＮ層２６を下地層として、その上に各層８〜１２を形成することによって、各層８〜１２において良好な結晶性を実現することができる。これにより、第１実施形態では、良好な素子特性を有する半導体レーザ素子を得ることができる。
【００６６】
（第２実施形態）
図１４〜図１６は、本発明の第２実施形態による窒化物系半導体の形成方法を説明するための断面図である。この第２実施形態では、選択横方向成長において、第２ＧａＮ層３５からなるファセットを形成する際に、形成途中の台形状のファセットの表面に量子ドット３６を形成した例を示している。以下、図１４〜図１６を参照して、第２実施形態による窒化物系半導体の形成方法について説明する。
【００６７】
まず、図１４に示すように、ＭＯＣＶＤ法またはＨＶＰＥ法などを用いて、第１参考形態と同様、サファイア基板３１上に、ＡｌＧａＮからなるバッファ層３２およびＧａＮからなる第１ＧａＮ層３３を順次形成する。そして、その第１ＧａＮ層３３上に、ＳｉＯ2からなるストライプ状のマスク層３４を形成する。なお、第１ＧａＮ層３３は、本発明の「下地」の一例である。
【００６８】
次に、再成長のために、ＭＯＣＶＤ装置またはＨＶＰＥ装置にウェハを導入した後、ＧａＮからなる第２ＧａＮ層３５を成長させる。この場合、ＳｉＯ2からなるマスク層３４上には、ＧａＮ層は成長しにくいため、成長初期の第２ＧａＮ層３５は、ＳｉＯ2からなるマスク層３４の間に露出した第１ＧａＮ層３３上に、上方向（ｃ軸方向）に選択的に成長する。これにより、ＳｉＯ2からなるマスク層３４の間に露出した第１ＧａＮ層３３上にのみ、図１４および図１５に示されるような、第２ＧａＮ層３５からなる断面が台形状のファセットが形成される。なお、この第２ＧａＮ層３５が、本発明の「窒化物系半導体層」の一例である。
【００６９】
この後、Ｇａの供給源であるＴＭＧの供給を停止した後、シランガスを導入する。それによって、第２ＧａＮ層３５からなるファセットの最表面の状態が変化する。これにより、第２ＧａＮ層３５からなるファセットの最表面は、後の工程で形成するＧａＮからなる量子ドット３６（図１５参照）が形成されやすい状態となる。
【００７０】
次に、ＴＭＧを適当な条件で導入することによって、上記のような前処理を施した第２ＧａＮ層３５からなるファセットの表面上に、図１５に示されるようなＧａＮからなる量子ドット３６を形成する。
【００７１】
さらに、図１６に示すように、結晶成長条件を調整することによって、第２ＧａＮ層３５上およびマスク層３４上に、量子ドット３６を埋め込むように、第３ＧａＮ層３７を成長させる。この場合、ファセットによって一部曲げられた第２ＧａＮ層３５の転位は、量子ドット３６によってループ状に閉じ込められる。それによって、転位密度が１０5ｃｍ-2〜１０6ｃｍ-2程度に低減された第３ＧａＮ層３７が得られる。
【００７２】
第２実施形態では、上記のように、第２ＧａＮ層３５からなる形成途中のファセットの表面上に、量子ドット３６を形成することによって、ファセットによって一部曲げられた転位を量子ドット３６による転位ループ効果により低減することができるので、転位低減のために大きなファセットを形成する必要がない。これにより、より薄い膜厚で十分転位を低減することができるので、ウェハの反りをより少なくすることができる。その結果、ウェハの反りに起因する後の工程での不良をより低減することができるので、歩留まりをより向上させることができる。
【００７３】
また、第２実施形態では、上記のように、ファセットによって一部曲げられた転位を量子ドット３６による転位ループ効果により低減することができるので、選択横方向成長のみによって転位低減を行う場合に比べて、より低転位の第３ＧａＮ層３７を形成することができる。その結果、転位の少ない高品質な第３ＧａＮ層３７を形成することができる。
【００７４】
したがって、第２実施形態では、薄い厚みで、かつ、低転位の窒化物系半導体を形成することができる。
【００７５】
図１７は、上記した第２実施形態の窒化物系半導体の形成方法を用いて製造した半導体レーザ素子を示した断面図である。次に、図１７を参照して、第２実施形態の窒化物系半導体の形成方法を用いて製造した半導体レーザ素子の構造について説明する。
【００７６】
第２実施形態の半導体レーザ素子の構造としては、図１６に示した第２実施形態による第３ＧａＮ層３７上に、第１参考形態と同様、ｎ型コンタクト層８、ｎ型クラッド層９、発光層１０、ｐ型クラッド層１１およびｐ型コンタクト層１２が形成されている。なお、各層８〜１２の組成は、第１参考形態と同様である。
【００７７】
また、ｐ型コンタクト層１２の上面上には、ｐ側電極１３が形成されるとともに、一部領域が除去されて露出されたｎ型コンタクト層８の表面には、ｎ側電極１４が形成されている。
【００７８】
上記した第２実施形態の半導体レーザ素子では、図１４〜図１６に示した第２実施形態の窒化物系半導体の形成方法を用いて形成された転位の少ない高品質な第３ＧａＮ層３７を下地層として、その上に各層８〜１２を形成することによって、各層８〜１２において良好な結晶性を実現することができる。これにより、第２実施形態では、良好な素子特性を有する半導体レーザ素子を得ることができる。
【００７９】
（第３実施形態）
図１８〜図２０は、本発明の第３実施形態による窒化物系半導体の形成方法を説明するための断面図である。この第３実施形態では、選択横方向成長を用いて、第２ＧａＮ層４５からなる三角形状のファセットを形成し、その三角形状のファセットの表面上に量子ドット４６を形成した例を示している。以下、図１８〜図２０を参照して、第３実施形態による窒化物系半導体の形成方法について説明する。
【００８０】
まず、図１８に示すように、ＭＯＣＶＤ法またはＨＶＰＥ法などを用いて、第１参考形態と同様、サファイア基板４１上に、ＡｌＧａＮからなるバッファ層４２およびＧａＮからなる第１ＧａＮ層４３を順次形成する。そして、その第１ＧａＮ層４３上に、ＳｉＯ2からなるストライプ状のマスク層４４を形成する。なお、第１ＧａＮ層４３は、本発明の「下地」の一例である。
【００８１】
次に、再成長のために、ＭＯＣＶＤ装置またはＨＶＰＥ装置にウェハを導入した後、ＧａＮからなる第２ＧａＮ層４５を成長させる。この場合、成長初期の第２ＧａＮ層４５は、マスク層４４間に露出した第１ＧａＮ層４３上に、上方向（ｃ軸方向）に選択的に成長する。これにより、マスク層４４の間に露出した第１ＧａＮ層４３上にのみ、図１８に示されるような、第２ＧａＮ層４５からなる断面が三角形状のファセットが形成される。なお、この第２ＧａＮ層４５が、本発明の「窒化物系半導体層」の一例である。
【００８２】
ここで、Ｇａの供給源であるＴＭＧの供給を停止した後、シランガスを導入する。それによって、第２ＧａＮ層４５からなるファセットの最表面の状態が変化する。これにより、第２ＧａＮ層４５からなるファセットの最表面は、後の工程で形成するＧａＮからなる量子ドット４６（図１９参照）が形成されやすい状態となる。
【００８３】
次に、ＴＭＧを適当な条件で導入することによって、上記のような前処理を施した第２ＧａＮ層４５からなる三角形状のファセットの表面上に、図１９に示されるようなＧａＮからなる量子ドット４６を形成する。
【００８４】
さらに、図２０に示すように、結晶成長条件を調整することによって、第２ＧａＮ層４５上に、量子ドット４６を埋め込むように、第３ＧａＮ層４７を成長させる。この場合、ファセットの頂点部付近では、転位は曲げられにくいので、転位が残留する。このファセットの頂点部付近に残留する転位と、ファセットによって一部曲げられた転位とが、量子ドット４６によってループ状に閉じ込められる。それによって、転位密度が１０5ｃｍ-2〜１０6ｃｍ-2程度に低減された第３ＧａＮ層４７が得られる。
【００８５】
第３実施形態では、上記のように、第２ＧａＮ層４５からなる三角形状のファセットの表面上に、量子ドット４６を形成することによって、ファセットの頂点部に残留する転位を量子ドット４６による転位ループ効果により低減することができるので、マスク層４４間の開口部の上方に存在する転位を低減することができる。
【００８６】
また、第３実施形態では、第２実施形態と同様、ファセットによって一部曲げられた転位を量子ドット４６による転位ループ効果により低減することができるので、転位低減のために大きなファセットを形成する必要がない。これにより、より薄い膜厚で十分転位を低減することができるので、ウェハの反りをより少なくすることができる。その結果、ウェハの反りに起因する後の工程での不良をより低減することができるので、歩留まりをより向上させることができる。
【００８７】
また、第３実施形態では、第２実施形態と同様、ファセットによって一部曲げられた転位を量子ドット４６による転位ループ効果により低減することができるので、選択横方向成長のみによって転位低減を行う場合に比べて、より低転位の第３ＧａＮ層４７を形成することができる。その結果、転位の少ない高品質な第３ＧａＮ層４７を形成することができる。
【００８８】
したがって、第３実施形態では、薄い厚みで、かつ、低転位の窒化物系半導体を形成することができる。
【００８９】
図２１は、上記した第３実施形態の窒化物系半導体の形成方法を用いて製造した半導体レーザ素子を示した断面図である。次に、図２１を参照して、第３実施形態の窒化物系半導体の形成方法を用いて製造した半導体レーザ素子の構造について説明する。
【００９０】
第３実施形態の半導体レーザ素子の構造としては、図２０に示した第３実施形態による第３ＧａＮ層４７上に、第１参考形態と同様、ｎ型コンタクト層８、ｎ型クラッド層９、発光層１０、ｐ型クラッド層１１およびｐ型コンタクト層１２が形成されている。なお、各層８〜１２の組成は、第１参考形態と同様である。
【００９１】
また、ｐ型コンタクト層１２の上面上には、ｐ側電極１３が形成されるとともに、一部領域が除去されて露出されたｎ型コンタクト層８の表面には、ｎ側電極１４が形成されている。
【００９２】
上記した第３実施形態の半導体レーザ素子では、図１８〜図２０に示した第３実施形態の窒化物系半導体の形成方法を用いて形成された転位の少ない高品質な第３ＧａＮ層４７を下地層として、その上に各層８〜１２を形成することによって、各層８〜１２において良好な結晶性を実現することができる。これにより、第３実施形態では、良好な素子特性を有する半導体レーザ素子を得ることができる。
【００９３】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００９４】
たとえば、上記第１〜第２参考形態および第１〜３実施形態では、サファイア基板を基板として用いたが、本発明はこれに限らず、ＳｉＣ基板、Ｓｉ基板、ＧａＡｓ基板またはスピネル基板などを用いても同様の効果を得ることができる。
【００９５】
また、上記第１〜第２参考形態および第１〜３実施形態では、マスク層をＳｉＯ2によって形成したが、本発明はこれに限らず、ＳｉＯ2以外のＳｉＮなどの誘電体や高融点金属によってマスク層を形成しても同様の効果を得ることができる。この場合の高融点金属は、特に、融点が、１０００℃以上のものであることが好ましい。さらに、マスク層は、ＳｉＮなどの誘電体や高融点金属からなる多層膜を用いてもよい。
【００９６】
また、上記第１〜第２参考形態および第１〜３実施形態では、バッファ層、第１ＧａＮ層、第２ＧａＮ層および第３ＧａＮ層に不純物元素のドーピングを行っていないが、本発明はこれに限らず、バッファ層、第１ＧａＮ層、第２ＧａＮ層および第３ＧａＮ層にｎ型不純物のドーピングを行うことによってｎ型の層としてもよい。
【００９７】
【発明の効果】
以上のように、本発明によれば、薄い厚みで、かつ、低転位の窒化物系半導体層を形成することが可能な窒化物系半導体の形成方法を提供することができる。また、薄い厚みで、かつ、低転位の窒化物系半導体層上に形成された良好な素子特性を有する窒化物系半導体素子層を含む窒化物系半導体素子を提供することができる。
【図面の簡単な説明】
【図１】 本発明の第１参考形態による窒化物系半導体の形成方法を説明するための断面図である。
【図２】 本発明の第１参考形態による窒化物系半導体の形成方法を説明するための断面図である。
【図３】 本発明の第１参考形態による窒化物系半導体の形成方法を説明するための断面図である。
【図４】 本発明の第１参考形態による窒化物系半導体の形成方法を説明するための断面図である。
【図５】 本発明の第１参考形態による窒化物系半導体の形成方法を説明するための断面図である。
【図６】 図１〜図５に示した第１参考形態の窒化物系半導体の形成方法を用いて形成した半導体レーザ素子を示した断面図である。
【図７】 本発明の第２参考形態による窒化物系半導体の形成方法を説明するための断面図である。
【図８】 本発明の第２参考形態による窒化物系半導体の形成方法を説明するための断面図である。
【図９】 図７および図８に示した第２参考形態の窒化物系半導体の形成方法を用いて形成した半導体レーザ素子を示した断面図である。
【図１０】 本発明の第１実施形態による窒化物系半導体の形成方法を説明するための断面図である。
【図１１】 本発明の第１実施形態による窒化物系半導体の形成方法を説明するための断面図である。
【図１２】 本発明の第１実施形態による窒化物系半導体の形成方法を説明するための断面図である。
【図１３】 図１０〜図１２に示した第１実施形態の窒化物系半導体の形成方法を用いて形成した半導体レーザ素子を示した断面図である。
【図１４】 本発明の第２実施形態による窒化物系半導体の形成方法を説明するための断面図である。
【図１５】 本発明の第２実施形態による窒化物系半導体の形成方法を説明するための断面図である。
【図１６】 本発明の第２実施形態による窒化物系半導体の形成方法を説明するための断面図である。
【図１７】 図１４〜図１６に示した第２実施形態の窒化物系半導体の形成方法を用いて形成した半導体レーザ素子を示した断面図である。
【図１８】 本発明の第３実施形態による窒化物系半導体の形成方法を説明するための断面図である。
【図１９】 本発明の第３実施形態による窒化物系半導体の形成方法を説明するための断面図である。
【図２０】 本発明の第３実施形態による窒化物系半導体の形成方法を説明するための断面図である。
【図２１】 図１８〜図２０に示した第３実施形態の窒化物系半導体の形成方法を用いて形成した半導体レーザ素子を示した断面図である。
【符号の説明】
３、２３、３３、４３ 第１ＧａＮ層（下地）
４、２４、３４、４４ マスク層
５、２６、３５、４５ 第２ＧａＮ層（窒化物系半導体層）
６、１６、２５、３６、４６ 量子ドット
７、１７、３７、４７ 第３ＧａＮ層
８ ｎ型コンタクト層（窒化物系半導体素子層）
９ ｎ型クラッド層（窒化物系半導体素子層）
１０ 発光層（窒化物系半導体素子層）
１１ ｐ型クラッド層（窒化物系半導体素子層）
１２ ｐ型コンタクト層（窒化物系半導体素子層）

Claims (9)

  1. 下地の上面上に、前記下地の上面の一部が露出するように、マスク層を形成する工程と、
    前記マスク層間に露出された下地の上面上に、窒化物系半導体層を選択横方向成長させることによって、窒化物系半導体層からなるファセットを形成する工程と、
    一つの前記マスク層間に形成された前記窒化物系半導体層からなるファセットの表面上に複数の量子ドットを形成する工程と、
    前記量子ドットを埋め込むように、窒化物系半導体からなる層を成長させる工程とを備えた窒化物系半導体の形成方法。
  2. 基板の上に下地を形成し、前記下地の上面上に、前記下地の上面の一部が露出するように、マスク層を形成する工程と、
    前記マスク層間に露出された下地の上面上に量子ドットを形成する工程と、
    前記露出された下地の上面上に形成された量子ドットの上に、窒化物系半導体層を選択横方向成長させる工程とを備えた、窒化物系半導体の形成方法。
  3. ＧａＮからなる下地の上面上に、前記下地の上面の一部が露出するように、マスク層を形成する工程と、
    前記マスク層間に露出された下地の上面上に量子ドットを形成する工程と、
    前記露出された下地の上面上に形成された量子ドットの上に、窒化物系半導体層を選択横方向成長させる工程とを備えた、窒化物系半導体の形成方法。
  4. 前記量子ドットは、窒化物系半導体を含む、請求項１〜３のいずれか１項に記載の窒化物系半導体の形成方法。
  5. 前記窒化物系半導体層上に、素子領域を有する窒化物系半導体素子層を成長させる工程をさらに備える、請求項１〜４のいずれか１項に記載の窒化物系半導体の形成方法。
  6. マスク層間に露出された下地の上面上に選択横方向成長により形成された窒化物系半導体層からなるファセットを含んだ窒化物系半導体層と、
    一つの前記マスク層間に形成された前記窒化物系半導体層からなるファセットの表面上に形成された複数の量子ドットと、
    前記量子ドットを埋め込むように形成された窒化物系半導体からなる層と、
    前記量子ドットを埋め込むように形成された窒化物系半導体からなる層上に形成され、素子領域を有する窒化物系半導体素子層とを備えた、窒化物系半導体素子。
  7. 基板の上に形成した下地の上面上に、前記下地の上面の一部が露出するように形成されたマスク層と、
    前記マスク層間に露出された下地の上面上に形成された量子ドットと、
    前記露出された下地の上面上に形成された量子ドットの上に、選択横方向成長させることによって形成された窒化物系半導体層とを備えた、窒化物系半導体素子。
  8. ＧａＮからなる下地の上面上に、前記下地の上面の一部が露出するように形成されたマスク層と、
    前記マスク層間に露出された下地の上面上に形成された量子ドットと、
    前記露出された下地の上面上に形成された量子ドットの上に、選択横方向成長させることによって形成された窒化物系半導体層とを備えた、窒化物系半導体素子。
  9. 前記量子ドットは、窒化物系半導体を含む、請求項６〜８のいずれか１項に記載の窒化物系半導体素子。
JP2001140825A 2001-05-11 2001-05-11 窒化物系半導体素子および窒化物半導体の形成方法 Expired - Lifetime JP3819730B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001140825A JP3819730B2 (ja) 2001-05-11 2001-05-11 窒化物系半導体素子および窒化物半導体の形成方法
US10/138,420 US6720196B2 (en) 2001-05-11 2002-05-06 Nitride-based semiconductor element and method of forming nitride-based semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001140825A JP3819730B2 (ja) 2001-05-11 2001-05-11 窒化物系半導体素子および窒化物半導体の形成方法

Publications (2)

Publication Number Publication Date
JP2002335051A JP2002335051A (ja) 2002-11-22
JP3819730B2 true JP3819730B2 (ja) 2006-09-13

Family

ID=18987359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001140825A Expired - Lifetime JP3819730B2 (ja) 2001-05-11 2001-05-11 窒化物系半導体素子および窒化物半導体の形成方法

Country Status (2)

Country Link
US (1) US6720196B2 (ja)
JP (1) JP3819730B2 (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3997827B2 (ja) 2002-04-30 2007-10-24 住友電気工業株式会社 窒化ガリウム成長用基板及び窒化ガリウム成長用基板の製造方法並びに窒化ガリウム基板の製造方法
US6855571B1 (en) * 2003-02-14 2005-02-15 Matsushita Electric Industrial Co., Ltd. Method of producing GaN-based semiconductor laser device and semiconductor substrate used therefor
EP1704596A2 (en) * 2003-09-05 2006-09-27 Dot Metrics Technology, Inc. Quantum dot optoelectronic devices with nanoscale epitaxial lateral overgrowth and methods of manufacture
DE10347292A1 (de) * 2003-10-02 2005-05-12 Univ Berlin Humboldt Halbleitervorrichtung zum Emittieren von Licht
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US20070267722A1 (en) * 2006-05-17 2007-11-22 Amberwave Systems Corporation Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
EP2595175B1 (en) * 2005-05-17 2019-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a lattice-mismatched semiconductor structure with reduced dislocation defect densities
KR101329388B1 (ko) * 2005-07-26 2013-11-14 앰버웨이브 시스템즈 코포레이션 다른 액티브 영역 물질의 집적회로 집적을 위한 솔루션
US8946674B2 (en) * 2005-08-31 2015-02-03 University Of Florida Research Foundation, Inc. Group III-nitrides on Si substrates using a nanostructured interlayer
US7638842B2 (en) * 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators
US20070054467A1 (en) * 2005-09-07 2007-03-08 Amberwave Systems Corporation Methods for integrating lattice-mismatched semiconductor structure on insulators
US9406505B2 (en) * 2006-02-23 2016-08-02 Allos Semiconductors Gmbh Nitride semiconductor component and process for its production
US7777250B2 (en) 2006-03-24 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
US8222057B2 (en) * 2006-08-29 2012-07-17 University Of Florida Research Foundation, Inc. Crack free multilayered devices, methods of manufacture thereof and articles comprising the same
EP2062290B1 (en) 2006-09-07 2019-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Defect reduction using aspect ratio trapping
WO2008036256A1 (en) * 2006-09-18 2008-03-27 Amberwave Systems Corporation Aspect ratio trapping for mixed signal applications
WO2008039495A1 (en) * 2006-09-27 2008-04-03 Amberwave Systems Corporation Tri-gate field-effect transistors formed by aspect ratio trapping
WO2008039534A2 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Quantum tunneling devices and circuits with lattice- mismatched semiconductor structures
US20080187018A1 (en) 2006-10-19 2008-08-07 Amberwave Systems Corporation Distributed feedback lasers formed via aspect ratio trapping
JP5165264B2 (ja) 2007-03-22 2013-03-21 浜松ホトニクス株式会社 窒化物半導体基板
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
US8344242B2 (en) 2007-09-07 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-junction solar cells
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
JP5027743B2 (ja) * 2008-06-20 2012-09-19 浜松ホトニクス株式会社 半導体デバイス、窒化物半導体基板及びその製造方法
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
EP2335273A4 (en) 2008-09-19 2012-01-25 Taiwan Semiconductor Mfg FORMATION OF EQUIPMENT BY EXCESSIVE GROWTH OF THE EPITAXIAL LAYER
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
US8629446B2 (en) 2009-04-02 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Devices formed from a non-polar plane of a crystalline material and method of making the same
EP2362412B1 (en) 2010-02-19 2020-04-08 Samsung Electronics Co., Ltd. Method of growing nitride semiconductor
US8592292B2 (en) * 2010-09-02 2013-11-26 National Semiconductor Corporation Growth of multi-layer group III-nitride buffers on large-area silicon substrates and other substrates
US8980730B1 (en) 2010-09-14 2015-03-17 Stc.Unm Selective nanoscale growth of lattice mismatched materials
CN102254800A (zh) * 2011-06-21 2011-11-23 清华大学 一种GaN基量子点的外延生长方法
JP5296255B1 (ja) 2012-11-21 2013-09-25 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP6503049B2 (ja) * 2013-06-27 2019-04-17 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP6270536B2 (ja) * 2013-06-27 2018-01-31 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP2020098283A (ja) * 2018-12-18 2020-06-25 日本電信電話株式会社 光導波路とその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4522661A (en) * 1983-06-24 1985-06-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Low defect, high purity crystalline layers grown by selective deposition
JP3448450B2 (ja) * 1996-04-26 2003-09-22 三洋電機株式会社 発光素子およびその製造方法
KR19980079320A (ko) * 1997-03-24 1998-11-25 기다오까다까시 고품질 쥐에이엔계층의 선택성장방법, 고품질 쥐에이엔계층 성장기판 및 고품질 쥐에이엔계층 성장기판상에 제작하는 반도체디바이스
US6051849A (en) * 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
US6657232B2 (en) * 2000-04-17 2003-12-02 Virginia Commonwealth University Defect reduction in GaN and related materials
US20020136932A1 (en) * 2001-03-21 2002-09-26 Seikoh Yoshida GaN-based light emitting device

Also Published As

Publication number Publication date
US6720196B2 (en) 2004-04-13
JP2002335051A (ja) 2002-11-22
US20020167028A1 (en) 2002-11-14

Similar Documents

Publication Publication Date Title
JP3819730B2 (ja) 窒化物系半導体素子および窒化物半導体の形成方法
JP3592553B2 (ja) 窒化ガリウム系半導体装置
US6348096B1 (en) Method for manufacturing group III-V compound semiconductors
US7176497B2 (en) Group III nitride compound semiconductor
JP3139445B2 (ja) ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
JP3863720B2 (ja) 窒化物系半導体素子および窒化物系半導体の形成方法
JP4529846B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP2002164296A (ja) 半導体基材及びその作製方法
JPH11145516A (ja) 窒化ガリウム系化合物半導体の製造方法
JP2002270516A (ja) Ｉｉｉ族窒化物半導体の成長方法、ｉｉｉ族窒化物半導体膜およびそれを用いた半導体素子
JPH11251632A (ja) ＧａＮ系半導体素子の製造方法
JP5103014B2 (ja) マスクを通るラテラル成長による窒化ガリウム基板の製造
JP3196833B2 (ja) Ｉｉｉ−ｖ族化合物半導体の成長方法及びこの方法を用いた半導体発光素子の製造方法
JP2000223417A (ja) 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
JP2001284266A (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP3934320B2 (ja) ＧａＮ系半導体素子とその製造方法
JP3634255B2 (ja) 窒化物半導体素子のエピタキシャル成長
JP4381397B2 (ja) 窒化物系半導体素子および窒化物系半導体の形成方法
JP4817522B2 (ja) 窒化物系半導体層素子および窒化物系半導体の形成方法
JP2001345282A (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP3642001B2 (ja) 窒化物半導体素子、窒化物半導体結晶の作製方法および窒化物半導体基板
JP2002252422A (ja) 窒化物系半導体素子および窒化物半導体の形成方法
JP2003101157A (ja) 半導体装置及びその製造方法
JP4416761B2 (ja) 窒化物系半導体素子および窒化物系半導体の形成方法
JP4158760B2 (ja) ＧａＮ系半導体膜およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060615

R151 Written notification of patent or utility model registration

Ref document number: 3819730

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090623

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130623

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130623

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term