JP3863720B2 - 窒化物系半導体素子および窒化物系半導体の形成方法 - Google Patents

窒化物系半導体素子および窒化物系半導体の形成方法 Download PDF

Info

Publication number
JP3863720B2
JP3863720B2 JP2000392946A JP2000392946A JP3863720B2 JP 3863720 B2 JP3863720 B2 JP 3863720B2 JP 2000392946 A JP2000392946 A JP 2000392946A JP 2000392946 A JP2000392946 A JP 2000392946A JP 3863720 B2 JP3863720 B2 JP 3863720B2
Authority
JP
Japan
Prior art keywords
layer
nitride
based semiconductor
mask layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000392946A
Other languages
English (en)
Other versions
JP2002184707A (ja
Inventor
竜也 國里
広樹 大保
伸彦 林
隆司 狩野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000392946A priority Critical patent/JP3863720B2/ja
Priority to US09/968,886 priority patent/US20020038870A1/en
Publication of JP2002184707A publication Critical patent/JP2002184707A/ja
Application granted granted Critical
Publication of JP3863720B2 publication Critical patent/JP3863720B2/ja
Priority to US12/155,804 priority patent/US20080248603A1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Chemical Vapour Deposition (AREA)
  • Led Devices (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、窒化物系半導体素子および窒化物系半導体の形成方法に関し、より特定的には、GaN(窒化ガリウム)、AlN(窒化アルミニウム)、InN(窒化インジウム)、BN(窒化ホウ素)もしくはTlN(窒化タリウム)、または、これらの混晶などのIII−V族窒化物系半導体(以下、窒化物系半導体と呼ぶ)、および、これらの混晶にAs、PおよびSbの少なくとも1つの元素を含む混晶などのIII−V族窒化物系半導体からなる化合物半導体層を有する窒化物系半導体素子および窒化物系半導体の形成方法に関する。
【0002】
【従来の技術】
近年、発光ダイオード素子などの半導体発光素子やトランジスタなどの電子素子に用いられる半導体素子として、GaN系化合物半導体を利用した半導体素子の開発が盛んに行われている。このようなGaN系半導体素子の製造の際には、GaNからなる基板の製造が困難であるため、サファイア、SiC、SiまたはGaAsなどからなる基板上に、GaN系半導体層をエピタキシャル成長させている。
【0003】
この場合、サファイアなどの基板とGaNとでは、格子定数が異なるため、サファイアなどの基板上に成長させたGaN系半導体層では、基板から上下方向に延びる貫通転位(格子欠陥)が存在している。この格子欠陥の転位密度は、109cm-2程度である。このようなGaN系半導体層における転位は、半導体素子の素子特性の劣化および信頼性の低下を招く。
【0004】
そこで、上記のようなGaN系半導体層における転位を低減する方法として、従来、選択横方向成長(ELO:Epitaxyial Lateral Overgrowth)が提案されている。この選択横方向成長については、たとえば、応用電子物性分科会誌第4巻(1998)の第53頁〜第58頁および第210頁〜第215頁などに開示されている。
【0005】
図10〜図12は、従来の選択横方向成長を用いた窒化物系半導体の形成方法を説明するための断面図である。次に、図10〜図12を参照して、従来の選択横方向成長を用いた窒化物系半導体の形成方法について説明する。
【0006】
まず、図10に示すように、サファイア基板101のC(0001)面上に数十nmの膜厚を有するAlGaNバッファ層102を形成した後、そのAlGaNバッファ層102上に、3〜4μmの膜厚を有するGaNからなる第1GaN層103を形成する。さらに、第1GaN層103上に、選択成長マスクとして、SiO2からなるストライプ状(細長状)のマスク層104を形成する。
【0007】
次に、マスク層104を選択成長マスクとして、再成長を行うことによって、10μm以上の膜厚を有するGaNからなる第2GaN層105を成長させる。ここで、マスク層104の上には、GaNが成長しにくいため、成長初期の第2GaN層105は、隣接するマスク層104の間で露出した第1GaN層103の上面上に選択的に成長する。この場合、露出された第1GaN層103の上面上において、第2GaN層105は、図11の矢印Yの方向(c軸方向)に成長する。これにより、露出された第1GaN層103の上面上に、図11に示されるような、断面が三角形状のファセット構造を有する第2GaN層105が成長される。
【0008】
さらに、第1GaN層103の上面上における第2GaN層105の成長が進むと、第2GaN層105は、図11に示す矢印Xの方向(横方向)にも成長する。この第2GaN層105の横方向成長によって、マスク層104上にも第2GaN層105が形成される。
【0009】
さらに、第2GaN層105を横方向成長させると、図12に示すように、ファセット構造の各第2GaN層105が合体して連続膜となる。これにより、平坦な上面を有する第2GaN層105が形成される。このようにして形成された平坦化された第2GaN層105の表面付近では、貫通転位が低減されている。
【0010】
上記のように、従来の窒化物系半導体の形成方法では、第2GaN層105の選択横方向成長を行うことによって、第2GaN層105の貫通転位を低減することができる。このような転位が低減された第2GaN層105上に窒化物系半導体層(図示せず)を形成することによって、サファイア基板101上に良好な結晶性を有する窒化物系半導体層を形成することができる。
【0011】
【発明が解決しようとする課題】
しかしながら、上記した従来の選択横方向成長を用いる窒化物系半導体の形成方法では、サファイア基板101上に第1GaN層103を形成した後、マスク層104を形成し、さらにその後、第2GaN層105を形成している。このため、良好な結晶性を有する窒化物系半導体層を得るために、第1GaN層103および第2GaN層105の2回のGaN層の成長が必要である。その結果、従来の選択横方向成長を用いた方法では、製造プロセスが複雑になるという不都合があった。
【0012】
また、従来の選択横方向成長を用いた方法では、マスク層104を形成する工程において、第1GaN層103の表面が汚染される場合がある。この場合には、この汚染された表面上に、第2GaN層105が形成されるため、第2GaN層105が良好に形成されないという不都合もあった。
【0013】
さらに、上記した従来の選択横方向成長を用いる方法では、第1GaN層103と第2GaN層105との2層のGaN層が必要であるので、サファイア基板101上に形成される各層の合計の膜厚が大きくなり、その結果、ウェハの反りが大きくなるという不都合があった。
【0014】
そこで、従来、上記のような不都合を解決するため、選択横方向成長を用いる方法において、1回の成長で転位を低減したGaN層を形成する方法が提案されている。この提案された方法は、たとえば、特開2000−21789号公報に開示されている。この従来の提案された方法では、サファイア基板上にSiO2マスクを形成した後、その上に低温成長GaNバッファ層および高温成長GaN層を形成することによって、1回の成長で転位を低減したGaN層を形成する。
【0015】
この従来の提案された方法によれば、マスクを形成する前にGaN層を形成する必要がないので、上記したマスク下のGaN層が汚染されるという不都合や、基板上の各層の合計膜厚が大きくなってウェハの反りが大きくなるという不都合を解決することが可能である。また、1回の成長でGaN層を形成するので、少ない成長工程の回数で、転位が少ない窒化物系半導体層を形成することが可能である。このため、製造プロセスが複雑になることもない。
【0016】
しかしながら、上記した従来の提案された方法では、低温成長GaNバッファ層は、SiO2マスクの開口部内のみに形成されており、SiO2マスクの上面上には形成されていない。このため、高温成長GaN層を横方向に成長させる際、その高温成長GaN層の成長最表面と、マスクの上面とが接触するので、この接触部分での高温成長GaN層の成長最表面からの離脱が大きくなる。このように離脱が大きくなると、新たな結晶欠陥が発生し、その結果、GaN層の欠陥が多くなるという問題点があった。
【0017】
また、上記した従来の提案された方法では、マスクがSiO2からなるため、SiO2中の酸素原子が、成長後のGaN層の上面に現れる。このため、GaN層を下地層として窒化物系発光素子を形成した場合、発光素子が良好に発光しないという問題点もあった。
【0018】
なお、特開平10−312971号公報の図4にも、上記した特開2000−21789号公報と同様、基板上に直接SiO2マスクを形成した後、1回の選択横方向成長により、転位を低減したGaN層を形成する技術が記載されている。しかし、この特開平10−312971号公報に開示された技術においても、上記した特開2000−21789号公報の場合と同様、SiO2マスクの上面上にはバッファ層が形成されていないので、GaN層を横方向に成長させる際、GaN層の成長最表面とマスク層の上面とが接触する。このため、この接触部分でのGaN層の成長最表面からの離脱が大きくなる。これにより、新たな結晶欠陥が発生し、結果として、GaN層の欠陥が多くなるという問題点が生じる。
【0019】
上記のように、従来では、少ない成長工程の回数で、転位が少ない窒化物系半導体層を形成することは可能であるが、離脱に起因する結晶欠陥の少ない窒化物系半導体層を形成するのは困難であった。
【0020】
この発明は、上記のような課題を解決するためになされたものであり、
この発明の一つの目的は、少ない成長工程の回数で、転位が少なく、かつ、離脱に起因する結晶欠陥の少ない窒化物系半導体層を形成することが可能な窒化物系半導体の形成方法を提供することである。
【0021】
この発明のもう一つの目的は、転位が少なく、かつ、離脱に起因する結晶欠陥の少ない窒化物系半導体層を含む良好な素子特性を有する窒化物系半導体素子を提供することである。
【0022】
【課題を解決するための手段】
この発明の一の局面による窒化物系半導体の形成方法は、基板の上面上に、基板の上面の一部が露出するように、マスク層を形成する工程と、露出された基板の上面上およびマスク層の上面上に、10nm以上の厚みを有するバッファ層を形成する工程と、その後、窒化物系半導体層を成長させる工程とを備えている。
【0023】
上記一の局面による窒化物系半導体の形成方法では、露出された基板の上面上のみならず、マスク層の上面上にもバッファ層を形成することによって、そのバッファ層上に窒化物系半導体層を成長させる際に、マスク層上で横方向成長する窒化物系半導体層の成長最表面がマスク層に接触することがない。これにより、窒化物系半導体層の成長最表面からの離脱が起こりにくくなるので、欠陥の少ない窒化物系半導体層を形成することができる。また、基板上に直接マスク層を形成することによって、マスク層を形成する前に窒化物系半導体を形成する必要がないので、窒化物系半導体層の成長工程の回数を減少させることができる。その結果、少ない成長工程の回数で、横方向成長により転位が低減された窒化物系半導体層を形成することができる。したがって、本発明では、少ない成長工程の回数で、転位が少なく、かつ、離脱に起因する欠陥の少ない結晶性の良好な窒化物系半導体層を形成することができる。
【0024】
上記一の局面による窒化物系半導体の形成方法において、好ましくは、マスク層は、窒化物および高融点金属のうちのいずれかを含む。このように構成すれば、マスク層は、SiO2のように酸素を含む膜ではないので、マスク層を構成する酸素原子が窒化物系半導体層の表面に現れてデバイス特性が悪化するという不都合も生じない。この場合、マスク層は、SiNを含むのが好ましい。このようにすれば、SiNの窒素(N)原子によって、より欠陥の少ない窒化物系半導体層を形成することができる。また、この場合、マスク層は、窒化物および高融点金属のうちのいずれかが最表面に露出した多層膜を含んでいてもよい。このように構成すれば、マスク層の最上面には、SiO2のように酸素を含む膜がないので、酸素原子が窒化物系半導体層の表面に現れてデバイス特性が悪化するという不都合も生じない。
【0025】
上記の場合、マスク層は、ストライプ構造を有するのが好ましい。このようにストライプ構造のマスク層を用いれば、窒化物系半導体層を横方向成長させる際のファセットの結合部の数が少なくなるので、容易に、窒化物系半導体層の平坦化を行うことができる。また、ファセット間の結合方向が同一方向となり、結合部におけるファセット間の面方位のずれが抑制される。
【0026】
また、上記の場合、基板の上面とマスク層の側面との為す角度が鋭角であるのが好ましい。このように基板の上面とマスク層の側面との為す角度が鋭角になるように構成すれば、その上には結晶性の良い窒化物系半導体層が形成される。
【0027】
また、上記の場合、窒化物系半導体層上に、素子領域を有する窒化物系半導体素子層を成長させる工程をさらに備えるようにしてもよい。このように構成すれば、欠陥の少ない窒化物系半導体層の上に、素子領域を有する窒化物系半導体素子層が成長されるので、容易に、良好な素子特性を有する窒化物系半導体素子を形成することができる。
【0028】
この発明の他の局面による窒化物系半導体素子は、基板の上面上に、基板の上面の一部が露出するように形成されたマスク層と、露出された基板の上面上およびマスク層の上面上に形成された10nm以上の厚みを有するバッファ層と、バッファ層を覆うように形成された窒化物系半導体層と、窒化物系半導体層上に形成され、素子領域を有する窒化物系半導体素子層とを備えている。
【0029】
上記他の局面による窒化物系半導体素子では、露出された基板の上面上のみならず、マスク層の上面上にもバッファ層を形成することによって、そのバッファ層上に窒化物系半導体層を成長させる際に、マスク層上で横方向成長する窒化物系半導体層の成長最表面がマスク層に接触することがない。これにより、窒化物系半導体層の成長最表面からの離脱が起こりにくくなるので、欠陥の少ない窒化物系半導体層を得ることができる。また、基板上に直接マスク層を形成することによって、マスク層を形成する前に窒化物系半導体層を形成する必要がないので、窒化物系半導体層の成長工程の回数を減少させることができる。これにより、少ない成長工程の回数で、横方向成長により転位が低減された窒化物系半導体層を得ることができる。そして、その離脱に起因する欠陥が少なく、かつ、転位が低減された窒化物系半導体層の上に、素子領域を有する窒化物系半導体素子層を成長させれば、容易に、良好な素子特性を有する窒化物系半導体素子を得ることができる。
【0030】
上記他の局面による窒化物系半導体素子において、好ましくは、マスク層は、窒化物および高融点金属のうちのいずれかを含む。このように構成すれば、マスク層はSiO2のように酸素を含む膜ではないので、マスク層を構成する酸素原子が窒化物系半導体層の表面に現れてデバイス特性が悪化するという不都合を有効に防止することができる。この場合、マスク層は、SiNを含むのが好ましい。このようにすれば、SiNの窒素(N)原子によって、より欠陥の少ない窒化物系半導体層を形成することができる。また、この場合、マスク層は、窒化物および高融点金属のうちのいずれかが最表面に露出した多層膜を含んでいてもよい。このように構成すれば、マスク層の最上面には、SiO2のように酸素を含む膜がないので、酸素原子が窒化物系半導体層の表面に現れてデバイス特性が悪化するという不都合も生じない。
【0031】
上記の場合、マスク層は、ストライプ構造を有するのが好ましい。このようにストライプ構造のマスク層を用いれば、窒化物系半導体層を横方向成長させる際のファセットの結合部の数が少なくなるので、容易に、窒化物系半導体層の平坦化を行うことができる。また、ファセット間の結合方向が同一方向となり、結合部におけるファセット間の面方位のずれが抑制される。
【0032】
また、上記の場合、基板の上面とマスク層の側面との為す角度が鋭角であるのが好ましい。このように基板の上面とマスク層の側面との為す角度が鋭角になるように構成すれば、その上には結晶性の良い窒化物系半導体層が形成される。
【0033】
【発明の実施の形態】
以下、本発明を具体化した実施形態を図面に基づいて説明する。
【0034】
図1〜図4は、本発明の一実施形態による窒化物系半導体の形成方法を説明するための断面図および斜視図である。図1〜図4を参照して、本実施形態の窒化物系半導体の形成方法について説明する。
【0035】
まず、図1および図2に示すように、サファイア基板1のC(0001)面上に、選択成長マスクとして、約0.1μmの厚みを有するSiNからなるマスク層2を形成する。このマスク層2は、ストライプ状(ストライプ構造)に、約7μmのピッチ間隔で複数形成する。このマスク層2の具体的な形成方法としては、まず、サファイア基板1のC面上の全面に、プラズマCVD法(プラズマ化学気相成長法)または電子ビーム蒸着法などを用いて、SiN膜(図示せず)を形成する。そして、そのSiN膜上に、フォトレジストからなるストライプ状のマスクパターン(図示せず)を形成する。さらに、そのマスクパターンをマスクとして、HF(フッ酸)溶液を用いた湿式エッチング、または、CF4ガスとO2ガスとを用いたドライエッチングなどを用いて、SiN膜を一部除去することによって、ストライプ状のマスク層2を形成する。
【0036】
なお、7μmのピッチ幅は、マスク層2の形成領域の幅とマスク層2を形成していない領域の幅とが、それぞれ、2μmと5μmの場合、3μmと4μmの場合、4μmと3μmの場合、5μmと2μmの場合のいずれであってもよい。また、これら以外の比率の幅であってもよい。
【0037】
次に、図3に示すように、SiNからなるマスク層2が形成されたサファイア基板1の上面に、MOCVD法(Metal Organic Chemical Vapor Deposition;有機金属気相成長法)またはHVPE法(Hydride Vaper Phase Epitaxy;ハライド気相成長法)などを用いて、約500℃〜700℃の成長温度で、約10nm〜100nm(約0.01μm〜0.1μm)の膜厚を有するAlxGaN1-xバッファ層3(0≦x≦1)を形成する。そして、MOCVD法またはHVPE法などを用いて、約1000℃〜1200℃の成長温度で、GaN層4を形成する。
【0038】
このとき、AlGaNバッファ層3は、SiNからなるマスク層2上にも成長する。この場合、SiNからなるマスク層2上のAlGaNバッファ層3上には、高温成長GaN層は成長しにくい。このため、高温成長GaN層は、SiNからなるマスク層2の間に露出したサファイア基板1上のAlGaNバッファ層3上に、図3の矢印Yの方向に選択的に成長する。これにより、サファイア基板1の上面のうち、SiNからなるマスク層2の間に露出した部分上のAlGaNバッファ層3上にのみ、図3に示されるような、(11−22)面の斜面が露出した断面形状の三角形のファセット構造を有するGaN層4が形成される。
【0039】
そして、さらに、GaN層4の成長が進むと、GaN層4は、図3の矢印Xの方向(横方向)に成長する。この横方向成長によって、マスク層2上にもGaN層4が形成される。そして、最終的には、ファセット構造の各GaN層4が合体して、図4に示されるような、上面が平坦な連続膜となる。本実施形態では、8μm程度の膜厚を有する上面が平坦な連続膜からなるGaN層4が形成される。なお、このGaN層4が、本発明の「窒化物系半導体層」の一例である。
【0040】
本実施形態では、上記のように、露出されたサファイア基板1の上面上のみならず、マスク層2の上面上にもAlGaNバッファ層3を成長させることによって、そのAlGaNバッファ層3上に、GaN層4を成長させる際に、マスク層2上で横方向成長するGaN層4の成長最表面がマスク層2に接触することがない。これにより、GaN層4の成長最表面からの離脱が起こりにくくなるので、離脱に起因する欠陥の少ないGaN層4を形成することができる。
【0041】
また、本実施形態では、サファイア基板1上に直接マスク層2を形成することによって、マスク層2を形成する前にGaN層を形成する必要がないので、GaN層の成長工程の回数を減少させることができる。その結果、少ない成長工程の回数で、横方向成長により転位が低減されたGaN層4を形成することができる。
【0042】
したがって、本実施形態では、少ない成長工程の回数で、転位が少なく、かつ、離脱に起因する欠陥の少ない結晶性の良好なGaN層4を形成することができる。
【0043】
また、本実施形態では、マスク層2をSiNから構成することによって、マスク層2をSiO2のように酸素を含む膜によって形成する場合のように、マスク層2を構成する酸素原子がGaN層4の表面に現れてデバイス特性が悪化するという不都合も生じない。
【0044】
また、本実施形態では、マスク層2をストライプ構造を有するように形成することによって、GaN層4を横方向成長させる際のファセットの結合部の数が少なくなるので、容易にGaN層4の平坦化を行うことができる。
【0045】
図5は、上記した本実施形態の窒化物系半導体の形成方法を用いて製造した半導体レーザ素子を示した断面図である。次に、図5を参照して、本実施形態の窒化物系半導体の形成方法を用いて製造した半導体レーザ素子の構造および製造プロセスについて説明する。
【0046】
本実施形態の半導体レーザ素子の構造としては、図5に示すように、サファイア基板1の上面上に、直接、所定の間隔を隔ててストライプ状(ストライプ構造)の約0.1μmの膜厚を有するSiNからなるマスク層2が形成されている。マスク層2間に位置するサファイア基板1の上面上、および、マスク層2の上面上には、約10nm〜100nm(約0.01μm〜0.1μm)の膜厚を有するAlGaNバッファ層3が形成されている。AlGaNバッファ層3上には、約8μmの膜厚を有する表面が平坦化されたGaN層4が形成されている。
【0047】
また、GaN層4上には、約4μmの膜厚を有するn型GaNからなる第1導電型コンタクト層5が形成されている。第1導電型コンタクト層5上には、約0.45μmの膜厚を有するn型AlGaNからなる第1導電型クラッド層6が形成されている。第1導電型クラッド層6上には、InGaNからなる多重量子井戸(MQW)発光層7が形成されている。MQW発光層7上には、約0.45μmの膜厚を有するp型AlGaNからなる第2導電型クラッド層8が形成されている。その第2導電型クラッド層8上には、約0.15μmの膜厚を有するp型GaNからなる第2導電型コンタクト層9が形成されている。また、第1導電型コンタクト層5の露出された上面上には、n型の第1導電型電極10が形成されている。また、第2導電型コンタクト層9の上面上には、p型の第2導電型電極11が形成されている。
【0048】
なお、第1導電型コンタクト層5、第1導電型クラッド層6、MQW発光層7、第2導電型クラッド層8および第2導電型コンタクト層9は、本発明の「窒化物系半導体素子層」の一例である。
【0049】
上記のような構造を有する本実施形態の半導体レーザ素子の形成方法としては、まず、図1〜図4を用いて説明した本実施形態の窒化物系半導体の形成方法を用いて、サファイア基板1上に、約0.1μmの膜厚を有するSiNからなるマスク層2、約10nm〜100nm(約0.01μm〜0.1μm)の膜厚を有するAlGaNバッファ層3、および、約8μmの膜厚を有するGaN層4を順次形成する。
【0050】
次に、MOCVD法、HVPE法、または、トリメチルアルミニウム,トリメチルガリウム,トリメチルインジウム,NH3,SiH4(シランガス),Cp2Mg(シクロペンタジエニルマグネシウム)を原料ガスとして用いるガスソースMBE法(Molecular Beam Epitaxy;分子線エピタキシャル成長法)などを用いて、GaN層4上に、約4μmの膜厚を有するn型GaNからなる第1導電型コンタクト層5、約0.45μmの膜厚を有するn型AlGaNからなる第1導電型クラッド層6、InGaNからなる多重量子井戸(MQW)発光層7、約0.45μmの膜厚を有するp型AlGaNからなる第2導電型クラッド層8、および、約0.15μmの膜厚を有するp型GaNからなる第2導電型コンタクト層9を順次形成する。
【0051】
そして、第2導電型コンタクト層9から第1導電型コンタクト層5までの一部領域をエッチングすることによって、第1導電型コンタクト層5の所定領域を露出する。この露出した第1導電型コンタクト層5の所定領域上に、n型の第1導電型電極10を形成する。また、第2導電型コンタクト層9上の所定領域に、p型の第2導電型電極11を形成する。
【0052】
上記した本実施形態の半導体レーザ素子では、図1〜図4に示した本実施形態の窒化物系半導体の形成方法を用いて形成された結晶性の良好なGaN層4を下地層として、その上に各層5〜9が形成されている。すなわち、上述したように、露出されたサファイア基板1の上面上のみならず、マスク層2の上面上にもAlGaNバッファ層3を形成することによって、GaN層4をマスク層2上に横方向成長させる際に、GaN層4の成長最表面からの離脱が起こりにくくなるので、離脱に起因する欠陥の少ないGaN層4を形成することができる。また、GaN層4を選択横方向成長により形成することによって、GaN層4の表面の転位が低減されている。このように、離脱に起因する欠陥が少なく、かつ、転位が低減された結晶性の良好なGaN層を下地層として、その上に各層5〜9を形成することによって、各層5〜9において良好な結晶性を実現することができる。これにより、本実施形態では、良好な素子特性を有するとともに高い信頼性を有する半導体レーザ素子を得ることができる。
【0053】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【0054】
たとえば、上記実施形態では、サファイア基板1を基板として用いたが、本発明はこれに限らず、SiC基板、Si基板、GaAs基板またはスピネル基板などを用いても同様の効果を得ることができる。
【0055】
また、上記実施形態では、マスク層2をSiNによって形成したが、本発明はこれに限らず、SiN以外の窒化物や高融点金属によってマスク層2を形成しても同様の効果を得ることができる。この場合の高融点金属は、特に、融点が、1000℃以上のものであることが好ましい。さらに、マスク層2は、SiNなどの窒化物や高融点金属が最上面に出ている多層膜を用いてもよい。この場合にも、マスク層2の最上面には、SiO2のような酸素を含む膜がないので、酸素原子がGaN層4の表面に現れてデバイス特性が悪化するという不都合が生じない。
【0056】
また、上記実施形態では、SiNからなるマスク層2の断面を図1に示すような長方形状としたが、本発明はこれに限らず、他の形状としてもよい。たとえば、図6に示すような台形状を有するマスク層12、図7に示すような逆台形状を有するマスク層22、または、図8に示すような形状のマスク層32を用いてもよい。また、図9に示すように、台形状の下層42aと長方形状の上層42bとからなる2層構造のマスク層42であってもよい。このように、マスク層は多層構造であってもよい。また、図1および図6〜図9に示したような構造を適宜組み合わせた構造を有するマスク層であってもよい。また、特に、図7または図8に示すように、基板1の上面と、マスク層22または32との為す角度が鋭角である場合、その上には結晶性の良いGaN層(窒化物系半導体層)4が形成された。
【0057】
また、上記実施形態におけるサファイア基板(基板)1、AlGaNバッファ層(バッファ層)3、GaN層(窒化物系半導体層)4、および、各層(窒化物系半導体素子層)5〜9は、GaN(窒化ガリウム)、AlN(窒化アルミニウム)、InN(窒化インジウム)、BN(窒化ホウ素)もしくはTlN(窒化タリウム)、または、これらの混晶などのIII−V族窒化物系半導体、および、これら混晶にAs、PおよびSbのうち少なくとも1つの元素を含む混晶などのIII−V族窒化物系半導体から構成するようにしてもよい。
【0058】
また、上記実施形態では、AlGaNバッファ層3およびGaN層4に不純物元素のドーピングを行っていないが、本発明はこれに限らず、AlGaNバッファ層3およびGaN層4にn型不純物のドーピングを行うことによって第1導電型の層としてもよい。
【0059】
また、上記実施形態では、マスク層2を7μmのピッチ幅で形成したが、本発明はこれに限らず、マスク層2のピッチ幅は、7μm以外でもよく、1μm以上、30μm以下の幅であればよい。
【0060】
【発明の効果】
以上のように、本発明によれば、少ない成長工程の回数で、転位が少なく、かつ、離脱に起因する結晶欠陥の少ない窒化物系半導体層を形成することが可能な窒化物系半導体の形成方法を提供することができる。
【0061】
また、転位が少なく、かつ、離脱に起因する結晶欠陥の少ない窒化物系半導体層上に形成された良好な素子特性を有する窒化物系半導体素子層を含む窒化物系半導体素子を提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態による窒化物系半導体の形成方法を説明するための断面図である。
【図2】図1に示した工程における斜視図である。
【図3】本発明の一実施形態による窒化物系半導体の形成方法を説明するための断面図である。
【図4】本発明の一実施形態による窒化物系半導体の形成方法を説明するための断面図である。
【図5】図1〜図4に示した本実施形態の窒化物系半導体の形成方法を用いて形成した半導体レーザ素子を示した断面図である。
【図6】本実施形態の窒化物系半導体の形成方法に用いるマスク層の形状の変形例を示した断面図である。
【図7】本実施形態の窒化物系半導体の形成方法に用いるマスク層の形状の変形例を示した断面図である。
【図8】本実施形態の窒化物系半導体の形成方法に用いるマスク層の形状の変形例を示した断面図である。
【図9】本実施形態の窒化物系半導体の形成方法に用いるマスク層の形状の変形例を示した断面図である。
【図10】従来の窒化物系半導体の形成方法を説明するための断面図である。
【図11】従来の窒化物系半導体の形成方法を説明するための断面図である。
【図12】従来の窒化物系半導体の形成方法を説明するための断面図である。
【符号の説明】
1 サファイア基板(基板)
2 マスク層
3 AlGaNバッファ層(バッファ層)
4 GaN層(窒化物系半導体層)
5 第1導電型コンタクト層(窒化物系半導体素子層)
6 第1導電型クラッド層(窒化物系半導体素子層)
7 MQW発光層(窒化物系半導体素子層)
8 第2導電型クラッド層(窒化物系半導体素子層)
9 第2導電型コンタクト層(窒化物系半導体素子層)

Claims (11)

  1. 基板の上面上に、前記基板の上面の一部が露出するように、マスク層を形成する工程と、
    前記露出された基板の上面上および前記マスク層の上面上に、10nm以上の厚みを有するバッファ層を形成する工程と、
    その後、窒化物系半導体層を成長させる工程とを備え
    前記マスク層は、窒化物および高融点金属のうちのいずれかを含む、窒化物系半導体の形成方法。
  2. 前記マスク層は、SiNを含む、請求項1に記載の窒化物系半導体の形成方法。
  3. 前記マスク層は、窒化物および高融点金属のうちのいずれかが最表面に露出した多層膜を含む、請求項1または2に記載の窒化物系半導体の形成方法。
  4. 前記マスク層は、ストライプ構造を有する、請求項1〜3のいずれか1項に記載の窒化物系半導体の形成方法。
  5. 前記基板の上面と前記マスク層の側面との為す角度が鋭角である、請求項1〜4のいずれか1項に記載の窒化物系半導体の形成方法。
  6. 前記窒化物系半導体層上に、素子領域を有する窒化物系半導体素子層を成長させる工程をさらに備える、請求項1〜5のいずれか1項に記載の窒化物系半導体の形成方法。
  7. 基板の上面上に、前記基板の上面の一部が露出するように形成されたマスク層と、
    前記露出された基板の上面上および前記マスク層の上面上に形成された10nm以上の厚みを有するバッファ層と、
    前記バッファ層を覆うように形成された窒化物系半導体層と、
    前記窒化物系半導体層上に形成され、素子領域を有する窒化物系半導体素子層とを備え、
    前記マスク層は、窒化物および高融点金属のうちのいずれかを含む、窒化物系半導体素子。
  8. 前記マスク層は、SiNを含む、請求項7に記載の窒化物系半導体素子。
  9. 前記マスク層は、窒化物および高融点金属のうちのいずれかが最表面に露出した多層膜を含む、請求項7または8に記載の窒化物系半導体素子。
  10. 前記マスク層は、ストライプ構造を有する、請求項7〜9のいずれか1項に記載の窒化物系半導体素子。
  11. 前記基板の上面と前記マスク層の側面との為す角度が鋭角である、請求項7〜10のいずれか1項に記載の窒化物系半導体素子。
JP2000392946A 2000-10-04 2000-12-25 窒化物系半導体素子および窒化物系半導体の形成方法 Expired - Lifetime JP3863720B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000392946A JP3863720B2 (ja) 2000-10-04 2000-12-25 窒化物系半導体素子および窒化物系半導体の形成方法
US09/968,886 US20020038870A1 (en) 2000-10-04 2001-10-03 Nitride-based semiconductor element and method of preparing nitride-based semiconductor
US12/155,804 US20080248603A1 (en) 2000-10-04 2008-06-10 Nitride-based semiconductor element and method of preparing nitride-based semiconductor

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-304809 2000-10-04
JP2000304809 2000-10-04
JP2000392946A JP3863720B2 (ja) 2000-10-04 2000-12-25 窒化物系半導体素子および窒化物系半導体の形成方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2006171996A Division JP4416761B2 (ja) 2000-10-04 2006-06-21 窒化物系半導体素子および窒化物系半導体の形成方法
JP2006171997A Division JP4381397B2 (ja) 2000-10-04 2006-06-21 窒化物系半導体素子および窒化物系半導体の形成方法

Publications (2)

Publication Number Publication Date
JP2002184707A JP2002184707A (ja) 2002-06-28
JP3863720B2 true JP3863720B2 (ja) 2006-12-27

Family

ID=26601522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000392946A Expired - Lifetime JP3863720B2 (ja) 2000-10-04 2000-12-25 窒化物系半導体素子および窒化物系半導体の形成方法

Country Status (2)

Country Link
US (2) US20020038870A1 (ja)
JP (1) JP3863720B2 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261392A (ja) * 2001-02-27 2002-09-13 Sanyo Electric Co Ltd 窒化物系半導体素子および窒化物系半導体の形成方法
DE10203801A1 (de) * 2002-01-31 2003-08-21 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zu dessen Herstellung
US6890785B2 (en) * 2002-02-27 2005-05-10 Sony Corporation Nitride semiconductor, semiconductor device, and manufacturing methods for the same
US7372077B2 (en) 2003-02-07 2008-05-13 Sanyo Electric Co., Ltd. Semiconductor device
JP2004336040A (ja) * 2003-04-30 2004-11-25 Osram Opto Semiconductors Gmbh 複数の半導体チップの製造方法および電子半導体基体
JP2005136200A (ja) * 2003-10-30 2005-05-26 Univ Nagoya 窒化物半導体結晶層の作製方法、窒化物半導体結晶層、及び窒化物半導体結晶層作製用の基材
US7504274B2 (en) * 2004-05-10 2009-03-17 The Regents Of The University Of California Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
JP2006114548A (ja) * 2004-10-12 2006-04-27 ▲さん▼圓光電股▲ふん▼有限公司 窒化ガリウム系ダイオード装置のバッファ層構造
JP4854275B2 (ja) * 2004-12-08 2012-01-18 シャープ株式会社 窒化物半導体発光素子およびその製造方法
JP2006316307A (ja) * 2005-05-11 2006-11-24 Furukawa Co Ltd Iii族窒化物半導体基板の製造方法
JP4734022B2 (ja) * 2005-05-11 2011-07-27 古河機械金属株式会社 Iii族窒化物半導体層の形成方法、およびiii族窒化物半導体基板の製造方法
TW200828624A (en) * 2006-12-27 2008-07-01 Epistar Corp Light-emitting diode and method for manufacturing the same
US8283677B2 (en) * 2008-03-28 2012-10-09 Panasonic Corporation Nitride semiconductor light-emitting device
KR101567121B1 (ko) * 2008-09-01 2015-11-06 가꼬호징 조찌가꾸잉 반도체 광소자 어레이 및 그의 제조방법
JP5489117B2 (ja) * 2009-09-01 2014-05-14 シャープ株式会社 窒化物半導体素子、窒化物半導体素子の製造方法、窒化物半導体層の製造方法および窒化物半導体発光素子
US20110108854A1 (en) * 2009-11-10 2011-05-12 Chien-Min Sung Substantially lattice matched semiconductor materials and associated methods
US8765509B2 (en) * 2010-09-30 2014-07-01 Toyoda Gosei Co., Ltd. Method for producing group III nitride semiconductor light-emitting device
JP2012243780A (ja) 2011-05-13 2012-12-10 Toshiba Corp 半導体発光素子及びウェーハ
JP2012244154A (ja) * 2012-01-23 2012-12-10 Toshiba Corp 半導体発光素子及びウェーハ
KR101552671B1 (ko) * 2012-09-14 2015-09-11 일진엘이디(주) 고휘도 질화물 발광소자 제조 방법
US9000414B2 (en) * 2012-11-16 2015-04-07 Korea Photonics Technology Institute Light emitting diode having heterogeneous protrusion structures
US20170155016A9 (en) * 2013-03-07 2017-06-01 Meijo University Nitride semiconductor crystal and method of fabricating the same
KR101591677B1 (ko) * 2014-09-26 2016-02-18 광주과학기술원 고품위 질화물계 반도체 성장방법
DE102014114109A1 (de) 2014-09-29 2016-03-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von Halbleiterchips und Halbleiterchip
CN105449062B (zh) * 2014-09-29 2019-08-27 展晶科技(深圳)有限公司 发光二极管及其制造方法
CN114830296A (zh) 2019-10-23 2022-07-29 加利福尼亚大学董事会 在外延横向过度生长区域的翼上制造用于垂直腔表面发射激光器的谐振腔和分布式布拉格反射器反射镜的方法
CN112789733B (zh) * 2020-12-28 2022-08-23 英诺赛科(苏州)半导体有限公司 半导体器件结构和其制造方法
CN114517288B (zh) * 2021-12-06 2023-10-20 浙江富芯微电子科技有限公司 一种在SiC衬底上形成InN薄膜的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3558717B2 (ja) * 1995-02-07 2004-08-25 富士通株式会社 レーザダイオード、その製造方法、およびかかるレーザダイオードを使った光通信システム
EP1017113B1 (en) * 1997-01-09 2012-08-22 Nichia Corporation Nitride semiconductor device
CN1159750C (zh) * 1997-04-11 2004-07-28 日亚化学工业株式会社 氮化物半导体的生长方法
JP3517091B2 (ja) * 1997-07-04 2004-04-05 東芝電子エンジニアリング株式会社 窒化ガリウム系半導体発光素子およびその製造方法
US6051849A (en) * 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
US6475882B1 (en) * 1999-12-20 2002-11-05 Nitride Semiconductors Co., Ltd. Method for producing GaN-based compound semiconductor and GaN-based compound semiconductor device
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts

Also Published As

Publication number Publication date
US20080248603A1 (en) 2008-10-09
JP2002184707A (ja) 2002-06-28
US20020038870A1 (en) 2002-04-04

Similar Documents

Publication Publication Date Title
JP3863720B2 (ja) 窒化物系半導体素子および窒化物系半導体の形成方法
JP3819730B2 (ja) 窒化物系半導体素子および窒化物半導体の形成方法
JP4032538B2 (ja) 半導体薄膜および半導体素子の製造方法
US7355208B2 (en) Nitride-based semiconductor element and method of forming nitride-based semiconductor
US7560725B2 (en) Method for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices
US6645295B1 (en) Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor
US6830948B2 (en) Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device
JP4743214B2 (ja) 半導体素子およびその製造方法
US7176497B2 (en) Group III nitride compound semiconductor
JPH10312971A (ja) III−V族化合物半導体膜とその成長方法、GaN系半導体膜とその形成方法、GaN系半導体積層構造とその形成方法、GaN系半導体素子とその製造方法
JP2002164296A (ja) 半導体基材及びその作製方法
KR20020071787A (ko) Ⅲ-ⅴ족 화합물 반도체 결정 구조, 이를 포함한 반도체소자, 및 이의 에피택셜 성장 방법
JP2001196697A (ja) 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子
JP4406999B2 (ja) Iii族窒化物系化合物半導体の製造方法及びiii族窒化物系化合物半導体素子
US20070099320A1 (en) Method for manufacturing gallium nitride compound semiconductor
JP4381397B2 (ja) 窒化物系半導体素子および窒化物系半導体の形成方法
JP3934320B2 (ja) GaN系半導体素子とその製造方法
JP4817522B2 (ja) 窒化物系半導体層素子および窒化物系半導体の形成方法
JP4416761B2 (ja) 窒化物系半導体素子および窒化物系半導体の形成方法
JP2001345281A (ja) Iii族窒化物系化合物半導体の製造方法及びiii族窒化物系化合物半導体素子
JP4042775B2 (ja) 半導体薄膜および半導体素子の製造方法
JP4158760B2 (ja) GaN系半導体膜およびその製造方法
US20060051939A1 (en) Nitride semiconductor substrate and nitride semiconductor device using same
JP4255937B2 (ja) 半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060425

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060929

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101006

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111006

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121006

Year of fee payment: 6