JP2005136200A - 窒化物半導体結晶層の作製方法、窒化物半導体結晶層、及び窒化物半導体結晶層作製用の基材 - Google Patents

窒化物半導体結晶層の作製方法、窒化物半導体結晶層、及び窒化物半導体結晶層作製用の基材 Download PDF

Info

Publication number
JP2005136200A
JP2005136200A JP2003370790A JP2003370790A JP2005136200A JP 2005136200 A JP2005136200 A JP 2005136200A JP 2003370790 A JP2003370790 A JP 2003370790A JP 2003370790 A JP2003370790 A JP 2003370790A JP 2005136200 A JP2005136200 A JP 2005136200A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
crystal layer
semiconductor crystal
producing
layer according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003370790A
Other languages
English (en)
Inventor
Nobuhiko Sawaki
宣彦 澤木
Yoshio Honda
善央 本田
Yoshiyuki Nishimura
慶之 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nagoya University NUC
Original Assignee
Nagoya University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nagoya University NUC filed Critical Nagoya University NUC
Priority to JP2003370790A priority Critical patent/JP2005136200A/ja
Priority to US10/974,698 priority patent/US20050245054A1/en
Priority to EP04025832A priority patent/EP1528590A2/en
Publication of JP2005136200A publication Critical patent/JP2005136200A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • H01L21/02642Mask materials other than SiO2 or SiN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647Lateral overgrowth

Abstract

【課題】大面積のシリコン基板上に一般式InxGayAlzN(0≦x,y,x≦1、x+y+z=1)で表される窒化物半導体結晶を厚く形成する技術を確立する。
【解決手段】 シリコン基板11上に、矩形状の開口部12Aを有するマスク部材12を介し、選択及び横方向の結晶成長を通じて厚さ200nm以上のAlN微結晶層13を形成する。次いで、AlN微結晶層13上に、一般式InxGayAlzN(0≦x,y,x≦1、x+y+z=1)で表される窒化物半導体結晶層14を形成する。
【選択図】図4

Description

本発明は、窒化物半導体結晶層の作製方法、窒化物半導体結晶層、及び窒化物半導体結晶層作製用の基材に関する。
一般式InxGayAlzN(0≦x,y,x≦1、x+y+z=1)で表される化合物半導体(III族窒化物半導体)は、サファイヤ(A1)あるいは炭化珪素(SiC)を基板として用い、この上方にエピタキシャル成長を通じて層状に形成されてきた。サファイヤあるいは炭化珪素の基板(ウエハ)は単価が高いばかりか、直径が4インチを越えるものは入手が困難で、製品に対するプロセスの費用を低減するために必要な大面積基板への拡張が困難であった。
また、窒化物青色レーザの開発においては、窒化物半導体結晶を基板として用い、ホモエビタキシャル成長を利用した技術の開発も行われてきたが、現状ではサファイヤあるいはガリウム砒素を基板としてGaN単結晶層を成長させ、レーザ照射などにより剥離する手法が採用されている。この場合においても、基板の面積の制限ならびに剥離技術に難があった。これらの難点を取り除くため、大面積基板が入手でき、エッチング技術が優れているシリコンを基板としてGaN単結晶層を作製する技術への期待が高まってきた。
シリコン基板上への窒化物半導体の結晶成長では、熱膨張係数の差、格子構造の相違などを克服するために、AlNあるいはAlGaN緩衝層を用いる方法が開発され(Honda et al., J. Crystal Growth 230 (2001) 346)、これによって、1μm程度の薄膜の作製が可能となり、発光ダイオード作製を可能ならしめている(T. Egawa,Technical Digest 5th International Conference on Nitride Semiconductors, May, 2003, Nara, ThA8.1)。レーザダイオードの作製には結晶品質の高度化が必要であり、そのため窒化物半導体を十分に厚膜化することが要求される。しかしながら、上述した従来技術においては、十分に厚膜化した窒化物半導体を得ることができないでいた。
シリコン基板上に窒化物半導体結晶層を厚膜化して作製するためには、成長時間を長くするか成長速度を上げる必要があった。MOCVD法の成長速度は1時間当たり1−2μm程度であり、例えば実用に足る5μm以上の厚膜化を実現するためには数時間のオーダでの成長時間が要求される。MOCVD法では、前記シリコン基板を約1000℃に加熱してGaN単結晶層などの窒化物半導体結晶層の成長を行う必要があるが、このような加熱雰囲気中に、前記シリコン基板及び前記窒化物半導体結晶層を保持すると、前記窒化物半導体結晶層の表面荒れが発生してしまう。この結果、上述した半導体レーザなどの、目的とする機能を有する半導体素子の作製が困難になってしまっていた。
他方、前記MOCVD法に代えてHVPE法を使用することにより、目的とする窒化物半導体結晶層の成長速度を増大させることが可能となるが、使用する原料ガスが化学的に分解することによって生成した塩酸ガスにより、例えばGaN単結晶層などの窒化物半導体結晶層とシリコン基板との反応が促進され、特に1時間以上の成長時間を経ると前記窒化物半導体結晶層の表面荒れが際だち、部分的に破壊する場合もあった。
上述した一般式で表される窒化物半導体はエネルギーバンドギャップが組成によって大きく変化し、紫外線から赤外線に至る広い範囲での光素子への応用が提案されている。しかしながら、性能の高度化とプロセスに要する費用の低減には、上述したように大面積シリコン基板上への窒化物半導体結晶層の厚膜化成長技術が必要不可欠と思量されるが、工業的にそれに応える技術はなかった。
本発明は、大面積のシリコン基板上に一般式InxGayAlzN(0≦x,y,x≦1、x+y+z=1)で表される窒化物半導体結晶を厚く形成する技術を確立することを目的とする。
上記目的を達成すべく、本発明は、
シリコン基板を準備する工程と、
前記シリコン基板上に、厚さ200nm以上のAlN微結晶層を形成する工程と、
前記AlN微結晶層上に、一般式InxGayAlzN(0≦x,y,x≦1、x+y+z=1)で表される窒化物半導体結晶層を形成する工程と、
を具えることを特徴とする、窒化物半導体結晶層の作製方法に関する。
また、本発明は、
シリコン基板と、
前記シリコン基板上に形成された、厚さ200nm以上のAlN微結晶層と、
を具えることを特徴とする、窒化物半導体結晶層作製用の基材に関する。
本発明者らは、上述したMOCVD法及びHVPE法などによって、シリコン基板上にGaN単結晶層などの窒化物半導体結晶層を形成した場合の、前記窒化物半導体結晶層の表面荒れの原因を探るべく鋭意検討を実施した。最初に、前記窒化物半導体結晶層の、表面悪化の起こった結晶部分の断面を透過電子顕微鏡(TEM)、走査電子顕微鏡(SEM)、カソードルミネッセンススペクトル(CL)によって詳細に検討した。
その結果、約1000℃程度の高温中に、シリコン基板及び窒化物半導体結晶層が保持されると、前記シリコン基板のSiと窒化物半導体結晶層のGaとがゆっくり反応し、前記シリコン基板の表面を変質改変し、さらに、この改変の過程で液体状となった成分が前記窒化物半導体結晶層中の、微小なクラックあるいはピンホールを通して窒化物結晶の表面に噴出し、この結果、前記窒化物半導体結晶層の表面が改変されてしまうことを見出した。そして、このような現象が繰り返されることによって、前記窒化物半導体結晶層の表面荒れが拡大することを見出した。かかる観点より、本発明者らは、前記シリコン基板と前記窒化物半導体結晶層との間に特にGaを含まないAlN中間層を設けることを想到した。
一方、前記AlN中間層は前記窒化物半導体結晶層の下方に位置し、前記窒化物半導体結晶層は前記AlN中間層上に形成されることになる。したがって、前記窒化物半導体結晶層の結晶成長を良好な状態で行い、その結晶品質を十分に向上させるためには、前記AlN中間層は従来のようなアモルファス層ではなく、微結晶層であることが必要であることを見出した。
以上のような観点より、本発明者らは、前記シリコン基板と前記窒化物半導体結晶層との間にAlN微結晶層を設けることを想到した。しかしながら、前記AlN微結晶層の厚さが小さいと、微結晶同士の境界においてボイドが発生してしまう場合があり、この結果、前記ボイドを通じて、前記シリコン基板のSiと前記窒化物半導体結晶層のGaとが、前述したように化学的に反応する結果、前記窒化物半導体結晶層の表面を荒らしてしまう場合があった。
かかる問題を解決すべく、本発明者らはさらに検討を行い、前記AlN微結晶層を所定の厚さ、具体的には200nm以上まで厚くすることによって、前記ボイドが前記AlN微結晶層の厚さ方向において貫通するのを防止し、前述したSi及びGaの前記ボイドを通じた化学的反応を抑制するようにした。
本発明は以上のような考察の下になされており、その結果、例えば4インチ径のシリコン基板上において、MOCVD法により厚さ5μm以上の窒化物半導体結晶層を形成することができる。さらに、前述の大きさのシリコン基板上において、HVPE法により厚さ100μm以上の窒化物半導体結晶層を形成することができる。
なお、前記AlN微結晶層の結晶性は、SEM又はTEMによって確認することができる。
本発明において、前記AlN微結晶層は如何なる方法を用いても形成することができるが、好ましくは前記シリコン基板上に設けた格子状のマスク部材を介して形成する。この場合、前記AlN微結晶層は前記マスク部材の開口部内で選択的に成長し、前記開口部内を埋設した後、さらに成長を続けて一様な膜となる。この方法によれば、前記シリコン基板との格子歪みや熱膨脹係数差などを補完して、選択及び横方向成長を良好な状態で行うことができ、200nm以上の十分に厚い前記AlN微結晶層を高結晶品質の下で簡易に形成することができる。
前記マスク部材は矩形状の開口部を有することが好ましく、前記マスク部材の前記開口部の一辺の長さが50μm〜500μmであることが好ましい。また、前記マスク部材において、隣接する前記開口部の間隔が5μm〜10μmであることが好ましく、前記マスク部材の厚さが100nm以下であることが好ましい。
なお、前記マスク部材は、窒化シリコン、二酸化シリコン、及び窒化タングステンより選ばれる少なくとも一種から構成することが好ましい。これらの材料は、前記窒化物半導体結晶層及び前記AlN微結晶層を形成する際の温度及び雰囲気ガス下においても劣化することなく、さらに前記シリコン基板、前記AlN微結晶層及び前記窒化物半導体結晶層とも化学的な反応を起こすことがなく、目的とする前記窒化物半導体結晶層の形成を確実及び安定的に行うことができ、その結晶品質を十分に向上させることができる。
以上説明したように、本発明によれば、大面積のシリコン基板上に一般式InxGayAlzN(0≦x,y,x≦1、x+y+z=1)で表される窒化物半導体結晶を厚く形成する技術を提供することができる。
以下、本発明の詳細、並びにその他の特徴及び利点について詳述する。
図1〜図4は、本発明の窒化物半導体結晶層の作製方法の一例を示す工程図である。図1に示すように、最初にシリコン基板11を準備し、このシリコン基板11上に、スパッタリング法又はCVD法などの公知の方法を用いて、後にマスク部材を構成する下地層を一様に形成する。次いで、フォトリソグラフィ又は電子線リソグラフィなどの方法により、前記下地層をエッチングし、正方形状の開口部12Aを形成し、マスク部材12を完成する。
マスク部材12は、窒化シリコン、二酸化シリコン、及び窒化タングステンより選ばれる少なくとも一種から構成することが好ましい。これらの材料は、後に窒化物半導体結晶層及びAlN微結晶層を形成する際の温度及び雰囲気ガス下においても劣化することなく、さらにシリコン基板11、前記AlN微結晶層及び前記窒化物半導体結晶層とも化学的な反応を起こすことがなく、目的とする前記窒化物半導体結晶層の形成を確実及び安定的に行うことができ、その結晶品質を十分に向上させることができる。
但し、マスク部材12を構成する材料は上記種類に限定されるものではなく、上述した作用効果を有するものであれば、如何なる材料からも構成することができる。
また、マスク部材12の開口部12Aの一辺の長さLは50μm〜500μmであることが好ましい。なお、開口部12Aが長方形状である場合は、短辺及び長辺のいずれもが上記範囲内であることが好ましい。さらに、マスク部材12において、隣接する開口部12Aの間隔Dが5μm〜10μmであることが好ましく、マスク部材12の厚さtmが100nm以下であることが好ましい。これによって、後の工程において、シリコン基板11との格子歪みや熱膨脹係数差などを補完して、選択及び横方向成長を良好な状態で行うことができ、200nm以上の十分に厚いAlN微結晶層を高結晶品質の下で簡易に形成することができる。
次いで、シリコン基板11上にマスク部材12を介してAlN微結晶層13を形成する。図2に示すように、AlN微結晶層13は、成長初期においてはシリコン基板11上の、マスク部材12における開口部12A内で選択的に成長し、開口部12Aを埋設した後は、マスク部材12上を横方向に成長し、図3に示すように、最終的には一様な層となる。このようなマスク部材12を用いた選択的及び横方向成長を用いれば、シリコン基板11との格子歪みや熱膨脹係数差などを補完して、200nm以上の十分に厚いAlN微結晶層13を高結晶品質の下で簡易に形成することができる。
図3において、AlN微結晶層13の厚さtcは上述したように200nm以上であることが必要であるが、好ましくは200nm〜600nmである。AlN微結晶層13が600nmを超えて厚くなると、AlN微結晶層13とシリコン基板11との格子歪みが増大して、AlN微結晶層13の結晶品質が劣化する場合がある。
なお、AlN微結晶層13は、例えばMOCVD法によってシリコン基板11を900℃〜1200℃に加熱して形成することができる。AlN微結晶層13の結晶性はSEM又はTEMによって確認することができる。
次いで、図4に示すように、AlN微結晶層13上に、目的とする窒化物半導体結晶層14を形成する。窒化物半導体結晶層14はMOCVD法又はHVPE法などの公知の方法を用いて形成することができる。なお、各方法において使用する成長条件は適宜最適な条件を選択する。
MOCVD法を用いた場合、1μm/時間〜3μm/時間の成長速度で5μm以上の厚さの窒化物半導体結晶層14を形成することができる。HVPE法を用いた場合、10μm/時間以上の成長速度で100nm以上の厚さの窒化物半導体結晶層14を形成することができる。なお、いずれの場合においても、4インチ径以上のシリコン基板(ウエハ)上に上記厚さの窒化物半導体結晶層14を形成することができる。
窒化物半導体結晶層14は、一般式InxGayAlzN(0≦x,y,x≦1、x+y+z=1)で表される。上述したように、窒化物半導体結晶層14の表面荒れは、特に結晶層14がGaを含む場合に、このGaとシリコン基板11のSiとの化学的反応に起因して顕著に生じる。したがって、窒化物半導体結晶層14がGaを含む場合に本発明の作用効果は最も顕著となる。
なお、十分厚膜の窒化物半導体結晶層14が形成された後は、窒化物半導体結晶層14をシリコン基板11からAlN微結晶層13ごと剥離して単独で使用することもできる。
以下、本発明を具体例に基づいて詳細に説明する。
(実施例1)
図1〜図4に示す工程に従って、MOCVD法によるGaN単結晶層の作製を試みた。なお、マスク部材の厚さtmは100nmとし、マスク部材における開口部の長さは300μm、隣接する開口部間隔は5μm〜10μmとした。また、AlN微結晶層は、MOCVD法により、基板温度約1000℃で厚さ200nmに形成した。さらに、GaN単結晶層を形成する際の基板温度も約1000℃とした。このとき、成長時間20分で約1μmのGaN単結晶層を作製することができた。なお、SEM観察の結果、前記GaN庵結晶層の表面は極めて平坦であることが確認された。
(実施例2)
図1〜図4に示す工程に従って、HVPE法によるGaN単結晶層の作製を試みた。なお、マスク部材は実施例1と同じものを用い、AlN微結晶層は実施例1と同様にして形成した。その結果、基板温度約1000℃において、成長時間2時間で約40μmのGaN単結晶層を得ることができた。なお、SEM観察の結果、前記GaN庵結晶層の表面は極めて平坦であることが確認された。
以上、具体例を挙げながら発明の実施の形態に基づいて本発明を詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
本発明の窒化物半導体結晶層の作製方法の一例における、一工程図である。 図1に示す工程の次の工程を示す図である。 図2に示す工程の次の工程を示す図である。 図3に示す工程の次の工程を示す図である。
符号の説明
11 シリコン基板
12 マスク部材
12A (マスク部材の)開口部
13 AlN微結晶層
14 窒化物半導体結晶層

Claims (30)

  1. シリコン基板を準備する工程と、
    前記シリコン基板上に、厚さ200nm以上のAlN微結晶層を形成する工程と、
    前記AlN微結晶層上に、一般式InxGayAlzN(0≦x,y,x≦1、x+y+z=1)で表される窒化物半導体結晶層を形成する工程と、
    を具えることを特徴とする、窒化物半導体結晶層の作製方法。
  2. 前記AlN微結晶層の厚さが200nm〜600nmであることを特徴とする、請求項1に記載の窒化物半導体結晶層の作製方法。
  3. 前記AlN微結晶層は前記シリコン基板を900℃〜1200℃に加熱した状態で、MOCVD法により形成することを特徴とする、請求項1又は2に記載の窒化物半導体結晶層の作製方法。
  4. 前記AlN微結晶層は前記シリコン基板上に形成された格子状のマスク部材を介して形成することを特徴とする、請求項1〜3のいずれか一に記載の窒化物半導体結晶層の作製方法。
  5. 前記マスク部材は矩形状の開口部を有することを特徴とする、請求項4に記載の窒化物半導体結晶層の作製方法。
  6. 前記マスク部材の前記開口部の一辺の長さが50μm〜500μmであることを特徴とする、請求項5に記載の窒化物半導体結晶層の作製方法。
  7. 前記マスク部材において、隣接する前記開口部の間隔が5μm〜10μmであることを特徴とする、請求項5又は6に記載の窒化物半導体結晶層の作製方法。
  8. 前記マスク部材の厚さが100nm以下であることを特徴とする、請求項4〜7のいずれか一に記載の窒化物半導体結晶層の作製方法。
  9. 前記マスク部材は、窒化シリコン、二酸化シリコン、及び窒化タングステンより選ばれる少なくとも一種から構成することを特徴とする、請求項4〜8のいずれか一に記載の窒化物半導体結晶層の作製方法。
  10. 前記窒化物半導体結晶層の厚さが5μm以上であることを特徴とする、請求項1〜9のいずれか一に記載の窒化物半導体結晶層の作製方法。
  11. 前記窒化物半導体結晶層はMOCVD法により作製することを特徴とする、請求項10に記載の窒化物半導体結晶層の作製方法。
  12. 前記窒化物半導体結晶層の厚さが100μm以上であることを特徴とする、請求項1〜9のいずれか一に記載の窒化物半導体結晶層の作製方法。
  13. 前記窒化物半導体結晶層はHVPE法により作製することを特徴とする、請求項12に記載の窒化物半導体結晶層の作製方法。
  14. 前記シリコン基板はウエハ状を呈し、その直径が4インチ以上であることを特徴とする、請求項10〜13のいずれか一に記載の窒化物半導体結晶層の作製方法。
  15. 前記窒化物半導体結晶層はGaを含むことを特徴とする、請求項1〜14のいずれか一に記載の窒化物半導体結晶層の作製方法。
  16. シリコン基板上に形成され、厚さが5μm以上であって、一般式InxGayAlzN(0≦x,y,x≦1、x+y+z=1)で表されることを特徴とする、窒化物半導体結晶層。
  17. MOCVD法により作製したことを特徴とする、請求項16に記載の窒化物半導体結晶層。
  18. シリコン基板上に形成され、厚さが100μm以上であって、一般式InxGayAlzN(0≦x,y,x≦1、x+y+z=1)で表されることを特徴とする、窒化物半導体結晶層。
  19. HVPE法により作製したことを特徴とする、請求項18に記載の窒化物半導体結晶層。
  20. 前記シリコン基板はウエハ状を呈し、その直径が4インチ以上であることを特徴とする、請求項16〜19のいずれか一に記載の窒化物半導体結晶層。
  21. Gaを含むことを特徴とする、請求項16〜20のいずれか一に記載の窒化物半導体結晶層。
  22. シリコン基板と、
    前記シリコン基板上に形成された、厚さ200nm以上のAlN微結晶層と、
    を具えることを特徴とする、窒化物半導体結晶層作製用の基材。
  23. 前記AlN微結晶層の厚さが200nm〜600nmであることを特徴とする、請求項22に記載の窒化物半導体結晶層作製用の基材。
  24. 前記AlN微結晶層は前記シリコン基板を900℃〜1200℃に加熱した状態で形成したことを特徴とする、請求項22又は23に記載の窒化物半導体結晶層作製用の基材。
  25. 前記AlN微結晶層は前記シリコン基板上に形成された格子状のマスク部材を介して形成したことを特徴とする、請求項22〜24のいずれか一に記載の窒化物半導体結晶層作製用の基材。
  26. 前記マスク部材は矩形状の開口部を有することを特徴とする、請求項25に記載の窒化物半導体結晶層作製用の基材。
  27. 前記マスク部材の前記開口部の一辺の長さが50μm〜500μmであることを特徴とする、請求項26に記載の窒化物半導体結晶層作製用の基材。
  28. 前記マスク部材において、隣接する前記開口部の間隔が5μm〜10μmであることを特徴とする、請求項26又は27に記載の窒化物半導体結晶層作製用の基材。
  29. 前記マスク部材の厚さが100nm以下であることを特徴とする、請求項25〜28のいずれか一に記載の窒化物半導体結晶層作製用の基材。
  30. 前記マスク部材は、窒化シリコン、二酸化シリコン、及び窒化タングステンより選ばれる少なくとも一種から構成したことを特徴とする、請求項25〜29のいずれか一に記載の窒化物半導体結晶層作製用の基材。

JP2003370790A 2003-10-30 2003-10-30 窒化物半導体結晶層の作製方法、窒化物半導体結晶層、及び窒化物半導体結晶層作製用の基材 Pending JP2005136200A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003370790A JP2005136200A (ja) 2003-10-30 2003-10-30 窒化物半導体結晶層の作製方法、窒化物半導体結晶層、及び窒化物半導体結晶層作製用の基材
US10/974,698 US20050245054A1 (en) 2003-10-30 2004-10-28 Method for producing a nitride semiconductor crystal layer, nitride semiconductor crystal layer and substrate for producing the same
EP04025832A EP1528590A2 (en) 2003-10-30 2004-10-29 Method for producing a nitride semiconductor crystal layer, nitride semiconductor crystal layer and substrate for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003370790A JP2005136200A (ja) 2003-10-30 2003-10-30 窒化物半導体結晶層の作製方法、窒化物半導体結晶層、及び窒化物半導体結晶層作製用の基材

Publications (1)

Publication Number Publication Date
JP2005136200A true JP2005136200A (ja) 2005-05-26

Family

ID=34420206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003370790A Pending JP2005136200A (ja) 2003-10-30 2003-10-30 窒化物半導体結晶層の作製方法、窒化物半導体結晶層、及び窒化物半導体結晶層作製用の基材

Country Status (3)

Country Link
US (1) US20050245054A1 (ja)
EP (1) EP1528590A2 (ja)
JP (1) JP2005136200A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009505938A (ja) * 2005-08-29 2009-02-12 フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
JP2011162373A (ja) * 2010-02-05 2011-08-25 Kobe Steel Ltd 高配向ダイヤモンド膜の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100901822B1 (ko) 2007-09-11 2009-06-09 주식회사 실트론 질화갈륨 성장용 기판 및 질화갈륨 기판 제조 방법
US8597961B2 (en) * 2009-10-20 2013-12-03 Walsin Lihwa Corporation Method for improving internal quantum efficiency of group-III nitride-based light emitting device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US6348096B1 (en) * 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
US6271104B1 (en) * 1998-08-10 2001-08-07 Mp Technologies Fabrication of defect free III-nitride materials
JP4145437B2 (ja) * 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶GaNの結晶成長方法及び単結晶GaN基板の製造方法と単結晶GaN基板
US6685976B2 (en) * 2000-01-19 2004-02-03 The Quaker Oats Company Modified oat and corn grit products and method
FR2810159B1 (fr) * 2000-06-09 2005-04-08 Centre Nat Rech Scient Couche epaisse de nitrure de gallium ou de nitrure mixte de gallium et d'un autre metal, procede de preparation, et dispositif electronique ou optoelectronique comprenant une telle couche
JP3863720B2 (ja) * 2000-10-04 2006-12-27 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
JP2002222771A (ja) * 2000-11-21 2002-08-09 Ngk Insulators Ltd Iii族窒化物膜の製造方法、iii族窒化物膜の製造用下地膜、及びその下地膜の製造方法
JP4063520B2 (ja) * 2000-11-30 2008-03-19 日本碍子株式会社 半導体発光素子
JP3836697B2 (ja) * 2000-12-07 2006-10-25 日本碍子株式会社 半導体素子
JP4963763B2 (ja) * 2000-12-21 2012-06-27 日本碍子株式会社 半導体素子
JP3888668B2 (ja) * 2000-12-28 2007-03-07 日本碍子株式会社 半導体発光素子
US7052979B2 (en) * 2001-02-14 2006-05-30 Toyoda Gosei Co., Ltd. Production method for semiconductor crystal and semiconductor luminous element
JP4209097B2 (ja) * 2001-05-24 2009-01-14 日本碍子株式会社 半導体受光素子
JP3763753B2 (ja) * 2001-06-05 2006-04-05 豊田合成株式会社 Iii族窒化物系化合物半導体素子及びその製造方法
TWI255052B (en) * 2003-02-14 2006-05-11 Osram Opto Semiconductors Gmbh Method to produce a number of semiconductor-bodies and electronic semiconductor-bodies

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009505938A (ja) * 2005-08-29 2009-02-12 フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
US8591652B2 (en) 2005-08-29 2013-11-26 Freiberger Compound Materials Gmbh Semi-conductor substrate and method of masking layer for producing a free-standing semi-conductor substrate by means of hydride-gas phase epitaxy
JP2011162373A (ja) * 2010-02-05 2011-08-25 Kobe Steel Ltd 高配向ダイヤモンド膜の製造方法

Also Published As

Publication number Publication date
EP1528590A2 (en) 2005-05-04
US20050245054A1 (en) 2005-11-03

Similar Documents

Publication Publication Date Title
US7407865B2 (en) Epitaxial growth method
US7811902B2 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same
JP4783288B2 (ja) 犠牲層上のヘテロエピタキシによるiii族窒化物の自立基板の実現方法
JP5371430B2 (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
US5760426A (en) Heteroepitaxial semiconductor device including silicon substrate, GaAs layer and GaN layer #13
JP4845314B2 (ja) 脆弱なポスト上に窒化ガリウム半導体層を作製するペンデオエピタキシャル法及びそれによって作製した窒化ガリウム半導体構造
US7435666B2 (en) Epitaxial growth method
KR101321654B1 (ko) Ⅲ족 질화물 반도체 성장용 기판, ⅲ족 질화물 반도체 에피택셜 기판, ⅲ족 질화물 반도체 소자 및 ⅲ족 질화물 반도체 자립 기판, 및 이들의 제조 방법
JP5244487B2 (ja) 窒化ガリウム成長用基板及び窒化ガリウム基板の製造方法
JP2005320237A (ja) 非極性a面窒化物半導体単結晶基板およびその製造方法
US20070092980A1 (en) Method of fabricating GaN
JP2006523033A (ja) シリコン上に単結晶GaNを成長させる方法
JP2007106665A (ja) 格子パラメータを変化させる元素を含有する窒化ガリウムデバイス基板
JP2008034834A (ja) シリコン基板上の窒化物単結晶成長方法、これを用いた窒化物半導体発光素子及びその製造方法
TW200933740A (en) Method for manufacturing gallium nitride single crystalline substrate using self-split
JP2009152610A (ja) 窒化ガリウム基板の製造方法
JP2000357663A (ja) Iii族窒化物系化合物半導体基板の製造方法
TW201007819A (en) Method for fabricating circuit structure
TWI388000B (zh) 磊晶生長方法及使用該方法所形成之磊晶層結構
JP2007246289A (ja) 窒化ガリウム系半導体基板の作製方法
KR100450781B1 (ko) Gan단결정제조방법
TWI255052B (en) Method to produce a number of semiconductor-bodies and electronic semiconductor-bodies
JP2001200366A (ja) ヒドリド気相エピタクシー成長法による無クラックガリウムナイトライド厚膜の製造方法
KR20050033911A (ko) 질화갈륨계 단결정 기판의 제조방법
JP2001274093A (ja) 半導体基材及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060228

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060428

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060526

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071023