JP5371430B2 - 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層 - Google Patents

半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層 Download PDF

Info

Publication number
JP5371430B2
JP5371430B2 JP2008528485A JP2008528485A JP5371430B2 JP 5371430 B2 JP5371430 B2 JP 5371430B2 JP 2008528485 A JP2008528485 A JP 2008528485A JP 2008528485 A JP2008528485 A JP 2008528485A JP 5371430 B2 JP5371430 B2 JP 5371430B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor substrate
semiconductor
manufacturing
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008528485A
Other languages
English (en)
Other versions
JP2009505938A (ja
Inventor
ヘニング・クリスチャン
ヴァイヤース・マルクス
リヒター・エバーハルト
トレンクレ・ギュンター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Freiberger Compound Materials GmbH
Original Assignee
Freiberger Compound Materials GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freiberger Compound Materials GmbH filed Critical Freiberger Compound Materials GmbH
Publication of JP2009505938A publication Critical patent/JP2009505938A/ja
Application granted granted Critical
Publication of JP5371430B2 publication Critical patent/JP5371430B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth

Description

本発明は、半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層に関する。より詳細には、ハイドライド気相成長法（ＨＶＰＥ）により、追加工程を必要とせずに半導体層を基板（又は下地基板／初期基板、若しくは異種基板）から自己分離させる自立窒化ガリウム（ＧａＮ）基板、窒化アルミニウム（ＡｌＮ）基板、窒化アルミニウムガリウム（ＡｌＧａＮ）基板、窒化インジウム（ＩｎＮ）基板及び窒化インジウムガリウム（ＩｎＧａＮ）基板の製造方法に関するものである。
自己分離は、マスク上でエピタキシャル横方向成長（ＥＬＯ、Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ）させることによって達成される。ここで、マスクは、複数の開口部（窓）を備えたものである。これらの窓では、基板（例えば、サファイアなど）上に予め成長させた薄い第一層が（又は、下地層も）露出していることが好ましい。そして、成長はこれらの窓から始まる。この成長により、窓に生じる島状部を結合させた後、コヒーレント／連続半導体層をさらに成長させる。続いて、下地基板と成長した層の間の張力により半導体基板を自己分離させる。その後、この半導体基板は、コヒーレントウェハとしてリアクタから取り出される。このような方法は、例えば、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，Ｖｏｌ．８５，Ｎｏ．２０，１５．１１．２００４，ｐｐ．４６３０−４６３２に開示されている。III族窒化物（Ｇａ、Ａｌ、Ｉｎ）からなる層構造は、現在の多数のデバイスの基礎を形成している。例えば、高周波出力エレクトロニクスとしては、ＨＦＥＴ（ヘテロ接合電界効果トランジスタ）に基づく通信システム、センサリクス、耐放射線性のエアスペース・エレクトロニクスが挙げられ、光エレクトロニクスとしては、照明用、印刷用、表示用及び記憶用、通信機器及び医療機器に用いられる紫外線、青色及び白色発光ダイオード（ＬＥＤ）や青色レーザダイオードが挙げられる。そのような層は、一般的には、下地基板に、有機金属気相成長法（ＭＯＶＰＥ）を使用したり、分子線エピタキシャル成長法（ＭＢＥ）を使用したりして製造される。
理想的な下地基板は、その基板上に成長させる層と同じ材料系に属するもの、例えばＧａＮ基板である。そのため、少ない欠陥で成長させるための要件は、格子不整合を十分に防止できること（ホモエピタキシー）や、予め不純物添加により熱膨張係数を一致させることとなる。なお、利用の仕方に応じて、基板をｎ型、半絶縁型、又はｐ型にドープすることが好ましい。
他の半導体、例えばシリコン（Ｓｉ）やガリウム砒素（ＧａＡｓ）、とは異なり、これまで２インチ以上の直径を有するＧａＮ結晶は、従来の単結晶成長法を用いてうまく製造することができなかった。高圧力及び高温下での溶融物からの成長（ＨＰＳＧ−高圧溶融成長）などの従来のプロセスでは、ｃｍ２寸法の結晶板しか得られていない。また、これまで、昇華を用いた成長もうまくいっていない。したがって、現在まで、III族窒化物（Ｇａ、Ａｌ、Ｉｎ）からなる層構造は、そのほとんどが、例えばサファイアや炭化シリコン（ＳｉＣ）などの異種基板上にエピタキシャル成長させたものである（ヘテロエピタキシー）。これは、例えば、到達転位密度の低さや格子定数及び熱膨張率の差に起因して反りが生じる点で好ましくない。この反りは、後工程において問題を生じる場合がある。例えば、フォトリソグラフィ法により層構造を転写するときに、反り返ったウェハ上では分解能が制限されることが挙げられる。
以上の理由から、初期の（第一）下地基板上に成長し、その基板から分離するＧａＮ下地基板を作成する試みがなされている。
米国特許第６，７４０，６０４号には、下地基板上にＧａＮ層を成長させた後、この層を、後工程においてレーザー照射により分離させる方法が記載されている。この方法によると、面倒なうえ、大面積での収率を制限する追加工程が必要となってしまう。さらに、ＧａＮ層及びＧａＮ基板からなるパッケージが成長温度から室温まで冷却されるので、この方法では反りの問題を解決できない。したがって、熱変形（ｔｈｅｒｍａｌ ｍｉｓａｌｉｇｎｍｅｎｔ）により生じた反りは、下地基板から分離した後もある程度そのまま残ってしまう。
米国特許第６，４１３，６２７号には、ＧａＡｓ下地基板上で適用される方法が記載されている。この方法では、ＧａＮは、誘電体マスクを備えたＧａＡｓ基板の両面上に成長するようになっている。そして、この方法によると、ＧａＡｓ基板を除去するために、面倒なうえ有毒なエッチング工程が必要となる。また、両面に成長したＧａＮ層のうち片側ずつしか使用できないうえ、両面成長には特有の装置が必要となる。
Ｏｓｈｉｍａら（Ｙ．Ｏｓｈｉｍａ，Ｔ．Ｅｒｉ，Ｎ．Ｓｈｉｂａｔａ，Ｈ．Ｓｕｎａｋａｗａ，Ｋ．Ｋｏｂａｙａｓｈｉ，Ｔ．Ｉｃｈｉｈａｓｈｉ，Ａ．Ｕｓｕｉ，Ｐｒｅｐａｒａｔｉｏｎ ｏｆ Ｆｒｅｅｓｔａｎｄｉｎｇ ＧａＮ Ｗａｆｅｒｓ ｂｙ Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ ｗｉｔｈ Ｖｏｉｄ−Ａｓｓｉｓｔｅｄ Ｓｅｐａｒａｔｉｏｎ，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．４２，Ｌ１（２００３））は、ＴｉＮの多孔質層をＧａＮ初期層上に堆積させ、ＧａＮの成長がポアから始まる方法を開示している。しかしながら、このＴｉＮ層の多孔率の制御方法や、この方法の再現性については、明らかではない。また、提案された方法では、ＧａＮ厚膜層は外力によって初期基板から分離されるが、それには、追加工程やその工程に必要な装置が必要となる。
エピタキシャル横方向成長（ＥＬＯ又はＥＬＯＧ）法は、欠陥低減が可能なものとして、ＷＯ９９／２０８１６に開示されている。この文献には、ＥＬＯＧ法に使用される電体マスク材料が記載されている。しかしながら、この方法では、下地基板及びＧａＮ層からなるパッケージの反りは回避できない。
ドイツ特許ＤＥ１００１１８７６号Ａ１では、金属マスク、この文献の場合にはタングステンからなるもの、が使用されている。上記した両文献は、ＥＬＯＧ法による欠陥密度の低減を取り扱ったものである。つまり、これらの研究は、自立基板の形成を目的としたものではない。
さらに、米国特許第４，８４８，６３３号には、ＧａＡｓを成長させる方法が開示されている。この文献では、複数の円柱状の初期領域を横方向へ向けて全面成長させるのではなく、それとは対照的に、限られた領域内で成長させることが探求されている。これにより、横方向の成長が、一層回避されるようになる。そのため、この方法では、ＷＳｉ：Ｚｎマスクが使用されている。このＷＳｉ：Ｚｎマスクは、横方向への全面成長を回避させるものである。米国特許第４，８６８，６３３号の図１及び２（並びに関連する本文）では、円柱及びその周辺の領域でＧａＡｓを成長させる方法が研究されている。ＷＳｉマスクの最上層におけるＷの濃度が高いと、島状部の形成が抑制される。逆に、ＷＳｉマスクの最上層におけるＳｉの濃度が高いと、ＷＳｉマスク上には多結晶ＧａＡｓからなる層が形成される。そのため、ＧａＡｓ層がＷＳｉマスク上に形成されるのを回避するよう、ＷＳｉマスクには亜鉛がドープされている。
さらに、Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ ａｎｄ Ｅｎｇｉｎｅｅｒｉｎｇ：Ｂ，Ｖｏｌ．８２，Ｎｏ．１，２２．０５．２００１，ｐｐ．６２−６３（３）（要約）には、ＧａＮ層の製造／処理のためにＷＮｘマスクを使用することが開示されている。この文献では、ＧａＮ層の分離を回避するため、Ｗマスクの代わりにＷＮｘマスクが使用されている。
米国特許第６，１４６，４５７号には、Ｓｉ基板、ＳｉＣ基板又はサファイア基板と薄い中間層とからなる成長支持体上に、気相成長法を用いて半導体層を堆積させる方法が開示されている。この方法では、半導体層と基板の熱膨張係数が異なるため、後続する冷却工程において、基板には欠陥が生じるが、成長層には生じない。したがって、高品質の半導体層を得ることができる。請求項３では、中間層に利用可能な材料として、酸化シリコン、窒化シリコン又は炭化シリコンが明示されている。請求項４によると、中間層は構成され得るが、欠陥密度を低減するためのＥＬＯＧプロセスについては言及も記載もされていない。さらに、請求項及び実施形態のいずれにも、その方法によって得られる自立半導体基板についての記載はない。
そこで、本発明の目的は、自立基板（すなわち結合していない基板）、好ましくは窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウム（ＩｎＮ）又は窒化インジウムガリウム（ＩｎＧａＮ）により形成された基板、を製造する方法であって、必要な工程を最小限に抑えることができるとともに、半導体層をほとんど反り返らせることなく平面状に形成することができる方法を提供することにある。さらに、低コストで得られ、非常に良好な平面性を有する自立基板を提供することにある。
上記目的は、本発明に従って、請求項１の特徴を備えた方法、請求項１９の特徴を備えた基板、請求項２１のマスク層により解決される。好ましい実施形態は従属請求項に記載されている。
本発明に係る半導体基板の製造方法は、以下の工程を備えていることを特徴とする。
（１）下地基板を供給する工程
（２）前記下地基板上に複数の開口部を備えたマスク層を形成する工程
（３）少なくとも１つの半導体基板を、少なくとも１つの半導体材料によって前記開口部から垂直に成長させ、マスク材料を完全に覆って成長界面で結合するように前記マスク層全体に横方向に全面成長させる工程
（４）前記マスク層を形成する材料は、少なくとも部分的に窒化タングステンシリサイド又はタングステンシリサイドを含み、前記全面成長させた後、前記下地基板、前記マスク層及び前記半導体基板を冷却する工程
（５）前記半導体基板は、少なくとも窒化物系化合物半導体を含み、前記半導体基板と前記下地基板を、前記半導体基板を自立させるように、前記成長の間又は前記冷却の間（冷却後）に分離する工程
マスク層を形成する材料は、窒化タングステンシリサイドのみ又はタングステンシリサイドのみからなることが好ましい。より好ましくは、窒化タングステンシリサイド又はタングステンシリサイドのマスク層が、他の物質でドープされないことである。
マスク層を形成する材料は、窒化タングステンシリサイドであることが特に好ましい。また、マスク層を形成する前に、連続的な初期層を基板上に成長させ、マスク層を初期層上に堆積させることが好ましい。又は、初期層なしで基板上に直接マスク層を堆積させることもできる。このとき、ＳｉＣ基板の場合には特に有益である。
構造化されたマスク層として、スパッタリング又は気相堆積を用いて連続的なマスク層を堆積させ、その後複数の開口部が形成されたものを用意するのが好ましい。開口部は、マスク層にプラズマエッチングを用いて乾式かつ化学的に形成されることが好ましい。又は、湿式かつ化学的なエッチング若しくは剥離方法も同様に可能である。
このように構造化されたマスク層上に、開口部を発端として、少なくとも半導体材料よりなる第一半導体層（結合層（ｃｏａｌｅｓｃｅｎｃｅ ｌａｙｅｒ））を成長させて、マスク材料を完全に覆い、連続層を形成することが好ましい。
初期層は、窒化物系化合物半導体を含むものが好ましく、第３族及び／又は第５族の元素の窒化物系化合物を含むものが特に好ましく、その中でも特にＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＮ、ＩｎＧａＮ、ＡｌＩｎＮ又はＡｌＩｎＧａＮを含むものが好ましい。
第一半導体層上に、さらなる半導体層を、同じ成長工程で堆積させることが好ましい。その厚さは、５０μｍ以上であるのが好ましく、２００μｍ以上であるのがより好ましい。又は、第一半導体層は、第一成長工程において作成し、第二成長工程において、第二半導体層によって全領域にわたって成長させてもよい。この第二半導体層も、窒化物系化合物半導体を含むものが好ましく、第３族及び／又は第５族の元素の窒化化合物を含むものが特に好ましく、その中でも特にＧａＮ、ＡｌＮ、ＩｎＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＮ又はＡｌＩｎＧａＮを含むことが好ましい。
下地基板は、炭化シリコン又はサファイアを含むものが好ましい。また、好ましくはこのように作成された半導体層上に、窒化物系化合物半導体を含むさらなる半導体層又は電子デバイス又は光電子デバイスを形成するための金属接点を配置することが好ましい。
自立半導体基板は、成長中における引張応力により、又は冷却の間における下地基板と少なくとも１つの半導体基板との異なる熱膨張係数により、下地基板との境界面及び半導体基板のマスクの開口部内の領域にクラックを形成させることによって分離することが好ましい。
本発明に係る半導体基板は、電子デバイス又は光電子デバイスを作成するための基板であって、窒化物系化合物半導体（好ましくは、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＮ、ＩｎＧａＮ、ＡｌＩｎＮ、若しくはＡｌＩｎＧａＮ）を含むものである。ここで、本発明に係る半導体基板は、微量の窒化タングステンシリサイド、微量のタングステンシリサイド又は微量のシリコン及びタングステンを含むものである。微量成分の濃度は、分離後に残留するその物質に対する検出限界に応じて決まる。それらは、合計で１０１５原子／ｃｍ３以上であることが好ましい。しかしながら、本発明に係る方法により、この微量成分が検出されないような半導体基板を、製造できる場合がある。
この（微量成分が検出されないような半導体基板を製造する）方法によれば、下地基板から自己分離する低欠陥の自立ＧａＮウェハを製造することが可能になる。この分離は、成長中における半導体層の厚さの増加に伴って既に成長した層の引張応力が増加することにより、又は遅くとも成長温度からの冷却中に熱膨張係数が異なることにより発生する。そのような分離は、特に、マスク材料として窒化タングステンシリサイド又はタングステンシリサイドを使用したときに発生することが見出されている。これにより、分離させるための追加の技術的工程を省略することができる。高温で既に分離が生じることにより、ＧａＮウェハは、反り又は曲がりが少ないか、又は全くない。そして、これは、さらなる処理のために有利となる。
したがって、半導体基板を製造するための本発明に係るマスク層は、少なくとも部分的に窒化タングステンシリサイドを含んでいる。好ましくは、窒化タングステンシリサイドのみからなるものである。また、好ましくは、窒化タングステンシリサイドからなるマスク層は、他の物質でドープされないことである。
層の上に、半導体層（Ｓ）（例えば、ＧａＮの層）をエピタキシャル成長させるのに適した初期層を使用することが好ましい。この初期層は、下地基板上にヘテロエピタキシャル成長させた厚さ数μｍのＧａＮ層であることが好ましい。ＧａＮの成長用の下地基板として、サファイア、ＳｉＣ、Ｓｉ及びＧａＡｓが既に実証されている。初期層を用意する工程に関しては、下地基板上に密着したＧａＮ層を堆積させる任意の技術を使用することができる。ここで、ＭＯＶＰＥ、ＨＶＰＥ、及びＭＢＥが広く使用されているプロセスである。又は、初期層は、ＡｌＮ、ＡｌＧａＮ、ＩｎＮ、ＩｎＧａＮ、ＡｌＩｎＮ、若しくはＡｌＩｎＧａＮからなるものである。その層は、その後堆積される第一半導体層（結合層）と同一材料からなるものが好ましい。ＳｉＣ上に成長させる場合には、この下地／初期層を省くことが好ましい。
初期層を使用する場合、少なくとも部分的にタングステンシリサイド（ＷＳｉ）又は窒化タングステンシリサイド（ＷＳｉＮ）を含む薄いマスク層を堆積させる。初期層がなければ、マスク層は基板上に直接堆積される。ＥＬＯＧマスクは、典型的には５０〜２００ｎｍの厚さを有する。堆積されたＷＳｉ層又は好ましくはＷＳｉＮ層は、リソグラフィで構造化され、湿式又は乾式の化学的エッチング工程により窓が形成され、その窓内には、初期層又は基板（ＳｉＣ基板）が露出する。構造化については、いわゆる剥離工程などの他工程を同様に実施してもよい。半導体技術に一般に使用されるそのような構造化工程により、マスク層の開口部を明確かつ再現可能に準備することができるようになる。これらの開口部は、ほぼ周期的に提供され、円形若しくは多角形の幾何学形状を有するか又は平行に配置されたストライプからなるものが好ましい。
後続の構造化工程なしで、多孔質ＷＳｉＮ層を使用することも可能である。しかしながら、このとき、工程結果を確実に再現できるようにしなければならない。
マスクに覆われた初期層又はマスクに覆われた基板上には、その後、気相成長法を用いて、少なくとも厚さ５０μｍのＧａＮ／ＡｌＧａＮ層（又は別の窒化物半導体層）を成長させる。ここで、材料は、成長界面が平坦な層から再び結合するまで、窓から出て垂直に成長し、そしてマスク全体に横方向に成長する。本発明によれば、この第一半導体層は、ＷＳｉＮよりなる上述のマスク層には付着しない。これは、後続の自己分離には必須の前提条件である。下地基板への付着は、このマスク層の開いた窓（開口部）のみによって形成される。
下地基板としてＳｉＣを選択する場合、ＧａＮ初期層の堆積を省略することができる。ＷＳｉＮマスク層は、下地基板上に直接堆積され、構造化される。その後、ＧａＮ、ＡｌＮ、若しくはＡｌＧａＮ、又は別の窒化物半導体でできた付着質の第一半導体層（結合層）を、ＥＬＯを用いて成長させる。その直後、同じ成長工程において、又は別の成長工程において、５０μｍを超える厚さを有する窒化物半導体の厚い第二半導体層（半導体厚膜層）を、この結合層上の全領域に成長させることが好ましい。
マスクの幾何学形状、堆積パラメータ、及びプロセス制御を適切に選択して成長させた厚い第二半導体層（半導体厚膜層）は、第一半導体層（結合層）とともに、全領域において下地基板から分離し、これにより、例えば直径２インチの自立ウェハが形成される。その後、このウェハを、デバイスの構造化層を成長させるため、又はＧａＮ、ＡｌＮ、若しくはＡｌＧａＮ、若しくは別の窒化物半導体よりなる多量の結晶を成長させるため、種基板として使用することができる。その際、任意で、表面を平滑化（研磨、エッチング）する工程を行うことができる。
以下、本発明に係る実施形態を図面に基づき詳細に説明する。
第一実施形態では、下地基板１（ｃ面サファイアウェハ、直径２インチ又は５０．８ｍｍ）に、ＭＯＶＰＥにより、厚さ２μｍのＧａＮの初期層１ａを全面成長させる（図１）。続いて、この初期層１ａを、全領域にわたって、厚さ１００ｎｍのスパッタ堆積されたマスク層（ＷＳｉＮ層）２で覆う（図２）。この層２を、リソグラフィ及び後続のエッチング工程により、亀甲状に配置された円形の開口部（窓）３が形成される構造にする（図３）。この例において、亀甲状に配置された円形の開口部（窓）３には、直径１０μｍかつ隣接する窓の中心間距離１５μｍで亀甲状に配置されたものが使用されている。
こうした構造の下地基板上で、最初に、ＧａＮの第一半導体層４を結合層として成長させる（図４及び図５）。ここで、マスク層２及び開口部３とともに構造化されている、初期層１ａを備えた下地基板１を、水平ＨＶＰＥリアクタ内で１０４０℃まで加熱するが、その際、表面はアンモニアによって７５０℃以上で安定化される。成長が生じるのは、リアクタ圧８００ｈＰａ及び温度１０４０℃で、Ｖ／III比が５のときである。ここで、全面成長の成長速度は、１５０μｍ／ｈである。５分後には、第一半導体層４は、結合層の形態でコヒーレントであり、約１０〜１５μｍという中間の厚さをなしている。続いて、コヒーレントである第一半導体層（結合層）４に、１００μｍを超える厚さを有する第二半導体層５を全面成長させるが、その際、２００μｍを超える厚さに成長させることが好ましい（図６）。この実施形態では、半導体層の厚さは４５０μｍである。下地基板１と、第一半導体層（結合層）４及び第二の半導体層５からなる成長半導体基板６との間で成長中に生じる応力は、適切なプロセス制御及びマスク形状を用いて、図７に示されるように、成長した半導体基板６をその下にある下地基板１から分離させる。約３００℃／ｈの速度で冷却する間、表面は、アンモニアによって再び７５０℃の温度に安定化される。工程の終了後、分離した半導体基板は、ここではＧａＮ層パッケージの形態で、約４６０μｍの厚さをなしたまま、リアクタから取り出される。
第二実施形態では、下地基板１（ｃ面サファイヤ基板、直径５０．８ｍｍ）に、ＭＯＶＰＥにより、厚さ２μｍのＧａＮ初期層１ａを全面成長させる（図１）。続いて、この初期層１ａを、全領域にわたって、厚さ１００ｎｍのスパッタ堆積されたマスク層（ＷＳｉＮ層）２で覆う（図２）。この層には、リソグラフィ及び後続のエッチング工程により、平行に延びるストライプ（開口部３）が形成される。そして、それはストライプマスクとして使用される。
このように構造化された下地ウェハ１及び２を、ＭＯＶＰＥにより、窓の外に成長する島状部が結合するように、ＧａＮによって全面成長させる（図４及び５）。結合が完了した後、得られたコヒーレントＧａＮ層４の上に、高速成長させるのに適した方法を用いて、約５０μｍの厚さをなすＧａＮ、ＡｌＮ、又はＡｌＧａＮよりなる層５を成長させるが、その際、２００μｍを超える厚さに成長させることが好ましい（図６）。下地基板と成長した半導体基板６との間で成長中に生じる応力は、適切なプロセス制御及びマスク模様を用いて、図７に示されるように、成長した層をその下にある下地基板から分離させる。
第３の実施形態では、ＳｉＣの下地基板１が使用され、初期層１ａを事前に堆積させる工程が省略される。ＳｉＣウェハ１は、厚さ１００ｎｍのスパッタ堆積されたマスク層（ＷＳｉＮ層）２によって直接覆われる。この層２を、リソグラフィ及び後続のエッチング工程により、亀甲状に配置された円形の開口部（窓）３が形成される構造にする（図３）。
このように構造化された下地ウェハ１及び２を、ＭＯＶＰＥにより、窓の外に成長する島状部が結合するように、ＧａＮによって全面成長させる。結合が完了した後、得られたコヒーレントＧａＮ層４の上に、高い成長速度を可能にするのに適したプロセスを用いて、５０μｍを超える厚さを有するＧａＮ、ＡｌＮ又はＡｌＧａＮでできた第二半導体層５を成長させるが、その際、２００μｍを超える厚さに成長させることが好ましい。下地基板１と第一半導体層４、結合層、厚い第二半導体層（半導体厚膜層）５からなる成長した半導体基板６との間で成長中に生じる応力と、温度変化、特に成長温度からの冷却による熱応力とが、適切なプロセス制御及びマスク模様を用いて、成長した層６をその下にある下地基板１から分離させる。
ここで、成長時の第一半導体層４及び第二半導体層５は、同じ材料からなるものでもよいし、異なる材料からなるものでもよい。半導体層４及び５は、同じ工程で成長してもよいし、異なる工程で成長してもよい。半導体基板６はまた、第一半導体層４のみからなるものでもよい。
図８は、第二半導体層５が第一半導体層（結合層）４と同じ材料から形成された本発明に係る半導体基板６を示す。この図では、初期層１ａが省略されている。ここで、第二半導体層５は、（第一半導体層と）同じ成長工程で堆積させたものである。したがって、半導体層４及び５は、互いに結合している。
少なくとも１つの第一半導体層４は、１〜５０μｍの厚さで成長するのが好ましい。より好ましくは、少なくとも１つの第一半導体層４は、１０〜３０μｍの厚さで成長することである。
第二半導体層５は、１００μｍを超える厚さで成長するのが好ましい。より好ましくは、２００μｍを超える厚さで成長することである。
３つの実施形態それぞれにおいて、成長するＧａＮ層、ＡｌＮ層、及びＡｌＧａＮ層を、適切なドーパント、すなわちｐ型ドーピング、ｎ型ドーピング又は半絶縁型ドーピングにより、目的に沿って作成することができる。成長したIII族窒化物のｎ型ドーピングは、シリコンを塩化水素ガスと反応させることによって、又は特に簡単には、シリコン含有化合物であるジクロロシラン（Ｃｌ２ＳｉＨ２）を添加することによって達成される。
成長したIII族窒化物のｐ型ドーピングは、マグネシウムＭｇを塩化水素ガスと反応させることにより、又は界面活性剤として若しくは層に混入するためにマグネシウム含有化合物、例えばビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ：Ｍｇ（Ｃ５Ｈ５）２）を気相に添加することにより達成される。同様のやり方で、インジウムも界面活性剤として使用することができる。
成長したIII族窒化物の半絶縁電気特性を達成するためのドーピングは、鉄（Ｆｅ）を塩化水素ガスと反応させることにより、又は鉄含有化合物、例えばビスシクロペンタジエニル鉄（フェロセン、Ｃｐ２Ｆｅ：Ｆｅ（Ｃ５Ｈ５）２）を気相に添加することにより達成される。
固体原料と比べて、ドーパントガスを使用することで工程が単純化される。なぜなら、ドーパントガスは継続的に制御可能だからである。
上記工程に用いられる自立半導体基板６は、分離後、微量の窒化タングステンシリサイド又は微量のタングステンシリサイド、又は微量のシリコンとタングステンを含んでもよい。好ましくは、微量とは、ｃｍ３当たり又は単層の１／１０当たり１０１５原子を超える範囲をいう。この値は、微量成分の検出限界に応じて決定される。微量成分は、２００ｎｍ未満の領域内にあることが好ましい。
下地基板１上に自立半導体基板６を形成する準備のための本発明に係るマスク層２は、少なくとも部分的に窒化タングステンシリサイド又はタングステンシリサイドを含んでいる。好ましくは、マスク層２は、窒化タングステンシリサイドのみ又はタングステンシリサイドのみからなるものである。
上記工程により得られたＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＮ、ＩｎＧａＮ、ＡｌＩｎＮ又はＡｌＩｎＧａＮからなる自立半導体層を、さらにＭＯＶＰＥ若しくはＭＢＥを用いてIII族窒化物層構造を成長させるための基板（窒化物基板）、又は金属接点を配置して電子デバイス若しくは光電子デバイスを作成するための基板（窒化物基板）として使用してもよい。この目的のために、表面を研磨してもよい。また、窒化物基板を、ＨＶＰＥによりIII族窒化物をさらに成長させるための初期層として使用してもよい。
本発明は上記実施形態に限定されるものではない。むしろ、言及した手段及び特徴を組み合わせ修正することにより、本発明の趣旨から逸脱しない範囲で、さらなる実施形態の変形例を実現することができる。
初期層１ａを備えた下地基板１を示す断面図である。 マスク層２及び開口部３を含む下地基板１（マスク層２の形成後）を示す断面図である。 開口部３を有するマスク層２を形成した後の下地基板１を示す平面図である。 結合層としての第一半導体層４が横方向へ成長している途中のマスク層を含む下地基板１を示す断面図である。 付着層を形成する結合層としての第一半導体層を成長させた後のマスク層を備えた下地基板１を示す断面図である。 少なくとも第二半導体厚膜層が成長する領域全面に第一半導体層を成長させた後の下地基板１を示す断面図である。 自己分離により下地基板から分離した第一半導体層４を備えた本発明に係る半導体基板６を示す断面図である。 自己分離により下地基板から分離されるとともに第一半導体層と第二半導体層とが同一材料から形成された本発明に係る半導体基板６を示す断面図である。
符号の説明
１ 下地基板
１ａ 初期層
２ マスク層
３ 開口部（窓）
４ 第一半導体層（結合層）
５ 第二半導体層（半導体厚膜層）
６ 半導体基板

Claims (21)

  1. 下地基板を供給する工程と、
    前記下地基板上に複数の開口部を備えたマスク層を形成する工程と、
    少なくとも１つの半導体基板を、少なくとも１つの半導体材料によって前記開口部から垂直に成長させ、マスク材料を完全に覆って成長界面で結合するように前記マスク層全体に横方向に全面成長させる工程と、
    前記全面成長させた後、前記下地基板、前記マスク層及び前記半導体基板を冷却する工程とを有し、
    前記マスク層を形成する材料は、少なくとも部分的に窒化タングステンシリサイド又はタングステンシリサイドを含み、
    前記半導体基板と前記下地基板の分離を、前記成長の間又は前記冷却の間に生じさせて、 前記半導体基板を自立させ、
    前記半導体基板には、少なくとも窒化物系化合物半導体が含まれている、
    ことを特徴とする半導体基板の製造方法。
  2. 前記マスク層を形成する材料が、窒化タングステンシリサイドのみ又はタングステンシリサイドのみからなる、ことを特徴とする請求項１に記載の半導体基板の製造方法。
  3. 前記冷却の間の前記下地基板と前記少なくとも１つの半導体基板との異なる熱膨張係数により、又は前記成長の間に成長した半導体層の引張応力により、前記下地基板と前記半導体基板における前記マスクの前記開口部内の領域とにクラックが形成されることによって、前記自立半導体基板が形成される、ことを特徴とする請求項１に記載の半導体基板の製造方法。
  4. 前記全面成長させる工程において、
    少なくとも１つの第一半導体層を結合層として成長させ、
    前記結合層が形成されるまでに、前記マスク層は、前記結合層の半導体材料によって完全に覆われる、ことを特徴とする請求項１に記載の半導体基板の製造方法。
  5. 前記全面成長させる工程において、少なくとも１つの第二半導体層を、前記少なくとも１つの結合層として成長させた第一半導体層上にさらに成長させて、前記半導体基板が最終的に前記少なくとも１つの第一半導体層及び前記少なくとも１つの第二半導体層を含むようにする、ことを特徴とする請求項４に記載の半導体基板の製造方法。
  6. 前記少なくとも１つの結合層として成長させた第一半導体層を、１〜５０μｍの厚さに成長させる、ことを特徴とする請求項４に記載の半導体基板の製造方法。
  7. 前記少なくとも１つの第二半導体層を、１００μｍを超える厚さに成長させる、ことを特徴とする請求項５に記載の半導体基板の製造方法。
  8. 前記少なくとも１つの結合層として成長させた第一半導体層及び／又は前記少なくとも１つの第二半導体層が、少なくとも窒化物系化合物半導体を含む、ことを特徴とする請求項５に記載の半導体基板の製造方法。
  9. 前記下地基板上に複数の開口部を備えたマスク層を形成する工程の前に、１つ又は複数の個別の層から成る少なくとも１つの初期層を、前記下地基板上の全領域に成長させて、前記少なくとも１つの初期層上に前記マスク層を形成する、ことを特徴とする請求項１に記載の半導体基板の製造方法。
  10. 前記少なくとも１つの初期層が、少なくとも窒化物系化合物半導体を含む、ことを特徴とする請求項９に記載の半導体基板の製造方法。
  11. 前記半導体基板に含まれた、前記少なくとも１つの窒化物系化合物半導体が、第３族及び／又は第５族の元素の窒化物系化合物である、ことを特徴とする請求項１に記載の半導体基板の製造方法。
  12. 前記少なくとも１つの窒化物系化合物は、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＮ、ＩｎＧａＮ、ＡｌＩｎＮ又はＡｌＩｎＧａＮである、ことを特徴とする請求項１１に記載の半導体基板の製造方法。
  13. 前記少なくとも１つの半導体基板を、ハイドライド気相成長法（ＨＶＰＥ）により成長させることを特徴とする、請求項１に記載の半導体基板の製造方法。
  14. 前記少なくとも１つの半導体基板を、エピタキシャル横方向成長法（ＥＬＯＧ）により前記初期層に全面成長させることによって堆積させる、ことを特徴とする請求項９に記載の半導体基板の製造方法。
  15. 前記開口部の外へ成長する島状部が結合しコヒーレント面が形成されるように、前記少なくとも１つの半導体基板を成長させる、ことを特徴とする請求項１に記載の半導体基板の製造方法。
  16. より厚いＧａＮ層、ＡｌＮ層、ＡｌＧａＮ層、ＩｎＮ層、ＩｎＧａＮ層、ＡｌＩｎＮ層若しくはＡｌＩｎＧａＮ層又はＧａＮ単結晶、ＡｌＮ単結晶、ＡｌＧａＮ単結晶、ＩｎＮ単結晶、ＩｎＧａＮ単結晶、ＡｌＩｎＮ単結晶若しくはＡｌＩｎＧａＮ単結晶を製造するため、前記少なくとも１つの半導体基板上に、その後少なくとも１つのさらなるＧａＮ層、ＡｌＮ層、ＡｌＧａＮ層、ＩｎＮ層、ＩｎＧａＮ層、ＡｌＩｎＮ層若しくはＡｌＩｎＧａＮ層を堆積させる、ことを特徴とする請求項１に記載の半導体基板の製造方法。
  17. 前記ＧａＮ層、ＡｌＮ層、ＡｌＧａＮ層、ＩｎＮ層、ＩｎＧａＮ層、ＡｌＩｎＮ層若しくはＡｌＩｎＧａＮ層又はＧａＮ単結晶、ＡｌＮ単結晶、ＡｌＧａＮ単結晶、ＩｎＮ単結晶、ＩｎＧａＮ単結晶、ＡｌＩｎＮ単結晶若しくはＡｌＩｎＧａＮ単結晶を、その後切断によって個別化する、ことを特徴とする請求項１６に記載の半導体基板の製造方法。
  18. 電子デバイス又は光電子デバイスを作成するため、少なくとも１つの金属接点を前記半導体基板上に配置する、ことを特徴とする請求項１に記載の半導体基板の製造方法。
  19. 電子デバイス又は光電子デバイスを製造するための自立半導体基板であって、少なくとも１つの窒化物系化合物半導体を含み、窒化タングステンシリサイド又はタングステンシリサイドを少なくとも部分的に含むマスク層から基板を分離させることにより、基板表面から２００ｎｍ未満の領域内に、少なくとも１０１５原子／ｃｍ３の濃度に達する、若しくは少なくとも単層の１／１０の体積あたり１０１５原子の濃度に達する窒化タングステンシリサイドを含む、ことを特徴とする自立半導体基板。
  20. 電子デバイス又は光電子デバイスを製造するために使用される、ことを特徴とする、請求項１９に記載の自立半導体基板。
  21. 下地基板から自己分離可能な自立半導体基板を製造する過程において使用されるマスク層であって、
    前記マスク層は、窒化タングステンシリサイドのみからなり、その表面は半導体基板に含有される窒化物系化合物半導体により完全に覆われる、ことを特徴とするマスク層。
JP2008528485A 2005-08-29 2006-08-24 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層 Active JP5371430B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102005041643A DE102005041643A1 (de) 2005-08-29 2005-08-29 Halbleitersubstrat sowie Verfahren und Maskenschicht zur Herstellung eines freistehenden Halbleitersubstrats mittels der Hydrid-Gasphasenepitaxie
DE102005041643.8 2005-08-29
PCT/EP2006/065659 WO2007025930A1 (de) 2005-08-29 2006-08-24 Halbleitersubstrat sowie verfahren und maskenschicht zur herstellung eines freistehenden halbleitersubstrats mittels der hydrid-gasphasenepitaxie

Publications (2)

Publication Number Publication Date
JP2009505938A JP2009505938A (ja) 2009-02-12
JP5371430B2 true JP5371430B2 (ja) 2013-12-18

Family

ID=37460039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008528485A Active JP5371430B2 (ja) 2005-08-29 2006-08-24 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層

Country Status (8)

Country Link
US (1) US8591652B2 (ja)
EP (1) EP1908099B1 (ja)
JP (1) JP5371430B2 (ja)
KR (1) KR101380717B1 (ja)
CN (1) CN101218662B (ja)
DE (1) DE102005041643A1 (ja)
PL (1) PL1908099T3 (ja)
WO (1) WO2007025930A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120094434A1 (en) * 2008-08-04 2012-04-19 Benjamin Allen Haskell Enhanced spontaneous separation method for production of free-standing nitride thin films, substrates, and heterostructures
US20100025727A1 (en) * 2008-08-04 2010-02-04 Benjamin Allen Haskell Enhanced spontaneous separation method for production of free-standing nitride thin films, substrates, and heterostructures
JP5095653B2 (ja) * 2009-03-23 2012-12-12 日本電信電話株式会社 窒化物半導体構造
JP2012054364A (ja) 2010-08-31 2012-03-15 Nobuyuki Akiyama シリコン薄膜の製造方法、シリコン薄膜太陽電池の製造方法、シリコン薄膜、シリコン薄膜太陽電池
KR101112118B1 (ko) * 2010-09-24 2012-02-22 한국광기술원 자립형 ｉｉｉ족 질화물 기판의 제조방법
US20130214325A1 (en) * 2010-10-29 2013-08-22 Tokuyama Corporation Method for Manufacturing Optical Element
US9024310B2 (en) * 2011-01-12 2015-05-05 Tsinghua University Epitaxial structure
JP5754191B2 (ja) * 2011-03-18 2015-07-29 株式会社リコー １３族窒化物結晶の製造方法および１３族窒化物結晶基板の製造方法
JP5451796B2 (ja) * 2012-03-06 2014-03-26 日本電信電話株式会社 窒化物半導体構造
KR102083043B1 (ko) * 2012-03-21 2020-02-28 프라이베르게르 컴파운드 마터리얼스 게엠베하 Iii-n 템플레이트의 제조방법과 이의 재처리 및 iii-n 템플레이트
CN103367122B (zh) * 2012-03-28 2016-03-30 清华大学 外延结构体的制备方法
CN103367121B (zh) * 2012-03-28 2016-04-13 清华大学 外延结构体的制备方法
US9245747B2 (en) * 2014-05-01 2016-01-26 International Business Machines Corporation Engineered base substrates for releasing III-V epitaxy through spalling
JP2017527988A (ja) * 2014-08-13 2017-09-21 インテル・コーポレーション 自己整合ゲートラストｉｉｉ−ｎトランジスタ
WO2016184523A1 (de) * 2015-05-21 2016-11-24 Ev Group E. Thallner Gmbh Verfahren zur aufbringung einer überwuchsschicht auf eine keimschicht
CN107093665B (zh) * 2017-05-15 2019-07-09 中国电子科技集团公司第二十六研究所 一种压电薄膜换能器用WSiAlN薄膜及其制备方法
CN111218643A (zh) * 2020-01-19 2020-06-02 镓特半导体科技（上海）有限公司 自支撑氮化镓层及其制作方法
CN112820634B (zh) * 2021-01-14 2024-01-16 镓特半导体科技（上海）有限公司 半导体结构、自支撑氮化镓层及其制备方法
CN112820632B (zh) * 2021-01-14 2024-01-09 镓特半导体科技（上海）有限公司 半导体结构、自支撑氮化镓层及其制备方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2002A (en) * 1841-03-12 Tor and planter for plowing
JPS5664475A (en) * 1979-08-23 1981-06-01 Unisearch Ltd Solar battery with branching diode
US4868633A (en) * 1986-10-22 1989-09-19 Texas Instruments Incorporated Selective epitaxy devices and method
US5675856A (en) * 1996-06-14 1997-10-14 Solid State Equipment Corp. Wafer scrubbing device
DE19640594B4 (de) * 1996-10-01 2016-08-04 Osram Gmbh Bauelement
KR20010021494A (ko) * 1997-07-03 2001-03-15 추후제출 에피택셜 증착에 의한 프리 스탠딩 기판의 제조를 위한열적 부정합 보정
FR2769924B1 (fr) * 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
JP2001135575A (ja) 1999-03-12 2001-05-18 Sumitomo Chem Co Ltd ３−５族化合物半導体
US6844574B1 (en) * 1999-03-12 2005-01-18 Sumitomo Chemical Company, Limited III-V compound semiconductor
US6365511B1 (en) * 1999-06-03 2002-04-02 Agere Systems Guardian Corp. Tungsten silicide nitride as a barrier for high temperature anneals to improve hot carrier reliability
EP1104031B1 (en) * 1999-11-15 2012-04-11 Panasonic Corporation Nitride semiconductor laser diode and method of fabricating the same
JP3846150B2 (ja) * 2000-03-27 2006-11-15 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子および電極形成方法
US6690042B2 (en) * 2000-09-27 2004-02-10 Sensor Electronic Technology, Inc. Metal oxide semiconductor heterostructure field effect transistor
JP3668131B2 (ja) * 2000-12-28 2005-07-06 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
JP4932121B2 (ja) * 2002-03-26 2012-05-16 日本電気株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法
CN1209793C (zh) * 2002-10-16 2005-07-06 中国科学院半导体研究所 氮化镓及其化合物半导体的横向外延生长方法
JP4422473B2 (ja) 2003-01-20 2010-02-24 パナソニック株式会社 Ｉｉｉ族窒化物基板の製造方法
US7524691B2 (en) * 2003-01-20 2009-04-28 Panasonic Corporation Method of manufacturing group III nitride substrate
JP4588340B2 (ja) 2003-03-20 2010-12-01 パナソニック株式会社 Ｉｉｉ族窒化物基板の製造方法
US7176115B2 (en) * 2003-03-20 2007-02-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing Group III nitride substrate and semiconductor device
WO2005060007A1 (en) * 2003-08-05 2005-06-30 Nitronex Corporation Gallium nitride material transistors and methods associated with the same
JP2005136200A (ja) * 2003-10-30 2005-05-26 Univ Nagoya 窒化物半導体結晶層の作製方法、窒化物半導体結晶層、及び窒化物半導体結晶層作製用の基材

Also Published As

Publication number Publication date
EP1908099B1 (de) 2011-07-27
WO2007025930A1 (de) 2007-03-08
KR20080047314A (ko) 2008-05-28
CN101218662B (zh) 2012-07-18
US20100096727A1 (en) 2010-04-22
US8591652B2 (en) 2013-11-26
CN101218662A (zh) 2008-07-09
DE102005041643A1 (de) 2007-03-01
KR101380717B1 (ko) 2014-04-02
PL1908099T3 (pl) 2011-12-30
EP1908099A1 (de) 2008-04-09
JP2009505938A (ja) 2009-02-12

Similar Documents

Publication Publication Date Title
JP5371430B2 (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
US7811902B2 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same
JP4529846B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
KR101535764B1 (ko) 고체 상태 조명 장치들을 위한 질화 갈륨 웨이퍼 기판, 및 관련된 시스템들 및 방법들
JP4783288B2 (ja) 犠牲層上のヘテロエピタキシによるｉｉｉ族窒化物の自立基板の実現方法
JP5023318B2 (ja) ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
JP5328931B2 (ja) 低欠陥密度の自立窒化ガリウム基板の製法およびそれにより製造されたデバイス
US8664687B2 (en) Nitride semiconductor light-emitting device and process for producing the same
JP3821232B2 (ja) エピタキシャル成長用多孔質基板およびその製造方法ならびにｉｉｉ族窒化物半導体基板の製造方法
US20070278622A1 (en) Gallium Nitride Device Substrate Contaning A Lattice Parameter Altering Element
CN101388338B (zh) 制备用于生长氮化镓的衬底和制备氮化镓衬底的方法
JPH10312971A (ja) ＩＩＩ−Ｖ族化合物半導体膜とその成長方法、ＧａＮ系半導体膜とその形成方法、ＧａＮ系半導体積層構造とその形成方法、ＧａＮ系半導体素子とその製造方法
WO2000057460A1 (fr) PROCEDE DE CROISSANCE DE CRISTAUX SEMICONDUCTEURS COMPOSES DE GaN, ET SUBSTRAT DE SEMICONDUCTEUR
JP4996448B2 (ja) 半導体基板の作成方法
KR100682272B1 (ko) 질화물계 기판 제조 방법 및 이에 따른 질화물계 기판
JP4214859B2 (ja) 窒化ガリウム（ＧａＮ）基板の製造方法
JP2007246289A (ja) 窒化ガリウム系半導体基板の作製方法
JP2006273716A (ja) ＧａＮ単結晶基板の製造方法
KR100586940B1 (ko) 질화갈륨계 단결정 기판의 제조방법
JP2001274093A (ja) 半導体基材及びその製造方法
JP2001200366A (ja) ヒドリド気相エピタクシー成長法による無クラックガリウムナイトライド厚膜の製造方法
JP2009084136A (ja) 半導体デバイスの製造方法
JP2005057064A (ja) Ｉｉｉ族窒化物半導体層およびその成長方法
US20080035052A1 (en) Method for manufacturing a semiconductor substrate
KR100839224B1 (ko) ＧａＮ 후막의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130917

R150 Certificate of patent or registration of utility model

Ref document number: 5371430

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250