KR100682272B1 - 질화물계 기판 제조 방법 및 이에 따른 질화물계 기판 - Google Patents

질화물계 기판 제조 방법 및 이에 따른 질화물계 기판 Download PDF

Info

Publication number
KR100682272B1
KR100682272B1 KR1020050069576A KR20050069576A KR100682272B1 KR 100682272 B1 KR100682272 B1 KR 100682272B1 KR 1020050069576 A KR1020050069576 A KR 1020050069576A KR 20050069576 A KR20050069576 A KR 20050069576A KR 100682272 B1 KR100682272 B1 KR 100682272B1
Authority
KR
South Korea
Prior art keywords
nitride
buffer layer
substrate
temperature
grown
Prior art date
Application number
KR1020050069576A
Other languages
English (en)
Other versions
KR20070014711A (ko
Inventor
신종언
Original Assignee
엘지전자 주식회사
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 엘지이노텍 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050069576A priority Critical patent/KR100682272B1/ko
Publication of KR20070014711A publication Critical patent/KR20070014711A/ko
Application granted granted Critical
Publication of KR100682272B1 publication Critical patent/KR100682272B1/ko

Links

Images

Abstract

본 발명은 압력 및 온도를 증가시키면서 버퍼층을 성장시키는 질화물계 기판 제조 방법 및 이에 따른 질화물계 기판에 관한 것으로, 특히 기판 위에 질화물계 버퍼층을 압력과 온도를 증가시키면서 성장시키는 제1단계; 상기 질화물계 버퍼층 위에 질화물계 박막층을 성장시키는 제2단계를 거치는 것으로, 상기 질화물계 버퍼층의 그레인(Grain) 크기가 초기에 증착된 크기보다 커진 질화물계 기판 제조 방법에 의하는 경우, 최종 성장된 질화물계 박막층의 결정학적 특성을 향상시킬 수 있으며, 결함이나 계면의 감소로 인해 전자나 정공의 이동을 원활히 하여 전기적 특성도 개선 시킬 수 있는 효과가 있다.
질화물계 박막, 버퍼층, 그레인

Description

질화물계 기판 제조 방법 및 이에 따른 질화물계 기판{Manufacturing Process of Nitride Substrate And Nitride Substrate by the Process}
도 1은 종래 기술에 따라 기판 상부에 성장된 질화물층의 모식 단면도이고,
도 2는 종래 기술에 따라 기판 상부에 성장된 버퍼층 및 질화물층의 모식 단면도이고,
도 3은 종래 기술에 따라 질화물층 성장시 시간에 따른 온도의 변화를 보여주는 그래프이고,
도 4는 일반적인 질화물 막의 결정학적 특성을 보여주는 단면도이고,
도 5는 본 발명에 따라 기판 상부에 성장된 버퍼층의 모식 단면도이고,
도 6은 본 발명에 따라 기판 상부에 성장된 버퍼층 및 질화물 막의 모식 단면도이고,
도 7은 본 발명에 따라 버퍼층 및 질화물 막 성장시 시간에 따른 온도의 변화를 보여주는 그래프이고,
도 8은 종래 기술에 따른 버퍼층의 그레인(grain) 크기를 보여주는 확대 사시도이고,
도 9는 본 발명에 따른 버퍼층의 그레인(grain) 크기가 증가 되었음을 보여 주는 확대 사시도이다.
**도면의 주요부분에 대한 간단한 설명**
1: 기판 2: 버퍼층
3: 질화물 막
본 발명은 질화물계 기판 제조 방법 및 이에 따른 질화물계 기판에 관한 것으로, 특히 기판 위에 질화물계 버퍼층을 압력과 온도를 증가시키면서 성장시키는 제1단계; 상기 질화물계 버퍼층 위에 질화물계 박막층을 성장시키는 제2단계를 거치는 것으로, 상기 질화물계 버퍼층의 그레인(Grain) 크기가 초기에 증착된 크기보다 커진 질화물계 기판 제조 방법 및 이러한 방법에 의해 제조되는 것을 특징으로 하는 질화물계 기판이다.
최근, Ⅲ-Ⅴ족 질화물 반도체를 이용한 광 소자 및 전자 소자는 이미 많은 개발이 되어 있고, 실제로 자외선 또는 가시광선 영역의 LD와 LED는 여러 분야에 응용되고 있으며, 앞으로도 그 사용 용도가 더 넓어지고 있다. 질화물계 화합물 반도체는 청색 반도체 레이저 등 반도체 장치의 재료로서 이용되고 있으며, 질화물 계 화합물 반도체를 이용한 반도체 장치의 신뢰성 향상과 성능 향상에는 결정성이 우수한 질화물계 화합물 반도체를 기판상에 성장시키는 것이 필요 불가결하다.
한동안 양질의 질화물 반도체 막의 성장과 소자의 제작이 어려웠던 것은 좋은 특성을 갖는 단결정의 질화물 기판을 얻기 힘들었다는 점 때문이다. 그래서, 사파이어(sapphire), SiC, Si, GaAs, ZnO 등과 같은 이종 기판 위에 질화물을 성장하게 되었으며, 그 중에서 SiC와 사파이어에 성장된 질화물 막은 그 특성이 우수하여 소자 제작에 이용되고 있다. 그러나, SiC의 경우, 전기적으로 도전성이 있어 장점이 있지만, 가격이 너무 비싸기 때문에 대부분의 소자는 사파이어 기판 위에 성장된 것을 이용하고 있다. 이와 같이 사파이어 기판 위에 질화물 반도체를 직접 성장시키는 이유는 사파이어 기판이 다른 기판에 비해 구하기 쉽고, 또한 기판 전처리 과정이 간단하며, 질화물 반도체 성장시의 고온에서 안정하다는 장점을 가지고 있기 때문이다.
그럼에도 불구하고, 이종기판은 질화물 반도체와의 격자 상수 및 열팽창 계수의 차이가 커서, 이종기판에 성장되는 질화물층의 내부에 전위(dislocation), 크랙(crack) 등의 결함이 상당수 존재하게 된다. 이런 결함들을 갖는 질화물층을 기판으로 하여 소자를 제조할 경우, 결함들이 누설전류의 통로가 되거나, 비발광 부위로 작용하여 소자의 성능을 저하시키게 된다.
도 1은 종래 기술에 따라 이종 기판(10)의 상부에 성장된 질화물층(20)의 모식 단면도로써, 사파이어나 실리콘카바이드 등의 재질로 이루어진 이종 기판(10)의 상부에 성장된 질화물층(20)에는 그 이종 기판(10)과, 성장된 질화물층(20)과의 격자 상수 및 열팽창 계수의 차이로 인하여 전위(dislocation)나 크랙(crack)과 같은 결함(30)이 발생되는 문제점이 있었다.
그러므로, 질화물층 성장시, 이종 기판과 질화물층간의 격자 상수 및 열팽창 계수의 차이에 의한 결함은 프리 스탠딩(free standing)을 수행한 후에도 질화물 기판으로 사용되는 질화물층에 그대로 잔존하기 때문에, 이를 이용하여 제조된 반도체 소자의 수명을 저하시키는 등의 악영향을 미치게 되는 문제점이 있다. 또한, 사파이어와 질화물 박막의 결정 방향이 C축을 중심으로 30도 틀어짐으로 말미암아 기판과 위에 성장되는 박막간의 결정면이 일치하는 InP계나 GaAs계에 비해서 클리빙(cleaving)이 매우 어려운 것으로 알려져 있다.
이와 같이 일반적인 이종기판 위에 박막을 성장할 때 기판과 박막간의 열팽창 계수와 격자 상수에 있어서 차이가 나기 때문에 미스피트 디스로케이션(misfit dislocation) 등의 결함이 많이 발생한다. 그리고 이러한 결함들은 우수한 특성의 레이저 다이오드를 제작하기 위해서 상위층 성장시 전달되지 않도록 하는 것이 중요하다. 따라서, 이러한 결함밀도가 감소된 질화물층을 제조하는 것이 필요하다.
안정적이고 우수한 성능을 갖는 소자의 제작을 위해서는 격자 부정합에 의해 발생하는 결정 결함을 줄일 수 있도록 해주는 동시에 고품위 박막을 얻을 수 있도록 해주는 방법이 모색되어야 한다. 이를 위해서 도입되고 있는 방법으로는 버퍼층을 이용하는 방법이 이용되고 있다.
상기 버퍼층을 이용하는 방법은 도 2에 나타난 바와 같이, 사파이어 기판(10)과 질화물층(20)간의 격자 상수 및 열팽창 계수의 차이가 발생되어 결정 결함(30)이 발생되므로, 이를 막기 위해 저온의 GaN 버퍼층(40)을 기판(10) 위에 형성하고, 상기 저온 GaN 버퍼층(40) 위에 온도를 높여서 고품질의 질화물층(30)을 성장시키는 것이다. 이에 따라 기판(10)과 질화물층(20)사이에서 발생되는 격자 상수의 차이를 줄여서 고품질의 질화물층(20)을 성장시킬 수 있게 된다.
지금까지 버퍼층을 이용한 질화물계 화합물 반도체의 성장방법으로는 사파이어기판 상에 성장온도 400℃ 이상 900℃ 이하에서 AIN 버퍼층을 성장시킨 후, 그 위에 질화물계 화합물 반도체를 성장시키는 방법(일본특허공개 평2-229476호 공보)이나, 사파이어기판 상에 성장온도 200℃ 이상 900℃ 이하에서 AIGaN 버퍼층을 성장시킨 후, 그 위에 질화물계 화합물 반도체를 성장시키는 방법(일본특허공개 평7-312350호 공보 및 일본특허공개 평8-8217호 공보)이 알려져 있다.
기판과 질화물층 사이에 버퍼층을 성장시키는 방법은 도 3에서와 같이 사파이어 기 판을 고온에서 열처리한 후, 낮은 온도(약 450∼500℃)에서 버퍼층을 성장한 다음, 다시 질화물 성장 온도인 고온에서 질화물 성장을 하게 된다. 도 3은 종래 기술에 따라 질화물층 성장시 시간에 따른 온도의 변화를 보여주는 그래프이다. 이 과정에서 중요한 것은 버퍼층이다. 사파이어와 질화물은 격자 상수의 차이가 크기 때문에 이것을 극복하기 위해서 GaN, AlN, InN, 또는 이들의 혼합물로 이루어진 버퍼층을 특정한 낮은 온도에서 일정한 두께로 성장시킨다.
사파이어나 SiC 기판(10) 위에 저온의 버퍼층(40)을 두께 5nm~500nm 정도 성장시키고, 성장된 저온 GaN 버퍼층(40) 위에 바로 고온 질화물(GaN)층(20)을 성장시키고 있는 것이다. 이때, 낮은 온도에서 성장된 GaN 버퍼층(40)은 매우 많은 양의 결정성 결함을 갖게 되고, 결정질이라기 보다는 비정질에 더 가까운 형태를 갖게 된다. 따라서, 저온 GaN 버퍼층(40) 위에 고온 질화물(GaN)층(20)을 바로 성장시키게 되면 많은 양의 결정성 결함이 그대로 전파되어지므로 전위 없는(dislocation free) 질화물(GaN)층(20)을 얻는데는 어려움이 따른다.
또한, 이렇게 성장된 버퍼층(40)은 단결정이 아니라 폴리머 혹은 다결정이 되며, 고온에서 성장될 질화물층(20)에 뉴클리에이션 사이트(nucleation site)를 제공한다. 버퍼층을 사용하여 질화물층(20)의 결정학적 특징은 많이 향상되었지만, 그럼에도 불구하고 도 4에서 보는 바와 같이 질화물이 c축 방향으로 더 빨리 성장하려는 특성 때문에 a와 b축으로는 결정 크기가 큰 막을 성장하기가 어렵다.
이와 같은 사실은 엑스-레이(X-ray)의 (002)와 (102) 방향의 값으로도 알 수 있다.
즉, c축 방향인 (002) 값이 (102) 값보다 훨씬 작은 값을 나타낸다. 이것은 질화물 막의 전기적 성질에도 영향을 미치게된다. 즉, 전자나 정공이 이러한 결정질 막의 경계에서 이동이 용이하지 못하기 때문에 상대적으로 작은 모빌리티(mobility) 값을 가지게 되고, 결국은 소자의 동작에도 영향을 주게 된다.
또한, 낮은 온도에서 버퍼층을 성장시킴으로써 버퍼 층의 그레인(grain)과 그레인 사이의 계면에서 디스로케이션과 같은 결함이 많이 발생하게 되고, 이러한 결함에 의한 전류의 누설(leakage)이 발생되며, 정전기 특성의 저하 등 신뢰성 특성에 나쁜 영향을 미치게 된다.
따라서, 보다 개선된 결정학적 특징을 갖는 질화물 막을 얻기 위하여 새로운 성장 방법이나 버퍼층의 개발이 필요하며, 이는 최종 소자의 동작 향상을 위하여 필수적이라고 하겠다.
본 발명은 상기한 문제점을 해결하기 위하여 안출된 것으로, 압력 및 온도를 증가시키면서 버퍼층을 성장시킴으로써 그레인의 크기가 커지도록 하는 질화물계 기판 제조 방법 및 이에 따른 질화물계 기판을 제공하기 위한 것이다.
본 발명의 목적은 종래의 버퍼층 성장 방법과 달리 버퍼 성장 중 압력과 온도를 조절하여 성장되는 그레인의 크기를 조절함으로써, 여기에 성장된 질화물(GaN)층의 결정질 특성을 개선하고자 하는 것이다. 보다 상세하게는, 일정한 두께의 버퍼층을 저압, 저온으로부터 압력과 온도를 높이면서 지속적으로 버퍼를 성장시키어 버퍼의 그레인 크기를 압력, 온도 증가에 따라 커지게 함으로써, 그 위에 성장되는 질화물층의 결함을 최소한 적게 하고, 이를 통해 질화물 박막의 결정학적, 전기적 특성을 향상시키는 것이 본 발명의 목적이다.
상기 목적을 달성하기 위한 본 발명에 따른 질화물계 기판 제조 방법 및 이에 따른 질화물계 기판은 구체적으로, 기판 위에 질화물계 버퍼층을 압력과 온도를 증가시키면서 성장시키는 제1단계; 상기 질화물계 버퍼층 위에 질화물계 박막층을 성장시키는 제2단계를 거치는 것으로, 상기 질화물계 버퍼층의 그레인(Grain) 크기가 초기에 증착된 크기보다 커진 질화물계 기판 제조 방법이고, 이러한 방법으로 제조된 질화물계 기판은 상기 질화물계 버퍼층의 그레인(grain) 크기가 증가하여 최종 성장된 질화물계 박막층의 결정학적 특성을 향상시킬 수 있는 것이 특징이다.
여기서, 상기 제1단계의 압력은 10 토르(torr) 내지 750 토르 범위 내의 초기 성장 압력으로부터 증가 되는 것일 수 있고, 이러한 압력은 상기 초기 성장 압력보다 높 은 압력 내지 800 토르 범위 내까지 증가 되는 것이 바람직하다. 그리고, 상기 제1단계의 온도는 400 ℃ 내지 800 ℃ 범위 내의 초기 성장 온도로부터 증가 되는 것이 가능하고, 이러한 온도는 상기 초기 성장 온도보다 높은 온도 내지 1100 ℃ 범위 내까지 증가 되는 것이 바람직한 질화물계 기판 제조 방법이다.
이러한, 본 발명은 버퍼층의 성장 온도 및 압력을 낮은 온도 및 압력으로부터 증가시는 과정 중에 버퍼층이 형성되도록 한 것으로, 상기 기판은 사파이어(Sapphire), SiC, ZnO, Si 및 GaAs 로 이루어진 군에서 하나 이상이 선택되어 이루어진 기판을 대상으로 할 수 있고, 상기 제1단계의 질화물계 버퍼층을 성장시키기 전에 상기 기판을 열처리하는 것도 가능하다. 또한, 상기 제1단계의 질화물계 버퍼층을 성장시키기 전에 상기 기판을 열처리한 후, 온도를 내리면서 암모니아를 흘려주어 기판의 표면을 먼저 질화시키 방법도 바람직하다.
이렇게 성장되는 본 발명에 따른 상기 질화물계 버퍼층의 두께는 10nm 내지 100nm 범위 내일 수 있고, 상기 질화물계 버퍼층은 AlGaInN(AlxGayInzN, 0<X≤1, 0≤y≤1, 0≤z≤1) 및 SiN 중에서 적어도 하나 이상이 선택된 것으로 이루어진 것이 가능하며, 상기 AlGaInN 및 SiN는 적층 된 구조도 가능하다.
본 발명의 다른 바람직한 하나의 양태로써 상술한 질화물계 기판 제조 방법에 의해 제조되는 본 발명에 따른 질화물계 기판은, 질화물계 버퍼층을 압력과 온도를 증가시키면서 성장시키기 때문에 상기 질화물계 버퍼층의 그레인(grain) 크기가 초기에 증착된 크기보다 커진 것을 특징으로 한다. 특히, 상기 그레인(Grain) 크기가 초기에 증착된 크기보다 커져서 0.2 ㎛ 내지 2 ㎛ 범위 내로 형성되는 것이 바람직하다.
이하에서는 본 발명의 바람직한 하나의 실시형태를 첨부된 도면을 참고로 하여 구체적으로 설명한다. 본 발명은 하기의 실시예에 의하여 보다 더 잘 이해될 수 있으며, 하기의 실시예는 본 발명의 예시 목적을 위한 것이고, 첨부된 특허청구범위에 의하여 한정되는 보호범위를 제한하고자 하는 것은 아니다.
도 5는 본 발명에 따라 기판 상부에 성장된 버퍼층의 모식 단면도이고, 도 6은 본 발명에 따라 기판 상부에 성장된 버퍼층 및 질화물 막의 모식 단면도이다. 여기서, 식별변호 1은 기판이고, 2는 버퍼층, 3은 질화물 막이다.
먼저, 도 5에 나타난 바와 같이, 기판(1) 위에 비정질이나 분말상태의 질화물계 화합물을 이용하여 저온에서 질화물계 버퍼층(2)을 형성한다. 본 발명에서 질화물 성장을 위한 기판(1)으로는 사파이어(Sapphire), SiC, ZnO, Si, GaAs 등이 사용될 수 있고, 상기 질화물계 버퍼층(2)은 AlGaInN(AlxGayInzN, 0<X≤1, 0≤y≤1, 0≤z≤ 1), SiN 또는 이들의 혼합물로 이루어진 것이 바람직하며, 상기 AlGaInN 와 SiN는 적층 된 구조로 형성되는 것도 가능하다.
본 발명은 이러한 기판(1) 위에 상기 질화물계 버퍼층(2)을 압력과 온도를 증가시키면서 성장시키는 제1단계; 상기 질화물계 버퍼층(2) 위에 질화물계 박막층을 성장시키는 제2단계를 거치는 것으로, 상기 질화물계 버퍼층의 그레인(Grain) 크기가 초기에 증착된 크기보다 커진 질화물계 기판 제조 방법이다. 즉, 질화물 막의 결정학적, 전기적 특성을 개선하기 위하여 일정한 온도와 압력에서 버퍼층을 성장시키는 종래의 성장 방법과는 달리 최적의 버퍼층(2)을 얻을 수 있도록 버퍼층(2) 성장 중에 온도와 압력을 변화시키는 것이다. 그리고, 이와 같이 온도 및 압력을 증가시키면서 기판(1) 위에 질화물계 버퍼층(2)을 성장시킨 다음(도 5)에는, 도 6에 나타난 바와 같이 성장된 버퍼층(2) 위에 온도를 고온의 질화물 성장 온도로 올려서 질화물 박막층(3)을 성장시키는 단계를 포함한다.
본 발명은 도 7에 나타난 바와 같이 비교적 낮은 온도와 압력으로부터 버퍼층 성장을 시작하는 것이고, 성장이 진행됨에 따라 압력과 온도를 높여가며 버퍼층 성장을 완료한다. 도 7은 본 발명에 따라 버퍼층 및 질화물 막 성장시 시간에 따른 온도의 변화를 보여주는 그래프이다. 여기에 도시된 바와 같이, 버퍼층 성장 온도는 기판을 열처리하는 온도보다 낮은 온도에서부터 출발하여 상기 버퍼층에 질화물 박막을 형성시키는 온도보다 낮은 온도까지 증가시키면서 본 발명에 따른 버퍼층을 성장시킬 수 있다.
더욱 구체적으로 본 발명에 따라 버퍼층을 성장시키는 초기 조건으로써, 상기 제1단계의 압력은 10 토르(torr) 내지 750 토르 범위 내의 초기 성장 압력으로부터 증가 되는 것일 수 있고, 이러한 압력은 상기 초기 성장 압력보다 높은 압력 내지 800 토르 범위 내까지 증가 되는 것이 바람직하다. 그리고, 상기 제1단계의 온도는 400 ℃ 내지 800 ℃ 범위 내의 초기 성장 온도로부터 증가 되는 것이 가능하고, 이러한 온도는 상기 초기 성장 온도보다 높은 온도 내지 1100 ℃ 범위 내까지 증가 되는 것이 바람직한 질화물계 기판 제조 방법이다. 버퍼층을 상기의 온도로 성장시키는 이유는 약 400℃ 이하의 온도에서는 유기 금속 원료와 N의 공급이 부족하여 버퍼층의 성장이 어렵고, 약 1100℃ 이상의 온도에서는 균일한 두께의 버퍼층을 얻기 어렵기 때문이다.
종래에는 일정하게 낮은 온도 및 낮은 압력에서 버퍼층을 성장시킴으로써, 버퍼 층의 그레인(grain) 크기가 작고, 그로 인해 그레인과 그레인 사이의 계면에서 디스로케이션과 같은 결함이 많이 발생하게 되며, 이러한 결함에 의한 전류의 누설(leakage)이 발생되어 정전기 특성의 저하 등 신뢰성 특성에 나쁜 영향 주었다.
그러나 본 발명에 따라, 버퍼층을 형성하는데 있어서 초기 성장 조건으로부터 압력과 온도를 높이면서 성장시키면 버퍼층의 그레인(grain)이 종래보다 더 균일하고, 거칠기가 작으며, 크기가 초기 증착된 크기보다 커진 버퍼층을 얻게 된다. 저온 및 저압으로부터 고온 및 고압 수준으로 올리면서 버퍼층을 성장시키는 경우, 버퍼층의 그레인 크기가 커짐에 따라서 그레인 바운더리(grain boundary)에서 발생할 수 있는 결함을 최소화하여 결정 성장성이 좋은 질화물 막을 얻을 수 있게 된다.
또한, 이렇게 제작된 질화물 박막층의 그레인과 그레인 사이에서 발생되는 결점(Point Defects)이나 전위(Dislocation) 등이 감소되어 개선 된 결정학적 특징을 갖게 되며, 결함이나 불순물의 농도도 작게 되어 최종 소자의 광학적, 전기적 특성 등이 향상되는 것이다.
도 8은 종래 기술에 따른 버퍼층의 그레인(grain) 크기를 보여주는 확대 사시도로써, 성장 압력 200 토르(torr), 성장 온도 500℃의 일정하게 조건하에서 성장시킨 버퍼층의 AFM 이미지(Image)이다. 도시된 바와 같이, 온도와 압력을 일정하게 하여 버퍼층을 성장시키는 경우 버퍼층의 그레인 크기가 작게 형성되어 있는 것을 알 수 있다. 반면에, 도 9는 본 발명에 따른 버퍼층의 그레인(grain) 크기가 증가 되었음을 보여주는 확대 사시도로써, 초기 성장 압력 200 토르, 초기 성장 온도 500℃에서부터 압력은 750 토르, 온도는 1000℃ 까지 증가시키면서 버퍼를 성장시킨 경우의 AFM 이미지이다. 도 8과 비교하여 도 9에서 버퍼층의 그레인 크기가 커진 것을 확인할 수 있다.
이와 같은 본 발명에 따른 방법에 의하여 제조되는 질화물계 기판은 온도와 압력을 증가시키면서 버퍼층을 성장시켜, 상기 질화물계 버퍼층의 그레인(Grain) 크기가 초기에 증착된 크기보다 커진 것을 특징으로 하고, 이렇게 커진 상기 그레인의 크기는 0.2 ㎛ 내지 2 ㎛ 범위 내에서 형성되는 것이 바람직하다. 상기 그레인의 크기는 0.2 ㎛ 보다 작은 경우 그레인과 그레인 사이에서 발생되는 결점이나 전위 등의 감소되는 정도가 미비하고, 상기 그레인의 크기가 2 ㎛ 보다 큰 경우 결정질 특성이나 전기적 특성 등이 떨어질 수 있는 것이다.
본 발명의 이러한 효과는 온도와 압력을 동시에 증가시키면서 버퍼층을 형성하는 방법이 가장 바람직하지만, 온도와 압력을 각각 독립적으로 적용할 경우에도 질화물의 결정질 특성을 향상시킬 수 있다. 즉, 온도는 일정하게 하고 압력을 증가시키면서 버퍼층을 성장시키거나 압력은 일정하게 하고 온도를 증가시키면서 버퍼층을 성장시키는 경우에도 본 발명에 따른 효과가 나타날 수 있다.
본 발명의 바람직한 다른 실시형태를 제작과정에 따라 좀 더 상세히 설명하면 다음과 같다.
먼저, 본 발명의 바람직한 다른 하나의 실시형태로써 기판 위에 질화물계 버퍼층을 성장시키기 전에 상기 기판을 고온에서 열처리한다. 열처리는 기판 위에 버퍼층을 성장시키기 위한 준비 과정으로, MOCVD(metal organic chemical vapor deposition), MBE(molecular beam epitaxy), HVPE(hydride or halide vapor phase epitaxy), SVPE(sublimition vapor phase epitaxy)와 같은 기상 성장법 등을 이용해 질화물층이 성장되는 모재인 기판 상부에 다결정(poly-crystal)의 버퍼층(buffer layer)을 형성하기 위한 것이다.
상기 열처리 과정 이후에는 질소화(Nitrication) 과정을 거쳐서 버퍼층을 성장시킨다. 상기 질소화 과정은 기판을 고온에서 열처리한 후 열처리 온도와 버퍼 성장 온도 사이의 온도에서 암모니아를 일정 시간 흘려 기판의 표면을 질화(Nitrde) 시키는 것이다. 이때, 기판으로 사파이어(Sapphire)(Al2O3) 기판을 사용하는 경우, 기판 표면의 산소(Oxygen)가 일부 질소(Nitrogen)와 치환되어 AlN이 국부적으로 형성됨으로써 버퍼층을 성장시킬 때 질화물로의 전환을 용이하게 해 주는 것이다.
여기서, 질화물 막이 성장될 기판으로는 사파이어 기판, 실리콘(Si) 기판, 실리콘 카바이드(SiC) 기판, GaAs 기판 중에서 선택된 어느 하나를 사용하는 것이 바람직한데, 특히 모재로 사용되는 기판을 수인치 이상의 크기로 할 수 있는 실리콘(Si) 기판을 사용하는 것이 가장 바람직하다.
또한, 버퍼층은 AlGaInN(AlxGayInzN, 0<X≤1, 0≤y≤1, 0≤z≤1) 및 SiN 중에서 적어도 하나 이상이 선택된 것으로 사용하고, 상기 AlGaInN 및 SiN는 적층 된 구조도 가능하며, 버퍼층의 Ga 재료는 TMGa(trimethylgallium), TEGa(triethylgallium) 중 어느 하나이고, In 재료는 TMIn(trimethylindium), EDMIn(ethyl-dimethylindium), TEIn(triethylindium) 중 어느 하나이고, As 재료는 AsH3, TBAs(tertiarybutylarsin e), TDMAAs(trisdimethylaminoarsine), TMAs(trimethylarsine) 중 어느 하나를 사용할 수 있으며, N 재료로는 NH3 또는 히드라진(H2N4)이 쓰일 수 있다.
이와 같은 재료로 성장되는 본 발명에 따른 상기 질화물계 버퍼층의 두께는 10nm 내지 100nm 범위 내인 것이 바람직하다. 버퍼층을 상기의 두께로 성장시키는 이유는 버퍼층의 두께가 약 10nm 이하이면 기판의 전 표면을 균일하게 덮기가 어려우며, 버퍼층의 두께가 약 100nm 이상이면 GaN의 결정성에 나쁜 영향을 주게 되므로, 약 10∼100nm의 두께를 사용하였을 때, 가장 좋은 특성의 GaN 막을 얻을 수 있게 된다. 이는 버퍼층을 수십Å 정도로 얇게 증착하여 기판 예컨대 실리콘 기판과 그 상부에 성장될 질화물층의 스트레스를 흡수하는 층으로 사용될 수 있도록 한 것이다.
이와 같이 모재의 기판 상부에 다결정의 버퍼층을 성장시키고 난 다음에는, 증착된 버퍼층 상부에 HVPE(hydride or halide vapor phase epitaxy) 등을 이용해 질화물 박막을 증착하여 성장시킨다. 그리고 나서, 마지막으로 상기 질화물 박막층을 식각용액 또는 기계적 래핑 중에서 선택된 어느 하나를 이용해 상기 기판으로부터 분 리하고, 상기 질화물 박막층 하부의 다결정 버퍼층을 식각시켜 제거하여 프리 스탠딩된 질화물 기판을 형성할 수 있는 것이다.
상술한 바와 같이, 본 발명은 압력 및 온도를 증가시키면서 버퍼층을 성장시키는 질화물계 기판 제조 방법 및 이에 따른 질화물계 기판에 관한 것으로, 특히 기판 위에 질화물계 버퍼층을 압력과 온도를 증가시키면서 성장시키는 제1단계; 상기 질화물계 버퍼층 위에 질화물계 박막층을 성장시키는 제2단계를 거치는 것으로, 상기 질화물계 버퍼층의 그레인(Grain) 크기가 초기에 증착된 크기보다 커진 질화물계 기판 제조 방법과 이러한 방법으로 제조된 질화물계 기판을 제공할 수 있었다.
이러한 본 발명에 의하는 경우 종래의 버퍼층 성장 방법과 달리 버퍼층을 저압, 저온으로부터 압력과 온도를 높이면서 지속적으로 버퍼를 성장시키어 버퍼의 그레인 크기를 압력, 온도 증가에 따라 커지게 할 수 있었다. 이에 따라, 그 위에 성장되는 질화물층의 결함을 최소한 적게 하였고, 이를 통해 질화물 박막의 결정학적, 전기적 특성을 향상시키는 효과를 가질 수 있었으며, 결함이나 계면의 감소로 인해 전자나 정공의 이동을 원활히 하여 전기적 특성도 개선 시킬 수 있는 것이다.
즉, 본 발명에 질화물계 기판 제조 방법 및 이에 따른 질화물계 기판을 사용할 경 우 결정 결함(Point Defects, Dislocations)을 줄일 수 있어 전류의 누설(leakage), 정전기에 의한 소자 파괴를 줄일 수 있으며, 캐리어(Carrier)(전자, 정공)의 이동을 원활히 할 수 있어 휘도(또는 출력) 향상에 기여할 수 있는 효과가 있다.

Claims (13)

  1. 기판 위에 질화물계 버퍼층을 압력과 온도를 증가시키면서 성장시키는 제1단계; 상기 질화물계 버퍼층 위에 질화물계 박막층을 성장시키는 제2단계를 거치는 것으로, 상기 질화물계 버퍼층의 그레인(Grain) 크기가 초기에 증착된 크기보다 커진 질화물계 기판 제조 방법.
  2. 제1항에 있어서, 상기 제1단계의 압력은 10 토르(torr) 내지 750 토르 범위 내의 초기 성장 압력으로부터 증가 되는 것을 특징으로 하는 질화물계 기판 제조 방법.
  3. 제1항에 있어서, 상기 제1단계의 온도는 400 ℃ 내지 800 ℃ 범위 내의 초기 성장 온도로부터 증가 되는 것을 특징으로 하는 질화물계 기판 제조 방법.
  4. 제2항에 있어서, 상기 제1단계의 압력은 상기 초기 성장 압력보다 높은 압력 내지 800 토르 범위 내까지 증가 되는 것을 특징으로 하는 질화물계 기판 제조 방법.
  5. 제3항에 있어서, 상기 제1단계의 온도는 상기 초기 성장 온도보다 높은 온도 내지 1100 ℃ 범위 내까지 증가 되는 것을 특징으로 하는 질화물계 기판 제조 방법.
  6. 제1항에 있어서, 상기 기판은 사파이어(Sapphire), SiC, ZnO, Si 및 GaAs 로 이루어진 군에서 하나 이상이 선택되어 이루어진 것을 특징으로 하는 질화물계 기판 제조 방법.
  7. 제1항에 있어서, 상기 제1단계의 질화물계 버퍼층을 성장시키기 전에 상기 기판을 열처리하는 것을 특징으로 하는 질화물계 기판 제조 방법.
  8. 제1항에 있어서, 상기 제1단계의 질화물계 버퍼층을 성장시키기 전에 상기 기판을 열처리한 후, 온도를 내리면서 암모니아를 흘려주어 기판의 표면을 질화시키는 것을 특징으로 하는 질화물계 기판 제조 방법.
  9. 제1항에 있어서, 상기 질화물계 버퍼층의 두께는 10nm 내지 100nm 범위 내인 것을 특징으로 하는 질화물계 기판 제조 방법.
  10. 제1항에 있어서, 상기 질화물계 버퍼층은 AlxGayInzN(0<X≤1, 0≤y≤1, 0≤z≤1) 및 SiN 중에서 적어도 하나 이상이 선택된 것으로 이루어진 것을 특징으로 하는 질화물계 기판 제조 방법.
  11. 제10항에 있어서, 상기 AlxGayInzN 및 SiN는 적층 된 구조인 것을 특징으로 하는 질화물계 기판 제조 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 따른 방법에 의하여 제조되는 기판으로써, 상기 질화물계 버퍼층의 그레인(Grain) 크기가 초기에 증착된 크기보다 커진 것을 특징으로 하는 질화물계 기판.
  13. 제12항에 있어서, 상기 그레인(Grain) 크기가 초기에 증착된 크기보다 커져 서 0.2 ㎛ 내지 2 ㎛ 범위 내로 형성된 것을 특징으로 하는 질화물계 기판.
KR1020050069576A 2005-07-29 2005-07-29 질화물계 기판 제조 방법 및 이에 따른 질화물계 기판 KR100682272B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050069576A KR100682272B1 (ko) 2005-07-29 2005-07-29 질화물계 기판 제조 방법 및 이에 따른 질화물계 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050069576A KR100682272B1 (ko) 2005-07-29 2005-07-29 질화물계 기판 제조 방법 및 이에 따른 질화물계 기판

Publications (2)

Publication Number Publication Date
KR20070014711A KR20070014711A (ko) 2007-02-01
KR100682272B1 true KR100682272B1 (ko) 2007-02-15

Family

ID=38080438

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050069576A KR100682272B1 (ko) 2005-07-29 2005-07-29 질화물계 기판 제조 방법 및 이에 따른 질화물계 기판

Country Status (1)

Country Link
KR (1) KR100682272B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101890750B1 (ko) * 2012-01-18 2018-08-22 삼성전자주식회사 질화물 반도체층 성장 방법
KR102080744B1 (ko) * 2013-04-03 2020-02-24 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
KR102067597B1 (ko) * 2013-05-27 2020-01-17 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
KR102091516B1 (ko) * 2013-05-28 2020-03-20 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
KR102111458B1 (ko) * 2013-06-25 2020-05-15 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
KR102111459B1 (ko) * 2013-06-25 2020-05-15 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
KR102077674B1 (ko) * 2013-07-24 2020-02-14 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314659A (ja) * 1993-04-28 1994-11-08 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体膜の結晶成長方法
KR20000025914A (ko) * 1998-10-15 2000-05-06 구자홍 Gan계 화합물 반도체 및 그의 결정성장 방법
JP2001093834A (ja) 1999-09-20 2001-04-06 Sanyo Electric Co Ltd 半導体素子および半導体ウエハならびにその製造方法
KR20020096204A (ko) * 2001-06-19 2002-12-31 나이넥스 주식회사 질화갈륨계 화합물 반도체 박막결정성장방법
KR20040069526A (ko) * 2003-01-29 2004-08-06 엘지전자 주식회사 질화물 화합물 반도체의 결정성장 방법
KR20050014345A (ko) * 2003-07-30 2005-02-07 에피밸리 주식회사 SiC Buffer layer를 이용한 질화물 계열 반도체 결정 성장

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314659A (ja) * 1993-04-28 1994-11-08 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体膜の結晶成長方法
KR20000025914A (ko) * 1998-10-15 2000-05-06 구자홍 Gan계 화합물 반도체 및 그의 결정성장 방법
JP2001093834A (ja) 1999-09-20 2001-04-06 Sanyo Electric Co Ltd 半導体素子および半導体ウエハならびにその製造方法
KR20020096204A (ko) * 2001-06-19 2002-12-31 나이넥스 주식회사 질화갈륨계 화합물 반도체 박막결정성장방법
KR20040069526A (ko) * 2003-01-29 2004-08-06 엘지전자 주식회사 질화물 화합물 반도체의 결정성장 방법
KR20050014345A (ko) * 2003-07-30 2005-02-07 에피밸리 주식회사 SiC Buffer layer를 이용한 질화물 계열 반도체 결정 성장

Also Published As

Publication number Publication date
KR20070014711A (ko) 2007-02-01

Similar Documents

Publication Publication Date Title
JP4529846B2 (ja) Iii−v族窒化物系半導体基板及びその製造方法
US9129977B2 (en) Method of controlling stress in group-III nitride films deposited on substrates
KR100856234B1 (ko) 실리콘기판 상에 질화물 단결정성장방법, 이를 이용한질화물 반도체 발광소자 및 그 제조방법
JP5371430B2 (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
US7118934B2 (en) Porous substrate for epitaxial growth, method for manufacturing same, and method for manufacturing III-nitride semiconductor substrate
US8017973B2 (en) Nitride semiconductor light-emitting device including a buffer layer on a substrate and method for manufacturing the same
US20100065865A1 (en) Method of forming nitride semiconductor and electronic device comprising the same
KR20010031819A (ko) 반도체 기판 및 그 제조 방법
KR100682272B1 (ko) 질화물계 기판 제조 방법 및 이에 따른 질화물계 기판
US20060189019A1 (en) Growth process of a crystalline gallium nitride based compound and semiconductor device including gallium nitride based compound
KR100583163B1 (ko) 질화물 반도체 및 그 제조방법
KR100593936B1 (ko) 비극성 a면 질화갈륨 단결정 제조방법
KR100533636B1 (ko) 질화물 반도체 제조방법 및 그에 따라 제조된 질화물반도체구조
KR100571225B1 (ko) 질화물계 화합물 반도체의 성장방법
JP4051311B2 (ja) 窒化物系半導体の結晶成長方法
KR101384071B1 (ko) 질화물 반도체 기판, 이의 제조방법 및 질화물 반도체 기판을 구비하는 발광 다이오드
KR100643155B1 (ko) 실리콘 기판-단결정 GaN 박막 적층체의 제조방법
KR100576850B1 (ko) 질화물 반도체 발광소자 제조방법
EP1138062B1 (en) Epitaxial aluminum-gallium-nitride semiconductor substrate and method of manufacture therefor
KR20090030651A (ko) 질화갈륨계 발광소자
EP4095885A1 (en) Iii-n semiconductor structure and method of manufacturing same
KR101006701B1 (ko) 금속실리사이드 시드층에 의한 단결정 박막 및 그 제조방법
KR100374479B1 (ko) 질화물계 반도체 성장 방법
JP2005045153A (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
JPH10214999A (ja) Iii−v族窒化物半導体素子

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121205

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141223

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151216

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171212

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181210

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200114

Year of fee payment: 14