JP4932121B2 - Iii−v族窒化物系半導体基板の製造方法 - Google Patents

Iii−v族窒化物系半導体基板の製造方法 Download PDF

Info

Publication number
JP4932121B2
JP4932121B2 JP2002084963A JP2002084963A JP4932121B2 JP 4932121 B2 JP4932121 B2 JP 4932121B2 JP 2002084963 A JP2002084963 A JP 2002084963A JP 2002084963 A JP2002084963 A JP 2002084963A JP 4932121 B2 JP4932121 B2 JP 4932121B2
Authority
JP
Japan
Prior art keywords
substrate
dislocation density
nitride semiconductor
gan
group iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002084963A
Other languages
English (en)
Other versions
JP2003277195A (ja
Inventor
彰 碓井
真佐知 柴田
祐一 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
NEC Corp
Original Assignee
Hitachi Cable Ltd
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd, NEC Corp filed Critical Hitachi Cable Ltd
Priority to JP2002084963A priority Critical patent/JP4932121B2/ja
Priority to DE10313062A priority patent/DE10313062A1/de
Priority to US10/395,766 priority patent/US7097920B2/en
Priority to KR1020030018404A priority patent/KR100557199B1/ko
Priority to CN031075320A priority patent/CN1218374C/zh
Publication of JP2003277195A publication Critical patent/JP2003277195A/ja
Priority to US11/382,254 priority patent/US20060191467A1/en
Application granted granted Critical
Publication of JP4932121B2 publication Critical patent/JP4932121B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • C30B29/406Gallium nitride
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647Lateral overgrowth
    • H01L21/0265Pendeoepitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/26Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264Up to 3 mils
    • Y10T428/2651 mil or less

Description

【0001】
【発明の属する技術分野】
本発明は、III−V族窒化物系半導体基板およびその製造方法に関するものである。
【0002】
【従来の技術】
窒化物半導体材料は、禁制帯幅が充分大きく、バンド間遷移も直接遷移型であるため、短波長発光素子への適用が盛んに検討されている。また、電子の飽和ドリフト速度が大きいこと、ヘテロ接合による2次元キャリアガスの利用が可能なこと等から、電子素子への応用も期待されている。
【0003】
これらの素子を構成する窒化物半導体層は、有機金属気相成長法(MOVPE)、分子線気相成長法(MBE)、ハイドライド気相成長法(HVPE)等の気相成長法を用いて下地基板上にエピタキシャル成長を行うことにより得られる。ところが、この窒化物半導体層と格子定数の整合する下地基板が存在しないため、良質の成長層を得ることが困難であり、得られる窒化物半導体層中には多くの結晶欠陥が含まれていた。この結晶欠陥は、素子特性の向上を阻害する要因となることから、これまで、窒化物半導体層中の結晶欠陥を低減する検討が盛んに行われてきた。
【0004】
結晶欠陥の比較的少ないIII族元素窒化物系結晶を得るための方法として、サファイア等の異種基板上に低温堆積緩衝層(バッファ層)を形成し、その上にエピタキシャル成長層を形成する方法が知られている。低温堆積緩衝層を用いた結晶成長法では、まず、サファイア等基板上にAlNまたはGaNを500℃付近で堆積し、アモルファス状の膜ないし一部多結晶を含む連続膜を形成する。これを1000℃付近に昇温することで一部を蒸発させ、また結晶化することで、密度の高い結晶核を形成する。これを成長の核として比較的結晶性のよいGaN膜が得られる。しかしながら、低温堆積緩衝層を形成する方法を用いても、貫通転位や空孔パイプなどの結晶欠陥が相当程度存在し、現在望まれているような高性能の素子を得るには不充分であった。
【0005】
そこで、結晶成長用の基板としてGaN基板を用い、この上に素子部を構成する半導体多層膜を形成する手法が盛んに検討されている。以下、こうした結晶成長用のGaN基板を、自立GaN基板と称する。自立GaN基板を得るための手法として、ELO(Epitaxial Lateral Overgrowth)技術が知られている。ELOとは、下地基板にストライプ状開口部を有するマスクを形成し、開口部からラテラル成長させることにより転位の少ないGaN層を得る技術である。特開平11−251253号公報では、このELO技術を用いてサファイア基板上にGaN層を形成した後、サファイア基板をエッチング等により除去し、自立GaN基板を得ることが提案されている。
【0006】
一方、ELOの手法をさらに発展させた手法としてFIELO(Facet-Initiated Epitaxial Lateral Overgrowth)技術(A. Usui et al., Jpn.J. Appl.Phys. Vol.36(1997) pp.L.899-L.902))が開発されている。この技術は、酸化シリコンマスクを用いて選択成長を行う点でELOと共通するが、その際、マスク開口部にファセットを形成する点で相違している。ファセットを形成することにより、転位の伝搬方向を変え、エピタキシャル成長層の上部に至る貫通転位を低減するものである。この方法を用いることにより、たとえばサファイア等の下地基板上に厚膜のGaN層を成長させ、その後下地基板を除去することにより、結晶欠陥の比較的少ない良質の自立GaN基板を得ることができる。
【0007】
【発明が解決しようとする課題】
しかしながら、このような方法で作製した自立GaN基板には解決すべき課題も残されていた。その最も大きな課題は反りの発生である。例えばサファイア基板を除去した自立GaN基板では、成長面を上にして、凹面状に反っていることが知られている。この反りの曲率半径は数十cm程度にも達する。この反りが大きいと、これを基板としてデバイス用の層構造をMOVPE装置などで成長する場合に、基板ホルダーに基板が密着できないため温度分布が生じて均一な組成、不純物分布などが得られない。また、均一なリソグラフィが困難となるため、デバイスの歩留まりが大きく損なわれる。この反りの大きさはもちろん小さいほどよいが、曲率半径として1m以上とすることが望まれる。
【0008】
本発明は上記事情に鑑みなされたものであって、反りの小さいIII−V族窒化物系半導体自立基板を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明者らの検討によれば、自立基板の反りは、基板表面と裏面とのそれぞれの面で平均した転位(特に刃状転位)密度が異なり、基板中で分布を持つためであることが原因していることが判明した。すなわち、基板の一方の面と他方の面との転位密度の差が大きいほど、その反りは大きくなるのである。従って、反りを低減するためには、この転位密度の分布を制御することが極めて重要となる。
【0010】
一方の面と他方の面との刃状転位密度の差が転位の勾配が基板の反りをもたらすことについては、次のように考えることができる。六方晶GaNにおいては、結晶粒が高密度で存在しており、異種基板との格子不整合によって、結晶粒同士にわずかな回転のずれが存在するために、その境界には刃状転位が多数存在することになる。刃状転位密度と結晶粒サイズの間にはほぼ線形な関係が認められ、この結晶粒の大きさdと基板内部に蓄積される歪の大きさ(ε)には、
ε=Δ/d (1)
という関係式が成り立つ。ここで、Δは、ほぼ、刃状転位のバーガースベクトルに等しい。従って、一方の面と他方の面で転位密度が異なる基板が存在すると、この歪の大きさが基板内部で異なり,それが原因で反りが発生する。
【0011】
実際に、異種基板上にGaN層をエピタキシャル成長させた後、異種基板を除去することにより自立GaN基板を作製した場合、基板とGaN層との界面において、格子不整合に由来して10〜1011cm−2の高い刃状転位密度となる。このような結晶でも、ララテラル成長をはじめとする種々の低転位化技術や、厚膜成長によって、GaN層表面では10〜10cm−2程度の転位密度まで下がる。このような基板の反りは、通常、一方の面の刃状転位密度が10cm−2程度で、他方の面の刃状転位密度が10cm−2程度となる。厚さが200μmの自立GaN基板の場合には、反りの曲率半径はおよそ20cmと非常に大きくなり、このままではデバイス応用に供することは困難である。一方、刃状転位密度が高い側の面でその値が10cm−2程度と小さくなれば、反りの曲率半径は10m程度と反りが大きく改善され、デバイス応用に適した基板を得ることができる。
【0012】
以上、特に刃状転位密度の制御によって基板の反りを抑制できる理由について述べたが、同様に、刃状転位密度を含む全転位密度を制御することによっても基板の反りを有効に抑制できる。
【0013】
本発明は、上記観点に基づいてなされたものであり、全転位密度、特に刃状転位密度の制御によって基板の反りを抑制するものである。
【0014】
本発明によれば、自立したIII−V族窒化物系半導体基板であって、転位密度の低い側の面の転位密度をn、転位密度の高い側の面の転位密度をnとしたとき、n/nの値が750未満であることを特徴とするIII−V族窒化物系半導体基板が提供される。
【0015】
本発明によれば、基板の反りが顕著に改善される。反りの低減効果が安定的に得られることから、製造安定性の点でも優れる。
【0016】
このIII−V族窒化物系半導体基板において、nは、好ましくは1×10cm-2以下、より好ましくは1×10cm-2以下とすることができる。こうすることで、良好な結晶品質を実現しつつ反りを効果的に抑制することができる。
【0017】
また本発明によれば、自立したIII−V族窒化物系半導体基板において、刃状転位密度の低い側の面の転位密度をm、刃状転位密度の高い側の面の転位密度をmとしたとき、m/mの値が1000未満であることを特徴とするIII−V族窒化物系半導体基板が提供される。
【0018】
本発明によれば、基板の反りが顕著に改善される。反りの低減効果が安定的に得られることから、製造安定性の点でも優れる。
【0019】
このIII−V族窒化物系半導体基板において、mは、好ましくは5×10cm-2以下、より好ましくは5×10cm-2以下とすることができる。こうすることで、良好な結晶品質を実現しつつ反りを効果的に抑制することができる。
【0020】
さらに本発明によれば、異種基板の上部にIII−V族窒化物系半導体層を形成する工程と、前記III−V族窒化物系半導体層と前記異種基板とを分離する工程と、前記III−V族窒化物系半導体層の前記異種基板を分離した側の面に対して、転位密度を低減する処理を行う工程と、を含むことを特徴とするIII−V族窒化物系半導体基板の製造方法が提供される。
【0021】
また本発明によれば、異種基板の上部にIII−V族窒化物系半導体層をエピタキシャル成長により形成した後、前記III−V族窒化物系半導体層と前記異種基板とを分離する工程を含むIII−V族窒化物系半導体基板の製造方法であって、前記III−V族窒化物系半導体層を成長させ、前記III−V族窒化物系半導体層の成長を停止して、1150℃以上の温度で熱処理を行い、次いで500℃まで温度を下げ、再度III−V族窒化物系半導体層を成長させる工程と、前記III−V族窒化物系半導体層と前記異種基板とを分離した後、前記III−V族窒化物系半導体層の前記異種基板を分離した側の面に対して、転位密度および刃状転位密度を低減する処理を行う工程を含み、転位密度および刃状転位密度を低減する前記処理は、前記III−V族窒化物系半導体層について、前記異種基板を分離した側から100μm以上にわたる領域を除去して、全転位密度の低い側の面の転位密度をn 、全転位密度の高い側の面の転位密度をn としたとき、n /n の値が750未満、かつ刃状転位密度の低い側の面の転位密度をm 、刃状転位密度の高い側の面の転位密度をm としたとき、m /m の値が1000未満とする工程を含むことを特徴とするIII−V族窒化物系半導体基板の製造方法が提供される。
【0022】
上記製造方法によれば、基板の反りが顕著に改善された自立III−V族窒化物系半導体基板を安定的に得ることができる。
【0024】
また、本発明によれば、異種基板の上部にIII−V族窒化物系半導体層をエピタキシャル成長により形成した後、前記III−V族窒化物系半導体層と前記異種基板とを分離する工程を含むIII−V族窒化物系半導体基板の製造方法であって、前記III−V族窒化物系半導体層を成長させ、前記III−V族窒化物系半導体層の成長を停止して、1150℃以上の温度で熱処理を行い、次いで500℃まで温度を下げ、再度III−V族窒化物系半導体層を成長させる工程と、
前記III−V族窒化物系半導体層と前記異種基板とを分離した後、前記III−V族窒化物系半導体層の前記異種基板を分離した側の面に対して、転位密度および刃状転位密度を低減する処理を行う工程を含み、
転位密度および刃状転位密度を低減する前記処理は、前記III−V族窒化物系半導体層を、1150℃以上の温度で熱処理して、全転位密度の低い側の面の転位密度をn 、全転位密度の高い側の面の転位密度をn としたとき、n /n の値が750未満、かつ刃状転位密度の低い側の面の転位密度をm 、刃状転位密度の高い側の面の転位密度をm としたとき、m /m の値が1000未満とする工程を含むことを特徴とするIII−V族窒化物系半導体基板の製造方法が提供される。
上記製造方法によれば、転位密度を効果的に低減できる。なお、処理時間は好ましくは10分以上とする。また、転位密度を安定的に低減する観点からは、1200℃以上の温度で熱処理を行うことがより好ましい。
【0025】
なお、本発明における転位密度および刃状転位密度は、面内の平均密度をいう。たとえばマスク成長によって作製したIII−V族窒化物系半導体基板の場合、製造方法によっては基板面内で転位密度が異なる場合がある。このような面内転位密度分布が存在する場合、平均転位密度や平均刃状転位密度を上記範囲内の値となるように構成することで、基板の反りを効果的に低減することができる。
【0026】
【発明の実施の形態】
本発明における「自立した」基板とは、自らの形状を保持でき、ハンドリングに不都合が生じない程度の強度を有する基板をいう。このような強度を具備するようにするため、自立基板の厚みは、好ましくは30μm以上、より好ましくは50μm以上とする。また、素子形成後の劈開の容易性等を考慮し、自立基板の厚みは、好ましくは1mm以下、より好ましくは300μm以下とする。あまり厚さが厚いと劈開が困難となり、劈開面に凹凸が生じる。この結果、たとえば半導体レーザ等に適用した場合、反射のロスによるデバイス特性の劣化が問題となる。
【0027】
本発明におけるIII−V族窒化物系半導体とは、InGaAl1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)で表される半導体が挙げられる。このうち、GaN、AlGaN等の半導体が好ましく用いられる。強度、製造安定性等、基板材料に求められる特性を満足するからである。
【0028】
本発明は、自立基板の転位密度、特に刃状転位密度の低減によって基板の反りを抑制するものである。一般に転位のキャラクタとして、「刃状(edge)」、「螺旋(screw)」といった名称が用いられる。この刃状転位および螺旋転位は、転位線の走る方向に対してバーガースベクトルbがそれぞれ、垂直、平行な場合を示している。刃状と螺旋のキャラクタが混ざった場合、すなわち転位線に対してバーガースベクトルbが斜めのときは「混合(mixed)」転位と呼ぶ。ここで、一本の転位内で、バーガースベクトルbの方向に対して転位線方向が変化する場合がある。転位は必ずしも真っ直ぐに走っているとは限らず、むしろ曲がっている場合が多い。極端な例として転位線が輪状に形成されている場合を考えると、バーガースベクトルbと平行に走る部分は螺旋転位となり、バーガースベクトルbと垂直に走る部分は刃状転位となる。本発明における「刃状転位」とは、このように転位の一部が刃状転位となっている場合も含む。
【0029】
転位キャラクタの判別は、たとえば透過電子顕微鏡(TEM)により行うことができる。TEM観察の際に選択された回折格子面の法線ベクトル(「回折ベクトル」と呼ぶ。)gと転位線のバーガースベクトルbが垂直である場合、すなわち、それぞれのベクトルの内積がゼロ(回折ベクトルg・バーガースベクトルb=0)の場合に転位のコントラストが消滅することになる。このことを利用することにより、未知の転位キャラクタ(刃状、螺旋、混合)を決定することができる。
【0030】
また、転位キャラクタは、化学溶液によって選択的にエッチングし、その結果形成された窪み(エッチピット)の形状および深さの観察結果から判別することもできる。
【0031】
本発明における自立したIII−V族窒化物系半導体基板は、異種基板上にFIELOあるいはペンディオエピタキシにより形成した後、かかる異種基板を除去することにより形成することができる。このような方法で作製した場合、表面転位密度の少ない基板を安定的に製造することができる。FIELOは、複数の開口部を有するマスクを形成し、開口部を成長領域としてファセット構造を形成しながらGaN層を気相成長させる方法である。隣接する開口部から成長したGaN結晶が合体して、転移の伝搬方向が基板と平行な方向に変化し、表面転移密度の低いGaN層が得られる。このGaN層と異種基板を分離することにより、高品質の自立GaN基板を得ることができる。一方、ペンディオエピタキシは、まず、異種基板上にAlxGa1-xN(0≦x≦1)からなる低温バッファー層を形成し、次いでこの上にAlyGa1-yN(0≦y≦1)からなる第一の結晶層を形成する。この結晶層の上に複数のストライプ状開口部を有するマスクを形成した後、エッチングを行い、ストライプ状の第一のAlyGa1-yN層を形成する。そして、これを起点としてAlGa1- N(0≦z≦1)結晶を気相成長させ、厚膜のAlGa1- Nからなる第二の単結晶層を形成する。その後、第二の単結晶層と異種基板を分離することにより、高品質の自立基板を得ることができる。
【0032】
ところが、こうした方法により基板を作製した場合、転位が低減され、良好な結晶品質が得られるが、反りについてはより促進される方向となる。素子形成面については転位が効果的に低減される一方、素子形成面と反対側の面については転位が多量に残存した状態となるため、低転位化を図ることにより、かえって基板表面と裏面における転位密度の比が通常よりも増大するからである。本発明はこうした低転位基板に適用した場合、顕著な効果を発揮し、良好な結晶品質を実現しつつ反りを効果的に抑制することができる。
【0033】
【実施例】
以下、実施例により本発明をさらに詳細に説明する。なお、実施例中、「全転位密度」および「刃状転位密度」は、基板表面や基板裏面の平均密度を意味する。
【0034】
実施例1
本実施例では、前述のFIELOを用いてサファイア基板上にGaNエピタキシャル層を成長させ、その後、サファイア基板を除去することにより自立GaN基板を作製し、評価した。以下、本実施例に係る自立GaN基板の作製方法について図1を参照して説明する。
【0035】
まず図1(a)のようにサファイア基板11を用いて、GaNエピタキシャル層12を成長させ、その上に、ストライプ状の開口部を有する酸化シリコンマスク13を形成し、図2に示したHVPE成長装置にセットする。この装置では、III族元素のハロゲン化物であるGaClを基板に輸送できる装置であり、GaClは、導入管22からHもしくはNといったキャリアガスとともに供給されるHClとGa金属21との反応で生成される。基板領域で、GaClと導入管23から供給されるNHとが混合され、これらが反応しながら基板24上でGaNが気相成長する。基板領域の温度は電気炉25で1000℃に設定した。また、原料となるGaCl分圧、NH分圧を基板領域でそれぞれ、5×10−3atm、0.3atmとした。この条件で成長速度は約50μm/hである。ドーピング原料ガスであるSiHClは、ドーピングガス導入管26から基板領域に供給することでドーピングを行い、図1(b)のような約350μm厚のSiをドープしたGaN層14を成長させた。
【0036】
この基板を反応管から取り出し、図1(c)のようにサファイア基板と当該基板から数μm程度のGaN層を取り除き、自立GaN基板15を得た。サファイア基板を除去する方法としては、例えば、機械的研磨または、強アルカリ性、あるいは強酸性薬品によりエッチングすることが可能である。また、荷電ビームあるいは中性ビームによって物理的エッチングを行っても良い。さらに、サファイア基板は透過するが、GaNでは吸収される紫外線レーザ光を照射して、界面付近を融解して除去することもできる。
【0037】
この自立GaN基板15の転位密度を調べた結果、サファイア基板を除去した側の面では、5×10cm−2であり、一方成長面では、1×10cm−2という値が得られた。このうち刃状転位に関しては、それぞれ、4.5×10cm−2、3.5×10cm−2という値が得られた。ここで転位密度の測定には、特に基板の裏面のように転位密度が10cm−2を超える場合には、平面および断面の透過型電子顕微鏡(TEM)観察を行い、それ以下の転位密度の場合には、化学溶液によって選択的にエッチングし、その結果形成された窪み(エッチピット)の数を光学顕微鏡もしくは走査電子顕微鏡を用いて計数した。エッチピットの形状には大きく二種があり、比較的底の浅いピットが刃状転位と対応している。この検証は、エッチピットの出た試料の断面透過型電子顕微鏡を用いて、暗視野像をとり、電子線のgベクトルと転位線の方向との関係から転位のバーガースベクトルを決定できるので、これから転位の種類が判定できる。
【0038】
得られた自立GaN基板15の反りを測定したところ、その曲率半径として、30cmという値が得られた。この反りの測定手法として、例えばX線ロッキングカーブ測定から簡便で精度が良い結果を得ることができる。すなわち、反っている試料を横方向にXだけ移動させたときのブラッグ角の変化θを調べることで、曲率半径ρは、
(1/ρ)= dθ/dx
なる関係式で得ることができる。
【0039】
次に、図1(d)のように、サファイア基板を除去した側の面について約150μmにわたる領域16を除去し、自立GaN基板17を得た。この除去には溶融KOHを用いた。このエッチング液では、N面のみを選択的にエッチングできるために、特にGaN層の裏面(成長面とは反対側)をエッチングするために便利である。この他にも、エッチングの選択性がなくとも、GaN表面にSiOなどの保護膜を形成することで裏面の化学的エッチングが可能であり、また、機械的研磨によっても除去することができる。
【0040】
この結果、自立GaN基板17のサファイア基板を除去した側の面の全転位密度は5×10cm−2、刃状転位密度は、3×10cm−2と低くなった。この基板の反りを測定したところ、曲率半径は5mと反りが大幅に改善された。この上にInGaN系レーザ構造を成長して、レーザの試作を行ったが、リソグラフィ時に反りの影響で、露光に不均一が出ることはなく、歩留まりが大きく向上した。
【0041】
実施例2
本実施例では、前述のELO技術(S. Nakamura, et al., Jpn.J.Appl.Phys., vol 36 (1997) p.L1130)を用いてサファイア基板上にGaNエピタキシャル層を成長させ、その後、サファイア基板を除去することにより自立GaN基板を作製し、評価した。以下、本実施例に係る自立GaN基板の作製方法について図4を参照して説明する。
【0042】
まずサファイア基板41を用いて、薄いGaN層42をエピタキシャル成長させ、その上に、GaNの[1−100]方向にストライプ状開口部を有する酸化シリコンマスク43を形成し、トリメチルガリウム(TMGa)およびNHを主原料とするMOVPE法により、図4(b)のように10μmの厚さに平坦なGaN層44を成長した。
【0043】
次にこの基板を前述の図2に示したHVPE成長装置にセットした。基板領域の温度は電気炉25で1000℃に設定した。また、原料となるGaCl分圧、NH分圧を基板領域でそれぞれ、5×10−3atm、0.3atmとした。この条件で成長速度は約50μm/hである。また、ドーピング原料ガスであるSiHClは、ドーピングガス導入管26から基板領域に供給することでドーピングを行った。これにより図4(c)のように約350μm厚のSiをドープしたGaN層45を基板上に成長させた。その後、基板を反応管から取り出し、図1(c)で示したのと同様にしてサファイア基板と当該基板から数μm程度のGaN層を取り除き、自立基板の形態を有するGaN層45を得た。サファイア基板を除去する方法としては、例えば、機械的研磨または、強アルカリ性、あるいは強酸性薬品によりエッチングすることが可能である。また、荷電ビームあるいは中性ビームによって物理的エッチングを行っても良い。さらに、サファイア基板は透過するが、GaNでは吸収される紫外線レーザ光を照射して、界面付近を融解して除去することもできる。このGaN層45の転位密度を調べた結果、サファイア基板を除去した側の面では、1.5×10cm−2であり、一方成長面では、2×10cm−2という値が得られた。このうち刃状転位に関しては、それぞれ、1×10cm−2、1×10cm−2という値が得られた。
【0044】
得られたGaN層45(自立GaN基板)の反りを測定したところ、その曲率半径として、1mという値が得られた。
【0045】
次に、図1(d)のように、サファイア基板を除去した側の面について約150μmにわたる領域を除去した。この除去には溶融KOHを用いた。このエッチング液では、N面のみを選択的にエッチングできるために、特にGaN基板の裏面(成長面とは反対側)をエッチングするために便利である。この他にも、エッチングの選択性がなくとも、GaN表面にSiOなどの保護膜を形成することで裏面の化学的エッチングが可能であり、また、機械的研磨によっても除去することができる。
【0046】
この結果、GaN層45のサファイア基板を除去した側の面の全転位密度は5×10cm−2、刃状転位密度は、2.5×10cm−2と低くなった。この基板の反りを測定したところ、曲率半径は3mと反りが大幅に改善された。この上にInGaN系レーザ構造を成長して、レーザの試作を行ったが、リソグラフィ時に反りの影響で、露光に不均一が出ることはなく、歩留まりが大きく向上した。
【0047】
実施例3
本実施例では、PENDEOとよばれる技術(T.S.Zheleva, MRS Internet J.Nitride Semicond.Res., 4S11,G3.38(1999))を用いてサファイア基板上にGaNエピタキシャル層を成長させ、その後、サファイア基板を除去することにより自立GaN基板を作製し、評価した。以下、本実施例に係る自立GaN基板の作製方法について図5を参照して説明する。
【0048】
まずサファイア基板51を用いて、薄いGaNエピタキシャル層52の上に、GaNの[1−100]方向にストライプ状開口部を有する酸化シリコンマスク53を形成した後、ドライエッチング法などにより、図5(b)のようにGaNエピタキシャル層52の一部、および、サファイア基板の一部54のエッチングを行う。次いでトリメチルガリウム(TMGa)およびNHを主原料とするMOVPE法により、図5(c)のように10μmの厚さに平坦なGaN層55を成長する。ドライエッチング部分の一部は空隙となって残存する。
【0049】
この基板を、前述の図2に示したHVPE成長装置にセットした。装置内の基板領域の温度は電気炉25で1000℃に設定した。また、原料となるGaCl分圧、NH分圧を基板領域でそれぞれ、5×10−3atm、0.3atmとした。この条件で成長速度は約50μm/hである。また、ドーピング原料ガスであるSiHClは、ドーピングガス導入管26から基板領域に供給することでドーピングを行った。このようにして図5(c)のように約350μm厚のSiをドープしたGaN層56を成長させた。
【0050】
この基板を反応管から取り出し、図1(c)と同様にしてサファイア基板と当該基板から数μm程度のGaN層を取り除き、自立基板としての形態を有するGaN層56を得た。サファイア基板を除去する方法としては、例えば、機械的研磨または、強アルカリ性、あるいは強酸性薬品によりエッチングすることが可能である。また、荷電ビームあるいは中性ビームによって物理的エッチングを行っても良い。さらに、サファイア基板は透過するが、GaNでは吸収される紫外線レーザ光を照射して、界面付近を融解して除去することもできる。このGaN層56の転位密度を調べた結果、サファイア基板を除去した側の面では平均して、3×10cm−2であり、一方成長面では、3×10cm−2という値が得られた。このうち刃状転位に関しては、それぞれ、2.4×10cm−2、1.2×10cm−2という値が得られた。
【0051】
得られた自立基板としての形態を有するGaN層56の反りを測定したところ、その曲率半径として、80cmという値が得られた。
【0052】
次に、図1(d)と同様にして、サファイア基板を除去した側の面について約150μmにわたる領域を除去した。この除去には溶融KOHを用いた。このエッチング液では、N面のみを選択的にエッチングできるために、特にGaN基板の裏面(成長面とは反対側)をエッチングするために便利である。この他にも、エッチングの選択性がなくとも、GaN表面にSiOなどの保護膜を形成することで裏面の化学的エッチングが可能であり、また、機械的研磨によっても除去することができる。
【0053】
この結果、GaN層56の、基板除去した側の面の全転位密度は、3.5×10cm−2、刃状転位密度は、1×10cm−2と低くなった。この基板の反りを測定したところ、曲率半径は4mと反りが大幅に改善された。
【0054】
この上にInGaN系レーザ構造を成長して、レーザの試作を行ったが、リソグラフィ時に反りの影響で、露光に不均一が出ることはなく、歩留まりが大きく向上した。
【0055】
実施例4
本実施例では、熱処理によって自立GaN基板表面の転位密度を制御する。以下、本実施例に係る自立GaN基板の作製方法について図3を参照して説明する。
【0056】
まずサファイア基板31を用いて、GaN低温バッファ層32上に、前述の図2のHVPE成長装置を用いてGaN低温バッファ層32を成長した(図3(a))。装置内の基板領域で、GaClと導入管23から供給されるNHとが混合し、反応しながら基板24上にGaNが気相成長する。基板領域の温度は電気炉25で1000℃に設定した。また、原料となるGaCl分圧、NH分圧を基板領域でそれぞれ、5×10−3atm、0.3atmとした。この条件で成長速度は約50μm/hである。また、ドーピング原料ガスであるSiHClは、ドーピングガス導入管26から基板領域に供給することでドーピングを行った。これにより、約200μm厚のSiをドープしたGaN層33をエピタキシャル成長させた。
【0057】
この後、基板を反応管から取り出し、サファイア基板31、GaN低温バッファ層32およびGaN層33の一部を除去した(図3(b))。なお、図3(a)に示すGaN層33は、図3(b)において、自立GaN基板35、および自立GaN基板から除去されたGaN層34に分割されている。GaN層34は数十μm程度とした。
【0058】
サファイア基板31の除去方法としては、例えば、機械的研磨または、強アルカリ性、あるいは強酸性薬品によりエッチングすることが可能である。また、荷電ビームあるいは中性ビームによって物理的エッチングを行っても良い。さらに、サファイア基板は透過するが、GaNでは吸収される紫外線レーザ光を照射して、界面付近を融解して除去することもできる。
【0059】
以上のようにして得られた自立GaN基板35の転位密度を調べた結果、サファイア基板を除去した側の面では、9×10cm−2であり、一方成長面では、1×10cm−2という値が得られた。このうち刃状転位に関しては、それぞれ、7×10cm−2、5×10cm−2という値が得られた。この自立GaN基板35の反りを測定したところ、その曲率半径は90cmと大きな値が得られた。
【0060】
この自立GaN基板35を電気炉に入れ、NH雰囲気で1200℃で24時間熱処理を行った。NH雰囲気としたのは、熱処理の間に分解を防ぐためであるが、試料を密封できれば特にNHを供給しなくとも良い。熱処理の後、転位密度を調べた結果、サファイア基板を除去した側の面では、4×10cm−2であり、一方成長面では、8×10cm−2と転位密度の大幅な改善が見られた。このうち刃状転位に関しては、それぞれ、1×10cm−2、3×10cm−2という値が得られた。熱処理後の自立GaN基板35の反りを測定したところ、その曲率半径として6mとなり、反りも大幅に改善された。
【0061】
この上にInGaN系レーザ構造を成長して、レーザの試作を行ったが、リソグラフィ時に反りの影響で、露光に不均一が出ることはなく、歩留まりが大きく向上した。
【0062】
実施例5
本実施例では、エピタキシャル成長中に熱処理過程を挿入することによって自立GaN基板表面の転位密度を制御する。以下、本実施例に係る自立GaN基板の作製方法について説明する。
【0063】
本実施例では、サファイアC面基板を用い、前述の図2のHVPE装置を用い、図3に示した工程によりGaN層の成長を行った。このとき、図6に示すような温度シーケンスに従ってGaN層33の成長および熱処理を行った。成長中のGaCl分圧は5×10−3atm、NH分圧は0.3atmとした。
【0064】
はじめに炉内温度を1200℃に設定し、H気流中でサファイア基板のサーマルクリーニングを行った。次に、炉内温度を500℃に下げ、GaN低温バッファ層32を堆積した。その後炉内温度を1000℃に上げ、GaN層を50μm成長した。ここで一旦原料供給を停止し、熱処理を行った。すなわち、NH雰囲気中で炉内温度を1400℃まで上昇させ、そのまま10分間保持した。さらに炉内温度を500℃まで下げ、そのまま5分間保持した。この一連の熱処理終了後、再び炉内温度を1000℃まで上昇させた。引き続いてGaN層をさらに150μm成長させ、合計膜厚200μmのGaN層33を得た。
【0065】
この後、基板を反応管から取り出し、サファイア基板31、GaN低温バッファ32およびGaN層33の一部を除去した(図3(b))。なお、図3(a)に示すGaN層33は、図3(b)において、自立GaN基板35、および自立GaN基板から除去されたGaN層34に分割されている。GaN層34は数十μm程度とした。サファイア基板31の除去方法としては、前述した方法を採用することができる。
【0066】
以上のようにして得られた自立GaN基板35の転位密度を調べた結果、サファイア基板を除去した側の面では、4×10cm−2であり、成長面では、5×10cm−2という値が得られた。このうち刃状転位に関しては、それぞれ、1.5×10cm−2、2×10cm−2という値が得られた。このGaN層の反りを測定したところ、その曲率半径は7mであった。熱処理過程を行わずに成長した場合にはサファイア基板を除去した側の面では、9×10cm−2であり、一方成長面では、1×10cm−2であった。このうち刃状転位に関しては、それぞれ、7×10cm−2、5×10cm−2という値となった。このGaN層の反りを測定したところ、その曲率半径は90cmと反りが大きい基板であったことから、成長中に熱処理過程を挿入することによって、反りを大幅に改善できた。
【0067】
実施例6
本実施例では、エピタキシャル成長中に複数回の熱処理過程を挿入することによって、自立GaN基板表面の転位密度をさらに高精度に制御する。以下、本実施例に係る自立GaN基板の作製方法について説明する。
【0068】
本実施例では、サファイアC面基板を用い、前述の図2のHVPE装置を用い、図3に示した工程によりGaN層の成長を行った。このとき、図7に示すような温度シーケンスに従ってGaN層33の成長および熱処理を行った。成長中のGaCl分圧は5×10−3atm、NH分圧は0.3atmとした。
【0069】
はじめに炉内温度を1200℃に設定し、H雰囲気中でサファイア基板のサーマルクリーニングを行った。次に、炉内温度を500℃に下げ、低温バッファ層33を堆積した。その後炉内温度を1000℃に上げ、GaN層を25μm成長した。ここで一旦原料供給を停止し、熱処理を行った。すなわち、NH雰囲気中で炉内温度を1400℃まで上昇させ、そのまま10分間保持した。さらに炉内温度を500℃まで下げ、そのまま5分間保持した。この一連の熱処理終了後、再び炉内温度を1000℃まで上昇させた。以降、GaN層を25μm成長するごとに同様の成長中断と熱処理を行い、合計膜厚200μmのGaN層33を得た。
【0070】
この後、基板を反応管から取り出し、サファイア基板31、GaN低温バッファ層32およびGaN層33の一部を除去した(図3(b))。なお、図3(a)に示すGaN層33は、図3(b)において、自立GaN基板35、および自立GaN基板から除去されたGaN層34に分割されている。GaN層34は数十μm程度とした。なお、サファイア基板31の除去方法としては、前述した方法を採用することができる。
【0071】
以上のようにして得られた自立GaN基板35の転位密度を調べた結果、サファイア基板を除去した側の面では、2×10cm−2であり、一方成長面では、4×10cm−2という値が得られた。このうち刃状転位に関しては、それぞれ、9×10cm−2、1.5×10cm−2という値が得られた。このGaN基板の反りを測定したところ、その曲率半径は10mであった。熱処理過程を行わずに成長した場合にはサファイア基板を除去した側の面では、9×10cm−2であり、一方成長面では、1×10cm−2であった。このうち刃状転位に関しては、それぞれ、7×10cm−2、5×10cm−2という値となった。このGaN基板の反りを測定したところ、その曲率半径は90cmと反りが大きい基板であったことから、成長中に熱処理過程を挿入することによって、反りを大幅に改善できた。
【0072】
実施例7
本実施例では、熱処理を行うことによって自立GaN基板表面の転位密度を制御するものであり、自立基板を熱処理する際、素子形成面をマスクで覆う方法を採用している。以下、本実施例に係る自立GaN基板の作製方法について説明する。
【0073】
本実施例では、サファイアC面基板を用い、前述の図2のHVPE装置を用い、図3に示した工程によりGaN層の成長を行った。まずサファイア基板31上にGaN低温バッファ層32を形成した。つづいてGaN層33を以下のようにして成長させた。まず図2の装置内の基板領域の温度は電気炉25で1000℃に設定し、原料となるGaCl分圧、NH分圧を基板領域でそれぞれ、5×10−3atm、0.3atmとした。この条件で成長速度は約50μm/hである。また、ドーピング原料ガスであるSiHClは、ドーピングガス導入管26から基板領域に供給することでドーピングを行った。以上のようにして、約200μm厚のSiをドープしたGaN層33を成長させた。
【0074】
この後、基板を反応管から取り出し、サファイア基板31、GaN低温バッファ層32およびGaN層33の一部を除去した(図3(b))。なお、図3(a)に示すGaN層33は、図3(b)において、自立GaN基板35、および自立GaN基板から除去されたGaN層34に分割されている。GaN層34は数十μm程度とした。なお、サファイア基板31の除去方法としては、前述した方法を採用することができる。
【0075】
以上のようにして得られた自立GaN基板35の転位密度を調べた結果、サファイア基板を除去した側の面では、9×10cm−2であり、成長面では、1×10cm−2という値が得られた。このうち刃状転位に関しては、それぞれ、7×10cm−2、5×10cm−2という値が得られた。このGaN層の反りを測定したところ、その曲率半径は90cmと反りが大きい基板となった。
【0076】
次に、この自立GaN基板35の全面をSiO膜で覆った。成膜はCVDによって行った。これによって、高温で熱処理を行ってもGaN基板の分解を防ぐことができる。続いてこの自立GaN基板35を電気炉に入れ、大気中、1600℃で2時間の熱処理を行った。熱処理の後、転位密度を調べた結果、サファイア基板を除去した側の面では、6×10cm−2であり、一方成長面では、9×10cm−2と転位密度の大幅な改善が見られた。このうち刃状転位に関しては、それぞれ、4×10cm−2、3.5×105cm−2という値が得られた。このGaN基板の反りを測定したところ、その曲率半径として3.5mとなり、反りも大幅に改善され、InGaN系レーザ構造を成長して、レーザの試作を行ったが、リソグラフィ時に反りの影響で、露光に不均一が出ることはなく、歩留まりが大きく向上した。
【0077】
上記実施例の結果を表1、表2にまとめた。また、得られた自立GaN基板の表面および裏面の転位密度比と基板曲率半径との関係を図8および図9に示した。図8および図9の結果からわかるように、全転位密度比が750未満の場合(図8に全転位密度比750のラインを示した。)、および、刃状転位密度比が1000未満の場合(図9に刃状転位密度比1000のラインを示した。)に、顕著に曲率半径が増加し、反りが低減されることがわかる。
【0078】
【表1】
Figure 0004932121
【0079】
【表2】
Figure 0004932121
【0080】
以上、実施例に基づいて本発明を説明したが、これらは例示であり、それらの各プロセスの組合せ等にいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。たとえば、実施例5、実施例6において、サファイア基板除去後、さらに転位低減のための処理を行ってもよい。たとえば、異種基板を分離した側から100μm以上にわたる領域を除去する工程を実施してもよい。また、自立GaN基板を1150℃以上の温度で熱処理する工程を実施してもよい。
また、実施例では自立GaN基板の製造方法を例に挙げたが、自立AlGaN基板に適用することもできる。
【0081】
【発明の効果】
以上説明したように本発明によれば、基板内の転位密度、特に刃状転位密度を制御しているため、反りの小さい自立したIII−V族窒化物系半導体基板が安定的に得られる。
【0082】
本発明の基板を用いることにより、設計通りの発光素子や電子素子を歩留まり良く製造することが可能となる。
【図面の簡単な説明】
【図1】本発明に係る自立GaN基板の製造工程の一例を説明するための工程断面図である。
【図2】実施例に示すGaN成長に用いたハイドライド気相成長装置の模式図である。
【図3】本発明に係る自立GaN基板の製造工程の一例を説明するための工程断面図である。
【図4】本発明に係る自立GaN基板の製造工程の一例を説明するための工程断面図である。
【図5】本発明に係る自立GaN基板の製造工程の一例を説明するための工程断面図である。
【図6】本発明に係る自立GaN基板の製造工程における温度プロファイルの例を説明するための工程断面図である。
【図7】本発明に係る自立GaN基板の製造工程における温度プロファイルの例を説明するための工程断面図である。
【図8】自立GaN基板の表面および裏面の全転位密度比と基板曲率半径との関係を示す図である。
【図9】自立GaN基板の表面および裏面の刃状転位密度比と基板曲率半径との関係を示す図である。
【符号の説明】
11 サファイア基板
12 GaNエピタキシャル層
13 酸化シリコンマスク
14 GaN層
15 自立GaN基板
16 領域
17 自立GaN基板
21 Ga金属
22 導入管
23 導入管
24 基板
25 電気炉
26 ドーピングガス導入管
31 サファイア基板
32 GaN低温バッファ層
33 GaN層
34 GaN層
35 自立GaN基板
41 サファイア基板
42 GaN層
43 酸化シリコンマスク
44 GaN層
45 GaN層
51 サファイア基板
52 GaNエピタキシャル層
53 酸化シリコンマスク
54 サファイア基板の一部
55 GaN層
56 GaN層

Claims (2)

  1. 異種基板の上部にIII−V族窒化物系半導体層をエピタキシャル成長により形成した後、前記III−V族窒化物系半導体層と前記異種基板とを分離する工程を含むIII−V族窒化物系半導体基板の製造方法であって、前記III−V族窒化物系半導体層を成長させ、前記III−V族窒化物系半導体層の成長を停止して、1150℃以上の温度で熱処理を行い、次いで500℃まで温度を下げ、再度III−V族窒化物系半導体層を成長させる工程と、
    前記III−V族窒化物系半導体層と前記異種基板とを分離した後、前記III−V族窒化物系半導体層の前記異種基板を分離した側の面に対して、転位密度および刃状転位密度を低減する処理を行う工程を含み、
    転位密度および刃状転位密度を低減する前記処理は、前記III−V族窒化物系半導体層について、前記異種基板を分離した側から100μm以上にわたる領域を除去して、全転位密度の低い側の面の転位密度をn 、全転位密度の高い側の面の転位密度をn としたとき、n /n の値が750未満、かつ刃状転位密度の低い側の面の転位密度をm 、刃状転位密度の高い側の面の転位密度をm としたとき、m /m の値が1000未満とする工程を含むことを特徴とするIII−V族窒化物系半導体基板の製造方法。
  2. 異種基板の上部にIII−V族窒化物系半導体層をエピタキシャル成長により形成した後、前記III−V族窒化物系半導体層と前記異種基板とを分離する工程を含むIII−V族窒化物系半導体基板の製造方法であって、前記III−V族窒化物系半導体層を成長させ、前記III−V族窒化物系半導体層の成長を停止して、1150℃以上の温度で熱処理を行い、次いで500℃まで温度を下げ、再度III−V族窒化物系半導体層を成長させる工程と、
    前記III−V族窒化物系半導体層と前記異種基板とを分離した後、前記III−V族窒化物系半導体層の前記異種基板を分離した側の面に対して、転位密度および刃状転位密度を低減する処理を行う工程を含み、
    転位密度および刃状転位密度を低減する前記処理は、前記III−V族窒化物系半導体層を、1150℃以上の温度で熱処理して、全転位密度の低い側の面の転位密度をn 、全転位密度の高い側の面の転位密度をn としたとき、n /n の値が750未満、かつ刃状転位密度の低い側の面の転位密度をm 、刃状転位密度の高い側の面の転位密度をm としたとき、m /m の値が1000未満とする工程を含むことを特徴とするIII−V族窒化物系半導体基板の製造方法。
JP2002084963A 2002-03-26 2002-03-26 Iii−v族窒化物系半導体基板の製造方法 Expired - Fee Related JP4932121B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002084963A JP4932121B2 (ja) 2002-03-26 2002-03-26 Iii−v族窒化物系半導体基板の製造方法
DE10313062A DE10313062A1 (de) 2002-03-26 2003-03-24 Auf Nitrid der Gruppe III basierendes Halbleitersubstrat und Verfahren zu seiner Herstellung
US10/395,766 US7097920B2 (en) 2002-03-26 2003-03-24 Group III nitride based semiconductor substrate and process for manufacture thereof
KR1020030018404A KR100557199B1 (ko) 2002-03-26 2003-03-25 Ⅲ족 질화물계 반도체 기판 및 그 제조 방법
CN031075320A CN1218374C (zh) 2002-03-26 2003-03-26 基于ⅲ族氮化物的半导体基片及其制造方法
US11/382,254 US20060191467A1 (en) 2002-03-26 2006-05-08 Group iii nitride based semiconductor substrate and process for manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002084963A JP4932121B2 (ja) 2002-03-26 2002-03-26 Iii−v族窒化物系半導体基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007234058A Division JP4810517B2 (ja) 2007-09-10 2007-09-10 Iii−v族窒化物系半導体基板

Publications (2)

Publication Number Publication Date
JP2003277195A JP2003277195A (ja) 2003-10-02
JP4932121B2 true JP4932121B2 (ja) 2012-05-16

Family

ID=28449231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002084963A Expired - Fee Related JP4932121B2 (ja) 2002-03-26 2002-03-26 Iii−v族窒化物系半導体基板の製造方法

Country Status (5)

Country Link
US (2) US7097920B2 (ja)
JP (1) JP4932121B2 (ja)
KR (1) KR100557199B1 (ja)
CN (1) CN1218374C (ja)
DE (1) DE10313062A1 (ja)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3886341B2 (ja) * 2001-05-21 2007-02-28 日本電気株式会社 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP4932121B2 (ja) * 2002-03-26 2012-05-16 日本電気株式会社 Iii−v族窒化物系半導体基板の製造方法
US7276779B2 (en) 2003-11-04 2007-10-02 Hitachi Cable, Ltd. III-V group nitride system semiconductor substrate
JP2005340747A (ja) * 2003-11-04 2005-12-08 Hitachi Cable Ltd Iii−v族窒化物系半導体基板及びその製造方法、iii−v族窒化物系半導体デバイス、iii−v族窒化物系半導体基板のロット
TWI234298B (en) * 2003-11-18 2005-06-11 Itswell Co Ltd Semiconductor light emitting diode and method for manufacturing the same
DE60341314C5 (de) 2003-12-09 2023-03-23 The Regents Of The University Of California Hocheffiziente leuchtdioden auf galliumnitridbasis mit oberflächenaufrauhung
JP4507810B2 (ja) * 2004-01-21 2010-07-21 三菱化学株式会社 窒化物半導体基板の製造方法及び窒化物半導体基板
WO2005074048A1 (en) * 2004-01-31 2005-08-11 Itswell Co. Ltd. Free-standing semiconductor substrate and the manufacturing method and manufacturing apparatus thereof
JP5194334B2 (ja) * 2004-05-18 2013-05-08 住友電気工業株式会社 Iii族窒化物半導体デバイスの製造方法
KR100619441B1 (ko) * 2004-06-30 2006-09-08 서울옵토디바이스주식회사 기판제거가 용이한 질화갈륨 성장 방법
WO2006013957A1 (ja) 2004-08-06 2006-02-09 Mitsubishi Chemical Corporation Ga含有窒化物半導体単結晶、その製造方法、並びに該結晶を用いた基板およびデバイス
JP2006290677A (ja) * 2005-04-11 2006-10-26 Hitachi Cable Ltd 窒化物系化合物半導体結晶の製造方法及び窒化物系化合物半導体基板の製造方法
JP4554469B2 (ja) * 2005-08-18 2010-09-29 日本碍子株式会社 Iii族窒化物結晶の形成方法、積層体、およびエピタキシャル基板
DE102005041643A1 (de) * 2005-08-29 2007-03-01 Forschungsverbund Berlin E.V. Halbleitersubstrat sowie Verfahren und Maskenschicht zur Herstellung eines freistehenden Halbleitersubstrats mittels der Hydrid-Gasphasenepitaxie
JP4529846B2 (ja) * 2005-09-06 2010-08-25 日立電線株式会社 Iii−v族窒化物系半導体基板及びその製造方法
TWI257723B (en) 2005-09-15 2006-07-01 Epitech Technology Corp Vertical light-emitting diode and method for manufacturing the same
KR100695117B1 (ko) * 2005-10-25 2007-03-14 삼성코닝 주식회사 GaN 제조방법
CN100431183C (zh) * 2005-11-02 2008-11-05 元砷光电科技股份有限公司 垂直型发光二极管及其制造方法
KR101155061B1 (ko) * 2006-03-22 2012-06-11 삼성코닝정밀소재 주식회사 질화물 반도체 기판 및 이의 제조방법
JP4689526B2 (ja) * 2006-04-24 2011-05-25 古河機械金属株式会社 Iii族窒化物半導体自立基板の製造方法
JP2007290895A (ja) * 2006-04-24 2007-11-08 Furukawa Co Ltd Iii族窒化物半導体自立基板の製造方法およびiii族窒化物半導体自立基板
US7755103B2 (en) 2006-08-03 2010-07-13 Sumitomo Electric Industries, Ltd. Nitride gallium semiconductor substrate and nitride semiconductor epitaxial substrate
JP4832221B2 (ja) * 2006-09-01 2011-12-07 パナソニック株式会社 半導体レーザ装置の製造方法
CN100435279C (zh) * 2006-12-04 2008-11-19 西安电子科技大学 一种大面积自支撑宽禁带半导体材料的制作方法
US20080132081A1 (en) * 2006-12-04 2008-06-05 Shaheen Mohamad A Thin III-V semiconductor films with high electron mobility
JP4899911B2 (ja) * 2007-02-16 2012-03-21 日立電線株式会社 Iii族窒化物半導体基板
JP4904210B2 (ja) * 2007-06-18 2012-03-28 住友電気工業株式会社 Iii族窒化物結晶基板の製造方法
US7888270B2 (en) * 2007-09-04 2011-02-15 National Chiao Tung University Etching method for nitride semiconductor
JP5493861B2 (ja) * 2007-10-09 2014-05-14 株式会社リコー Iii族窒化物結晶基板の製造方法
KR100889978B1 (ko) * 2007-10-12 2009-03-25 전남대학교산학협력단 반도체 영역의 선택적 식각방법, 반도체층의 분리방법 및반도체소자를 기판으로부터 분리하는 방법
JP4525743B2 (ja) * 2007-11-30 2010-08-18 住友電気工業株式会社 発光デバイス用iii族窒化物結晶基板ならびに発光デバイスおよびその製造方法
JP4888377B2 (ja) * 2007-12-22 2012-02-29 日立電線株式会社 窒化物半導体自立基板
DE102008021706A1 (de) 2008-04-24 2009-11-05 Forschungsverbund Berlin E.V. Auf einem Nitrid der Gruppe III basierenden Halbleitersubstrates mit einem vordefinierten Krümmungsradius und Verfahren zu dessen Herstellung
ATE523902T1 (de) * 2008-06-02 2011-09-15 Nexans Verfahren für die herstellung eines geformten substrats für einen beschichteten leiter und beschichteter leiter mit dem substrat
WO2010032423A1 (ja) * 2008-09-16 2010-03-25 昭和電工株式会社 Iii族窒化物半導体発光素子の製造方法、iii族窒化物半導体発光素子並びにランプ
JP2010092934A (ja) * 2008-10-03 2010-04-22 Showa Denko Kk 半導体発光素子の製造方法
WO2010038740A1 (ja) * 2008-10-03 2010-04-08 昭和電工株式会社 半導体発光素子の製造方法
JP2010157609A (ja) * 2008-12-26 2010-07-15 Showa Denko Kk 半導体発光素子の製造方法
JP5326787B2 (ja) * 2009-05-11 2013-10-30 住友電気工業株式会社 Iii族窒化物半導体レーザダイオード、及びiii族窒化物半導体レーザダイオードを作製する方法
KR101220433B1 (ko) * 2009-06-10 2013-02-04 서울옵토디바이스주식회사 반도체 기판, 그 제조 방법, 반도체 소자 및 그 제조 방법
US8481411B2 (en) 2009-06-10 2013-07-09 Seoul Opto Device Co., Ltd. Method of manufacturing a semiconductor substrate having a cavity
US8860183B2 (en) 2009-06-10 2014-10-14 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
JP4647020B2 (ja) * 2009-07-30 2011-03-09 キヤノン株式会社 窒化物半導体の微細構造の製造方法
CN102640307B (zh) 2009-08-26 2015-04-01 首尔伟傲世有限公司 制造半导体基底的方法和制造发光装置的方法
JP5446898B2 (ja) * 2010-01-14 2014-03-19 住友電気工業株式会社 Iii族窒化物結晶基板ならびに発光デバイスおよびその製造方法
JP5570838B2 (ja) * 2010-02-10 2014-08-13 ソウル バイオシス カンパニー リミテッド 半導体基板、その製造方法、半導体デバイス及びその製造方法
JP2011213557A (ja) * 2010-04-01 2011-10-27 Hitachi Cable Ltd 導電性iii族窒化物単結晶基板の製造方法
CN101976713B (zh) * 2010-09-10 2011-12-28 北京大学 一种基于同质外延制备高效光电子器件的方法
KR101105868B1 (ko) * 2010-11-08 2012-01-16 한국광기술원 화학적 리프트 오프 방법을 이용한 ⅰⅰⅰ족 질화물 기판의 제조방법
JP2011071546A (ja) * 2010-12-10 2011-04-07 Showa Denko Kk 化合物半導体ウェーハの製造方法
JP2012231103A (ja) * 2011-04-15 2012-11-22 Mitsubishi Chemicals Corp Iii族窒化物結晶の製造方法およびiii族窒化物結晶
JP2013209273A (ja) * 2012-03-30 2013-10-10 Mitsubishi Chemicals Corp 周期表第13族金属窒化物半導体結晶
CN103840041A (zh) * 2013-12-03 2014-06-04 上海蓝光科技有限公司 一种用于氮化物生长的复合衬底结构的制造方法
JP6427330B2 (ja) * 2014-04-04 2018-11-21 古河機械金属株式会社 自立基板の製造方法
US9245747B2 (en) * 2014-05-01 2016-01-26 International Business Machines Corporation Engineered base substrates for releasing III-V epitaxy through spalling
DE102015107661B4 (de) * 2015-05-15 2021-03-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements
JPWO2022191003A1 (ja) * 2021-03-09 2022-09-15
CN116577340B (zh) * 2023-05-28 2024-01-05 兰州大学 一种区分碳化硅中贯穿螺型位错和贯穿刃型位错的方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3692452B2 (ja) 1995-09-07 2005-09-07 株式会社日鉱マテリアルズ 窒化ガリウム単結晶厚膜の製造方法
JP3292083B2 (ja) 1997-03-11 2002-06-17 日亜化学工業株式会社 窒化物半導体基板の製造方法及び窒化物半導体素子の製造方法
JP3876518B2 (ja) 1998-03-05 2007-01-31 日亜化学工業株式会社 窒化物半導体基板の製造方法および窒化物半導体基板
JP3839580B2 (ja) 1998-03-09 2006-11-01 株式会社リコー 半導体基板の製造方法
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
JP3788037B2 (ja) 1998-06-18 2006-06-21 住友電気工業株式会社 GaN単結晶基板
JP3702700B2 (ja) * 1999-03-31 2005-10-05 豊田合成株式会社 Iii族窒化物系化合物半導体素子及びその製造方法
JP4005275B2 (ja) 1999-08-19 2007-11-07 日亜化学工業株式会社 窒化物半導体素子
US6531719B2 (en) * 1999-09-29 2003-03-11 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device
JP4618836B2 (ja) * 2000-01-04 2011-01-26 シャープ株式会社 窒化物系化合物半導体基板およびその製造方法
US6447604B1 (en) * 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
JP3636976B2 (ja) * 2000-03-17 2005-04-06 日本電気株式会社 窒化物半導体素子およびその製造方法
US6841808B2 (en) * 2000-06-23 2005-01-11 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method for producing the same
JP3968968B2 (ja) * 2000-07-10 2007-08-29 住友電気工業株式会社 単結晶GaN基板の製造方法
JP3963068B2 (ja) * 2000-07-19 2007-08-22 豊田合成株式会社 Iii族窒化物系化合物半導体素子の製造方法
US6673149B1 (en) * 2000-09-06 2004-01-06 Matsushita Electric Industrial Co., Ltd Production of low defect, crack-free epitaxial films on a thermally and/or lattice mismatched substrate
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Iii族窒化物半導体基板およびその製造方法
JP4932121B2 (ja) * 2002-03-26 2012-05-16 日本電気株式会社 Iii−v族窒化物系半導体基板の製造方法
US20030198837A1 (en) * 2002-04-15 2003-10-23 Craven Michael D. Non-polar a-plane gallium nitride thin films grown by metalorganic chemical vapor deposition
CN1140915C (zh) * 2002-05-31 2004-03-03 南京大学 获得大面积高质量GaN自支撑衬底的方法
US7524691B2 (en) * 2003-01-20 2009-04-28 Panasonic Corporation Method of manufacturing group III nitride substrate
JP2005005378A (ja) * 2003-06-10 2005-01-06 Sumitomo Electric Ind Ltd Iii族窒化物結晶およびその製造方法

Also Published As

Publication number Publication date
CN1447448A (zh) 2003-10-08
US20030183157A1 (en) 2003-10-02
DE10313062A1 (de) 2003-11-13
CN1218374C (zh) 2005-09-07
US20060191467A1 (en) 2006-08-31
US7097920B2 (en) 2006-08-29
JP2003277195A (ja) 2003-10-02
KR100557199B1 (ko) 2006-03-10
KR20030077423A (ko) 2003-10-01

Similar Documents

Publication Publication Date Title
JP4932121B2 (ja) Iii−v族窒化物系半導体基板の製造方法
US7790489B2 (en) III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer
US7288830B2 (en) III-V nitride semiconductor substrate and its production method
JP4581490B2 (ja) Iii−v族窒化物系半導体自立基板の製造方法、及びiii−v族窒化物系半導体の製造方法
JP5531983B2 (ja) Iii−v族窒化物系半導体基板の製造方法
JP4529846B2 (ja) Iii−v族窒化物系半導体基板及びその製造方法
US7253499B2 (en) III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer
EP2684988A1 (en) Base, substrate with gallium nitride crystal layer, and process for producing same
JP2003077847A (ja) 3−5族化合物半導体の製造方法
JP5244487B2 (ja) 窒化ガリウム成長用基板及び窒化ガリウム基板の製造方法
JP2009184899A (ja) Iii族窒化物半導体エピタキシャル基板およびその製造方法
JP2009102218A (ja) 化合物半導体基板の製造方法
US7045808B2 (en) III-V nitride semiconductor substrate and its production lot, and III-V nitride semiconductor device and its production method
US7589345B2 (en) Nitride-based compound semiconductor substrate and method for fabricating the same
JP4810517B2 (ja) Iii−v族窒化物系半導体基板
JP2005263609A (ja) Iii−v族窒化物系半導体基板及びその製造ロット、並びにiii−v族窒化物系半導体デバイス及びその製造方法
WO2013141099A1 (ja) 窒化ガリウム結晶自立基板及びその製造方法
JP4369782B2 (ja) 半導体基板の製造方法
JP2009120484A (ja) Iii−v族窒化物系半導体デバイス及びその製造方法
KR20090044707A (ko) 화합물 반도체 기판 제조방법
WO2010116596A1 (ja) Iii族窒化物半導体自立基板の製造方法及びiii族窒化物半導体層成長用基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070710

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080701

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080828

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080908

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20081010

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111031

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120215

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4932121

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees