JP2005263609A - Iii−v族窒化物系半導体基板及びその製造ロット、並びにiii−v族窒化物系半導体デバイス及びその製造方法 - Google Patents

Iii−v族窒化物系半導体基板及びその製造ロット、並びにiii−v族窒化物系半導体デバイス及びその製造方法 Download PDF

Info

Publication number
JP2005263609A
JP2005263609A JP2004097044A JP2004097044A JP2005263609A JP 2005263609 A JP2005263609 A JP 2005263609A JP 2004097044 A JP2004097044 A JP 2004097044A JP 2004097044 A JP2004097044 A JP 2004097044A JP 2005263609 A JP2005263609 A JP 2005263609A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
group iii
substrate
gan
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004097044A
Other languages
English (en)
Other versions
JP4359770B2 (ja
Inventor
Masatomo Shibata
真佐知 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2004097044A priority Critical patent/JP4359770B2/ja
Publication of JP2005263609A publication Critical patent/JP2005263609A/ja
Application granted granted Critical
Publication of JP4359770B2 publication Critical patent/JP4359770B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】 熱に安定で、サーマルクリーニングによる表面荒れが生じにくいIII−V族窒化物系半導体基板及びその製造ロット、並びにIII−V族窒化物系半導体基板を用いたIII−V族窒化物系半導体デバイス及びその製造方法を提供する。
【解決手段】 本発明のIII−V族窒化物系半導体基板は、少なくとも表面近傍がIII−V族窒化物系半導体の単結晶からなり、表面近傍の前記単結晶中の水素原子濃度[H](水素原子数/cm3)と前記単結晶の表面における転位密度[D](個/cm2)との積([H]×[D])が1×1025以下であることを特徴とする。
【選択図】 なし

Description

本発明は、サーマルクリーニングによる表面荒れが抑えられたIII−V族窒化物系半導体基板及びその製造ロット、並びにIII−V族窒化物系半導体基板を用いたLD、LED等のIII−V族窒化物系半導体デバイス及びその製造方法に関する。
窒化ガリウム(GaN)、窒化インジウムガリウム(InGaN)、窒化ガリウムアルミニウム(GaAlN)等の窒化物系半導体材料は禁制帯幅が大きく、バンド間遷移が直接遷移型であるため、短波長発光素子への適用が検討されている。また電子の飽和ドリフト速度が大きいこと、ヘテロ接合による2次元キャリアガスの利用が可能なこと等から、電子素子への応用も期待されている。
窒化物系半導体は、バルク結晶成長が難しいことが問題であったが、最近ようやく実用に耐えるレベルのGaN自立基板が開発されてきている。現在、広く使用されているGaN成長用の下地基板はサファイアであり、単結晶サファイアからなる下地基板の上に有機金属気相成長法(MOVPE法)、分子線気相成長法(MBE法)、ハイドライド気相成長法(HVPE法)等の気相成長法で、GaNをヘテロエピタキシャル成長させ、その上に同じ炉内で連続して又は別の成長炉に移して窒化物系半導体エピタキシャル層を成長させ、デバイスを作製する方法が一般に用いられている。
サファイア下地基板はGaNと格子定数が異なるため、サファイア下地基板上に直接GaNを成長させる方法では単結晶膜を成長させることができない。このため、特開平4-297023号(特許文献1)は、サファイア下地基板上にSi等をヘテロ成長させる目的で考案された低温バッファ層の技術をGaNの成長に応用し、サファイア下地基板上に500℃程度の低温でAlNやGaNのバッファ層を成長させ、この低温バッファ層で格子の歪みを緩和させてからその上にGaNを成長させる方法を提案した。低温成長窒化物層を低温バッファ層として用いることにより、サファイア下地基板上にGaNの単結晶をエピタキシャル成長させることが可能になった。しかし、低温バッファ層は成長温度と成長膜厚の最適な範囲が狭いため、低温バッファ層を再現性よく形成するのが難しい。
そこで、サファイア下地基板上にデバイス構造の半導体多層膜を連続的にエピタキシャル成長させるのではなく、予め下地基板上にGaN層だけを成長させた基板を作製し、この基板上にエピタキシャル層を成長させてデバイスを形成する方法も用いられている。
しかしながら、サファイア下地基板上にGaN層を成長させたいわゆるGaNテンプレートでは、低温バッファ層の技術を用いても、下地基板と結晶格子のずれを解消するのは難しく、得られるGaN層は109〜1010個/cm2もの転位密度を有する。この欠陥は、GaN系デバイス、特にLDや紫外発光LEDを作製する上で障害となるため、GaNテンプレートは、もっぱらデバイス特性に転位の影響が出にくい可視LED用や電子デバイス用に用いられている。
転位密度の低いエピタキシャル層が要求されるLDや紫外LEDデバイスには、結晶成長用の基板としてGaN層のみからなる基板を用い、この上に素子部を構成する半導体多層膜を形成する手法が検討されている。このような結晶成長用のGaNのみからなる基板をGaN自立基板と呼ぶ。
GaN自立基板は一般に、サファイア下地基板等の異種基板上に厚くエピタキシャル成長させた低転位密度のGaN層を下地基板から剥離することにより得られたものである。例えば、特開平10-256662号(特許文献2)は、サファイア下地基板上にGaN層を厚く成長させた後、サファイア下地基板を除去する方法を開示しており、特開平11-251253号(特許文献3)は、Appl. Phys. Lett., 1997年, 第71巻, 第18号, 2638頁に記載されているELO(Epitaxial Lateral Overgrowth)と呼ばれる転位低減化技術を用い、サファイア下地基板上にGaN層を形成した後、サファイア下地基板をエッチング等により除去することにより、GaN自立基板を得る方法を開示している。特開2003-178984号(特許文献4)は、Y. Oshima等, Jpn. J. Appl. Phys., 2003年, 第42巻, L1〜L3頁に記載されているVAS(Void-Assisted Separation)法を用い、サファイア等の下地基板上に、網目構造のTiN薄膜を介して低転位密度のGaN層を成長させ、下地基板とGaN層の界面のボイドによりGaN層を容易に剥離する方法を開示している。これらの方法で得られたGaN基板は、通常アズグロウンの状態では、その表面にピット、ヒロック等のモフォロジが現れており、そのままではデバイス用のエピタキシャル層を成長させることが難しい。このため、基板表面を研磨加工して、鏡面に仕上げてから使用するのが一般的である。
III族窒化物系半導体のデバイス構造を形成するためのエピタキシャル成長には、MOVPE法がしばしば用いられている。MOVPE法によりサファイア下地基板上にIII族窒化物系半導体をエピタキシャル成長させる場合、サファイア下地基板表面の汚れを除去するために、サファイア下地基板を水素ガス雰囲気中、1000℃以上で一定時間以上加熱する、いわゆるサーマルクリーニングが一般的に行われている。
GaN基板(GaNテンプレートやGaN自立基板)上に、MOVPE法によりIII族窒化物系半導体単結晶をエピタキシャル成長させる場合も、GaN基板表面の汚れや、表面を鏡面加工する際に導入された残留歪を除去する目的で、サーマルクリーニングが行われている。例えば、特開2000-252217号(特許文献5)は、GaN単結晶基板の研磨表面の欠陥をなくすため、エピタキシャル成長前に水素ガス及びアンモニアガスを含む雰囲気中でGaN基板を加熱する方法を開示している。また特開2003-59835号(特許文献6)は、GaNテンプレートやGaN自立基板に1200℃以下の温度でサーマルクリーニングを行う方法を開示している。
GaNテンプレートやGaN自立基板にサーマルクリーニングを行う場合、基板表面の汚れや歪層だけを除去し、表面のGaN結晶にダメージを与えないのが望ましい。しかしながら、サーマルクリーニング中に往々にして基板の表面荒れ(基板表面のGaN結晶が熱分解又は昇華して、基板表面の平坦性が損なわれる現象)が生じてしまうことがある。熱分解の場合、基板表面に金属Gaのドロップレットが生じることもある。熱分解又は昇華したGaNは基板上の別の箇所で再成長し、単結晶性を損なう場合もある。いずれにせよ、これらの結果として生じる基板の表面荒れは、その上に成長するエピタキシャル層との界面急峻性を乱し、またエピタキシャル層の結晶性や平坦性を乱して、作製するデバイスの特性や信頼性の低下をもたらす。
GaN結晶の熱分解又は昇華は、温度だけでなく、熱処理中のガスの種類や圧力にも依存する。特許文献6の方法は、基板表面にダメージを与えずにサーマルクリーニングを行い、加熱による基板の表面荒れが生じる前に結晶成長を開始させるという技術的思想に基づく。しかし、この方法では、同一条件でサーマルクリーニングを行った場合でも、表面荒れの生じる基板と生じない基板が発生し、再現性という点で満足できるものではない。
通常、GaAs等の半導体基板の製造ロットは、同一のバルク結晶から切り出されたウェハから構成されており、ロット内のウェハの特性にばらつきが出にくい。しかし、GaN基板の場合、前述のように1枚ずつ結晶を成長させるため、GaAs等の他の半導体基板に比べて、同一ロット内でもウェハの特性にばらつきが生じやすい。このため、GaN基板では同一ロットから選んだ複数のウェハに同一条件でサーマルクリーニングを行った場合でも、表面荒れの生じる基板と生じない基板が出てしまうというGaN基板に特有の問題が発生する。
特開平4-297023号公報 特開平10-256662号公報 特開平11-251253号公報 特開2003-178984号公報 特開2000-252217号公報 特開2003-59835号公報
従って本発明の目的は、優れた熱安定性を有するためにサーマルクリーニングによる表面荒れが生じにくいIII−V族窒化物系半導体基板及びその製造ロット、並びにIII−V族窒化物系半導体基板を用いたIII−V族窒化物系半導体デバイス及びその製造方法を提供することである。
上記目的に鑑み鋭意研究の結果、本発明者は、(a) III−V族窒化物系半導体基板のサーマルクリーニングによる表面荒れは、サーマルクリーニングの熱処理条件だけでなく、結晶の分解しやすさ等のIII−V族窒化物系半導体基板そのものの特性、特にIII−V族窒化物系半導体基板表面の転位密度と、不純物として結晶中に存在する水素原子の濃度の両方に依存すること、(b) 従って、転位密度と水素原子濃度の積をGaN結晶の熱分解のし易さの指標とし、それを所定のレベル以下に抑えることにより、熱的に安定なためにサーマルクリーニングによる表面荒れがほぼ完全に抑えられたIII−V族窒化物系半導体基板が得られることを発見し、本発明に想到した。
すなわち、本発明のIII−V族窒化物系半導体基板は、少なくとも表面近傍がIII−V族窒化物系半導体の単結晶からなり、表面近傍の前記単結晶中の水素原子濃度[H](水素原子数/cm3)と前記単結晶の表面における転位密度[D](個/cm2)との積([H]×[D])が1×1025以下であることを特徴とする。
本発明のIII−V族窒化物系半導体基板は、III−V族窒化物系半導体の単結晶からなる自立基板であるのが好ましい。III−V族窒化物系半導体単結晶は六方晶系の窒化ガリウムであるのが好ましい。この場合、基板表面はC面のIII族面であるのが好ましい。基板表面はまた鏡面研磨されているのが好ましい。基板表面の算術平均粗さRa(JIS B 0601-1994)は10 nm以下であるのが好ましい。
本発明のIII−V族窒化物系半導体基板の製造ロットは、複数のIII−V族窒化物系半導体基板から構成されるIII−V族窒化物系半導体基板の製造ロットであり、製造ロットを構成するすべての基板が、上記のIII−V族窒化物系半導体基板であることを特徴とする。
本発明のIII−V族窒化物系半導体デバイスは上記III−V族窒化物系半導体基板を用い、前記III−V族窒化物系半導体基板の上に、III−V族窒化物系半導体結晶からなるエピタキシャル層が形成されていることを特徴とする。
本発明のIII−V族窒化物系半導体デバイスの製造方法は、III−V族窒化物系半導体基板を水素ガスとアンモニアガスの混合ガス中で1200℃以下の温度で熱処理した後、前記III−V族窒化物系半導体基板上にIII−V族窒化物系半導体結晶をエピタキシャル成長させることを特徴とする。
上記のIII−V族窒化物系半導体基板の製造ロットを用い、製造ロット内の各III−V族窒化物系半導体基板上にIII−V族窒化物系半導体結晶を同じ条件でエピタキシャル成長させることにより、III−V族窒化物系半導体デバイスを製造するのが好ましい。
本発明のIII−V族窒化物系半導体基板は、基板の熱分解のし易さの指標となる転位密度と水素原子濃度の積が所定のレベル以下であるため、優れた熱安定性を有し、サーマルクリーニングによる表面荒れを抑えることができる。そのため、本発明のIII−V族窒化物系半導体基板はレーザダイオード(LD)、発光ダイオード(LED)等のIII−V族窒化物系半導体デバイスに好適である。
また基板の表面荒れを抑えつつサーマルクリーニングを十分に行うことが可能であるため、清浄な基板表面にデバイス構造のエピタキシャル層を成長させることができる。そのため、ウェハ面内のエピタキシャル層が均一になるとともに、ウェハ間のばらつきが少なくなり、発光素子や電子素子を歩留まり良く安定して製造することができる。
[1] III−V族窒化物系半導体基板
本発明のIII−V族窒化物系半導体基板の特徴は、表面近傍のIII−V族窒化物系半導体単結晶中の水素原子濃度[H](水素原子数/cm3)と単結晶表面における転位密度[D](個/cm2)との積([H]×[D])が1×1025以下であることである。以下特に断りのない限り、水素原子濃度[H]は、SIMS(Secondary Ion Mass Spectrometry)により基板表面の直径に沿って5mm間隔で測定した水素原子濃度の平均値である。また転位密度[D]は、燐酸と硫酸の加熱混合液中に基板を浸漬し、エッチングにより生じたピットを基板の任意の9箇所で計数した場合の平均値である。
本発明を適用し得るIII−V族窒化物系半導体としては、InxGayAl1-x-yN(0≦x≦1、0≦y≦1、0≦x+y≦1)で表される半導体が挙げられる。中でも、強度、製造安定性等、基板材料に求められる特性を満足するという観点から、GaN及びAlGaNが特に好ましい。
III−V族窒化物系半導体結晶のC面は強い極性を有し、III族面の方がV族面(窒素面)よりも化学的及び熱的に安定で、デバイスの作製が容易である。このため、基板の表面はC面のIII族面であるのが好ましい。
本発明のIII−V族窒化物系半導体基板は、サファイア等の異種基板にIII−V族窒化物系半導体層が形成されたテンプレートであっても、III−V族窒化物系半導体層のみからなる自立基板であってもよい。ここで「自立基板」は、自らの形状を保持できるだけでなく、ハンドリングに不都合が生じない程度の強度を有する基板を意味する。このような強度を有するためには、自立基板の厚さを200μm以上とするのが好ましい。また素子形成後の劈開の容易性等を考慮し、自立基板の厚さを1mm以下とするのが好ましい。1mm超では劈開が困難となり、劈開面に凹凸が生じる。その結果、たとえば半導体レーザ等に適用した場合、反射のロスによるデバイス特性の劣化が問題となる。
III−V族窒化物系半導体層は六方晶系結晶及び立方晶系結晶のいずれでも良いが、六方晶系結晶の方が好ましい。六方晶系のIII-V族窒化物系半導体結晶は立方晶系の結晶に比べ安定であるため、結晶性の高いIII-V族窒化物系半導体結晶のエピタキシャル層を厚く形成することが可能であり、デバイスを作製する際の自由度を高くすることができる。
本発明のIII−V族窒化物系半導体基板は、結晶成長で得られたままの基板でもそれに研磨加工を施した基板でも良く、また結晶成長で得られた基板に脱水素処理を施した基板でもそれに研磨加工を施した基板でも良い。脱水素処理は、基板を真空中、窒素中等の水素を含まない条件下で、数百度程度の温度に所定時間保持することにより、結晶中に固溶した水素を抜く処理であり、p型GaNの活性化のため広く用いられている処理である。
[2] III−V族窒化物系半導体基板の製造方法
III−V族窒化物系半導体結晶を成長させる方法として、MOVPE法、MBE法、HVPE法等の公知の方法を用いることができる。中でもHVPE法は結晶成長速度が速く、基板の作製に適しているので好ましい。
本発明の基板の導電型は、目的とするデバイスに合わせて適宜制御すべきであり、一律に決めることはできない。例えば、Si、S、O等をドープしたn型、MgやZn等をドープしたp型及びFe、Ni、Cr等の遷移金属原子をドープした半絶縁型が挙げられる。
本発明のIII−V族窒化物系半導体基板は、表面を鏡面研磨するのが望ましい。一般に、アズグロウンのIII−V族窒化物系半導体エピタキシャル表面には、ヒロック等の大きな凹凸や、ステップバンチングによって現れると思われる微少な凹凸が多数存在している。これらは、その上に成長させるエピタキシャル層のモフォロジを悪化させたり、膜厚、組成等を不均一にする要因となるばかりでなく、デバイス作製工程においても、フォトリソグラフィ工程の露光精度を低下させる要因となる。このため、基板表面は平坦な鏡面であるのが好ましい。
本明細書において使用する用語「転位」は、結晶成長で生じた転位のみならず、結晶成長後に研磨加工等により導入された欠陥も含む。鏡面研磨した基板の表面には加工ダメージ層が残留している場合がある。従って、転位密度を低減して表面荒れの生じにくい基板を得るためには、鏡面研磨後の加工ダメージ層をウェットエッチング、ドライエッチング、歪除去アニール等により除去するのが望ましい。
鏡面研磨加工後の基板表面の平坦度は、算術平均粗さRaで10 nm以下であるのが好ましい。なお算術平均粗さRaは基板表面の50μm×50μmの範囲を測定して求めたものである。サーマルクリーニングによる表面荒れは、基板の表面粗さにも依存しており、算術平均粗さRaが10 nmを超えると、[H]×[D]の値を低く抑えてもサーマルクリーニングにより表面荒れが発生することがある。
III−V族窒化物系半導体基板の裏面も平坦に鏡面研磨するのが望ましい。III−V族窒化物系半導体の自立基板は、異種の下地基板にヘテロエピタキシャル成長させた後に下地基板を剥離して得られるので、剥離したままでは裏面が梨地状に荒れていたり、下地基板の一部が付着していたりすることが多い。また基板の反りに起因して、平坦でない場合もある。このため、基板上にヘテロエピタキシャル層を成長させる際に基板の温度分布が不均一になり、その結果ヘテロエピタキシャル層の均一性が低下したり、再現性が悪化したりする。
本発明のIII−V族窒化物系半導体基板を製造する際、例えば脱水素処理を行ったり、転位密度を低減するためにELO法(特許文献3)やVAS法(特許文献4)等を組合せたりしても良い。また下地基板はサファイアに限られず、GaAs、Si、ZrB2、ZnO等のGaN系エピタキシャル成長用基板として報告されている全ての基板を使用することができる。
[3] III−V族窒化物系半導体デバイス及びその製造方法
上記の通り、III−V族窒化物系半導体基板に鏡面研磨加工を施すと、基板表面にダメージを受けて欠陥が生じる。従って、鏡面研磨した基板表面に直接エピタキシャル層を成長させると、基板表面の欠陥の影響により、エピタキシャル層の表面状態が悪化する。このため、エピタキシャル成長前に、基板表面にサーマルクリーニングを行う。サーマルクリーニングの温度は1200℃以下である。1200℃超では基板表面の欠陥がかえって増大し、その上に形成するデバイスの性能が悪化する。サーマルクリーニング温度の下限は550℃が好ましい。550℃未満では基板表面の清浄化が十分に行われない。サーマルクリーニング時間は温度に応じて異なるが、一般に5〜30分程度で良い。
サーマルクリーニングは、(a) アンモニアガス、又は(b) アンモニアガスと水素ガス、窒素ガス等との混合ガスの雰囲気中で行うのが好ましい。特に好ましいサーマルクリーニング雰囲気は、アンモニアガスと水素ガスの混合ガスである。アンモニアガスと水素ガスの混合ガス中のアンモニアガス/水素ガスの比は1/20〜20/1が好ましい。アンモニアガス/水素ガスの比が1/20未満ではエッチング反応が進みすぎて、表面荒れが生じやすく、また20/1超では、基板表面の改質効果が低くなるという問題が生じる。
サーマルクリーニングにより欠陥を除去した基板上にデバイス構造のエピタキシャル層を成長させる。エピタキシャル層の成長方法は特に制限されず、MOVPE法、MBE法、HVPE法等の公知の方法を適宜用いてよい。
本発明を以下の実施例によりさらに詳細に説明するが、本発明はそれらに限定されるものではない。
実施例1
MOVPE法、MBE法又はHVPE法により故意に成長条件を変えて、転位密度及び水素原子濃度が異なるGaNテンプレート及びGaN自立基板を15種類作製した。各基板の製造条件を表1に示す。VAS法で成長させたGaN自立基板の表面には、鏡面研磨を施した。
MOVPE法又はMBE法によるGaNテンプレートは、サファイア下地基板上にGaN低温成長バッファ層を介してGaN層を成長させることにより作製した。またHVPE法によるGaN基板としては、ELO法を用いたGaN基板(ELO基板)と、VAS法を用いたGaN自立基板(VAS自立基板)の2種類を作製した。
ELO基板は、MOVPE法で作製したGaNテンプレート上に、ストライプ状のSiO2マスクを設け、トリメチルガリウム(TMG)及びNH3を原料ガスとしてMOVPE法によりGaN層を成長させた後、GaCl及びNH3を原料ガスとしてHVPE法によりさらにGaN層を成長させて作製した。
VAS自立基板は、MOVPE法で作製したGaNテンプレート上に金属Tiの薄膜を蒸着し、20%のNH3を含有するH2気流中で熱処理を施すことにより金属Ti薄膜を微細な孔が高密度に形成されたTiN薄膜とした後、HVPE法によりGaN層を成長させて作製した。
得られた基板の結晶中の水素原子濃度[H]をSIMS分析により求めた。基板表面における転位密度[D]は、GaN基板を燐酸と硫酸の加熱混合液中でエッチングし、現れたエッチピットを計数することにより求めた。各GaN基板の種類及び特性を表2に示す。
各GaN基板を、抵抗加熱方式の横型MOVPE炉内において、NH3とH2の混合気流(NH3:H2=1:1)中、常圧下1150℃で20分間加熱し、サーマルクリーニングを行った。上記熱処理条件は、一般に用いられているサーマルクリーニングの中で特に厳しい条件、すなわちクリーニング効果が高い反面、基板の表面荒れが生じる危険性も高い条件である。
熱処理した各基板を急冷した後、炉から取り出して表面状態をノマルスキー顕微鏡で観察し、表面荒れの有無を判定した。表面荒れが無しとはGaN基板の表面が平坦なままの状態であることを示し、表面荒れが有りとはGaN基板表面が鮫肌状の状態(さらに荒れが進行すると、サーマルピットと呼ばれるピットがびっしりと形成された状態)になったことを示す。各基板の表面荒れの評価結果を表2に示す。さらに各基板の結晶中の水素原子濃度[H]と基板表面における転位密度[D]を図1に示す。
注:(1) 厚さ(μm)、(2) 水素原子濃度(水素原子数/cm3)、(3) 転位密度(個/cm2
表2及び図1から明らかなように、GaN基板の水素原子濃度が低いほど、表面荒れが生じにくい傾向が見られるが、水素原子濃度が低くても転位密度が高いと表面荒れが生じることが分かる。同様に、GaN基板の転位密度が低いほど、表面荒れが生じにくい傾向が見られるが、転位密度が低くても水素原子濃度が高いと表面荒れが生じることが分かる。すなわち、GaN基板にサーマルクリーニングによる表面荒れを生じさせないためには、その水素原子濃度を低く、かつ転位密度を低くすることが必要であることが分かる。以上の検討から、GaN基板にサーマルクリーニングにより表面荒れを生じさせないための境界条件は、水素原子濃度と転位密度との積([H]×[D])が1×1025以下であることが分かった。さらに、GaN層の成長方法や厚さは、基板の荒れやすさと直接関係がないことも分かった。
実施例2
面方位をm軸方向に0.2°オフさせた直径2インチのC面の単結晶サファイア下地基板を用い、この基板に対して、水素ガス雰囲気中で1200℃で10分間サーマルクリーニングを行い、表面を清浄化した。サファイア下地基板の温度を600℃に下げ、当該基板上に、トリメチルガリウム(TMG)とNH3を原料ガスとし、成長圧力を常圧としてMOVPE法によりGaN低温バッファ層を20 nm成長させた。次に下地基板の温度を1050℃まで昇温して、GaN低温バッファ層を1050℃で5分間熱処理して、微結晶化させた(この熱処理工程により、次に成長するGaN結晶の初期の核発生密度を減少させることができ、結果として転位密度を比較的低減することができた。)。得られた基板上に引き続き原料ガスを供給することにより、GaNエピタキシャル層を4μm成長させた。その際、キャリアガスとして水素と窒素の混合ガスを用い、結晶の成長速度を約4μm/時とした。成長したGaN層を炉内で800℃まで冷却したところで、脱水素処理と同様の効果を得るため、雰囲気ガスを窒素ガスのみに切り替え、水素ガスを含まない雰囲気中で100℃以下になるまで約3時間かけて徐冷した。こうして、比較的低転位かつ含有水素濃度の低いGaNテンプレートを得た。このGaNテンプレートの表面を50μm×50μmの範囲で測定した算術平均粗さRaは、任意のどこの点を測定しても、2nm以下であった。
このGaNテンプレートの表面における転位密度は、燐酸と硫酸の加熱混合液中に基板を浸漬し、エッチングにより生じたピットを計数することにより求めた。その結果、このGaNテンプレートの面内転位密度は(1±1)×10個/cm2であった。GaNテンプレートの表面近傍の水素原子濃度をSIMSにより基板の直径に沿って5mm間隔で測定したところ、8×1016水素原子数/cm3未満であった。8×1016水素原子数/cm3はSIMSの検出下限であるので、このGaNテンプレートの表面近傍の水素原子濃度はSIMSの検出下限未満であることが分かる。以上の結果から、本実施例のGaNテンプレートの[H]×[D]は約8×1024未満であった。
比較例1
面方位をm軸方向に0.2°オフさせた直径2インチのC面の単結晶サファイア下地基板を用い、この基板に対して、水素ガス雰囲気中で1200℃で10分間サーマルクリーニングを行い、表面を清浄化した。サファイア下地基板の温度を600℃に下げ、当該基板上に、TMGとNH3を原料ガスとし、成長圧力を常圧としてMOVPE法によりGaN低温バッファ層を20 nmの厚さに成長させた。次に下地基板の温度を1050℃まで昇温して、GaN層を2μmの厚さに成長させた(低温バッファ層の熱処理は行わなかった。)。成長時のキャリアガスとしては、水素と窒素の混合ガスを用い、結晶の成長速度は約4μm/時とした。成長したGaN層を、成長雰囲気と同様のアンモニアと水素及び窒素の混合ガス中で100℃まで冷却し、GaNテンプレートを得た。このGaNテンプレートの表面を50μm×50μmの範囲で測定した算術平均粗さRaは実施例2と遜色なかった。
GaNテンプレートの表面転位密度及び表面近傍の水素原子濃度を、実施例2と同様にして求めた。その結果、GaNテンプレートの面内の転位密度は(2±1)×10個/cm2であり、GaNエピタキシャル層中の水素原子濃度は1×1017水素原子数/cm3であった。以上の結果から、比較例1のGaNテンプレートの[H]×[D]は約2×1026であった。
(評価)
実施例2及び比較例1のGaNテンプレートの各々を半分に割り、半円状の実施例2のGaNテンプレートと半円状の比較例1のGaNテンプレートとを組み合わせて、基板サセプタ上に並べ、MOVPE反応容器内にセットした。これらのGaNテンプレートをNH3とH2との混合気流(NH3:H2=1:2)中で1100℃まで昇温し、20分間保持してサーマルクリーニングを行い、表面を清浄化した。基板上にTMGとNH3を供給して、GaN層を2μmの厚さにホモエピタキシャル成長させた。その際、成長圧力を常圧とし、キャリアガスとして水素と窒素の混合ガスを用いた。
GaNのホモエピタキシャル成長を行った各GaNテンプレートを取り出し、投光器を用いて目視で表面観察を行ったところ、実施例2のGaNテンプレートの上に成長させたGaN層の表面は曇りのない鏡面であったのに対し、比較例1のGaNテンプレートの上に成長させたGaN層表面はうっすらと曇っていた。各GaN層の表面をノマルスキー顕微鏡で観察したところ、実施例2のGaN層表面には、図2に示す通り、モフォロジは観察されなかった。一方、比較例1のGaN層表面には、図3に示すように、サーマルピットと同形状の凹凸が多数存在していた。これは、GaNのホモエピタキシャル成長前に比較例1のGaNテンプレート表面が荒れてしまい、荒れた表面上にエピタキシャル成長させたことにより現れたモフォロジであると推定される。
実施例3
直径2インチの単結晶サファイア下地基板のC面上に、TMGとNH3を原料ガスとしてMOVPE法によりアンドープGaN層を300 nmの厚さに成長させた。このアンドープGaN層上に、金属Tiの薄膜を20 nmの厚さに蒸着した。得られた基板を電気炉に入れ、20%のNH3を含有するH2気流中で1050℃で20分間熱処理した。その結果、GaN層の一部がエッチングされて高密度の空隙(ボイド層)が発生し、またTi層は窒化されてサブミクロンの微細な穴が高密度に形成されたTiN層に変化した。
この基板をHVPE炉に入れ、キャリアガス中に8×10-3atmのGaCl及び4.8×10-2atmのNH3からなる原料ガスを含有する供給ガス用いて、GaN層を600μmの厚さに成長させた。キャリアガスとして、GaN層表面の水素原子濃度を低くするため、成長の前半ではH2を5%含有するN2ガスを用い、約400μmの厚さになった段階で、N2ガスのみに切り替えた。GaN層の成長条件は常圧及び1080℃の基板温度であった。またGaN結晶の成長工程において、ドーピング原料ガスとしてSiH2Cl2を基板領域に供給することによりSiをドープした。成長が終了した後、HVPE装置を冷却する過程で、GaN層はボイド層を境に下地基板から自然に剥離し、GaNの自立基板が得られた。
得られた自立基板の表面及び裏面をそれぞれ研磨により除去し、両面とも鏡面状とした。表面側の除去厚さは100μmであり、裏面側の除去厚さは70μmであり、最終厚さは430μmであった。また同じ条件で、10枚のGaN自立基板を作製した。
得られたGaN自立基板の中から1枚を抜き取り、SIMSにより基板表面近傍の水素原子濃度を基板の直径に沿って5mm間隔で測定した。その結果、GaN結晶中の水素原子濃度は、いずれの点においてもSIMSの検出下限(8×1016水素原子数/cm3)未満に収まっていた。またGaN自立基板の表面転位密度を、燐酸と硫酸の加熱混合液中に基板を浸漬し、エッチングにより生じたピットを計数することによって求めた。その結果、GaN自立基板の面内転位密度は(4.2±1)×106個/cm2であった。以上の結果から、GaN自立基板の[H]×[D]は約3.4×1023以下であった。
上記GaN自立基板から6枚を選び、同時成長が可能なMOVPE成長装置を用い、全数同時にLED構造のエピタキシャル層を成長させた。原料ガスとしてTMG、TMA(トリメチルアルミニウム)、TMI(トリメチルインジウム)及びNH3を用いた。まずGaN自立基板をNH3とH2との混合気流(NH3:H2=1:2)中で1150℃まで昇温し、その温度に5分間保持した後、第一層の成長に必要なIII族原料ガスから順に流し、各エピタキシャル層を成長させた。成長したエピタキシャルウエハの構造は、基板側から順に、厚さ1μmのn-GaN層、In0.15Ga0.85N/GaN-3-MQW活性層(Well層の厚さ3nm、障壁層の厚さ10 nm)、厚さ40 nmのp-Al0.1Ga0.9N層、及び厚さ500 nmのp-GaN層からなるものであった。MQW層は温度を800℃まで下げて成長させた。それ以外の層の成長温度は1150℃であった。成長圧力はすべて常圧とした。
成長したエピタキシャル層の表面状態を、全数の基板についてノマルスキー顕微鏡で観察した。その結果、いずれの表面もきれいな鏡面であり、サーマルクリーニングにより表面荒れが発生した基板は1枚もなかった。
以上本発明を実施例により詳細に説明したが、これらは例示であり、本発明の技術的思想の範囲内で種々の変更が可能である。例えば、脱水素工程を独立に設けたり、転位密度の低減のために従来から知られているSiO2等のマスクを用いるELO技術を組合せて用いても良い。実施例では下地基板にサファイアを用いたが、その他にGaAsやSi、ZrB2、ZnO等の基板も使用可能である。
実施例1で作製した各GaN基板の表面における転位密度と結晶中の水素原子濃度との関係を示すグラフである。 実施例2のGaNテンプレートにサーマルクリーニング後形成したGaN層の表面状態を示す顕微鏡写真である。 比較例1のGaNテンプレートにサーマルクリーニング後形成したGaN層の表面状態を示す顕微鏡写真である。

Claims (10)

  1. 少なくとも表面近傍がIII−V族窒化物系半導体の単結晶からなる基板であって、表面近傍の前記単結晶中の水素原子濃度[H](水素原子数/cm3)と前記単結晶の表面における転位密度[D](個/cm2)との積([H]×[D])が1×1025以下であることを特徴とするIII−V族窒化物系半導体基板。
  2. 請求項1に記載のIII−V族窒化物系半導体基板において、III−V族窒化物系半導体の単結晶からなる自立基板であることを特徴とするIII−V族窒化物系半導体基板。
  3. 請求項1又は2に記載のIII−V族窒化物系半導体基板において、前記III−V族窒化物系半導体単結晶が六方晶系の窒化ガリウムであることを特徴とするIII−V族窒化物系半導体基板。
  4. 請求項3に記載のIII−V族窒化物系半導体基板において、基板表面がC面のIII族面であることを特徴とするIII−V族窒化物系半導体基板。
  5. 請求項1〜4のいずれかに記載のIII−V族窒化物系半導体基板において、前記基板表面に鏡面研磨加工が施されていることを特徴とするIII−V族窒化物系半導体基板。
  6. 請求項1〜5のいずれかに記載のIII−V族窒化物系半導体基板において、前記基板表面の算術平均粗さRaが10 nm以下であることを特徴とするIII−V族窒化物系半導体基板。
  7. 複数のIII−V族窒化物系半導体基板から構成されるIII−V族窒化物系半導体基板の製造ロットであって、前記製造ロットを構成するすべての基板が、請求項1〜6のいずれかに記載のIII−V族窒化物系半導体基板であることを特徴とするIII−V族窒化物系半導体基板の製造ロット。
  8. 請求項1〜6のいずれかに記載のIII−V族窒化物系半導体基板を用い、前記III−V族窒化物系半導体基板の上に、III−V族窒化物系半導体結晶からなるエピタキシャル層が形成されていることを特徴とするIII−V族窒化物系半導体デバイス。
  9. 請求項1〜6のいずれかに記載のIII−V族窒化物系半導体基板を水素ガスとアンモニアガスの混合ガス中で1200℃以下の温度で熱処理した後、前記III−V族窒化物系半導体基板上にIII−V族窒化物系半導体結晶をエピタキシャル成長させることを特徴とするIII−V族窒化物系半導体デバイスの製造方法。
  10. 請求項9に記載のIII−V族窒化物系半導体デバイスの製造方法において、請求項7に記載の製造ロットを用い、前記製造ロット内の各III−V族窒化物系半導体基板上にIII−V族窒化物系半導体結晶を同じ条件でエピタキシャル成長させることにより、III−V族窒化物系半導体デバイスを製造することを特徴とするIII−V族窒化物系半導体デバイスの製造方法。
JP2004097044A 2003-12-26 2004-03-29 Iii−v族窒化物系半導体基板及びその製造ロット Expired - Fee Related JP4359770B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004097044A JP4359770B2 (ja) 2003-12-26 2004-03-29 Iii−v族窒化物系半導体基板及びその製造ロット

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003435071 2003-12-26
JP2004043289 2004-02-19
JP2004097044A JP4359770B2 (ja) 2003-12-26 2004-03-29 Iii−v族窒化物系半導体基板及びその製造ロット

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009044964A Division JP4420128B2 (ja) 2003-12-26 2009-02-27 Iii−v族窒化物系半導体デバイス及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005263609A true JP2005263609A (ja) 2005-09-29
JP4359770B2 JP4359770B2 (ja) 2009-11-04

Family

ID=35088529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004097044A Expired - Fee Related JP4359770B2 (ja) 2003-12-26 2004-03-29 Iii−v族窒化物系半導体基板及びその製造ロット

Country Status (1)

Country Link
JP (1) JP4359770B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7794541B2 (en) 2006-03-13 2010-09-14 Tohoku University Gallium nitride-based material and method of manufacturing the same
JP2010248021A (ja) * 2009-04-13 2010-11-04 Hitachi Cable Ltd 窒化物半導体基板
WO2011111647A1 (ja) * 2010-03-08 2011-09-15 Jx日鉱日石金属株式会社 窒化物系化合物半導体基板の製造方法、窒化物系化合物半導体基板及び窒化物系化合物半導体自立基板
JP2014051423A (ja) * 2012-09-10 2014-03-20 Hitachi Metals Ltd Iii族窒化物系半導体結晶、iii族窒化物半導体基板、iii族窒化物半導体自立基板、窒化物半導体デバイス、及び整流ダイオード
JP2017030984A (ja) * 2015-07-29 2017-02-09 国立大学法人山口大学 半導体基板の製造方法
JPWO2016129172A1 (ja) * 2015-02-09 2017-04-27 住友電気工業株式会社 インジウムリン基板、インジウムリン基板の検査方法、およびインジウムリン基板の製造方法
DE112021003545T5 (de) 2020-09-17 2023-04-20 Ngk Insulators, Ltd. Halbleitersubstrat von einem Nitrid eines Elements der Gruppe III
DE112021003792T5 (de) 2020-10-14 2023-05-17 Ngk Insulators, Ltd. Halbleitersubstrat von einem Nitrid der Gruppe III
DE112021003786T5 (de) 2020-10-09 2023-06-01 Ngk Insulators, Ltd. Halbleitersubstrat von einem Nitrid der Gruppe III

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001181097A (ja) * 1999-12-22 2001-07-03 Nec Corp 窒化物の気相成長装置
JP2002373864A (ja) * 2001-04-12 2002-12-26 Sumitomo Electric Ind Ltd 窒化ガリウム結晶への酸素ドーピング方法と酸素ドープされたn型窒化ガリウム単結晶基板
WO2003100839A2 (fr) * 2002-05-28 2003-12-04 Lumilog Procede de realisation par epitaxie d'un film de nitrure de gallium separe de son substrat

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001181097A (ja) * 1999-12-22 2001-07-03 Nec Corp 窒化物の気相成長装置
JP2002373864A (ja) * 2001-04-12 2002-12-26 Sumitomo Electric Ind Ltd 窒化ガリウム結晶への酸素ドーピング方法と酸素ドープされたn型窒化ガリウム単結晶基板
WO2003100839A2 (fr) * 2002-05-28 2003-12-04 Lumilog Procede de realisation par epitaxie d'un film de nitrure de gallium separe de son substrat

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7794541B2 (en) 2006-03-13 2010-09-14 Tohoku University Gallium nitride-based material and method of manufacturing the same
JP2010248021A (ja) * 2009-04-13 2010-11-04 Hitachi Cable Ltd 窒化物半導体基板
WO2011111647A1 (ja) * 2010-03-08 2011-09-15 Jx日鉱日石金属株式会社 窒化物系化合物半導体基板の製造方法、窒化物系化合物半導体基板及び窒化物系化合物半導体自立基板
JP2014051423A (ja) * 2012-09-10 2014-03-20 Hitachi Metals Ltd Iii族窒化物系半導体結晶、iii族窒化物半導体基板、iii族窒化物半導体自立基板、窒化物半導体デバイス、及び整流ダイオード
JPWO2016129172A1 (ja) * 2015-02-09 2017-04-27 住友電気工業株式会社 インジウムリン基板、インジウムリン基板の検査方法、およびインジウムリン基板の製造方法
JP2017030984A (ja) * 2015-07-29 2017-02-09 国立大学法人山口大学 半導体基板の製造方法
DE112021003545T5 (de) 2020-09-17 2023-04-20 Ngk Insulators, Ltd. Halbleitersubstrat von einem Nitrid eines Elements der Gruppe III
US11862689B2 (en) 2020-09-17 2024-01-02 Ngk Insulators, Ltd. Group-III element nitride semiconductor substrate
DE112021003786T5 (de) 2020-10-09 2023-06-01 Ngk Insulators, Ltd. Halbleitersubstrat von einem Nitrid der Gruppe III
DE112021003792T5 (de) 2020-10-14 2023-05-17 Ngk Insulators, Ltd. Halbleitersubstrat von einem Nitrid der Gruppe III

Also Published As

Publication number Publication date
JP4359770B2 (ja) 2009-11-04

Similar Documents

Publication Publication Date Title
US7288830B2 (en) III-V nitride semiconductor substrate and its production method
JP4581490B2 (ja) Iii−v族窒化物系半導体自立基板の製造方法、及びiii−v族窒化物系半導体の製造方法
JP4720125B2 (ja) Iii−v族窒化物系半導体基板及びその製造方法並びにiii−v族窒化物系半導体
JP4932121B2 (ja) Iii−v族窒化物系半導体基板の製造方法
KR100810554B1 (ko) 광전자 및 전자 디바이스용 자립형 (알루미늄, 인듐,갈륨) 질화물 기재 상의 에피택시 품질(표면 조직 및 결함밀도)을 향상시키는 방법
US7935955B2 (en) Group III nitride semiconductor multilayer structure
JP2009132613A (ja) Iii−v族窒化物系半導体基板及びその製造方法、iii−v族窒化物系半導体デバイス、iii−v族窒化物系半導体基板のロット
JP2013155108A (ja) 大面積で均一な低転位密度GaN基板およびその製造プロセス
JP2009519202A (ja) Iii族窒化物製品及び同製品の作製方法
JP2000106455A (ja) 窒化物半導体構造とその製法および発光素子
JP4380294B2 (ja) Iii−v族窒化物系半導体基板
JP2007070154A (ja) Iii−v族窒化物系半導体基板及びその製造方法
JP2011119761A (ja) Iii−v族窒化物系半導体基板
US7045808B2 (en) III-V nitride semiconductor substrate and its production lot, and III-V nitride semiconductor device and its production method
JP2005350315A (ja) Iii−v族窒化物系半導体自立基板及びその製造方法並びにiii−v族窒化物系半導体
JP2005244202A (ja) Iii族窒化物半導体積層物
JP2009167057A (ja) 窒化物半導体基板の製造方法
KR100841269B1 (ko) Ⅲ족 질화물 반도체 다층구조물
JP4359770B2 (ja) Iii−v族窒化物系半導体基板及びその製造ロット
JP2005340747A (ja) Iii−v族窒化物系半導体基板及びその製造方法、iii−v族窒化物系半導体デバイス、iii−v族窒化物系半導体基板のロット
JP3658756B2 (ja) 化合物半導体の製造方法
JP2009023853A (ja) Iii−v族窒化物系半導体基板及びその製造方法、並びにiii−v族窒化物系半導体デバイス
JP3975700B2 (ja) 化合物半導体の製造方法
JP4420128B2 (ja) Iii−v族窒化物系半導体デバイス及びその製造方法
KR100839224B1 (ko) GaN 후막의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081203

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090130

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090227

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20090527

TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20090708

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090715

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090728

R150 Certificate of patent or registration of utility model

Ref document number: 4359770

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130821

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees