JP2009519202A - Ｉｉｉ族窒化物製品及び同製品の作製方法 - Google Patents

Ｉｉｉ族窒化物製品及び同製品の作製方法 Download PDF

Info

Publication number
JP2009519202A
JP2009519202A JP2008545630A JP2008545630A JP2009519202A JP 2009519202 A JP2009519202 A JP 2009519202A JP 2008545630 A JP2008545630 A JP 2008545630A JP 2008545630 A JP2008545630 A JP 2008545630A JP 2009519202 A JP2009519202 A JP 2009519202A
Authority
JP
Japan
Prior art keywords
gan
growth
layer
substrate
bulk
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008545630A
Other languages
English (en)
Inventor
アンドリュー， ディー． ハンサー，
リャンホン リウ，
エドワード， エー． プレブル，
デニス ツヴェトコフ，
ナサニエル， マーク ウィリアムス，
シュエピン シュー，
Original Assignee
キーマ テクノロジーズ， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by キーマ テクノロジーズ， インク． filed Critical キーマ テクノロジーズ， インク．
Publication of JP2009519202A publication Critical patent/JP2009519202A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

ＩＩＩ−Ｖ族窒化物化合物により構成される、光電子デバイス（例えば発光ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）、及び光検出器）、及び電子デバイス（例えば高移動度電子トランジスタ（ＨＥＭＴ））の製造に有用な、（Ａｌ、Ｇａ、Ｉｎ）Ｎ系のＩＩＩ族単結晶、製品、及び膜が提供され、更には、このような結晶、製品、及び膜の作製方法が提供される。

Description

関連出願の相互参照
本出願は、「Bulk Gallium Nitride Crystals and Method of Making the Same」と題する２００５年１２月１２日出願の米国仮特許出願第６０／７４９７２８号、「Method of Producing Freestanding Gallium Nitride by Self-Separation」と題する２００５年１２月１６日出願の米国仮特許出願第６０／７５０９８２号、「Lo Defect GaN Films Useful for Electronic and Optoelectronic Devices and Method of Making the Same」と題する２００６年６月２日出願の米国仮特許出願第６０／８１０５３７号、「Method for Making Inclusion-Free Uniform Semi-Insulating Gallium Nitride Substrate」と題する２００６年９月８日出願の米国仮特許出願第６０／８４３０３６号、及び「Method of Producing Single Crystal Gallium Nitride Substrates by HVPE Method Incorporating a Polycrystalline Layer for Yield Enhancement」と題する２００６年９月２８日出願の米国仮特許出願第６０／８４７８５５号の利益を主張するものであり、本明細書において参照することによりこれら特許文献の内容全体を本明細書に組み込む。
連邦政府による資金提供を受けた研究
本発明は、助成金番号Ｎ００１６４−０４−Ｃ−６０６６の下に米国政府の援助を受けてミサイル防衛局（ＭＤＡ）によって為された。米国政府は本発明に所定の権利を保有することができる。
背景
１．発明の分野
本発明は、ＩＩＩ−Ｖ族窒化物化合物により構成される光電子デバイス（例えば、発光ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）、及び光検出器）、及び電子デバイス（例えば、高移動度電子トランジスタ（ＨＥＭＴ））の製造に有用な（Ａｌ、Ｇａ、Ｉｎ）Ｎ系ＩＩＩ族窒化物製品（例えば、結晶、ブール、基板、ウェハ、層、膜など）、及び同製品の製造方法に関する。
２．関連技術の説明
窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）のようなＩＩＩ−Ｖ族窒化物化合物、及びＡｌＧａＮ、ＩｎＧａＮ、及びＡｌＧａＩｎＮのような合金は、ＩｎＮの約０．６ｅＶ〜ＡｌＮの約６．２ｅＶのバンドギャップエネルギーを持つ直接バンドギャップ半導体である。これらの材料を使用して、ＬＥＤ及びＬＤのような、緑、青、及び紫外線（ＵＶ）スペクトル領域の短波長発光素子を製造することができる。青色及び紫色レーザダイオードを使用することにより、ブルーレイ及びＨＤ−ＤＶＤシステムによって使用されるような高密度光記録ディスクに対するデータの読み出し、及び書き込みを行うことができる。リン光材料を用いる正しい色変換の方法を使用することにより、青色発及びＵＶ発光ダイオードを作製して白色光を発光することができ、白色光は、エネルギー効率の高い固体光源に使用することができる。バンドギャップの大きい合金は、太陽放射の影響を受けないＵＶ光検出器に使用することができる。ＩＩＩ−Ｖ族窒化物化合物の材料特性は、シリコン（Ｓｉ）又は砒化ガリウム（ＧａＡｓ）を利用する従来のデバイスよりも高い温度、大きい電力、及び高い周波数で動作できる電子デバイスの製造にも適している。
ＩＩＩ−Ｖ族窒化物デバイスの殆どは、ＧａＮ基板のような低コスト、高品質、大面積の同種基板を利用することができないため、サファイア（Ａｌ２Ｏ３）及び炭化シリコン（ＳｉＣ）のような異種基板の上に成長させる。青色ＬＥＤは殆どの場合、絶縁サファイア基板又は導電性炭化シリコン基板の上に、有機金属化学気相堆積（ＭＯＣＶＤ）プロセスを使用して成長させる。サファイアは三方晶系グループに属するのに対して、ＳｉＣは六方晶系グループに属する。ＧａＮ膜及ＩｎＧａＮ膜は、ＬＥＤデバイスの場合、ｃ面サファイア表面にヘテロエピタキシャル成長させている。格子不整合に起因して、サファイア基板及びＳｉＣ基板の両方の上に成長するＧａＮ膜は通常、転位密度が１０９〜１０１０ｃｍ−３という多数の結晶欠陥を含む。これらの基板の上に成長するＬＥＤの欠陥密度が高いにも拘らず、市販のＬＥＤは一部の使用分野に適切な長い寿命を持つ。
ＭＯＣＶＤプロセスは、数ミクロン／時間の成長速度を示す低成長速度プロセスである。通常のＧａＮ系デバイス成長プロセスでは、ＧａＮ又はＡｌｘＧａ１−ｘＮ（ｘ＝０〜１）から成る低温バッファ層をまず、異種基板（例えば、サファイア又は炭化シリコン）の上に成長させ、続いて、数ミクロンの厚さのＧａＮを成長させる。ＬＥＤの量子井戸構造のような活性デバイス層を次に成長させる。例えば、Ｓ． Ｎａｋａｍｕｒａらによる米国特許第５５６３４２２号には、ＭＯＣＶＤプロセスで成長するＧａＮ系デバイスが記載されている。約１０ナノメートルの膜厚の薄いＧａＮ核形成層をまず、サファイア基板の上に５００〜６００℃の低温で成長させる。ＧａＮ核形成層を高温でアニールしてＧａＮを再結晶化し、エピタキシャルＧａＮ膜を更に高い温度（約１０００〜１２００℃）で成長させる。
しかしながら、ＧａＮの合金を利用するＵＶ ＬＥＤでは、パワー出力が、使用する基板材料によって大きく変わる。ＵＶ ＬＥＤは、同種のＧａＮ基板の上に、又はサファイア及び炭化シリコンのような異種基板の上に成長させることができる。異種基板の上には、ＧａＮ薄膜又はＡｌＧａＮ薄膜をまず、適切な方法を利用して成長させ、次に、活性ＵＶ ＬＥＤ構造を成長させる。同種のＧａＮ基板の上に成長するＵＶ ＬＥＤのパワー出力は、異種基板上に成長するＬＥＤのパワー出力よりもずっと大きい（例えば、ＹａｓａｎらによるApplied Physics Letters, Volume 81, 2151-2154頁（2002）；ＡｋｉｔａらによるJapanese Journal of Applied Physics, Volume 43, 8030-8031 (2004)を参照されたい）。同種のＧａＮ基板の上に成長するデバイス構造における結晶欠陥の密度が相対的に低いことにより、パワー出力が大きくなる。
ＩＩＩ−Ｖ族窒化物系レーザダイオードにおいても、結晶欠陥密度によって寿命が大きく変わる。ＬＤの寿命は、転位密度の増加とともに急激に短くなる（例えば、MRS Symposium Proceedings, Vol. 831, 3-13頁、2005年に掲載されたS. Tomiya等「Structure defects related issues of GaN-based Laser diodes」と題する論文を参照されたい）。低欠陥密度の単結晶窒化ガリウム基板は、窒化物レーザダイオードの寿命を長くする（＞１００００時間）ために必要である。ＡｌＧａＮ活性層を利用し、且つ遠紫外（ＵＶ）領域で発光するＬＥＤに関して、転位密度がデバイスの性能及び寿命に有害な影響を及ぼすことも判明している。高い電力レベルで発光するＬＥＤでは、ＧａＮ層の欠陥密度を低くすることも望ましい。
平衡窒素圧力が融点で非常に高くなるので、窒化ガリウム単結晶は、単結晶が化学量論的融液から成長するブリッジマン法又はチョクラルスキ法のような従来の結晶成長法では成長させることができない。大気圧では、ＧａＮは溶融するよりも十分前に分解し始める。
このような困難があるにも拘らず、小サイズで高品質の単結晶ＧａＮ基板は幾つかの方法により作製されている。Ｐｏｒｏｗｓｋｉらは、バルクＧａＮを高い窒素圧力で成長させる方法を開示している（S. Porowski及びI. Grezegory, J. Cryst. Growth, Vol 178, 174 (1997)）。ガリウム金属は窒素ガスと、２０ｋｂａｒという高い窒素圧力、且つ２０００Ｋという高い温度で反応する。このプロセスの結晶成長速度は遅く、６０〜１５０時間という長い成長時間が、長さ約１ｃｍ及び厚さ約０．１ｍｍの結晶プレートレットを製造するために必要になる。プロセスを拡張することはできない、即ち成長時間を長くすることによって、又は反応炉を大型化することによって、結晶サイズを大幅に大きくするということはできないとも考えられている。Ｄｉｓａｌｖｏらは、米国特許第５８６８８３７号において、ナトリウムの流動を利用してＧａＮを成長させる方法を開示しており、この方法では、ガリウム金属は窒素ガスと中程度の温度及び圧力で反応する。しかしながら、ナトリウムの流動を利用して成長させる方法で成長するＧａＮ結晶は小さく、約数ミリメートルのサイズである。Ｄ’Ｅｖｅｌｙｎらは、米国公開特許第２００４／０１２４４３４号及び第２００５／００９８０９５号において、超臨界アンモニア（ＮＨ３）中でＧａＮを成長させる方法を開示している。高い結晶品質が得られるが、成長速度が極めて遅いので、生成される結晶粒の面積が小さい。従って、ＧａＮ結晶を液相から成長させる方法では一般的に小さい結晶が製造され、この方法は商業用途には適さない。
大面積のＧａＮ結晶は、水素化物気相エピタキシー（ＨＶＰＥ）法によって成長させることができる。ＨＶＰＥプロセスでは、塩酸ガス（ＨＣｌ）をガリウム金属と反応装置の上流で反応させることにより製造される塩化ガリウム（ＧａＣｌ）がアンモニア（ＮＨ３）と反応してＧａＮが基板の表面に堆積する。成長するＧａＮ結晶のサイズは基板のサイズと同じとすることができる。サファイア、砒化ガリウム、炭化シリコン、及び他の適切な異種基板のような基板が使用されている。２インチ〜１２インチの直径を有する大型基板を入手することができるので、理論的には大型ＧａＮをＨＶＰＥ法により成長させることができる。しかしながら、サファイア基板の上にＨＶＰＥにより成長するバルクＧａＮには、多結晶材料の核生成、成長中及び冷却中のクラック及びマイクロクラックの発生、及びバルク成長中に多結晶を形成するか、又はマイクロクラックを発生させる不安定な結晶成長前面のような多くの難題が発生している。
複数のウェハを製造することができるバルクＧａＮ成長法によって、ＧａＮウェハ製造のコストを大幅に低減することができる。材料品質もバルク成長によって向上する。Ｖａｕｄｏらは米国特許第６５９６０７９号において、同種のＧａＮ結晶をシードとして使用してＧａＮブールを成長させる気相成長法を開示している。しかしながら、当該発明を実施するためには、高品質のＧａＮシードがまず必要になる。Ｍｅｌｎｉｋらは米国特許第６６１６７５７号において、水素化物気相エピタキシーによってＧａＮ結晶ブールを成長させる同様の方法を開示している。ＧａＮ単結晶層をまず、炭化シリコン基板の上に成長させ、次に、基板を溶融ＫＯＨに浸漬してエッチングすることにより除去してＧａＮシードを製造し、ＧａＮブールをシードの上に１センチメートル超の長さに成長させる。しかしながら、炭化シリコン基板はサファイア基板よりもコストが高く付き、またサファイアはエッチング除去することができないためプロセスをサファイア基板に適用することはできない。Ｍｏｔｏｋｉらは米国特許第６４１３６２７号、第６４６８３４７号及び第６６６７１８４号において、ＨＶＰＥにより、ＧａＡｓ及び同種材料であるＧａＮシードの上にＧａＮバルク結晶ブールを成長させる方法を開示している。使用するプロセスによって、Ｍｏｔｏｋｉらの方法によって成長するＧａＮ結晶ブールは、欠陥が非常に多い材料のクラスターを含む。
ＧａＮバルク結晶成長に関する先行技術によるこのような手法を鑑みると、この技術分野では、高品質のＧａＮ結晶ブール及びウェハを製造する低コストの方法に対する必要性があると考えられる。
下地基板を分離又は除去することにより自立型ＧａＮ製品を製造する方法も注目される。Ｖａｕｄｏらは米国特許第６４４０８２３号において、ＨＶＰＥを使用してサファイア基板の上に低欠陥密度のＧａＮを製造する方法を開示している。サファイア基板を除去して大面積ＧａＮ基板を、例えばＫｅｌｌｙらによって記述されたレーザ利用リフトオフプロセスを使用して製造することができる（Jpn J. Apply. Phys., Vol. 38, L217-L219, 1999に掲載された「Large freestanding GaN substrates by hydride vapor phase epitaxy and laser-induced liftoff」と題する論文）。レーザビームの波長又はレーザビームのエネルギーは、波長又はエネルギーが、基板のバンドギャップ波長よりも小さいが、ＧａＮのバンドギャップ波長よりも大きくなるように選択される。基板はレーザビームを透過するが、ＧａＮはレーザエネルギーを吸収して、界面を加熱し、界面のＧａＮを分解し、これによってＧａＮ膜が基板から分離される。米国特許出願公開第２００２／００６８２０１号において、Ｖａｕｄｏらは更に、自立型ＧａＮを成長温度近傍の温度で、レーザビームを成長ＧａＮ層とテンプレートとの間の界面に照射し、界面材料を分解することにより製造する方法を開示している。このプロセスは危険な高エネルギーレーザビームを使用し、プ製造コストが高い。Ｐａｒｋらは米国特許第６６５２６４８号において、ＧａＮ基板を、まずＨＶＰＥによりＧａＮをサファイア基板の上に成長させ、次にレーザリフトオフを行なうことにより製造する同様の方法を開示している。Ｍｏｔｏｋｉらは米国特許第６６９３０２１号において、厚いＧａＮ膜を砒化ガリウム（ＧａＡｓ）基板の上に成長させる方法を開示しており、この方法では、ＧａＡｓ基板をウェットエッチングにより全て除去して自立型ＧａＮ基板を製造する。
米国特許第６６９３０２１号、第６６５２６４８号、及び第６４４０８２３号に開示されているようなＧａＮ基板を作製する公知の方法では、１回の成長実験当たり１枚のウェハしか作製することができないので、製造コストが高く付く。
Ｃｈｉｎ Ｋｙｏ Ｋｉｍは米国特許第６６２３８５９号において、ＧａＮ基板に関する装置及び関連する製造方法を開示しており、この装置及び方法では、同じチャンバーの中で基板の上にＧａＮ層を成長させた後に、基板及びＧａＮ層を互いから分離する。装置は透明な窓をチャンバーの外周に備えることにより、基板へのレーザビームの照射を可能にしている。このプロセスでも同じように、危険な高エネルギーレーザビームを使用し、プロセスにおける製造コストが高い。
Ｂｏｎｇ−Ｃｈｅｏｌ Ｋｉｍは米国特許第６７５０１２１号において、単結晶窒化物基板を水素化物気相エピタキシー及びレーザビームを使用して製造する装置及び方法を開示している。ＧａＮ膜をサファイア基板の上に成長させた後、ウェハを加熱チャンバーに搬入してレーザ照射分離を行なう。ウェハは室温にまで冷却されることがないので、熱膨張率の違いにより発生するクラックが無くなる。このプロセスでも同じように、危険な高エネルギーレーザビームを使用し、プロセスにおける製造コストが高い。
Ｐａｒｋらは米国特許第６６５２６４８号において、まずＧａＮをＨＶＰＥによりサファイア基板の上に成長させることによりＧａＮ基板の作製方法を開示している。サファイア基板の裏面は、裏面に寄生する堆積物が最小になるように保護される。ＧａＮをサファイア基板の上に成長させた後、ＧａＮ／サファイア構造を反応装置から取り出す。次にＧａＮ層を、サファイア基板からレーザリフトオフプロセスにより分離する。危険な高エネルギーレーザビームを使用する他に、サファイア上のＧａＮ層には冷却時にクラックが発生する可能性があるので、このプロセスは歩留まりが低く、且つ製造コストが高いという問題がある。
Ｍｏｔｏｋｉらは米国特許第６６９３０２１号において、厚いＧａＮ膜を砒化ガリウム（ＧａＡｓ）基板の上に成長させる方法を開示している。ＧａＡｓ基板をウェットエッチングにより除去することにより自立型ＧａＮ基板を製造する。しかしながら、ＧａＡｓ基板は、ＧａＮ成長温度で、且つＧａＮ結晶成長環境において熱分解し易く、不純物がＧａＮ膜に混入する。
Ｙｕｒｉらは米国特許第６２７４５１８号において、ＧａＮ基板の作製方法を開示している。第１半導体膜（ＡｌＧａＮ）層をサファイア基板の上に製造し、複数の溝をＡｌＧａＮ層の上に製造する。非常に厚いＧａＮ膜を溝付きＡｌＧａＮテンプレートの上にＨＶＰＥ法により成長させ、成長温度から室温に冷却すると、ＧａＮがテンプレートから分離して、大面積の自立型ＧａＮ基板が製造される。しかしながら、この方法では、幾つかの膜を異なるシステムにおいて堆積させてパターニングし、更に割って分離する必要がある。従って、このプロセスは低歩留まりであるか、製造コストが高いかのいずれかである。
Ｓｏｌｏｍｏｎは米国特許第６１４６４５７号において、ＧａＮ基板を作製するための、熱膨張率の違いを補正する方法を開示している。ＧａＮ膜を成長温度で、熱膨張率が異なる異種基板の上に、基板と同じ位の厚さに堆積させ、このとき基板を薄い中間層で被覆するか、又はパターニングする。成長温度から室温に冷却した後は、熱膨張率が違うことにより、ＧａＮ膜にではなく基板に欠陥が発生するので、高品質の厚いＧａＮ材料が製造されると言われている。しかしながら、Ｓｏｌｏｍｏｎの発明によるＧａＮ材料はそれでも、非常に多くの欠陥及び又はクラックを含む下地基板に取り付けられることになる。次に、他のプロセス工程が自立型ＧａＮ層を製造するために必要になる。
Ｕｓｕｉらは米国特許第６９２４１５９号において、ＧａＮ基板を作製するボイド形成剥離法を開示している。この方法では、第１ＧａＮ薄膜を異種基板の上に堆積させ、次にチタン膜のような金属薄膜を、第１ＧａＮ薄膜の上に堆積させる。チタン金属膜を水素含有ガス中で加熱して、ボイドを第１ＧａＮ薄膜中に製造する。次に、ＧａＮ厚膜を、ボイドを含む第１ＧａＮ膜の上に堆積させる。第１ＧａＮ膜中のこれらのボイドによって、第１ＧａＮ膜が割れて脆くなり、成長温度から周囲室温に冷却すると、厚いＧａＮ層自体が基板から分離して、ＧａＮウェハが製造される。しかしながら、この方法では、幾つかの層状の膜を異なるシステムにおいて堆積させ、割って分離する必要がある。従って、このプロセスは低歩留まりであるか、製造コストが高いかのいずれかである。
ＧａＮウェハを作製する先行技術による方法はみな製造コストが高い。２インチＧａＮウェハを現在販売している幾つかの商用ベンダーがあるが、価格が非常に高く、これは高い製造コストを反映している。更に、研究者たちは、レーザ利用リフトオフプロセスを使用して製造される自立型ＧａＮ基板には、大きな反り力が作用する恐れがあり、これによりデバイス製造に関する自立型ＧａＮ基板の使用性が制限される（例えば、J. Crystal Growt, 281 (2005) 17-31に掲載されたB. Monemarらによる「Growth of thick GaN layers with hydride vapoour phase epitaxy」と題する論文を参照されたい）。
ＧａＮ基板を形成する先行技術によるこのような手法を鑑みると、この技術分野では、高品質の自立型ＧａＮ基板を作製する低コストの方法に対する必要性があることが明確に認識される。
活性層をＧａＮ膜の上に設ける構成の電子デバイスを製造する方法も注目されている。格子不整合が窒化ガリウムと同種ではない基板との間に発生するので、ＧａＮ膜及び活性デバイス層には非常に多くの結晶欠陥が発生する。ＧａＮ核形成層の欠陥密度は約１０１１ｃｍ−２以上であると考えられ、次に成長するＧａＮ層及び活性デバイス層では、結晶欠陥の通常の密度、特に貫通転位密度は、前に述べた通常のＧａＮ系ＬＥＤにおいては約１０９〜１０１０ｃｍ−２以上である。更に、異種基板とＧａＮ膜の、熱膨張率及び格子定数の両方の違いが大きいので、高欠陥密度のような問題によって、デバイスの寿命が短くなり、且つＧａＮ／ヘテロエピタキシャル基板構造に反りが発生する。反りによって、小さいパターンサイズを有するデバイスの製造が困難になる。
遠紫外領域で発光するＡｌＧａＮ活性層を利用するＬＥＤに関して、転位密度がデバイスの性能及び寿命に悪影響を及ぼすことも判明している。大きい電力レベルで光を発生させるＬＥＤに関して、ＧａＮ層の欠陥密度を低くすることも望ましい。
窒化ガリウム膜の欠陥密度を減らすために実行することができる幾つかの成長方法がある。窒化ガリウムをＭＯＣＶＤにより成長させるために広く利用される一つの手法は、エピタキシャル横方向成長（ＥＬＯＧ）及びＥＬＯＧの変形版である。ＥＬＯＧによるＧａＮ成長プロセスでは、ＧａＮ膜をまず、２ステッププロセス（低温バッファ成長及び高温成長）を用いるＭＯＣＶＤ法により成長させる。酸化シリコン又は窒化シリコンのような誘電体層を第１ＧａＮ膜の上に堆積させる。誘電体層をフォトリソグラフィ法によりパターニングし、エッチングして、ＧａＮ表面の一部分が露出するが、ＧａＮ膜の一部分は誘電体マスク層で被覆されるようにする。パターニング済みＧａＮ膜をＭＯＣＶＤ装置に再度搬入し、成長を再開する。成長条件は、第２ＧａＮ層が露出ＧａＮ表面にのみ成長することができ、マスクで被覆された領域には直接成長することができないように選択される。第２ＧａＮ層の厚さが誘電体層よりも厚い場合、ＧａＮは元のｃ方向に沿ってだけでなく、ＧａＮの側壁にも沿って成長することができるので、露出領域からはみ出して成長し、誘電体マスクを徐々に被覆する。成長の最終段階では、誘電体マスクはＧａＮ膜によって完全に被覆され、ＧａＮ膜全体が極めて平滑になる。しかしながら、貫通転位密度の分布は一様ではない。第１ＧａＮ層の転位密度が極めて高いので、第１ＧａＮ層の上に直接成長する第２ＧａＮ層の欠陥密度も高くなる。これとは異なり、欠陥密度は、第２ＧａＮ層が表面に平行な方向に横方向に成長した誘電体マスク領域上方の領域においてずっと低い。欠陥密度は、第２ＧａＮ層が第１ＧａＮ層の上に直接成長した領域、及び横方向に成長したＧａＮが合体した領域においては依然として高い。複数のＥＬＯＧプロセスを使用して欠陥密度を更に低減することができる。この処理では、第２誘電体マスクをパターニングすることにより第２誘電体マスクでＥＬＯＧによる第１ＧａＮ膜の高欠陥密度領域を被覆し、合体した第２ＥＬＯＧ膜を製造するＥＬＯＧ条件でＧａＮ膜を成長させる。
ＭＯＣＶＤを利用する先行技術による低欠陥密度ＧａＮ膜の製造コストは、成長ステップ及びフォトリソグラフィステップが複数回になることに起因して大きくなる。膜のコストが高く付くことによって、ＵＶ ＬＥＤのような最終製品の総合製造コストも大きくなる。
従って、この技術分野では、膜の上に製造される予定の電子デバイス及び光電子デバイスに適する高品質の低欠陥密度のＧａＮ膜を製造する低コストの方法に対する必要性が必然的に高い。
導電性ＧａＮ基板が近年入手可能となっている。このような導電性ＧａＮ基板は、青色レーザ及びＵＶレーザの製造に用いると有利である。しかしながら、高電子移動度トランジスタ（ＨＥＭＴ）のような多くの電子用途においては、絶縁性又は半絶縁性のＧａＮ基板が非常に望ましい。
不純物が自然に混入したＧａＮは、ｎ型不純物だけでなく結晶欠陥が残留することによってｎ導電型を示す。ＧａＮのバンドギャップエネルギーは大きいので、欠陥の無い真性のＧａＮ材料は、絶縁電気特性又は半絶縁電気特性を示すはずである。しかしながら、現在のＧａＮ結晶成長法では依然として、不純物、及び空孔及び転位のような種々の結晶欠陥が自然に混入し、これによってＧａＮ結晶は導電性を示す。
先行技術においては、深い準位を作る補償不純物を結晶に導入することにより、バンドギャップエネルギーが大きい半導体を半絶縁性にすることができる。例えば、Ｂａｒｒｅｔらに対して特許査定された米国特許第５６１１９５５号には、炭化シリコンへのバナジウムのドーピングを使用して半絶縁性ＳｉＣ結晶を製造する方法が開示されている。同様に、Ｂｅｃｃａｒｄらは、鉄元素を塩酸ガスと気相反応装置の中で反応させることにより形成される塩化鉄を、リン化インジウム（ＩｎＰ）をＨＶＰＥにより成長させている間に使用して、鉄ドープ半絶縁性ＩｎＰ結晶を製造する方法を開示している（R. Beccardら、J. Cryst. Growth, Vol. 121, 373-380頁、1992）。補償不純物は、深い準位のアクセプターとして作用して、自然に混入するｎ型不純物、及び結晶欠陥によって生成される自由電子をトラップする。深い準位のアクセプターの濃度は通常、ｎ型不純物及び結晶欠陥によって生成される自由電子の濃度よりも高い。
窒化ガリウム（ＧａＮ）内の不純物を補償することにより生成される幾つかの深い準位のアクセプターが、先行技術において確認されている。例えば、Ｂｅ、Ｍｇ、及びＺｎのようなＩＩ族金属、及びＦｅ及びＭｎのような遷移金属をＧａＮ結晶に取り込むことにより、半絶縁電気特性が得られる。窒化ガリウム内の鉄のエネルギー準位は刊行物の中で詳細に記載されており、鉄を取り込むことによって、窒化ガリウムは半絶縁電気特性を示す（例えば、R. Heitzら、Physical Review B, Vol. 55 4382頁、1977））。鉄ドープ窒化ガリウム薄膜は、有機金属化学気相成長、分子線エピタキシー、及び水素化物気相エピタキシーにより成長させることができる（例えば、J. Baurら、Applied Physics Letters, Vol. 64, 857頁、1994；S. Heikman, Applied Physics Letters, Vol. 81, 439頁、2002；尾帯A. Corrionら、Journal of Crystal Growth, Vol. 289, 587頁、2006）。水素化物気相エピタキシーによって成長した亜鉛ドープ窒化ガリウム薄膜も半絶縁性とすることができる（N. I. Kuznetsovら、Applied Physics Letters, Vol. 75, 3138頁、1999）。
Ｐｏｒｏｗｓｋｉらに対して特許査定された米国特許第６２７３９４８号には、高抵抗ＧａＮバルク結晶の作製方法が開示されている。ＧａＮ結晶は、溶融ガリウムから高圧窒素（０．５〜２．０ＧＰａ）、及び高温（１３００〜１、７００℃）で成長させる。真性ガリウムを使用する場合、成長したＧａＮ結晶は、ｎ型不純物及び結晶欠陥が残留するために導電性を示す。ガリウムと、ベリリウム、マグネシウム、カルシウム、亜鉛、又はカドミウムのようなＩＩ族金属との混合物を使用する場合、成長したＧａＮ結晶は、抵抗率が１０４〜１０８Ω−ｃｍとなるような大きい抵抗を示す。しかしながら、溶融ガリウムから高圧及び高温プロセスによって得られる結晶は、約１センチメートルと極めて小さく、殆どの商用電子用途に適さない。
Ｖａｕｄｏらによる米国公開特許第２００５／０００９３１０号には、水素化物気相エピタキシー（ＨＶＰＥ）により成長する大面積の半絶縁性ＧａＮ基板が開示されている。通常、ＨＶＰＥにより成長するアンドープＧａＮは、不純物及び結晶欠陥が残留するためにｎ型導電性を示す。深い準位を製造する不純物元素を成長プロセス中に、且つ不純物元素の十分に高い濃度でＧａＮ結晶に導入することにより、成長したＧａＮ結晶は半絶縁性になる。代表的な不純物元素は鉄のような遷移金属である。
しかしながら、単結晶ＧａＮをＨＶＰＥにより成長させている間、種々の表面モルフォロジーが観察され、これらの異なる成長モルフォロジーによって、異なる準位を持つ不純物が取り込まれる。Ｍｏｔｏｋｉらによる米国特許第６４６８３４７号には、ＨＶＰＥによりｃ面基板にＧａＮを成長させる処理において、成長表面に逆ピラミッド形のピットが生じることが開示されている。成長中のＧａＮ表面にピットが生じるので、実際のＧａＮ成長は、ピットの無い領域の上（即ち通常のｃ面成長）、及びピットの面の上（即ち非ｃ面成長）の両方で行なわれる。Ｍｏｔｏｋｉらによる米国特許第６７７３５０４号及び米国特許第７０１２３１８号には、ｃ面以外の表面に成長するＧａＮには、ずっと多くの酸素が取り込まれることが開示されている。
ＨＶＰＥ成長中にＧａＮ結晶面に逆ピラミッド形のピットが生じると、非ｃ面に取り込まれる不純物が多くなることによりＧａＮ結晶におけるｎ型不純物濃度の分布が不均一になる。これらのピット領域における不純物濃度は、ピットの無い領域の濃度以上になり得る。鉄のような深い準位を作る補償不純物が結晶成長中に導入される場合でも、成長したＧａＮ結晶の電気特性は、ピットが成長中に生じると不均一になり、このような結晶から作製されるＧａＮウェハはウェハ表面全体のシート抵抗が不均一となる。成長直後のＧａＮをポリッシングしてピットを除去し、平滑な表面を製造する場合、表面の不純物濃度は依然として均一ではない。ピットが生じなかった領域は酸素不純物濃度が高く、周りの領域よりも暗い色に見え、この領域には、より多くの導電粒子斑点の「混入物質」が混入していると考えられる。不均一な電気特性を持つ基板の上に成長する電子デバイスの性能が低下すると、デバイスの歩留まりが低下する。「混入物質が無い」基板、又は多くの導電粒子斑点を含む不均一領域の無い基板は、ウェハ表面全体のシート抵抗が相対的に均一で、基板の性能が向上しており、デバイスの歩留まりが高くなる。
従って、本技術分野では、大面積で、混入物質が無く、均一な半絶縁性ＧａＮ基板、及びこのような基板の作製方法に対する必要性が高い。
概要
本発明は概して、複数の態様において、窒化ガリウム製品、即ち（Ａｌ、Ｇａ、Ｉｎ）Ｎ製品（例えば、結晶、ブール、基板、ウェハ、層、膜など）、及びこのような製品の製造方法に関する。
一実施形態によれば、バルク結晶構造は、基板、基板の上に成長するＡｌＮエピタキシャル層、ＡｌＮエピタキシャル層の上に成長するＧａＮ核形成層、核形成層の上のＧａＮ遷移層、及び遷移層の上に成長するＧａＮバルク層を含む。
別の実施形態によれば、バルク結晶構造は、基板、基板の上に成長するＧａＮ核形成層、核形成層の上のＧａＮ遷移層、及び遷移層の上に成長するＧａＮバルク層を含む。
別の実施形態によれば、バルク結晶構造を成長させる方法が提供される。ＧａＮ核形成層をＨＶＰＥにより基板の上に成長させる。ＨＶＰＥによりＧａＮ遷移層を核形成層の上に成長させる。ＨＶＰＥによりＧａＮバルク層をＧａＮ遷移層の上に成長させる。
別の実施形態によれば、バルク結晶構造を成長させる方法が提供され、本方法では、ＡｌＮエピタキシャル層を基板の上に堆積させ、ＧａＮ核形成層をＡｌＮエピタキシャル層の上に成長させる。
別の実施形態によれば、バルク結晶構造を成長させる方法が提供される。第１成長温度、第１アンモニア分圧、第１Ｖ／ＩＩＩ比率、及び第１成長速度を含む核形成層成長条件の下で、ＨＶＰＥによりＧａＮ核形成層を基板の上に成長させる。第２成長温度、第２アンモニア分圧、第２Ｖ／ＩＩＩ比率、及び第２成長速度を含む遷移層成長条件の下で、ＨＶＰＥによりＧａＮ遷移層を核形成層の上に成長させ、その際、これらの遷移層成長条件の内の少なくとも一つを、該当する核形成層成長条件から変化させる。ＨＶＰＥによりＧａＮ遷移層の上にＧａＮバルク層を成長させる。
別の実施形態によれば、バルク結晶構造を成長させる方法が提供され、本方法では、遷移層成長条件を、第１成長温度を第２成長温度に上げる条件、第１アンモニア分圧を第２アンモニア分圧に下げる条件、第１成長速度を第２成長速度に下げる条件、及び前記条件の内の２つ以上を組み合わせる条件からなる群より選択する。
別の実施形態によれば、バルク結晶構造を成長させる方法が提供され、本方法では、核形成層成長条件によってピット状核形成層表面を製造し、遷移層成長条件によってピット状核形成層表面よりも小さいピット発生数割合を有する遷移層表面を製造する。
本発明の他の態様は、概して、自立型窒化ガリウム（Ａｌ、Ｇａ、Ｉｎ）Ｎ製品、及びこのような製品の製造方法に関する。
一実施形態によれば、自立型ＧａＮ基板の作製方法が提供される。エピタキシャル窒化物層を単結晶基板の上に堆積させて窒化膜被覆基板を製造する。ＨＶＰＥにより、ほぼ３次元の成長モードで、エピタキシャル窒化物層の上に３次元ＧａＮ核形成層を成長させる。ほぼ３次元の成長モードから、ほぼ２次元の成長モードに徐々に変える条件の下で、ＨＶＰＥにより３次元核形成層の上にＧａＮ回復層を成長させる。ＨＶＰＥにより回復層の上にＧａＮバルク層をほぼ２次元の成長モードで成長させてＧａＮ／基板２重層を形成する。ＧａＮ／基板２重層を、バルク層が成長する成長温度から大気温度に冷却し、２重層のＧａＮ材料が基板から分離してクラックが殆ど無い自立型ＧａＮ基板を製造する。
別の実施形態によれば、ＨＶＰＥによりＧａＮ単結晶を再現可能に成長させる方法が提供される。サファイア基板を設ける。ＡｌＮエピタキシャル層を基板の上に堆積させる。ＨＶＰＥによりＡｌＮ層の上にＧａＮ層を成長させ、その際成長温度は９００℃〜１１００℃、成長速度は約５０ミクロン／時間〜約５００ミクロン／時間、Ｖ／ＩＩＩ比率は１０〜１００とする。
別の実施形態によれば、ＨＶＰＥにより異種基板の上にＧａＮ単結晶膜を成長させている間のＧａＮマイクロクラックを防止する方法が提供される。基板を処理して、ＨＶＰＥによるＧａＮエピタキシャル成長を行う準備を整える。第１ＧａＮエピタキシャル層をＨＶＰＥにより堆積させ、第１層は３次元成長モードで成長させる。２次元成長モード及び３次元成長モードから成る群より選択されるＧａＮ成長モードで、ＨＶＰＥにより第１層の上に第２ＧａＮ層を堆積させる。
別の実施形態によれば、上記方法の内のいずれか一つに従って作製される自立型ＧａＮ基板が提供される。
本発明の他の態様は、概して、高品質窒化ガリウム（Ａｌ、Ｇａ、Ｉｎ）Ｎ膜、及びこのような膜の作製方法に関する。
一実施形態によれば、低欠陥密度単結晶窒化ガリウム（ＧａＮ）膜の作成方法が提供される。エピタキシャル窒化アルミニウム（ＡｌＮ）層を基板の上に堆積させる。ＨＶＰＥによりＡｌＮ層の上に第１ＧａＮエピタキシャル層を、ピットの製造を促進する成長条件で成長させ、第１ＧａＮ層が成長した後のＧａＮ膜表面は粗いピット状のモルフォロジーを示す。第２ＧａＮエピタキシャル層を第１ＧａＮ層の上に成長させてＧａＮ膜を基板の上に形成する。ピットへの充填を促進する成長条件の下で、ＨＶＰＥにより第２ＧａＮ層を成長させ、第２ＧａＮ層が成長した後のＧａＮ膜表面はピットが殆ど無いモルフォロジーを示す。
別の実施形態によれば、第１ＧａＮ層を成長させるＧａＮ成長条件は、第２ＧａＮ層の成長中よりも速い成長速度、第２ＧａＮ層の成長中よりも低い成長温度、第２ＧａＮ層の成長中よりも多いアンモニア流量、及び上に列挙した条件の内の２つ以上の組み合わせからなる群より選択される。
別の実施形態によれば、上記方法の内のいずれかに従って作製される低欠陥密度単結晶ＧａＮ膜が提供される。
別の実施形態によれば、低欠陥密度単結晶ＧａＮ膜が提供される。ＧａＮ膜は約２インチ以上の特性寸法を有し、特性寸法の垂直方向の厚さは約１０〜約２５０ミクロンに亘る。ＧａＮ膜はピットの無い表面を含む。ＧａＮ膜表面の貫通転位密度は１ｘ１０８ｃｍ−２未満である。
別の実施形態によれば、基板構造上の低欠陥密度単結晶窒化ガリウム（ＧａＮ）が提供される。本構造は、基板、基板上のエピタキシャル窒化アルミニウム（ＡｌＮ）層、及び基板上のＧａＮ膜を含む。ＧａＮ膜は、第１ＧａＮエピタキシャル成長層及び第２ＧａＮエピタキシャル成長層を含む。第１ＧａＮエピタキシャル層をＡｌＮ層の上に、ピットの製造を促進する成長条件で成長させ、第１ＧａＮ層を成長させた後のＧａＮ膜表面は粗いピット状のモルフォロジーを示す。形成されるピットへの充填を促進する成長条件の下で、ＨＶＰＥにより、第１ＧａＮ層の上に第２ＧａＮエピタキシャル層を成長させ、第２ＧａＮ層を成長させた後のＧａＮ膜表面は、ピットが殆ど無いモルフォロジーを示す。
上記実施形態の内のいずれにおいても、ＧａＮ膜表面の貫通転位密度は最小になる。一実施例では、ＧａＮ膜の表面の貫通転位密度は１ｘ１０８ｃｍ−２未満であり、別の実施例では５ｘ１０７ｃｍ−２未満であり、別の実施例では１ｘ１０７ｃｍ−２未満であり、別の実施例では５ｘ１０６ｃｍ−２未満である。
上記実施形態の内のいずれにおいても、下地基板上のＧａＮ膜の反りの大きさは最小になる。一実施例では、ＧａＮ膜の反りは約２００ミクロン未満とすることができる。別の実施例では、ＧａＮ膜の反りは約１００ミクロン未満とすることができる。別の実施例では、ＧａＮ膜の反りは約５０ミクロン未満とすることができる。別の実施例では、ＧａＮ膜の反りは、約２５ミクロン未満とすることができる。
上記実施形態の内のいずれにおいても、ＧａＮ膜の表面は、約０．５ｎｍ以下の最小二乗平均（ＲＭＳ）表面粗さを有する。
本発明の他の態様は、概して、大面積で混入物質の無い半絶縁性窒化ガリウム（Ａｌ、Ｇａ、Ｉｎ）Ｎ製品、及びこのような製品を成長させる方法を提供する。
一実施形態によれば、混入物質の無い均一な半絶縁性ＧａＮ結晶の作製方法が提供される。エピタキシャル窒化物層を単結晶基板の上に堆積させる。ほぼ３次元の成長モードで、ＨＶＰＥによりエピタキシャル窒化物層の上に３次元ＧａＮ核形成層を成長させ、すると核形成層の表面はピットによって殆ど覆われ、ピットのアスペクト比はほぼ同じとなる。ＨＶＰＥにより３次元核形成層の上にＧａＮ遷移層を、ほぼ３次元の成長モードからほぼ２次元の成長モードに変える条件で成長させる。遷移層を成長させた後では、遷移層の表面にはピットが殆ど無い。ＨＶＰＥにより遷移層の上にＧａＮバルク層を、ほぼ２次元の成長モードで成長させる。バルク層を成長させた後では、バルク層の表面は平滑であり、当該表面にはピットが殆ど無い。上記複数のＧａＮ成長ステップの内の少なくとも一つの間に、ＧａＮ材料に遷移金属をドープする。
別の実施形態によれば、前記方法に従って作製される、混入物質の無い均一な半絶縁性ＧａＮ結晶が提供される。
別の実施形態によれば、ＧａＮ／基板２重層が、上記方法に従って製造される。ＧａＮ／基板２重層を、バルク層が成長する成長温度から大気温度に冷却し、よって２重層のＧａＮ材料が基板から分離してクラックが殆ど無い自立型ＧａＮ製品を製造する。
別の実施形態によれば、上記方法に従って製造される、混入物質の無い均一な半絶縁性自立型ＧａＮ製品が提供される。
別の実施形態によれば、混入物質の無い均一な半絶縁性ＧａＮ基板の作製方法が提供される。ｃ面ＧａＮシード基板を設ける。反応装置内において、ＨＶＰＥによりシード基板の上にＧａＮエピタキシャルブールを成長させる。成長モードは、ほぼ２次元の成長モードであり、成長中のＧａＮブールの表面は平滑であり、且つ当該表面にはピットが無い。揮発性の鉄化合物を反応装置に流し込む。ＧａＮブールをスライスして複数のウェハブランクとする。これらのウェハブランクをポリッシングして、複数のエピ成長用ＧａＮ基板を製造する。
別の実施形態によれば、Ｌｅｈｉｇｈｔｏｎ法のような、非接触式の渦電流法によるシート抵抗マッピングシステムで測定する場合に、１ｘ１０５Ω／□超の均一な値を示すシート抵抗を有する半絶縁性ＧａＮ基板が提供される。
別の実施形態によれば、約１ｘ１０７Ω−ｃｍ超の抵抗率を有する半絶縁性ＧａＮ基板が提供される。
別の実施形態によれば、約１ｃｍ−２未満の褐色斑点混入密度を有する半絶縁性ＧａＮ基板が提供される。
本発明の他の態様は、概して、多結晶ＧａＮ層を含む高品質窒化ガリウム（Ａｌ、Ｇａ、Ｉｎ）Ｎ製品、及びこのような製品を成長させる方法に関する。
一実施形態によれば、自立型ＧａＮ製品を製造する方法が提供される。エピタキシャル窒化物層を単結晶基板の上に堆積させて窒化膜被覆基板を製造する。ＨＶＰＥによりエピタキシャル窒化物層の上に３次元ＧａＮ核形成層を、ほぼ３次元の成長モードで成長させる。ＨＶＰＥにより３次元核形成層の上にＧａＮ遷移層を、ほぼ３次元の成長モードからほぼ２次元の成長モードに成長モードを変える条件で成長させる。ＨＶＰＥにより遷移層の上にＧａＮバルク層を、ほぼ２次元の成長モードで成長させる。多結晶ＧａＮ層を単結晶ＧａＮバルク層の上に成長させる。
別の実施形態によれば、上記方法に従って製造されるＧａＮ製品が提供される。
別の実施形態によれば、上記方法を実行してＧａＮ／基板２重層を製造する。ＧａＮ／基板２重層を、バルク層が成長する成長温度から大気温度に冷却し、よって２重層のＧａＮ材料に横クラックが発生してＧａＮ材料が基板から分離し、クラックが殆ど無い自立型ＧａＮ製品を製造する。
別の実施形態によれば、上記方法に従って製造される自立型ＧａＮ製品が提供される。
本発明の他の態様、特徴、及び実施形態は、後述の開示内容及び請求の範囲によってさらに詳細に明らかになる。
本開示全体を通じて、特に断らない限り、所定の用語を以下のように使用する。「単結晶膜」又は「単結晶」とは、ｘ線回折法によるロッキングカーブの測定によって特徴付けることができる結晶構造を指す。ロッキングカーブのピークが狭くなると、結晶品質が高くなる。「単結晶」とは、必ずしも結晶全体が単一グレインであることを意味しない。単結晶は、方位がほぼ揃った多くの結晶グレインを含むことができる。「多結晶膜」又は「多結晶」とは、結晶が多くのグレインを含み、これらのグレインの結晶方位がランダムに分布する状態を指す。多結晶膜に対するＸ線回折法によるロッキングカーブの測定ではピークが現われない。「マイクロクラック」は、高密度のクラックを含む局所クラックの集合である。マイクロクラック集合体の中の平行クラックの間の距離は通常、１００ミクロン未満である。「成長クラック」は、結晶成長中に形成されるクラックである。「冷却クラック」又は「サーマルクラック」は、結晶成長後に、結晶を成長温度から大気温度又は室温に冷却している間に形成されるクラックである。「ピット」は通常、結晶表面上の逆ピラミッド形のピットである。「ピットの無い表面」は、その表面にピットが殆ど無い表面である。「２次元成長モード」とは、成長表面が成長中に平坦且つ平滑な状態を維持することを意味する。「３次元成長モード」とは、成長中に、成長表面にピットのような平坦ではない３次元構造が生じることを意味する。「ピット表面モルフォロジー」とは、その表面に非常に多くのピットを有する表面を指す。「ファセット表面モルフォロジー」とは、単結晶膜表面がピットによって完全に覆われて、ピットの側面が表面自体となっており、表面がファセット状に見える状態を指す。「平滑な表面モルフォロジー」とは、表面が鏡面であり、且つ目視可能な欠陥（ピットのような）を持たない状態を指す。一部の実施形態の「核形成層」は、基板の上に最初に成長する層とすることができる。他の実施形態では、「テンプレート層」を基板の上に最初に成長する層とすることができる。「バルク層」は、結晶の大部分が成長している層である。一部の実施形態の「Ｖ族：ＩＩＩ族比」は、水素化物気相エピタキシーＧａＮ成長プロセス中に使用されるＨＣｌ流量に対するアンモニア流量の比である。「アンモニア分圧」は、アンモニア流量、反応装置に流入する合計ガス流量、及び反応装置圧力に従って計算される。「成長表面」、「成長中の表面」、又は「成長前面」は、成長の瞬間における結晶の表面である。ＧａＮ基板の「前面」とは、成長表面側である。ＧａＮ基板の「裏面」とは、前面とは反対の面である。ｃ面ＧａＮは有極性基板であり、一方の表面がガリウムで終端し（Ｇａ表面又はＧａ面）、他方の表面が窒素で終端する（窒素表面又は窒素面）。本明細書では、ｃ面単結晶ＧａＮウェハの「前面」はＧａ面である。「半絶縁性（ＳＩ）」は、室温で測定される１×１０５Ω−ｃｍ以上の抵抗率として定義される。
本開示を行なうために、一つの層（又は、膜、領域、基板、部品、デバイスなど）が、別の層の「上に」、又は別の層を「覆って」位置すると表現される場合、当該層は別の層の上に（又は、覆って）直接、又は実際に位置することができるか、或いは介在層（例えば、バッファ層、遷移層、中間層、犠牲層、エッチング停止層、マスク、電極、配線、コンタクトなど）を設けることもできる。一つの層が別の層の「上に直接」位置するという表現は、特に断らない限り、介在層が全く存在しないことを指す。また、一つの層が別の層の「上に」（又は、別の層を「覆って」）位置する、と表現される場合、当該層は別の層の表面全体を覆うことができるか、又は他の層の一部分のみを覆うことができる。更に、「の上に形成される」、又は「の上に配置される」のような表現は、材料の輸送、堆積、製造、表面処理、又は物理的、化学的、又はイオン的に結合、又は相互作用のための特定の方法に関する何らかの制限が課されることを意味するものではない。
特に断らない限り、「窒化ガリウム」、及び「ＧａＮ」のような用語は、例えば添加ドーパント、不純物、又は微量成分だけでなく、可能な結晶構造、及びモルフォロジー、及び下記材料の派生物又は改質組成物を含むか否かに関係なく、窒化ガリウム、窒化インジウム、窒化アルミニウム、窒化ガリウムアルミニウム、窒化ガリウムインジウム、窒化アルミニウムインジウム、及び窒化ガリウムアルミニウムインジウム、及び前記材料の合金、混合物、又は組み合わせのような２元素、３元素、及び４元素から成るＩＩＩ族窒化物系化合物を指す。特に断らない限り、これらの化合物の化学量論に制限が課されることはない。従って、「ＧａＮ」という用語は、ＩＩＩ族窒化物及び窒化物合金、即ち、ＡｌｘＧａｙＩｎｚＮ（ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）、又は（Ａｌ、Ｇａ、Ｉｎ）Ｎを含む。
大面積ＧａＮ基板は、厚いＧａＮ膜を異種基板の上に成長させ、続いて膜を基板から分離することにより作製することができる。米国特許第６４１３６２７号、第６４６８３４７号、第６６６７１８４号、第６６９３０２１号、第６７７３５０４号、及び第６９０９１６５号に記載される先行技術は、まずＧａＮ膜を砒化ガリウム（ＧａＡｓ）基板の上にＧａＮバルク基板を、水素化物気相エピタキシー（ＨＶＰＥ）により成長させ、次にエッチング又はグラインディングによりＧａＡｓ基板を除去することにより作製する方法を提示している。米国特許第６４４０８２３号、第６５２８３９４号、第６５９６０７９号、第６６５２６４８号、第６７５０１２１号、第６７６５２４０号、第６９２３８５９号、及び米国特許出願公開第２００２／００６８２０１号、第２００５／０１０３２５７号、及び第２００５／０００９３１０号に記載される先行技術は、まずＧａＮ膜をサファイア基板の上にＧａＮバルク基板を成長させ、次にサファイアから、例えばレーザ照射分離によって成長ＧａＮを分離することにより作製する方法を提示している。
単結晶ＧａＮ膜は、サファイア基板の上に、分子線エピタキシー（ＭＢＥ）、有機金属化学気相エピタキシー（ＭＯＣＶＤ）、及び水素化物気相エピタキシー（ＨＶＰＥ）のような種々の気相成長法で成長させることができる。サファイアの上にＭＢＥ及びＭＯＣＶＤによりＧａＮ膜を成長させる場合、通常、高品質ＧａＮ膜を成長させるために低温バッファ層が必要になる。ＨＶＰＥによるサファイア上でのＧａＮ成長にバッファ層が必要であるかどうかは明らかではない。Ｌｅｅは、米国特許第６５２８３９４号において、ＨＶＰＥを使用してサファイア上にＧａＮを成長させる特定の前処理方法を開示している。この前処理では、塩酸（ＨＣｌ）及びアンモニア（ＮＨ３）の混合ガスでサファイアをエッチングするだけでなく、サファイア基板を窒化処理する。Ｍｏｌｎａｒは米国特許第６０８６６７３号において、酸化亜鉛（ＺｎＯ）前処理層の使用を開示しており、この前処理層を更に、ＨＣｌ及び／又はＮＨ３のガス雰囲気中で反応させている。サファイア基板に対するこのような処理の後、次いでＨＶＰＥにより単結晶ＧａＮ膜を成長させる。これとは異なり、Ｖａｕｄｏらは米国特許第６４４０８２３号において、ＨＶＰＥ法により、サファイア上に低欠陥密度のＧａＮ層を、バッファ層又は核形成層を全く使用することなく成長させる方法を開示している。
ＨＶＰＥによるＧａＮ成長に先立つサファイア基板処理又は開始に関する先行技術の教示は矛盾しているので、本発明者らは、ＨＶＰＥプロセスを使用したサファイア上での窒化ガリウム膜の成長を体系的に調査した。縦型ＨＶＰＥ反応装置を調査のために使用した。図１は、縦型ＨＶＰＥ反応装置１００の一例を模式的に示している。ＨＶＰＥ反応装置１００は石英製反応管１０４を含み、石英製反応管はマルチゾーン反応炉１０８によって加熱される。反応管１０４は、反応物質、キャリアガス、及び希釈ガスを導入するガス流入口１１２、１１６、及び１２０に接続される。反応管１０４は更に、ポンプ排気システム１２４に接続される。一部の実施形態においては、反応装置１００内部において、ガリウム金属１３２を収容する容器１２８を通過するように塩酸ガス（ＨＣｌ）を流し込み、容器１２８の温度は、例えば約８５０℃である。塩酸はガリウム金属１３２と反応してＧａＣｌガスを製造し、ＧａＣｌガスは窒素のようなキャリアガスによって反応管１０４の堆積ゾーンに送り込まれる。アンモニア（ＮＨ３）及び窒素のような不活性希釈ガスも堆積ゾーンに流し込み、よってこの堆積ゾーンにおいてＧａＮ結晶が堆積する。反応装置１００は、ガス排出口の近傍でＧａＣｌ及びＮＨ３の混合が起こらず、ＧａＣｌ及びＮＨ３の排出口でＧａＮが絶対に堆積せず、且つガス流動パターンが長期間に亘って確実に安定するように設計する。エピ成長用ｃ面サファイア基板又は他の適切な基板１３６を使用することができる。基板１３６は、回転プラッター１４０の上に載置され、例えば９００〜１１００℃の温度に加熱される。
次に通常の堆積実験プロセスを説明する。（１）基板１３６をプラッター１４０の上に載置し、（２）反応装置１００を密閉し、（３）反応装置１００を排気し、高純度窒素でパージして全ての不純物をシステムから除去し、（４）基板１３６を載せたプラッター１４０を堆積ゾーンまで上昇させ、（５）プラッター温度を制御して所望の堆積温度とし、（６）アンモニアを反応装置１００に流し込み、（７）ＨＣｌを反応装置１００に流し込んでＧａＮの堆積を開始し、（８）堆積を所定のレシピに従って所定時間に亘って進行させ、（９）ＨＣｌ及びＮＨ３から成るガスの流動を停止し、（１０）プラッター１４０を下降させ、成長結晶を徐々に冷却し、（１１）成長結晶を取り出して成長結晶の特徴を明らかにし、更に成長結晶を処理する。
ＨＶＰＥによるサファイア基板上でのＧａＮの成長を体系的に調査した後、本発明者らは、先行技術では開示されなかった幾つかの問題を明らかにした。即ち、（１）未処理サファイア基板上での単結晶ＧａＮ膜の核生成が再現できないこと、（２）単結晶ＧａＮ膜にマイクロクラックが発生すること、（３）ＧａＮ結晶を厚く堆積している間にサファイア基板が割れること、（４）ＧａＮブールを成長させている長い時間の間に表面モルフォロジーが不安定になる。
サファイア上でのＧａＮ核生成
まず、本発明者らは、ＨＶＰＥにより、バッファ層又は前処理を全く用いることなく、先行技術が示唆する条件で、即ち約９５０〜１０５０℃の成長温度、約１０〜５０のＶ／ＩＩＩ比率（即ち、ＮＨ３／ＨＣｌ）、約１００ミクロン／時間の成長速度で、サファイア基板上に多くのＧａＮ膜を直接成長させた。ベアサファイア基板を成長温度まで加熱し、まずアンモニアを流すことにより反応装置をアンモニアで充填して所定の分圧とし、ＨＣｌを流して成長を開始させた。ｘ線回折法によるロッキングカーブ、及び光学顕微鏡で成長ＧａＮ膜を分析した後、本発明者らは、ベアサファイア基板の上に直接成長するＧａＮ膜は単結晶膜ではないことを見出した。実際、これらのＧａＮ膜は多結晶ＧａＮであった。ＨＶＰＥによりサファイアの上にＧａＮ結晶を成長させることにより得られる種々の結果に関して、本発明者らはいかなる特定の理論にも拘束されることはないが、先行技術による種々の成果と、本発明者らの成果との食い違いは、特定の反応装置構造又は表面処理に関連付けることができる。先行技術は、ＨＶＰＥによりサファイア基板の上に単結晶ＧａＮ膜を成長させる再現可能な方法を示唆していない。
大きな格子不整合がサファイアと窒化ガリウムとの間に存在する。更に、ｃ面ＧａＮは有極性結晶である、即ち一つの面がガリウムで終端し、結晶の反対側の面が窒素で終端する。これとは異なり、サファイアは有極性結晶でなく、サファイアのｃ面は両方の面において酸素で終端する。分子線エピタキシー（ＭＢＥ）又は有機金属化学気相エピタキシー（ＭＯＶＰＥ）のような他のＧａＮ薄膜堆積法では、薄いバッファ層が高品質単結晶ＧａＮ成長に必要になる。バッファ層は、ＡｌＮ層（S. Yoshidaら、Appl. Phys. Lett., 42, 427 (1983)；H. Amanoら、Appl. Phys Lett. 48, 353 (1986)）、又は低温で成長するＧａＮ層（S. Nakamura, Jpn. J. Appl. Phys. 30. L1705 (1991)）とすることができる。Ｌｅｅは米国特許第６５２８３９４号において、ＨＶＰＥによるＧａＮ成長に先立つ前処理ステップによって、サファイア基板上に薄いＡｌＮ層を製造する方法が有効であると主張した。
参照により内容全体が本開示に組み込まれる米国特許第６７８４０８５号には、サファイア基板上に高品質ＡｌＮ膜を成長させる高温反応性スパッタリング法が開示されている。この方法を使用して、本発明者らは、サファイア基板をＡｌＮで被覆して基板として使用し、ＨＶＰＥによるＧａＮ成長を行なった。高品質ＧａＮ薄膜を無事に且つ再現可能に、ＡｌＮで被覆されたサファイア基板の上に成長させた。以下の実施例では、ＨＶＰＥによる、ベアサファイア基板上でのＧａＮ成長と、ＨＶＰＥによる、ＡｌＮで被覆されたサファイア基板の上でのＧａＮ成長とを比較する。
実施例１：ＡｌＮで被覆されたサファイアの上に成長する単結晶ＧａＮ膜
この実施例では、本発明者らは、２インチサファイア基板を使用した。サファイア基板の上にＡｌＮ膜の薄い層を、米国特許第６７８４０８５号に開示される方法を使用してスパッタ成長させた。ＡｌＮ層の厚さは約０．５〜１．５ミクロンであった。ｘ線回折法によるロッキングカーブの測定によれば、ＡｌＮ膜はエピタキシャル単結晶膜であり、この単結晶膜の（０００２）面に対応するｘ線回折ロッキングカーブの半値幅（ＦＷＨＭ）は５０秒角（アークセカンド）であった。ＡｌＮで被覆されたサファイア基板をＨＶＰＥ反応装置に搬入し、前述の手順を使用してＧａＮ膜を成長させた。成長速度は約６０ミクロン／時間であり、ＧａＣｌ分圧は約３（２．９７）Ｔｏｒｒであり、ＮＨ３分圧は約４５（４４．６）Ｔｏｒｒであり、Ｖ／ＩＩＩ比率は約１５であり、プラッター下の熱電対で測定した場合、成長温度は約９５０℃であった。成長時間は１分であった。成長したＧａＮ膜は、平滑な鏡面で透明であった。図２は、ＧａＮ膜の表面の光学顕微鏡写真を示している。図２は、ＨＶＰＥによるＧａＮ膜に典型的な、表面にヒロックが発生するモルフォロジーを示している。ｘ線回折法によるロッキングカーブの測定によって、膜のＦＷＨＭ値が２９７秒角であることによりＧａＮ膜の単結晶性を確認した。
比較例１：ベアサファイアの上に成長する多結晶ＧａＮ膜
この比較例では、本発明者らは、２インチのベアサファイア基板を使用した。ベアサファイア基板をＨＶＰＥ反応装置に搬入し、前述の手順を使用してＧａＮ膜を成長させた。特定の前処理をサファイア基板に対して行なわなかった。成長条件は、実施例１において使用した条件と同じであった。即ち、成長速度は約６０ミクロン／時間であり、ＧａＣｌ分圧は約３Ｔｏｒｒであり、ＮＨ３分圧は約４５Ｔｏｒｒであり、Ｖ／ＩＩＩ比率は約１５であり、成長温度は約９５０℃であった。成長時間は１分であった。ＧａＮ膜は曇って見え、透明ではなかった。図３は、ベアサファイア基板の上に直接成長したＧａＮ膜の表面の光学顕微鏡写真を示している。表面は非常に粗く、多粒子薄膜であることを示唆している。ｘ線回折法によるロッキングカーブの測定により、ベアサファイア基板上に成長したＧａＮ膜が多結晶であることが判明した。
ＧａＮ膜のマイクロクラック
ＡｌＮスパッタ膜で被覆されたサファイア基板の上でＧａＮ単結晶膜の核生成を行なった後、本発明者らは、更に厚いＧａＮ膜の成長を調査した。本発明者らは、１つの問題点、即ちＧａＮ膜のマイクロクラックを発見した。平滑なＧａＮ表面が製造されるようにＨＶＰＥ成長条件を選択した。図４は、ＡｌＮで被覆されたサファイア基板の上の、約５ミクロンの厚さの薄いＧａＮ膜の光学顕微鏡写真を示している。表面は、ＨＶＰＥによるＧａＮに典型的な、ヒロックを有する平滑なモルフォロジーを示している。しかしながら、明らかにＧａＮ膜にマイクロクラックが発生している。サファイア基板は、この事例ではクラックを全く発生せず、そのままの状態を維持している。マイクロクラックは、厚いＧａＮ膜にも発生している。膜が厚い（約３００〜１０００μｍ）場合、クラックが表面を縦横に走り、膜の表面の下方に達していることが分る（図５）。顕微鏡の焦点を膜の内部に当てることにより、サファイア基板に向かって下降する、異なる深さのクラックを観察することができる。厚いＧａＮ膜を成長させた場合、サファイア基板にもクラックが発生した。
サファイア基板の熱膨張率とＧａＮ膜の熱膨張率とが異なるので、膜が約１０００℃の通常の成長温度から周囲室温に冷却されると熱応力が発生する。公開されている文献（例えば、E. V. Etzkorn及びD. R. Clarke, "Crackingof GaN Films", J. Appl. Phys., 89 (2001) 1025））において議論されているように、サファイア基板は冷却中、ＧａＮ膜よりも速く収縮するので、この熱膨張率の違いによってＧａＮ膜に圧縮応力が発生する。ＧａＮ膜に発生する圧縮熱応力によって、冷却中のＧａＮ膜にマイクロクラックが発生するようなことがあってはならない。従って、マイクロクラックは、ＧａＮ成長中且つ冷却前に製造されなければならない。
成長中のＧａＮ膜のマイクロクラックは、引っ張り応力が成長中のＧａＮ膜に発生することを示唆している。本発明者らは、ＧａＮ成長中のマイクロクラックの原因に関するいかなる特定の理論にも拘束されることはない。しかしながら、引っ張り応力は、分析に用いられるＡｌＮ層に関連付けることができるか、使用するＨＶＰＥ成長条件に関連付けることができるか、或いは一般的に、ＨＶＰＥによるＧａＮ成長に共通するものとすることができる。数例にクラックが記載されているが、ＨＶＰＥによるＧａＮ成長における先行技術による教示の多くは、成長中のＧａＮ膜におけるマイクロクラックの形成を示していない。先行技術には、ＨＶＰＥによるＧａＮの成長中にマイクロクラックを除去する方法の教示もない。
ＨＶＰＥによるＧａＮの成長中に形成されるマイクロクラックを除去するために、本発明者らは、ＡｌＮによって被覆されるサファイアの上における種々の成長条件でのＧａＮ成長を、ＧａＣｌ流量又は分圧（分圧は塩酸（ＨＣｌ）の流量によって導出することができる）、ＮＨ３流量又は分圧、成長温度のような成長パラメータ、及び成長速度及びＶ／ＩＩＩ比率（例えば、ＮＨ３／ＨＣｌ比）のような関連変数を変化させることにより、体系的に調査した。この例では、Ｖ／ＩＩＩ比率はＮＨ３／ＨＣｌ流量の比である。成長速度は通常、ＨＣｌ流量に直接関連するＧａＣｌ分圧に比例する。本発明者らは、表面モルフォロジーが、成長温度、成長速度、及びアンモニア分圧（又は、Ｖ／ＩＩＩ比率）によって大きく変化することを見出した。ＨＶＰＥによる「最適な」ＧａＮ成長条件を、ＡｌＮ被覆サファイア基板の上に平滑なクラックの無い薄いＧａＮ膜（例えば、３ミクロン以下未満の厚さを有する）が生成される条件とすると、このような「最適な」条件で成長する厚いＧａＮ膜（例えば、２０ミクロン以上の厚さを有する）にはマイクロクラックが発生する。「最適な」成長条件よりも高い成長温度、及び／又は低いＶ／ＩＩＩ比率という条件で成長するＧａＮ膜には、相対的に高い密度のクラックが発生する。これとは異なり、若干低い成長温度、及び／又は高いＶ／ＩＩＩ比率という条件で成長するＧａＮ膜にはクラックが発生しないが、肉眼で見えるピットが表面に発生する。
一定の成長温度及びＧａＣｌ分圧では、ＮＨ３分圧を高くすることにより、マイクロクラックの発生機構、及び表面モルフォロジーを大きく変えることができる。成長時間が一定の（膜厚が同じように約１００ミクロンとなる）場合、ＨＶＰＥにより製造されるＧａＮ表面モルフォロジーは、低いＮＨ３分圧におけるヒロック及びマイクロクラックが発生する平滑なモルフォロジーから、中程度のＮＨ３分圧におけるピットで覆われた表面に徐々に変化し、最終的に、高いＮＨ３分圧における多結晶材料に変化する。ＧａＮ膜がピットで覆われる場合、成長中のマイクロクラックは無くすことができる。以下の実施例２〜４は、ＮＨ３分圧（Ｖ／ＩＩＩ比率）が表面モルフォロジーに与える影響を示している。
実施例２：低いＮＨ３分圧条件でのＧａＮ成長
この実施例では、本発明者らは、ＧａＮ膜を低いＮＨ３分圧条件（低いＶ／ＩＩＩ比率）で成長させた。ＡｌＮによって被覆される２インチサファイア基板を使用した。ＡｌＮ被覆サファイア基板をＨＶＰＥ反応装置に搬入し、前述の手順を使用してＧａＮ膜を成長させた。成長速度は約８７．５ミクロン／時間であり、ＧａＣｌ分圧は約０．７３Ｔｏｒｒであり、ＮＨ３分圧は約１９．５Ｔｏｒｒであり、Ｖ／ＩＩＩ比率は約２６であり、成長温度は約９５０℃であった。成長時間は５分であった。成長したＧａＮ膜は平滑な表面を持ち、透明であった。しかしながら、ＧａＮ膜にマイクロクラックが発生した。図６は、ＧａＮ膜の表面の光学顕微鏡写真を示し、膜のマイクロクラックを示している。ｘ線回折法によるロッキングカーブの測定によって、膜のＦＷＨＭ値が３００秒角であることによりＧａＮ膜の単結晶性を確認した。低いＮＨ３分圧条件でマイクロクラックを生じる膜に関して観察される傾向は、一定範囲の成長速度及び温度で同じであった。マイクロクラックの発生を防止するために必要なＮＨ３の分圧は、温度の上昇と共に上昇する。
実施例３：中程度のＮＨ３分圧条件でのＧａＮ成長
この実施例では、本発明者らは、中程度のＮＨ３分圧条件（中程度のＶ／ＩＩＩ比率）でＧａＮ膜を成長させた。ＡｌＮによって被覆される２インチサファイア基板を使用した。ＡｌＮ被覆サファイア基板をＨＶＰＥ反応装置に搬入し、前述の手順を使用してＧａＮ膜を成長させた。成長速度は約３２０ミクロン／時間であり、ＧａＣｌ分圧は約１．８Ｔｏｒｒであり、ＮＨ３分圧は約１１２．８Ｔｏｒｒであり、Ｖ／ＩＩＩ比率は約５８であり、成長温度は約９９０℃であった。成長時間は２０分であった。光学顕微鏡分析では、ＧａＮ表面がピットで覆われていることが観察された。図７は、ＧａＮ膜の表面の光学顕微鏡写真を示している。ＧａＮ膜表面はピットで覆われているが、この膜はそれでもエピタキシャル単結晶膜であり、このことは、ｘ線回折法によるロッキングカーブの測定によって、膜のＦＷＨＭ値が４００秒角であることにより確認される。膜のＦＷＨＭ値が大きいことは、Ｘ線回折ピークを広げることが既知であるサンプルの曲率に一部起因している。
実施例４：高いＮＨ３分圧条件でのＧａＮ成長
この実施例では、本発明者らは、ＧａＮ膜を高いＮＨ３分圧条件（高いＶ／ＩＩＩ比率）で成長させた。ＡｌＮによって被覆される２インチサファイア基板を使用した。ＡｌＮ被覆サファイア基板をＨＶＰＥ反応装置に搬入し、前述の手順を使用してＧａＮ膜を成長させた。成長速度は約３２０ミクロン／時間であり、ＧａＣｌ分圧は約１．８Ｔｏｒｒであり、ＮＨ３分圧は約１３５Ｔｏｒｒであり、Ｖ／ＩＩＩ比率は約７５であり、成長温度は約９９０℃であった。成長時間は６０分であった。成長したＧａＮ膜は粗い表面を持ち、明るい褐色を呈した。図８は、ＧａＮ膜の表面の光学顕微鏡写真を示し、多くのグレインを示している。ｘ線回折法によるロッキングカーブの測定によって、膜が多結晶であることが確認された。
表面モルフォロジーの同様の変化が、他の条件を一定としたときの成長温度、又は他の条件を一定としたときの成長速度で観察された。ＧａＣｌ分圧及びＮＨ３分圧が一定（成長速度及びＶ／ＩＩＩ比率が一定）の条件では、成長温度を低くすることにより、成長モルフォロジーが、平滑なヒロック構造からピット表面モルフォロジーに変化し、最終的に多結晶が成長した形態に変化する。同様に、成長温度及びＶ／ＩＩＩ比率が一定の条件では、成長速度を速くする（ＧａＣｌ分圧及びＮＨ３分圧の両方を高くすることにより）ことにより、表面モルフォロジーが、ピットの無い平滑な表面からピット表面に変化し、最終的に多結晶形態に変化する。
ピット表面モルフォロジーによって、成長中のＧａＮ膜のマイクロクラックが無くなるので、本発明者らは、ピットモルフォロジーを生成できる成長条件について鋭意分析した。更に本発明者らは、ピット発生数割合を、ピットで覆われる表面積の割合として定義した。通常、１００ミクロンの厚さのＧａＮ膜が、一定の条件でＡｌＮ被覆サファイア基板の上に成長する場合、ＧａＮ膜のピット発生数割合が３０％を超えることにより、成長によるマイクロクラックを無くすことができる。本発明者らは、複数の成長温度に対応する成長時のＮＨ３分圧の関数としてピット発生数割合を評価した。図９は、１、０５０℃〜１、１００℃の成長炉温度において、ＡｌＮ被覆サファイア基板の上に成長する１００ミクロンの厚さのＧａＮ膜のピット発生数割合が、ＮＨ３流量によって変わる様子を示している。この分析における成長速度は約３００ミクロン／時間であり、膜厚は約１００ミクロンであった。低い成長温度では、ＮＨ３分圧のわずかな変化によって、ピット発生数割合が大きく変化するが、高い成長温度では、ＮＨ３分圧に変化が生じても、ピット発生数割合の変化は小さい。これは、成長モルフォロジーが高い成長温度におけるよりも低い成長温度においてＮＨ３分圧による影響を受け易いことを示唆している。
厚いＧａＮ膜／ＧａＮ成長
ピット表面モルフォロジーが製造される条件で、ＨＶＰＥによりＧａＮを成長させることにより、ＧａＮのマイクロクラックを成長中に無くすことができるということが判明した後、本発明者らは、成長時間を長くして厚い膜を成長させた。しかしながら、本発明者らは、ピットが発生する殆どの成長条件に関して、成長時間を長くすることにより、多結晶材料が徐々に製造されることを見出した。図１０ａは、ピットが発生する成長条件（成長速度：１１０ミクロン／時間、成長時間：２４時間、成長温度：約９４０℃、及びＶ／ＩＩＩ比率：約４８）で成長させた２．６４ｍｍ（２、６４０ミクロン）の厚さのＧａＮ膜の光学顕微鏡写真である。ＨＶＰＥによるＧａＮ膜は、ピットによって膜の約６０％が覆われている。図１０ｂは、図１０ａに示す膜と同じ条件であるが、２４時間だけ長い条件で成長させたＧａＮ膜の光学顕微鏡写真である。表面材料は多結晶材料である。光学顕微鏡写真による断面分析により、成長後約３０時間経過した時点でＧａＮ成長表面が多結晶材料の核を生成したことが示唆された。先行技術は、成長時間が長くなることに伴う成長モルフォロジーの不安定性と、この問題の解決法を教示していない。
本発明者らは、ＨＶＰＥによりＧａＮを長い時間に亘って成長させている間にＧａＮ表面モルフォロジーが悪化する問題を解決するために幾つかの計画を立案した。本発明者らは、ピットのサイズが通常、ＧａＮ成長時間と共に大きくなり、ＧａＮ成長表面が最終的に多結晶材料の核生成を誘発することを見出した。ピット表面モルフォロジーを生成する成長パラメータ（成長速度、成長温度、アンモニア分圧、及びＶ／ＩＩＩ比率）のウィンドウ幅は広いので、ピットサイズがＧａＮ成長時間と共に大きくならない条件が存在し得る。本発明者らは、ピット表面モルフォロジーを利用してＧａＮ成長を体系的に分析した。表面上の種々のピットのサイズは同じではなく、且つ通常、正規分布曲線に従って分布することに注目されたい。複数のピットサイズ分布が一つの膜に対応して存在することがあり、例えば１つの分布曲線が小さい方のピットに対応して存在し、１つの分布曲線が大きい方のピットに対応して存在する。
実験を以下のようにして行なった。成長の第１段階では、ＡｌＮ被覆サファイア基板の上において、ピット製造条件で、成長速度に応じた１〜４時間のいずれかの時間に亘ってピット発生ＧａＮ層を成長させた。次に、第２段階で成長条件を変更し、更に時間をかけて成長を進行させることができた。ピットサイズ及びピットサイズの成長速度を分析した。本発明者らは、第１段階で製造されるピットが、第２段階の成長条件に従って第２段階の間に大きくなることを見出した。ピットへの充填を完全に行なうことにより高い成長温度、低い成長温度、低いアンモニア分圧、或いはこれらの条件を組み合わせた条件で、第２段階においてピットの無いＧａＮ膜を製造することができる。ピットサイズは維持することができるか、又は第２段階での成長条件が第１段階での成長条件に近い場合には大きくすることができる。
図１１は、複数の成長条件に対応するピットサイズ対成長時間の関係を示している。３２０ミクロン／時間の成長速度、約１０のＶ／ＩＩＩ比率、及び１０００℃の成長温度という成長条件で、ピットのサイズを維持したか、又は成長時間を長くして若干小さくした。３２０ミクロン／時間の成長速度、約１２のＶ／ＩＩＩ比率、及び１０００℃の成長温度という別の成長条件では、ピットサイズは成長時間とともに直線的に大きくなる。ここで議論する成長条件は、使用するＨＶＰＥ反応装置に固有の条件である。厳密な条件は、異なるタイプの反応装置構成を使用する場合に変化させることができる。しかしながら、全体的な傾向が同様になるようにする必要がある。
ＧａＮバルク結晶成長
次に、本発明の実施形態に従って、ＧａＮバルク結晶をサファイア基板の上に成長させる複数の方法について説明する。概括すると、本方法は、先行技術では示唆されなかったＨＶＰＥによるＧａＮ成長の、上記複数の態様を含む。第１に、再現可能にＧａＮ単結晶膜の核を生成するために、一部の実施形態では、高温スパッタ成長により製造される薄いエピタキシャル単結晶窒化物層（例えば、ＡｌＮ）を利用する。第２に、ＨＶＰＥ（水素化物気相エピタキシー）成長中のＧａＮ膜のマイクロクラックを防止するために、ピット表面モルフォロジーが製造される成長条件を利用する。第３に、異なる成長条件を用いるマルチステップを利用して、バルク結晶成長中の表面モルフォロジーを制御する。
一部の実施形態におけるＧａＮバルク結晶成長には、一般に３つの主要段階がある。即ち、窒化物で被覆される基板又はベア基板の上で核生成を行なってピット表面モルフォロジーを製造し、成長条件を核生成段階からバルク成長段階に遷移し、バルク成長を行なう。各段階は一つ以上のステップを含むことができる。各ステップにおける成長パラメータは一定に維持するか、直線的に変化させるか、又は階段的に変化させることができる。
図１２は、本開示において説明される方法に従って製造されるバルク結晶構造１２００の一例を示している。バルク結晶構造１２００は、基板１２０４、ＩＩＩ族窒化物（例えば、ＡｌＮ）のようなエピタキシャル窒化物層１２０８、ＧａＮ核形成層１２１２、ＧａＮ遷移層１２１６、及びＧａＮバルク層又は結晶１２２０を含む。これらの異なるＧａＮ層１２１２、１２１６、及び１２２０は、異なる成長条件で成長させることができる。ＧａＮ核形成層１２１２は、成長中のマイクロクラックを防止し、ＧａＮ遷移層１２１６は、ＧａＮバルク結晶成長において成長中の結晶の表面モルフォロジーを安定させる。異なるＧａＮ層１２１２、１２１６、及び１２２０の間の遷移は徐々に行なわれるようにすることができる。即ち、異なるＧａＮ層１２１２、１２１６、及び１２２０の間に、明確に判別することができる界面が現われないようにすることができる。
一部の実施形態では、基板１２０４の特性寸法（例えば、直径）は、約２インチ以上とすることができる。他の実施例では、基板１２０４は約３インチ以上又は約４インチ以上とすることができるか、或いは約１２インチ以上等、他のいずれかの適切なサイズとすることができる。基板１２０４はサファイア（Ａｌ２Ｏ３）とすることができるが、他の適切な単結晶基板１２０４を利用することができる。適切な基板１２０４の非制限的な例として、サファイア、炭化シリコン、砒化ガリウム、酸化亜鉛、シリコン、スピネル（尖晶石）、ガリウム酸リチウム、アルミン酸リチウムなどを挙げることができる。
ＡｌＮのようなエピタキシャル窒化物層１２０８は、基板１２０４の上に、アンモニア雰囲気中での基板１２０４に対する高温スパッタリング、有機金属気相成長、分子線エピタキシー、水素化物気相エピタキシー、又は高温アニールのような適切な方法により堆積させることができる。一実施例では、ＡｌＮ層１２０８の厚さは、約０．０５〜約１０ミクロンである。別の実施例では、ＡｌＮ層１２０８の厚さは、約０．５〜２ミクロンである。別の実施例では、ＡｌＮ層１２０８の厚さは、約０．５〜１．５ミクロンである。ＡｌＮ層１２０８は単結晶ＧａＮ膜成長のテンプレートとして機能する。
ＧａＮ核形成層１２１２は、後続の成長を行なっている間のマイクロクラックを防止する。核生成段階において成長するＧａＮ膜１２１２の厚さは約５〜約１００ミクロンとすることができる。他の実施例では、厚さは約１０〜約５０ミクロンである。ピットで覆われる表面の割合として定義される核形成層１２１２のピット発生数割合は、約５０％超とすることができる。他の実施例では、ピット発生数割合は約７５％超である。他の実施例では、ピット発生数割合は約９０％超である。核形成層１２１２のピットの直径は約５〜約５０ミクロンとすることができる。他の実施例では、ピットの直径は約１０〜約３０ミクロンである。核生成段階に関する成長条件は、ピット表面モルフォロジーが選択的に製造されるような条件である。このような条件は、例えば殆どピットが無く、且つクラックの無い平滑な薄膜（例えば、３ミクロン以下の厚さを有する）が製造されるが、マイクロクラックを生じる薄膜（例えば、２０ミクロン以上の厚さを有する）が製造されるような「最適な」薄膜成長条件よりも速い成長速度、及び／又は多いアンモニア流量、及び／又は低い成長温度である。上に提示した実施例１は、薄膜のために最適化された成長条件の例である。薄膜（≦３μｍ）を成長させる場合、通常この最適な薄膜成長条件によってクラックの無い膜が製造されるのに対し、厚膜（≧２０μｍ）を成長させる場合、通常最適な成長条件によってマイクロクラックを生じる膜が製造される。
核形成層の成長中、成長ＧａＮ結晶の表面モルフォロジーは常に変化している。例えば、ピットのサイズが増大している。所定の成長温度に関して、所望の結果を得るために、好適な成長速度、アンモニア分圧、Ｖ／ＩＩＩ比率、及び厚さが存在する。一例として、成長温度が９４０℃の場合、核生成のための成長速度は、約１７〜１８のＶ／ＩＩＩ比率のときに約１９０〜２００μｍ／時間とすることができる。この場合、１５〜２０μｍの厚さが所望の結果を得るための厚さであることが判明している。別の例として、成長温度が９８０℃の場合、核生成のための成長速度は、約５０のＶ／ＩＩＩ比率のときに約２５０μｍ／時間とすることができ、この場合、２５〜３０μｍの厚さで同様の結果が得られることが判明している。ＧａＮ膜が核生成の成長条件で成長し続ける場合、ＧａＮ膜は最終的に多結晶になる。最適な核生成を行なうための特定の条件は、異なる反応装置構造を用いる場合変更することができる。
一実施形態では、核生成段階における成長温度は、約９００℃〜約１０００℃、核生成段階におけるＶ／ＩＩＩ比率は約１０〜約１００、核生成段階における成長速度は約５０μｍ／時間〜約５００μｍ／時間である。一部の実施形態では、これらの成長条件の内の一つ以上が、核生成段階の間に、前述の範囲の内該当する一つの範囲に含まれる一又は複数の値で一定又はほぼ一定に維持される。他の実施形態では、核生成段階の間に、前述の範囲の内該当する一つの範囲に含まれる値の間でこれらの成長条件の内の一つ以上を変更する（例えば、段階的に又は直線的に変える）。
ＧａＮ遷移層１２１６の目的は、非常にピットの多い核生成形態から、成長時間と共に安定するモルフォロジーへと、成長モルフォロジーを変化させることである。遷移層１２１６は、成長ＧａＮ結晶の表面モルフォロジーを非常にピットの多い表面からピットの少ない表面に徐々に変えるような、別の成長条件で成長させてもよい。安定なモルフォロジーは、ピットが無い形態のモルフォロジーとすることができるか、又は成長時間を延ばしてもピットが大きくならない成長条件によるピット表面とすることも、或いはファセットで殆どが覆われる表面とすることができ、この場合、ファセットがピットの側壁である。一部の実施形態では、ピットの密度は、ＧａＮ遷移層１２１６が成長している間に徐々に低下する。一実施例では、遷移層１２１６の厚さは、約５０〜約１０００ミクロン（又は、約０．０５〜約１ｍｍ）とすることができる。
一実施形態では、遷移層１２１６の成長中の成長ＧａＮ結晶の表面モルフォロジーは、核形成層１２１２の非常にピットの多い表面から、殆どピットの無い表面まで変化する。ＧａＮ遷移層１２１６の成長中の成長ＧａＮ結晶の表面モルフォロジーのこのような変化は、ピットが発生する成長条件からピットが発生し難い成長条件へと成長条件を変更することにより行なわれる。この処理は、成長温度を高くすることにより、及び／又はＮＨ３分圧を低くすることにより、及び／又は成長速度を遅くすることにより行なうことができる。遷移層成長中の成長パラメータは、段階的又は直線的に変えることができる。成長結晶のモルフォロジーは、遷移層１２１６の成長中に変化している。
一実施形態では、遷移段階の成長温度は約９２０℃〜約１１００℃であり、遷移段階のＶ／ＩＩＩ比率は約８〜約８０であり、遷移段階の成長速度は約５０μｍ／時間〜約５５０μｍ／時間である。一部の実施形態では、これらの成長条件の内の一つ以上が、遷移段階の間、前述の範囲の内の該当する一つの範囲に含まれる一つ又は複数の値で一定又はほぼ一定に維持される。他の実施形態では、これらの成長条件の内の一つ以上を、遷移段階の間に、前述の範囲の内の該当する一つの範囲に含まれる複数の値の間で変更することができる（例えば、段階的に又は直線的に変える）。
バルク成長層１２２０は、遷移層１２１６の上に成長するもので、ＧａＮ結晶の大部分が成長するところである。一部の実施形態では、成長ＧａＮ結晶の表面モルフォロジーは、バルク成長ステップの間は殆ど変化しない。成長条件は、ＧａＮ表面モルフォロジーが、長時間に亘る成長中に悪化することがないという基準に基づいて選択される。一実施例では、バルク成長層１２２０は約１ｍｍ超の厚さである。他の実施例では、バルク成長層１２２０は約２ｍｍ超の厚さである。他の実施例では、バルク成長層１２２０は約５ｍｍ超の厚さである。他の実施例では、バルク成長層１２２０は約１ｃｍ超の厚さである。他の実施例では、バルク成長層１２２０は約２ｃｍ超の厚さである。他の実施例では、バルク成長層１２２０は約５ｃｍ超の厚さである。成長条件は、バルク成長段階の間一定に維持することができる。別の構成として、成長条件を小さな傾きで直線的に変化させることにより、反応装置の壁への余分なＧａＮの堆積に関する成長時の全ての局所的な化学反応変化、温度変化、又は成長中の成長環境の他の変化を補正することができる。
一部の実施形態では、バルク成長段階におけるバルク層１２２０の表面モルフォロジーは、殆どピットの無い平滑な形態とすることができる。この場合、遷移層１２１６によってピットを完全に無くすことができる。選択されるバルク成長条件は、このようなモルフォロジーがバルク層成長の全期間に亘って維持されるように作用する。
図１３は、本実施形態にり、基板１２０４上にＧａＮバルク結晶を成長させる種々のステップにおいてＧａＮ表面モルフォロジー（断面）が変化する様子を示している。ＧａＮ核形成層１２１２が成長した後、ＧａＮ核形成層１２１２の表面１３１２にピットが発生する。ＧａＮ遷移層１２１６の成長中、成長ＧａＮ結晶表面のピットサイズ及びピット密度が徐々に小さくなる。遷移層１２１６が成長した後、これらのピットが無くなり、ピットの無い表面１３１６が製造される。バルク成長ステップの間、このようなピットの無い表面モルフォロジーは、この実施例のバルク層１２２０のピットの無い表面が示すように維持される。
他の実施形態では、成長中のバルク層１２２０の表面モルフォロジーは、相当数のピットを有し得る。成長条件は、バルク層が成長している間に亘ってピットサイズが維持されるように選択することができる。
他の実施形態では、成長中のバルク層１２２０の表面モルフォロジーは、ファセット面によって完全に覆われる。これらのファセット面は、遷移層の成長中にピットが成長し、結合することにより製造される。この場合、遷移層の成長中に、成長ＧａＮ結晶の表面モルフォロジーは、小ピットが高密度で発生する核形成層成長から、大ピットが低密度で発生する表面に変化する。遷移層成長の最終段階では、表面はピットによってほぼ完全に覆われる。表面の殆どの部分が、ピットの種々のファセット面を含み、この表面はファセット表面と呼ばれる。これらのピットのファセット面は通常、（１０−１１）、（１０−１２）、（１１−２１）、（１１−２２）の結晶面、及び他の面を有する。バルク成長中、これらのファセット面は維持される。選択する成長条件によって、多結晶グレインの核生成がピットの底面で起こる現象を防止し、更にファセット表面モルフォロジーを維持する。
図１４は、本実施例による表面モルフォロジーの成長中の変化を示している。核形成層１２１２が成長した後、表面１３１２が高密度の小ピットによって覆われる。ＧａＮ遷移層１２１６の成長中、一部の小ピットへは徐々に充填され、一部のピットは結合し、一部のピットは大きく成長する。遷移層１２１６が成長した後、これらのピットが結合し、成長して、ファセット表面モルフォロジー１４１６が形成される。本実施例のバルク層１２２０のファセット表面１４２０が示すように、バルク成長中、ファセット表面モルフォロジーは維持される。隆起１４２８の間の距離として定義されるファセット面１４２４の間隔は、２ｍｍ未満とすることができる。他の実施例では、間隔は１ｍｍ未満である。他の実施例では、間隔は約０．５〜約２ｍｍである。
一実施形態では、バルク成長段階の成長温度は約９５０〜約１１００℃であり、バルク成長段階のＶ／ＩＩＩ比率は約５〜約５０であり、バルク成長段階の成長速度は約５０μｍ／時間〜約５００μｍ／時間である。一部の実施形態では、これらの成長条件の内の一つ以上が、バルク成長段階の間に亘り、前述の範囲の内の該当する一つの範囲に含まれる一又は複数の値で一定又はほぼ一定に維持される。他の実施形態では、これらの成長条件の内の一つ以上が、バルク成長段階の間に亘り、前述の範囲の内の該当する一つの範囲に含まれる複数の値の間で変更することができる（例えば、段階的に又は直線的に変える）。
一部の実施形態では、バルク成長中に不純物が導入されることがなく、且つ全ての気体ソースが純化されて高純度ＧａＮ結晶が得られる。一部の実施例では、高純度ＧａＮ層１２２０の不純物濃度は１０１７ｃｍ−３未満である。他の実施例では、不純物濃度は１０１６ｃｍ−３未満である。他の実施例では、不純物濃度は１０１５ｃｍ−３未満である。
別の構成として、他の実施形態では、バルク成長中に、シリコン（例えば、シランとして導入される）又は酸素のようなｎ型不純物が導入されて、ｎ型ＧａＮ結晶が製造される。不純物の導入は、ＧａＮ成長のいずれの段階でも行なうことができる。成長条件は、ｎ型ドーパントを導入する場合、若干変更することができる。一部の実施例では、ｎ型ＧａＮバルク層１２２０の電子濃度は約１０１７ｃｍ−３超である。他の実施例では、電子濃度は約１０１８ｃｍ−３超である。他の実施例では、電子濃度は約１０１９ｃｍ−３超である。一部の実施例では、ｎ型ＧａＮ層１２２０の抵抗率は約０．１Ω−ｃｍ未満である。他の実施例では、抵抗率は約０．０１Ω−ｃｍ未満である。他の実施例では、抵抗率は約０．００１Ω−ｃｍ未満である。
他の実施形態では、ＧａＮバルク結晶は、マグネシウム（Ｍｇ）のようなｐ型不純物を導入することによりｐ型にドープすることができる。Ｍｇは、金属−有機化合物として導入することができる。Ｍｇはまた、Ｍｇ金属を石英反応室で加熱し、Ｍｇを堆積ゾーンにキャリアガスで流し込むことによりＭｇ蒸気として導入することができる。ｐ型ドーパントを導入する場合、成長条件は若干変更することができる。一部の実施例では、ｐ型ＧａＮバルク層１２２０の正孔濃度は約１０１７ｃｍ−３超である。他の実施例では、正孔濃度は約１０１８ｃｍ−３超である。他の実施例では、正孔濃度は約１０１９ｃｍ−３超である。一部の実施例では、ｐ型ＧａＮ層１２２０の抵抗率は約０．１Ω−ｃｍ未満である。他の実施例では、抵抗率は約０．０１Ω−ｃｍ未満である。他の実施例では、抵抗率は約０．００１Ω−ｃｍ未満である。
他の実施形態では、ＧａＮバルク結晶は、深い準位を持つアクセプターを導入することにより、半絶縁性（ＳＩ）材料となるように製造することもできる。鉄、コバルト、ニッケル、マンガン、及び亜鉛のような遷移金属は、深い準位のアクセプター性の準位を製造する性質を有する。遷移金属は、金属−有機化合物として、又は例えば鉄金属を塩酸と反応させることにより製造される金属−塩素化合物として、堆積ゾーンに導入することができる。鉄を深い準位のアクセプターとして使用する場合、フェロセンガスをＨＶＰＥ反応装置に導入することができる。成長条件は、遷移金属ドーパントを導入する場合、若干変更することができる。ＧａＮバルク層１２２０の遷移金属の濃度は約１０１６〜約１０２０ｃｍ−３とすることができる。他の実施例では、遷移金属の濃度は約１０１７〜約１０１９ｃｍ−３である。他の実施例では、遷移金属の濃度は約１０１８ｃｍ−３である。半絶縁性ＧａＮバルク層１２２０の室温での抵抗率は約１０６Ω−ｃｍ超とすることができる。他の実施例では、抵抗率は約１０７Ω−ｃｍ超である。他の実施例では、抵抗率は約１０８Ω−ｃｍである。
ＧａＮバルク結晶を基板１２０４の上に成長させた後、結晶を大気温度にまで冷却することができる。バルク結晶をグラインディングして、大きな面取り部及び小さな面取り部を有する、約２インチ以上、又は一部の特定の実施例では、約２インチ、約３インチ、約４インチ、約６インチ、約８インチ、又は約１２インチ等の所望のサイズに製造することができる。次に、グラインディングを施したブールをワイヤーソー又は他の適切な方法を使用してスライスすることにより、複数のウェハとすることができる。基板１２０４及びＧａＮ核生成材料１２１２は廃棄することができる。一部の実施例では、基板１２０４をＧａＮバルク結晶から剥離することができる。基板１２０４をバルク結晶に取り付けるかどうかに関係なく、ウェハ化プロセスは同じとすることができる。
ＧａＮバルク結晶をスライスして複数のウェハとする前に、結晶を特定の結晶方位に傾けることができる。ＧａＮウェハは、結晶学的な規則性のある面に近い傾きを持つ面とすることができる。ＧａＮウェハは、例えばＣ面、Ａ面、Ｍ面、又は（１０−１ｎ）面（ｎ＝１、２、３、４、５）の組、或いは（１１−２ｎ）面（ｎ＝１、２、３、４、５）の組とすることができる。ＧａＮ結晶の回転対称であるので、各（１０−１ｎ）面及び各（１１−２ｎ）面は６つの同様の面のグループを表わす。
スライスしたＧａＮウェハを機械的にポリッシングして、特定のウェハ厚さとすることができる。表面下のダメージを除去するために、最終ステップでウェハを化学的且つ機械的にポリッシングすることができる。反応性イオンエッチング又は誘導結合プラズマエッチングを使用して、ダメージ表面層を除去することもできる。別の構成として、又は追加する形で、他の適切な表面仕上げ方法を用いることができる。
本発明の実施形態に従って作製されるＧａＮウェハは高い結晶品質を示す。結晶品質は、ロッキングカーブの測定のようなｘ線回折法によって測定することができる。ＧａＮ（０００２）反射の半値幅（ＦＷＨＭ）は、３００秒角未満とすることができる。他の実施例では、ＦＷＨＭは２００秒角未満である。他の実施例では、ＦＷＨＭは１００秒角未満である。他の実施例では、ＦＷＨＭは５０秒角未満である。一部の実施例では、ＧａＮウェハの顕微鏡による結晶欠陥、及び特に平均転位密度は約１０７ｃｍ−２未満である。他の実施例では、転位密度は約１０６ｃｍ−２未満である。他の実施例では、転位密度は約１０５ｃｍ−２未満である。他の実施例では、転位密度は約１０４ｃｍ−２未満である。他の実施例では、転位密度は約１０３ｃｍ−２未満である。
本発明の一部の実施形態は、以下の例示的且つ非制限的な例によって一層深く理解される。
実施例５：半絶縁性ＧａＮブールの成長
この実施例では、半絶縁性ＧａＮブールについて説明する。サファイアを開始基板として使用した。米国特許第６７８４０８５号に開示されるスパッタリング法を使用して、約０．７μｍの厚さのＡｌＮ層をサファイア基板上に成長させて核形成層として使用し、ＨＶＰＥによるＧａＮ成長を行なった。Ｘ線回折法を使用してＡｌＮ膜が単結晶であることを検証した。前述した縦型ＨＶＰＥシステム１００（図１）にＡｌＮ／サファイア構造を搬入し、ＧａＮ成長を開始した。
図１５は、半絶縁性ＧａＮバルク基板又はブールを成長させるプロセス１５００の一例を示しており、この図には、核生成段階１５２２、遷移段階１５２６、及びバルク成長段階１５３０における温度１５０４、ＮＨ３流量１５０８、及びＨＣｌ流量１５１２が含まれる。バルク成長プロセス１５００では、ＡｌＮにより被覆され、且つ粗い表面モルフォロジーを有するサファイア基板に対して核生成ステップ１５２２を行ない、遷移ステップ１５２６において成長条件を核生成段階１５２２からバルク成長段階１５３０に遷移させ、バルク成長ステップ１５３０を行なった。
１８μｍの厚さ及びピットモルフォロジーを有し、バルク層よりも速い成長速度、及び低い成長温度で成長する層により核形成層を構成した。核形成層の成長速度は約２２５ミクロン／時間であり、成長時間は約５分であり、成長温度は約９５５℃であり、Ｖ／ＩＩＩ比率は約１５であった。
バルク成長への遷移では、２つの層を製造した。約７μｍ厚さの第１層を非常に低い成長速度で成長させ、初期核形成層よりもピットがわずかに少ない表面モルフォロジーを得た。成長速度は約５０ミクロン／時間であり、成長時間は約８分であり、成長温度は約９５５℃であり、Ｖ／ＩＩＩ比率は約６０であった。約８００μｍ厚さの層により第２遷移層を構成し、測定上は成長ピットが認められない表面を得た。成長速度は約１００ミクロン／時間であり、成長時間は約８時間であり、成長温度は約９７０℃であった。遷移層の成長中、アンモニア流量（従って、Ｖ／ＩＩＩ比率）を徐々に小さくして、バルク成長の所望の条件を達成した。最初のＶ／ＩＩＩ比率は約２８であり、途中の約４時間の間に亘って約１６にまで小さくした。更に、遷移層の成長中、フェロセンを成長反応炉に導入して、鉄を補償不純物として取り込み、半絶縁性を達成した。鉄濃度は約１×１０１８ｃｍ−３であった。遷移層及びバルク層の両方に関する成長の残りの部分を行なっている間、フェロセン流量を一定に保持した。
遷移層に続いて、バルク成長層を成長させた。バルク層は少なくとも２４時間に亘って、遷移層の最終段階での成長条件で成長させた。最終的な成長速度及び成長温度に応じて、ＮＨ３流量、温度、又は成長速度、或いはこれらの３つのパラメータの組み合わせを調整し、ピットの成長又はマイクロクラックの進行を防止した。
成長シーケンスの完了後、結果として得られたＧａＮ／サファイア２重層を室温まで、約６℃／分の冷却速度で冷却した。冷却プロセス中、サファイア基板をＧａＮ／サファイア２重層から完全に剥離させて、自立型ＧａＮ基板又はブールを形成した。この実施例におけるＧａＮ基板は直径が３インチであり、基板の厚さは約３．６ｍｍであった。図１６は、この実施例で得られるＧａＮ基板の上面図を示す光学写真である。ブールの表面には依然として数個のピットが残っていた。ＧａＮブールをスライスして４枚のスライスにし、ポリッシングして鏡面に仕上げてピットを除去した。これらのウェハに更に化学的機械研磨ステップを施して、表面ダメージ及び表面下ダメージを除去した。
成長したＧａＮ結晶の結晶欠陥は非常に少なかった。ＧａＮブールをスライスして複数枚のウェハを作製した。図１７は、室温でのカソードルミネッセンス（ＣＬ）撮影により測定した鉄ドープ半絶縁性ＧａＮ結晶の転位密度を示している（パンクロマティック画像）。ＣＬ撮影プロセスでは、電子ビームをサンプルにラスタースキャンし、発光強度を記録する。貫通転位のような結晶欠陥は、非輻射再結合中心として振る舞い、弱く発光するので、ＣＬ画像にダークスポットとして現われる。この方法を使用して、転位密度を測定して約５×１０４ｃｍ−２という低い値を得た。
この実施例で成長させたＧａＮ結晶の高い結晶品質は、ｘ線回折法によるロッキングカーブの測定によっても確認される。図１８は、（０００２）反射に対応するｘ線回折法によるロッキングカーブである。ＧａＮ（０００２）面からのロッキングカーブのＦＷＭＨは約９０秒角であり、ＧａＮの非対称（１０２）面からのロッキングカーブのＦＷＭＨは約１２０秒角であった。
鉄ドープＧａＮ結晶は半絶縁性である。１０ｍｍ×１０ｍｍのＧａＮ薄片をウェハ又はブールから切り出し、薄片の抵抗率をホール測定と、非接触抵抗率マッピング（ＣＯＲＥＭＡ）とにより測定した。図１９は、抵抗率及びキャリア濃度の、温度による変化を示している。サンプルの室温抵抗率は約２×１０８Ω−ｃｍ超であった。
図２０は、鉄ドープＧａＮブールから切り出される１０ｍｍ×１０ｍｍのＧａＮ基板をＣＯＲＥＭＡにより測定して得られる抵抗率マップである。平均室温抵抗率は約１×１０９Ω−ｃｍであり、サンプルで測定される最小抵抗率は約５×１０８Ω−ｃｍであった。ホール測定及びＣＯＲＥＭＡによる測定の両方の測定から、鉄ドープＧａＮウェハが半絶縁性であることが判明した。
実施例６：アンドープＧａＮブール成長
この実施例では、本発明者らは、高純度アンドープＧａＮ基板又はブールを成長させた本発明の別の実施形態を示す。サファイアを開始基板として使用した。米国特許第６７８４０８５号に開示されるスパッタリング法を使用して、サファイア基板上に約０．７μｍの厚さのＡｌＮ層を成長させて核形成層として使用し、ＨＶＰＥによるＧａＮ成長を行なった。Ｘ線回折法を使用してＡｌＮ膜が単結晶であることを検証した。前述の縦型ＨＶＰＥシステム１００（図１）にＡｌＮ／サファイア構造を搬入し、ＧａＮ成長を開始した。
図２１は、ピット表面モルフォロジーを有するアンドープＧａＮバルク基板又はブールを成長させるプロセス２１００の一例を示しており、この図には、核生成段階２１２２、遷移段階２１２６、及びバルク成長段階２１３０における温度２１０４、ＮＨ３流量２１０８、及びＨＣｌ流量２１１２が含まれる。バルク成長プロセス２１００では、ＡｌＮにより被覆され、且つ粗い表面モルフォロジーを有するサファイア基板に対して核生成ステップ２１２２を行ない、遷移ステップ２１２６を行なって成長条件を核生成段階２１２２からバルク成長段階２１３０に遷移させ、バルク成長ステップ２１３０を行なった。
１０μｍの厚さを有し、ピット表面モルフォロジーを有し、バルク成長ステップよりも低い温度及び速い成長速度で成長する層により核形成層を構成した。核形成層の成長速度は約１５０ミクロン／時間であり、成長時間は約５分であり、成長温度は約９５０℃であり、Ｖ／ＩＩＩ比率は約３０であった。核形成層の成長の最終段階では、表面は小ピットで殆ど覆われる。
バルク成長への遷移は、ＧａＮ結晶を遅い成長速度で成長させることにより行なうことができたが、この成長は、まずＨＣｌ流量を減らし、核形成層に関するものと同じ温度及びアンモニア流量を維持することにより行なった。遷移層の成長速度は約３０ミクロン／時間であり、成長時間は約８分であり、成長温度は約９５０℃であった。ＨＣｌ流量を減らし、アンモニア流量を同じ流量に維持したので、Ｖ／ＩＩＩ比率は当初約１５０であった。遷移層の第２段階の成長が行われている間に、Ｖ／ＩＩＩ比率が徐々に低下し、バルク成長の所望の条件が得られた。成長速度が上昇して約１００ミクロン／時間となり、成長温度が上昇して約９５５℃となり、Ｖ／ＩＩＩ比率が低下して約３０となった。遷移層の成長中に、成長ＧａＮ表面のピット密度が低下し、ピットが大きくなった。
遷移層を成長させた後、バルク層を成長させた。少なくとも１６時間に亘り、遷移層の成長の最終段階の成長条件でバルク層を成長させた。最終的な成長速度及び温度に応じて、ＮＨ３流量、温度、又は成長速度、或いはこれらの３つのパラメータの組み合わせを調整し、表面ピットによる被覆率、及びファセット成長モルフォロジーを維持した。
成長の完了後、結果として得られたＧａＮ／サファイア２重層を室温まで冷却した。冷却プロセス中、サファイア基板をＧａＮ／サファイア２重層から完全に剥離して、クラックの無い自立型ＧａＮ製品（基板、ブールなど）を製造した。図２２は、この例で得られるＧａＮ製品の光学写真である。ＧａＮ製品は直径が２インチであり、製品の厚さは約１．６ｍｍであった。製品の表面にはいくらかのピットが存在し、これらのピットはウェハのポリッシングプロセスの間に除去された。
自立型ＧａＮ製品をスライスして２枚のウェハとし、徐々に小さくなるダイヤモンドスラリーを用いる複数の段階において、機械的にラッピングし、ポリッシングすることによりこれらのウェハの前面を鏡面に仕上げた。裏面もラッピングにより光沢をなくした。任意で、裏面もポリッシングして鏡面に仕上げることができる。基板の前面及び裏面の両方をラッピング／ポリッシングするプロセスによって、最終形態のウェハでは、確実にウェハの厚さ変化が最小になり、且つ反りが最小になる。化学的機械研磨（ＣＭＰ）プロセスを最終ポリッシングステップとして使用し、この最終ポリッシングステップによってダメージの無い表面を製造した。別の構成として、又は追加する形で、他の適切な仕上げ方法を用いることができる。
ウェハの転位密度を、ＣＬ撮影技術を使用して測定した。図２３は、この実施例において作製されるウェハの領域のＣＬ画像であり、ウェハの転位密度が約８×１０６ｃｍ−２であったことを示している。
実施例７：平滑な表面モルフォロジーを有するＳｉドープ導電性ＧａＮブール
この実施例は、ｎ導電型となるようにＧａＮにシリコンをドープし、成長中のブールの表面をほぼピットの無い状態に維持した本発明の一実施形態を示す。サファイアを開始基板として使用した。米国特許第６７８４０８５号に開示されるスパッタリング法を使用して、約０．７μｍの厚さのＡｌＮ層をサファイア基板上に成長させて核形成層として使用し、ＨＶＰＥによるＧａＮ成長を行なった。Ｘ線回折法を使用してＡｌＮ膜が単結晶であることを検証した。ＡｌＮ／サファイア構造を、前に説明した縦型ＨＶＰＥシステム１００に搬入し、ＧａＮ成長を開始した。
図２４は、平滑な表面モルフォロジーを有するｎ型バルクＧａＮの成長プロセス２４００の一例を示し、この図には、核生成段階２４２２、遷移段階２４２６、及びバルク成長段階２４３０における温度２４０４、ＮＨ３流量２４０８、及びＨＣｌ流量２４１２が含まれる。バルク成長プロセス２４００では、ＡｌＮにより被覆され、且つ粗い表面モルフォロジーを有するサファイア基板に対して核生成ステップ２４２２を実行し、遷移ステップ２４２６を行なって、成長条件を核生成段階２４２２からバルク成長段階２４３０に遷移させ、バルク成長ステップ２４３０を行なった。［Ｓｉ］＝１〜５×１０１８ｃｍ−３を実現するために特定の流量及び濃度に設定されたシランを、核生成ステップ２４２２、遷移ステップ２４２６、及びバルク成長ステップ２４３０を行なっている間に成長システムに供給した。この例では、成長の温度を一定に維持すると共に、成長速度及びＶ／ＩＩＩ比率を変えて所望の核生成、遷移、及びバルク成長を行なった。
１４〜２０μｍの厚さを有し、且つバルク成長よりも高いＶ／ＩＩＩ比率で得られたピット表面モルフォロジーを有する層により核形成層を構成した。核形成層の成長速度は約３００ミクロン／時間であった。成長時間は約５分であり、成長温度は約１０００℃であり、Ｖ／ＩＩＩ比率は約７５であった。核形成層の成長の最終段階では、ＧａＮ膜の表面はピットにより覆われた。
バルク成長への遷移では、１６という更に低いＶ／ＩＩＩ比率を使用して平滑な表面モルフォロジーを達成し、バルク成長を行なった。成長速度は約３００μｍ／時間であった。成長時間は約２時間であり、成長温度は約１０００℃であった。遷移層の成長中、５分間にＶ／ＩＩＩ比率を徐々に低下させ、次に当該比率を一定に維持した。この遷移層の厚さは約６００μｍであり、この厚さによって、表面には、測定上、成長ピットは認められなかった。
遷移層の成長後、バルク成長層を成長させ、２５という更に高いＶ／ＩＩＩ比率を使用して、測定上、ピットの無い表面を維持し、バルク成長段階において、マイクロクラック等の起こり得るあらゆる欠陥の発生を防止した。合計の成長時間は４０時間であり、ブールの長さは約１．２センチメートルであった。
実施例８：ファセット表面モルフォロジーを有するＳｉドープＧａＮブール
この実施例では、本発明者らは、ファセット表面モルフォロジーを有するようにブール成長中にＧａＮブールを成長させる、本発明の一実施形態を示している。サファイアを開始基板として使用した。米国特許第６７８４０８５号に開示されるスパッタリング法を使用して、約０．７μｍの厚さのＡｌＮ層をサファイア基板上に成長させて核形成層として使用し、ＨＶＰＥによるＧａＮ成長を行なった。Ｘ線回折法を使用してＡｌＮ膜が単結晶であることを検証した。前述の縦型ＨＶＰＥシステムにＡｌＮ／サファイア構造を搬入し、ＧａＮ成長を開始した。
図２５は、ピット表面モルフォロジーを有するｎ型バルクＧａＮに関する成長プロセス２５００の一例を示しており、この図には、核生成段階２５２２、遷移段階２５２６及び２５２８、及びバルク成長段階２５３０における温度２５０４、ＮＨ３流量２５０８、及びＨＣｌ流量２５１２が含まれる。バルク成長プロセス２５００では、ＡｌＮにより被覆され且つ粗い表面モルフォロジーを有するサファイア基板に対して核生成ステップ２５２２を実行し、遷移ステップ２５２６を行なって、核生成段階から、ピットが少ない成長段階へ、更にピット及び表面ファセットの密度を高精度に制御した第２遷移段階２５２８へと成長条件を遷移させ、バルク成長ステップ２５３０を行なった。［Ｓｉ］＝１〜５×１０１８ｃｍ−３を実現するため、核生成ステップ２５２２、遷移ステップ２５２６及び２５２８、及びバルク成長ステップ２５３０を行なっている間に、成長システムに対し、特定の流量及び濃度に設定されたシランを供給してｎ型ドーピングを行なった。成長温度を一定に維持しながら、成長の種々の段階で成長速度及びＶ／ＩＩＩ比率を調整した。
１４〜２０μｍの厚さを有し、ピット表面モルフォロジーを有し、高いＶ／ＩＩＩ比率で成長した層により核形成層を構成した。核形成層の成長速度を約３００ミクロン／時間とすることにより所望のピット密度を実現した。成長時間は約５分であり、成長温度は約１０００℃であり、Ｖ／ＩＩＩ比率は約７５であった。
第１遷移層には、１６という更に低いＶ／ＩＩＩ比率を使用して平坦なモルフォロジーを実現し、バルク成長を行なった。この遷移層の厚さは約６００μｍであった。成長時間は約２時間であり、成長温度は約１０００℃であった。遷移層の成長中に、Ｖ／ＩＩＩ比率が徐々に低下して、５分が経過するまでに所望の条件が得られた。バルク成長の間にピットが所望のサイズを超えることを防ぐために、平滑な表面モルフォロジーを実現し、第１遷移層の全ての大ピットを除去してからピットモルフォロジーを制御可能に導入することが重要であった。第１遷移層が成長した後、第２遷移層を成長させた結果、表面に、測定上５０〜５００ミクロンのサイズの成長ピットが均一に分布した。成長速度を約３００ミクロン／時間とすることにより所望のピット密度を実現した。成長時間は約１時間であり、成長温度は約１０００℃であり、Ｖ／ＩＩＩ比率は約５０であった。
第２遷移層の成長に続いて、ピットサイズ及び分布を維持し、且つバルク成長段階の間の、マイクロクラック又は多結晶ＧａＮの混入のような起こり得る欠陥の発生を防ぐ条件下で、バルク成長層を成長させた。ＮＨ３流量を減らし、ピットが非常に大きなサイズに成長する現象を防止し、多結晶ＧａＮが混入する現象を防止した。最終的な成長速度及び温度に応じて、ＮＨ３流量、温度、又は成長速度、或いはこれらの３つのパラメータの何らかの組み合わせを調整することにより、表面モルフォロジーを維持した。この例における成長条件では、成長速度が約３００ミクロン／時間であり、Ｖ／ＩＩＩ比率が約３５であり、成長温度が約１０００℃であり、成長時間が約４０時間であった。約１．２センチメートルの長さのブールが得られた。
マルチワイヤーソーを使用してＧａＮブールをスライスし、１７枚のウェハとした。これらのウェハをラッピングし、ポリッシングして鏡面に仕上げた。化学的機械研磨を最終研磨ステップとして使用し、最終研磨ステップによって表面ダメージ及び表面下ダメージを除去した。
自立型ＩＩＩ族窒化物結晶及び同結晶を自動剥離により作製する方法
サファイア上に成長するＧａＮの熱応力及びクラック
ピット表面モルフォロジーが製造される条件下でＨＶＰＥによりＧａＮを成長させることにより、成長中にＧａＮのマイクロクラックを除去することができるということを発見した後、本発明者らは、成長温度から周囲室温にウェハを冷却したとき、熱膨張率の違いによってＧａＮとサファイアにクラックが発生するという別の問題を発見した。
サファイア基板は、窒化ガリウム薄膜又は厚膜よりも大きい熱膨張率（ＣＴＥ）を有する。例えば、約１０００℃の成長温度から室温へ冷却する間に、サファイアは窒化ガリウム膜よりも速く収縮する。簡単な２層モデルでは、界面に近いサファイアは２軸引っ張り応力を受け、界面に近いＧａＮ膜は、界面に平行な平面内に２軸圧縮応力を受ける。界面の窒化ガリウムは常に２軸圧縮応力を受け、窒化ガリウム表面に掛かる応力は、窒化ガリウム膜の厚さによって決まる（サファイア基板が所定の厚さを有する場合）。窒化ガリウム表面に掛かる応力は、圧縮応力から引っ張り応力へと、窒化ガリウム膜の膜厚が厚くなるとともに変化する。簡単な２層モデルの、ＧａＮ及びサファイアに作用する熱応力の計算値の、ＧａＮ層の厚さによる変化を図２６に示す。
熱応力によって、大きな歪みエネルギーがＧａＮ／サファイア複合体に発生する。歪みエネルギーはクラックにより解放される。クラックは普通、歪みが臨界歪みを超え、エネルギーがクラックにより解放される場合に発生する。例えば、ＧａＮ膜が非常に薄く、且つサファイアが厚い場合、ＧａＮ／サファイア複合体には冷却後にクラックが発生することはない。というのは、ＧａＮが圧縮応力を受け、サファイアが引っ張り応力を受けるが、この引っ張り応力が臨界応力よりも小さいからである。ＧａＮ層及びサファイア基板の両方が非常に厚い場合、サファイアは引っ張り応力を受けてクラックを生じ、このクラックがＧａＮ膜に伝播してＧａＮにもクラックが発生する。
ＧａＮ／サファイア２重層構造について考察する場合、４つの主要タイプのクラックが発生し得る。即ち、表面と直交するクラック、及び表面に平行なクラック、ＧａＮ発生するクラック及びサファイアに発生するクラックである。表面と直交するクラックによってウェハが割れる。ＧａＮ層の中の表面に平行なクラック（横クラック）によって、ＧａＮをサファイア基板から分離することができる。時に、両種のクラックが発生し、これによって小さな薄片状の自立型ＧａＮが得られる。
ＧａＮウェハを自動剥離により作製する方法
次に、サファイアのような基板の上のＧａＮ膜の応力に影響を及ぼすＧａＮ成長方法の一例について説明する。概して、成長温度から室温に冷却する際、層の表面に垂直なクラックが大幅に抑制され、ＧａＮ層の中の表面に平行な横クラックの発生が促進されて、ＧａＮ層の主要部分と下地の基板の主要部分との間に分離が生じるように、ほぼＧａＮ／基板２重層又は複合体から成るヘテロ構造が製造される。分離が生じた後、基板と同程度の大きさの、応力の無いＧａＮウェハ、及び薄いＧａＮ膜の付いた基板が得られる。クラックを発生させるこの方法は、利用する基板、利用する核形成層、初期成長条件、及びＧａＮ層のバルク成長条件によって大きく依存する。
一部の実施形態では、ＧａＮ成長方法は複数の成長ステップを含むことができ、これらの成長ステップとして、エピタキシャル窒化物（例えば、ＡｌＮ）層を堆積させるステップ、３次元成長モードで、且つ表面がピットで覆われる状態で、薄いＧａＮ層を成長させるステップ、改質ＧａＮ層を成長させて、ピットが非常に多い表面モルフォロジーからピットが少ない表面モルフォロジーに改質するステップ、及びバルク成長層を成長させるス
次に、この例によるＧａＮ成長方法について、図２７及び２８を参照して説明する。図２７はＧａＮ結晶構造２７００を模式的に示し、図２８は、自動剥離後の、ＧａＮ結晶／基板２重層２８００を模式的に示している。
図２７によれば、適切な基板２７０４を設ける。一部の実施形態では、基板２７０４は約２インチ以上の特性寸法（例えば、直径）を有することができる。更に別の実施例として、基板２７０４の直径は約３インチ以上、約４インチ以上、又は約１２インチ以上等、他のいずれかの適切なサイズとすることができる。基板２７０４はサファイア（Ａｌ２Ｏ３）とすることができるが、他の適切な単結晶基板２７０４を利用してもよい。
成長プロセスの第１ステップでは、薄いエピタキシャル窒化物層２７０８を基板２７０４の上に堆積させる。このエピタキシャル窒化物層２７０８の目的は、ＧａＮエピタキシャル成長のテンプレートとなることである。一実施形態のエピタキシャル窒化物層２７０８は、高温スパッタリングによりスパッタリングチャンバーにおいて作製される。エピタキシャル窒化物層２７０８はまた、アンモニア雰囲気中での基板２７０４に対する分子線エピタキシー（ＭＢＥ）、有機金属気相エピタキシー（ＭＯＶＰＥ又はＭＯＣＶＤ）、水素化物気相エピタキシー、又は高温アニールにより製造することができる。一実施例では、エピタキシャル窒化物層２７０８の厚さは約０．０５〜約１０ミクロンである。別の実施例では、エピタキシャル窒化物層２７０８の厚さは通常、約０．２〜約２ミクロンである。例えば、ＭＯＶＰＥ、ＭＢＥ、又はＨＶＰＥにより成長するＧａＮ層又はＡｌＧａＮ層のような他のタイプのテンプレート層を使用することができる。
成長プロセスの第２ステップでは、単結晶ＧａＮ層２７１２を、水素化物気相エピタキシーにより３次元成長モードで成長させる。窒化物で被覆される基板２７０４／２７０８をＨＶＰＥ反応装置に搬入し、反応装置を高純度窒素でパージして不純物を除去する。次に、窒化ガリウム層２７１２をエピタキシャル窒化物層２７０８の上に成長させる。このＧａＮ層２７１２は３次元（３Ｄ）成長モードで成長し、このモードでは、膜の表面は非常に粗く、ピットで覆われる。
３Ｄ成長モードの成長条件は、ピット表面モルフォロジーが選択的に製造される条件である。このような条件は、例えば「最適な」薄膜成長条件よりも速い成長速度、及び／又は多いアンモニア流量（又は、高いＶ／ＩＩＩ比率）、及び／又は低い成長温度である。「最適な」薄膜成長条件とは、平滑で、殆どピットが無く、且つクラックの無い薄膜（例えば、３ミクロンに等しい、又は３ミクロン未満の膜厚を有する）が製造され、マイクロクラックを生じる厚膜（例えば、膜厚２０ミクロン以上）が製造される条件である。上記の実施例１は、薄膜のために最適化された成長条件の例である。この「最適な」薄膜成長条件によって、薄膜（≦３μｍ）を成長させる場合は通常クラックの無い膜が製造され、厚膜（≧２０μｍ）を成長させる場合は通常マイクロクラックを生じる膜が製造される。
３Ｄ成長層２７１２を成長させる際、所定の成長温度について、所望の結果を得るために好適な成長速度及びＶ／ＩＩＩ比率が存在する。一実施例として、成長温度が約９４０℃である場合、３次元成長モードに関する成長速度は、Ｖ／ＩＩＩ比率が約１７〜１８のときに約１９０〜２００μｍ／時間である。１５〜２０μｍの厚さによって所望の結果が得られることが判明している。別の実施例として、成長温度が約９８０℃である場合、３次元成長モードに関する成長速度は、Ｖ／ＩＩＩ比率が約５０のときに約２５０μｍ／時間であり、２５〜３０μｍの厚さによって同様の結果が得られることが判明している。他の実施例では、他の成長条件によって同様の結果を得ることができる。
この３Ｄ成長層２７１２には２つの目的がある。第１の目的は、成長中のＧａＮのマイクロクラックを防止することであり、第２の目的は、ＧａＮ膜を所定の応力状態として、冷却中の横クラックの発生を促すことである。一実施例では、３Ｄ成長層２７１２の厚さは約５〜約５００ミクロンとすることができる。別の実施例では、３Ｄ成長層２７１２の厚さは約５〜約２００ミクロンとすることができる。別の実施例では、３Ｄ成長層２７１２の厚さは約５〜約１００ミクロンとすることができる。別の実施例では、成長層２７１２の厚さは約１０〜約５０ミクロンである。更に別の実施例では、３Ｄ成長層２７１２の厚さは約２０ミクロン〜約３０ミクロンである。別の実施例では、３Ｄ成長層２７１２の厚さは約２０ミクロンである。
３Ｄ核形成層の成長の最終段階では、成長表面に極めて多くのピットが見られる。ピットで覆われる表面の割合として定義される３Ｄ核形成層のピット発生数割合は約５０％超とすることができる。他の実施例では、ピット発生数割合は約７５％超である。他の実施例では、ピット発生数割合は約９０％超である。
一実施形態では、３Ｄ成長モードでの成長温度は約９００℃〜約１０００℃であり、３Ｄ成長モードでのＶ／ＩＩＩ比率は約１０〜約１００であり、３Ｄ成長モードでの成長速度は約５０μｍ／時間〜約５００μｍ／時間である。
ＧａＮ膜が３Ｄ成長モードで相対的に厚く成長する場合、ＧａＮ膜の膜質はエピタキシャル単結晶膜から多結晶膜に徐々に変化する。
成長プロセスの第３ステップでは、成長条件を変えることにより、ピットが極めて多い表面モルフォロジーからピットが少ない表面モルフォロジーへと表面モルフォロジーを回復させ、これにより、ＧａＮ結晶の大部分が成長する次のバルク成長段階における成長結晶の表面を準備する。この第３ステップでは、成長モードは３Ｄ成長モードから２Ｄ成長モードに徐々に変化する。この遷移は、３Ｄ成長層２７１２の上に、３Ｄ核形成層２７１２の成長条件よりも遅い成長速度、及び／又は低いアンモニア分圧、及び／又は高い成長温度のような条件で回復層２７１６を成長させることにより行なわれる。一実施例では、モルフォロジー回復層２７１６の厚さは約５〜約５００ミクロンとすることができる。別の実施例では、モルフォロジー回復層２７１６の厚さは約５〜約２００ミクロンとすることができる。別の実施例では、モルフォロジー回復層２７１６の厚さは約５〜約１００ミクロンとすることができる。別の実施例では、回復層２７１６の厚さは約５〜約５０ミクロンである。別の実施例では、回復層２７１６の厚さは約８ミクロンである。回復層２７１６の目的は、ＧａＮ膜の多結晶への変化を防止し、冷却中の横クラック発生を促す膜応力状態を実現することである。
一実施形態では、回復層成長モードの成長温度は、約９２０℃〜約１１００℃であり、回復層成長モードのＶ／ＩＩＩ比率は約８〜約８０であり、回復層成長モードの成長速度は約５０μｍ／時間〜約５００μｍ／時間である。
第４成長ステップはバルク成長ステップであり、このステップではＧａＮ膜のバルクを成長させる。図２７に示すように、回復層２７１６の上にバルク層又はバルク結晶２７２０を成長させる。成長条件は、ピットがわずかに発生するか、又はピットが無いＧａＮ膜モルフォロジーが得られるように選択される。このステップのＧａＮ成長モードは、ほぼ２次元の成長モードである。このステップが行なわれている間の成長条件は、一定に維持することができる。別の構成として、成長条件を直線的に少しずつ変えることができ、例えばアンモニア流量を直線的に少しずつ減らすか、成長速度を直線的に少しずつ遅くするか、又は温度を直線的に少しずつ高くすることができる。バルク成長ステップにおいて直線的に条件を変化させるのは、成長ＧａＮ表面のピットの密度を更に低くするためである。バルク成長ステップが行なわれている間、成長ＧａＮ表面のピットの密度は徐々に低下する。バルク成長の最終段階では、ＧａＮ表面にはピットが殆ど又は全く発生しない。一実施例では、バルク成長ステップで成長するＧａＮバルク層２７２０の厚さは約５００〜約２０００ミクロン（０．５〜２ｍｍ）である。別の実施例では、ＧａＮバルク層２７２０の厚さは約１０００〜約１５００ミクロン（１〜１．５ｍｍ）である。一部の実施形態では、結晶成長プロセスを行なって単一ウェハを作製する。他の実施形態では、プロセスを実行して、複数のウェハにスライスすることのできるＧａＮブールを成長させることができ、この場合、例えば約２ｍｍ以上に、約２ｍｍ〜約１０ｍｍに、又は約１０ｍｍ以上の、更に厚いバルク層２７２０を成長させることができる。
一実施形態では、バルク成長段階の成長温度は、約９５０℃〜約１１００℃であり、バルク成長段階のＶ／ＩＩＩ比率は約５〜約５０であり、バルク成長段階の成長速度は約５０μｍ／時間〜約５００μｍ／時間である。
成長の完了後、結果として得られたＧａＮ付き基板２重層を徐々に冷却する。一実施例では、冷却速度は約２０℃／分未満であり、別の実施例では約１０℃／分未満である。別の実施例では、冷却速度は約６℃／分である。この冷却時間の間、クラック面がＧａＮ／基板界面にほぼ又は殆ど平行となるように、ＧａＮ膜に横クラックが発生することにより、ＧａＮが下地基板から分離する。
図２８は、結果として得られる分離されたＧａＮ／基板２重層構造２８００を示している。初期基板２７０４（図２７）と同じ大きさの特性寸法（例えば、直径）を有する厚いＧａＮウェハ２８２２が、薄いＧａＮ層によって被覆される基板２８０６とともに得られる。例えば、２インチ基板２７０４を利用する場合、２インチＧａＮウェハ２８２２が得られる。３インチ基板２７０４を利用する場合、３インチＧａＮウェハ２８２２が得られる。基板２８０６はそのままの状態を維持しているか、エッジが割れて部分的にそのままの状態を維持しているか、或いは割れて複数の薄片となっている。基板２８０６上の残りのＧａＮは通常、５００ミクロン未満の厚さである。自立型ＧａＮウェハ２８２２の厚さは通常、約０．５ｍｍ〜約１０ｍｍである。
本発明の方法を実行する場合、熱応力を解放するために最も効率の高い道であるため、横クラックがＧａＮ／基板２重層構造２８００に発生する。本発明者らは、横クラックの発生に関するいかなる特定の理論にも拘束されることはないが、ここで、２重層構造２８００内で横クラックを発生させると考えられる機構を提示する。サファイアのような基板材料は、冷却中に、ＧａＮよりも大きく収縮するので、ＧａＮ／基板２重層構造２８００の熱応力状態によって基板が引っ張り応力状態になり、界面に近いＧａＮは圧縮応力状態になる。圧縮応力状態での膜割れ現象は、公開されている文献（例えば、"Fracture in Thin Films", S. Zuo, Encyclopedia of Materials: Science and Technology, Elsevier Science, 2001参照）に報告されており、この現象を利用してＧａＮ／基板系を説明することができる。本明細書に記載される方法によれば、膜が圧縮状態になると、当該膜を自動剥離することができるか、又は下地基板との接合から解放することができる。
一般的に、割れは、残留応力の解放によって、この場合は膨張率の違いによる熱応力の解放によって誘発される。割れは、誘発力が特定の割れ機構に関する割れ耐性を超えると発生する。クラックは、膜中に、基板中に既に存在する割れ目で製造され得るか、又は解放応力が集中し、割れ臨界値を超える領域で製造され得る。割れ過程の機構及びプロセスは完全には解明されていないが、２軸圧縮応力状態では、ＧａＮ膜の面内格子定数ａ及びｂは短くなるが、格子定数ｃは長くなる。２軸応力状態で格子定数ｃが長くなることによって、結合強度が弱まって分離がｃ方向に発生し、即ち横クラックが発生する。この応力は、幾何学的ファクターによって局部的に大きくなり得る。
本事例では、成長直後のＧａＮ層の構造によって、ＧａＮと基板との界面又は界面近傍において、圧縮応力の発生による接合部の剥離をもたらす状態が得られる。エピタキシャル窒化物（例えば、ＡｌＮ）層、第１ＧａＮ核生成ステップ、第２ＧａＮ核生成ステップ、又はこれらの３つの何らかの組み合わせによって、冷却中に接合剥離現象が始まる。実験により、初期の接合剥離が基板２重層の中心近傍で発生することが観察されている。接合剥離の後、自動剥離領域が広がるにつれて曲がりが発生する。ＧａＮ及び基板（例えば、サファイア）の弾性定数の絶対値はほぼ同じであり、且つ塑性変形が極めて小さいので、曲がりは小さい。曲がりが生じた後、垂直応力及びせん断応力の両方が発生し、これらの応力はクラックのような接合剥離領域が広がるように作用し続ける。好ましい状態では、接合剥離がＧａＮ／基板２重層のエッジにまで伝播し、基板からＧａＮ層を分離する。
更に、ＧａＮ／基板２重層の熱応力の解放に関して観察される３つの主要な競合プロセス、即ち、（１）ＧａＮ／基板界面近傍のＧａＮ層の圧縮応力に起因して、ＧａＮ層に横クラックが発生することにより、応力の無い厚いＧａＮウェハの薄片全体、及び薄いＧａＮ／基板の２重層を製造するプロセス、（２）サファイア中に、冷却中に発生する引っ張り応力に起因して縦クラックが発生するプロセス（縦クラックはＧａＮにも伝播する）、及び（３）ＧａＮの横クラック、基板及びＧａＮの縦クラックの両方のクラックが発生するプロセスがある。クラックは、応力が臨界応力を超える方向に発生する。
冷却中の熱応力の他に、ＧａＮ／基板２重層には、結晶成長中に製造される成長応力も発生する。成長応力によって、前の節で議論した所定の成長条件でＧａＮマイクロクラックが発生する。成長応力によって更に、成長中に基板及びＧａＮ層の割れが発生し、この現象は最適ではない成長条件で観察される。
本発明において採用される成長シーケンスでは、成長中にＧａＮ層を所定の応力状態とし、例えば界面近傍のＧａＮ層中の圧縮応力を増大させる、又は基板に作用する引っ張り応力を低下させるなどして、マイクロクラック又は縦クラックが基板又はＧａＮ層に発生する原因となる成長応力を防止しながら、冷却中の圧縮応力による接合部の剥離を可能にし、自立型ＧａＮ基板を製造する。３Ｄ核形成層の形成は、冷却中のＧａＮバルク層の分離にとって一つの重要な側面である。第１核形成層が２次元成長の条件で成長する場合、厚いＧａＮ／基板２重層の熱応力解放に関して最も起こり易い現象は、ＧａＮ層に伝播する基板の縦クラックである。
一部の実施形態では、バルク成長中に不純物が導入されることがなく、且つ全ての気体ソースを純化して高純度ＧａＮ結晶を実現する。一部の実施例では、高純度ＧａＮ層の不純物濃度は約１０１７ｃｍ−３未満である。他の実施例では、不純物濃度は約１０１６ｃｍ−３未満である。他の実施例では、不純物濃度は約１０１５ｃｍ−３未満である。
別の構成として、他の実施形態では、バルク成長中に、シリコン（例えば、希釈シランとして導入される）又は酸素のようなｎ型不純物を導入してｎ型ＧａＮ結晶を製造する。不純物の導入は、ＧａＮ成長のいずれの段階でも行なうことができる。一部の実施例では、ｎ型ＧａＮバルク層の電子濃度は約１０１７ｃｍ−３超である。他の実施例では、電子濃度は約１０１８ｃｍ−３超である。他の実施例では、電子濃度は約１０１９ｃｍ−３超である。一部の実施例では、ｎ型ＧａＮ層の抵抗率は約０．１Ω−ｃｍ未満である。他の実施例では、抵抗率は約０．０１Ω−ｃｍ未満である。他の実施例では、抵抗率は約０．００１Ω−ｃｍ未満である。
他の実施形態では、バルク成長中に、マグネシウム（Ｍｇ）のようなｐ型不純物を導入してｐ型ＧａＮ結晶を製造する。Ｍｇは、金属−有機化合物又は金属蒸気として導入することができる。不純物の導入は、成長のいずれの段階でも行なうことができる。一部の実施例では、ｐ型ＧａＮバルク層の正孔濃度は約１０１７ｃｍ−３超である。他の実施例では、正孔濃度は約１０１８ｃｍ−３超である。他の実施例では、正孔濃度は約１０１９ｃｍ−３超である。一部の実施例では、ｐ型ＧａＮ層の抵抗率は約０．１Ω−ｃｍ未満である。他の実施例では、抵抗率は約０．０１Ω−ｃｍ未満である。他の実施例では、抵抗率は約０．００１Ω−ｃｍ未満である。
他の実施形態では、ＧａＮバルク結晶の電気特性は、深い準位のアクセプターレベルを製造することにより、半絶縁性特性とすることもできる。鉄のような遷移金属は、深い準位のアクセプターである。鉄は、フェロセンのような金属−有機化合物として、又は鉄金属を塩酸と反応させることにより製造される金属−塩素化合物として、堆積ゾーンに導入することができる。ＧａＮバルク層の遷移金属の濃度は約１０１６〜約１０２０ｃｍ−３とすることができる。他の実施例では、遷移金属の濃度は約１０１７〜約１０１９ｃｍ−３である。他の実施例では、遷移金属の濃度は約１０１８ｃｍ−３である。半絶縁性ＧａＮバルク層の室温での抵抗率は約１０６Ω−ｃｍ超とすることができる。他の実施例では、抵抗率は約１０７Ω−ｃｍ超である。他の実施例では、抵抗率は約１０８Ω−ｃｍである。
自動剥離の後、ＧａＮウェハを機械的にポリッシングして指定されたウェハ厚さとすることができる。表面下のダメージを除去するために、最終ステップでウェハに化学的機械研磨を施すことができる。反応性イオンエッチング又は誘導結合プラズマエッチングを使用して、ダメージ表面層を除去することもできる。別の構成として又は追加する形で、他の適切な表面仕上げ方法を用いてもよい。
図１５〜２０に関連して上述で説明した実施例５は、自動剥離により自立型半絶縁性ＧａＮ基板を作製する方法の一実施例とすることができる。当該実施例では、ＧａＮ／サファイア２重層を製造する成長シーケンス及び成長条件を利用する。ＧａＮ／サファイア２重層は、所定の冷却速度で室温まで冷却することができ、これによりサファイア基板がＧａＮ／サファイア２重層から完全に剥離して自立型ＧａＮ基板が形成される。
図２１〜２３に関連して上述で説明した実施例６は、自立型アンドープＧａＮ基板を自動剥離によって作製する方法の一実施例とすることができる。当該実施例でも同様に、ＧａＮ／サファイア２重層を製造する成長シーケンス及び成長条件を利用する。ＧａＮ／サファイア２重層は、所定の冷却速度で室温まで冷却することができ、これによりサファイア基板がＧａＮ／サファイア２重層から完全に剥離して、自立型ＧａＮ基板が形成される。
本開示において説明する自立型ＧａＮ基板の作製方法は、先行技術における方法とは異なる。一態様では、本開示の方法は、ＧａＮに横クラックを発生させて基板からＧａＮを分離する。別の態様では、本開示の方法は、異なる条件で成長する複数のＧａＮ層を用いてＧａＮ膜中の応力を制御し、下地基板からのＧａＮの分離を容易にする。別の態様では、本開示の方法は、ボイドを膜に製造する方法は利用しない。
電子デバイス及び光電子デバイスに有用な低欠陥密度のＩＩＩ族窒化物、及び同窒化物を製造する方法
上記考察で触れたピット表面モルフォロジーによって、ＨＶＰＥによるＧａＮ成長中のＧａＮ膜のマイクロクラックを無くすことができる。しかしながら、当該表面は、何らかのＧａＮ系デバイス構造を更に成長させるための土台としては望ましくない。本発明は、高品質且つ低欠陥密度の、ピット及びクラックの無いＧａＮ膜を、水素化物気相エピタキシーによって成長させる方法を開示する。ＧａＮ膜は、ＩＩＩ族窒化物合金を利用する電子デバイス及び光電子デバイスを更に成長させるために適している。
本実施形態におけるＧａＮ成長方法は複数の成長ステップ、即ち、適切な基板の上にエピタキシャル窒化物テンプレート層を堆積させるステップと、ピットで覆われる表面が製造される条件で、窒化物で被覆された基板の上に薄いＧａＮ層を成長させるステップと、ピットを充填することによりピットの無い表面が製造される条件下で、ピット発生ＧａＮ層の上に、又はピット発生ＧａＮ層から、ＧａＮ層を成長させるステップとを含むことができる。
本実施形態によれば、成長プロセスの第１ステップでは、例えばサファイアのような適切な基板の上に、薄いエピタキシャル窒化物（例えば、ＡｌＮ）層を堆積させる。このエピタキシャル窒化物層の目的は、ＧａＮをエピタキシャル成長させるためのテンプレートとなることである。エピタキシャル窒化物テンプレートを設けない場合、通常の条件で、サファイアのような基板の上にＨＶＰＥにより成長するＧａＮ膜は多結晶となる。一実施形態では、エピタキシャル窒化物層はスパッタリングチャンバーにおける高温スパッタリングにより作製される。例えば、アルミニウムターゲット、及び不活性ガス又は混合ガス（例えば、Ａｒ／Ｎ２混合ガス）のＡＣプラズマを利用して、加熱基板の上にエピタキシャル窒化物層を堆積させることができる。別の方法として、エピタキシャル窒化物層はアンモニア雰囲気中での分子線エピタキシー（ＭＢＥ）、有機金属化学気相エピタキシー（ＭＯＶＰＥ又はＭＯＣＶＤ）、水素化物気相エピタキシー、又は高温アニールにより製造することができる。一実施例では、エピタキシャル窒化物層の厚さは約０．０５〜約２ミクロンである。別の実施例では、エピタキシャル窒化物層の厚さは約０．２〜約２ミクロンである。別の構成として、例えばＭＯＶＰＥ、ＭＢＥ、又はＨＶＰＥにより成長するＧａＮ層又はＡｌＧａＮ層のような他のタイプのテンプレート層を使用することができる。
成長プロセスの第２ステップでは、ピット表面モルフォロジーが製造される成長条件で、水素化物気相エピタキシーによりＧａＮ層を成長させる。窒化物で被覆される基板をＨＶＰＥ反応装置に搬入し、反応装置を高純度窒素でパージして不純物を除去する。次に、窒化ガリウム層をエピタキシャル窒化物層の上に成長させる。このＧａＮ層の成長条件は通常、「最適な」薄膜成長条件よりも成長速度が速く、及び／又はアンモニア流量が多く（又はＶ／ＩＩＩ比率が高く）、及び／又は成長温度が低い。最適な薄膜成長条件とは、平滑な、殆どピットの無い、クラックの無い薄膜（例えば、厚さ３ミクロン以下）が製造され、且つマイクロクラックを発生する厚膜（例えば、厚さ２０ミクロン以上）が製造される条件である。上記実施例１は、薄膜のために最適化された成長条件の例である。この「最適な」薄膜成長条件によって、薄膜（≦３μｍ）を成長させる場合、通常、クラックの無い膜が製造され、厚膜（≧２０μｍ）を成長させる場合、通常、マイクロクラック発生膜が製造される。
この第２ステップの成長条件で成長するＧａＮ膜は非常に粗く、且つピットで覆われる。このピット発生層には２つの目的がある。第１の目的は、成長中のＧａＮのマイクロクラックを防止することであり、第２の目的は、転位の消滅を促進することである。一実施例では、このピット発生層の厚さは約２〜約５０ミクロンである。別の実施例では、このピット発生層の厚さは約５〜約５０ミクロンである。ピット発生成長条件で厚いＧａＮ膜を成長させる場合、ＧａＮ膜の膜質は、エピタキシャル単結晶膜から多結晶膜に徐々に変化する。
一実施形態では、第１（ピット発生）エピタキシャルＧａＮ層の成長中の成長温度は約９００℃〜約１０００℃であり、Ｖ／ＩＩＩ比率は約１０〜約１００であり、成長速度は約５０μｍ／時間〜約５００μｍ／時間である。
成長プロセスの第３ステップでは、ピットを充填してピット及びクラックの無い表面を生成する条件で、更に別のＧａＮ層を成長させる。この層の成長条件は通常、ピット発生層に利用される成長条件よりも成長速度が遅く、及び／又はアンモニア分圧が低く、及び／又は成長温度が高い。一実施例では、この層の厚さは約３ミクロン超であり、別の実施例では約５ミクロン超であり、別の実施例では約１０ミクロン超である。別の実施例では、第２エピタキシャルＧａＮ層の厚さは約３〜約２００ミクロンである。別の実施例では、第２エピタキシャルＧａＮ層の厚さは約８〜約２００ミクロンである。ピットの無い層の最適な厚さは、ピット発生層の厚さによって決まる。ピット発生成長条件で相対的に厚い層を成長させると、それに応じて、ピットが発生しない条件で相対的に厚い層を成長させることにより、ピットを完全に充填する必要がある。ピットが発生しない条件で成長する層の厚さに対するピット発生成長条件で成長する層の厚さの比は、一実施例では約２：１〜約１：５である。
一実施形態では、第２エピタキシャルＧａＮ層の成長中の成長温度は、約９２０℃〜約１１００℃であり、Ｖ／ＩＩＩ比率は約８〜約８０であり、成長速度は約５０μｍ／時間〜約５００μｍ／時間である。
図２９は、本発明の例示的な成長プロセス２９００を模式的に示している。まず、基板２９０４を設ける。次に、エピタキシャル窒化物（例えば、ＡｌＮ）層２９０８を基板２９０４上に堆積させる。エピタキシャル窒化物層２９０８の堆積は、次のＧａＮ成長と同じ反応装置で行なうか、又は異なる堆積チャンバーで行なうことができる。次に、窒化物で被覆される基板２９０４／２９０８の上に、水素化物気相エピタキシーにより、異なる成長条件で行なわれる２つのステップでＧａＮ材料を堆積させる。第１ＧａＮ層２９１２は、ピット表面モルフォロジーが製造される条件で成長させる。このような条件は、第２ＧａＮ成長ステップが進行している間に利用される条件よりも成長速度が速い、及び／又はアンモニア流量が多い、及び／又は成長温度が低いことを特徴とする。次に、第２ＧａＮ層２９１６を、第１ＧａＮ層２９１２の表面２９１４のピットへの充填が行なわれてピットの無い平滑なＧａＮ層が製造される条件で成長させる。このような成長条件は、第１のピット発生成長ステップにおいて用いられる条件よりも成長速度が遅い、及び／又はアンモニア流量が少ない、及び／又は成長温度が高いことを特徴とする。２つのＧａＮ成長ステップを組み合わせることにより、成長中のＧａＮマイクロクラックを無くし、ＩＩＩ族窒化物を利用するデバイスを更に成長させるために適した平滑な低欠陥密度のＧａＮ表面２９１８が実現する。成長プロセス２９００によって、図２９の参照番号２９２４で一括して指示されるＧａＮ膜が製造される。
基板２９０４は、３回対称構造、又は３回対称構造に近い対称構造を持つ表面を有するいずれかの基板とすることができる。本開示の一部の実施例では、ｃ面サファイアを基板２９０４として利用する。シリコン、炭化シリコン、ダイヤモンド、ガリウム酸リチウム、アルミン酸リチウム、酸化亜鉛、スピネル（尖晶石）、酸化マグネシウム、及び砒化ガリウムのような他の基板２９０４を、低欠陥密度でクラックの無いＧａＮ膜の成長に利用することができる。一実施例では、基板２９０４は、約２インチ以上の特性寸法（例えば、直径）を有する。他の実施例では、基板２９０４の直径は、約２インチ以上、約３インチ以上、約４インチ以上、又は他のいずれかの適切なサイズとすることができる。
基板表面２９０６は、厳密なｃ面、又はｃ面に近い面とすることができる。ｃ面に近い面によって、ＨＶＰＥによるＧａＮ成長中のステップフロー成長が促進され、より平滑な表面モルフォロジーを生成することができる。一実施例では、ｃ面に近い面のオフカット角度は約０°〜約１０°であり、別の実施例では約０．１°〜約１０°であり、別の実施例では約０．５°〜約５°である。オフカットの方向は、＜１−１００＞又は＜１１−２０＞方向とするか、或いは＜１−１００＞と＜１１−２０＞との間の方向とすることができる。
一部の実施形態では、エピタキシャル窒化物層２９０８の堆積は、ＨＶＰＥプロセスを使用して、サファイア基板のような基板２９０４の上に単結晶ＧａＮ膜を成長させるために必要である。一実施形態では、エピタキシャル窒化物層２９０８は、スパッタ堆積チャンバーにおける加熱基板２９０４に対する反応性スパッタリングによって堆積させる。次に、窒化物で被覆される基板２９０４／２９０８をスパッタチャンバーから取り出し、ＨＶＰＥ反応装置に搬入してＧａＮ成長を行なう。ＡｌＮをＨＶＰＥにより堆積させる方法に代わる方法として、ＭＯＣＶＤにより成長するＡｌＮ、ＭＯＣＶＤにより成長するＧａＮ、ＭＯＣＶＤにより成長するＡｌＧａＮなどの窒化物層を使用することもできる。反応性スパッタリングによって堆積するＡｌＮ層は、ＭＯＣＶＤ又はＭＢＥによって堆積する窒化物層よりも製造コストが低いという利点がある。ＡｌＮ層は、ＨＶＰＥ反応装置の中において、Ａｌソースを導入し、塩酸がＡｌと反応して塩化アルミニウムを製造し、堆積ゾーンにおいて塩化アルミニウムがアンモニアと反応して基板表面２９０６にＡｌＮを製造することにより、成長させることもできる。
本実施形態によるＧａＮ膜２９２４を成長させるために、少なくとも２つの成長ステップが異なる成長条件で行なわれる。成長温度は通常、９００℃〜１１００℃であり、成長速度は通常、５〜５００ミクロン／時間であり、Ｖ／ＩＩＩ比率は通常、５〜１００である。２ステップＧａＮ成長では、第２ステップの成長条件よりも第１ステップの成長条件の成長温度が低く、及び／又はアンモニア流量が多く、及び／又は成長速度が速いことを特徴とする。一実施例では、成長温度は、第１ステップより第２ステップで約１５℃高く、第２ステップの成長速度は第１ステップの成長速度の約４分の１である。第１ステップの最終段階では、ＧａＮ表面２９１４が粗くなり、ピットで覆われる。第１ステップの最終段階で成長を停止し、反応装置からウェハを取り出す場合、ＧａＮ表面２９１４は図３０の顕微鏡写真に示すように鏡面ではない。一実施例では、表面に対するピットで覆われる表面の割合として定義されるピット被覆率は、第１ＧａＮ成長ステップの最終段階において約５０％超であり、別の実施例では約７５％超であり、別の実施例では約９０％超である。第２ステップの最終段階では、ＧａＮ表面２９１８は平滑でピットの無い鏡面になる。一実施例では、最終膜のピット被覆率は約１％未満であり、別の実施例では約０．１％未満であり、別の実施例では約０．０１％未満である。
結果として得られるＧａＮ膜２９２４は、初期基板２９０４と同じ大きさの特性寸法（例えば、直径）を有することができる。例えば、２インチ基板２９０４を利用する場合、２インチＧａＮ膜２９２４が得られる。３インチ基板２９０４を利用する場合、３インチＧａＮ膜２９２４が得られる。４インチ基板２９０４を利用する場合、４インチＧａＮ膜２９２４が得られる。一実施例では、２ステップで成長するＧａＮ層２９１２及び２９１６それぞれの厚さは、約２：１〜約１：５の比であり、別の実施例では、約１：１〜約１：３の比であり、別の実施例では、約１：１〜約１：２の比である。２ステップの厳密な条件は、反応装置構造、及び温度測定方法によって大きく変わり、この技術分野の当業者であれば容易に決定することができる。一実施例では、ＧａＮ膜２９２４の合計の厚さは約１０〜約２５０ミクロンであり、別の実施例では約１０〜約２００ミクロンであり、別の実施例では約２０〜約１００ミクロンであり、別の実施例では約２０〜約５０ミクロンである。
ＨＶＰＥによるＧａＮ層２９１２及び２９１６は、意図的に不純物を導入することなく成長させることができる。しかしながら、結晶欠陥、及び反応装置から運ばれる酸素及びシリコンのような残留不純物が存在するので、不純物が自然に混入したＧａＮ層は依然としてｎ導電型を有することができる。ＧａＮは、ｎ型ドーピングされるシラン又は酸素のような、又はｐ型ドーピングされるマグネシウムのような不純物を意図的に導入して成長させることもできる。遷移金属不純物を導入する場合、ＧａＮ膜２９２４を半絶縁性とすることができる。鉄のような遷移金属不純物は、例えばフェロセンのような揮発性の有機金属化合物を使用して導入することができる。ドーピング不純物を導入する場合、成長条件を若干変更することができる。一実施例では、ドーパント濃度（例えば、ｎ型金属、ｐ型金属、遷移金属など）は約１×１０１８ｃｍ−２超である。本開示に従って製造される半絶縁性ＧａＮ膜２９２４の一実施例では、ＧａＮ膜２９２４は約１×１０５Ω−ｃｍ超の抵抗率を有する。
基板２９０４とＧａＮ膜２９２４との間には熱的な不一致が生じるので、ウェハは、成長温度から大気温度に冷却した後に反る。ウェハが反ると素子製造プロセスが複雑になるので、ウェハが大きく反るのは望ましくない。本発明の一態様では、成長中のＧａＮ材料によって引っ張り応力が発生し、引っ張り応力によって熱応力が除去され、ウェハの反りが小さくなる。成長中のＧａＮ材料の引っ張り応力は、ＧａＮ材料の転位の減少に関連する。本発明の別の実施形態では、厚い基板２９０４を用いてＧａＮ膜の反りを小さくすることもできる。別の実施形態では、基板２９０４の裏面を機械的にラッピングして、基板２９０４の裏面にダメージを発生させ、このダメージによって基板２９０４上のＧａＮ膜の反りを小さくする。一実施例では、ウェハの反りは約２００ミクロン未満である。別の実施例では、ウェハの反りは約１００ミクロン未満である。別の実施例では、ウェハの反りは約５０ミクロン未満である。別の実施例では、ウェハの反りは約２５ミクロン未満である。ウェハの反りは、ウェハの中間表面の基準平面からのウェハの中間表面の中心点のずれとして定義される。
ウェハの反りの一例として、図３１は、３１１２を中心点とする反った中間表面３１０８を有する反ったウェハ３１０４を示している。３１２０を中心点とする中間表面の基準平面３１１６は、ウェハ外周における中間表面３１０８の３つの等間隔ポイントによって設定される。この例では、反ったウェハ３１０４の右側に示すウェハの反りｂは、固定されていない自由なウェハの中間表面の中心点３１１２と、中間表面の基準平面３１１６の中心点３１２０との間の距離である。図３１に示す反ったウェハ３１０４の曲率半径は図を分り易くするために誇張して描かれていることを理解されたい。
結晶欠陥密度、特に貫通転位密度は、成長するＧａＮ膜の厚さとともに減少する。本開示に記載する実施形態では、転位を生じさせるＧａＮ材料と基板との間の格子不整合はまずＡｌＮ層によって吸収される。ＧａＮ材料中の転位は更に、２ステップＧａＮ成長の間に消滅する。本開示に記載する実施形態では、ＨＶＰＥによるＧａＮ成長中の転位密度減少速度は、先行技術に開示される転位密度減少速度よりもずっと速い。例えば、米国特許第６５３３８７４号及び第６１５６５８１号は、ＨＶＰＥプロセスによって成長するＧａＮベースの構造を開示している。先行技術によれば、ＨＶＰＥによりサファイアの上に成長させた１０ミクロン厚のＧａＮ膜の転位密度は約１０９ｃｍ−２であり、転位密度は、２３ミクロン厚のＧａＮ膜では約１０８ｃｍ−２に、３００ミクロン厚のＧａＮ膜では約１０７ｃｍ−２に減少する。本発明の実施形態では、以下の例に示すように、ＨＶＰＥによりサファイアの上に改良型ＧａＮ膜を成長させている。表面の転位密度は１０ミクロン厚のＧａＮ膜では１０８ｃｍ−２未満、２０ミクロン厚のＧａＮ膜では５×１０７ｃｍ−２未満、５０ミクロン厚のＧａＮ膜では２×１０７ｃｍ−２未満である。本発明の実施形態に従って成長させたＧａＮ膜の表面転位密度は、同様の厚さの先行技術によるＧａＮ膜の表面転位密度の約数分の１である。本発明の一部の実施例によれば、ＧａＮ膜の表面の貫通転位密度は１×１０８ｃｍ−２未満、他の実施例では５×１０７ｃｍ−２未満、他の実施例では１×１０７ｃｍ−２未満、他の実施例では５×１０６ｃｍ−２未満とすることができる。
本発明のウェハ構造及び同構造を製造する方法は、米国特許第６５３３８７４号及び第６１５６５８１号の先行技術とは大きく異なる。本発明者らは、これらの特許文献に開示されるような先行技術が示唆する方法を使用して素子用高品質エピタキシャル単結晶ＧａＮ膜を成長させることができなかった。これとは異なり、上述のエピタキシャル窒化物テンプレート層２９０８（図２９）を使用する本発明によれば、本発明者らは、ＨＶＰＥにより、素子用高品質エピタキシャル単結晶ＧａＮ膜を再現可能に成長させることができる。更に、本発明は、ＨＶＰＥによるＧａＮ成長中のＧａＮ膜のマイクロクラックを無くす方法を開示している。ＨＶＰＥ成長中のＧａＮ膜のマイクロクラック、及び成長により発生するマイクロクラックを無くす方法は、先行技術に開示されていない。本発明の実施形態では、ＨＶＰＥによる２ステップＧａＮ成長プロセスを用いて、成長により発生するマイクロクラックを無くし、平滑な表面をＧａＮ膜上に製造する。
同様に、ＩＩＩ族窒化物合金、ＡｌｘＧａｙＩｎｚＮ（ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）の低欠陥密度単結晶膜は、本発明の更に別の実施形態に従って成長させることができる。まず、基板の上にＡｌＮ核形成層を堆積させる。ＨＶＰＥにより、ＡｌＮ被覆基板の上に単結晶ＡｌｘＧａｙＩｎｚＮ膜を、上述の２ステップ成長プロセスを使用して成長させる。ＡｌｘＧａｙＩｎｚＮ膜は、第１ステップではピット表面モルフォロジーが製造される条件で成長させ、次いで第２ステップではピットへの充填を促進することにより平滑な表面モルフォロジーが製造される成長条件で成長させる。通常、第２ステップよりも第１ステップで、成長温度が低く、及び／又は成長速度が速く、及び／又はアンモニア流量が多い。２ステップのＡｌｘＧａｙＩｎｚＮ成長の厳密な条件は、反応装置構造及び膜組成に応じて変わり、この技術分野の当業者であれば容易に決定することができる。従って、前述のように、「ＧａＮ」という表現は「ＡｌｘＧａｙＩｎｚＮ」を含む。
低欠陥密度ＧａＮ膜２９２４の表面モルフォロジーは、化学的機械研磨（ＣＭＰ）を使用することにより更に改善することができる。成長直後のＨＶＰＥによるＧａＮ膜は、図３２に示すような或るヒロック構造を示す。一部の使用例では、ＧａＮ膜表面２９１８（図２９）に肉眼で観察される粗さは素子層を更に成長させるために望ましくない。ＧａＮ膜表面２９１８は化学的機械研磨により改善することができる。ポリッシング中は化学的なエッチングが支配的であるため、ＣＭＰプロセスによって表面ダメージ及び表面下ダメージがＧａＮ膜表面２９１８に加わることはない。というのは、になるからである。
以下の例示的且つ非制限的な実施例によって、本発明に対する理解を更に深めることができる。
実施例９：低欠陥密度ＧａＮ膜の成長
この実施例では、本発明者らは、電子デバイス及び光電子デバイスを更に成長させるために適した高品質の低欠陥密度ＧａＮ膜の成長について説明する。直径２インチ、厚さ４３０ミクロンのサファイアを、開始基板として使用した。米国特許第６７８４０８５号に開示されるスパッタリング法を使用して、サファイア基板上に厚さ約０．７μｍのＡｌＮ層を成長させてテンプレート層として使用し、ＨＶＰＥによるＧａＮ成長を行なった。Ｘ線回折法を使用してＡｌＮ膜が単結晶であることを検証した。ＡｌＮ／サファイア構造を縦型ＨＶＰＥシステムに搬入し、ＧａＮ成長を開始した。
ＨＶＰＥによるＧａＮ膜を２ステップ法で成長させた。まず、約２６０ミクロン／時間の成長速度、９５５℃の成長温度、９２ｓｃｃｍのＨＣｌ流量、及び２５００ｓｃｃｍのＮＨ３流量という条件でＧａＮ膜を成長させた。これらの成長条件で約４分間の成長を行なった後、ＨＣｌ流量を２３ｓｃｃｍに下げることにより成長速度を約６５ミクロン／時間に落とし、成長温度を２０℃だけ高くした。これらの成長条件で約７分間の成長を行なった後、ＮＨ３流量を７５０ｓｃｃｍに約３２分かけて下げた。成長ＧａＮ膜の合計厚さは約６０ミクロンであった。ウェハの反りは約１９０ミクロンであった。ＧａＮ膜は外観上鏡面化されており、光学顕微鏡観察では、図３２に示すようにヒロック構造が表面に認められた。
原子間力顕微鏡（ＡＦＭ）を使用してウェハ表面を撮像し、貫通転位密度を測定した。表面上の貫通転位は、ＡＦＭで観察できるピットで終わっている。図３３は、ウェハ表面の１０ミクロン×１０ミクロンの範囲をＡＦＭで走査した結果を示している。表面のピット密度、即ち貫通転位密度は約１．９×１０７ｃｍ−２であった。
実施例１０：低欠陥密度ＧａＮ膜成長
この実施例では、本発明者らは、電子デバイス及び光電子デバイスを更に成長させるために適した別の高品質低欠陥密度ＧａＮ膜について説明する。直径２インチ、厚さ４３０ミクロンのサファイアを、開始基板として使用した。米国特許第６７８４０８５号に開示されるスパッタリング法を使用して、厚さ約０．７μｍのＡｌＮ層をサファイア基板上に成長させてテンプレート層として使用し、ＨＶＰＥによるＧａＮ成長を行なった。ＡｌＮ／サファイア構造を縦型ＨＶＰＥシステムに搬入し、ＧａＮ成長を開始した。
ＨＶＰＥによるＧａＮ膜を２ステップ法で成長させた。まず、約２６０ミクロン／時間の成長速度、９５５℃の成長温度、９２ｓｃｃｍのＨＣｌ流量、及び２５００ｓｃｃｍのＮＨ３流量という条件でＧａＮ膜を成長させた。これらの成長条件で約３分間の成長を行なった後、ＨＣｌ流量を１０ｓｃｃｍに下げることにより、成長速度を約３０ミクロン／時間に落とした。同時に、成長温度を２０℃だけ高くし、ＮＨ３流量を４００ｓｃｃｍに、更に２５分かけて下げた。成長ＧａＮ膜の合計厚さは約２５ミクロンであった。ウェハの反りは約９５０ミクロンであった。ＧａＮ膜は外観上鏡面化されており、光学顕微鏡観察では、ヒロック構造が表面に認められた。
実施例１１：ラッピング処理を用いた低欠陥密度ＧａＮ膜の成長
実施例１０で得られたＧａＮ膜付きサファイアを、ワックスを使用して、ＧａＮ膜がプレートに対向するようにステンレススチールプレートに貼り付ける。３０ミクロンのダイヤモンドスラリーを使用して、金属ラッピングプレートの上でサファイア基板の裏面をラッピングする。サファイア基板の裏面から約１０ミクロンのサファイアを除去した後では、ウェハの反りは約９５ミクロンから約４０ミクロンに減少している。
実施例１２：ポリッシング処理を用いた低欠陥密度ＧａＮ膜の成長
実施例１１で得られたＧａＮ膜付きサファイアを、ワックスを使用して、ＧａＮ膜が上に向いた状態でステンレススチールプレートに貼り付ける。次に、ＧａＮ膜の表面に化学的機械研磨を施して、約１ミクロンの表面材料を除去する。ＧａＮ膜の表面粗さの二乗平均平方根（ＲＭＳ）は、成長直後の膜では約５ｎｍであったが、ＣＭＰ処理済み表面では約０．５ｎｍ以下に低減していた。
混入物質の無い均一な半絶縁性ＩＩＩ族窒化物基板、及び同基板の作製方法
上述のように、半絶縁性ＧａＮ基板は、成長プロセス中に深い準位の不純物を導入する場合に作製することができる。鉄不純物は、例えば反応容器に、例えばフェロセン（ビス（シクロペンタジエニル）鉄）のような適切な鉄ソースを使用することにより導入することができる。
図１６は、上述の方法に従って成長させた成長直後の鉄ドープＧａＮ基板の光学写真である。鉄ドープＧａＮは、非接触抵抗率マッピング（ＣＯＲＥＭＡ）測定法及びホール測定法により測定されるように半絶縁性を示す。１０ｍｍｘ１０ｍｍの大きさのポリッシング済みＧａＮウェハがウェハから得られ、当該ウェハ片の抵抗率を測定した。図１９は、ホール抵抗率及びキャリア濃度を温度の関数として示している。室温でのサンプルの抵抗率は２×１０８Ω−ｃｍ超であった。図２０は、ＣＯＲＥＭＡ測定法で測定したときの、鉄ドープＧａＮウェハから得られる１０ｍｍｘ１０ｍｍの大きさのＧａＮ基板の抵抗率マップである。室温での平均抵抗率は約１ｘ１０９Ω−ｃｍであり、サンプルに測定された最小抵抗率は約５ｘ１０８−ｃｍであった。
上述の方法に従って得られるＧａＮは、依然として図１６に示すような若干のピットを有する。これらのピットは、機械的グラインディングにより、又は周りの材料からラッピングし、表面をポリッシングして鏡面に仕上げることにより除去することができる。図３４は、ポリッシング済みＧａＮウェハの写真を示す。かなりの量の褐色又はそれよりも暗い色の材料がウェハに混入していることが分かる。褐色の混入物質は、ピット群がポリッシングの前に存在していた領域に対応する。混入物質は依然として単結晶窒化ガリウムであるが、不純物の濃度が異なり、特に混入物質中の酸素不純物は周りの領域よりも多い。
ホール測定法及びＣＯＲＥＭＡ測定法により、幾つかの褐色の混入物質を含む鉄ドープＧａＮウェハの抵抗率を測定したところ、半絶縁性化していることが判明した（１ｘ１０８Ω−ｃｍ超）。更に、Ｌｅｈｉｇｈｔｏｎ Ｅｌｅｃｔｒｏｎｉｃｓ、 Ｉｎｃ．が製造するＬＥＩ １５００シート抵抗マッピングシステムを使用して、Ｌｅｈｉｇｈｔｏｎ測定法によりウェハの抵抗率を測定した。Ｌｅｈｉｇｈｔｏｎ測定法は、半絶縁性ＧａＡｓのような半絶縁性ウェハのシート抵抗を測定する公知の方法である。１ｘ１０５Ω−ｃｍを超えるウェハのシート抵抗をＬｅｈｉｇｈｔｏｎ測定法により測定する場合、このシート抵抗はＬｅｈｉｇｈｔｏｎ測定法による測定範囲を外れると考えられるので、ウェハは半絶縁性ウェハであると考えられる。本発明者らは、幾つかの褐色混入物質を含んでいた一連のポリッシング済みウェハをＬｅｈｉｇｈｔｏｎ測定法により測定し、代表的なシート抵抗が５０〜５０００Ω／□であり、抵抗率が、ホール測定法及びＣＯＲＥＭＡ測定法により得られる値よりもずっと小さい２．５〜２５０Ω−ｃｍであるということを発見した。
Ｌｅｈｉｇｈｔｏｎ測定法とＣＯＲＥＭＡ測定法との違いは、測定方法の物理的な仕組みにより説明することができる。Ｌｅｈｉｇｈｔｏｎ測定法では渦電流を利用し、サンプリング領域を並行して測定するのに対して、ＣＯＲＥＭＡ測定法では容量を利用し、サンプリング領域を順番に測定する。サンプリング領域内の抵抗率が均一ではない場合、Ｌｅｈｉｇｈｔｏｎ測定法により得られる抵抗率データが主として低抵抗率領域に関して採取されるのに対し、ＣＯＲＥＭＡ測定法により得られる抵抗率データは、主として高抵抗率領域に関して採取される。褐色斑点（混入物質）では、ドナー不純物濃度が高く、且つ抵抗率が低い。低抵抗率材料が混入することにより、基板上に成長する電子デバイスの性能及び歩留まりが低下する。
実施例１３：混入物質が無い均一な半絶縁性ＧａＮを製造する方法
本発明は、導電性の斑点が混入していない均一な半絶縁性窒化ガリウムを製造する方法を開示する。本発明の一態様では、ＨＶＰＥによりｃ面基板の上に半絶縁性ＧａＮを成長させている間に、成長表面のモルフォロジーに殆どピットが現われない。半絶縁性（ＳＩ）ＧａＮを成長させている間に発生するピットが、導電性の斑点が混入していない原因となる。成長中のピットを無くすことにより、半絶縁性（ＳＩ）ＧａＮ基板中の導電性の斑点を排除することができる。
一実施形態では、導電性の斑点が混入していない均一な半絶縁性ＧａＮは、ＨＶＰＥによりサファイア基板の上にＧａＮを成長させることにより作製される。成長プロセスは、上述のＳＩ ＧａＮ成長方法と同様であるが、この成長プロセスは、成長の後の方の段階においてピットが確実に完全に排除されるという改善点を有する。本方法について図３５及び３６を用いて説明する。
図３５に示すように、適切な基板３５０４を設ける。一部の実施形態では、基板３５０４は約２インチ以上の特性寸法（例えば、直径）を有することができる。更に別の実施例として、基板３５０４の直径を約３インチ以上、約４インチ以上、又は約１２インチ以上のような他のいずれかの適切なサイズとすることができる。基板３５０４はサファイア（Ａｌ２Ｏ３）とすることができるが、他の適切な単結晶基板３５０４を利用することができる。
基板３５０４の表面は、厳密なｃ面又はｃ面に近い面とすることができる。ｃ面に近い面によって、ＨＶＰＥによるＧａＮ成長中のステップフロー成長が促進され、より平滑な表面モルフォロジーを生成することができる。ｃ面に近い面のオフカット角度は、一実施例では約０°〜約１０°であり、別の実施例では約０．５°〜約５°である。オフカットの方向は、＜１−１００＞方向、又は＜１１−２０＞方向、或いは＜１−１００＞と＜１１−２０＞との間の方向とすることができる。
次に、エピタキシャル窒化物（例えば、ＡｌＮ）層３５０８を基板３５０４の上に堆積させる。このエピタキシャル窒化物層３５０８の目的は、ＧａＮをエピタキシャル成長させるためのテンプレートとなることである。エピタキシャル窒化物層３５０８の堆積は、次のＧａＮ成長と同じ反応装置において、又は異なる堆積チャンバーにおいて行なうことができる。一実施形態では、エピタキシャル窒化物層３５０８は、スパッタ堆積チャンバーの中で加熱基板に対して反応性スパッタリングを行なうことにより堆積する。次に、窒化物で被覆される基板３５０４／３５０８をスパッタチャンバーから取り出し、ＨＶＰＥ反応装置に搬入してＧａＮ成長を行なう。例えば、ＭＯＣＶＤ又はＭＢＥによって成長するＡｌＮ、ＭＯＣＶＤ又はＭＢＥによって成長するＧａＮ、ＭＯＣＶＤ又はＭＢＥによって成長するＡｌＧａＮなどの他の窒化物層を使用することもできる。一部の実施形態では、反応性スパッタリングにより堆積するＡｌＮ層は、ＭＯＣＶＤ又はＭＢＥによって堆積する窒化物層よりも低いコストで製造されるという利点を有する。ＡｌＮ層は、ＨＶＰＥ反応装置の中でＡｌソースを導入することにより、塩酸がＡｌと反応して塩化アルミニウムが形成され、この塩化アルミニウムが堆積ゾーンにおいてアンモニアと反応して基板表面にＡｌＮが形成されることにより成長させることもできる。一実施例では、エピタキシャル窒化物層３５０８の厚さは約０．０１〜約２ミクロンである。別の実施例では、エピタキシャル窒化物層３５０８の厚さは約０．０５〜約１０ミクロンである。別の実施例では、エピタキシャル窒化物層３５０８の厚さは約０．０５〜約２ミクロンである。別の実施例では、エピタキシャル窒化物層３５０８の厚さは約０．２〜約２ミクロンである。
一部の実施形態では、用いているプロセス条件及び特定の反応装置のような要素に応じて、エピタキシャル窒化物層３５０８の堆積は、ＨＶＰＥプロセスを使用してサファイア基板の上に単結晶ＧａＮ膜を成長させるために望ましい。しかしながら、他のＨＶＰＥ反応装置システムでは、エピタキシャル窒化物層３５０８のようなテンプレート層をＨＶＰＥ成長の前に使用することなく、ＨＶＰＥにより、基板３５０４の上に直接単結晶ＧａＮ層３５１２を成長させることができる。このような場合、本発明の教示による成長シーケンスでは、窒化膜コーティングステップを飛ばして直接次の成長ステップに進むことができる。
成長プロセスの第２ステップでは、水素化物気相エピタキシーにより、３Ｄ成長モードで、ピット表面モルフォロジーが製造される成長条件でエピタキシャルＧａＮ層３５１２を成長させる。被覆されない基板３５０４又は窒化物によって被覆される基板３５０４／３５０８をＨＶＰＥ反応装置に搬入し、反応装置を高純度窒素でパージして不純物を除去する。次に、窒化ガリウムエピタキシャル層３５１２を成長させる。このＧａＮ層３５１２を３次元（３Ｄ）成長モードで成長させ、この場合、膜の表面は非常に粗く、且つピットで覆われる。この単結晶のピット発生ＧａＮ層３５１２の目的は、将来の成長中のマイクロクラックを防止することである。このような粗いピット発生Ｇａ層３５１２を設けない場合、ＡｌＮ被覆サファイア基板の上に成長する平滑なＧａＮ層には、通常、平滑な層の厚さが約２０ミクロン超となる場合にマイクロクラックが発生する。ピット発生層３５１２の成長条件は通常、平滑な表面モルフォロジーが製造される最適な薄膜成長条件よりも成長速度が速く、及び／又はアンモニア流量が多く（又はＶ／ＩＩＩ比率が高く）、及び／又は成長温度が低い。
一実施例では、３Ｄ成長層３５１２の厚さは約５〜約１００ミクロンである。別の実施例では、３Ｄ成長層３５１２の厚さは約１０〜約５０ミクロンである。別の実施例では、３Ｄ成長層３５１２の厚さは約２０〜約３０ミクロンである。別の実施例では、３Ｄ成長層３５１２の厚さは約２０ミクロンである。合計ｃ面成長面積に対するピットで覆われる面積の割合として定義されるピット表面被覆率は、一実施例ではこのステップの最終段階において約５０％超であり、別の実施例では約７５％超であり、別の実施例では約９０％超である。ピットの分布、即ちピットのサイズと深さの分布は正規分布であることが好ましい。ピットの深さをピットの直径で割った値として定義されるピットのアスペクト比は一部の実施形態では一定であることが好ましい。ガリウム金属に通していない（即ち、ＧａＣｌを生成しない）追加の塩酸ガスを反応装置に導入し、ガスの流量を制御してピットのアスペクト比を一定にすることができる。このステップでは、任意で、鉄のような深い準位を作る補償不純物を導入することができる。
一実施形態では、３Ｄ成長モードでの成長温度は約９００℃〜約１０００℃であり、３Ｄ成長モードでのＶ／ＩＩＩ比率は約１０〜約１００であり、３Ｄ成長モードでの成長速度は約５０μｍ／時間〜約５００μｍ／時間である。
成長プロセスの第３ステップでは、ＨＶＰＥ成長条件を変えることにより、ピットが非常に多い表面モルフォロジーからピットが徐々に少なくなる表面モルフォロジーへと、表面モルフォロジーを変化させる。３Ｄ核形成層３５１２の成長条件よりも遅い成長速度、及び／又は少ないアンモニア流量、及び／又は高い成長温度のような条件で遷移層３５１６を成長させる。一実施例では、モルフォロジー遷移層３５１６の厚さは約５〜約５００ミクロンである。別の実施例では、遷移層３５１６の厚さは約１０〜約２００ミクロンである。遷移層３５１６の目的は、ＧａＮ膜が多結晶に変化する現象を防止し、冷却中の横クラックの形成を容易にする応力状態の膜を作製することである。
遷移層３５１６の成長の最終段階では、成長表面にピットが殆ど無い。第２ステップで核生成成長条件を使用して、ピットのアスペクト比、及びピットを構成する結晶面の方位が同じとなるような、好ましくは均一な特徴を持つピットを製造することができるので、遷移層３５１６の成長中に殆どのピットに蓋をすることができる。遷移層３５１６の成長の最終段階におけるピット表面被覆率は、一実施例では約１０％未満、別の実施例では約５％未満、別の実施例では約１％未満である。鉄のような深い準位を作る補償不純物をこのステップで導入することができる。鉄不純物の導入は、例えばフェロセンのような揮発性の有機金属化合物を反応装置に導入することにより行なうことができる。
一実施形態では、遷移層成長モードでの成長温度は約９２０℃〜約１１００℃であり、遷移層成長モードでのＶ／ＩＩＩ比率は約８〜約８０であり、遷移層成長モードでの成長速度は約５０μｍ／時間〜約５００μｍ／時間である。
第４成長ステップは、ＧａＮ膜のバルクを成長させるバルク成長ステップである。図３５に示すように、遷移層３５１６の上にバルク層又は結晶３５２０を成長させる。成長条件は、全ての残留ピットが無くなって、ＧａＮ膜のモルフォロジーにはピットが殆ど現われることがないように選択され、このステップにおけるＧａＮ成長モードは、ほぼ２次元の成長モードである。バルク成長条件では、遷移層ステップが行なわれている間に用いられる条件よりもアンモニア流量が少なく、及び／又は成長温度が高い。バルク成長の最終段階では、ＧａＮ表面にはピットが殆ど無い。バルク成長の最終段階での表面ピットの密度は、一実施例では約５ｃｍ−２未満であり、別の実施例では約１ｃｍ−２未満であり、別の実施例では約０ｍ−２である。第４バルク成長ステップで成長するＧａＮの厚さは、一実施例では約５００〜約２０００ミクロン（約０．５〜約２ｍｍ）であり、別の実施例では約１０００〜約１５００ミクロン（約１〜約１．５ｍｍ）である。鉄のような深い準位を作る補償不純物をこのステップで導入することができる。鉄不純物の導入は、例えばフェロセンのような揮発性の有機金属化合物を反応装置に導入することにより行なうことができる。
一実施形態では、バルク成長ステップ中の成長温度は約９５０℃〜約１１００℃であり、バルク成長ステップ中のＶ／ＩＩＩ比率は約５〜約５０であり、バルク成長ステップ中の成長速度は約５０μｍ／時間〜約５００μｍ／時間である。
図３６に示すように、成長の完了後、厚いＧａＮ付き基板２重層３６００を徐々に冷却する。冷却速度は、一実施例では約２０℃／分未満であり、別の実施例では約１０℃／分未満である。別の実施例では、冷却速度は約６℃／分である。この冷却時間の間、横クラックが、クラック面がＧａＮ／サファイア界面にほぼ平行になるようにＧａＮ膜に発生することにより、ＧａＮが下地基板から分離される。初期基板３５０４（図３５）と同じ大きさの特性寸法（例えば、直径）を有する厚いＧａＮ製品又はウェハ３６２２が、薄いＧａＮ層によって被覆される基板３６０６とともに得られる。例えば、２インチ基板３５０４を利用する場合、２インチＧａＮ製品３６２２が得られる。３インチ基板３５０４を利用する場合、３インチＧａＮ製品３６２２が得られる。一部の実施例では、冷却中にＧａＮ製品３６２２が複数の大きな薄片に割れ、この場合、大きな薄片のサイズを調整して、円形（任意面取り）又は矩形（任意面取り）等の所望のウェハ形状とすることができる。
厚い自立型ＧａＮウェハ３６２２は、ラッピング、ポリッシング、及び化学的機械研磨を使用することにより更に処理し、均一な半絶縁性ＧａＮウェハとすることができる。ＧａＮ層３５２０は、最初に、酸素混入量の多いピット表面モルフォロジーを持ち、よって裏面の抵抗率が低くなるように成長させているので、製品３６２２の裏面近傍の相対的に導電性の高い層を完全に除去することにより、ウェハの半絶縁性を確保することができる。一実施例では、まず自立型ＧａＮ製品３６２２のサイズを調整して所望のウェハ形状（この場合、ウェハブランクと定義される）とする。この場合、基板の結晶方向を示すため、任意で、大きな面取り、及び短い面取りを施す。一実施例では、サイズ調整済みＧａＮウェハブランクは、約１０ｍｍｘ１０ｍｍ平方以上のサイズであり、即ち、サイズ調整済みＧａＮウェハブランクは長さ約１０ｍｍ以上の辺を含む。別の実施例では、サイズ調整済みＧａＮウェハブランクは約１８ｍｍｘ１８ｍｍ平方のサイズである。別の実施例では、サイズ調整済みＧａＮウェハブランクは約１インチ以上の円形であり、即ち、サイズ調整済みＧａＮウェハブランクは円形であり、且つ約１インチ以上の直径を有する。別の実施例では、サイズ調整済みＧａＮウェハブランクは、約２インチ以上の円形である。ウェハブランクの前面はＧａ面であり、ウェハブランクの裏面は単結晶ＧａＮの窒素面である。グラインディング及び／又はラッピングのような機械的手段を利用して、ウェハブランクの裏面から材料を除去することができる。ウェハブランクの裏面から除去される厚さは、少なくとも成長遷移層の厚さ以上とすることができる。前面（Ｇａ面）は更に、ダイヤモンドスラリーによりポリッシングすることができる。Ｇａ表面は化学的機械研磨ステップで仕上げることができ、化学的機械研磨ステップでは、表面ダメージ及び表面下ダメージを除去し、エピ成長用表面を製造する。ウェハブランクの裏面は、グラインディング又はラッピングのような機械的手段を利用して処理することにより表面を平坦化し（機械的に平坦化し）、所望のウェハ厚さを実現する。単結晶ＧａＮの成長中に結晶欠陥密度が低下するので、裏面から材料を除去して所望のウェハ厚さを実現することが好ましい。任意で、裏面をポリッシングすることにより光沢仕上げ面を製造することができる。
図３７は、本発明の一実施形態に従って作製される混入物質の無い均一な半絶縁性ＧａＮウェハの写真を示している。ウェハ上に褐色混入物質は観察されない。本開示に記載する方法により作製されるウェハをＬｅｈｉｇｈｔｏｎ抵抗率マッピング測定法により測定したところ、ウェハのシート抵抗が計測器の測定範囲を外れていたため、ウェハが半絶縁性ウェハであることが判明した。
本発明の別の実施形態では、基板と同じ種類のＧａＮシードを利用して、混入物質の無い半絶縁性ＧａＮウェハを作製する。ｃ面ＧａＮシードウェハを化学的機械研磨して、機械的ポリッシングプロセスによって残留する表面ダメージ及び表面下ダメージを全て除去する。シードウェハ全体を洗浄した後、当該ウェハをＨＶＰＥ反応装置に搬入する。ＨＶＰＥプロセスによりＧａＮシードの上に窒化ガリウム膜を成長させる。鉄ドーピングソースとしてフェロセンを導入して半絶縁性ＧａＮを製造する。成長条件は、成長ＧａＮ結晶の表面（成長表面）が、成長プロセス全体を通じて確実にピットが無い状態を維持するように選択される。この実施形態の代表的な成長条件では、成長速度が約１００〜４００ミクロン/時間であり、成長温度が約９５０〜１０５０℃であり、ＮＨ３／ＧａＣｌ（Ｖ／ＩＩＩ）比率が約５〜５０であり、反応装置圧力が約１００〜７６０Ｔｏｒｒである。しかしながら、種々の成長条件は、上記範囲に制限されないことを理解されたい。成長に関する厳密な条件は、反応装置構造に応じて変化し、この技術分野に精通した当業者であれば決定できる。本発明の一態様では、成長プロセス全体を通じてピットの無い成長表面モルフォロジーを維持する。最適な成長条件ウィンドウよりも温度が低く、及び／又はＶ／ＩＩＩ比率が高いという条件下では、成長表面にピットが形成され得るので望ましくない。ピットの無い表面モルフォロジーが維持される最適成長条件の下で、水素化物気相エピタキシーにより、ＧａＮシード結晶の上に鉄ドープＧａＮ結晶を成長させる。一実施例では、成長ＧａＮ結晶の長さは約１ｍｍ以上である。別の実施例では、ＧａＮ結晶の長さは約５ｍｍ以上である。別の実施例では、ＧａＮ結晶の長さは約１ｃｍ以上である。成長ＧａＮ結晶をスライスして複数のウェハとすることができ、これらのウェハを機械的ポリッシング及び化学的機械研磨によって更に処理し、エピ成長用ＧａＮウェハとすることができる。褐色斑点状の混入物質の密度は最小である。一実施例では、褐色斑点状の混入物質の密度は約１ｃｍ−２以下である。別の実施例では、褐色斑点状の混入物質の密度は約０ｃｍ−２である。
上述の実施形態に関連して、鉄ドープ半絶縁性ＧａＮ結晶中の鉄ドーピング濃度は、ガスフロー中の揮発性鉄化合物の分圧によって制御することができる。フェロセンを鉄ソースとして使用する場合、フェロセンのバブラーから反応装置に供給されるフェロセンの量は、バブラー温度及びキャリアガス流量によって決まる。一般的に、ガス相中の揮発性鉄化合物の濃度が高くなると、成長ＧａＮ結晶中の鉄の濃度が高くなる。ＧａＮ結晶中の鉄の濃度と鉄化合物の流量との厳密な関係は反応装置構造によって変わり、この技術分野の当業者であれば求めることができる。鉄濃度は、ｎ型不純物の濃度、及び欠陥の密度の合計値よりも大きくする必要がある。一実施例では、鉄濃度は約１０１６〜約１０１９ｃｍ−３である。鉄ドープＧａＮは半絶縁性である。一実施例では、抵抗率は約１ｘ１０７Ω−ｃｍ超である。
別の構成として、正しい前駆体を使用することにより、深い準位のアクセプターを窒化ガリウム結晶に導入することができる。例えば、遷移金属（例えば、鉄、ニッケル、コバルト、マンガン、クロムなど）は、ＨＶＰＥ反応装置に該当する有機金属として導入することができるか、又は該当する金属元素を塩酸ガスと反応させることにより導入することができる。
ＧａＮ結晶中のシリコン及び酸素のようなｎ型不純物は最小にする必要がある。幾つかの予備ステップを使用して、ＨＶＰＥ法によって成長するＧａＮ結晶に含まれる酸素不純物を減らすことができる。反応装置には高い気密性が要求される。基板を反応装置に搬入した後の、結晶成長を行なう前のパージ時間を十分長くできるようにする必要がある。ロードロックシステムを用いて基板を搬入することにより、基板搬入中の反応装置内部が大気に曝露されることを防止できる。酸素不純物を除去するために供給ガスを純化する必要がある。一実施例では、ｎ型不純物の濃度は約１０１７ｃｍ−３未満であり、別の実施例では約５×１０１６ｃｍ−３未満であり、別の実施例では約１０１６ｃｍ−３未満である。
以下の例示的且つ非制限的な例により、本発明の一部の実施形態に対する理解を深めることができる。
実施例１３：半絶縁性ＧａＮの成長
この実施例では、本発明者らは、混入物質の無い均一な半絶縁性ＧａＮ基板の作製方法について説明する。サファイア（０００１）を開始基板として使用した。加熱基板への反応性スパッタリングにより、サファイア基板の上に約０．２５μｍの厚さのＡｌＮ層を成長させた。Ｘ線回折法を使用して、半値幅（ＦＷＨＭ）が５５秒角であることによりＡｌＮ膜が単結晶であることを確認した。ＡｌＮ／サファイア構造を、前述の縦型ＨＶＰＥシステム１００（図１）に搬入し、ＧａＮ成長を開始した。
ＨＶＰＥによるＧａＮ膜をマルチステップ法により成長させた。まず、約２６０ミクロン／時間の成長速度、９６８℃の成長温度、９２ｓｃｃｍのＨＣｌ流量、及び２０００ｓｃｃｍのＮＨ３流量という条件でＧａＮ膜を成長させた。３Ｄ成長モードで、ＡｌＮにより被覆された表面上にこの層を成長させた。核形成層の成長時間は約４分であり、この層の厚さは約１８ミクロンであった。一部の実験では、このポイントで成長を停止させ、ウェハを反応装置から取り出して分析した。ウェハ表面は外観上鏡面ではなく、粗表面として観察された。顕微鏡分析では、表面は高密度のピットにより覆われていることが観察された。
核形成層の成長後、同じＮＨ３流量及び成長温度を維持しながら、ＨＣｌ流量を２３ｓｃｃｍに下げることにより成長速度を約６５ミクロン／時間に落とした。これらの条件で約７分間の成長を行なった後、ＨＣｌ流量を４６ｓｃｃｍに増やし、ＮＨ３流量を１５００ｓｃｃｍに減らし、約１時間かけて成長温度を１５℃だけ高くして９８３℃とした。これら２つの成長条件を、ピットの減少により表面モルフォロジーが改善される遷移層成長段階として考慮した。２００ｓｃｃｍの流量の窒素キャリアガスを用いて成長システムにフェロセンを導入した。一部の実験では、このポイントで成長を停止させ、ウェハを反応装置から取り出して分析した。ウェハ表面は外観上鏡面であり、且つ平滑であった。わずかなピットが依然として残っていたが、ピットで覆われる表面の割合は１％未満であった。成長モードは、このステップ中に核生成の３Ｄモードから２Ｄ成長モードに遷移した。
遷移層の成長後、更に７時間の成長時間の間に、ＮＨ３流量を更に９００ｓｃｃｍまで減らした。２００ｓｃｃｍの流量の窒素キャリアガスを用いて成長システムにフェロセンを導入した。これがバルク成長ステップであった。
成長シーケンスの完了後、結果として得られたＧａＮ／サファイア２重層を室温まで、約６℃／分の冷却速度で冷却した。冷却プロセス中、ＧａＮ／サファイア２重層からサファイア基板を完全に剥離することにより、自立型ＧａＮ基板を製造した。図３８は、この実施例で得られるＧａＮ基板の光学写真である。ＧａＮ基板の直径は２インチであり、基板の厚さは約１．２ｍｍであった。ウェハは分離プロセス中に２つの大きな薄片に割れた。表面にはピットが殆ど無く、これは、上述の他のＧａＮ成長方法を使用して得られる図１６のウェハと比べると非常に大きな改善であった。
成長直後の自立型ＧａＮを切断して１８ｘ１８ｍｍのウェハ及び１０ｘ１０ｍｍのウェハとした。前面（Ｇａ面）をわずかにグラインディングして表面を平坦にし、裏面を約７００ミクロンだけグラインディングで除去し、残っている可能性のある全ての導電層を除去する。更に、約２〜４ミクロンの直径のダイヤモンド粒子を含むダイヤモンドスラリーで前面をポリッシングした。ＧａＮに対し、化学的機械研磨プロセスにより仕上げ処理を施して、表面ダメージ及び表面下ダメージを全て除去した。仕上げ済みウェハは約５００ミクロンの厚さであった。図３７は、この例で得られる混入物質の無い１８ｘ１８ｍｍの基板の写真である。
約２４０℃に加熱したリン酸でエッチングしてエッチピットを発生させることにより結晶欠陥密度を分析し、エッチピットの密度を原子間力顕微鏡で測定した。貫通転位密度に対応するエッチピット密度は、この実施例で得られるウェハについて約５ｘ１０６ｃｍ−２であった。
非接触抵抗率マッピング（ＣＯＲＥＭＡ）測定法及びＬｅｈｉｇｈｔｏｎ測定法によりウェハの電気特性を測定した。サンプルの室温抵抗率は、ＣＯＲＥＭＡ測定法によれば２ｘ１０８Ω−ｃｍ超であった。ウェハのシート抵抗は、Ｌｅｈｉｇｈｔｏｎ測定法によれば約１ｘ１０５Ω／□超であった。両方の測定法から、抵抗電気特性が計測器の空間分解能の範囲内で均一であることが判明した。この実施例で得られるウェハは均一な半絶縁性のウェハであり、褐色斑点状の混入物質を含まなかった。これとは異なり、上述の他の方法を使用して得られる幾つかのウェハは褐色斑点状の混入物質を含み、Ｌｅｈｉｇｈｔｏｎ測定法により測定した場合１０００Ω／□未満のシート抵抗を有したが、ＣＯＲＥＭＡ測定法によれば抵抗率は２×１０８Ω−ｃｍ超であった。
単結晶ＩＩＩ族窒化物製品、及び同製品をＨＶＰＥ法により多結晶層が混在するように作製して歩留まりを向上させる方法
多結晶層を使用してＧａＮ製品を作製する方法
場合によっては、自立型基板を作製する上述のＧａＮ基板作製方法は不具合を有する。即ち、ＧａＮが分離中に割れ、プロセスにおける歩留まりを下げる恐れもあり。本開示によれば、このような方法は、機械的強度の高い多結晶層を混在させ、多結晶層で単結晶ＧａＮ層に蓋をして、プロセスにおける歩留まりを上げることにより、更に改善することができる。
図３９は、本発明のプロセス３９００の一実施例を順に示す模式図である。まず、サファイア基板３９０４を設ける。次に、エピタキシャル窒化物（例えば、ＡｌＮ）層３９０８をサファイア基板３９０４の表面３９０６に堆積させる。エピタキシャル窒化物層３９０８の堆積は、次のＧａＮ成長と同じ反応装置で行なうか、又は異なる堆積チャンバーで行なうことができる。次に、水素化物気相エピタキシーにより、窒化物で被覆される基板３９０４／３９０８の上に、各ステップに異なる成長条件を用いるマルチステップで、ＧａＮ材料を堆積させる。ピット表面モルフォロジーが製造される条件で第１ＧａＮ層３９１２を成長させる。このような条件は、平滑なモルフォロジーが製造される最適な薄膜成長条件よりも成長速度が速い、及び／又はアンモニア流量が多い、及び／又は成長温度が低いことを特徴とする。従って、第１ＧａＮ層３９１２はピット表面を有する。第１ＧａＮ層３９１２から第２ＧａＮ層３９１６を成長させる。第２ＧａＮ層３９１６は、ピットへの充填が徐々に行なわれ、ピットがずっと少ないＧａＮ表面３９１８が製造される条件で成長する遷移層として機能する。このような成長条件は、第１ピット成長ステップにおいて用いられる条件よりも成長速度が遅い、及び／又はアンモニア流量が少ない、及び／又は成長温度が高いことを特徴とする。次に、第２ＧａＮ層３９１６の上に第３ＧａＮ層３９２０を成長させる。第３ＧａＮ層３９２０は、単結晶ＧａＮの大部分が成長するバルク層である。次に、第３ＧａＮ層３９２０の上に第４ＧａＮ層３９２４を成長させる。第４ＧａＮ層３９２４は多結晶ＧａＮ層であり、多結晶ＧａＮ層を設けることにより、ＧａＮ層全体の機械的強度全体を高める。
成長温度から周囲室温まで冷却している間に、横クラックが発生することにより、成長ＧａＮ膜がサファイア基板３９０４から分離して、クラックの無い自立型ＧａＮ製品３９３２が製造され、このＧａＮ製品３９３２は単結晶層３９３６及び多結晶層３９２４を含む。多結晶ＧａＮ材料３９２４は、単結晶ＧａＮ層３９３６よりも機械的強度が高く、ＧａＮ製品３９３２の割れを減らすように作用する。多結晶ＧａＮ層３９２４を除去することにより、クラックの無い自立型ＧａＮ製品３９３２を処理して単結晶ＧａＮウェハ３９４０を製造する。
図３９に示す実施例の説明を続ける。一部の実施形態では、基板３９０４は約２インチ以上の特性寸法（例えば、直径）を有することができる。更に別の実施例として、基板３９０４の直径は約３インチ以上、約４インチ以上、又は約１２インチ以上のような他のいずれかの適切なサイズとすることができる。基板３９０４はサファイア（Ａｌ２Ｏ３）とすることができるが、他の適切な単結晶基板３９０４を利用してもよい。
基板３９０４の表面３９０６は、厳密なｃ面又はｃ面に近い面とすることができる。ｃ面に近い面によって、ＨＶＰＥによるＧａＮ成長中のステップフロー成長が促進され、より平滑な表面モルフォロジーを製造することができる。ｃ面に近い面のカットオフ角度は、一実施例では約０．１°〜約１０°であり、別の実施例では約０．５°〜約５°である。オフカットの方向は、＜１−１００＞方向、又は＜１１−２０＞方向、或いは＜１−１００＞と＜１１−２０＞との間の方向とすることができる。
一実施形態では、スパッタチャンバーの中で、加熱基板に対して反応性スパッタリングを行なうことにより、エピタキシャル窒化物層３９０８を堆積させる。次に、窒化物で被覆される基板３９０４／３９０８をスパッタチャンバーから取り出し、ＨＶＰＥ反応装置に搬入してＧａＮ成長を行なう。例えば、ＭＯＣＶＤ又はＭＢＥによって成長するＡｌＮ、ＭＯＣＶＤ又はＭＢＥによって成長するＧａＮ、ＭＯＣＶＤ又はＭＢＥによって成長するＡｌＧａＮなどの他の窒化物核形成層を使用することもできる。一部の実施形態では、反応性スパッタリングにより堆積するＡｌＮ層は、ＭＯＣＶＤ又はＭＢＥによって堆積する窒化物層よりも低いコストで製造されるという利点を有する。ＡｌＮ層は、ＨＶＰＥ反応装置の中で、Ａｌソースを導入することにより、塩酸がＡｌと反応して塩化アルミニウムが形成され、この塩化アルミニウムが堆積ゾーンにおいてアンモニアと反応してＡｌＮが基板表面に形成されることにより成長させることもできる。一実施例では、エピタキシャル窒化物層３９０８の厚さは約０．０５〜約１０ミクロンである。別の実施例では、エピタキシャル窒化物層３９０８の厚さは約０．０５〜約２ミクロンである。別の実施例では、エピタキシャル窒化物層３９０８の厚さは約０．５〜約２ミクロンである。
一部の実施形態では、用いるプロセス条件及び特定の反応装置のような要素によっては、エピタキシャル窒化物層３９０８の堆積は、ＨＶＰＥプロセスを使用してサファイア基板上に単結晶ＧａＮ膜を成長させるために望ましい。しかしながら、他のＨＶＰＥ反応装置システムでは、エピタキシャル窒化物層３９０８のようなテンプレート層をＨＶＰＥ成長の前に使用することなく、ＨＶＰＥにより、基板３９０４の上に直接単結晶ＧａＮ層３９１２を成長させることができる。このような場合、本発明の教示による成長シーケンスでは、窒化膜被覆ステップを飛ばして直接次の成長ステップに進むことができる。
成長プロセスの第２ステップでは、水素化物気相エピタキシーにより３Ｄ成長モードでエピタキシャルＧａＮ層３９１２を成長させる。被覆されない基板３９０４又は窒化物によって被覆される基板３９０４／３９０８をＨＶＰＥ反応装置に搬入し、反応装置を高純度窒素でパージして不純物を除去する。次に、窒化ガリウムエピタキシャル層３９１２を成長させる。このＧａＮ層３９１２を３次元（３Ｄ）成長モードで成長させる。この場合、膜の表面３９１４は非常に粗く、ピットで覆われる。第１ステップの最終段階で成長を停止させてウェハを反応装置から取り出す場合、ＧａＮ表面３９１４は、図４０の顕微鏡写真に示すように鏡面ではない。この段階におけるＧａＮ膜はそれでも、ｘ線回折法によるロッキングカーブの測定によって判明するように単結晶膜である。表面に対するピットで覆われる表面の割合として定義されるピット被覆率は、一実施例では、このステップの最終段階において約５０％超であり、別の実施例では約７５％超である。他の実施例では、ピット発生数割合は約９０％超である。この層３９１２の成長条件では通常、「最適な」薄膜成長条件よりも成長速度が速く、及び／又はアンモニア流量が多く（又はＶ／ＩＩＩ比率が高く）、及び／又は成長温度が低い。「最適な薄膜成長条件」の一例は、実施例１に示すように、ＡｌＮ被覆サファイア基板の上にピットの無いＧａＮ薄膜（＜３μｍの厚さ）が生成されるようなＨＶＰＥによるＧａＮ成長条件である。
この３Ｄ成長層３９１２には２つの目的がある：第１の目的は、成長中のＧａＮのマイクロクラックを防止することであり、第２の目的は、ＧａＮ膜を所定の応力状態とすることで、冷却中に横クラックが発生し易くすることである。一実施例では、３Ｄ成長層３９１２の厚さは約５〜約１００ミクロンとすることができる。別の実施例では、成長層３９１２の厚さは約１０〜約５０ミクロンである。更に別の実施例では、３Ｄ成長層３９１２の厚さは約２０ミクロン〜約３０ミクロンである。別の実施例では、３Ｄ成長層３９１２の厚さは約２０ミクロンである。
一実施形態では、３Ｄ成長モードでの成長温度は、約９００℃〜約１０００℃であり、３Ｄ成長モードでのＶ／ＩＩＩ比率は約１０〜約１００であり、３Ｄ成長モードでの成長速度は約５０μｍ／時間〜約５００μｍ／時間である。
ＧａＮ膜が３Ｄ成長モードで成長させるとより厚くなる場合、ＧａＮ膜の膜質はエピタキシャル単結晶膜から多結晶膜に徐々に変化する。
成長プロセスの第３ステップでは、ＨＶＰＥ成長条件を変えて、ピットが非常に多い表面モルフォロジーからピットが徐々に少なくなる表面モルフォロジーへと表面モルフォロジーを変化させる。遷移層３９１６は、核形成層３９１２の成長条件よりも遅い成長速度、及び／又は少ないＮＨ３流量、及び／又は高い成長温度のような条件で成長させる。一実施例では、表面モルフォロジー遷移層３９１６の厚さは約５〜約５００ミクロンである。別の実施例では、遷移層３９１６の厚さは約５〜約２００ミクロンである。別の実施例では、遷移層３９１６の厚さは約５〜約１００ミクロンである。別の実施例では、遷移層３９１６の厚さは約５〜約５０ミクロンである。別の実施例では、遷移層３９１６の厚さは約８ミクロンである。遷移層３９１６の目的は、ＧａＮ膜が多結晶に変化する現象を防止し、膜中に、冷却中に横クラックが発生し易くなる応力状態をつくることである。遷移層３９１６の成長の最終段階では、成長表面３９１８にはピットが殆ど無い。遷移層３９１６の成長後の成長表面３９１８におけるピット表面被覆率は、一実施例では約１０％未満であり、別の実施例では約５％未満であり、別の実施例では約１％未満である。
一実施形態では、回復層成長モードでの成長温度は約９２０℃〜約１１００℃であり、回復層成長モードでのＶ／ＩＩＩ比率は約８〜約８０であり、回復層成長モードでの成長速度は約５０μｍ／時間〜約５００μｍ／時間である。
第４成長ステップはバルク成長ステップであり、このステップでは、単結晶ＧａＮ膜のバルクを成長させる。成長条件は、ＧａＮ膜のモルフォロジーに、ピットが殆ど又は全く生じないように選択される。このステップのＧａＮ成長モードはほぼ２次元の成長モードである。このステップの間、成長条件を一定に保持することができる。別の構成として、一つ以上の成長条件を小さな傾きで直線的に変化させることができる、例えばアンモニア流量を直線的に少しずつ減らすか、成長速度を直線的に少しずつ遅くするか、或いは温度を直線的に少しずつ高くすることができる。バルク成長ステップにおいて直線的に条件を変化させる目的は、成長ＧａＮ表面のピットの密度を更に低下させることである。バルク成長ステップを実行している間、成長ＧａＮ表面のピット密度は徐々に低下する。バルク成長の最終段階では、ＧａＮ表面３９２２にピットが殆ど又は全く発生しない。一実施例では、バルク成長ステップで成長するＧａＮバルク層３９２０の厚さは約５００〜約２０００ミクロン（０．５〜２ｍｍ）である。別の実施例では、ＧａＮバルク層３９２０の厚さは約１０００〜約１５００ミクロン（約１〜約１．５ｍｍ）である。
一実施形態では、バルク成長段階における成長温度は約９５０℃〜約１１００℃であり、バルク成長段階におけるＶ／ＩＩＩ比率は約５〜約５０であり、バルク成長段階における成長速度は約５０μｍ／時間〜約５００μｍ／時間である。
第５ステップでは、成長条件を変えることにより、第４ステップで成長した単結晶ＧａＮ膜３９２０の上に多結晶ＧａＮ膜３９２４を成長させる。多結晶ＧａＮ膜３９２４は、先行するバルク成長ステップに用いられる成長条件よりも成長温度を低くし、及び／又はＮＨ３流量を多くし、及び／又は成長速度を速くすることにより成長させることができる。一実施例では、多結晶ＧａＮ膜３９２４の厚さは約５００〜２０００ミクロン（０．５〜２ｍｍ）である。
一実施形態では、多結晶成長段階における成長温度は約８５０℃〜約１０００℃であり、多結晶成長段階におけるＶ／ＩＩＩ比率は約２０〜約２００であり、多結晶成長段階における成長速度は約１００μｍ／時間〜約５００μｍ／時間である。
ここでは、多結晶ＧａＮ膜３９２４を設けることを前提として、ＧａＮ製品３９３２の完全性を次のようにして向上させる。単結晶では、結晶の劈開面がほぼ揃っており、クラックが形成されると、結晶の厚さ又は長さに沿ったクラックの伝搬が鈍ることは殆ど無い。多結晶ＧａＮ層３９２４が単結晶の上に堆積する場合、多結晶の結晶劈開面は結晶の劈開面と一致しない。クラックが単結晶内部にまで伝搬しようとしていると仮定すると、クラックを多結晶内部にまで伝搬させるために必要なエネルギーが大きくなるので、製品を相対的に堅牢な構造にすることができる。更に、多結晶ＧａＮ層３９２４を単結晶の上に堆積させる場合、結晶の厚さが変化し、熱膨張率の違いによるＧａＮ層全体における応力が小さくなる。これによって、クラックが製品内に形成される確率が低くなる。
成長の完了後、厚いＧａＮ付き基板２重層を徐々に冷却する。冷却速度は、一実施例では約２０℃／分未満であり、別の実施例では約１０℃／分未満である。別の実施例では、冷却速度は約６℃／分である。この冷却時間の間に、クラック面がＧａＮ／基板界面にほぼ平行になるように、ＧａＮ膜に横クラックが発生し、ＧａＮが下地基板から分離される。初期基板３９０４と同じ大きさの特性寸法（例えば、直径）を有する厚いＧａＮ製品３９３２が、薄いＧａＮ層によって被覆される基板とともに得られる。例えば、２インチ基板３９０４を利用する場合、２インチＧａＮ製品３９３２が得られる。３インチ基板３９０４を利用する場合、３インチＧａＮ製品３９３２が得られる。４インチ基板３９０４を利用する場合、４インチＧａＮ製品３９３２が得られる。基板３９０４はそのままの状態を維持しているか、エッジが割れて部分的にそのままの状態を維持するか、或いは割れて幾つかの薄片となる。基板３９０４の上に残留するＧａＮの厚さは、通常５００ミクロン未満である。結果として得られた自立型ＧａＮ製品３９３２の厚さは、通常１〜４ｍｍである。
グラインディング又はラッピングのような機械的手段、及びポリッシングによって自立型ＧａＮ製品３９３２を処理することにより、単結晶ＧａＮウェハ又は基板３９４０とすることができる。一実施例では、まず自立型ＧａＮ製品３９３２のサイズを調整し、所望のウェハ形状（この場合、ウェハブランクと定義される）とし、任意で大きな面取り部、及び小さな面取り部を設けて基板３９４０の結晶方位を識別可能にする。一実施例では、サイズ調整済みＧａＮウェハブランクは、約１０ｍｍｘ１０ｍｍ平方以上であり、即ち、約１０ｍｍ以上の長さを有する辺を含む。別の実施例では、サイズ調整済みＧａＮウェハブランクは約１８ｍｍｘ１８ｍｍ平方である。別の実施例では、サイズ調整済みＧａＮウェハブランクは約１インチ以上の円形であり、即ち、円形で且つ約１インチ以上の直径を有する。別の実施例では、サイズ調整済みＧａＮウェハブランクは、約２インチ以上の円形である。ウェハブランクの前面は多結晶Ｇａであり、ウェハブランクの裏面は単結晶ＧａＮの窒素面である。ウェハブランクの多結晶部分は、グラインディング及び／又はラッピングのような機械的手段を利用して除去することができる。ウェハブランクの前面から除去される厚さは、単結晶ＧａＮ基板３９４０のＧａ面３９４４が露出するように、少なくとも多結晶材料の厚さ以上とする必要がある。ウェハブランクの前面から多結晶材料を完全に除去した後、更にダイヤモンドスラリーにより前面（Ｇａ面）をポリッシングすることができる。Ｇａ表面３９４４は化学的機械研磨ステップで仕上げることができ、化学的機械研磨ステップでは、表面ダメージ及び表面下ダメージを除去し、エピ成長用表面を製造する。ウェハブランクの裏面は、グラインディング又はラッピングのような機械的手段によって処理することにより、表面を平坦化し（機械的に平坦化し）、所望のウェハ厚さを実現する。結晶欠陥密度は単結晶ＧａＮの成長中に低下するので、材料を裏面から除去して所望のウェハ厚さを実現することが好ましい。任意で、裏面をポリッシングすることにより光沢仕上げ面を製造することができる。
一部の実施形態では、高純度ＧａＮ結晶を実現するため、バルク成長中、不純物が導入されることがなく、全ての気体ソースが純化される。一部の実施例では、高純度ＧａＮ層の不純物濃度は約１０１７ｃｍ−３未満である。他の実施例では、不純物濃度は約１０１６ｃｍ−３未満である。他の実施例では、不純物濃度は約１０１５ｃｍ−３未満である。
別の構成として、他の実施形態では、バルク成長中にシリコン（例えば、希釈シランとして導入される）又は酸素のようなｎ型不純物を導入してｎ型ＧａＮ結晶を製造する。不純物の導入は、ＧａＮ成長のいずれの段階でも行なうことができる。一部の実施例では、ｎ型ＧａＮバルク層の電子濃度は約１０１７ｃｍ−３超である。他の実施例では、電子濃度は約１０１８ｃｍ−３超である。他の実施例では、電子濃度は約１０１９ｃｍ−３超である。一部の実施例では、ｎ型ＧａＮ層の抵抗率は約０．１Ω−ｃｍ未満である。他の実施例では、抵抗率は約０．０１Ω−ｃｍ未満である。他の実施例では、抵抗率は約０．００１Ω−ｃｍ未満である。導電性ＧａＮウェハを基板として使用して、発光ダイオード、レーザダイオード、及び光検出器のような光電子デバイスを作製することができる。導電性ＧａＮウェハは、ショットキーダイオード及びヘテロ接合バイポーラトランジスタのような電子デバイス用の基板として使用することもできる。
他の実施形態では、バルク成長中にマグネシウム（Ｍｇ）のようなｐ型不純物を導入してｐ型ＧａＮ結晶を製造する。Ｍｇは、金属−有機化合物として、又は金属蒸気として導入することができる。不純物の導入は、成長のいずれの段階でも行なうことができる。一部の実施例では、ｐ型ＧａＮバルク層の正孔濃度は約１０１７ｃｍ−３超である。他の実施例では、正孔濃度は約１０１８ｃｍ−３超である。他の実施例では、正孔濃度は約１０１９ｃｍ−３超である。一部の実施例では、ｐ型ＧａＮ層の抵抗率は約０．１Ω−ｃｍ未満である。他の実施例では、抵抗率は約０．０１Ω−ｃｍ未満である。他の実施例では、抵抗率は約０．００１Ω−ｃｍ未満である。
他の実施形態では、ＧａＮバルク結晶の電気特性は、深い準位のアクセプターレベルを製造することにより、半絶縁性特性とすることもできる。鉄のような遷移金属は、深い準位のアクセプター性の準位を製造する性質を有する。鉄は、フェロセンのような金属−有機化合物として、又は鉄を塩酸と反応させることにより製造される塩化鉄として、堆積ゾーンに導入することができる。ＧａＮバルク層の遷移金属の濃度は約１０１６〜約１０２０ｃｍ−３とすることができる。他の実施例では、遷移金属の濃度は約１０１７〜約１０１９ｃｍ−３である。他の実施例では、遷移金属の濃度は約１０１８ｃｍ−３である。半絶縁性ＧａＮバルク層の室温での抵抗率は約１０６Ω−ｃｍ超とすることができる。他の実施例では、抵抗率は約１０７Ω−ｃｍ超である。他の実施例では、抵抗率は約１０８Ω−ｃｍ超である。半絶縁性ＧａＮウェハは、高電子移動度トランジスタのような電子デバイス用の基板として使用することができる。
以下の例示的且つ非制限的な例により、本発明の一部の実施形態に対する理解を深めることができる。
実施例１４：ＳｉドープＧａＮ成長
この実施例では、本発明者らは、Ｓｉをドープした２インチ単結晶ＧａＮウェハの作製について説明する。開始基板として２インチｃ面サファイアを使用した。ＡｌＮエピタキシャル層を、米国特許第６７０４０８５号に開示される高温反応性スパッタリング法を使用して堆積させた。ＡｌＮ層の厚さは約０．２５μｍであった。ｘ線回折法によるロッキングカーブの測定によれば、ＡｌＮの（０００２）反射のｘ線回折ロッキングカーブの半値幅（ＦＷＨＭ）は約５５秒角であり、ＡｌＮ膜が高い結晶品質を持つことが示された。前に説明した縦型ＨＶＰＥシステムにＡｌＮ被覆サファイア基板を搬入し、ＧａＮ成長を開始した。
図４１は、この実施例のＨＶＰＥによるＧａＮ成長プロセス４１００を示し、この図には、核生成段階４１２２、遷移段階４１２６、バルク成長段階４１３０、及び多結晶成長段階４１３４における温度４１０４、ＮＨ３流量４１０８、及びＨＣｌ流量４１１２が含まれる。成長プロセスでは、ＡｌＮにより被覆され、且つ粗い表面モルフォロジーを有するサファイア基板に対する核生成ステップ４１２２（３Ｄ成長モード）、核生成段階（３Ｄ成長モード）４１２２から単結晶バルク成長段階（２Ｄ成長モード）４１３０に成長条件を遷移させる遷移ステップ４１２６、単結晶バルク成長ステップ４１３０、及び多結晶キャップ成長ステップ４１３４を行なった。
核形成層は、約３３０ミクロン／時間の成長速度に対応する、約９９５℃の成長温度、約１２０ｓｃｃｍのＨＣｌ流量、及び約４０００ｓｃｃｍのＮＨ３流量という条件で成長させた。成長時間は、約２８ミクロンの厚さに対応する約５分であった。一部の実施例では、この段階で成長を停止させ、ウェハを取り出して分析した。ＧａＮ表面は非常に粗く、鏡面ではなかった。光学顕微鏡分析では、図４０に示す画像と同様に、表面に高密度のピットが製造されていることが観察された。
３Ｄ核形成層の成長後、成長条件を変更し、表面モルフォロジーが変化する過程、即ち表面にピットが非常に多く発生する状態から表面にピットが非常に少なく発生する状態に変化する過程に影響を与えた。成長温度を約１５℃だけ高くして約１０１０℃とし、ＮＨ３流量を約４０００ｓｃｃｍから約２０００ｓｃｃｍに減らした。成長速度を３３０μｍ／時間に維持し、成長時間を３０分とした。これらの条件は、遷移層の約１６５μｍの呼び厚さに対応するものであった。シランを反応装置に成長中に導入した。一部の実施例では、この段階で成長を停止させ、ウェハを反応装置から取り出して分析した。ＧａＮ表面は外観上鏡面化されていた。光学顕微鏡で分析すると、ＧａＮ表面は、ヒロック及び幾つかのピットが発生する典型的なモルフォロジーを示した。図４２は、この段階で成長するＧａＮ膜の光学顕微鏡写真を示している。ピットが表面に占める面積占有率は極めて低く、通常５％未満であった。
遷移層に続いて、単結晶ＧａＮバルク層を成長させた。成長温度及び成長速度は、遷移層と同じ条件に維持し、１０１０℃及び３３０μｍ／時間とした。ＮＨ３流量は、この成長段階で更に２０００ｓｃｃｍから１６００ｓｃｃｍに減らした。シラン流量は変えなかった。このステップにおける成長時間は、このステップで成長する材料の約１．１ｍｍという呼び厚さに対応する３．５時間である。成長したエピタキシャル単結晶ＧａＮ膜の合計の厚さは約１．３５ｍｍであった。一部の実施例では、この段階で成長を停止させ、ウェハを反応装置から取り出して分析した。表面モルフォロジーは、ヒロックが相対的に大きく、且つ表面にピットが殆ど無いことを除き、図４２に示す表面モルフォロジーと同様であった。これらの成長条件の下では、ＧａＮには冷却中に横方向にクラックが発生し、ＧａＮがサファイアから分離された（サファイアには依然として薄いＧａＮ層が付いている）。冷却中にＧａＮに割れが生じることによりクラックも複数発生するので、多くの場合、自立型ＧａＮの大きな薄片のみが得られ、２インチ基板全体が得られるということがなかった。
単結晶ＧａＮバルク層が成長した後、成長条件を変更して、機械的強度が高い多結晶ＧａＮキャップを成長させた。成長温度を２０℃だけ低くして９９０℃とし、ＮＨ３流量を１６００ｓｃｃｍから６０００ｓｃｃｍに増やした。ＨＣｌ流量は、３３０μｍ／時間の公称成長速度に対応する１２０ｓｃｃｍに維持した。この成長条件で、ＧａＮ膜は成長中に徐々に多結晶膜に変化した。この実施例では、多結晶キャップの成長時間は約４時間であり、多結晶ＧａＮ材料の呼び厚さは約１．３ｍｍであった。合計のＧａＮ厚さは約２．６ｍｍであった。
成長シーケンスの完了後、ＧａＮ／サファイア２重層を室温まで、約６℃／分の冷却速度で冷却した。冷却プロセス中、ＧａＮに横クラックが発生し、２インチの自立型ＧａＮ製品、及び依然として薄いＧａＮ層が付いた状態のサファイア基板が製造された。機械的強度の高い多結晶ＧａＮ層の存在により、横クラックを発生させて分離を行なっている間に、ＧａＮ製品に垂直方向のクラックは発生しなかった。２インチの自立型ＧａＮ製品にはクラックが無かった。自立型ＧａＮ製品の厚さは約２．１ｍｍであった。
自立型ＧａＮの上面は多結晶材料であり、底面は単結晶ＧａＮの窒素面（Ｎ面）であった。底面は、横クラックの発生により製造されているので、平坦ではなかった。
２インチの自立型ＧａＮ製品を処理して、２インチのＧａＮウェハとした。まず、エッジグラインディングを施して、２インチのウェハ直径に対する０．００５インチの許容誤差に収まるようにウェハを作製した。初期のサファイアは大きな面取り部を有していたので、成長ＧａＮ製品も面取り部を有していた。グラインディングを施した２インチのＧａＮ製品は、ここではウェハブランクと呼ばれる。
固定治具にワックスを使用して、前面が固定治具に対向するように２インチのＧａＮウェハブランクを貼り付けた。金属プレートの上でダイヤモンドスラリーを用いて、均一な仕上げ面が得られるまで裏面（Ｎ面）にラッピングを施した。この段階では、ブランクの厚さは約１．８ｍｍであった。２インチのＧａＮウェハブランクを固定治具から取り外し、再度ワックスを使用して裏面が固定治具に対向するように貼り付けた。金属プレートの上でダイヤモンドスラリーを用いて、前面にラッピングを施した。前面材料の約１．３ｍｍが除去された。この段階では、多結晶材料が完全に除去されて、約５００ミクロンの厚さの２インチの単結晶ＧａＮウェハが得られた。シリコンドーピングを成長中に行なったので、ＧａＮウェハは、抵抗率が０．０５Ω−ｃｍ未満の導電性を有していた。
実施例１５：半絶縁性ＧａＮ成長
この実施例では、本発明者らは、半絶縁性の２インチＧａＮ基板の作製について説明する。サファイア（０００１）を開始基板として使用した。加熱基板への反応性スパッタリングを使用してサファイア基板の上に約０．２５μｍの厚さのＡｌＮ層を成長させた。ｘ線回折法を使用し、半値幅（ＦＷＨＭ）が５５秒角であることにより、ＡｌＮ膜が単結晶であることを検証した。前述の縦型ＨＶＰＥシステム１００にＡｌＮ／サファイア構造を搬入し、ＧａＮ成長を開始した。
マルチステップ法によりＨＶＰＥによるＧａＮ膜を成長させた。図４３は、この実施例のＨＶＰＥによるＧａＮ成長プロセス４３００を示す図であり、この図には、核生成段階４３２２、遷移段階４３２６、バルク成長段階４３３０、及び多結晶成長段階４３３４における温度４３０４、ＮＨ３流量４３０８、及びＨＣｌ流量４３１２が含まれる。成長プロセス４３００では、ＡｌＮにより被覆され、且つ粗い表面モルフォロジーを有するサファイア基板に対する核生成ステップ４３２２（３Ｄ成長モード）、核生成段階（３Ｄ成長モード４３２２）から単結晶バルク成長段階（２Ｄ成長モード）４３３０に成長条件を遷移させる遷移ステップ４３２６、単結晶バルク成長ステップ４３３０、及び多結晶キャップ成長ステップ４３３４を行なった。
まず、約２６０ミクロン／時間の成長速度、９６８℃の成長温度、９２ｓｃｃｍのＨＣｌ流量、及び２０００ｓｃｃｍのＮＨ３流量という条件でＧａＮ膜を成長させた。このＧａＮ膜は、ＡｌＮにより被覆される表面に設けられるＧａＮ核形成層であった。核形成層の成長時間は約４分であり、この層の厚さは約１８ミクロンであった。一部の実験では、このポイントで成長を停止させ、ウェハを反応装置から取り出して分析した。ウェハ表面は外観上鏡面化されておらず、粗く見えた。光学顕微鏡分析では、表面は高密度のピットにより覆われていることが観察された。この層は３Ｄ成長モードで成長させた。
核形成層の成長後、同じＮＨ３流量及び成長温度を維持しながらＨＣｌ流量を２３ｓｃｃｍに下げることにより、成長速度を約６５ミクロン／時間に落とした。これらの条件で約７分間成長させた後、約１時間かけて、ＨＣｌ流量を４６ｓｃｃｍに増やし、ＮＨ３流量を１５００ｓｃｃｍに減らし、成長温度を１５℃だけ高くして９８３℃にした。これらの２つの成長条件は遷移層の製造条件と考えられ、ピットの減少により表面モルフォロジーが改善された。２００ｓｃｃｍの流量の窒素キャリアガスを用いて成長システムにフェロセンを導入した。一部の実験では、このポイントで成長を停止させ、ウェハを反応装置から取り出して分析した。ウェハ表面は外観上鏡面化されており、且つ平滑であった。わずかなピットが依然として残っていたが、ピットで覆われる表面の割合は１％未満であった。このステップでは、核生成の３Ｄモードから２Ｄ成長モードに成長モードを遷移させた。
遷移層の成長後、更に７時間の成長時間の間に、ＮＨ３流量を更に減らして９００ｓｃｃｍとした。フェロセン流量は、この層が成長している間は維持した。
単結晶ＧａＮバルク層の成長後、成長条件を変更し、機械的強度が高い多結晶ＧａＮキャップを成長させた。成長温度を２０℃だけ低くして９６３℃とし、ＮＨ３流量を９００ｓｃｃｍから５０００ｓｃｃｍに増やした。ＨＣｌ流量は、３３０μｍ／時間の公称成長速度に対応する１２０ｓｃｃｍに増やした。この成長条件で、ＧａＮ膜は成長中に徐々に多結晶に変化した。この実施例では、多結晶キャップの成長時間は約４時間であり、多結晶ＧａＮ材料の呼び厚さは約１．３ｍｍであった。ＧａＮの合計厚さは約２．６ｍｍであった。
成長シーケンスの完了後、ＧａＮ／サファイア２重層を室温まで、約６℃／分の冷却速度で冷却した。冷却プロセス中、ＧａＮに横クラックが発生し、２インチの自立型ＧａＮ製品、及び薄いＧａＮ層が依然として付いた状態のサファイア基板が形成された。機械的強度の高い多結晶ＧａＮ層の存在により、横クラックを発生させて分離を行なっている間に、ＧａＮ製品に垂直方向のクラックが発生することはなかった。２インチの自立型ＧａＮ製品にはクラックが無かった。自立型ＧａＮ製品の厚さは約２．１ｍｍであった。
自立型ＧａＮの上面は多結晶材料であり、底面は単結晶ＧａＮの窒素面（Ｎ面）であった。底面は、横クラックが発生することによって製造されているので、平坦ではなかった。
２インチの自立型ＧａＮ製品を処理して２インチのＧａＮウェハとした。まず、エッジグラインディングを施して、２インチのウェハ直径に対する０．００５インチの許容誤差に収まるようにウェハを作製した。初期のサファイアは大きな面取り部を有していたので、成長ＧａＮ製品も面取り部を有していた。グラインディングを施した２インチのＧａＮ製品を、ここではウェハブランクと呼ぶ。
固定治具にワックスを使用して、前面が固定治具に対向するように２インチのＧａＮウェハブランクを貼り付けた。金属プレートの上でダイヤモンドスラリーを用いて、均一な仕上げ面が得られるまで、裏面（Ｎ面）にラッピングを施した。この段階では、ブランクの厚さは約１．８ｍｍであった。２インチのＧａＮウェハブランクを固定治具から取り外し、ワックスを使用して、再度裏面が固定治具に対向するように貼り付けた。金属プレートの上でダイヤモンドスラリーを用いて、前面にラッピングを施した。前面材料の約１．３ｍｍが除去された。この段階では、多結晶材料が完全に除去されて、約５００ミクロンの厚さの２インチの単結晶ＧａＮウェハが得られた。成長中に鉄不純物を導入したため、ＧａＮウェハは、抵抗率が１０６Ω−ｃｍ超の半絶縁性を示した。
本発明の多くの実施例では、ＧａＮ結晶を成長させるための基板として、ＡｌＮによって被覆されるサファイアを利用した。上述のように、ＧａＮ又はもっと一般的な組成式で表わされる（Ａｌ、Ｇａ、Ｉｎ）Ｎのような別の種類のＩＩＩ族窒化物で被覆される他の基板を本発明に使用することもできるので、これらの基板は本発明の技術範囲に含まれる。ベアサファイア基板上で直接単結晶ＧａＮ膜の核形成を行うことを可能にする他のＨＶＰＥ反応装置では、ベアサファイアを、本発明の範囲に基づいてＧａＮバルク成長の基板として使用することができる。本発明の実施形態により作製することができるＧａＮウェハも、ＧａＮバルク結晶成長の基板として使用することができる。
本発明の多くの実施例では、複数の特定の成長シーケンスを利用した。これらの特定の成長プロセスは、例示を目的とするもので、制限的なものではないことを理解されたい。また、実施例において列挙した成長条件は、実施例で用いたＨＶＰＥ成長反応装置に固有のものであることに留意されたい。異なる反応装置構造又は反応装置構成を用いる場合、異なる条件を利用して、同様の結果を実現することが望ましい。しかしながら、全体的な傾向はそれでも同様である。
本技術分野の当業者であれば、本発明の技術範囲内でＧａＮバルク結晶の成長に種々の変形及び変更を行なうことができることは明白であろう。従って、本発明は、本発明の請求の範囲及びその均等物の範囲に含まれるものである限り、本発明の変更物及び変形物を包含する。
縦型ＨＶＰＥ反応装置の模式図である。 通常のＨＶＰＥによるＧａＮ成長条件でＡｌＮ被覆サファイア基板の上に成長したＧａＮ膜の表面の５０倍光学顕微鏡写真である。ＧａＮ膜の厚さは約１ミクロンであった。 処理を事前に施すことなくベアサファイアの上に成長したＧａＮ膜の表面の光学顕微鏡写真である。ＧａＮ膜の厚さは約１ミクロンであった。 ＨＶＰＥ法を使用してＡｌＮ被覆サファイア基板の上に成長した、厚さ約５ミクロンのＧａＮ膜の５０倍光学顕微鏡写真である。膜のマイクロクラックを観察することができる。 平坦な表面モルフォロジーが得られる条件の下で、ＨＶＰＥ法を使用してＡｌＮ被覆サファイア基板の上に成長した、厚さ約３００ミクロンのＧａＮ膜の光学顕微鏡写真（Ｎｏｍａｒｓｋｉ）である。画像中、材料バルク中のクラックをぼんやりと観察することができる。 低いＮＨ３分圧成長条件、即ち８８ミクロン／時間の成長速度、９５０℃の成長温度、及び２６のＶ／ＩＩＩ比率で成長したＧａＮ膜の光学顕微鏡写真であり、膜の厚さは約６ミクロンであった。 中程度のＮＨ３分圧成長条件、即ち３２０ミクロン／時間の成長速度、９９０℃の成長温度、及び５８のＶ／ＩＩＩ比率でサファイア基板の上に成長した、クラックは無いがピットが発生している、単結晶ＧａＮ膜の５０倍光学顕微鏡写真である。ＧａＮ膜の厚さは約１００ミクロンであった。 高いＮＨ３分圧成長条件、即ち３２０ミクロン／時間の成長速度、９９０℃の成長温度、及び７５のＶ／ＩＩＩ比率で成長した多結晶ＧａＮ膜の光学顕微鏡写真である。ＧａＮ膜の厚さは約３２０ミクロンであった。 成長温度が１０５０℃〜１１００℃である場合の、ＧａＮ膜に対するピットで覆われる領域の割合として定義されるピット発生数割合をＮＨ３流量に対して示すグラフである。ＨＣｌ流量は約１２０ｓｃｃｍであり、成長速度は約３００ミクロン／時間であり、膜の厚さは約１００ミクロンであった。 ピットが発生する成長条件でＨＶＰＥにより成長した、厚さ２．６４ｍｍのＧａＮ膜の光学顕微鏡写真であり、表面の約６０％がピットで覆われる様子を示す。 ピットが発生する成長条件でＨＶＰＥにより成長した、厚さ５．２８ｍｍのＧａＮ膜の光学顕微鏡写真であり、表面が多結晶状態になっている様子を示す。 複数の成長条件に対応するピットサイズ対成長時間の関係を示すグラフである。 基板の上に成長したＧａＮバルク結晶を含むＧａＮ結晶構造の模式図であり、結晶構造の異なる層を示している。 本発明の一実施形態による基板上でのＧａＮバルク結晶成長の種々のステップの間のＧａＮ表面モルフォロジーの変化を示す。バルク成長中の成長するＧａＮ結晶の表面はピットの無い平坦なモルフォロジーを維持している。 本発明の別の実施形態による基板上でのＧａＮバルク結晶成長の種々のステップの間のＧａＮ表面モルフォロジーの変化を示す。バルク成長中の成長するＧａＮ結晶の表面はファセットされた形状を維持する。 核生成段階、遷移段階、及びバルク成長段階における温度、ＮＨ３流量、及びＨＣｌ流量を含む、半絶縁ＧａＮバルク結晶を成長させるプロセスの一実施例を示す。 半絶縁性結晶成長方式で成長した３インチＧａＮ基板又はブールの光学画像である。 半絶縁性ＧａＮ基板又はブールの表面の、室温でのカソードルミネッセンス撮影によるパンクロマティック画像である。転位密度は５ｘ１０４ｃｍ−２であり、画像サイズは約１１８μｍｘ９０μｍである。 半絶縁性結晶成長方式で成長したＧａＮ基板のｘ線回折法によるロッキングカーブである。 室温で高い抵抗率（＞１０８Ω−ｃｍ）を示す、半絶縁性結晶成長方式により生成されたウェハのキャリア濃度データ（左）及びホール抵抗率データ（右）の図である。 半絶縁性ＧａＮ基板の、Ｃｏｒｅｍａ測定による室温での抵抗率マップである。基板の平均抵抗率は１．０７ｘ１０９Ω−ｃｍである。 ピット表面モルフォロジーを示すアンドープＧａＮバルクに関する成長プロセスの一実施例を示し、核生成段階、遷移段階、及びバルク成長段階における温度、ＮＨ３流量、及びＨＣｌ流量を示している。 アンドープ成長スキームによって成長したクラックの無いブールの光学画像である。 ポリッシングしたアンドープＧａＮブールの表面の、室温でのカソードルミネッセンス撮影による３０μｍｘ３０μｍのサイズのパンクロマティック画像である。転位密度は８．８ｘ１０６ｃｍ−２である。 核生成段階、遷移段階、及びバルク成長段階における温度、ＮＨ３流量、及びＨＣｌ流量を含む、平坦な表面モルフォロジーを示すｎ型ＧａＮバルクに関する成長プロセスを示す。 核生成段階、遷移段階、及びバルク成長段階における温度、ＮＨ３流量、及びＨＣｌ流量を含む、ピット表面モルフォロジーを示すｎ型ＧａＮバルクに関する成長プロセスを示す。 簡単な２層構造の応力モデルにおける、ＧａＮ及びサファイアに作用する計算による面内２軸応力の、ＧａＮ層厚に伴う変化の図である。正の応力値は引っ張り応力を示し、負の応力値は圧縮応力を示す。サファイアの厚さは４３０μｍであり、成長温度は９７０℃である。 基板の上に成長したＧａＮバルク結晶を含むＧａＮ結晶構造の模式図であり、結晶構造の異なる層を示している。 自動剥離後の、図７に示すＧａＮ結晶基板の模式図である。下地の基板から分離することにより自立型ＧａＮ結晶が生成される。 本発明の２ステップ式ＧａＮ成長プロセスの一実施例の模式図である。 本発明の一実施形態による、表面にピットが発生する成長ステップの最終段階におけるＧａＮ層の表面の２００倍光学顕微鏡写真である。 反ったウェハ又は材料層の断面図である。 本発明の一実施形態による、サファイア基板上の成長直後の厚さ６０ミクロンのＧａＮ膜の表面の５０倍光学顕微鏡写真である。 本発明の一実施形態に従って成長したサファイア上の厚さ６０ミクロンのＧａＮ膜のＡＦＭによる１０ミクロンｘ１０ミクロンの走査結果を示す。 幾つかの褐色混入物質を示す、鉄ドープＧａＮウェハの写真である。 基板上に成長したＧａＮバルク結晶を含むＧａＮ結晶構造の模式図であり、結晶構造の異なる層を示している。 自動剥離後の、図３５に示すＧａＮ結晶基板の模式図である。下地の基板から分離することにより自立型ＧａＮ結晶が生成される。 本発明の一実施形態に従って得られる混入物質の無い半絶縁性ＧａＮウェハの写真である。 成長温度から冷却した後でサファイアから分離された２インチ自立型基板の写真である。 本発明の一実施形態による単結晶ＧａＮウェハの生成方法の模式図である。 本発明の一実施形態によるＧａＮ膜の光学顕微鏡写真である。 核生成段階、遷移段階、バルク成長段階、及び多結晶成長段階における温度、ＮＨ３流量、及びＨＣｌ流量を含む、本発明の一実施例によるＧａＮ成長プロセスを示す。 本発明の一実施形態によるＧａＮ膜の光学顕微鏡写真である。 核生成段階、遷移段階、バルク成長段階、及び多結晶成長段階における温度、ＮＨ３流量、及びＨＣｌ流量を含む、本発明の別の例によるＧａＮ成長プロセスを示す。

Claims (100)

  1. 単結晶基板、
    基板の上に堆積するＡｌＮ層、
    ＡｌＮ層の上に成長するＧａＮ核形成層、
    核形成層の上に成長するＧａＮ遷移層、及び
    ＧａＮ遷移層の上に成長するＧａＮバルク層
    を備えるバルク結晶構造。
  2. 基板がｃ面サファイアである、請求項１記載のバルク結晶構造。
  3. 基板がｃ面ＧａＮである、請求項１記載のバルク結晶構造。
  4. 基板が、サファイア、ＧａＮ、炭化シリコン、砒化ガリウム、酸化亜鉛、シリコン、スピネル、ガリウム酸リチウム、及びアルミン酸リチウムからなる群より選択される、請求項１記載のバルク結晶構造。
  5. ＡｌＮ層の厚さが約０．０５〜約１０ミクロンである、請求項１記載のバルク結晶構造。
  6. ＧａＮ核形成層の厚さが約５〜約１００ミクロンであり、遷移層の厚さは約０．０５〜約１ｍｍであり、ＧａＮバルク層の厚さが約１ｍｍ超である、請求項５記載のバルク結晶構造。
  7. 成長したＧａＮ核形成層が、ピット表面モルフォロジーを有する、請求項１記載のバルク結晶構造。
  8. ＧａＮ核形成層にはクラック及びマイクロクラックが殆ど無い、請求項１記載のバルク結晶構造。
  9. ＧａＮ核形成層の厚さが約５〜約１００ミクロンである、請求項１記載のバルク結晶構造。
  10. ＧａＮ遷移層にはクラック及びマイクロクラックが殆ど無い、請求項１記載のバルク結晶構造。
  11. ＧａＮ遷移層が成長するにつれ、ピットの多いモルフォロジーからピットの少ないモルフォロジーに、表面モルフォロジーが変化する、請求項１記載のバルク結晶構造。
  12. 遷移層の厚さが約０．０５〜約１ｍｍである、請求項１記載のバルク結晶構造。
  13. ＧａＮバルク層にはクラック及びマイクロクラックが殆ど無い、請求項１記載のバルク結晶構造。
  14. ＧａＮバルク層の厚さが約２ｍｍ超である、請求項１記載のバルク結晶構造。
  15. ＧａＮバルク層の表面がほぼ平滑である、請求項１記載のバルク結晶構造。
  16. ＧａＮバルク層の表面がファセットで覆われる、請求項１記載のバルク結晶構造。
  17. バルク層が約２インチ以上の直径を有する、請求項１記載のバルク結晶構造。
  18. ＧａＮバルク層がｎ型又はｐ型にドープされ、ＧａＮバルク層の抵抗率が約０．１Ω−ｃｍ未満である、請求項１記載のバルク結晶構造。
  19. ＧａＮバルク層が半絶縁性であり、ＧａＮバルク層の室温での抵抗率が約１０５Ω−ｃｍ超である、請求項１記載のバルク結晶構造。
  20. ＧａＮバルク層の平均転位密度が約１０７ｃｍ−３未満である、請求項１記載のバルク結晶構造。
  21. 単結晶基板、
    基板の上に成長するＧａＮ核形成層、
    核形成層の上に成長するＧａＮ遷移層、及び
    ＧａＮ遷移層の上に成長するＧａＮバルク層
    を備えるバルク結晶構造。
  22. 単結晶基板がｃ面サファイアである、請求項２１記載のバルク結晶構造。
  23. 単結晶基板がｃ面窒化ガリウムである、請求項２１記載のバルク結晶構造。
  24. ＧａＮ核形成層の厚さが約５〜約１００ミクロンであり、遷移層の厚さが約０．１〜約１ｍｍであり、ＧａＮバルク層の厚さが約１ｍｍ超である、請求項２１記載のバルク結晶構造。
  25. バルク結晶構造の形成方法であって、
    単結晶基板の上にＡｌＮエピタキシャル層を堆積させてＡｌＮ被覆基板を製造するステップ、
    第１成長温度、第１アンモニア分圧、第１Ｖ／ＩＩＩ比率、及び第１成長速度を含む核形成層成長条件の下で、ＨＶＰＥによりＡｌＮ被覆基板の上にＧａＮ核形成層を成長させるステップ、
    第２成長温度、第２アンモニア分圧、第２Ｖ／ＩＩＩ比率、及び第２成長速度を含む遷移層成長条件の下で、ＨＶＰＥにより核形成層の上にＧａＮ遷移層を成長させ、その際前記遷移層成長条件の内の少なくとも一つを、対応する核形成層成長条件から変化させるステップ、及び
    ＨＶＰＥにより遷移層の上にＧａＮバルク層を成長させるステップ
    を含む方法。
  26. 基板をｃ面サファイアとする、請求項２５記載の方法。
  27. 基板をｃ面ＧａＮとする、請求項２５記載の方法。
  28. サファイア、ＧａＮ、炭化シリコン、砒化ガリウム、酸化亜鉛、シリコン、スピネル、ガリウム酸リチウム、及びアルミン酸リチウムからなる群より基板を選択する、請求項２５記載の方法。
  29. ＡｌＮ層は、スパッタリングにより堆積させる、請求項２５記載の方法。
  30. ＡｌＮ層は、アンモニア雰囲気中でのスパッタリング、ＭＯＶＰＥ、ＭＢＥ、ＨＶＰＥ、及びアニールからなる群より選択される方法により堆積させる、請求項２５記載の方法。
  31. 堆積させたＡｌＮ層の厚さが約０．０５〜約１０ミクロンである、請求項２５記載の方法。
  32. 成長したＧａＮ核形成層の厚さが約５〜約１００ミクロンであり、成長した遷移層の厚さが約０．０５〜約１ｍｍであり、成長したＧａＮバルク層の厚さが約１ｍｍ超である、請求項３１記載の方法。
  33. 第１成長温度が約９００℃〜約１０００℃であり、第１Ｖ／ＩＩＩ比率が約１０〜約１００であり、第１成長速度が約５０μｍ／時間〜約５００μｍ／時間である、請求項２５記載の方法。
  34. 第２成長温度が約９２０℃〜約１１００℃であり、第２Ｖ／ＩＩＩ比率が約８〜約８０であり、第２成長速度が約５０μｍ／時間〜約５００μｍ／時間である、請求項３３記載の方法。
  35. 成長中の核形成層の成長表面が、ピットによって殆ど覆われる、請求項２５記載の方法。
  36. 核形成層の成長表面のピット発生数割合が約５０％超である、請求項３５記載の方法。
  37. ピットの直径が約５〜約５０ミクロンである、請求項３５記載の方法。
  38. ＧａＮ核形成層の厚さが約５〜約１００ミクロンである、請求項２５記載の方法。
  39. 第２成長温度が約９２０℃〜約１１００℃であり、第２Ｖ／ＩＩＩ比率は約８〜約８０であり、第２成長速度が約５０μｍ／時間〜約５００μｍ／時間である、請求項２５記載の方法。
  40. 遷移層成長条件を、第１成長温度を第２成長温度に上昇させること、第１アンモニア分圧を第２アンモニア分圧に下げること、第１成長速度を第２成長速度に下げること、及び前記条件の２つ以上からなる群より選択する、請求項２５記載の方法。
  41. ＧａＮ遷移層の成長中に成長中のＧａＮ結晶の表面ピット密度が低下する、請求項２５記載の方法。
  42. 成長したＧａＮ遷移層の厚さが約０．０５〜約１ｍｍである、請求項２５記載の方法。
  43. 遷移層を成長させた後でバルク成長中にバルク層のＧａＮの表面モルフォロジーが成長時間とともに殆ど変化しないようなバルク層成長条件の下で、バルク層を成長させる、請求項２５記載の方法。
  44. 成長ＧａＮバルク層の厚さが約２ｍｍ超である、請求項２５記載の方法。
  45. ＧａＮ遷移層の表面モルフォロジーが平滑であり、バルク成長中に成長中のＧａＮの平滑な表面モルフォロジーを維持するバルク層成長条件の下で、バルク層を成長させる、請求項２５記載の方法。
  46. ＧａＮ遷移層表面モルフォロジーがファセットで覆われており、バルク成長中に成長中のＧａＮのファセット表面モルフォロジーを維持するバルク層成長条件の下で、バルク層を成長させる、請求項２５記載の方法。
  47. ＧａＮ遷移層の表面モルフォロジーが、隆起によって画定される複数のファセットを含み、この隆起間の間隔が約０．５〜２ｍｍである、請求項４６記載の方法。
  48. 第３成長温度、第３アンモニア分圧、第３Ｖ／ＩＩＩ比率、及び第３成長速度を含むバルク層成長条件の下でバルク層を成長させ、このときバルク層成長条件の内の少なくとも一つを、対応する核形成層成長条件と異なるものにする、請求項２５記載の方法。
  49. 第３成長温度が約９５０℃〜約１１００℃であり、第３Ｖ／ＩＩＩ比率が約５〜約５０であり、第３成長速度が約５０μｍ／時間〜約５００μｍ／時間である、請求項４８記載の方法。
  50. 更に、成長ステップの少なくとも一つの間に、ＧａＮにｎ型不純物を導入することを含む、請求項２５記載の方法。
  51. 更に、成長ステップの少なくとも一つの間に、ＧａＮにｐ型不純物を導入する、請求項２５記載の方法。
  52. 更に、成長ステップの少なくとも一つの間に、ＧａＮに深い準位を持つアクセプターを導入する、請求項２５記載の方法。
  53. 更に、バルク層を成長させた後、形成されたバルク結晶を、選択した結晶方位に傾け、バルク結晶を複数のウェハにスライスする、請求項２５記載の方法。
  54. 結晶方位は、Ｃ面、Ａ面、Ｍ面、（１０−１ｎ）（ｎ＝±１、２、３、４、５）で表わされる一連の面、（１１−２ｎ）（ｎ＝±１、２、３、４、５）で表わされる一連の面、及びこれらの面に近い面からなる群より選択する、請求項５３記載の方法。
  55. 更に、バルク結晶を複数のウェハにスライスした後、これらのウェハをポリッシングしてエピ成長用基板とする、請求項５３記載の方法。
  56. ウェハ結晶方位は、Ｃ面、Ａ面、Ｍ面、（１０−１ｎ）（ｎ＝±１、２、３、４、５）で表わされる一連の面、（１１−２ｎ）（ｎ＝±１、２、３、４、５）で表わされる一連の面、及びこれらの面に近い面からなる群より選択する、請求項５５記載の方法。
  57. バルク結晶構造の形成方法であって、
    第１成長温度、第１アンモニア分圧、第１Ｖ／ＩＩＩ比率、及び第１成長速度を含む核形成層成長条件の下で、ＨＶＰＥにより、単結晶基板の上にＧａＮ核形成層を成長させるステップ、
    第２成長温度、第２アンモニア分圧、第２Ｖ／ＩＩＩ比率、及び第２成長速度を含む遷移層成長条件の下で、ＨＶＰＥにより、核形成層の上にＧａＮ遷移層を成長させ、その際遷移層成長条件の内の少なくとも一つを、対応する核形成層成長条件から変更するステップ、及び
    ＨＶＰＥにより遷移層の上にＧａＮバルク層を成長させるステップ
    を含む方法。
  58. 基板をｃ面サファイア基板とする、請求項５７記載の方法。
  59. 基板を窒化ガリウム単結晶基板とする、請求項５７記載の方法。
  60. 第１成長温度を第２成長温度に上げること、第１アンモニア分圧を第２アンモニア分圧に下げること、第１成長速度を第２成長速度に下げること、及び前記条件の２つ以上からなる群より遷移層成長条件を選択する、請求項５７記載の方法。
  61. 第１成長温度が約９００℃〜約１０００℃であり、第１Ｖ／ＩＩＩ比率が約１０〜約１００であり、第１成長速度が約５０μｍ／時間〜約５００μｍ／時間であり、第２成長温度が約９２０℃〜約１１００℃であり、第２Ｖ／ＩＩＩ比率が約８〜約８０であり、第２成長速度が約５０μｍ／時間〜約５００μｍ／時間である、請求項６０記載の方法。
  62. バルク結晶構造の形成方法であって、
    単結晶基板の上にＡｌＮエピタキシャル層を堆積させてＡｌＮ被覆基板を形成するステップ、
    ピット状核形成層表面が生成される核形成層成長条件の下で、ＨＶＰＥにより、ＡｌＮ被覆基板の上にＧａＮ核形成層を成長させるステップ、
    ピット状核形成層表面よりも低いピット発生数割合を有する遷移層表面が製造される遷移層成長条件の下で、ＨＶＰＥにより、ピット状核形成層表面にＧａＮ遷移層を成長させるステップ、及び
    ＨＶＰＥにより遷移層表面にＧａＮバルク層を成長させるステップ
    を含む方法。
  63. 核形成層成長条件が、第１成長温度、第１アンモニア分圧、第１Ｖ／ＩＩＩ比率、及び第１成長速度を含み、遷移層成長条件が、第２成長温度、第２アンモニア分圧、第２Ｖ／ＩＩＩ比率、及び第２成長速度を含み、遷移層成長条件が、第１成長温度を第２成長温度に上げること、第１アンモニア分圧を第２アンモニア分圧に下げること、第１成長速度を第２成長速度に下げること、及び前記条件の内の２つ以上からなる群より選択される、請求項６２記載の方法。
  64. 第１成長温度が約９００℃〜約１０００℃であり、第１Ｖ／ＩＩＩ比率が約１０〜約１００であり、第１成長速度が約５０μｍ／時間〜約５００μｍ／時間であり、第２成長温度が約９２０℃〜約１１００℃であり、第２Ｖ／ＩＩＩ比率は約８〜約８０であり、第２成長速度は約５０μｍ／時間〜約５００μｍ／時間である、請求項６３記載の方法。
  65. 自立型ＧａＮ基板の作製方法であって、
    サファイア基板の上にエピタキシャル窒化物層を堆積させるステップ、
    ほぼ３次元の成長モードで、ＨＶＰＥにより、エピタキシャル窒化物層の上に単結晶３次元ＧａＮ核形成層を成長させるステップ、
    ほぼ３次元の成長モードからほぼ２次元の成長モードへと成長モードを変更する条件の下で、ＨＶＰＥにより、３次元核形成層の上に単結晶ＧａＮ回復層を成長させるステップ、
    ほぼ２次元の成長モードで、ＨＶＰＥにより、回復層の上に単結晶ＧａＮバルク層を成長させてＧａＮ／基板２重層を形成するステップ、及び
    バルク層が成長する成長温度から大気温度にＧａＮ／基板２重層を冷却し、その際２重層のＧａＮ材料に横クラックが発生し、ＧａＮ材料が基板から分離してクラックが殆ど無い自立型ＧａＮ基板が形成されるステップ
    を含む方法。
  66. エピタキシャル窒化物層はスパッタリングにより堆積させる、請求項６５記載の方法。
  67. エピタキシャル窒化物層は、アンモニア雰囲気中でのスパッタリング、ＭＯＶＰＥ、ＭＢＥ、ＨＶＰＥ、及びアニールからなる群より選択される技術により堆積させる、請求項６５記載の方法。
  68. 堆積したエピタキシャル窒化物層の厚さが約０．０５〜約１０ミクロンである、請求項６５記載の方法。
  69. 成長３次元核形成層の厚さが約５〜約１００ミクロンであり、成長回復層の厚さが約５〜約１００ミクロンであり、成長ＧａＮバルク層の厚さが約０．５ｍｍ〜約２ｍｍである、請求項６８記載の方法。
  70. ほぼ３次元の成長モードが、約９００℃〜約１０００℃の第１成長温度、約１０〜約１００の第１Ｖ／ＩＩＩ比率、及び約５０μｍ／時間〜約５００μｍ／時間の第１成長速度を含む、請求項６５記載の方法。
  71. ほぼ２次元の成長モードが、約９２０℃〜約１１００℃の第２成長温度、約８〜約８０の第２Ｖ／ＩＩＩ比率、及び約５０μｍ／時間〜約５００μｍ／時間の第２成長速度を含む、請求項７０記載の方法。
  72. ほぼ３次元の成長モードが、核形成層成長温度、核形成層アンモニア分圧、及び核形成層成長速度を含み、バルク層は、バルク層成長温度、バルク層アンモニア分圧、及びバルク層成長速度を含む条件で成長させ、ほぼ３次元の成長モードの条件は、核形成層成長温度をバルク層成長温度よりも低くすること、核形成層アンモニア分圧をバルク層アンモニア分圧よりも高くすること、核形成層成長速度をバルク層成長速度よりも大きくすること、及び前記条件の２つ以上からなる群より選択する、請求項６５記載の方法。
  73. 成長中の３次元核形成層の成長表面が、ピットによって殆ど覆われる、請求項６５記載の方法。
  74. ３次元核形成層の厚さは約５〜約１００ミクロンである、請求項６５記載の方法。
  75. ほぼ２次元の成長モードが、約９５０℃〜約１１００℃の成長温度、約５〜約５０のＶ／ＩＩＩ比率、及び約５０μｍ／時間〜約５００μｍ／時間の成長速度を含む、請求項６５記載の方法。
  76. ほぼ３次元の成長モードが、核形成層成長温度、核形成層アンモニア分圧、及び核形成層成長速度を含み、回復層は、回復層成長温度、回復層アンモニア分圧、及び回復層成長速度を含む条件で成長させ、回復層を成長させる条件は、回復層成長温度を核形成層成長温度よりも高くすること、回復層アンモニア分圧を核形成層アンモニア分圧よりも低くすること、回復層成長速度を核形成層成長速度よりも小さくすること、及び前記条件の２つ以上からなる群より選択する、請求項６５記載の方法。
  77. 成長回復層の厚さが約５〜約５００ミクロンである、請求項６５記載の方法。
  78. 成長ＧａＮバルク層の厚さが約０．５ｍｍ〜約２ｍｍである、請求項６５記載の方法。
  79. ＧａＮ／基板２重層を、約２０℃／分未満の冷却速度で冷却する、請求項６５記載の方法。
  80. 更に、成長ステップの少なくとも一つの間に、ＧａＮにｎ型不純物を導入する、請求項６５記載の方法。
  81. 更に、成長ステップの少なくとも一つの間に、ＧａＮにｐ型不純物を導入する、請求項６５記載の方法。
  82. 更に、成長ステップの少なくとも一つの間に、ＧａＮに深い準位を持つアクセプターを導入する、請求項６５記載の方法。
  83. サファイア基板が２インチ以上の直径を有し、自立型ＧａＮ基板が２インチ以上の直径を有する、請求項６５記載の方法。
  84. 請求項６５記載の方法により製造される自立型ＧａＮ基板。
  85. ＨＶＰＥにより、ＧａＮ単結晶を再現可能に成長させる方法であって、
    サファイア基板を設けるステップ、
    基板上にＡｌＮエピタキシャル層を堆積させるステップ、
    ＨＶＰＥにより、ＡｌＮ層の上にＧａＮ層を成長させ、そのとき成長温度を約９００℃〜約１１００℃とし、成長速度を約５０ミクロン／時間〜約５００ミクロン／時間とし、Ｖ／ＩＩＩ比率を約１０〜約１００とする、方法。
  86. ＨＶＰＥにより、異種基板の上にＧａＮ単結晶膜を成長させている間のＧａＮマイクロクラックを防止する方法であって、
    ＨＶＰＥによるＧａＮエピタキシャル成長用に基板を準備するステップ、
    ＨＶＰＥにより第１ＧａＮエピタキシャル層を堆積させ、このとき第１層を３次元成長モードで成長させるステップ、及び
    ２次元成長モード及び３次元成長モードからなる群より選択されるＧａＮ成長モードで、ＨＶＰＥにより、第１層の上に第２ＧａＮ層を堆積させるステップ
    を含む方法。
  87. 低欠陥密度単結晶窒化ガリウム（ＧａＮ）膜の作製方法であって、
    基板の上にエピタキシャル窒化アルミニウム（ＡｌＮ）層を堆積させるステップ、
    ピットの製造を促進する成長条件の下で、ＨＶＰＥにより、ＡｌＮ層の上に第１ＧａＮエピタキシャル層を成長させるステップであって、そのとき第１ＧａＮ層を成長させた後のＧａＮ膜表面が粗いピット状のモルフォロジーを示すステップ、及び
    第２ＧａＮエピタキシャル層を第１ＧａＮ層の上に成長させて基板の上にＧａＮ膜を形成するステップであって、そのとき第２ＧａＮ層は、ＨＶＰＥにより、ピットへの充填が促進される成長条件で成長させ、第２ＧａＮ層を成長させた後、ＧａＮ膜表面がピットが殆ど無いモルフォロジーを示すステップ
    を含み、
    第１ＧａＮ層を成長させるＧａＮ成長条件を、第２ＧａＮ層の成長中より大きな成長速度、第２ＧａＮ層の成長中よりも低い成長温度、第２ＧａＮ層の成長中よりも大きなアンモニア流量、及び前記条件の内の２つ以上からなる群より選択する、方法。
  88. 請求項８７記載の方法により製造される低欠陥密度単結晶ＧａＮ膜。
  89. ２インチ以上の特性寸法を有する低欠陥密度単結晶ＧａＮ膜であって、特性寸法の垂直方向の厚さが約１０〜約２５０ミクロンであり、ＧａＮ膜がピットの無い表面を含み、ＧａＮ膜表面の貫通転位密度が１ｘ１０８ｃｍ−２未満である、低欠陥密度単結晶ＧａＮ膜。
  90. 基板構造上の低欠陥密度単結晶窒化ガリウム（ＧａＮ）であって、
    基板、
    基板上のエピタキシャル窒化アルミニウム（ＡｌＮ）層、及び
    第１ＧａＮエピタキシャル成長層及び第２ＧａＮエピタキシャル成長層を含む、基板上のＧａＮ膜
    を備え、
    第１ＧａＮエピタキシャル層は、ピットの製造を促進する成長条件の下でＡｌＮ層の上に成長させ、第１ＧａＮ層を成長させた後、ＧａＮ膜表面が粗いピット状のモルフォロジーを示し、
    形成されたピットへの充填を促進する成長条件の下で、ＨＶＰＥにより、第１ＧａＮ層の上に第２ＧａＮエピタキシャル層を成長させ、第２ＧａＮ層を成長させた後、ＧａＮ膜表面がピットが殆ど無いモルフォロジーを示す
    低欠陥密度単結晶窒化ガリウム（ＧａＮ）。
  91. 混入物質の無い均一な半絶縁性ＧａＮ結晶の作製方法であって、
    サファイア基板の上にエピタキシャル窒化物層を堆積させるステップ、
    ほぼ３次元の成長モードで、ＨＶＰＥにより、エピタキシャル窒化物層の上に単結晶３次元ＧａＮ核形成層を成長させるステップであって、核形成層の表面がピットによって殆ど覆われ、ピットのアスペクト比がほぼ同じであるステップ、
    ほぼ３次元の成長モードからほぼ２次元の成長モードへと成長モードを変更する条件の下で、ＨＶＰＥにより３次元核形成層の上に単結晶ＧａＮ遷移層を成長させるステップであって、遷移層を成長させた後の遷移層の表面にはピットが殆ど無いステップ、
    ほぼ２次元の成長モードで、ＨＶＰＥにより遷移層の上に単結晶ＧａＮバルク層を成長させるステップであって、バルク層を成長させた後のバルク層の表面は平滑であり、且つピットを殆ど有さないステップ、及び
    上記ＧａＮ成長ステップの内の少なくとも一つの間に、ＧａＮ材料に遷移金属をドープするステップ
    を含む方法。
  92. バルク層を成長させることによりＧａＮ／基板２重層を形成する方法であって、更に、バルク層が成長する成長温度から大気温度まで、ＧａＮ／基板２重層を冷却するステップであって、このとき２重層のＧａＮ材料に横クラックが発生し、ＧａＮ材料が基板から分離して殆どクラックの無い自立型ＧａＮ製品が形成されるステップを含む、請求項９１記載の方法。
  93. 請求項９２記載の方法により製造される、混入物質の無い均一な半絶縁性自立型ＧａＮ製品。
  94. 請求項９１記載の方法により製造される、混入物質の無い均一な半絶縁性ＧａＮ結晶。
  95. 混入物質の無い均一な半絶縁性ＧａＮ基板の作製方法であって、
    ｃ面ＧａＮシード基板を設けるステップ、
    反応装置内で、ＨＶＰＥによりシード基板の上にＧａＮエピタキシャルブールを成長させ、このとき成長モードをほぼ２次元の成長モードとし、成長ＧａＮブールの表面が平滑でピットを有さないステップ、
    揮発性の遷移金属化合物を反応装置に流し込むステップ、
    ＧａＮブールを複数のウェハブランクにスライスするステップ、及び
    これらのウェハブランクをポリッシングして複数のエピ成長用ＧａＮ基板を製造するステップ
    を含む方法。
  96. 渦電流を利用した非接触式シート抵抗マッピングシステムで測定する場合に、シート抵抗が１ｘ１０５Ω／□超の均一な値を示す、半絶縁性ＧａＮ基板。
  97. ＧａＮ製品の製造方法であって、
    サファイア基板の上にエピタキシャル窒化物層を堆積させステップ、
    ほぼ３次元の成長モードで、ＨＶＰＥにより、エピタキシャル窒化物層の上に単結晶３次元ＧａＮ核形成層を成長させるステップ、
    ほぼ３次元の成長モードからほぼ２次元の成長モードへと成長モードを変更する条件で、ＨＶＰＥにより、３次元核形成層の上に単結晶ＧａＮ遷移層を成長させるステップ、
    ほぼ２次元の成長モードで、ＨＶＰＥにより、遷移層の上に単結晶ＧａＮバルク層を成長させるステップ、及び
    単結晶ＧａＮバルク層の上に多結晶ＧａＮ層を成長させるステップ
    を含む方法。
  98. ＧａＮ成長ステップによってＧａＮ／基板２重層を形成する方法であって、更に、多結晶層が成長する成長温度から大気温度までＧａＮ／基板２重層を冷却するステップであって、このとき２重層のＧａＮ材料に横クラックが発生し、ＧａＮ材料が基板から分離して殆どクラックの無い自立型ＧａＮ製品が製造されるステップを含む、請求項９７記載の方法。
  99. 請求項９８記載の方法により製造される自立型ＧａＮ製品。
  100. 請求項９７記載の方法により製造されるＧａＮ製品。
JP2008545630A 2005-12-12 2006-11-30 Ｉｉｉ族窒化物製品及び同製品の作製方法 Pending JP2009519202A (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US74972805P 2005-12-12 2005-12-12
US75098205P 2005-12-16 2005-12-16
US81053706P 2006-06-02 2006-06-02
US84303606P 2006-09-08 2006-09-08
US84785506P 2006-09-28 2006-09-28
PCT/US2006/045965 WO2008048303A2 (en) 2005-12-12 2006-11-30 Group iii nitride articles and methods for making same

Publications (1)

Publication Number Publication Date
JP2009519202A true JP2009519202A (ja) 2009-05-14

Family

ID=39314541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008545630A Pending JP2009519202A (ja) 2005-12-12 2006-11-30 Ｉｉｉ族窒化物製品及び同製品の作製方法

Country Status (3)

Country Link
US (10) US7777217B2 (ja)
JP (1) JP2009519202A (ja)
WO (1) WO2008048303A2 (ja)

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011204891A (ja) * 2010-03-25 2011-10-13 Panasonic Corp トランジスタ及びその製造方法
JP2012243792A (ja) * 2011-05-16 2012-12-10 Sumitomo Electric Ind Ltd ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系高電子移動度トランジスタおよびその製造方法
JP2012246195A (ja) * 2011-05-30 2012-12-13 Hitachi Cable Ltd 半絶縁性窒化物半導体ウエハ、半絶縁性窒化物半導体自立基板及びトランジスタ、並びに半絶縁性窒化物半導体層の成長方法及び成長装置
KR20140057249A (ko) * 2011-06-28 2014-05-12 쌩-고벵 크리스톡스 에 드테끄퇴르 반도체 기판 및 그 형성 방법
JP2014520748A (ja) * 2011-06-27 2014-08-25 サン‐ゴバン、クリストー、エ、デテクトゥール 半導体基板及び製造方法
WO2014136416A1 (ja) * 2013-03-08 2014-09-12 国立大学法人山口大学 半導体装置の製造方法及びｉｉｉ－ｖ族半導体の結晶成長方法
WO2015045412A1 (ja) * 2013-09-27 2015-04-02 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
KR20150052465A (ko) * 2013-11-05 2015-05-14 삼성전자주식회사 반극성 질화물 반도체 구조체 및 이의 제조 방법
JP2015530967A (ja) * 2012-08-24 2015-10-29 シックスポイント マテリアルズ， インコーポレイテッド ビスマスでドープされた半絶縁ｉｉｉ族窒化物ウエハおよびその生産方法
JP2015534531A (ja) * 2012-09-05 2015-12-03 サン‐ゴバン、クリストー、エ、デテクトゥールＳａｉｎｔ−Ｇｏｂａｉｎ Ｃｒｉｓｔａｕｘ ＆ Ｄｅｔｅｃｔｅｕｒｓ 特定の結晶学的特徴を有するｉｉｉ−ｖ族基板材料および形成方法
KR101609871B1 (ko) * 2014-03-27 2016-04-07 주식회사 루미스탈 질화갈륨 성장방법 및 이를 이용한 질화갈륨 기판 제조 방법
JP2017052660A (ja) * 2015-09-08 2017-03-16 株式会社豊田中央研究所 窒化ガリウム結晶及びその製造方法、並びに、結晶成長装置
WO2018030312A1 (ja) * 2016-08-08 2018-02-15 三菱ケミカル株式会社 ＧａＮ結晶成長方法およびＣ面ＧａＮ基板
WO2018030311A1 (ja) * 2016-08-08 2018-02-15 三菱ケミカル株式会社 導電性Ｃ面ＧａＮ基板
KR20180041471A (ko) * 2016-10-14 2018-04-24 한재용 질화갈륨 웨이퍼 제조 방법 및 그 웨이퍼
JP2018078315A (ja) * 2017-12-25 2018-05-17 株式会社サイオクス 窒化物半導体積層物および半導体装置
KR20180094437A (ko) 2017-02-15 2018-08-23 한양대학교 산학협력단 수소화물 기상증착법(hvpe)을 이용한 질화갈륨 기판의 제조 방법
KR20190122816A (ko) * 2017-03-29 2019-10-30 레이던 컴퍼니 연속적으로 감소된 결정학적 전위 밀도 영역을 갖는 iii족-질화물 구조체
JP2019532500A (ja) * 2016-09-02 2019-11-07 アイキューイー ピーエルシーＩＱＥ ｐｌｃ Ｉｉｉ族窒化物構造の成長のための核生成層
DE102018213437A1 (de) 2018-05-29 2019-12-05 Industry-University Cooperation Foundation Hanyang University Verfahren zur Herstellung von Galliumnitridsubstrat unter Verwendung von Hydriddampfphasenepitaxie
WO2019217976A3 (en) * 2018-04-26 2020-01-09 QMAT, Inc. Patterning on layer transferred templates
WO2020241184A1 (ja) * 2019-05-27 2020-12-03 信越化学工業株式会社 Ｉｉｉ族化合物基板の製造方法及びｉｉｉ族化合物基板
WO2022039198A1 (ja) * 2020-08-21 2022-02-24 三菱ケミカル株式会社 ＧａＮ結晶およびＧａＮ基板
WO2022224906A1 (ja) * 2021-04-22 2022-10-27 国立研究開発法人産業技術総合研究所 半導体装置および半導体装置の製造方法
WO2023218558A1 (ja) * 2022-05-11 2023-11-16 住友電気工業株式会社 窒化ガリウム単結晶基板およびその製造方法
WO2024058195A1 (ja) * 2022-09-13 2024-03-21 株式会社 東芝 窒化珪素焼結体製ウエハおよびそれを用いた単結晶体の製造方法

Families Citing this family (213)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1885918B1 (en) * 2005-05-11 2017-01-25 North Carolina State University Methods of preparing controlled polarity group iii-nitride films
KR20060127743A (ko) * 2005-06-06 2006-12-13 스미토모덴키고교가부시키가이샤 질화물 반도체 기판과 그 제조 방법
US7450352B2 (en) * 2005-06-28 2008-11-11 Wisconsin Alumni Research Foundation Fabrication of magnetic tunnel junctions with epitaxial and textured ferromagnetic layers
JP2007081180A (ja) * 2005-09-15 2007-03-29 Matsushita Electric Ind Co Ltd 半導体発光素子
US7399692B2 (en) * 2005-10-03 2008-07-15 International Rectifier Corporation III-nitride semiconductor fabrication
WO2008048303A2 (en) * 2005-12-12 2008-04-24 Kyma Technologies, Inc. Group iii nitride articles and methods for making same
US9518340B2 (en) 2006-04-07 2016-12-13 Sixpoint Materials, Inc. Method of growing group III nitride crystals
US8080833B2 (en) * 2007-01-26 2011-12-20 Crystal Is, Inc. Thick pseudomorphic nitride epitaxial layers
JP2010524267A (ja) * 2007-04-12 2010-07-15 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア （ａｌ，ｉｎ，ｇａ，ｂ）ｎの堆積の方法
JP5060875B2 (ja) * 2007-08-28 2012-10-31 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体とその製造方法
WO2009035648A1 (en) * 2007-09-14 2009-03-19 Kyma Technologies, Inc. Non-polar and semi-polar gan substrates, devices, and methods for making them
US8183557B2 (en) 2007-09-19 2012-05-22 The Regents Of The University Of California (Al,In,Ga,B)N device structures on a patterned substrate
JP2009091175A (ja) * 2007-10-04 2009-04-30 Sumitomo Electric Ind Ltd ＧａＮエピタキシャル基板、半導体デバイス、ＧａＮエピタキシャル基板及び半導体デバイスの製造方法
CN100575565C (zh) * 2007-11-09 2009-12-30 中国科学院上海光学精密机械研究所 在铝酸锂晶片表面低温制备氮化铝薄膜的方法
JP5272390B2 (ja) * 2007-11-29 2013-08-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP5085369B2 (ja) 2008-02-18 2012-11-28 日本オクラロ株式会社 窒化物半導体発光装置及びその製造方法
WO2009120986A2 (en) * 2008-03-27 2009-10-01 Nitek, Inc. Mixed source growth apparatus and method of fabricating iii-nitride ultraviolet emitters
WO2009128646A2 (en) * 2008-04-16 2009-10-22 Lumigntech Co., Ltd. Semiconductor substrate and method for manufacturing the same
KR100893360B1 (ko) * 2008-05-02 2009-04-15 (주)그랜드 텍 질화갈륨 단결정의 성장을 위한 버퍼층의 형성방법
JP2009283785A (ja) * 2008-05-23 2009-12-03 Showa Denko Kk Ｉｉｉ族窒化物半導体積層構造体およびその製造方法
US20110180781A1 (en) * 2008-06-05 2011-07-28 Soraa, Inc Highly Polarized White Light Source By Combining Blue LED on Semipolar or Nonpolar GaN with Yellow LED on Semipolar or Nonpolar GaN
US20090309127A1 (en) * 2008-06-13 2009-12-17 Soraa, Inc. Selective area epitaxy growth method and structure
US8847249B2 (en) * 2008-06-16 2014-09-30 Soraa, Inc. Solid-state optical device having enhanced indium content in active regions
US20100006873A1 (en) * 2008-06-25 2010-01-14 Soraa, Inc. HIGHLY POLARIZED WHITE LIGHT SOURCE BY COMBINING BLUE LED ON SEMIPOLAR OR NONPOLAR GaN WITH YELLOW LED ON SEMIPOLAR OR NONPOLAR GaN
US8259769B1 (en) 2008-07-14 2012-09-04 Soraa, Inc. Integrated total internal reflectors for high-gain laser diodes with high quality cleaved facets on nonpolar/semipolar GaN substrates
US8143148B1 (en) 2008-07-14 2012-03-27 Soraa, Inc. Self-aligned multi-dielectric-layer lift off process for laser diode stripes
US8805134B1 (en) 2012-02-17 2014-08-12 Soraa Laser Diode, Inc. Methods and apparatus for photonic integration in non-polar and semi-polar oriented wave-guided optical devices
CN105762249A (zh) 2008-08-04 2016-07-13 Soraa有限公司 使用非极性或半极性的含镓材料和磷光体的白光器件
US8284810B1 (en) 2008-08-04 2012-10-09 Soraa, Inc. Solid state laser device using a selected crystal orientation in non-polar or semi-polar GaN containing materials and methods
JP5531959B2 (ja) * 2008-08-05 2014-06-25 住友電気工業株式会社 ショットキーバリアダイオードおよびショットキーバリアダイオードの製造方法
JP5465469B2 (ja) * 2008-09-04 2014-04-09 日本碍子株式会社 エピタキシャル基板、半導体デバイス基板、およびｈｅｍｔ素子
CN102282299B (zh) * 2009-01-21 2014-07-02 日本碍子株式会社 13族氮化物晶板
WO2010084682A1 (ja) * 2009-01-23 2010-07-29 日本碍子株式会社 ３ｂ族窒化物結晶
KR20100093872A (ko) * 2009-02-17 2010-08-26 삼성엘이디 주식회사 질화물 반도체 발광소자 및 그 제조방법
JP5112370B2 (ja) * 2009-03-23 2013-01-09 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
EP2413350A4 (en) * 2009-03-27 2013-10-23 Dowa Holdings Co Ltd GROUP III NITRIDE SEMICONDUCTOR GROWTH SUBSTRATE, GROUP III NITRIDE SEMICONDUCTOR EPITAXIAL SUBSTRATE, GROUP III NITRIDE SEMICONDUCTOR COMPONENT, AUTONOMOUS SUBSTRATE FOR GROUP III NITRIDE SEMICONDUCTORS AND METHODS OF MAKING SAME MANUFACTURING
TWI469382B (zh) * 2009-03-30 2015-01-11 Ind Tech Res Inst 發光二極體結構與元件以及其製造方法
JP5367434B2 (ja) * 2009-03-31 2013-12-11 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US8634442B1 (en) 2009-04-13 2014-01-21 Soraa Laser Diode, Inc. Optical device structure using GaN substrates for laser applications
US8837545B2 (en) 2009-04-13 2014-09-16 Soraa Laser Diode, Inc. Optical device structure using GaN substrates and growth structures for laser applications
CN102396083B (zh) 2009-04-13 2015-12-16 天空激光二极管有限公司 用于激光器应用的使用gan衬底的光学装置结构
JP2012525718A (ja) * 2009-04-29 2012-10-22 アプライド マテリアルズ インコーポレイテッド ＨＶＰＥにおいてその場プレ−ＧａＮ堆積層を形成する方法
US9800017B1 (en) 2009-05-29 2017-10-24 Soraa Laser Diode, Inc. Laser device and method for a vehicle
US8509275B1 (en) 2009-05-29 2013-08-13 Soraa, Inc. Gallium nitride based laser dazzling device and method
US9250044B1 (en) 2009-05-29 2016-02-02 Soraa Laser Diode, Inc. Gallium and nitrogen containing laser diode dazzling devices and methods of use
US9829780B2 (en) 2009-05-29 2017-11-28 Soraa Laser Diode, Inc. Laser light source for a vehicle
US10108079B2 (en) 2009-05-29 2018-10-23 Soraa Laser Diode, Inc. Laser light source for a vehicle
US8247887B1 (en) 2009-05-29 2012-08-21 Soraa, Inc. Method and surface morphology of non-polar gallium nitride containing substrates
US8427590B2 (en) 2009-05-29 2013-04-23 Soraa, Inc. Laser based display method and system
EP2267197A1 (en) * 2009-06-25 2010-12-29 AMMONO Sp.z o.o. Method of obtaining bulk mono-crystalline gallium-containing nitride, bulk mono-crystalline gallium-containing nitride, substrates manufactured thereof and devices manufactured on such substrates
CN102484049B (zh) * 2009-08-07 2015-05-20 日本碍子株式会社 半导体元件用外延基板、半导体元件用外延基板的制造方法以及半导体元件
US8080466B2 (en) * 2009-08-10 2011-12-20 Applied Materials, Inc. Method for growth of nitrogen face (N-face) polarity compound nitride semiconductor device with integrated processing system
US20110056429A1 (en) * 2009-08-21 2011-03-10 Soraa, Inc. Rapid Growth Method and Structures for Gallium and Nitrogen Containing Ultra-Thin Epitaxial Structures for Devices
US8355418B2 (en) 2009-09-17 2013-01-15 Soraa, Inc. Growth structures and method for forming laser diodes on {20-21} or off cut gallium and nitrogen containing substrates
US8750342B1 (en) 2011-09-09 2014-06-10 Soraa Laser Diode, Inc. Laser diodes with scribe structures
US9583678B2 (en) 2009-09-18 2017-02-28 Soraa, Inc. High-performance LED fabrication
US8933644B2 (en) 2009-09-18 2015-01-13 Soraa, Inc. LED lamps with improved quality of light
US9293667B2 (en) 2010-08-19 2016-03-22 Soraa, Inc. System and method for selected pump LEDs with multiple phosphors
KR101178505B1 (ko) * 2009-11-03 2012-09-07 주식회사루미지엔테크 반도체 기판과 이의 제조 방법
JP5282978B2 (ja) * 2009-12-18 2013-09-04 日立電線株式会社 Ｉｉｉ族窒化物半導体基板
JP2011151310A (ja) * 2010-01-25 2011-08-04 Renesas Electronics Corp 窒化物系半導体発光素子、および、窒化物系半導体発光素子をパッケージに搭載した発光素子
WO2011093481A1 (ja) * 2010-02-01 2011-08-04 Jx日鉱日石金属株式会社 窒化物系化合物半導体基板の製造方法及び窒化物系化合物半導体自立基板
US8905588B2 (en) 2010-02-03 2014-12-09 Sorra, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
US20110182056A1 (en) * 2010-06-23 2011-07-28 Soraa, Inc. Quantum Dot Wavelength Conversion for Optical Devices Using Nonpolar or Semipolar Gallium Containing Materials
US20110215348A1 (en) * 2010-02-03 2011-09-08 Soraa, Inc. Reflection Mode Package for Optical Devices Using Gallium and Nitrogen Containing Materials
US10147850B1 (en) 2010-02-03 2018-12-04 Soraa, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
JP6284290B2 (ja) * 2010-02-19 2018-02-28 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 窒化物半導体層の成長方法、及びそれにより形成される窒化物半導体基板
US9927611B2 (en) 2010-03-29 2018-03-27 Soraa Laser Diode, Inc. Wearable laser based display method and system
JP2011228442A (ja) * 2010-04-19 2011-11-10 Hitachi Cable Ltd 窒化物系半導体ウエハ及び窒化物系半導体デバイス
JP5423568B2 (ja) * 2010-04-30 2014-02-19 サンケン電気株式会社 化合物半導体基板の製造方法
US8451876B1 (en) 2010-05-17 2013-05-28 Soraa, Inc. Method and system for providing bidirectional light sources with broad spectrum
CN101866976B (zh) * 2010-05-21 2011-09-28 重庆大学 基于变掺杂结构的透射式GaN紫外光电阴极及制作方法
US9564320B2 (en) 2010-06-18 2017-02-07 Soraa, Inc. Large area nitride crystal and method for making it
JP2012033708A (ja) * 2010-07-30 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置の製造方法
US9287452B2 (en) 2010-08-09 2016-03-15 Micron Technology, Inc. Solid state lighting devices with dielectric insulation and methods of manufacturing
JP5759690B2 (ja) * 2010-08-30 2015-08-05 株式会社日立国際電気 膜の形成方法、半導体装置の製造方法及び基板処理装置
US8853709B2 (en) * 2011-07-29 2014-10-07 Hrl Laboratories, Llc III-nitride metal insulator semiconductor field effect transistor
US20130214325A1 (en) * 2010-10-29 2013-08-22 Tokuyama Corporation Method for Manufacturing Optical Element
US9209359B2 (en) * 2010-11-02 2015-12-08 Koninklijke Philips N.V. Light emitting device with improved extraction efficiency
US8816319B1 (en) 2010-11-05 2014-08-26 Soraa Laser Diode, Inc. Method of strain engineering and related optical device using a gallium and nitrogen containing active region
US9048170B2 (en) 2010-11-09 2015-06-02 Soraa Laser Diode, Inc. Method of fabricating optical devices using laser treatment
US8597967B1 (en) * 2010-11-17 2013-12-03 Soraa, Inc. Method and system for dicing substrates containing gallium and nitrogen material
FR2968831B1 (fr) * 2010-12-08 2012-12-21 Soitec Silicon On Insulator Procedes de formation de materiaux massifs de nitrure iii sur des couches matricielles de croissance de nitrure de metal et structures formees par ces procedes
US9023721B2 (en) 2010-11-23 2015-05-05 Soitec Methods of forming bulk III-nitride materials on metal-nitride growth template layers, and structures formed by such methods
JP5810518B2 (ja) * 2010-12-03 2015-11-11 富士通株式会社 化合物半導体装置及びその製造方法
KR20120079393A (ko) * 2011-01-04 2012-07-12 (주)세미머티리얼즈 반도체 발광소자의 제조방법
US9025635B2 (en) 2011-01-24 2015-05-05 Soraa Laser Diode, Inc. Laser package having multiple emitters configured on a support member
US9595813B2 (en) 2011-01-24 2017-03-14 Soraa Laser Diode, Inc. Laser package having multiple emitters configured on a substrate member
US9318875B1 (en) 2011-01-24 2016-04-19 Soraa Laser Diode, Inc. Color converting element for laser diode
US9093820B1 (en) 2011-01-25 2015-07-28 Soraa Laser Diode, Inc. Method and structure for laser devices using optical blocking regions
US8975165B2 (en) 2011-02-17 2015-03-10 Soitec III-V semiconductor structures with diminished pit defects and methods for forming the same
FI20115255A0 (fi) * 2011-03-14 2011-03-14 Optogan Oy Yhdistelmäpuolijohdesubstraatti, puolijohdelaite, ja valmistusmenetelmä
US9287684B2 (en) 2011-04-04 2016-03-15 Soraa Laser Diode, Inc. Laser package having multiple emitters with color wheel
US8980002B2 (en) * 2011-05-20 2015-03-17 Applied Materials, Inc. Methods for improved growth of group III nitride semiconductor compounds
US8778783B2 (en) * 2011-05-20 2014-07-15 Applied Materials, Inc. Methods for improved growth of group III nitride buffer layers
US8853086B2 (en) * 2011-05-20 2014-10-07 Applied Materials, Inc. Methods for pretreatment of group III-nitride depositions
US20120309172A1 (en) * 2011-05-31 2012-12-06 Epowersoft, Inc. Epitaxial Lift-Off and Wafer Reuse
KR20130008280A (ko) * 2011-07-12 2013-01-22 삼성전자주식회사 안정성이 우수한 질화물계 반도체 소자
DE102011107657A1 (de) * 2011-07-12 2013-01-17 Nasp Iii/V Gmbh Monolithische integrierte Halbleiterstruktur
WO2015047421A1 (en) 2013-09-30 2015-04-02 Hrl Laboratories, Llc Normally-off iii-nitride transistors with high threshold-voltage and low on-resistance
KR20130014850A (ko) * 2011-08-01 2013-02-12 삼성전자주식회사 파워소자의 제조방법
JP5891650B2 (ja) * 2011-08-18 2016-03-23 富士通株式会社 化合物半導体装置及びその製造方法
US9330911B2 (en) * 2011-08-22 2016-05-03 Invenlux Limited Light emitting device having group III-nitride current spreading layer doped with transition metal or comprising transition metal nitride
US8686431B2 (en) 2011-08-22 2014-04-01 Soraa, Inc. Gallium and nitrogen containing trilateral configuration for optical devices
US9644285B2 (en) 2011-08-22 2017-05-09 Soitec Direct liquid injection for halide vapor phase epitaxy systems and methods
US9646827B1 (en) 2011-08-23 2017-05-09 Soraa, Inc. Method for smoothing surface of a substrate containing gallium and nitrogen
US8664679B2 (en) * 2011-09-29 2014-03-04 Toshiba Techno Center Inc. Light emitting devices having light coupling layers with recessed electrodes
DE102011114671A1 (de) 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
US8971370B1 (en) 2011-10-13 2015-03-03 Soraa Laser Diode, Inc. Laser devices using a semipolar plane
US8912025B2 (en) 2011-11-23 2014-12-16 Soraa, Inc. Method for manufacture of bright GaN LEDs using a selective removal process
KR20130081956A (ko) * 2012-01-10 2013-07-18 삼성전자주식회사 질화물 반도체층 성장 방법
KR101668541B1 (ko) * 2012-01-11 2016-10-21 고꾸리쯔 다이가꾸 호우징 오사까 다이가꾸 Iii족 질화물 결정의 제조 방법, iii족 질화물 결정 및 반도체 장치
CN103311391B (zh) * 2012-03-06 2016-07-20 展晶科技(深圳)有限公司 发光二极管晶粒及其制作方法
TWI528580B (zh) 2012-03-30 2016-04-01 聖戈班晶體探測器公司 形成獨立式半導體晶圓之方法
WO2013160325A1 (en) * 2012-04-24 2013-10-31 Pozina Galia Method for producing a group-iii nitride wafer
US9337332B2 (en) 2012-04-25 2016-05-10 Hrl Laboratories, Llc III-Nitride insulating-gate transistors with passivation
WO2014025003A1 (ja) * 2012-08-06 2014-02-13 日本碍子株式会社 複合基板および機能素子
CN102828239B (zh) * 2012-08-24 2015-02-18 东莞市中镓半导体科技有限公司 一种通过缺陷应力去除技术自分离氮化镓单晶材料制备自支撑衬底的方法
IN2015DN02030A (ja) 2012-08-28 2015-08-14 Sixpoint Materials Inc
CN102828251B (zh) * 2012-09-10 2015-02-18 中国科学院半导体研究所 氮化铝单晶材料制备方法
KR102096421B1 (ko) 2012-09-25 2020-04-02 식스포인트 머터리얼즈 인코퍼레이티드 Iii 족 질화물 결정의 성장 방법
WO2014051684A1 (en) 2012-09-26 2014-04-03 Sixpoint Materials, Inc. Group iii nitride wafers and fabrication method and testing method
CN108281378B (zh) * 2012-10-12 2022-06-24 住友电气工业株式会社 Iii族氮化物复合衬底、半导体器件及它们的制造方法
JP6322890B2 (ja) 2013-02-18 2018-05-16 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
KR102062381B1 (ko) 2012-11-30 2020-01-03 서울바이오시스 주식회사 질화물 반도체층 성장 방법 및 질화물 반도체 소자 제조 방법
CN103021946A (zh) * 2012-12-05 2013-04-03 北京大学 一种通过机械去除法制备氮化镓单晶衬底的方法
US8980726B2 (en) * 2013-01-25 2015-03-17 Applied Materials, Inc. Substrate dicing by laser ablation and plasma etch damage removal for ultra-thin wafers
WO2014125688A1 (ja) 2013-02-18 2014-08-21 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
US9929310B2 (en) * 2013-03-14 2018-03-27 Applied Materials, Inc. Oxygen controlled PVD aluminum nitride buffer for gallium nitride-based optoelectronic and electronic devices
KR20140142040A (ko) * 2013-06-03 2014-12-11 서울바이오시스 주식회사 기판 재생 방법 및 재생 기판
US9166372B1 (en) 2013-06-28 2015-10-20 Soraa Laser Diode, Inc. Gallium nitride containing laser device configured on a patterned substrate
EP3036411B1 (en) * 2013-08-21 2023-04-12 Raytheon Technologies Corporation Reduced misalignment gear system
FR3010228B1 (fr) * 2013-08-30 2016-12-30 St Microelectronics Tours Sas Procede de traitement d'une couche de nitrure de gallium comportant des dislocations
US9362715B2 (en) 2014-02-10 2016-06-07 Soraa Laser Diode, Inc Method for manufacturing gallium and nitrogen bearing laser devices with improved usage of substrate material
US9379525B2 (en) 2014-02-10 2016-06-28 Soraa Laser Diode, Inc. Manufacturable laser diode
US9520695B2 (en) 2013-10-18 2016-12-13 Soraa Laser Diode, Inc. Gallium and nitrogen containing laser device having confinement region
US9368939B2 (en) 2013-10-18 2016-06-14 Soraa Laser Diode, Inc. Manufacturable laser diode formed on C-plane gallium and nitrogen material
JP5696767B2 (ja) * 2013-11-22 2015-04-08 三菱化学株式会社 自立基板、およびその製造方法
US9209596B1 (en) 2014-02-07 2015-12-08 Soraa Laser Diode, Inc. Manufacturing a laser diode device from a plurality of gallium and nitrogen containing substrates
US9871350B2 (en) 2014-02-10 2018-01-16 Soraa Laser Diode, Inc. Manufacturable RGB laser diode source
US9520697B2 (en) 2014-02-10 2016-12-13 Soraa Laser Diode, Inc. Manufacturable multi-emitter laser diode
CN103882526B (zh) * 2014-03-25 2016-06-01 山东大学 在SiC衬底上直接生长自剥离GaN单晶的方法
DE102014105303A1 (de) * 2014-04-14 2015-10-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Schichtstruktur als Pufferschicht eines Halbleiterbauelements sowie Schichtstruktur als Pufferschicht eines Halbleiterbauelements
KR102188493B1 (ko) * 2014-04-25 2020-12-09 삼성전자주식회사 질화물 단결정 성장방법 및 질화물 반도체 소자 제조방법
US10276712B2 (en) 2014-05-29 2019-04-30 Hrl Laboratories, Llc III-nitride field-effect transistor with dual gates
US9564736B1 (en) 2014-06-26 2017-02-07 Soraa Laser Diode, Inc. Epitaxial growth of p-type cladding regions using nitrogen gas for a gallium and nitrogen containing laser diode
JP2014241417A (ja) * 2014-07-15 2014-12-25 シャープ株式会社 アルミニウム含有窒化物中間層の製造方法、窒化物層の製造方法および窒化物半導体素子の製造方法
US9499219B1 (en) * 2014-08-25 2016-11-22 Google Inc. Touch-down sensing for robotic devices
US9899499B2 (en) 2014-09-04 2018-02-20 Sunedison Semiconductor Limited (Uen201334164H) High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss
CN104392900A (zh) * 2014-10-22 2015-03-04 上海世山科技有限公司 一种氮化镓厚膜生长所需的缓冲层结构的形成方法
KR102240023B1 (ko) * 2014-11-03 2021-04-15 삼성전자주식회사 자외선 발광장치
US9246311B1 (en) 2014-11-06 2016-01-26 Soraa Laser Diode, Inc. Method of manufacture for an ultraviolet laser diode
CN104393125B (zh) * 2014-12-17 2017-05-10 安徽三安光电有限公司 一种发光元件的制备方法
US9666677B1 (en) 2014-12-23 2017-05-30 Soraa Laser Diode, Inc. Manufacturable thin film gallium and nitrogen containing devices
US9653642B1 (en) 2014-12-23 2017-05-16 Soraa Laser Diode, Inc. Manufacturable RGB display based on thin film gallium and nitrogen containing light emitting diodes
WO2016110332A1 (en) * 2015-01-09 2016-07-14 Swegan Ab Semiconductor device structure and methods of its production
EP3255181A4 (en) * 2015-02-06 2018-01-10 Mitsubishi Chemical Corporation GaN SINGLE CRYSTAL AND METHOD FOR MANUFACTURING GaN SINGLE CRYSTAL
DE102015205104A1 (de) 2015-03-20 2016-09-22 Freiberger Compound Materials Gmbh Züchtung von A-B Kristallen ohne Kristallgitter-Krümmung
EP3278366A1 (en) 2015-03-31 2018-02-07 Swegan AB Heterostructure and method of its production
CN105047534B (zh) * 2015-06-30 2018-03-30 聚灿光电科技股份有限公司 P型GaN层及LED外延结构的制备方法
US11437775B2 (en) 2015-08-19 2022-09-06 Kyocera Sld Laser, Inc. Integrated light source using a laser diode
US11437774B2 (en) 2015-08-19 2022-09-06 Kyocera Sld Laser, Inc. High-luminous flux laser-based white light source
US10879673B2 (en) 2015-08-19 2020-12-29 Soraa Laser Diode, Inc. Integrated white light source using a laser diode and a phosphor in a surface mount device package
US10938182B2 (en) 2015-08-19 2021-03-02 Soraa Laser Diode, Inc. Specialized integrated light source using a laser diode
US9812532B1 (en) 2015-08-28 2017-11-07 Hrl Laboratories, Llc III-nitride P-channel transistor
CN105161590B (zh) * 2015-09-28 2017-09-01 厦门乾照光电股份有限公司 一种氮化物系发光二极管
US9787963B2 (en) 2015-10-08 2017-10-10 Soraa Laser Diode, Inc. Laser lighting having selective resolution
CN105390577B (zh) * 2015-10-26 2018-05-22 华灿光电股份有限公司 一种发光二极管外延片及其制作方法
EP3378097A4 (en) 2015-11-19 2019-09-11 HRL Laboratories, LLC NITRIDE-III FIELD EFFECT TRANSISTOR WITH DOUBLE TRIGGER
US10529561B2 (en) * 2015-12-28 2020-01-07 Texas Instruments Incorporated Method of fabricating non-etch gas cooled epitaxial stack for group IIIA-N devices
FR3048547B1 (fr) 2016-03-04 2018-11-09 Saint-Gobain Lumilog Procede de fabrication d'un substrat semi-conducteur
US10026642B2 (en) 2016-03-07 2018-07-17 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor on insulator structure comprising a sacrificial layer and method of manufacture thereof
US9972488B2 (en) * 2016-03-10 2018-05-15 Infineon Technologies Ag Method of reducing defects in an epitaxial layer
US10563739B2 (en) 2016-03-14 2020-02-18 Lawrence Livermore National Security, Llc Bi-triaxial photoconductive switch module
US10110224B2 (en) 2016-03-14 2018-10-23 Lawrence Livermore National Security, Llc Triaxial photoconductive switch module
DE112017001472T5 (de) * 2016-03-24 2018-11-29 Ngk Insulators, Ltd. Verfahren zur Herstellung von Impfkristallsubstraten und Gruppe 13-Element-Nitridkristallen, und Impfkristallsubstrate
JP6731590B2 (ja) * 2016-05-02 2020-07-29 国立大学法人大阪大学 窒化物結晶基板の製造方法
EP3455875A1 (en) 2016-05-10 2019-03-20 King Abdullah University Of Science And Technology Light emitters on transition metal dichalcogenides directly converted from thermally and electrically conductive substrates and method of making the same
JP2017228695A (ja) * 2016-06-23 2017-12-28 豊田合成株式会社 Ｉｉｉ 族窒化物半導体発光素子の製造方法
CN116936703A (zh) * 2016-06-24 2023-10-24 克罗米斯有限公司 多晶陶瓷衬底及其制造方法
CN105914139B (zh) * 2016-06-28 2018-08-31 中国电子科技集团公司第十三研究所 一种石墨烯上自组织成核外延GaN材料的方法
US10181544B2 (en) 2016-07-07 2019-01-15 Lawrence Livermore National Security, Llc Photoconductive switch package configurations having a profiled resistive element
JP6735647B2 (ja) 2016-09-29 2020-08-05 株式会社サイオクス 窒化物結晶基板の製造方法
JP7041461B2 (ja) * 2016-10-27 2022-03-24 株式会社サイオクス 半絶縁性結晶、ｎ型半導体結晶およびｐ型半導体結晶
KR20180069403A (ko) * 2016-12-15 2018-06-25 삼성전자주식회사 질화 갈륨 기판의 제조 방법
JP6266742B1 (ja) * 2016-12-20 2018-01-24 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
US10629770B2 (en) * 2017-06-30 2020-04-21 Sensor Electronic Technology, Inc. Semiconductor method having annealing of epitaxially grown layers to form semiconductor structure with low dislocation density
US10771155B2 (en) 2017-09-28 2020-09-08 Soraa Laser Diode, Inc. Intelligent visible light with a gallium and nitrogen containing laser source
US10892159B2 (en) * 2017-11-20 2021-01-12 Saphlux, Inc. Semipolar or nonpolar group III-nitride substrates
US10222474B1 (en) 2017-12-13 2019-03-05 Soraa Laser Diode, Inc. Lidar systems including a gallium and nitrogen containing laser light source
US10551728B1 (en) 2018-04-10 2020-02-04 Soraa Laser Diode, Inc. Structured phosphors for dynamic lighting
JP6595678B1 (ja) * 2018-08-29 2019-10-23 株式会社サイオクス 窒化物半導体基板、窒化物半導体基板の製造方法および積層構造体
WO2020069312A1 (en) 2018-09-28 2020-04-02 The Penn State Research Foundation Method of growing crystalline layers on amorphous substrates using two-dimensional and atomic layer seeds
US11239637B2 (en) 2018-12-21 2022-02-01 Kyocera Sld Laser, Inc. Fiber delivered laser induced white light system
FR3091008B1 (fr) * 2018-12-21 2023-03-31 Saint Gobain Lumilog Substrat semi-conducteur avec couche intermédiaire dopée n
US11421843B2 (en) 2018-12-21 2022-08-23 Kyocera Sld Laser, Inc. Fiber-delivered laser-induced dynamic light system
US11466384B2 (en) * 2019-01-08 2022-10-11 Slt Technologies, Inc. Method of forming a high quality group-III metal nitride boule or wafer using a patterned substrate
US11884202B2 (en) 2019-01-18 2024-01-30 Kyocera Sld Laser, Inc. Laser-based fiber-coupled white light system
CN111509095B (zh) * 2019-01-31 2022-01-04 财团法人工业技术研究院 复合式基板及其制造方法
EP3929336A4 (en) * 2019-02-22 2022-09-14 Mitsubishi Chemical Corporation GAN CRYSTAL AND SUBSTRATE
US11228158B2 (en) 2019-05-14 2022-01-18 Kyocera Sld Laser, Inc. Manufacturable laser diodes on a large area gallium and nitrogen containing substrate
US10903623B2 (en) * 2019-05-14 2021-01-26 Soraa Laser Diode, Inc. Method and structure for manufacturable large area gallium and nitrogen containing substrate
CN113906170A (zh) * 2019-05-30 2022-01-07 三菱化学株式会社 GaN基板晶片及其制造方法
US20200407873A1 (en) * 2019-06-13 2020-12-31 Alliance For Sustainable Energy, Llc Nitrogen-enabled high growth rates in hydride vapor phase epitaxy
CN110517950B (zh) * 2019-07-29 2021-06-18 太原理工大学 一种在金刚石衬底上制备闪锌矿GaN薄膜的方法
JP2023513570A (ja) 2020-02-11 2023-03-31 エスエルティー テクノロジーズ インコーポレイテッド 改善されたｉｉｉ族窒化物基板、その製造方法、並びにその使用方法
US11721549B2 (en) 2020-02-11 2023-08-08 Slt Technologies, Inc. Large area group III nitride crystals and substrates, methods of making, and methods of use
CN111952419B (zh) * 2020-06-30 2021-11-05 华灿光电（浙江）有限公司 发光二极管外延片的制备方法
CN112820636B (zh) * 2021-01-14 2024-01-16 镓特半导体科技（上海）有限公司 半导体结构、自支撑氮化镓层及其制备方法
CN113206174B (zh) * 2021-04-14 2022-07-12 华中科技大学 一种深紫外led的异质外延衬底及其制备方法和应用
TWI779980B (zh) * 2022-01-03 2022-10-01 環球晶圓股份有限公司 半導體結構
CN114759082B (zh) * 2022-06-13 2022-09-13 江西兆驰半导体有限公司 一种氮化镓基高电子迁移率晶体管及其制备方法
CN117832342B (zh) * 2024-03-01 2024-05-24 江西兆驰半导体有限公司 一种led外延片及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10312971A (ja) * 1997-03-13 1998-11-24 Nec Corp ＩＩＩ−Ｖ族化合物半導体膜とその成長方法、ＧａＮ系半導体膜とその形成方法、ＧａＮ系半導体積層構造とその形成方法、ＧａＮ系半導体素子とその製造方法
JPH11103135A (ja) * 1997-07-30 1999-04-13 Mitsubishi Cable Ind Ltd ＧａＮ系結晶成長用基板およびその用途
JP2003124128A (ja) * 2001-10-12 2003-04-25 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法
JP2003527296A (ja) * 2000-03-13 2003-09-16 アドバンスド．テクノロジー．マテリアルス．インコーポレイテッド Ｉｉｉ−ｖ族窒化物基板ボウル、並びにｉｉｉ−ｖ族窒化物基板ボウル製造法及び使用法
JP2004523450A (ja) * 2000-11-30 2004-08-05 ノース・キャロライナ・ステイト・ユニヴァーシティ Ｍ’ｎベース物質の生成装置及び生成方法
WO2005031045A2 (fr) * 2003-09-26 2005-04-07 Centre National De La Recherche Scientifique (Cnrs) Procede de realisation de substrats autosupportes de nitrures d’elements iii par hetero epitaxie sur une couche sacrificielle

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1450415A3 (en) * 1993-04-28 2005-05-04 Nichia Corporation Gallium nitride-based III-V group compound semiconductor device
US5611955A (en) * 1993-10-18 1997-03-18 Northrop Grumman Corp. High resistivity silicon carbide substrates for high power microwave devices
US6440823B1 (en) 1994-01-27 2002-08-27 Advanced Technology Materials, Inc. Low defect density (Ga, Al, In)N and HVPE process for making same
US5679152A (en) 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US6958093B2 (en) * 1994-01-27 2005-10-25 Cree, Inc. Free-standing (Al, Ga, In)N and parting method for forming same
US5541807A (en) * 1995-03-17 1996-07-30 Evans, Jr.; Joseph T. Ferroelectric based capacitor for use in memory systems and method for fabricating the same
US6533874B1 (en) * 1996-12-03 2003-03-18 Advanced Technology Materials, Inc. GaN-based devices using thick (Ga, Al, In)N base layers
US5868837A (en) * 1997-01-17 1999-02-09 Cornell Research Foundation, Inc. Low temperature method of preparing GaN single crystals
PL186905B1 (pl) * 1997-06-05 2004-03-31 Cantrum Badan Wysokocisnieniow Sposób wytwarzania wysokooporowych kryształów objętościowych GaN
US6146457A (en) * 1997-07-03 2000-11-14 Cbl Technologies, Inc. Thermal mismatch compensation to produce free standing substrates by epitaxial deposition
EP2200071B1 (en) * 1997-10-30 2012-01-18 Sumitomo Electric Industries, Ltd. GaN single crystal substrate and method of making the same using homoepitaxy
JPH11231115A (ja) * 1997-12-02 1999-08-27 Canon Inc 光学素子
US6608327B1 (en) * 1998-02-27 2003-08-19 North Carolina State University Gallium nitride semiconductor structure including laterally offset patterned layers
TW393786B (en) * 1998-03-26 2000-06-11 Min Shr Method for manufacturing an epitaxial chip
US6086673A (en) * 1998-04-02 2000-07-11 Massachusetts Institute Of Technology Process for producing high-quality III-V nitride substrates
JP3512632B2 (ja) * 1998-04-16 2004-03-31 シャープ株式会社 薄膜形成装置
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
US6177688B1 (en) * 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
US6255198B1 (en) * 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
KR100304664B1 (ko) 1999-02-05 2001-09-26 윤종용 ＧａＮ막 제조 방법
TW464953B (en) * 1999-04-14 2001-11-21 Matsushita Electronics Corp Method of manufacturing III nitride base compound semiconductor substrate
JP4145437B2 (ja) * 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶ＧａＮの結晶成長方法及び単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
KR20010029199A (ko) * 1999-09-30 2001-04-06 홍세경 질화물 단결정 기판 제조 장치 및 방법
US6812053B1 (en) * 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
JP2001122693A (ja) 1999-10-22 2001-05-08 Nec Corp 結晶成長用下地基板およびこれを用いた基板の製造方法
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
WO2001043174A2 (en) * 1999-12-13 2001-06-14 North Carolina State University Fabrication of gallium nitride layers on textured silicon substrates
US6380108B1 (en) * 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
US6261929B1 (en) * 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
US6447604B1 (en) * 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
KR100348269B1 (ko) 2000-03-22 2002-08-09 엘지전자 주식회사 루데니움 산화물을 이용한 쇼트키 콘택 방법
US6694000B2 (en) * 2000-04-11 2004-02-17 Telecommunication Systems, Inc. Prepaid real-time web based reporting
JP4227315B2 (ja) 2000-04-27 2009-02-18 三星コーニング精密琉璃株式会社 窒化ガリウム単結晶基板の製造方法
JP3968968B2 (ja) * 2000-07-10 2007-08-29 住友電気工業株式会社 単結晶ＧａＮ基板の製造方法
US7645517B2 (en) * 2000-08-08 2010-01-12 Translucent, Inc. Rare earth-oxides, rare earth nitrides, rare earth phosphides and ternary alloys with silicon
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
JP2002284600A (ja) * 2001-03-26 2002-10-03 Hitachi Cable Ltd 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
EP1396878A4 (en) * 2001-03-30 2008-09-03 Toyoda Gosei Kk METHOD OF MANUFACTURING A SEMICONDUCTOR SUBSTRATE AND SEMICONDUCTOR ELEMENT
US6773504B2 (en) * 2001-04-12 2004-08-10 Sumitomo Electric Industries, Ltd. Oxygen doping method to gallium nitride single crystal substrate and oxygen-doped N-type gallium nitride freestanding single crystal substrate
US6488767B1 (en) * 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
US6616757B1 (en) * 2001-07-06 2003-09-09 Technologies And Devices International, Inc. Method for achieving low defect density GaN single crystal boules
US20030015708A1 (en) 2001-07-23 2003-01-23 Primit Parikh Gallium nitride based diodes with low forward voltage and low reverse current operation
US7303630B2 (en) * 2003-11-05 2007-12-04 Sumitomo Electric Industries, Ltd. Method of growing GaN crystal, method of producing single crystal GaN substrate, and single crystal GaN substrate
JP3864870B2 (ja) 2001-09-19 2007-01-10 住友電気工業株式会社 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法
US6768146B2 (en) * 2001-11-27 2004-07-27 The Furukawa Electric Co., Ltd. III-V nitride semiconductor device, and protection element and power conversion apparatus using the same
KR20030052061A (ko) 2001-12-20 2003-06-26 엘지전자 주식회사 질화갈륨 기판 제조 장치 및 방법
US7098487B2 (en) * 2002-12-27 2006-08-29 General Electric Company Gallium nitride crystal and method of making same
JP3580311B1 (ja) 2003-03-28 2004-10-20 住友電気工業株式会社 表裏識別した矩形窒化物半導体基板
US7170095B2 (en) 2003-07-11 2007-01-30 Cree Inc. Semi-insulating GaN and method of making the same
US7135720B2 (en) * 2003-08-05 2006-11-14 Nitronex Corporation Gallium nitride material transistors and methods associated with the same
JP4396816B2 (ja) * 2003-10-17 2010-01-13 日立電線株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
US7323256B2 (en) 2003-11-13 2008-01-29 Cree, Inc. Large area, uniformly low dislocation density GaN substrate and process for making the same
US7118813B2 (en) 2003-11-14 2006-10-10 Cree, Inc. Vicinal gallium nitride substrate for high quality homoepitaxy
US7071498B2 (en) * 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
JP4691911B2 (ja) * 2004-06-11 2011-06-01 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法
KR100593920B1 (ko) * 2004-07-05 2006-06-30 삼성전기주식회사 고절연성 ＧａＮ 박막의 성장 방법
US7687827B2 (en) * 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
KR100674829B1 (ko) * 2004-10-29 2007-01-25 삼성전기주식회사 질화물계 반도체 장치 및 그 제조 방법
WO2008048303A2 (en) 2005-12-12 2008-04-24 Kyma Technologies, Inc. Group iii nitride articles and methods for making same
WO2009047894A1 (ja) * 2007-10-09 2009-04-16 Panasonic Corporation Iii族窒化物結晶基板の製造方法、iii族窒化物結晶基板、iii族窒化物結晶基板を用いた半導体装置
WO2009120986A2 (en) * 2008-03-27 2009-10-01 Nitek, Inc. Mixed source growth apparatus and method of fabricating iii-nitride ultraviolet emitters

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10312971A (ja) * 1997-03-13 1998-11-24 Nec Corp ＩＩＩ−Ｖ族化合物半導体膜とその成長方法、ＧａＮ系半導体膜とその形成方法、ＧａＮ系半導体積層構造とその形成方法、ＧａＮ系半導体素子とその製造方法
JPH11103135A (ja) * 1997-07-30 1999-04-13 Mitsubishi Cable Ind Ltd ＧａＮ系結晶成長用基板およびその用途
JP2003527296A (ja) * 2000-03-13 2003-09-16 アドバンスド．テクノロジー．マテリアルス．インコーポレイテッド Ｉｉｉ−ｖ族窒化物基板ボウル、並びにｉｉｉ−ｖ族窒化物基板ボウル製造法及び使用法
JP2004523450A (ja) * 2000-11-30 2004-08-05 ノース・キャロライナ・ステイト・ユニヴァーシティ Ｍ’ｎベース物質の生成装置及び生成方法
JP2003124128A (ja) * 2001-10-12 2003-04-25 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法
WO2005031045A2 (fr) * 2003-09-26 2005-04-07 Centre National De La Recherche Scientifique (Cnrs) Procede de realisation de substrats autosupportes de nitrures d’elements iii par hetero epitaxie sur une couche sacrificielle

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6014019621; Ｓ．　Ｋ．　Ｍａｔｈｉｓ　ｅｔ　ａｌ．: 'Ｍｏｄｅｌｉｎｇ　ｏｆ　ｔｈｒｅａｄｉｎｇ　ｄｉｓｌｏｃａｔｉｏｎ　ｒｅｄｕｃｔｉｏｎ　ｉｎ　ｇｒｏｗｉｎｇ　ＧａＮ　ｌａｙｅｒｓ' Ｊ．　Ｃｒｙｓｔ．　Ｇｒｏｗｔｈ Ｖｏｌ．　２３１，　Ｎｏ．　３, 200110, ｐｐ．　３７１-３９０, Ｅｌｓｅｖｉｅｒ　Ｓｃｉｅｎｃｅ　Ｂ．　Ｖ． *

Cited By (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8748939B2 (en) 2010-03-25 2014-06-10 Panasonic Corporation Transistor and method for manufacturing same
JP2011204891A (ja) * 2010-03-25 2011-10-13 Panasonic Corp トランジスタ及びその製造方法
JP2012243792A (ja) * 2011-05-16 2012-12-10 Sumitomo Electric Ind Ltd ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系高電子移動度トランジスタおよびその製造方法
JP2012246195A (ja) * 2011-05-30 2012-12-13 Hitachi Cable Ltd 半絶縁性窒化物半導体ウエハ、半絶縁性窒化物半導体自立基板及びトランジスタ、並びに半絶縁性窒化物半導体層の成長方法及び成長装置
JP2014520748A (ja) * 2011-06-27 2014-08-25 サン‐ゴバン、クリストー、エ、デテクトゥール 半導体基板及び製造方法
KR20140057249A (ko) * 2011-06-28 2014-05-12 쌩-고벵 크리스톡스 에 드테끄퇴르 반도체 기판 및 그 형성 방법
JP2014521212A (ja) * 2011-06-28 2014-08-25 サン‐ゴバン、クリストー、エ、デテクトゥール 半導体基板及び形成する方法
KR101983412B1 (ko) * 2011-06-28 2019-05-28 쌩-고벵 크리스톡스 에 드테끄퇴르 반도체 기판 및 그 형성 방법
JP2015530967A (ja) * 2012-08-24 2015-10-29 シックスポイント マテリアルズ， インコーポレイテッド ビスマスでドープされた半絶縁ｉｉｉ族窒化物ウエハおよびその生産方法
JP2015534531A (ja) * 2012-09-05 2015-12-03 サン‐ゴバン、クリストー、エ、デテクトゥールＳａｉｎｔ−Ｇｏｂａｉｎ Ｃｒｉｓｔａｕｘ ＆ Ｄｅｔｅｃｔｅｕｒｓ 特定の結晶学的特徴を有するｉｉｉ−ｖ族基板材料および形成方法
WO2014136416A1 (ja) * 2013-03-08 2014-09-12 国立大学法人山口大学 半導体装置の製造方法及びｉｉｉ－ｖ族半導体の結晶成長方法
JP2015070085A (ja) * 2013-09-27 2015-04-13 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
WO2015045412A1 (ja) * 2013-09-27 2015-04-02 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
KR20150052465A (ko) * 2013-11-05 2015-05-14 삼성전자주식회사 반극성 질화물 반도체 구조체 및 이의 제조 방법
US9583340B2 (en) 2013-11-05 2017-02-28 Samsung Electronics Co., Ltd. Semipolar nitride semiconductor structure and method of manufacturing the same
KR102061696B1 (ko) 2013-11-05 2020-01-03 삼성전자주식회사 반극성 질화물 반도체 구조체 및 이의 제조 방법
KR101609871B1 (ko) * 2014-03-27 2016-04-07 주식회사 루미스탈 질화갈륨 성장방법 및 이를 이용한 질화갈륨 기판 제조 방법
JP2017052660A (ja) * 2015-09-08 2017-03-16 株式会社豊田中央研究所 窒化ガリウム結晶及びその製造方法、並びに、結晶成長装置
US10633764B2 (en) 2015-09-08 2020-04-28 Kabushiki Kaisha Toyota Jidosha Chuo Kenkyusho Gallium nitride crystal, its manufacturing method, and crystal growth apparatus
JP7347555B2 (ja) 2016-08-08 2023-09-20 三菱ケミカル株式会社 導電性Ｃ面ＧａＮ基板
JP7156027B2 (ja) 2016-08-08 2022-10-19 三菱ケミカル株式会社 導電性Ｃ面ＧａＮ基板
KR20190034593A (ko) * 2016-08-08 2019-04-02 미쯔비시 케미컬 주식회사 도전성 C면 GaN 기판
US11810782B2 (en) 2016-08-08 2023-11-07 Mitsubishi Chemical Corporation Conductive C-plane GaN substrate
JPWO2018030312A1 (ja) * 2016-08-08 2019-06-13 三菱ケミカル株式会社 ＧａＮ結晶成長方法およびＣ面ＧａＮ基板
JPWO2018030311A1 (ja) * 2016-08-08 2019-06-20 三菱ケミカル株式会社 導電性Ｃ面ＧａＮ基板
JP2022058801A (ja) * 2016-08-08 2022-04-12 三菱ケミカル株式会社 導電性Ｃ面ＧａＮ基板
KR102426231B1 (ko) 2016-08-08 2022-07-29 미쯔비시 케미컬 주식회사 도전성 C면 GaN 기판
US10903072B2 (en) 2016-08-08 2021-01-26 Mitsubishi Chemical Corporation Conductive C-plane GaN substrate
US10796904B2 (en) 2016-08-08 2020-10-06 Mitsubishi Chemical Corporation Conductive C-plane GaN substrate
WO2018030311A1 (ja) * 2016-08-08 2018-02-15 三菱ケミカル株式会社 導電性Ｃ面ＧａＮ基板
US10720326B2 (en) 2016-08-08 2020-07-21 Mitsubishi Chemical Corporation Method for growing GaN crystal and C-plane GaN substrate
WO2018030312A1 (ja) * 2016-08-08 2018-02-15 三菱ケミカル株式会社 ＧａＮ結晶成長方法およびＣ面ＧａＮ基板
US11404268B2 (en) 2016-08-08 2022-08-02 Mitsubishi Chemical Corporation Method for growing GaN crystal and c-plane GaN substrate
JP7137557B2 (ja) 2016-09-02 2022-09-14 アイキューイー ピーエルシー Ｉｉｉ族窒化物構造の成長のための核生成層
JP2019532500A (ja) * 2016-09-02 2019-11-07 アイキューイー ピーエルシーＩＱＥ ｐｌｃ Ｉｉｉ族窒化物構造の成長のための核生成層
KR20180041471A (ko) * 2016-10-14 2018-04-24 한재용 질화갈륨 웨이퍼 제조 방법 및 그 웨이퍼
KR20180094437A (ko) 2017-02-15 2018-08-23 한양대학교 산학협력단 수소화물 기상증착법(hvpe)을 이용한 질화갈륨 기판의 제조 방법
KR20190122816A (ko) * 2017-03-29 2019-10-30 레이던 컴퍼니 연속적으로 감소된 결정학적 전위 밀도 영역을 갖는 iii족-질화물 구조체
JP2020515499A (ja) * 2017-03-29 2020-05-28 レイセオン カンパニー 結晶転位密度が逐次に減少した領域を有するｉｉｉ族窒化物構造
KR102288586B1 (ko) 2017-03-29 2021-08-10 레이던 컴퍼니 연속적으로 감소된 결정학적 전위 밀도 영역을 갖는 iii족-질화물 구조체
JP7027443B2 (ja) 2017-03-29 2022-03-01 レイセオン カンパニー 結晶転位密度が逐次に減少した領域を有するｉｉｉ族窒化物構造
JP2018078315A (ja) * 2017-12-25 2018-05-17 株式会社サイオクス 窒化物半導体積層物および半導体装置
WO2019217976A3 (en) * 2018-04-26 2020-01-09 QMAT, Inc. Patterning on layer transferred templates
DE102018213437A1 (de) 2018-05-29 2019-12-05 Industry-University Cooperation Foundation Hanyang University Verfahren zur Herstellung von Galliumnitridsubstrat unter Verwendung von Hydriddampfphasenepitaxie
JP2019206466A (ja) * 2018-05-29 2019-12-05 インダストリー−ユニバーシティーコオペレーション ファウンデーション ハンヤン ユニバーシティー 水素化物気相蒸着法（ｈｖｐｅ）を用いた窒化ガリウム基板の製造方法
DE102018213437B4 (de) 2018-05-29 2021-09-16 Industry-University Cooperation Foundation Hanyang University Verfahren zur Herstellung von Galliumnitridsubstrat unter Verwendung von Hydrid-Gasphasenepitaxie
WO2020241184A1 (ja) * 2019-05-27 2020-12-03 信越化学工業株式会社 Ｉｉｉ族化合物基板の製造方法及びｉｉｉ族化合物基板
JP2020193118A (ja) * 2019-05-27 2020-12-03 信越化学工業株式会社 Ｉｉｉ族化合物基板の製造方法及びｉｉｉ族化合物基板
JP7228467B2 (ja) 2019-05-27 2023-02-24 信越化学工業株式会社 Ｉｉｉ族化合物基板の製造方法及びｉｉｉ族化合物基板
EP3978659A4 (en) * 2019-05-27 2023-05-31 Shin-Etsu Chemical Co., Ltd. METHOD OF PREPARING A GROUP III COMPOSITE SUBSTRATE AND GROUP III COMPOSITE SUBSTRATE
WO2022039198A1 (ja) * 2020-08-21 2022-02-24 三菱ケミカル株式会社 ＧａＮ結晶およびＧａＮ基板
WO2022224906A1 (ja) * 2021-04-22 2022-10-27 国立研究開発法人産業技術総合研究所 半導体装置および半導体装置の製造方法
WO2023218558A1 (ja) * 2022-05-11 2023-11-16 住友電気工業株式会社 窒化ガリウム単結晶基板およびその製造方法
JP7409556B1 (ja) 2022-05-11 2024-01-09 住友電気工業株式会社 窒化ガリウム単結晶基板およびその製造方法
WO2024058195A1 (ja) * 2022-09-13 2024-03-21 株式会社 東芝 窒化珪素焼結体製ウエハおよびそれを用いた単結晶体の製造方法

Also Published As

Publication number Publication date
US20130264569A1 (en) 2013-10-10
US9082890B1 (en) 2015-07-14
US20150200256A1 (en) 2015-07-16
US20070138505A1 (en) 2007-06-21
US8435879B2 (en) 2013-05-07
US8637848B2 (en) 2014-01-28
US20110198590A1 (en) 2011-08-18
US20070141823A1 (en) 2007-06-21
US20100327291A1 (en) 2010-12-30
WO2008048303A3 (en) 2008-07-03
US9263266B2 (en) 2016-02-16
US8871556B2 (en) 2014-10-28
US20110042682A1 (en) 2011-02-24
US8202793B2 (en) 2012-06-19
US7897490B2 (en) 2011-03-01
US8349711B2 (en) 2013-01-08
US20150279675A1 (en) 2015-10-01
US7777217B2 (en) 2010-08-17
US20140162441A1 (en) 2014-06-12
WO2008048303A2 (en) 2008-04-24
US20100044718A1 (en) 2010-02-25

Similar Documents

Publication Publication Date Title
US9263266B2 (en) Group III nitride articles and methods for making same
JP6067801B2 (ja) 高品質ホモエピタキシ用微傾斜窒化ガリウム基板
JP5607781B2 (ja) 大面積で均一な低転位密度ＧａＮ基板およびその製造プロセス
JP5361107B2 (ja) オプトエレクトロニクスデバイスおよびエレクトロニクスデバイス用窒化アルミニウム、インジウム、ガリウム（（Ａｌ，Ｉｎ，Ｇａ）Ｎ）自立基板のエピタキシー品質（表面凹凸および欠陥密度）の改良を実現する方法
US7288830B2 (en) III-V nitride semiconductor substrate and its production method
US7687293B2 (en) Method for enhancing growth of semipolar (Al,In,Ga,B)N via metalorganic chemical vapor deposition
EP2077345B1 (en) Method for manufacturing gallium nitride single crystalline substrate using self-split
TWI404122B (zh) 增進半-極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ藉由金屬有機化學氣相沈積生長之方法
WO2010025153A1 (en) Nitride crystal with removable surface layer and methods of manufacture
JP2007197276A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、並びにｉｉｉ−ｖ族窒化物系発光素子
JP2011119761A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板
US20230274934A1 (en) Semiconductor substrate with nitrided interface layer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121205

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121212

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130218

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130821

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140220

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140916

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20141105

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20141128