TWI779980B - 半導體結構 - Google Patents

半導體結構 Download PDF

Info

Publication number
TWI779980B
TWI779980B TW111100021A TW111100021A TWI779980B TW I779980 B TWI779980 B TW I779980B TW 111100021 A TW111100021 A TW 111100021A TW 111100021 A TW111100021 A TW 111100021A TW I779980 B TWI779980 B TW I779980B
Authority
TW
Taiwan
Prior art keywords
nitride layer
substrate
layer
semiconductor structure
iron
Prior art date
Application number
TW111100021A
Other languages
English (en)
Other versions
TW202328517A (zh
Inventor
林伯融
施英汝
曹正翰
Original Assignee
環球晶圓股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 環球晶圓股份有限公司 filed Critical 環球晶圓股份有限公司
Priority to TW111100021A priority Critical patent/TWI779980B/zh
Application granted granted Critical
Publication of TWI779980B publication Critical patent/TWI779980B/zh
Priority to US17/970,608 priority patent/US20230215925A1/en
Priority to CN202211311890.9A priority patent/CN116427024A/zh
Priority to JP2022205790A priority patent/JP2023099495A/ja
Publication of TW202328517A publication Critical patent/TW202328517A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

一種半導體結構，包括基板、第一氮化物層、極性反轉層、第二氮化物層以及第三氮化物層。第一氮化物層位於基板上。極性反轉層位於第一氮化物層的表面，以將第一氮化物層的非金屬極性表面轉換為極性反轉層的金屬極性表面。第二氮化物層位於極性反轉層上。第三氮化物層位於第二氮化物層上。基板、第一氮化物層、極性反轉層以及第二氮化物層包含鐵元素。

Description

半導體結構
本發明是有關於一種半導體結構，且特別是有關於一種包含鐵元素的半導體結構。
氮化鎵（GaN）元件具有高頻率與高功率的優點。
在高頻功率元件應用中，矽基氮化鎵（GaN on Si）所使用的矽基板電阻率相對高，因此在矽基板中容易因為寄生通道（parasitic channel）的產生導致元件高頻特性的插入損失（Insertion Loss），為了抑制上述插入損失，通常會藉由氮化矽層或深層能階摻雜(deep-level dopant)來達到抑制插入損失的目的。然而，氮化矽層的存在，容易造成無法成長整平GaN磊晶層的問題。此外，過多的深層能階摻雜會導致GaN磊晶表面粗糙，進而破壞GaN的磊晶品質。
本發明提供一種半導體結構，可以抑制寄生通道產生。
本發明提供一種半導體結構，包括基板、第一氮化物層、極性反轉層、第二氮化物層以及第三氮化物層。第一氮化物層位於基板上。極性反轉層位於第一氮化物層的表面，以將第一氮化物層的非金屬極性表面轉換為極性反轉層的金屬極性表面。第二氮化物層位於極性反轉層上。第三氮化物層位於第二氮化物層上。基板、第一氮化物層、極性反轉層以及第二氮化物層包含鐵元素。
在本發明的一實施例中，上述第三氮化物層包含鐵元素。
在本發明的一實施例中，上述基板包括：下部基底以及在所述下部基底與所述第一氮化物層之間的上部基底，其中所述上部基底的厚度為25微米至200微米。
在本發明的一實施例中，上述上部基底中的氧濃度低於所述下部基底中的氧濃度。
在本發明的一實施例中，上述上部基底的電阻率高於所述下部基底的電阻率。
在本發明的一實施例中，上述上部基底中的鐵濃度高於所述下部基底中的鐵濃度。
在本發明的一實施例中，在上述上部基底中，上部基底與所述第一氮化物層之間的介面以下深度2微米內的鋁濃度小於1E17 #/cm 3。
在本發明的一實施例中，在上述上部基底中，上部基底與所述第一氮化物層之間的介面以下深度2微米內的鐵濃度大於1E14 #/cm 3。
在本發明的一實施例中，上述第一氮化物層包括含鐵元素的氮化鋁矽，且所述第一氮化物層中的鐵濃度大於5E16 #/cm 3。
在本發明的一實施例中，上述極性反轉層包括含鐵元素的金屬層，且所述極性反轉層中的鐵濃度大於5E17 #/cm 3。
在本發明的一實施例中，上述第二氮化物層包括含鐵元素的氮化鋁，且所述第二氮化物層中的鐵濃度大於5E17 #/cm 3。
在本發明的一實施例中，上述第二氮化物層包含低溫氮化鋁層以及位於所述低溫氮化鋁層上的高溫氮化鋁層，其中所述高溫氮化鋁層的成長溫度與所述低溫氮化鋁層的成長溫度之溫度差約大於50°C。
在本發明的一實施例中，上述基板的表面內的載子濃度在1E15 #/cm 3以下。
本發明提供一種半導體結構，包括基板、第一氮化物層、金屬層、第二氮化物層以及第三氮化物層。第一氮化物層位於基板上。基板包括下部基底以及在下部基底與第一氮化物層之間的上部基底。在上部基底中，上部基底與第一氮化物層之間的介面以下深度2微米內的鋁濃度小於1E17 #/cm 3，上部基底與第一氮化物層之間的介面以下深度2微米內的鐵濃度大於1E14 #/cm 3。金屬層位於第一氮化物層的表面，以將第一氮化物層的非金屬極性表面轉換為金屬層的金屬極性表面。第二氮化物層位於金屬層上。第三氮化物層位於第二氮化物層上。基板、第一氮化物層、金屬層以及第二氮化物層包含鐵元素。
基於上述，本發明的半導體結構中的基板、第一氮化物層、極性反轉層以及第二氮化物層包含鐵元素，因此，鐵元素在上述結構中能產生深能階摻雜，抑制寄生通道產生。
圖1是依照本發明的一實施例的一種半導體結構的剖面示意圖。
請參照圖1，本實施例的半導體結構包括基板100、第一氮化物層102、極性反轉層104、第二氮化物層106與第三氮化物層108。
基板100例如為矽基板。在本實施例中，基板100包括下部基底S1以及在下部基底S1與第一氮化物層102之間的上部基底S2。上部基底S2的厚度為25微米至200微米，較佳為25微米至100微米，更佳為45微米至55微米。在本實施例中，下部基底S1以及上部基底S2包括不同的特性，舉例來說，下部基底S1的抗折強度較上部基底S2的抗折強度大，上部基底S2中的氧濃度低於下部基底S1中的氧濃度，且上部基底S2的電阻率高於下部基底S1的電阻率。在一些實施例中，下部基底S1的抗折強度為20牛頓至200牛頓，進而避免基板100在製程中變形。在一些實施例中，上部基底S2的氧濃度小於5ppma，且上部基底S2的電阻率大於1,000 ohm-cm。
在一些實施例中，藉由不同的製程分別形成上部基底S2以及下部基底S1，接著再將上部基底S2與下部基底S1接合或壓合在一起。在一些實施例中，形成上部基底S2的方法例如包括磁控直拉法（Magnetic field applied Czochralski, MCZ）、浮融法（Floating Zone, FZ）或其他方法，而形成下部基底S1的方法則例如包括直拉法（Czochralski, CZ）或其他方法。藉由結合特性不同之下部基底S1以及上部基底S2，能在維持半導體結構的強度與後續薄膜製程的良率之前提下，節省半導體結構的生產成本。
在其他實施例中，先形成下部基底S1，接著利用薄膜沉積製程形成上部基底S2於下部基底S1上。舉例來說，藉由化學氣相沉積製程形成上部基底S2於下部基底S1上。
在本實施例中，因為非刻意的方法導致基板100中包含鐵元素。在一些實施例中，鐵元素存在於上部基底S2中，且選擇性地存在於下部基底S1中。上部基底S2中的鐵濃度高於下部基底S1中的鐵濃度，其中下部基底S1中選擇性地包含或不包含鐵元素。在一些實施例中，在上部基底S2中，上部基底S2與第一氮化物層102之間的介面以下深度2微米內的鐵濃度大於1E14 #/cm 3，例如大於1E14 #/cm 3且小於1E19 #/cm 3、大於1E14 #/cm 3且小於1E18 #/cm 3或大於1E14 #/cm 3且小於1E17 #/cm 3。當上部基底S2與第一氮化物層102之間的介面以下深度2微米內的鐵濃度小於1E14 #/cm 3時，基板100中的鐵元素將不具有足夠的抑制寄生通道的能力。當上部基底S2與第一氮化物層102之間的介面以下深度2微米內的鐵濃度大於1E19 #/cm 3時，將導致GaN磊晶表面粗糙，並破壞後續之磊晶品質。
在一些實施例中，因為非刻意的方法導致基板100中包含鋁元素。在一些實施例中，在上部基底S2中，上部基底S2與第一氮化物層102之間的介面以下深度2微米內的鋁濃度小於1E17 #/cm 3，例如小於1E17 #/cm 3且大於1E13 #/cm 3、小於1E16 #/cm 3且大於1E13 #/cm 3。上部基底S2與第一氮化物層102之間的介面以下深度2微米內的鋁濃度大於1E17 #/cm 3時，將形成寄生通道，因此，基板100中的鋁濃度越小越好。在一些實施例中，基板100的表面內的載子濃度在1E15 #/cm 3以下。
第一氮化物層102位於基板100上。舉例來說，第一氮化物層102直接形成於基板100上。第一氮化物層102的厚度在0.1 nm至5 nm之間，較佳是0.1 nm至3 nm之間。
在本實施例中，第一氮化物層102中包含鐵元素，舉例來說，第一氮化物層102包括含鐵元素的氮化鋁矽。第一氮化物層中的鐵濃度大於5E16 #/cm 3，例如大於5E16 #/cm 3且小於1E19 #/cm 3、大於5E16 #/cm 3且小於1E18 #/cm 3或大於5E16 #/cm 3且小於1E17 #/cm 3。在一些實施例中，第一氮化物層102的形成方式包括產生氮化矽於基板100上，接著極性反轉層104、第二氮化物層106中的鋁元素以及鐵元素擴散至前述氮化矽中，以形成包含鐵元素的氮化鋁矽，即第一氮化物層102。
請繼續參照圖1，極性反轉層104位於第一氮化物層102的表面。舉例來說，極性反轉層104直接形成於第一氮化物層102的表面，並將第一氮化物層102的非金屬極性表面轉換為極性反轉層104的金屬極性表面。在一些實施例中，極性反轉層104的厚度約小於1 nm，較佳是小於0.8 nm，如0.7 nm、0.6 nm、0.5 nm、0.4 nm等。在一些實施例中，極性反轉層104中的金屬元素擴散至第一氮化物層102中，並將第一氮化物層102的非金屬極性的表面轉換為金屬極性表面，藉此提升後續成長的氮化物層的表面平整度。
在一些實施例中，極性反轉層104為金屬層。舉例來說，形成極性反轉層104的方法包括直接沉積金屬材料於第一氮化物層102的表面。在一些實施例中，極性反轉層104包括含鐵元素的金屬層。舉例來說，極性反轉層104包括鐵元素與鋁、銦、鎵等其他金屬元素。在一些實施例中，極性反轉層104中的鐵濃度大於5E17 #/cm 3，例如大於5E17 #/cm 3且小於1E19 #/cm 3。在本實施例中，極性反轉層104中的鐵元素會在沉積極性反轉層104時或是之後的熱處理製程中擴散至其他膜層中，例如擴散至基板100中，以產生深能階摻雜，抑制寄生通道產生。
在一些實施例中，極性反轉層104中的鐵元素擴散至第一氮化物層102中以及基板100中。換句話說，在沉積極性反轉層104前，第一氮化物層102中以及基板100中不含鐵元素，然而本發明不以此為限。在其他實施例中，在形成極性反轉層104前，第一氮化物層102中以及基板100中即含有鐵元素。舉例來說，直接沉積含有鐵元素的第一氮化物層102於基板100上。
請繼續參照圖1，第二氮化物層106位於極性反轉層104上，第三氮化物層108則位於第二氮化物層106上。在一實施例中，第二氮化物層106可以是單層或多層的氮化鋁。在一實施例中，第二氮化物層106的厚度在100 nm以下，較佳是在50 nm以下，例如在25 nm以下。
在本實施例中，第二氮化物層106中包含鐵元素。舉例來說，第二氮化物層106包括含鐵元素的氮化鋁，且第二氮化物層106中的鐵濃度大於5E17#/cm 3，例如大於5E17 #/cm 3且小於1E19 #/cm 3、大於8E17 #/cm 3且小於1E19 #/cm 3或大於1E18 #/cm 3且小於1E19 #/cm 3。在一些實施例中，第二氮化物層106中之鐵元素是來自於極性反轉層104，然而本發明不以此為限。在其他實施例中，直接於極性反轉層104上沉積含有鐵元素的第二氮化物層106。
第三氮化物層108包括多層結構，且第三氮化物層108的厚度例如在0.1 µm~10 µm之間，較佳是在1 µm~8 µm之間。在本實施例中，第三氮化物層108包括氮化鋁鎵與氮化鋁與氮化鎵的所有組合。舉例來說，圖1的第三氮化物層108是氮化鋁鎵層114與氮化鎵層116的組合，其中氮化鋁鎵層114的鎵濃度可從第二氮化物層106往氮化鎵層116步階式增加或連續式增加。然而，本發明並不限於此。在其他實施例中，本發明的第三氮化物層還可包括超晶格結構、漸變層結構、插入層結構或前述結構之組合。
在一些實施例中，第三氮化物層108中選擇性地包含鐵元素。
在本實施例中，基板100、第一氮化物層102、極性反轉層104、第二氮化物層106以及第三氮化物層108包含連續或不連續的鐵元素分布。具體地說，「連續的鐵元素分布」代表的可以是整個膜層皆為鐵元素濃度相同的摻雜區，也可以是膜層中包括鐵元素濃度不同的摻雜區互相連接在一起，其中前述鐵元素濃度不同的摻雜區可以是濃度漸變或非漸變的鐵元素摻雜區。另外，「不連續的鐵元素分布」代表的是膜層中包含不具有鐵元素的區域以及具有鐵元素的區域。
圖2是依照本發明的一實施例的一種半導體結構的剖面示意圖。在此必須說明的是，圖2的實施例沿用圖1的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖2之半導體結構與圖1之半導體結構的差異在於：圖2之半導體結構中，第二氮化物層106是雙層結構，且包含第一氮化鋁層110以及第二氮化鋁層112。
請參照圖2，第一氮化鋁層110位於極性反轉層104上，第二氮化鋁層112則位於第一氮化鋁層110與第三氮化物層108之間。在本實施例中，以抑制插入損失與介面載子濃度的觀點來看，第一氮化鋁層110優選為低溫氮化鋁（LT AlN）層，且第二氮化鋁層112優選為高溫氮化鋁（HT AlN）層，其中高溫氮化鋁層的成長溫度與低溫氮化鋁層的成長溫度之溫度差約大於50°C，較佳是大於100°C。此外，在本實施例中，使用低溫氮化鋁層可以進一步抑制寄生通道的產生。
在本實施例中，低溫氮化鋁層的厚度優選為小於高溫氮化鋁層的厚度，其中低溫氮化鋁層的厚度例如在1 nm~50 nm之間，較佳是在5 nm~25 nm之間；高溫氮化鋁層的厚度例如在1 nm~50 nm之間，較佳是在10 nm~35 nm之間。
在本實施例中，第一氮化鋁層110與第二氮化鋁層112中包含連續或不連續的鐵元素分布。
圖3是依照本發明的一實施例的一種半導體結構的剖面示意圖。在此必須說明的是，圖3的實施例沿用圖2的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖3之半導體結構與圖2之半導體結構的差異在於：圖3之半導體結構中，第二氮化鋁層112以及第三氮化物層108中不包含鐵元素。
請參照圖3，在一些實施例中，第一氮化鋁層110為低溫氮化鋁層，且第二氮化鋁層112為高溫氮化鋁層，其中低溫氮化鋁層中含有鐵元素，且高溫氮化鋁層中不含有鐵元素，但本發明不以此為限。在其他實施例中，第一氮化鋁層110與第二氮化鋁層112是於相同的製程溫度中形成（例如皆為高溫氮化鋁層），其中第一氮化鋁層110中含有鐵元素，且第二氮化鋁層112中不含有鐵元素。
圖4是依照不同結構之基板載子濃度與深度的曲線圖。在圖4中，縱軸代表的是基板載子濃度，而橫軸代表深度。
圖4包含了三種不同的半導體結構的基板載子濃度與深度的曲線圖。在圖4中，結構1與結構2是用於比較結構3之實施例所帶來的效果，然而，此並非代表本發明限於結構3之實施例。
結構1如圖2所示，由下而上包含基板100（矽基板）、第一氮化物層102（氮化鋁矽）、極性反轉層104、第二氮化物層106（包含低溫氮化鋁以及高溫氮化鋁）以及第三氮化物層108。然而與前面有關於圖2的說明之不同處在於，在結構1中的基板100、第一氮化物層102、極性反轉層104、第二氮化物層106以及第三氮化物層108不包含鐵元素。由圖4可以知道，在結構1中，在基板的表面處（深度為0）的載子濃度為2.5E14 #/cm 3。
結構2如圖5所示，由下而上包含基板100（矽基板）、第二氮化物層106（包含低溫氮化鋁以及高溫氮化鋁）以及第三氮化物層108，其中結構2與結構1的差異在於：在結構2中，不具有第一氮化物層102以及極性反轉層104，且在結構2中的矽基板以及第二氮化物層106包含鐵元素。由圖4可以知道，在結構2中，在基板的表面處（深度為0）的載子濃度為4.4E14 #/cm 3。
結構3依然如圖2所示，由下而上包含基板100（矽基板）、第一氮化物層102（氮化鋁矽）、極性反轉層104、第二氮化物層106（包含低溫氮化鋁以及高溫氮化鋁）以及第三氮化物層108，其中結構3與結構1的差異在於：在結構3中的基板100、第一氮化物層102、極性反轉層104以及第二氮化物層106包含鐵元素。
由圖4可以知道，在結構3中，除了可以利用氮化鋁矽來阻擋鋁元素擴散至矽基板外，還可以利用鐵元素所形成之深能階摻雜來減少載子濃度，因此，在結構3中之矽基板的表面的載子濃度低於結構2以及結構1，以達到抑制寄生通道的產生。在結構3中，基板的表面內的載子濃度在1E15 #/cm 3以下。具體地說，在結構3中，在基板的表面處（深度為0）的載子濃度為7.6E13 #/cm 3，低於結構1與結構2在基板的表面處的載子濃度。
綜上所述，本發明的半導體結構中，基板、第一氮化物層、極性反轉層以及第二氮化物層包含連續或不連續的鐵元素分布，因此，可通過鐵元素達到抑制寄生通道產生。另外，通過低溫氮化鋁層與高溫氮化鋁層所構成的第二氮化物層，能抑制介面載子濃度，並且減少插入損失。本發明的半導體結構可用於半導體磊晶領域，且本發明製作的矽基氮化鎵（GaN on Si）可應用於射頻（RF）元件。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:基板 102:第一氮化物層 104:極性反轉層 106:第二氮化物層 108:第三氮化物層 110:第一氮化鋁層 112:第二氮化鋁層 114:氮化鋁鎵層 116:氮化鎵層 S1:下部基底 S2:上部基底
圖1是依照本發明的一實施例的一種半導體結構的剖面示意圖。 圖2是依照本發明的一實施例的一種半導體結構的剖面示意圖。 圖3是依照本發明的一實施例的一種半導體結構的剖面示意圖。 圖4是依照不同結構之基板載子濃度與深度的曲線圖。 圖5是依照本發明的一比較例的一種半導體結構的剖面示意圖。
100:基板
102:第一氮化物層
104:極性反轉層
106:第二氮化物層
108:第三氮化物層
114:氮化鋁鎵層
116:氮化鎵層
S1:下部基底
S2:上部基底

Claims (15)

  1. 一種半導體結構，包括： 基板； 第一氮化物層，位於所述基板上； 極性反轉層，位於所述第一氮化物層的表面，以將所述第一氮化物層的非金屬極性表面轉換為所述極性反轉層的金屬極性表面； 第二氮化物層，位於所述極性反轉層上；以及 第三氮化物層，位於所述第二氮化物層上，其中所述基板、所述第一氮化物層、所述極性反轉層以及所述第二氮化物層包含鐵元素。
  2. 如請求項1所述的半導體結構，其中所述第三氮化物層包含鐵元素。
  3. 如請求項1所述的半導體結構，其中所述基板包括： 下部基底以及在所述下部基底與所述第一氮化物層之間的上部基底，其中所述上部基底的厚度為25微米至200微米。
  4. 如請求項3所述的半導體結構，其中所述上部基底中的氧濃度低於所述下部基底中的氧濃度。
  5. 如請求項3所述的半導體結構，其中所述上部基底的電阻率高於所述下部基底的電阻率。
  6. 如請求項3所述的半導體結構，其中所述上部基底中的鐵濃度高於所述下部基底中的鐵濃度。
  7. 如請求項3所述的半導體結構，其中在所述上部基底中，所述上部基底與所述第一氮化物層之間的介面以下深度2微米內的鋁濃度小於1E17 #/cm 3。
  8. 如請求項3所述的半導體結構，其中在所述上部基底中，所述上部基底與所述第一氮化物層之間的介面以下深度2微米內的鐵濃度大於1E14 #/cm 3。
  9. 如請求項1所述的半導體結構，其中所述第一氮化物層包括含鐵元素的氮化鋁矽，且所述第一氮化物層中的鐵濃度大於5E16 #/cm 3。
  10. 如請求項1所述的半導體結構，其中所述極性反轉層包括含鐵元素的金屬層，且所述極性反轉層中的鐵濃度大於5E17 #/cm 3。
  11. 如請求項1所述的半導體結構，其中所述第二氮化物層包括含鐵元素的氮化鋁，且所述第二氮化物層中的鐵濃度大於5E17 #/cm 3。
  12. 如請求項1所述的半導體結構，其中所述第二氮化物層包含低溫氮化鋁層以及位於所述低溫氮化鋁層上的高溫氮化鋁層，其中所述高溫氮化鋁層的成長溫度與所述低溫氮化鋁層的成長溫度之溫度差約大於50°C。
  13. 如請求項12所述的半導體結構，其中所述低溫氮化鋁層中含有鐵元素，且所述高溫氮化鋁層中不含有鐵元素。
  14. 如請求項1所述的半導體結構，其中所述基板的表面內的載子濃度在1E15 #/cm 3以下。
  15. 一種半導體結構，包括： 基板； 第一氮化物層，位於所述基板上，其中所述基板包括下部基底以及在所述下部基底與所述第一氮化物層之間的上部基底，其中在所述上部基底中，所述上部基底與所述第一氮化物層之間的介面以下深度2微米內的鋁濃度小於1E17 #/cm 3，所述上部基底與所述第一氮化物層之間的介面以下深度2微米內的鐵濃度大於1E14 #/cm 3； 金屬層，位於所述第一氮化物層的表面，以將所述第一氮化物層的非金屬極性表面轉換為所述金屬層的金屬極性表面； 第二氮化物層，位於所述金屬層上；以及 第三氮化物層，位於所述第二氮化物層上，其中所述基板、所述第一氮化物層、所述金屬層以及所述第二氮化物層包含鐵元素。
TW111100021A 2022-01-03 2022-01-03 半導體結構 TWI779980B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW111100021A TWI779980B (zh) 2022-01-03 2022-01-03 半導體結構
US17/970,608 US20230215925A1 (en) 2022-01-03 2022-10-21 Semiconductor structure
CN202211311890.9A CN116427024A (zh) 2022-01-03 2022-10-25 半导体结构
JP2022205790A JP2023099495A (ja) 2022-01-03 2022-12-22 半導体構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111100021A TWI779980B (zh) 2022-01-03 2022-01-03 半導體結構

Publications (2)

Publication Number Publication Date
TWI779980B true TWI779980B (zh) 2022-10-01
TW202328517A TW202328517A (zh) 2023-07-16

Family

ID=85475846

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111100021A TWI779980B (zh) 2022-01-03 2022-01-03 半導體結構

Country Status (4)

Country Link
US (1) US20230215925A1 (zh)
JP (1) JP2023099495A (zh)
CN (1) CN116427024A (zh)
TW (1) TWI779980B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9082890B1 (en) * 2005-12-12 2015-07-14 Kyma Technologies, Inc. Group III nitride articles having nucleation layers, transitional layers, and bulk layers
CN106531614A (zh) * 2016-09-29 2017-03-22 北京科技大学 一种在蓝宝石衬底上生长具有不同极性GaN结构的方法
CN107195732A (zh) * 2017-04-14 2017-09-22 厦门三安光电有限公司 一种半导体的极性控制结构及制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9082890B1 (en) * 2005-12-12 2015-07-14 Kyma Technologies, Inc. Group III nitride articles having nucleation layers, transitional layers, and bulk layers
CN106531614A (zh) * 2016-09-29 2017-03-22 北京科技大学 一种在蓝宝石衬底上生长具有不同极性GaN结构的方法
CN107195732A (zh) * 2017-04-14 2017-09-22 厦门三安光电有限公司 一种半导体的极性控制结构及制作方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"Single-crystal GaN growth and polarity control using an E-beam evaporated aluminum layer"， Vol. 11, No. 4/1 April 2021/Optical Materials Express 955 *
"Single-crystal GaN growth and polarity control using an E-beam evaporated aluminum layer"， Vol. 11, No. 4/1 April 2021/Optical Materials Express 955。

Also Published As

Publication number Publication date
US20230215925A1 (en) 2023-07-06
TW202328517A (zh) 2023-07-16
CN116427024A (zh) 2023-07-14
JP2023099495A (ja) 2023-07-13

Similar Documents

Publication Publication Date Title
JP4937685B2 (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
JP6972282B2 (ja) 高抵抗シリコンオンインシュレータ構造及びその製造方法
JP6650463B2 (ja) 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
US9903048B2 (en) Single-crystal 4H-SiC substrate
KR100369219B1 (ko) 반도체기판과 그의 제작방법 및 해당 반도체기판에 제작된 전자소자
US20100003803A1 (en) Manufacturing method of strained si substrate
JP2004537161A (ja) 高抵抗率ｃｚシリコンにおけるサーマルドナー生成の制御
WO2010016457A1 (ja) エピタキシャルシリコンウェーハ及びその製造方法
EP4012750A1 (en) Substrate for electronic device and production method therefor
US9873954B2 (en) Epitaxial wafer and method for fabricating the same
EP2728610A1 (en) Epitaxial wafer, method for fabricating the wafer, and semiconductor device including the wafer
US8906786B2 (en) Method for producing single crystal SiC substrate and single crystal SiC substrate produced by the same
JP2011530178A (ja) エッチングされた半導体構造のパッシベーション
JP5786759B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
TWI779980B (zh) 半導體結構
US20060138601A1 (en) Internally gettered heteroepitaxial semiconductor wafers and methods of manufacturing such wafers
Chen et al. Terrace engineering of the buffer layer: laying the foundation of thick GaN drift layer on Si substrates
JP3324102B2 (ja) エピタキシャルウェーハの製造方法
JP2008027969A (ja) 単結晶ウェハの製造方法
KR102474331B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
Ji et al. CVD Filling of Narrow Deep 4H-SiC Trenches in a Quasi-Selective Epitaxial Growth Mode
WO2023248702A1 (ja) 窒化物半導体ウェーハ、及びその製造方法
US9646827B1 (en) Method for smoothing surface of a substrate containing gallium and nitrogen
JP2009298604A (ja) 単結晶ＳｉＣ半導体基板及びその製造方法並びにそれを用いた発光素子及び半導体素子
KR20150025648A (ko) 에피택셜 웨이퍼

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent