CN113906170A - GaN基板晶片及其制造方法 - Google Patents

GaN基板晶片及其制造方法 Download PDF

Info

Publication number
CN113906170A
CN113906170A CN202080040339.8A CN202080040339A CN113906170A CN 113906170 A CN113906170 A CN 113906170A CN 202080040339 A CN202080040339 A CN 202080040339A CN 113906170 A CN113906170 A CN 113906170A
Authority
CN
China
Prior art keywords
gan
substrate wafer
gan substrate
region
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080040339.8A
Other languages
English (en)
Inventor
江夏悠贵
矶宪司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Chemical Corp
Original Assignee
Mitsubishi Chemical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Chemical Corp filed Critical Mitsubishi Chemical Corp
Publication of CN113906170A publication Critical patent/CN113906170A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供可优选用于具有卧式器件结构的氮化物半导体器件的制造、具有得到了改善的生产性的GaN基板晶片。该GaN基板晶片为发生了(0001)取向的GaN基板晶片，其夹着再生长界面具有设置于N极性侧的第一区域、和设置于Ga极性侧的具有最小厚度的第二区域，其中，该第二区域的最小厚度为20μm以上，在该第二区域的至少一部分中，补偿杂质的总浓度为1×1017atoms/cm3以上。

Description

GaN基板晶片及其制造方法
技术领域
本发明涉及由GaN(氮化镓)形成的基板晶片及其制造方法。基板晶片是指在制造半导体器件时作为基板使用的晶片。
背景技术
已提出了通过下述方法得到的仅在表面侧具有局部地形成的高电阻区域的GaN基板晶片，所述方法包括：通过HVPE(Hydride Vapor Phase Epitaxy，氢化物气相外延)使仅在上部设置有过渡金属原子浓度高的区域的GaN厚膜在蓝宝石晶片上生长，然后将该GaN厚膜从该蓝宝石晶片剥离(专利文献1)。该专利文献1中记载了下述内容：通过杂质掺杂而进行了高电阻化的GaN晶体容易破裂，而通过该方法制造的GaN基板晶片不容易产生裂纹。
现有技术文献
专利文献
专利文献1：日本特开2012-232884号公报
发明内容
发明要解决的问题
在利用专利文献1中公开的方法制造仅在表面侧局部地设置有比电阻提高了的区域的GaN基板晶片的情况下，制作每1片GaN基板晶片时，均需要在1片的蓝宝石晶片上通过HVPE使GaN厚膜生长。
解决问题的方法
本发明人等发现，如果代替专利文献1中公开的方法，在预先制造了低杂质浓度的GaN晶片的基础下在其之上使利用补偿杂质进行了掺杂的GaN层生长，则可以更高效地生产仅在表面侧局部地具有比电阻提高了的区域的GaN基板晶片。
本发明是基于上述设想而完成的，其实施方式包括以下。
[1]一种GaN基板晶片，其是发生了(0001)取向的GaN基板晶片，
该GaN基板晶片夹着再生长界面具有设置于N极性侧的第一区域、和设置于Ga极性侧的具有最小厚度的第二区域，其中，
该第二区域的最小厚度为20μm以上，
在该第二区域的至少一部分中，补偿杂质的总浓度为1×1017atoms/cm3以上。
[2]根据上述[1]所述的GaN基板晶片，其中，
所述第一区域满足选自以下(a)～(c)中的一个以上条件：
(a)Si浓度为5×1016atoms/cm3以上；
(b)O浓度为3×1016atoms/cm3以下；
(c)H浓度为1×1017atoms/cm3以下。
[3]根据上述[1]或[2]所述的GaN基板晶片，其中，
所述第一区域中，补偿杂质的总浓度低于施主杂质的总浓度。
[4]根据上述[1]～[3]中任一项所述的GaN基板晶片，其中，
所述第一区域中，补偿杂质的总浓度小于1×1017atoms/cm3。
[5]根据上述[1]～[4]中任一项所述的GaN基板晶片，其中，
所述第一区域中，除Si、O及H以外的杂质元素的浓度独立地为5×1015atoms/cm3以下。
[6]根据上述[1]～[5]中任一项所述的GaN基板晶片，其满足选自以下(1)～(3)中的任意条件，
(1)具有50mm以上且55mm以下的直径和250μm以上且450μm以下的厚度，
(2)具有100mm以上且105mm以下的直径和350μm以上且750μm以下的厚度，
(3)具有150mm以上且155mm以下的直径和450μm以上且800μm以下的厚度。
[7]根据上述[1]～[6]中任一项所述的GaN基板晶片，其中，
所述第二区域具有至少包含Ga极性侧的主面的主掺杂区域，并且，该主掺杂区域中补偿杂质的总浓度为1×1017atoms/cm3以上。
[8]根据上述[7]所述的GaN基板晶片，其中，
所述主掺杂区域中补偿杂质的总浓度为1×1018atoms/cm3以上。
[9]根据上述[7]或[8]所述的GaN基板晶片，其中，
所述主掺杂区域中，补偿杂质的总浓度为施主杂质的总浓度的2倍以上。
[10]根据上述[7]～[9]中任一项所述的GaN基板晶片，其中，
所述主掺杂区域含有选自碳及过渡金属元素中的一种以上元素。
[11]根据上述[7]～[10]中任一项所述的GaN基板晶片，其中，
所述主掺杂区域中以最高浓度含有的杂质为Fe、Mn或C。
[12]根据上述[7]～[11]中任一项所述的GaN基板晶片，其中，
所述主掺杂区域为自GaN极性侧的主面起特定长度以内的区域，该特定长度为20μm以上。
[13]根据上述[7]～[12]中任一项所述的GaN基板晶片，其中，
所述主掺杂区域中，沿c轴方向的补偿杂质的总浓度的变动在中央值起的±25％的范围内。
[14]根据上述[12]或[13]所述的GaN基板晶片，其中，
所述特定长度大于50μm。
[15]根据上述[1]2～[14]中任一项所述的GaN基板晶片，其中，
所述特定长度为所述第二区域的最小厚度的50％以上。
[16]根据上述[1]～[15]中任一项所述的GaN基板晶片，其中，
所述第二区域中补偿杂质的总浓度为5×1019atoms/cm3以下。
[17]根据上述[1]～[16]中任一项所述的GaN基板晶片，其中，
所述第二区域的最小厚度为300μm以下。
[18]根据上述[1]～[17]中任一项所述的GaN基板晶片，其中，
所述Ga极性侧的主面为平坦面。
[19]根据上述[18]所述的GaN基板晶片，其中，
所述再生长界面相对于Ga极性侧的主面倾斜。
[20]根据上述[19]所述的GaN基板晶片，其中，
所述第二区域中所述再生长界面发生了倾斜的方向上的一端与另一端之间的厚度差不超过200μm。
[21]一种外延晶片，其具有：
上述[1]～[20]中任一项所述的GaN基板晶片、和
在该GaN基板晶片的Ga极性侧的主面上外延生长而成的氮化物半导体层。
[22]一种外延晶片的制造方法，该方法具有：
准备上述[1]～[20]中任一项所述的GaN基板晶片的工序；和
使该GaN基板晶片的Ga极性侧的主面上生长出氮化物半导体层的工序。
[23]一种氮化物半导体器件的制造方法，该方法具有：
准备上述[1]～[20]中任一项所述的GaN基板晶片的工序；
使该GaN基板晶片的Ga极性侧的主面上生长出氮化物半导体层而得到外延晶片的工序；以及
在该外延晶片的至少一部分将所述GaN基板晶片的所述第一区域除去的工序。
[24]一种GaN基板晶片的制造方法，该方法具有：
在基板上通过HVPE使发生了(0001)取向的第二GaN厚膜生长后，通过将该第二GaN厚膜切片而得到第二c面GaN晶片的第二工序；和
在该第二c面GaN晶片上通过HVPE使发生了(0001)取向且厚度大于50μm的GaN膜生长的第三工序，
并且，该GaN膜设置有补偿杂质的总浓度为1×1017atoms/cm3以上的部分。
[25]一种GaN基板晶片的制造方法，其是制造夹着再生长界面具有N极性侧的区域和Ga极性侧的区域的GaN基板晶片的方法，
该方法具有：
(i)在晶种晶片上通过HPVE使未经过有意掺杂的GaN所形成且发生了(0001)取向的第一GaN厚膜生长，并且对该第一GaN厚膜进行加工而得到至少1片第一c面GaN厚膜的第一工序；
(ii)在第一工序中得到的第一c面GaN晶片上通过HVPE使未经过有意掺杂的GaN所形成且发生了(0001)取向的第二GaN厚膜生长，并且从该第二GaN厚膜切片出第二c面GaN晶片的第二工序；以及，
(iii)在第二工序中得到的第二c面GaN晶片上通过HVPE使厚度大于50μm且发生了(0001)取向的GaN膜生长而得到层叠结构体的第三工序，
其中，在该第三工序中生长的GaN膜中，设置有补偿杂质的总浓度为1×1017atoms/cm3以上的部分。
[26]根据上述[25]所述的GaN基板晶片的制造方法，其中，
所述GaN膜的厚度为300μm以下。
[27]根据上述[25]或[26]所述的GaN基板晶片的制造方法，其中，
所述GaN基板晶片满足选自以下(1)～(3)中的任意条件，
(1)具有50mm以上且55mm以下的直径和250μm以上且450μm以下的厚度，
(2)具有100mm以上且105mm以下的直径和350μm以上且750μm以下的厚度，
(3)具有150mm以上且155mm以下的直径和450μm以上且800μm以下的厚度。
[28]根据上述[25]～[27]中任一项所述的GaN基板晶片的制造方法，其中，
所述GaN膜具有c轴方向的区域长度为20μm以上、并且区域内的补偿杂质的总浓度为1×1017atoms/cm3以上的特定掺杂区域。
[29]根据上述[28]所述的GaN基板晶片的制造方法，其中，
所述特定掺杂区域中补偿杂质的总浓度为1×1018atoms/cm3以上。
[30]根据上述[28]或[29]所述的GaN基板晶片的制造方法，其中，
所述特定掺杂区域中，补偿杂质的总浓度为施主杂质的总浓度的2倍以上。
[31]根据上述[28]～[30]中任一项所述的GaN基板晶片的制造方法，其中，
沿c轴方向的所述特定掺杂区域内的补偿杂质的总浓度的变动在中央值起的±25％的范围内。
[32]根据上述[28]～[31]中任一项所述的GaN基板晶片的制造方法，其中，所述区域长度为所述GaN膜的厚度的50％以上。
[33]根据上述[28]～[32]中任一项所述的GaN基板晶片的制造方法，其中，自所述特定掺杂区域的下端起到所述GaN膜与所述第二c面GaN晶片的界面为止的长度为1μm以上。
[34]根据上述[28]～[33]中任一项所述的GaN基板晶片的制造方法，其中，所述特定掺杂区域含有选自碳及过渡金属元素中的一种以上元素。
[35]根据上述[28]～[34]中任一项所述的GaN基板晶片的制造方法，其中，所述特定掺杂区域中以最高浓度含有的杂质为Fe、Mn或C。
[36]根据上述[24]～[35]中任一项所述的GaN基板晶片的制造方法，其中，所述GaN膜中补偿杂质的总浓度为5×1019atoms/cm3以下。
[37]根据上述[24]～[36]中任一项所述的GaN基板晶片的制造方法，其中，该方法在所述第三工序之后，具有将所述层叠结构体薄化的薄化工序。
[38]根据上述[37]所述的GaN基板晶片的制造方法，其中，
所述GaN膜在所述薄化工序前后的厚度差为50μm以上。
[39]根据上述[37]或[38]所述的GaN基板晶片的制造方法，其中，
所述GaN膜在所述薄化工序前后的厚度差为200μm以下。
[40]根据上述[37]～[39]中任一项所述的GaN基板晶片的制造方法，其中，所述GaN基板晶片的晶向偏离方位与所述第二c面GaN晶片的晶向偏离方位不同。
[41]根据上述[24]～[40]中任一项所述的GaN基板晶片的制造方法，其中，在所述第三工序中使所述GaN膜生长之前，具有使在所述第二工序中从所述第二GaN膜切片出的所述第二c面GaN晶片的Ga极性侧的主面平坦化的平坦化工序，进一步具有通过蚀刻使其粗糙化的粗糙化工序。
发明的效果
本发明可提供能够优选被用于具有卧式器件结构的氮化物半导体器件的制造、具有得到了改善的生产性的GaN基板晶片及其制造方法。
附图说明
图1是示出了实施方式的GaN基板晶片的立体图。
图2是示出了实施方式的GaN基板晶片的剖面图。
图3是示出了实施方式的GaN基板晶片的剖面图。
图4是用于说明使用实施方式的GaN基板晶片的氮化物半导体器件的制造工序的工序剖面图。
图5是用于说明实施方式的GaN基板晶片制造方法的工序剖面图。
图6是用于说明实施方式的GaN基板晶片制造方法的工序剖面图。
图7是用于说明实施方式的GaN基板晶片制造方法的工序剖面图。
图8是示出了HVPE装置的基本构成的示意图。
符号说明
1 晶种晶片
2 第一GaN厚膜
3 第一c面GaN晶片
4 第二GaN厚膜
5 第二c面GaN晶片
6 GaN膜
6a 特定掺杂区域
10 HVPE装置
11 反应器
12 镓储存器
13 基座
14 第一加热器
15 第二加热器
100 GaN基板晶片
101 N极性面
102 Ga极性面
103 再生长界面
110 第一区域
120 第二区域
120a 主掺杂区域
200 外延膜
210 未掺杂GaN通道层
220 未掺杂AlGaN载流子供给层
具体实施方式
以下对本发明的实施方式进行详细说明。以下记载的构成要件的说明是本发明的实施方式的一例(代表例)，本发明只要不超过其要旨，则并不限定于这些内容。
在本说明书中，表示为“X～Y”(X、Y为任意数字)的情况下，只要没有特别说明则包括“X以上且Y以下”的含义、同时包括“优选大于X”以及“优选小于Y”的含义。
另外，在本说明书中，在对两个以上对象合并进行说明时所使用的“独立地”用于表示该两个以上对象既可以相同也可以不同的含义。
1.GaN基板晶片
本发明的一个实施方式涉及GaN基板晶片。
实施方式的GaN基板晶片为发生了(0001)取向的GaN基板晶片，其夹着再生长界面具有设置于N极性侧的第一区域、和设置于Ga极性侧的具有最小厚度的第二区域。第二区域的最小厚度为20μm以上。另外，在第二区域的至少一部分中，补偿杂质的总浓度为1×1017atoms/cm3以上。
进而，关于上述GaN基板晶片的第一区域中的杂质浓度，优选满足选自以下(a)～(c)中的一个以上条件：
(a)Si(硅)浓度为5×1016atoms/cm3以上；
(b)O(氧)浓度为3×1016atoms/cm3以下；
(c)H(氢)浓度为1×1017atoms/cm3以下。
需要说明的是，在本说明书中，“杂质”是指GaN基板中含有的Ga元素及N元素以外的成分。
发生了(0001)取向的GaN晶片是指，具有与(0001)晶面即c面平行或基本平行的主面(大面积面)的GaN晶片，也称为c面GaN晶片。
图1及图2中示出了实施方式的GaN基板晶片的一例。图1为立体图，图2为剖面图。
图1及图2中示出的GaN基板晶片100是仅由GaN晶体构成的自支撑的基板晶片，其两个主面中的一者为N极性面101、另一者为Ga极性面102。N极性面101与Ga极性面102相互平行。
GaN基板晶片100发生了(0001)取向，Ga极性面102相对于(0001)晶面的倾斜为10度以下、优选为5度以下、更优选为2.5度以下。该倾斜可以为0.2度以上且小于1度、1度以上且2.5度以下等。
GaN基板晶片100的直径通常为45mm以上、也可以为95mm以上、或者145mm以上。典型地，为50～55mm(约2英寸)、100～105mm(约4英寸)、150～155mm(约6英寸)等。
GaN基板晶片100的厚度的优选范围根据直径而变化。直径为约2英寸时，厚度优选为250μm以上、更优选为300μm以上，另外，优选为450μm以下、更优选为400μm以下。直径为约4英寸时，厚度优选为350μm以上、更优选为400μm以上，另外，优选为750μm以下、更优选为650μm以下。直径为约6英寸时，厚度优选为450μm以上、更优选为550μm以上，另外，优选为800μm以下、更优选为700μm以下。
如上所述，GaN基板晶片100通常为圆盘形，但在变形例中，主面的形状也可以为正方形、长方形、六边形、八边形、椭圆形等，还可以为不规则形状。在这样的变形例的情况下，上述的直径可以替换地解读为“主面中通过重心的直线的最短长度”。
GaN基板晶片100的N极性面101为“背面”，可以经过了镜面抛光，也可以经过了粗面或者消光处理。
GaN基板晶片100的Ga极性面102为“表面”，在GaN基板晶片100被用于氮化物半导体器件的制造时，通常，使氮化物半导体层在Ga极性面102上发生外延生长。
Ga极性面102可以是保持了晶体生长后的状态(as-grown)的表面，但通常通过加工而发生了平坦化。为了将Ga极性面102平坦化而制成平坦面而进行的加工可以包括选自抛光及CMP(Chemical Mechanical Polishing，化学机械研磨)中的一种以上。除这些加工以外，还可以进行以除去损伤层为目的的蚀刻。平坦面的粗糙度没有限定，例如，作为利用原子力显微镜(AFM)测定的Ga极性面102的均方根(RMS)粗糙度，在测定范围2μm×2μm内优选小于5nm、更优选小于2nm、进一步优选小于1nm、也可以小于0.5mm。
Ga极性面102也可以为通过切削而形成的面，但优选为不进行切削而仅实施了抛光、CMP、蚀刻等平坦化的面。
GaN基板晶片100在其两个主面之间具有再生长界面103，并夹着再生长界面103在N极性侧具有第一区域110、在Ga极性侧具有第二区域120。“再生长界面”是指GaN晶体在任意基板上生长时产生的边界面，该“再生长界面”的存在例如可以通过对GaN基板晶片的剖面进行扫描电子显微镜阴极发光观察或者荧光显微镜观察而确认。
再生长界面103优选与Ga极性面102平行。再生长界面103相对于Ga极性面102倾斜时，通常，第二区域120的厚度在倾斜方向的一端为最小，在另一端为最大。第二区域120在该一端的厚度与在该另一端的厚度之差优选不超过200μm。
在使用了GaN基板晶片100的氮化物半导体器件的制造过程中，设想最终将第一区域110除去。换言之，对于使用GaN基板晶片100制造的氮化物半导体器件芯片而言，设想其不包含源自第一区域110的部分。如果是这样的使用方式，则对于成为第一区域110的GaN晶体的电气特性没有特别限制。
由于第一区域110通常由通过HVPE生长的GaN晶体所形成，因此，关于杂质浓度，满足选自以下(a)～(c)中的一种以上的条件。在本说明书中，HVPE是指氢化物气相外延法(Hydride Vapor Phase Epitaxy)。
(a)Si浓度为5×1016atoms/cm3以上。
(b)O浓度为3×1016atoms/cm3以下。
(c)H浓度为1×1017atoms/cm3以下。
在通过HVPE生长的GaN晶体中，只要未有意掺杂补偿杂质，则补偿杂质的总浓度通常低于施主杂质的总浓度。需要说明的是，“有意掺杂”是指在使GaN晶体生长的过程中，添加对象元素作为原料。
另外，在第一区域中，补偿杂质的总浓度优选小于1×1017atoms/cm3。
形成第一区域110的GaN晶体优选为未经有意掺杂的GaN晶体。
第二区域120是在第一区域110上通过HVPE而生长的。在第一区域110与第二区域120之间存在再生长界面103的原因在于，使第一区域110生长的工序与使第二区域120生长的工序未连续。
第二区域120的最小厚度为20μm以上。作为其理由，是为了在使用了GaN基板晶片100的氮化物半导体器件芯片的制造过程中，在从基板晶片100除去第一区域110之后，使剩余的第二区域120能够起到作为支撑该半导体器件芯片的结构的基板的作用。最小厚度是指厚度最小的部位的厚度。
第二区域120的最小厚度为50μm以上或者大于50μm、进一步为75μm以上、进一步为100μm以上、进一步也可以为150μm以上。
第二区域120的最小厚度优选为350μm以下、更优选为300μm以下、也可以为250μm以下、200μm以下等。
在Ga极性面102与再生长界面103平行、第二区域120的厚度均一时，第二区域的厚度在所有的部位均视为最小厚度。
优选将第二区域120中至少包含Ga极性侧的主面的区域、具体为自GaN基板晶片100的Ga极性面102起位于特定长度L以内的区域规定为主掺杂区域120a。第二区域120至少以使主掺杂区域120a中补偿杂质的总浓度达到1×1017atoms/cm3以上的方式进行了掺杂。
补偿杂质的总浓度是指将所有种类的补偿杂质的浓度相加而得到的浓度。在通过HVPE生长的GaN晶体中，只要未有意掺杂，则补偿杂质的总浓度通常不会达到1×1017atoms/cm3以上。因此，可以通过有意掺杂而使补偿杂质的总浓度达到1×1017atoms/cm3以上。
本说明书中的所谓补偿杂质是指在GaN晶体中具有补偿n型载流子的作用的杂质。作为补偿杂质而众所周知的是C(碳)和过渡金属元素。在过渡金属元素中，以Fe(铁)和Mn(锰)为代表，其他已知有Co(钴)、Cr(铬)、V(钒)、Ni(镍)、Cu(铜)等。
主掺杂区域120a中补偿杂质的总浓度可以为1×1017atoms/cm3以上且小于2×1017atoms/cm3、2×1017atoms/cm3以上且小于5×1017atoms/cm3、5×1017atoms/cm3以上且小于1×1018atoms/cm3、1×1018atoms/cm3以上且小于2×1018atoms/cm3、2×1018atoms/cm3以上且小于5×1018atoms/cm3、5×1018atoms/cm3以上且小于1×1019atoms/cm3、1×1019atoms/cm3以上且小于2×1019atoms/cm3、2×1019atoms/cm3以上且小于5×1019atoms/cm3等。
主掺杂区域120a中，补偿杂质的总浓度优选为施主杂质的总浓度的2倍以上、更优选为5倍以上、进一步优选为10倍以上、也可以为50倍以上。另外，主掺杂区域120中以最高浓度含有的补偿杂质优选为Fe、Mn或C。
在优选例中，添加至主掺杂区域120a的补偿杂质的浓度被设定为使得形成主掺杂区域120a的GaN晶体为半绝缘性，即，使其常温电阻率为1×105Ω·cm以上。
在GaN晶体中能够作为施主杂质发挥作用的元素有Si、Ge(锗)、Sn(锡)等碳族元素、以及O、S(硫)、Se(硒)、Te(碲)等氧族元素，其中，Si及O即使在未有意添加的情况下，在通过HVPE生长的GaN晶体中也可能以数量级1016atoms/cm3以上的浓度含有。相对地，对于Si以外的碳族元素和O以外的氧族元素而言，只要未有意地添加，在通过HVPE生长的GaN晶体中即不会以数量级1015atoms/cm3以上的浓度含有。
特定长度L至少为1μm以上、优选为20μm以上、更优选为25μm以上、进一步优选为50μm以上，在不超过第二区域120的最小厚度的范围内可以任意设定。
在主掺杂区域120a内，期望沿作为GaN基板晶片100的厚度方向的c轴方向的比电阻的变动小。因此，主掺杂区域120a内沿c轴方向的补偿杂质的总浓度的变动优选为自中央值起的±25％以内、更优选为±20％以内、进一步优选为±15％以内、更进一步优选为±10％以内。
在优选的实施方式中，使特定长度L为大于50μm的值，以使得在使用了GaN基板晶片100的氮化物半导体器件芯片的制造过程中，在从GaN基板晶片100除去第一区域110之外还部分地除去了第二区域120而使主掺杂区域120a露出时，仅由其余的主掺杂区域120a形成的GaN基板仍能够支撑该半导体器件芯片的结构。
在该优选的实施方式中，特定长度L可以为75μm以上、100μm以上、进一步可以为150μm以上、进一步可以为200μm以上。
在该优选的实施方式中，特定长度L优选为第二区域120的最小厚度的50％以上、更优选为75％以上、进一步优选为90％以上。
另外，从特定长度L的下端(N极性面101侧的一端)起到再生长界面的长度优选为1μm以上、更优选为5μm以上、进一步优选为10μm以上，另外，从该下端起到该界面的长度优选为50μm以下、更优选为30μm以下。
为了避免过度掺杂而导致晶体品质显著降低，包括主掺杂区域120a在内的第二区域120中的补偿杂质的总浓度可以为5×1019atoms/cm3以下、进一步可以为2×1019atoms/cm3以下、进一步可以为1×1019atoms/cm3以下。
在第二区域120的最下部、即与第一区域110相邻的部分中，与主掺杂区域120a中有意添加的补偿杂质相同种类的补偿杂质的浓度可以随着远离第一区域110而连续地或阶段性地增加。
由于第二区域120通常通过HVPE而生长，因此关于其杂质浓度，满足选自以下(a’)～(c’)中的一个以上条件。
(a’)Si浓度为5×1016atoms/cm3以上。
(b’)O浓度为3×1016atoms/cm3以下。
(c’)H浓度为1×1017atoms/cm3以下。
在一例中，如图3所示地，再生长界面103也可以为粗面。例如，在使第二区域120生长之前通过蚀刻使第一区域110的表面粗面化时，再生长界面103能够成为粗面。在将垂直于再生长界面103的从第一区域110向第二区域120的方向设为高度方向、将该再生长界面中最高点与最低点之间的高低差设为该再生长界面的粗糙度r时，该粗糙度r例如可以为0.3μm以上且12μm以下。
另外，虽然在图1～图3中没有示出，但GaN基板晶片100的边缘也可以经过了倒角。另外，对于GaN基板晶片100，可以实施用于显示晶体的方位的定向平面或凹口、用于使表面与背面易于识别的索引平面(index flat)等根据需要的各种标记。
GaN基板晶片100可优选用于如GaN-HEMT这样的卧式器件结构的氮化物半导体器件的制造。氮化物半导体器件是指器件结构的主要部分由氮化物半导体所形成的半导体器件。氮化物半导体也被称为氮化物类III-V族化合物半导体、III族氮化物类化合物半导体、GaN类半导体等，除包括GaN以外，也包括GaN的部分或全部镓被其他的元素周期表硼族元素(B、Al、In)等置换而成的化合物。
卧式器件结构也可以在如双极晶体管这样的高电子迁移率晶体管(HEMT)以外的电子器件中、以及如发光二极管(LED)、激光二极管(LD)这样的发光器件中采用。
使用GaN基板晶片100制造GaN-HEMT时，在如图4(a)所示地准备了GaN基板晶片100后，在其Ga极性面102上，如图4(b)所示地通过例如有机金属气相生长法(MOVPE)使至少包含未掺杂GaN通道层210和未掺杂AlGaN载流子供给层220的外延膜200生长，由此形成外延晶片。
在实行了可包含蚀刻加工、离子注入、电极形成、保护膜形成等的半导体工艺后，外延晶片经分割而成为GaN-HEMT芯片，但为了在分割之前使外延晶片薄化，通常如图4(c)所示地，通过磨削、蚀刻等方法除去GaN基板晶片100的第一区域110的至少一部分。
该薄化加工可以以使外延晶片的外周部残留有环状的厚壁部的方式进行。换言之，可以仅在外延晶片的除了外周部以外的部分除去GaN基板晶片100的第一区域110。
图4(c)中，以使主掺杂区域120a在薄化后的外延晶片的N极性面侧露出的方式，将第二区域120也部分地从GaN基板晶片100除去。需要说明的是，使用了GaN基板晶片100的半导体器件并不仅仅限定于氮化物半导体器件。
2.GaN基板晶片的制造方法
下面，对于作为本发明的另外的实施方式的GaN基板晶片的制造方法进行说明。下面记载的制造方法是制造上述GaN基板晶片的一个优选方式。另外，通过下面记载的GaN基板晶片的制造方法而得到的GaN基板晶片的优选方式可举出上述的GaN基板晶片。
实施方式的上述GaN基板晶片100可优选通过以下说明的方法制造。该方法适于夹着再生长界面具有N极性侧区域和Ga极性侧区域的GaN基板晶片的制造，优选为在GaN极性侧的至少一部分提高了比电阻的方法，该方法具有以下工序。
(ii’)在基板上通过HVPE使发生了(0001)取向的第二GaN厚膜生长后，通过对该第二GaN厚膜进行切片而得到第二c面GaN晶片的第二工序；以及
(iii’)在该第二c面GaN晶片上通过HVPE使发生了(0001)取向且厚度大于50μm的GaN膜生长的第三工序，其中，该GaN膜中设有施主杂质的总浓度高于该第二c面GaN晶片的区域。
进一步，优选设为以下工序：作为上述第二工序中的制造基板的工序而加入了第一工序的工序。因此，下述的第一工序是任选的。
(i)在晶种晶片上通过HPVE使未经过有意掺杂的GaN所形成且发生了(0001)取向的第一GaN厚膜生长，并且对该第一GaN厚膜进行加工而得到至少1片第一c面GaN厚膜的第一工序。
(ii)在第一工序中得到的第一c面GaN晶片上通过HVPE使未经过有意掺杂的GaN所形成且发生了(0001)取向的第二GaN厚膜生长，并且从该第二GaN厚膜切片出第二c面GaN晶片的第二工序。
(iii)在第二工序中得到的第二c面GaN晶片上通过HVPE使厚度大于50μm且发生了(0001)取向的GaN膜生长而得到层叠结构体的第三工序。其中，该GaN膜中，设有补偿杂质的总浓度为1×1017atoms/cm3以上的部分。
在本说明书中，“在晶片上”与“在晶片的表面”为相同含义。
以下，对上述从第一工序至第三工序进一步进行详细说明。需要说明的是，作为在该第一工序中得到的第一c面GaN晶片以及在第二工序中得到的第二GaN厚膜的结构、特性，分别可以适用上述第一区域及第二区域的结构、特性。
在第一工序中，准备图5(a)所示的晶种晶片1，在其上，如图5(b)所示地，通过HVPE使未经过有意掺杂的GaN所形成且发生了(0001)取向的第一GaN厚膜2生长。进一步，如图5(c)所示地，通过对第一GaN厚膜2进行加工而得到至少1片第一c面GaN晶片3。
晶种晶片1的一例为c面蓝宝石晶片，可以优选为在主面设置有剥离层的晶片。例如，在通过MOVPE、经由低温缓冲层在c面蓝宝石晶片上生长厚度数百nm的GaN层、并进一步在该GaN层上通过真空蒸镀形成厚度数十nm的Ti(钛)层之后，在80％的H2和20％的NH3(氨)的混合气中例如于1060℃退火30分钟，由此可以形成带剥离层的c面蓝宝石晶片。
晶种晶片1也可以是通过另外的工序制造的c面GaN晶片。
通过对第一GaN厚膜2进行加工，该第一GaN厚膜2生长成至少能够制作1片自支撑的c面GaN晶片的厚度。在优选例中，使第一GaN厚膜2生长为数mm以上的厚度，并由该厚膜切片出至少2片第一c面GaN晶片3。
图6(a)是示出了一片在第一工序中制作的第一c面GaN晶片3的剖面图。但需要说明的是，第一c面GaN晶片3并不限定于通过第一工序而得到的那些。
在第二工序中，如图6(b)所示，通过HVPE使未经过有意掺杂的GaN所形成且发生了(0001)取向的第二GaN厚膜在第一c面GaN晶片3的Ga极性面上生长，接着，如图6(c)所示，从该第二GaN厚膜4切片出第二c面GaN晶片5。通过对第二GaN厚膜4进行加工，该第二GaN厚膜4成长为至少能够制作1片第二c面GaN晶片5的厚度。在优选例中，使第二GaN厚膜4生长为数mm以上的厚度，并由该厚膜切片出至少2片第二c面GaN晶片5。
由于第二GaN厚膜4具有弱的n型导电性，因此在该切片中可以使用线电极电火花加工装置。线电极电火花加工装置与游离磨粒型的线锯相比切断速度更高，并且操作也更容易。另外，使用线电极电火花加工装置切断GaN晶体时的切口损耗与使用固定磨粒型的线锯相比更少。
如图7(a)的剖面图所示，第二c面GaN晶片5具有相互平行的N极性面及Ga极性面作为主面。
在制造实施方式的上述GaN基板晶片100的情况下，在第二工序中从第二GaN厚膜4切片出第二c面GaN晶片5时，优选使第二c面GaN晶片5中Ga极性面相对于(0001)晶面的倾斜角度(晶向偏离角(off-cut angle))及倾斜方向(晶向偏离方向(off-cut direction))与GaN基板晶片100应具有的晶向偏离角及晶向偏离方向相同，但并不是必须的。
GaN基板晶片100应具有的晶向偏离方位根据使用GaN基板晶片100的半导体器件的制造者的要求而多种多样，但准备具有多种多样的晶向偏离方位的第二c面GaN晶片5可能会导致GaN基板晶片100的生产效率降低。还需要注意的是，在后续的第三工序中在第二c面GaN晶片5上通过HVPE使GaN膜6生长时的最佳条件可能根据第二c面GaN晶片5的晶向偏离方位而改变。
第二c面GaN晶片5的初始厚度t5i也可以比用于制造氮化物半导体器件的GaN基板晶片通常具有的厚度薄。其原因在于，与需要经受由多个工序构成的半导体工艺的GaN基板晶片不同，第二c面GaN晶片5只要在直到后续的第三工序为止的期间不发生破损即可。
例如，在第二c面GaN晶片5的直径为约2英寸时，其初始厚度t5i优选为300μm以下、也可以为250μm以下、进一步也可以为200μm以下。
通过减小第二c面GaN晶片5的初始厚度t5i，能够增加从第二GaN厚膜4切片得到的第二c面GaN晶片5的片数。
在第三工序中，如图7(b)所示，在第二c面GaN晶片5的Ga极性面上通过HVPE使生长厚度t6g超过50μm且发生了(0001)取向的GaN膜6生长，得到层叠结构体。此时，在第二c面GaN晶片5和GaN膜6之间形成再生长界面。
通常，在使GaN膜6生长前，适当使用磨削、抛光、CMP等技法将第二c面GaN晶片5的Ga极性面加工至平坦(平坦化工序)，但在一例中，也可以将经过平坦化后的该Ga极性面通过蚀刻而加工为粗面(粗面化工序)，之后再使GaN膜6生长。
蚀刻气体使用HCl(氯化氢)时，不使用蚀刻掩模即可对GaN的Ga极性面进行粗糙化。如果在用于GaN膜6的生长的HVPE装置内设置用于蚀刻的HCl供给管线，则在该HVPE装置的反应器内，也可以在GaN膜6即将生长之前对第二c面GaN晶片5的Ga极性面进行粗糙化。
蚀刻气体使用HCl时的优选蚀刻条件如下所述。
HCl分压例如为0.002～0.05atm。
H2分压例如为0.2～0.8atm。
NH3分压例如为0.01～0.05atm。通过通入NH3，使GaN的Ga极性面更为均匀地粗糙化。
蚀刻温度例如为900～1050℃。
蚀刻时间例如为1～60分钟。
将蚀刻后的第二c面GaN晶片5的Ga极性面的粗糙度定义为最高点与最低点之间的高低差时，该粗糙度例如可以为0.3～12μm。
在使用了HCl的蚀刻中，在固定了除蚀刻时间以外的条件时，第二c面GaN晶片的Ga极性面的粗糙度存在随着蚀刻时间而增大的倾向。
蚀刻气体使用HCl时的蚀刻时间可以以使得Ga极性面的粗糙度不超过0.5μm的方式进行设定。
例如，在以HCl分压0.01～0.02atm、H2分压0.05～0.08atm、NH3分压0.01～0.03atm、温度970～1000℃这样的条件对第二c面GaN晶片5的Ga极性面进行蚀刻时，通过使蚀刻时间为5分钟以下，可以使Ga极性面的粗糙度为0.5μm以下。
在一例中，可以在通过光刻工艺形成图案化的蚀刻掩模之后，通过干法蚀刻将第二c面GaN晶片5的Ga极性面制成粗面。点图案和网图案是蚀刻掩模的优选图案的典型例子。干法蚀刻也可以是蚀刻气体采用了Cl2(氯气)或者含氯化合物的RIE(反应性离子蚀刻)。
对于GaN膜6，以使其至少一部分的补偿杂质的总浓度为1×1017atoms/cm3以上的方式掺杂。特别优选使用的补偿杂质为Fe、Mn及C。
在优选例中，GaN膜6中也可以设置特定掺杂区域6a。特定掺杂区域6a是c轴方向的区域长度优选为20μm以上、并且在区域内补偿杂质的总浓度为1×1017atoms/cm3以上的区域。换言之，该区域长度意味着补偿杂质的总浓度为1×1017atoms/cm3以上的区域的厚度(厚度方向的高度)。
特定掺杂区域6a的c轴方向的区域长度可以为25μm以上、50μm以上、75μm以上、100μm以上、150μm以上、200μm以上等。
特定掺杂区域6a的上端([0001]侧的一端)优选为自GaN膜6的上表面起10μm以内、更优选为5μm以内，也可以为GaN膜6的上表面。
从特定掺杂区域6a的下端([000-1]侧的一端)到第二c面GaN晶片5与GaN膜6的界面为止的长度优选为1μm以上、更优选为5μm以上、10μm以上，另外，从该下端到该界面为止的长度优选为50μm以下、更优选为30μm以下。
特定掺杂区域6a的c轴方向的区域长度进一步优选为GaN膜6的厚度的50％以上、更优选为75％以上、进一步优选为90％以上。
在特定掺杂区域6a内，补偿杂质的总浓度至少为1×1017atoms/cm3，也可以为2×1017atoms/cm3以上、5×1017atoms/cm3以上、1×1018atoms/cm3以上、2×1018atoms/cm3以上、5×1018atoms/cm3以上。
在特定掺杂区域6a中，补偿杂质的总浓度优选为施主杂质的总浓度的2倍以上、更优选为5倍以上、进一步优选为10倍以上、也可以为50倍以上。
在特定掺杂区域6a内，GaN晶体可以为半绝缘性，即，其室温电阻率可以为1×105Ω·cm以上。
在特定掺杂区域6a内，期望沿c轴方向的比电阻变动小。因此，特定掺杂区域6a内的沿c轴方向的补偿杂质的总浓度的变动优选为自中央值起的±25％以内、更优选为±20％以内、进一步优选为±15％以内、更进一步优选为±10％以内。
为了避免过度掺杂导致晶体品质显著降低，包含特定掺杂区域6a的GaN膜6中的补偿杂质的总浓度可以为5×1019atoms/cm3以下、进一步可以为2×1019atoms/cm3以下、进一步可以为1×1019atoms/cm3以下。
在GaN膜6的最下部、即与第二c面GaN晶片5相邻的部分中，可以添加与向特定掺杂区域6a添加的补偿杂质相同种类的补偿杂质、并使其浓度随着远离第二c面GaN晶片5而连续地或阶段性地增加。
GaN膜6的生长厚度t6g根据要制造的GaN基板晶片的Ga极性侧区域的设计厚度而设定即可。具体地，可以为20μm以上、50μm以上或者大于50μm、进而也可以为75μm以上、100μm以上、150μm以上等，另外，可以为500μm以下、350μm以下、300μm以下、250μm以下、200μm以下等。
制造上述GaN基板晶片100时，GaN膜6的生长厚度t6g也可以与该GaN基板晶片中第二区域120的设计厚度相同，但优选比该设计厚度大，由此能够在后面的薄化工序中实现对GaN膜6表面的平坦化加工。因此，为了确保用于平坦化的加工余量，GaN膜6的生长厚度t6g优选比第二区域120的设计最大厚度大50μm以上、更优选大100μm以上。通常不需要超过200μm的加工余量。换言之，薄化工序前后的GaN膜6的厚度差优选为200μm以下。
例如，当GaN膜6的生长厚度t6g比第二区域120的设计最大厚度大50μm以上时，在后面的薄化工序中GaN膜6的厚度减少50μm以上。换言之，薄化工序前后的GaN膜6的厚度差为50μm以上。
制造上述GaN基板晶片100时，即使是直径大的晶片，例如，即使是直径6英寸的晶片，也能够将GaN膜6的生长厚度t6g抑制为500μm以下。
由于生长厚度t6g可以很小，因此可以在较短时间内形成GaN膜6，因此，不需要担心作为副产物的NH4Cl(氯化铵)会堵塞HVPE装置的排气系统，从而能够一次地在多个第二c面GaN晶片5上使GaN膜6生长。由此，可使第三工序的总处理能力变得极高。
此外，形成GaN膜6所需要的时间短还可有助于降低与HVPE反应器的清洗及维护相关的成本。通常，对于HVPE反应器而言，一次的生长工序的所需时间较短者，劣化的进展更慢，使用寿命更长。
在第三工序之后，根据需要，可如图7(c)所示地，设置对第三工序中得到的层叠结构体进行薄化的薄化工序。
在图7(c)中，第二c面GaN晶片5的厚度从初始厚度t5i减小到了最终厚度t5f、并且GaN膜6的厚度从初始厚度t6i减小到了最终厚度t6f，但在薄化工序中，也可以仅对第二c面GaN晶片5和GaN膜6中的任意一者进行加工。
制造实施方式涉及的上述GaN基板晶片100时，在薄化工序中，第二c面GaN晶片5和GaN膜6的厚度可以减小至分别与该GaN基板晶片中的第一区域110及第二区域120的设计厚度一致。
在要制造的GaN基板晶片100的晶向偏离方位和第二c面GaN晶片5的晶向偏离相同时，作为薄化加工时的面方位的基准，可以采用第二c面GaN晶片5的背面(层叠结构体的N极性面)。
在要制造的GaN基板晶片100的晶向偏离方位和第二c面GaN晶片5的晶向偏离不同时、即晶向偏离角和晶向偏离方向中的至少任一者不同时，可以在薄化加工前通过X射线衍射装置确认层叠结构体的结晶方位。
在薄化工序中使用的加工技法可以从磨削、研磨(lapping)、CMP、干法蚀刻、湿法蚀刻等中适当选择。
通过使用以上说明的制造方法，能够以高成品率生产实施方式的GaN基板晶片100。
其理由在于，不存在通过HVPE使经过了有意掺杂的GaN厚膜生长至1mm以上厚度的工序、以及对这样生长得到的GaN厚膜进行切片加工的工序。
在第一工序及第二工序中，虽然也可以通过HVPE使GaN厚膜生长至毫米级的厚度，但在这些工序中生长的第一GaN厚膜2及第二GaN厚膜4由于未经过有意掺杂，因此在生长中不易产生形态异常或裂纹，并且，在切片中发生破裂的频度也较低。
另一方面，在第三工序中生长的GaN膜6中可设置以1×1017atoms/cm3以上的浓度含有补偿杂质的部分，但由于GaN膜6的生长厚度为500μm以下，因此在生长中不易产生形态异常或裂纹。并且，GaN膜6无需进行切片加工。即，在上述的薄化工序中没有实施切片加工的必要。特别是，在第三工序中形成的GaN膜6优选经过薄化工序而不进行切片加工。
此外，在通过以上说明的制造方法得到GaN基板晶片中，主面内的晶向偏离方位的偏差会变得极小。
其理由在于，在未经有意掺杂的第一c面GaN晶片3上，未经有意掺杂而同质外延生长的第二GaN厚膜4的翘曲会变得极小，因此，在从该第二GaN厚膜4切片出的第二c面GaN晶片5中，晶向偏离方位的偏差会变得极小。
下面，参照图8对能够在上述制造方法所包括的第一工序～第三工序中使用的HVPE装置的例子进行说明。
图8所示的HVPE装置10具备：热壁型的反应器11、配置于该反应器内的镓储存器12及基座13、以及配置于该反应器外部的第一加热器14及第二加热器15。第一加热器14及第二加热器15各自呈环状包围反应器11。
反应器11为石英管腔室。反应器11内包括主要由第一加热器14加热的第一区Z1、和主要由第二加热器15加热的第二区Z2。排气管PE与第二区Z2侧的反应器端相连。
配置于第一区Z1的镓储存器12为具有气体入口和气体出口的石英容器。
配置于第二区Z2的基座13例如由石墨所形成。使基座13旋转的机构可以任意设置。
为了在HVPE装置10中使GaN生长，在基座13上放置晶种后，通过第一加热器14及第二加热器15将反应器11内加热，同时通过氨导入管P1将利用载气稀释了的NH3(氨)供给至第二区Z2，另外，通过氯化氢导入管P2将利用载气稀释了的HCl(氯化氢)供给至镓储存器12。该HCl与镓储存器12中的金属镓反应，生成的GaCl(氯化镓)通过氯化镓导入管P3被运送至第二区Z2。
在第二区Z2中NH3与GaCl反应，生成的GaN在置于基座13上的晶种上发生结晶化。
在有意地对生长的GaN进行掺杂时，通过掺杂剂导入管P4将利用载气稀释了的掺杂气体导入至反应器11内的第二区Z2。
对于氨导入管P1、氯化氢导入管P2、氯化镓导入管P3以及掺杂剂导入管P4而言，配置于反应器11内的部分由石英所形成。
对于稀释NH3、HCl及掺杂气体各自的载气而言，可优选使用H2(氢气)、N2(氮气)、或者H2与N2的混合气体。
使用HVPE装置10使GaN生长时的优选条件如下所述。
镓储存器的温度例如为500～1000℃、优选为700℃以上，另外，优选为900℃以下。
基座温度例如为900～1100℃、优选为930℃以上、更优选为950℃以上，另外，优选为1050℃以下、更优选为1020℃以下。
反应器内的NH3分压与GaCl分压的比V/III比例如为1～20、优选为2以上、更优选为3以上，另外，优选为10以下。
V/III比过大或过小都会成为导致GaN的生长表面的形态变差的原因。而生长表面的形态变差可能成为导致晶体品质降低的原因。
对于某种杂质而言，其被导入GaN晶体的导入效率强烈依赖于生长表面的结晶方位。在生长表面的形态不良的条件下生长的GaN晶体的内部，所述的杂质的浓度的均匀性降低。这是由于形态差的生长表面存在各种方位的小平面所引起的。
被导入GaN晶体的导入效率随生长表面的结晶方位而显著不同的杂质的典型例子是O(氧)。由于O是施主杂质，因此其浓度均匀性的降低会关系到比电阻的均匀性的降低。
此外，过低的V/III比的使用会使生长的GaN晶体的氮空位浓度增加。氮空位对于GaN晶体、使用该GaN晶体的GaN基板、或形成于该GaN基板上的氮化物半导体器件所造成的影响至今尚不明确，但由于其为点缺陷，可以认为浓度应尽可能低。
GaN的生长速率优选为40～200μm/h，可以将反应器内的NH3分压与GaCl分压的乘积作为参数来进行控制。过高的生长速率会使生长的GaN的表面形态变差。
在上述第三工序中对GaN膜6进行掺杂时，为了防止生长表面的形态变差，优选使掺杂气体的供给速率从供给开始起花费数分钟或数十分钟而逐渐增加至给定值。
基于相同理由，掺杂气体优选在使GaN膜6至少生长了数μm的时刻开始供给。
使GaN膜6含有补偿杂质的方法没有限定，但通常采用向HVPE装置内导入掺杂气体的方法。
用于C掺杂的掺杂气体例如可以使用如CH4(甲烷)这样的烃气体。
用于Fe掺杂的掺杂气体例如可以使用气化后的氯化铁。氯化铁蒸汽除了可以通过在载气流通下使经过加热的金属铁与HCl接触的方法而产生以外，还可以通过使在载气流通下进行加热而气化的二茂铁(双(环戊二烯基)铁)在掺杂剂导入管内与HCl反应的方法产生。这里，二茂铁也可以替换为含有铁的其他有机化合物。
对于用于Mn掺杂的掺杂气体而言，例如可以在导入管内设置金属Mn、在对其加热的同时使载气等流通而使用。
在将其他过渡金属元素添加至GaN时，也可以使用该过渡金属元素的蒸汽、或者该过渡金属元素的氯化物的蒸汽作为掺杂气体。
使用HVPE装置10生长的GaN即使是在未有意掺杂时，也可能以能够通过SIMS(二次离子质谱分析)检出的浓度含有O及Si。Si源是用于反应器、或反应器内配管的石英(SiO2)，O源为上述石英、和在反应器内残留或侵入反应器内的水分中的任意一者或两者。
图8中包含省略了图示的部件，对于配置于反应器11内的部件而言，除了石英和碳以外，可以使用由SiC(碳化硅)、SiNx(氮化硅)、BN(氮化硼)、氧化铝、W(钨)、Mo(钼)等形成的部件。由此，对于使用HVPE装置10生长的GaN中的除Si、O及H以外的杂质元素的浓度而言，只要未有意掺杂，则可独立地为5×1015atoms/cm3以下。
实施例
以下示出实施例对本发明进一步具体地进行说明。但是，本发明并不限定于这些实施例，在不脱离本发明的技术思想的范围内可进行各种应用。
[实施例]
<第一c面GaN晶片的制作(第一工序)>
首先，将GaN晶种设置在HVPE装置的基座上。作为GaN晶种，使用通过MOCVD(有机金属化学气相生长法)制作的蓝宝石上的GaN模板基板，以c面侧作为生长面。
<第二c面GaN晶片的制作(第二工序)>
接下来，将N2、H2及NH3以使各自的分压达到0.67atm、0.31atm及0.02atm的方式向反应器内供给，同时通过设置于反应器外侧的加热器将反应器内加热。
在基座温度达到1000℃之后，将基座温度保持于恒定，使GaN生长。将镓储存器的温度设定为900℃。作为在生长时向反应器内供给的载气，69摩尔％为H2、其余为N2。
将GaCl及NH3以使各自的分压达到7.9×10-3atm及0.024atm的方式向反应器内供给，使不含有施主杂质的第二GaN厚膜生长为了约2.5mm的厚度。根据厚度和生长时间计算出的第二GaN厚膜的生长速率约为40μm/h。
接下来，对该GaN厚膜与c面平行地进行切片而得到晶片之后，对该晶片的Ga极性面通过磨削而实施了平坦化、接着实施了CMP精加工。通过蚀刻除去了该晶片的N极性面侧的切片损伤。进一步，通过切割晶片而制作了厚度400μm的不含有施主杂质的第二c面GaN晶片。得到的晶片的位错密度为约2×106～4×106cm-2。
需要说明的是，如果通过延长生长时间而使第二GaN厚膜的厚度增厚，则可以得到2片以上的第二c面GaN晶片。
<GaN基板晶片的制作(第三工序)>
将上述第二c面GaN晶片作为晶种，以c面侧为生长面而设置在了HVPE装置的基座上。
接下来，将N2及NH3以使各自的分压达到0.84atm及0.16atm的方式向反应器内导入，同时通过设置于反应器外侧的加热器将反应器内加热。
当镓储存器的温度达到900℃、基座温度达到1030℃之后，将基座温度保持于恒定，通过以使各自的分压达到0.013atm及0.16atm的方式供给GaCl及NH3，使GaN晶体的生长开始。使生长中供给的载气仅为N2。
Fe掺杂通过下述方式开始：在生长开始1分钟后开始向设置有金属Fe的掺杂剂导入管以9.4×10-4atm流入HCl。使掺杂了Fe作为施主杂质的GaN膜成长为约0.4mm的厚度。Fe掺杂GaN晶体层的生长速率为1.6μm/min。
通过微分干涉显微镜对GaN膜的整个表面进行观察，确认了没有产生槽穴、裂纹等表面缺陷。
假设以与上述同样的生长条件使GaN膜生长至0.8mm左右的情况下，由于装置的构成部件的劣化引起的异常的掉落物等的影响，有时会在晶体表面产生槽穴。构成槽穴的晶面由于会以高浓度摄入氧、硅这样的显示导电性的施主杂质，因此可能会引发在晶体表面产生电阻率不同的部位的问题。另外，如果以高浓度掺杂补偿杂质，则GaN膜存在产生应力的倾向，且其会随着生长厚度越是变厚而越显著。积蓄在GaN膜中的应力可能引发位错、裂纹等缺陷。在本实施例中，可以认为，GaN膜(Fe掺杂GaN晶体层)的生长厚度限于约0.4mm是成功的。使生长厚度增厚的情况下，可以通过降低补偿杂质的掺杂浓度、装置的改善、制造条件的改善等应对而抑制上述的位错、裂纹等缺陷。
对于生长为约0.4mm厚度的GaN膜的面，不进行切片、而通过对表面(GaN膜的一侧)及背面(第二c面GaN晶片的一侧)分别进行磨削、抛光而进行精加工，制作了整体厚度为400μm、直径约为50mm的Fe掺杂GaN基板晶片。
得到的GaN基板晶片为具有再生长界面，且在N极性侧具有厚度100μm厚的第一区域(相当于第二c面GaN晶片)、在Ga极性侧具有厚度300μm厚的第二区域(相当于GaN膜)的双层基板。
通过SIMS对所制作的Fe掺杂GaN基板晶片的杂质浓度进行了测定的结果，Fe为6.4×1018atoms/cm3、Si为1.9×1016atoms/cm3、O为2.0×1016atoms/cm3、C为7.1×1015atoms/cm3。
在所制作的Fe掺杂GaN基板晶片的表面适当地选择5个部位，根据在阴极发光下在100μm×100μm的正方形区域内观察到的暗点个数求出各部位的位错密度，结果是约为2×106～3×106cm-2，与用于晶种的单晶GaN(0001)基板的位错密度等同。
基于双环法对电阻率的评价
通过双环法测定所制作的Fe掺杂GaN基板晶片的电阻率的结果，室温电阻率为7×1011Ωcm。
以上，结合具体的实施方式对本发明进行了说明，但各实施方式是作为例子而示出的，并不用于限定本发明的范围。本说明书中记载的各实施方式在不脱离发明主旨的范围内可以进行各种变形，并且，在能够实施的范围内，可以与结合其他实施方式进行了说明的特征加以组合。

Claims (41)

1.一种GaN基板晶片，其是发生了(0001)取向的GaN基板晶片，
该GaN基板晶片夹着再生长界面具有设置于N极性侧的第一区域、和设置于Ga极性侧的具有最小厚度的第二区域，其中，
该第二区域的最小厚度为20μm以上，
在该第二区域的至少一部分中，补偿杂质的总浓度为1×1017atoms/cm3以上。
2.根据权利要求1所述的GaN基板晶片，其中，
所述第一区域满足选自以下(a)～(c)中的一个以上条件：
(a)Si浓度为5×1016atoms/cm3以上；
(b)O浓度为3×1016atoms/cm3以下；
(c)H浓度为1×1017atoms/cm3以下。
3.根据权利要求1或2所述的GaN基板晶片，其中，
所述第一区域中，补偿杂质的总浓度低于施主杂质的总浓度。
4.根据权利要求1～3中任一项所述的GaN基板晶片，其中，
所述第一区域中，补偿杂质的总浓度小于1×1017atoms/cm3。
5.根据权利要求1～4中任一项所述的GaN基板晶片，其中，
所述第一区域中，除Si、O及H以外的杂质元素的浓度独立地为5×1015atoms/cm3以下。
6.根据权利要求1～5中任一项所述的GaN基板晶片，其满足选自以下(1)～(3)中的任意条件，
(1)具有50mm以上且55mm以下的直径和250μm以上且450μm以下的厚度，
(2)具有100mm以上且105mm以下的直径和350μm以上且750μm以下的厚度，
(3)具有150mm以上且155mm以下的直径和450μm以上且800μm以下的厚度。
7.根据权利要求1～6中任一项所述的GaN基板晶片，其中，
所述第二区域具有至少包含Ga极性侧的主面的主掺杂区域，并且，该主掺杂区域中补偿杂质的总浓度为1×1017atoms/cm3以上。
8.根据权利要求7所述的GaN基板晶片，其中，
所述主掺杂区域中补偿杂质的总浓度为1×1018atoms/cm3以上。
9.根据权利要求7或8所述的GaN基板晶片，其中，
所述主掺杂区域中，补偿杂质的总浓度为施主杂质的总浓度的2倍以上。
10.根据权利要求7～9中任一项所述的GaN基板晶片，其中，
所述主掺杂区域含有选自碳及过渡金属元素中的一种以上元素。
11.根据权利要求7～10中任一项所述的GaN基板晶片，其中，
所述主掺杂区域中以最高浓度含有的杂质为Fe、Mn或C。
12.根据权利要求7～11中任一项所述的GaN基板晶片，其中，
所述主掺杂区域为自GaN极性侧的主面起特定长度以内的区域，该特定长度为20μm以上。
13.根据权利要求7～12中任一项所述的GaN基板晶片，其中，
所述主掺杂区域中，沿c轴方向的补偿杂质的总浓度的变动在中央值起的±25％的范围内。
14.根据权利要求12或13所述的GaN基板晶片，其中，
所述特定长度大于50μm。
15.根据权利要求12～14中任一项所述的GaN基板晶片，其中，
所述特定长度为所述第二区域的最小厚度的50％以上。
16.根据权利要求1～15中任一项所述的GaN基板晶片，其中，
所述第二区域中补偿杂质的总浓度为5×1019atoms/cm3以下。
17.根据权利要求1～16中任一项所述的GaN基板晶片，其中，
所述第二区域的最小厚度为300μm以下。
18.根据权利要求1～17中任一项所述的GaN基板晶片，其中，
所述Ga极性侧的主面为平坦面。
19.根据权利要求18所述的GaN基板晶片，其中，
所述再生长界面相对于Ga极性侧的主面倾斜。
20.根据权利要求19所述的GaN基板晶片，其中，
所述第二区域中所述再生长界面发生了倾斜的方向上的一端与另一端之间的厚度差不超过200μm。
21.一种外延晶片，其具有：
权利要求1～20中任一项所述的GaN基板晶片、和
在该GaN基板晶片的Ga极性侧的主面上外延生长而成的氮化物半导体层。
22.一种外延晶片的制造方法，该方法具有：
准备权利要求1～20中任一项所述的GaN基板晶片的工序；和
使该GaN基板晶片的Ga极性侧的主面上生长出氮化物半导体层的工序。
23.一种氮化物半导体器件的制造方法，该方法具有：
准备权利要求1～20中任一项所述的GaN基板晶片的工序；
使该GaN基板晶片的Ga极性侧的主面上生长出氮化物半导体层而得到外延晶片的工序；以及
在该外延晶片的至少一部分将所述GaN基板晶片的所述第一区域除去的工序。
24.一种GaN基板晶片的制造方法，该方法具有：
在基板上通过HVPE使发生了(0001)取向的第二GaN厚膜生长后，通过将该第二GaN厚膜切片而得到第二c面GaN晶片的第二工序；和
在该第二c面GaN晶片上通过HVPE使发生了(0001)取向且厚度大于50μm的GaN膜生长的第三工序，
并且，该GaN膜设置有补偿杂质的总浓度为1×1017atoms/cm3以上的部分。
25.一种GaN基板晶片的制造方法，其是制造夹着再生长界面具有N极性侧的区域和Ga极性侧的区域的GaN基板晶片的方法，
该方法具有：
(i)在晶种晶片上通过HPVE使未经过有意掺杂的GaN所形成且发生了(0001)取向的第一GaN厚膜生长，并且对该第一GaN厚膜进行加工而得到至少1片第一c面GaN厚膜的第一工序；
(ii)在第一工序中得到的第一c面GaN晶片上通过HVPE使未经过有意掺杂的GaN所形成且发生了(0001)取向的第二GaN厚膜生长，并且从该第二GaN厚膜切片出第二c面GaN晶片的第二工序；以及，
(iii)在第二工序中得到的第二c面GaN晶片上通过HVPE使厚度大于50μm且发生了(0001)取向的GaN膜生长而得到层叠结构体的第三工序，
其中，在该第三工序中生长的GaN膜中，设置有补偿杂质的总浓度为1×1017atoms/cm3以上的部分。
26.根据权利要求25所述的GaN基板晶片的制造方法，其中，
所述GaN膜的厚度为300μm以下。
27.根据权利要求25或26所述的GaN基板晶片的制造方法，其中，
所述GaN基板晶片满足选自以下(1)～(3)中的任意条件，
(1)具有50mm以上且55mm以下的直径和250μm以上且450μm以下的厚度，
(2)具有100mm以上且105mm以下的直径和350μm以上且750μm以下的厚度，
(3)具有150mm以上且155mm以下的直径和450μm以上且800μm以下的厚度。
28.根据权利要求25～27中任一项所述的GaN基板晶片的制造方法，其中，
所述GaN膜具有c轴方向的区域长度为20μm以上、并且区域内的补偿杂质的总浓度为1×1017atoms/cm3以上的特定掺杂区域。
29.根据权利要求28所述的GaN基板晶片的制造方法，其中，
所述特定掺杂区域中补偿杂质的总浓度为1×1018atoms/cm3以上。
30.根据权利要求28或29所述的GaN基板晶片的制造方法，其中，
所述特定掺杂区域中，补偿杂质的总浓度为施主杂质的总浓度的2倍以上。
31.根据权利要求28～30中任一项所述的GaN基板晶片的制造方法，其中，
沿c轴方向的所述特定掺杂区域内的补偿杂质的总浓度的变动在中央值起的±25％的范围内。
32.根据权利要求28～31中任一项所述的GaN基板晶片的制造方法，其中，所述区域长度为所述GaN膜的厚度的50％以上。
33.根据权利要求28～32中任一项所述的GaN基板晶片的制造方法，其中，自所述特定掺杂区域的下端起到所述GaN膜与所述第二c面GaN晶片的界面为止的长度为1μm以上。
34.根据权利要求28～33中任一项所述的GaN基板晶片的制造方法，其中，所述特定掺杂区域含有选自碳及过渡金属元素中的一种以上元素。
35.根据权利要求28～34中任一项所述的GaN基板晶片的制造方法，其中，所述特定掺杂区域中以最高浓度含有的杂质为Fe、Mn或C。
36.根据权利要求24～35中任一项所述的GaN基板晶片的制造方法，其中，所述GaN膜中补偿杂质的总浓度为5×1019atoms/cm3以下。
37.根据权利要求24～36中任一项所述的GaN基板晶片的制造方法，其中，该方法在所述第三工序之后，具有将所述层叠结构体薄化的薄化工序。
38.根据权利要求37所述的GaN基板晶片的制造方法，其中，
所述GaN膜在所述薄化工序前后的厚度差为50μm以上。
39.根据权利要求37或38所述的GaN基板晶片的制造方法，其中，
所述GaN膜在所述薄化工序前后的厚度差为200μm以下。
40.根据权利要求37～39中任一项所述的GaN基板晶片的制造方法，其中，所述GaN基板晶片的晶向偏离方位与所述第二c面GaN晶片的晶向偏离方位不同。
41.根据权利要求24～40中任一项所述的GaN基板晶片的制造方法，其中，在所述第三工序中使所述GaN膜生长之前，具有使在所述第二工序中从所述第二GaN膜切片出的所述第二c面GaN晶片的Ga极性侧的主面平坦化的平坦化工序，进一步具有通过蚀刻使其粗糙化的粗糙化工序。
CN202080040339.8A 2019-05-30 2020-05-28 GaN基板晶片及其制造方法 Pending CN113906170A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2019-101184 2019-05-30
JP2019101184 2019-05-30
JP2019-113570 2019-06-19
JP2019113570 2019-06-19
PCT/JP2020/021133 WO2020241761A1 (ja) 2019-05-30 2020-05-28 ＧａＮ基板ウエハおよびその製造方法

Publications (1)

Publication Number Publication Date
CN113906170A true CN113906170A (zh) 2022-01-07

Family

ID=73551916

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080040339.8A Pending CN113906170A (zh) 2019-05-30 2020-05-28 GaN基板晶片及其制造方法

Country Status (7)

Country Link
US (1) US20220084820A1 (zh)
EP (1) EP3978658A4 (zh)
JP (1) JP7567786B2 (zh)
KR (1) KR20220014873A (zh)
CN (1) CN113906170A (zh)
TW (1) TW202113175A (zh)
WO (1) WO2020241761A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101194053A (zh) * 2005-08-25 2008-06-04 住友电气工业株式会社 制造GaxIn1－xN（0≤x≤1）晶体的方法、GaxIn1－xN（0≤x≤1）结晶衬底、制造GaN晶体的方法、GaN结晶衬底和产品
JP2013197357A (ja) * 2012-03-21 2013-09-30 Hitachi Cable Ltd 窒化物半導体デバイス及びその製造方法
JP2014118323A (ja) * 2012-12-17 2014-06-30 Mitsubishi Chemicals Corp 周期表第１３族金属窒化物半導体結晶の製造方法及び周期表第１３族金属窒化物半導体結晶
WO2015114732A1 (ja) * 2014-01-28 2015-08-06 株式会社サイオクス 半導体基板の製造方法
CN105917035A (zh) * 2014-01-17 2016-08-31 三菱化学株式会社 GaN基板、GaN基板的制造方法、GaN结晶的制造方法和半导体器件的制造方法
JP2018070405A (ja) * 2016-10-27 2018-05-10 株式会社サイオクス 半絶縁性結晶、ｎ型半導体結晶およびｐ型半導体結晶
WO2018230150A1 (ja) * 2017-06-15 2018-12-20 株式会社サイオクス 窒化物半導体積層物、半導体装置、窒化物半導体積層物の製造方法、窒化物半導体自立基板の製造方法および半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007023722A1 (ja) 2005-08-25 2007-03-01 Sumitomo Electric Industries, Ltd. ＧａxＩｎ1-xＮ（０≦ｘ≦１）結晶の製造方法、ＧａxＩｎ1-xＮ（０≦ｘ≦１）結晶基板、ＧａＮ結晶の製造方法、ＧａＮ結晶基板および製品
JP4720441B2 (ja) * 2005-11-02 2011-07-13 日立電線株式会社 青色発光ダイオード用ＧａＮ基板
US8435879B2 (en) * 2005-12-12 2013-05-07 Kyma Technologies, Inc. Method for making group III nitride articles
JP4386031B2 (ja) * 2005-12-26 2009-12-16 住友電気工業株式会社 半導体デバイスの製造方法および窒化ガリウム結晶基板の識別方法
JP2012232884A (ja) 2011-04-19 2012-11-29 Hitachi Cable Ltd 窒化物半導体基板及びその製造方法並びにそれを用いた素子
JP6714320B2 (ja) * 2014-03-18 2020-06-24 株式会社サイオクス １３族窒化物結晶の製造方法及び１３族窒化物結晶を有する積層体
JP6437736B2 (ja) * 2014-05-09 2018-12-12 古河機械金属株式会社 自立基板の製造方法および自立基板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101194053A (zh) * 2005-08-25 2008-06-04 住友电气工业株式会社 制造GaxIn1－xN（0≤x≤1）晶体的方法、GaxIn1－xN（0≤x≤1）结晶衬底、制造GaN晶体的方法、GaN结晶衬底和产品
JP2013197357A (ja) * 2012-03-21 2013-09-30 Hitachi Cable Ltd 窒化物半導体デバイス及びその製造方法
JP2014118323A (ja) * 2012-12-17 2014-06-30 Mitsubishi Chemicals Corp 周期表第１３族金属窒化物半導体結晶の製造方法及び周期表第１３族金属窒化物半導体結晶
CN105917035A (zh) * 2014-01-17 2016-08-31 三菱化学株式会社 GaN基板、GaN基板的制造方法、GaN结晶的制造方法和半导体器件的制造方法
WO2015114732A1 (ja) * 2014-01-28 2015-08-06 株式会社サイオクス 半導体基板の製造方法
JP2018070405A (ja) * 2016-10-27 2018-05-10 株式会社サイオクス 半絶縁性結晶、ｎ型半導体結晶およびｐ型半導体結晶
WO2018230150A1 (ja) * 2017-06-15 2018-12-20 株式会社サイオクス 窒化物半導体積層物、半導体装置、窒化物半導体積層物の製造方法、窒化物半導体自立基板の製造方法および半導体装置の製造方法

Also Published As

Publication number Publication date
EP3978658A1 (en) 2022-04-06
US20220084820A1 (en) 2022-03-17
JP7567786B2 (ja) 2024-10-16
TW202113175A (zh) 2021-04-01
KR20220014873A (ko) 2022-02-07
JPWO2020241761A1 (zh) 2020-12-03
WO2020241761A1 (ja) 2020-12-03
EP3978658A4 (en) 2022-07-27

Similar Documents

Publication Publication Date Title
KR100629558B1 (ko) ＧａＮ단결정기판 및 그 제조방법
CN101410950B (zh) 使用纳米结构柔性层和hvpe制造高质量化合物半导体材料的生长方法
TWI429797B (zh) 第 iii 族氮化物半導體結晶基板及半導體元件
KR101494122B1 (ko) 에피택셜 탄화 규소 단결정 기판 및 그 제조 방법
JP4645622B2 (ja) ＧａＮ結晶の成長方法
US20120112320A1 (en) Nitride semiconductor crystal and production process thereof
JP4714192B2 (ja) 窒化ガリウム結晶の成長方法、窒化ガリウム結晶基板、エピウエハの製造方法およびエピウエハ
US20130264606A1 (en) Group iii nitride semiconductor substrate and method for producing the same, and semiconductor light-emitting device and method for producing the same
WO2016136548A1 (ja) 窒化物半導体テンプレート及びその製造方法、並びにエピタキシャルウエハ
JP4915282B2 (ja) Ｉｉｉ族窒化物半導体成長用の下地基板およびｉｉｉ族窒化物半導体の成長方法
KR102523231B1 (ko) C 면 GaN 기판
US20230399770A1 (en) Group iii nitride crystal, group iii nitride semiconductor, group iii nitride substrate, and method for producing group iii nitride crystal
CN113692459B (zh) GaN基板晶片和GaN基板晶片的制造方法
CN113906170A (zh) GaN基板晶片及其制造方法
US20110244761A1 (en) Method of making conductive Group lll Nitride single crystal substrate
EP3978656A1 (en) Gan substrate wafer and method for manufacturing same
WO2024135744A1 (ja) ＧａＮ基板
JP2012006830A (ja) Ｉｉｉ族窒化物半導体成長用の下地基板およびｉｉｉ族窒化物半導体の成長方法
JP5110117B2 (ja) 窒化ガリウム結晶の成長方法、窒化ガリウム結晶基板、エピウエハの製造方法およびエピウエハ
TW202434766A (zh) 氮化鎵(GaN)基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination