JP2012232884A - 窒化物半導体基板及びその製造方法並びにそれを用いた素子 - Google Patents
窒化物半導体基板及びその製造方法並びにそれを用いた素子 Download PDFInfo
- Publication number
- JP2012232884A JP2012232884A JP2012044287A JP2012044287A JP2012232884A JP 2012232884 A JP2012232884 A JP 2012232884A JP 2012044287 A JP2012044287 A JP 2012044287A JP 2012044287 A JP2012044287 A JP 2012044287A JP 2012232884 A JP2012232884 A JP 2012232884A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nitride semiconductor
- substrate
- semiconductor substrate
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
【課題】クラックが入り難い高抵抗な窒化物半導体基板を提供する。
【解決手段】下地基板の表面に、第1の層Bと第2の層Fからなる窒化物半導体層1を形成し、その窒化物半導体層1を下地基板から分離して得られる直径40mm以上、厚さ200μm以上の自立した窒化物半導体基板10であって、第2の層Fは、その表面の面内の平均転位密度が1×103cm-2以上、1×108cm-2未満であると共に、電気抵抗率が0.02Ωcmより大きくなるように形成されており、第1の層Bは、第2の層Fよりも電気抵抗率が低くなるように形成されているものである。
【選択図】図1
【解決手段】下地基板の表面に、第1の層Bと第2の層Fからなる窒化物半導体層1を形成し、その窒化物半導体層1を下地基板から分離して得られる直径40mm以上、厚さ200μm以上の自立した窒化物半導体基板10であって、第2の層Fは、その表面の面内の平均転位密度が1×103cm-2以上、1×108cm-2未満であると共に、電気抵抗率が0.02Ωcmより大きくなるように形成されており、第1の層Bは、第2の層Fよりも電気抵抗率が低くなるように形成されているものである。
【選択図】図1
Description
本発明は、自立した窒化物半導体基板に係り、特に、電気抵抗率を高めた窒化物半導体基板及びその製造方法並びにそれを用いた素子に関する。
窒化ガリウム(GaN)、窒化インジウムガリウム(InGaN)、窒化ガリウムアルミニウム(GaAlN)などの窒化物系半導体材料は、禁制帯幅が大きく、バンド間遷移も直接遷移型であるため、短波長発光素子への適用が盛んに検討されている。また、電子の飽和ドリフト速度が大きいこと、ヘテロ接合による2次元キャリアガスの利用が可能なことなどから、電子素子への応用も期待されている。
窒化物半導体基板は、窒素の蒸気圧が非常に高いためにボート法や引き上げ法などに見られる融液からのバルク状結晶成長が極めて困難であり、高圧を印加することでV族元素の解離を抑止する必要があるが、この原理を利用したこれらの方法からは、極小さな基板しか得られていない。
この理由により、窒化物半導体基板の製造方法としては、一般にサファイア基板やシリコン基板あるいはガリウム砒素基板などの窒化物半導体とは異なる異種基板上に、主に気相成長法を用いて窒化物半導体層をヘテロエピタキシャル成長させた後、研磨やエッチングあるいは剥離などの手法を用いて異種基板を除去し、形成した窒化物半導体層のみを残すことで所謂「自立基板」を得ている。
このようにして自立基板を作製する具体的な方法としては、例えば特許文献1〜4に記載されているような方法が知られている。
また、異種基板を除去した後、残った窒化物半導体層からは1枚のみの自立基板を取得する場合もあるが、窒化物半導体層を厚くエピタキシャル成長させてスライスすることにより複数枚の自立基板を取得する場合もある(例えば、特許文献5参照)。
さらに得られた窒化物半導体自立基板を種結晶として、その上に厚くエピタキシャル成長させた窒化物半導体層をスライスすることにより、複数枚の自立基板を取得する場合もある。
本発明でいう自立基板とは、これらのうちいずれの場合も含むものである。
このような窒化物半導体自立基板の製造方法において、SiやGaAsなどと比べ、窒化物半導体基板は、元々格子定数の異なる異種基板から得られた窒化物半導体基板が一般的である。この異種基板上での窒化物半導体の成長においては、成長の過程で結晶が反るなどの応力が働き、結晶中に残留応力が残っているため、非常に脆い性質がある。このため、大型の(例えば、直径40mm以上、厚さ200μm以上の)窒化物半導体基板を製造しようとすると、結晶に働く応力が大きくなり、基板にクラックが入りやすくなるという問題があった。
さらに最近では、電子デバイス素子を小型化・高性能化すべく、窒化物半導体に不純物元素を添加して高抵抗化することが行われているが、母材と異なる原子が添加され格子定数が異なるために、不純物の回りに歪み場が生じ、結晶が硬化して、基板にクラックが入りやすくなるという問題がある。特に添加した不純物の濃度が高いほど、濃度の高い部分が厚いほど、クラックが発生しやすくなる。ここまでクラックが入りやすいのは、元々異種基板上から成長をスタートさせていて残留応力の大きい窒化物半導体基板に特有である。
本発明は上記課題を解決するためになされたものであり、クラックが入り難い高抵抗な窒化物半導体基板及びその製造方法並びにそれを用いた素子を提供することを目的とするものである。
上記目的を達成するために創案された本発明は、下地基板の表面に、第1の層と第2の層からなる窒化物半導体層を形成し、その窒化物半導体層を前記下地基板から分離して得られる直径40mm以上、厚さ200μm以上の自立した窒化物半導体基板であって、前記第2の層は、その表面の面内の平均転位密度が1×103cm-2以上、1×108cm-2未満であると共に、電気抵抗率が0.02Ωcmより大きくなるように形成されており、前記第1の層は、前記第2の層よりも電気抵抗率が低くなるように形成されている窒化物半導体基板である。
前記第2の層の不純物は、1×1015cm-3以上1×1020cm-3以下の少なくとも一種類以上の遷移金属原子を含むと良い。
前記第1の層は、遷移金属原子を1×1015cm-3未満含むと良い。
前記第2の層は、厚さが50μm以上であると良い。
また本発明は、下地基板の表面に、第1の層と第2の層からなる窒化物半導体層を形成し、その窒化物半導体層を前記下地基板から分離して得られる直径40mm以上、厚さ200μm以上の自立した窒化物半導体基板を製造する方法であって、前記第1の層を成長させた後、その第1の層の上に、前記第2の層を、成長速度200μm/h以上、成長温度900℃以上1100℃以下、V/III比6以下で形成する方法である。
前記窒化物半導体層を、ハイドライド気相成長法により形成すると良い。
また本発明は、上記いずれかの窒化物半導体基板を用いて作製した素子である。
本発明によれば、クラックが入り難い高抵抗な窒化物半導体基板を提供できる。
本発明者は、クラックが入り難い高抵抗な窒化物半導体基板を提供すべく、基板表面のクラックの発生頻度と、不純物元素の添加量(濃度)および平均転位密度との関係に着目し、鋭意研究を遂行した。
その結果、窒化物半導体基板を製造する際に、下地基板の表面に第1の層の窒化物半導体と第2の層の窒化物半導体を連続して形成し、形成した窒化物半導体層のうち、第2の層を、表面の面内の平均転位密度が所定の範囲内となるように形成すると共に不純物元素を添加して高抵抗化し、第1の層を、電気抵抗率が第2の層よりも低くなるように形成することで、クラックが入り難い高抵抗な窒化物半導体基板とできることを見出し、本発明に至った。
すなわち本発明に係る窒化物半導体基板は、下地基板の表面に、第1の層と第2の層からなる窒化物半導体層を形成し、その窒化物半導体層を下地基板から分離して得られ、第2の層は、その表面の面内の平均転位密度が1×103cm-2以上、1×108cm-2未満であると共に、電気抵抗率が0.02Ωcmより大きくなるように形成されており、第1の層は、第2の層よりも電気抵抗率が低くなるように形成されていることを特徴とする。
以下に、本発明の好適な実施の形態について図面を用いて説明する。
図1は、本実施の形態に係る窒化物半導体基板の断面構造を示す模式図である。
図1に示すように、窒化物半導体基板10は、第1の層Bの窒化物半導体2と第2の層Fの窒化物半導体3を連続成長させて形成した窒化物半導体層1からなる。
以下に、窒化物半導体基板10の詳細について説明する。
本実施の形態では窒化物半導体として、窒化ガリウム(GaN)、窒化インジウムガリウム(InGaN)、窒化ガリウムアルミニウム(GaAlN)などの窒化物系半導体材料を用いることができる。
窒化物半導体基板のサイズは直径40mm以上、厚さ200μm以上とされる。基板のサイズを直径40mm以上とすることで、1個当たりの電子デバイス素子の製造コストを低減することができ、また、厚さ200μm以上とすることで、基板のハンドリングを容易にすることができる。
窒化物半導体基板の表面、すなわち、第2の層の表面は、面内の平均転位密度が1×103cm-2以上、1×108cm-2未満となるように形成される。
窒化物半導体材料中に存在する転位は、不純物元素を添加した際に、クラックの発生を緩和する働きがあり、平均転位密度が低すぎると基板の脆性破壊が急激に進みクラックが発生しやすい。このため、転位は平均転位密度1×103cm-2以上で存在していることが望ましい。逆に転位密度が高すぎると、第2の層の表面に形成する素子の特性を悪化させてしまうため、平均転位密度は1×108cm-2未満とすることが望ましい。なお表面の面内の平均転位密度は、例えば、走査型電子顕微鏡を用いて得たカソードルミネッセンス像中のダークスポットの数を計測し、その数を計測領域の面積で除することにより求めることができる。
第2の層の窒化物半導体は、電気抵抗率が0.02Ωcmよりも大きくなるように形成される。これは、高抵抗の窒化物半導体基板として望まれる値であり、本発明では電気抵抗率を窒化物半導体に添加する不純物元素の濃度により制御できる。
本実施の形態では、第2の層の窒化物半導体の不純物は、1×1015cm-3以上1×1020cm-3以下の少なくとも一種以上の遷移金属原子を含むようにされる。これにより、第2の層の電気抵抗率を0.02Ωcmより大きくし、高抵抗な窒化物半導体基板とすることができる。窒化物半導体に添加する遷移金属原子としては、例えば、Fe,Ni,Mo,Ti,Mnなどが挙げられる。
また、第2の層は、その厚さを50μm以上とすることが望ましい。第2の層の厚さを50μm以上とすることで、高抵抗な窒化物半導体基板に求められる電子デバイス素子用の基板としての特性を満足することができる。なお、第2の層の厚さは、その上に形成する電子デバイスの特性に影響を与えない程度に薄くすることが、クラックの発生を抑制する観点から望ましい。
第1の層の窒化物半導体は、第2の層よりも電気抵抗率が低くなるように形成される。つまり、本実施の形態に係る第1の層の窒化物半導体は、1×1015cm-3未満の遷移金属原子を含み、電気抵抗率が第2の層よりも低くなるように形成される。高抵抗の窒化物半導体基板を使用する電子デバイス素子は、デバイスを形成する表面側の層のみが高抵抗であればよい。裏面側の層はバックラップされる層であり、また、窒化物半導体基板の全厚に亘って不純物元素を添加するとクラックが発生し易くなることから、裏面側には高抵抗化するための不純物元素を余計に添加しない方がよい。
第1の層の厚さは、窒化物半導体基板の全厚がハンドリングしやすい目的厚さ(200μm以上)となるようにされ、例えば150μm以上の厚さとされる。
また裏面側(すなわち、第1の層の窒化物半導体)は、クラックを抑制するため意図的な不純物の導入を避けることが望ましいが、特に高抵抗にする必要はないため、窒化物半導体層の成長方向に対して斜めのファセット面を出すようにして形成してもよい。
次に、本実施の形態に係る窒化物半導体基板の製造方法について説明する。ここでは、図2に示すように、自立した窒化物半導体基板をボイド形成剥離法(Void Assisted Separation method;VAS法)により形成する方法について説明する。
VAS法では、窒化物半導体層1の形成に先立ち、先ず、窒化物半導体層1を形成するための下地基板4を製造する。この下地基板4は、例えばサファイアC面基板5上に有機金属気相成長法(Metal Organic Vapor Phase Epitaxy;MOVPE法)によりアンドープ窒化物半導体層を成長し、そのアンドープ窒化物半導体層上に金属層を蒸着し、これをNH3とH2の混合ガス雰囲気で熱処理を施すことにより、サブミクロンの微細な穴を高密度に有する穴形成金属層7と、窒化物半導体の一部がエッチングされた高密度の空隙を有するボイド形成窒化物半導体層6と、を形成して製造される。
次に、図2(a)に示すように、下地基板4上に例えばハイドライド気相成長法(Hydride Vapor Phase Epitaxy;HVPE法)を用いて、第1の層Bの窒化物半導体2と、第2の層Fの窒化物半導体3を連続して成長させる。このとき、窒化物半導体に不純物を添加する場合には、Cp2Fe(フェロセン)などの有機金属ガスを使用したり、III族元素のボートに純金属を浮かべてIII族元素と共に遷移金属原子を下地基板4上に供給したりすることができる。
詳細については後述するが、第1の層Bの窒化物半導体2は、第2の層Fの窒化物半導体3の、表面の面内の平均転位密度が1×103cm-2以上、1×108cm-2未満の範囲となるような層厚に形成される。
また、第2の層Fの窒化物半導体3の層厚は、その後の研削工程を施した後に、50μm以上の厚さが残るような層厚(例えば、約100μm厚)に形成される。
これら第1及び第2の層B,Fの窒化物半導体2,3を連続成長して形成した窒化物半導体層1は、図2(b)に示すように、成長後のHVPE炉内での冷却過程において、下地基板4/窒化物半導体層1間に発生した熱応力により、下地基板4から自然に分離する。
その後、図2(c)に示すように、下地基板4から分離した窒化物半導体層1の表面および裏面の微小な凹凸(図中、破線で囲った層)を研削して平滑化することで、窒化物半導体基板10が得られる。
以下に、これら第1及び第2の層B,Fの窒化物半導体2,3を製造する際の製造条件について更に詳しく説明する。
第1の層Bの窒化物半導体2は、通常のVAS法の成長条件により形成される。すなわち、HVPE炉内にセットした下地基板4を1100℃程度に加熱した状態で、原料ガスをV/III比が例えば12となるように供給し、下地基板4の穴形成金属層7上に窒化物半導体を三次元の島状に成長させた後、原料ガスをV/III比が例えば6となるように供給し、横方向への成長によって窒化物半導体同士を結合させ平坦化することにより、第1の層Bの窒化物半導体2が形成される。
なお、第1の層Bの窒化物半導体2には、目的とする基板の特性に応じて、1×1015cm-3未満の遷移金属原子を添加してもよい。
ここで、第1の層Bの窒化物半導体2の層厚は、その上に成長する第2の層Fの窒化物半導体3の、表面の面内の平均転位密度が1×103cm-2以上、1×108cm-2未満の範囲となるように、下地基板に用いた基板や、成長させる窒化物半導体の特性、成長方法に応じて調整される。
本発明では、第1の層Bの窒化物半導体2の層厚を調整することで、その上に成長させる第2の層Fの窒化物半導体3内の平均転位密度を制御することができる。第1の層Bの窒化物半導体2は、異種基板である下地基板4のサファイアC面基板5と窒化物半導体との格子ミスフィットから発生したミスフィット転位を引き継いで成長している。この格子ミスフィットの影響は、下地基板4から離れるほど小さくなるので、下地基板4から離れた部分での窒化物半導体内では、平均転位密度が小さくなる。
つまり、第1の層Bの窒化物半導体2の層厚を調整することで、その上に成長させる第2の層Fの窒化物半導体3内の平均転位密度を制御できる。例えば、サファイアC面基板を用いてGaNからなる窒化物半導体層をVAS法により成長させる場合、第1の層Bの窒化物半導体2を層厚150μm〜5mm程度とすることで、第2の層Fの窒化物半導体3の、表面の面内の平均転位密度を1×103cm-2以上、1×108cm-2未満の範囲とすることができる。
このようにして第1の層Bの窒化物半導体2を成長させた後、第2の層Fの窒化物半導体3を連続して成長させる。
ここで、第2の層Fの窒化物半導体3を成長させる際には、窒化物半導体に不純物元素を添加すると共に、上記した通常の成長条件よりも、成長速度を速くし、成長温度を下げ、原料ガスのV/III比を下げて成長させる。
HVPE成長装置など、窒化物半導体基板10を製造するための装置には、炉内に石英などを使用しているため、窒化物半導体にSiやOが混入し、N型半導体になりやすい。混入する混入元素の量のみを低減して、窒化物半導体の高抵抗化が実現できれば最良であるが、そのような基板は未だ実現されておらず、単にドーピングをしないだけでは不十分である。よって、高抵抗の窒化物半導体基板10を製造するためには、窒化物半導体に不純物元素(遷移金属原子)を添加して高抵抗化する必要がある。
そこで、第2の層Fの窒化物半導体3を成長させる際に、窒化物半導体の原料ガスと共に、窒化物半導体の電気抵抗率を制御するための不純物元素を有する不純物ガスを供給する。不純物元素としては、少なくとも一種類以上の遷移金属原子(Fe,Ni,Mo,Ti,Mnなど)を用いる。
不純物ガスの供給量は、第2の層Fの窒化物半導体3の電気抵抗率を0.02Ωcmより大きくすべく、第2の層Fの窒化物半導体3に含まれる遷移金属原子(不純物)の濃度が1×1015cm-3以上1×1020cm-3以下の範囲となるように、原料ガスの供給量に合わせて調節される。
さらに本発明では、第2の層Fの窒化物半導体3を成長させる際に、HVPE炉からのSiやOの混入量を少なくできる成長条件で成長させることで、最低限の不純物元素(遷移金属原子)を添加して高抵抗の窒化物半導体基板10を製造するようにした。
このSiやOの混入量を低減できる条件について、本発明者が鋭意検討した結果、上記した通常の成長条件よりも、成長速度を速くする(例えば、原料ガスの供給流量を大きくする)こと、成長温度(基板温度)を下げること、原料ガスのV/III比を下げることが、製造装置の炉体からの混入元素の混入量を低く抑えるのに有効であることを見出した。具体的には、成長速度200μm/h以上、成長温度900℃以上1100℃以下、V/III比6以下の条件で、第2の層Fの窒化物半導体3を形成すると、SiやOの混入量を低減でき、窒化物半導体を高抵抗化するために必要な不純物元素の添加量を少なくし、結果的に、クラックの発生を抑制することができる。
このような製造条件で、第2の層Fの窒化物半導体3を成長させる。第2の層Fの窒化物半導体3の厚さは、その後の研削工程後に、電子デバイス素子用の基板として求められる、50μm以上の厚さが残るように、例えば100μm程度の厚さとされる。
以上要するに、本発明では窒化物半導体基板に不純物元素を添加して高抵抗化する際に、下地基板上に第1及び第2の層の窒化物半導体を連続して成長し、第2の層は、その表面の面内の転位密度が所定の範囲内となるように形成し、第1の層は、電気抵抗率が第2の層よりも低くなるように形成している。
これにより、窒化物半導体基板の電気抵抗率を0.02Ωcm超に高抵抗化しても、不純物元素の添加による基板の脆化を転位により緩和することができるので、クラックの発生を抑制しつつ、電子デバイス素子用として好適な高抵抗の窒化物半導体基板を提供することができる。
また本発明では従来よりもクラックの発生を飛躍的に抑制できるため、窒化物半導体基板の歩留まりが向上し、結果的に安価な高抵抗窒化物半導体基板と、それを用いた電子デバイス素子を提供することが可能になる。
さらに本発明では、大型の窒化物半導体基板を製造する際にもクラックの発生を抑制できるので、窒化物半導体基板及びそれを用いた素子の製造コストを更に低減することができる。
本発明は上記実施の形態に限られず、種々の変更が可能である。
例えば、第1及び第2の層の窒化物半導体間に、不純物元素の添加量が徐々に変化する遷移層を設け、窒化物半導体間に急峻な界面が存在することによる特性の劣化を低減させても良い。
また、サファイアC面基板の代わりに、SiやGaAs、SiCを用いて製造した下地基板を使用することも可能である。
さらには、窒化物半導体層を形成する下地基板として、同じく窒化物半導体からなる同種基板を用いるなどしてもよい。
以下に、本発明の実施例及び比較例を説明する。ここでは図2に示したように、VAS法を用いてGaN基板を作製した。
(第2の層の成長条件の影響)
GaN基板におけるクラックの発生の有無と電気抵抗率に対して、第2の層の成長条件が与える影響を評価するために、第1の層の製造条件を同一として実施例及び比較例のGaN基板を作製した。
GaN基板におけるクラックの発生の有無と電気抵抗率に対して、第2の層の成長条件が与える影響を評価するために、第1の層の製造条件を同一として実施例及び比較例のGaN基板を作製した。
以下に、GaN基板の製造方法について説明する。
先ず、直径2インチのサファイアC面基板上に、MOVPE法により、トリメチルガリウム(TMG)とNH3を原料として、アンドープGaN層を300nmの厚さに成長させた。
次に、このアンドープGaN層の上に、Ti薄膜を20nmの厚さに蒸着し、これを電気炉に入れて、20%のNH3と80%のH2の混合ガスの雰囲気中、1050℃で20分間熱処理を施した。その結果、アンドープGaN層の一部がエッチングされて高密度の空隙が生じてボイド形成GaN層に変化すると共に、Ti薄膜が窒化されて表面にサブミクロンの微細な穴が高密度に形成された。ここまで作製された基板を下地基板と呼ぶことにする。
この下地基板をHVPE炉にセットし、HVPE成長を行った。Gaメタルのボートは900℃に加熱し、基板側は1000℃とし、キャリアガスとして水素と窒素の混合ガスを用いた。原料ガスとしてHClガスとGaを反応させてGaClを生成させ、同時にアンモニアガスを供給し、第1の層の窒化物半導体、第2の層の窒化物半導体を連続して成長した。
第2の層を成長する際には、成長条件(不純物元素の種類、濃度、成長温度、成長速度、V/III比)を変化させ、電気抵抗率を制御するための不純物元素を添加しながら成長を行った。不純物元素の添加は、Feは、有機金属であるCp2Fe(フェロセン)によって添加した。その他の遷移金属は、Gaメタルボートに金属を浮かべ、HClガスを流して、ガリウムと同時に供給した。
GaN層の成長終了後、HVPE装置を冷却する過程で、GaN層は穴形成マスク層を境にサファイアの下地基板から自然に剥離し、GaNからなる自立した窒化物半導体層が得られた。このようにして作製したGaN層を研削装置に移送した。
GaN層を研削装置で450μm厚さになるまで研削し、表面、裏面ともに平坦にした。次いで研磨装置に移送し、ダイヤモンド研磨剤を用いて磨いた後、ポリッシュにて鏡面化させ、最終的に400μm厚さの平坦な自立GaN基板を得た。
その後、得られたGaN基板についてSIMS分析(Secondary Ion Mass Spectroscopy;二次イオン質量分析)を行い、表面側の層(第2の層)の不純物濃度の測定を行った。
また、GaN基板の外観を走査型電子顕微鏡により観察し、クラックの発生の有無を評価すると共に、電気抵抗率(Ωcm)を測定した。
作製したGaN基板における、第2の層の窒化物半導体に添加した不純物、不純物濃度、成長温度、成長速度、V/III比と、そのGaN基板の外観および電気抵抗率の評価結果を表1に示す。
表1に示す実施例1〜13、比較例1〜6より、第2の層の窒化物半導体を、不純物元素の濃度1×1015cm-3以上1×1020cm-3以下、成長速度200μm/h以上、成長温度900℃以上1100℃以下、V/III比6以下で成長することにより、電気抵抗率が0.02Ωcmより大きい高抵抗のGaN基板を、クラックを発生させることなく製造できることが分かる。
各実施例、比較例のGaN基板について詳述する。
成長温度を850〜1150℃で変化させ、その他の成長条件を同一とした実施例1〜3および比較例1,2の結果から、成長温度を900〜1100℃の範囲とすることで、クラックを発生させることなく高抵抗GaN基板を製造できることが分かる。また本発明では、第2の層の成長温度を低くするほど、作製したGaN基板の電気抵抗率が大きくできることがわかる。
実施例2に対して不純物濃度を低下させた実施例4のGaN基板では、不純物濃度の低下に応じて電気抵抗率が低下しており、不純物濃度を変化させることで電気抵抗率を調節できることが分かる。
実施例2に対して成長速度を低下させた実施例5および比較例3のGaN基板では、成長速度100μm/hとした比較例3の電気抵抗率が0.02Ωcm以下となったことから、成長速度を200μm/h以上として第2の層を成長させることで、高抵抗のGaN基板とできることがわかる。
また、V/III比を10とした比較例4のGaN基板においても、電気抵抗率が0.02Ωcm以下となり、高抵抗のGaN基板を製造するためには、V/III比を6以下とする必要があることが分かる。
次に、実施例2に対してV/III比を2に低下させた実施例6,7のGaN基板では、電気抵抗率が1000Ωcm以上となり、V/III比を低下させることで電気抵抗率を高めることが可能であることが分かる。また、製造条件が同一である実施例6,7は略同一の電気抵抗率を示し、この結果から、本発明では再現性よく高抵抗のGaN基板を製造できることが分かる。
実施例6,7のGaN基板に対し、不純物元素をFeからNi,Mo,Ti,Mnに変え、その不純物濃度を上記の範囲内で調整して作製した実施例8〜11のGaN基板においても、実施例6,7と同様に、クラックを発生させることなく高抵抗のGaN基板を作製でき、高抵抗のGaN基板を製造する際に、不純物元素として種々の遷移金属原子を使用できることが分かる。
さらに、実施例6,7に対して不純物濃度を0〜5×1020cm-3と変化させてGaN基板を作製した実施例12,13、比較例5,6の結果より、クラックを発生させることなく電気抵抗率が0.02Ωcmより大きい高抵抗GaN基板を製造するためには、添加する不純物元素(遷移金属原子)の濃度を1×1015cm-3以上1×1020cm-3以下とする必要があることが分かる。
(表面の平均密度の影響)
上記の実施例6と同じ製造条件を用いて、第1の層の層厚を1.0〜10.0mmの範囲で変化させてGaN基板を作製し、GaN基板におけるクラックの発生の有無および電気抵抗率と、第1の層の層厚と、第2の層の表面の平均転位密度と、の関係について評価した。
上記の実施例6と同じ製造条件を用いて、第1の層の層厚を1.0〜10.0mmの範囲で変化させてGaN基板を作製し、GaN基板におけるクラックの発生の有無および電気抵抗率と、第1の層の層厚と、第2の層の表面の平均転位密度と、の関係について評価した。
GaN基板を作製する際に、まず、実施例6と同様の条件で下地基板を作製した。
この下地基板に、実施例6と同様の条件でHVPE炉内で第1の層の窒化物半導体を成長させ、この際、成長時間を変化させることで、第1の層の厚さを1.0〜10.0mmの範囲で変化させた。
第1の層の成長後に、第2の層の窒化物半導体を、実施例6に使用した成長条件で連続して成長させた。
成長終了後、得られた自立GaN層を、実施例6と同様の手順で研磨し、厚さ400μmの平坦な自立GaN基板を得た。
その後、得られたGaN基板に対して走査型電子顕微鏡による外観の観察、抵抗率の測定を行った。
また、GaN基板の表面から走査型電子顕微鏡を用いて得たカソードルミネッセンス像中のダークスポットの数を計測し、その数を計測層の面積で除することにより、表面の面内の平均転位密度を求めた。
作製したGaN基板における、第1の層の窒化物半導体の厚さと、そのGaN基板の表面(第2の層の表面)の面内の平均転位密度、外観、および電気抵抗率の評価結果を表2に示す。
表2に示すように、第1の層の厚さを5.0mm以下とした実施例14〜16では、表面の面内の転位密度が1×103〜1×106cm-2となり、クラックを発生させることなく、高抵抗のGaN基板を作製できたことが分かる。
第1の層の厚さを10.0mmとした比較例7では、表面の面内の平均転位密度が1×102cm-2となり、表面にクラックが発生した。
これらの結果より、表面の平均転位密度が1×103cm-2以上となるような条件で製造することにより、不純物元素を添加して高抵抗化しつつ、クラックの発生のないGaN基板を作製できることが分かる。また、表面の平均転位密度は、第1の層の厚さにより調節できることが分かる。
なお、上記の実施例ではサファイア基板からVAS法により製造した下地基板を用いたが、本発明はその限りではなく、下地基板はSiやGaAs、SiC、GaNなどから製造されたものでもよく、窒化物半導体層の製造方法もHVPE法に限らない。
また、窒化物半導体基板を用いてデバイス素子を作製する際には、デバイスを形成する表面から一定以上の厚さ(50μm以上)の高抵抗層があれば十分であり、それ以上厚くするのは、窒化物半導体基板のハンドリングし易さのためである。クラックの発生を抑止できる効果が達成されればよいので、層全体が不純物添加されているよりも、少しでも不純物量が少ない方がよい。したがって裏面(第1の層)の電気特性は気にすることなく、結晶成長時に割れにくいように、不純物量を調整すればよい。
さらに、上記の実施例では、直径が2インチである自立した窒化物半導体基板の例を説明したが、窒化物半導体基板の直径は、製造時に用いる下地基板(種結晶基板)の直径に依存し、大口径の下地基板を用いることで、それに伴い大口径の自立した窒化物半導体基板を得ることができる。
例えば、直径6インチ(152.4mm)のサファイア基板が市販されているので、このサファイア基板を用いて直径6インチの自立した窒化物半導体基板を製造することができる。
さらに、上記の実施例では、直径が2インチである自立した窒化物半導体基板の例を説明したが、窒化物半導体基板の直径は、製造時に用いる下地基板(種結晶基板)の直径に依存し、大口径の下地基板を用いることで、それに伴い大口径の自立した窒化物半導体基板を得ることができる。
例えば、直径6インチ(152.4mm)のサファイア基板が市販されているので、このサファイア基板を用いて直径6インチの自立した窒化物半導体基板を製造することができる。
1 窒化物半導体層
2 (第1の層の)窒化物半導体
3 (第2の層の)窒化物半導体
10 窒化物半導体基板
B 第1の層
F 第2の層
2 (第1の層の)窒化物半導体
3 (第2の層の)窒化物半導体
10 窒化物半導体基板
B 第1の層
F 第2の層
Claims (7)
- 下地基板の表面に、第1の層と第2の層からなる窒化物半導体層を形成し、その窒化物半導体層を前記下地基板から分離して得られる直径40mm以上、厚さ200μm以上の自立した窒化物半導体基板であって、
前記第2の層は、その表面の面内の平均転位密度が1×103cm-2以上、1×108cm-2未満であると共に、電気抵抗率が0.02Ωcmより大きくなるように形成されており、
前記第1の層は、前記第2の層よりも電気抵抗率が低くなるように形成されていることを特徴とする窒化物半導体基板。 - 前記第2の層の不純物は、1×1015cm-3以上1×1020cm-3以下の少なくとも一種類以上の遷移金属原子を含む請求項1記載の窒化物半導体基板。
- 前記第1の層は、遷移金属原子を1×1015cm-3未満含む請求項2記載の窒化物半導体基板。
- 前記第2の層は、厚さが50μm以上である請求項1〜3いずれか記載の窒化物半導体基板。
- 下地基板の表面に、第1の層と第2の層からなる窒化物半導体層を形成し、その窒化物半導体層を前記下地基板から分離して得られる直径40mm以上、厚さ200μm以上の自立した窒化物半導体基板を製造する方法であって、
前記第1の層を成長させた後、その第1の層の上に、前記第2の層を、成長速度200μm/h以上、成長温度900℃以上1100℃以下、V/III比6以下で形成することを特徴とする窒化物半導体基板の製造方法。 - 前記窒化物半導体層を、ハイドライド気相成長法により形成する請求項5記載の窒化物半導体基板の製造方法。
- 請求項1〜4いずれかの窒化物半導体基板を用いて作製した素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012044287A JP2012232884A (ja) | 2011-04-19 | 2012-02-29 | 窒化物半導体基板及びその製造方法並びにそれを用いた素子 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011092948 | 2011-04-19 | ||
JP2011092948 | 2011-04-19 | ||
JP2012044287A JP2012232884A (ja) | 2011-04-19 | 2012-02-29 | 窒化物半導体基板及びその製造方法並びにそれを用いた素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012232884A true JP2012232884A (ja) | 2012-11-29 |
Family
ID=47433602
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012044287A Pending JP2012232884A (ja) | 2011-04-19 | 2012-02-29 | 窒化物半導体基板及びその製造方法並びにそれを用いた素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012232884A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2018097102A1 (ja) * | 2016-11-25 | 2019-10-17 | 国立大学法人大阪大学 | 窒化物半導体基板とその製造方法および半導体デバイス |
WO2020241761A1 (ja) | 2019-05-30 | 2020-12-03 | 三菱ケミカル株式会社 | GaN基板ウエハおよびその製造方法 |
-
2012
- 2012-02-29 JP JP2012044287A patent/JP2012232884A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2018097102A1 (ja) * | 2016-11-25 | 2019-10-17 | 国立大学法人大阪大学 | 窒化物半導体基板とその製造方法および半導体デバイス |
US11133435B2 (en) | 2016-11-25 | 2021-09-28 | Osaka University | Nitride semiconductor substrate, manufacturing method therefor, and semiconductor device |
WO2020241761A1 (ja) | 2019-05-30 | 2020-12-03 | 三菱ケミカル株式会社 | GaN基板ウエハおよびその製造方法 |
KR20220014873A (ko) | 2019-05-30 | 2022-02-07 | 미쯔비시 케미컬 주식회사 | GaN 기판 웨이퍼 및 그 제조 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5520056B2 (ja) | 中間層構造を有する窒化物半導体構造、及び中間層構造を有する窒化物半導体構造を製造する方法 | |
JP4954298B2 (ja) | 中間層構造を有する厚い窒化物半導体構造、及び厚い窒化物半導体構造を製造する方法 | |
JP4696935B2 (ja) | Iii−v族窒化物系半導体基板及びiii−v族窒化物系発光素子 | |
JP4581490B2 (ja) | Iii−v族窒化物系半導体自立基板の製造方法、及びiii−v族窒化物系半導体の製造方法 | |
JP4529846B2 (ja) | Iii−v族窒化物系半導体基板及びその製造方法 | |
US8202793B2 (en) | Inclusion-free uniform semi-insulating group III nitride substrates and methods for making same | |
US9343525B2 (en) | Aluminum nitride substrate and group-III nitride laminate | |
JP6742477B2 (ja) | エピタキシャル炭化珪素単結晶ウエハの製造方法及びエピタキシャル炭化珪素単結晶ウエハ | |
KR20180016585A (ko) | 에피택셜 탄화규소 단결정 웨이퍼의 제조 방법 | |
JP2007519591A5 (ja) | ||
JP2011119761A (ja) | Iii−v族窒化物系半導体基板 | |
JP2005350315A (ja) | Iii−v族窒化物系半導体自立基板及びその製造方法並びにiii−v族窒化物系半導体 | |
WO2020158571A1 (ja) | 窒化物半導体基板、積層構造体、および窒化物半導体基板の製造方法 | |
CN108369901B (zh) | SiC外延晶片的制造方法 | |
JP5120285B2 (ja) | Iii−v族窒化物系半導体自立基板の製造方法 | |
JP5045955B2 (ja) | Iii族窒化物半導体自立基板 | |
JP2009023853A (ja) | Iii−v族窒化物系半導体基板及びその製造方法、並びにiii−v族窒化物系半導体デバイス | |
JP2012232884A (ja) | 窒化物半導体基板及びその製造方法並びにそれを用いた素子 | |
JP2015151291A (ja) | 窒化物半導体自立基板及びその製造方法並びに半導体デバイス | |
WO2020203541A1 (ja) | GaN基板ウエハおよびGaN基板ウエハの製造方法 | |
JP6527667B2 (ja) | 窒化物半導体基板の製造方法 | |
WO2020241761A1 (ja) | GaN基板ウエハおよびその製造方法 | |
JP2018203587A (ja) | 窒化物半導体基板の製造方法および窒化物半導体基板 | |
JP5743928B2 (ja) | 窒化ガリウム系半導体エピタキシャルウェハ及びその製造方法 | |
JP2024042982A (ja) | 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20130614 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20131202 |