JP2018203587A - 窒化物半導体基板の製造方法および窒化物半導体基板 - Google Patents

Abstract

【課題】ＩＩＩ族窒化物半導体層の結晶性が向上した窒化物半導体基板の製造方法を提供する。【解決手段】本発明の窒化物半導体基板１００の製造方法は、シリコンウェーハ１０上にダイヤモンド層１２を形成する第１工程と、第１工程の後に、シリコンウェーハ１０を薄膜化する第２工程と、前記薄膜化により残ったシリコン部分を炭化処理して単結晶ＳｉＣ層１４とする第３工程と、単結晶ＳｉＣ層１４のダイヤモンド層１２が形成されていない側の表面上にＧａＮ層１６等のＩＩＩ族窒化物半導体層を形成する第４工程と、を有することを特徴とする。【選択図】図１

Description

本発明は、窒化物半導体基板の製造方法および窒化物半導体基板に関する。

窒化ガリウム（ＧａＮ）に代表されるＩＩＩ族窒化物半導体は、バンドギャップが大きいため、他の半導体では得ることが困難な波長域を有する発光素子として用いられ、発光ダイオード等のデバイスに応用されている。ところが、ＩＩＩ族窒化物半導体を用いたデバイスでは、動作中に熱が発生することによってデバイス特性が劣化するという問題がある。この対策として、ダイヤモンド基板は放熱性が高いことから、ダイヤモンド基板上にＩＩＩ族窒化物半導体層を形成することによって、発生した熱をダイヤモンド基板に放熱させる方法があるが、ダイヤモンド基板とＩＩＩ族窒化物半導体層との間の結晶格子の不整合のため、ダイヤモンド基板上にＩＩＩ族窒化物半導体層を形成するのは困難である。

特許文献１には、ダイヤモンド層とＩＩＩ族窒化物半導体層との間の結晶格子の不整合をなくすために、以下の手順によって、ダイヤモンド層とＩＩＩ族窒化物半導体層との間にＳｉＣ層を備える窒化物半導体基板を作製する方法が記載されている。まず、シリコンウェーハ上にＳｉＣ層を形成する。次に、ＳｉＣ層上にダイヤモンド層を形成する。次に、シリコンウェーハを除去し、ＳｉＣ層を露出させ、このＳｉＣ層上に直接ＩＩＩ族窒化物半導体層を形成する。

特開２００６−３０６７１９号公報

近年、発光ダイオード等のデバイス特性をさらに向上させるために、デバイスが形成されるＩＩＩ族窒化物半導体層の結晶性をさらに向上させることが求められている。特許文献１では、ダイヤモンド層とＩＩＩ族窒化物半導体層との間の結晶格子の不整合をなくすことによって、ＩＩＩ族窒化物半導体層の結晶性を高めるために、上記の手順によって窒化物半導体基板を作製している。しかしながら、特許文献１では、ＳｉＣ層の形成方法が記載されておらず、またＳｉＣ層の結晶構造は、単結晶、多結晶、または非晶質のいずれでもよいとしており、ＳｉＣ層の結晶構造がＩＩＩ族窒化物半導体層の結晶性に及ぼす影響については明らかにされていない。

そこで、本発明者らは、シリコンウェーハ上にＳｉＣ層を形成する方法として一般的な方法である堆積法を用いて窒化物半導体基板を作製することを試みた。すると、結晶格子の不整合をなくすためにシリコンウェーハ上にＳｉＣ層を形成しただけでは、ＩＩＩ族窒化物半導体層の結晶性が近年求められる結晶性として十分ではないことを知見した。以下では、図３を参照して、この知見を得るに至った実験を説明する。ここで、堆積法としては化学蒸着（ＣＶＤ：chemical vapor deposition）法を一般的な条件で使用し、ＩＩＩ族窒化物半導体層としてＧａＮ層を形成した。

まず、シリコンウェーハ１０上にＣＶＤ法によりＳｉＣ層１８を形成した（図３（Ａ），（Ｂ））。次に、ＳｉＣ層１８上にプラズマＣＶＤ法によりダイヤモンド層１２を形成した（図３（Ｂ），（Ｃ））。次に、図３（Ｃ），（Ｄ）に示すように、シリコンウェーハ１０とダイヤモンド層１２の上下を反転させた後に、シリコン部分を研削および研磨して除去して、ＳｉＣ層１８を露出させた（図３（Ｄ），（Ｅ））。次に、ＳｉＣ層１８のダイヤモンド層１２が形成されていない側の表面上に有機金属気相成長（ＭＯＶＰＥ：Metal-Organic Vapor Phase Epitaxy）法によりＧａＮ層１６を形成した（図３（Ｅ），（Ｆ））。このような手順により窒化物半導体基板３００を作製すると、ＧａＮ層１６の結晶性が近年求められる結晶性として十分ではないことがわかった。

そこで本発明は、上記課題に鑑み、ＩＩＩ族窒化物半導体層の結晶性が向上した窒化物半導体基板の製造方法および窒化物半導体基板を提供することを目的とする。

本発明者らは、上記課題を解決すべく鋭意検討したところ、堆積法によりシリコンウェーハ上にＳｉＣ層を形成すると、ＳｉＣ層の結晶構造は完全な単結晶とはならず、これに起因してＩＩＩ族窒化物半導体層の結晶性が悪化することがわかった。そして、本発明者らがさらなる検討を進めたところ、堆積法ではなく炭化処理によってＳｉＣ層を形成すれば、単結晶構造を有するＳｉＣ層が得られ、その結果、ＩＩＩ族窒化物半導体層の結晶性が向上することを知見した。

本発明は、上記知見に基づいて完成されたものであり、その要旨構成は以下のとおりである。
（１）シリコンウェーハ上にダイヤモンド層を形成する第１工程と、
前記第１工程の後に、前記シリコンウェーハを薄膜化する第２工程と、
前記薄膜化により残ったシリコン部分を炭化処理して単結晶ＳｉＣ層とする第３工程と、
前記単結晶ＳｉＣ層の前記ダイヤモンド層が形成されていない側の表面上にＩＩＩ族窒化物半導体層を形成する第４工程と、
を有することを特徴とする窒化物半導体基板の製造方法。

（２）シリコンウェーハを炭化処理して、前記シリコンウェーハの表層部を単結晶ＳｉＣ層とする第１工程と、
前記単結晶ＳｉＣ層上にダイヤモンド層を形成する第２工程と、
前記第２工程の後、前記炭化処理により残ったシリコン部分を除去する第３工程と、
前記第３工程の後、前記単結晶ＳｉＣ層の前記ダイヤモンド層が形成されていない側の表面上にＩＩＩ族窒化物半導体層を形成する第４工程と、
を有することを特徴とする窒化物半導体基板の製造方法。

（３）前記シリコンウェーハの酸素濃度が５×１０^１７ａｔｏｍｓ／ｃｍ^３以下である、上記（１）または（２）に記載の窒化物半導体基板の製造方法。

（４）前記シリコンウェーハの抵抗率が１０００Ω・ｃｍ以上である、上記（１）〜（３）のいずれか一つに記載の窒化物半導体基板の製造方法。

（５）前記シリコンウェーハの面方位が（１００）である、上記（１）〜（４）のいずれか一つに記載の窒化物半導体基板の製造方法。

（６）前記シリコンウェーハが転位クラスター及びＣＯＰを含まないシリコンウェーハである、上記（１）〜（５）のいずれか一つに記載の窒化物半導体基板の製造方法。

（７）前記ダイヤモンド層の厚さが５０μｍ以上５ｍｍ以下である、上記（１）〜（６）のいずれか一つに記載の窒化物半導体基板の製造方法。

（８）前記単結晶ＳｉＣ層の厚さが５ｎｍ以上１００ｎｍ以下である、上記（１）〜（７）のいずれか一つに記載の窒化物半導体基板の製造方法。

（９）前記ダイヤモンド層を形成する時にキャリアガスとして酸素を用いない、上記（１）〜（８）のいずれか一つに記載の窒化物半導体基板の製造方法。

（１０）前記ＩＩＩ族窒化物半導体層がＧａＮ層である、上記（１）〜（９）のいずれか一つに記載の窒化物半導体基板の製造方法。

（１１）ダイヤモンド層と、単結晶ＳｉＣ層と、ＩＩＩ族窒化物半導体層とをこの順で備える窒化物半導体基板であって、
カソードルミネッセンス法で評価した前記ＩＩＩ族窒化物半導体層の欠陥密度が１×１０^６個／ｃｍ^２以下であることを特徴とする窒化物半導体基板。

（１２）カソードルミネッセンス法で評価した前記ＩＩＩ族窒化物半導体層の欠陥密度が５×１０^５個／ｃｍ^２以下である、上記（１１）に記載の窒化物半導体基板。

（１３）前記ダイヤモンド層、前記単結晶ＳｉＣ層、及び前記ＩＩＩ族窒化物半導体層の酸素濃度が、いずれも５×１０^１７ａｔｏｍｓ／ｃｍ^３以下である、上記（１１）または（１２）に記載の窒化物半導体基板。

（１４）前記ダイヤモンド層および前記単結晶ＳｉＣ層の抵抗率が１０００Ω・ｃｍ以上である、上記（１１）〜（１３）のいずれか一つに記載の窒化物半導体基板。

（１５）前記ダイヤモンド層の厚さが５０μｍ以上５ｍｍ以下である、上記（１１）〜（１４）のいずれか一つに記載の窒化物半導体基板。

（１６）前記単結晶ＳｉＣ層の厚さが５ｎｍ以上１００ｎｍ以下である、上記（１１）〜（１５）のいずれか一つに記載の窒化物半導体基板。

（１７）前記ＩＩＩ族窒化物半導体層がＧａＮ層である、上記（１１）〜（１６）のいずれか一つに記載の窒化物半導体基板。

本発明によれば、ＩＩＩ族窒化物半導体層の結晶性が向上した窒化物半導体基板を得ることができる。

本発明の第１の実施形態による窒化物半導体基板１００の製造方法を説明する模式断面図である。 本発明の第２の実施形態による窒化物半導体基板２００の製造方法を説明する模式断面図である。 比較例１，２による窒化物半導体基板３００の製造方法を説明する模式断面図である。 固液界面における温度勾配に対する引き上げ速度の比と単結晶シリコンインゴットの縦断面における欠陥分布を示す図である。

以下、図面を参照しつつ本発明の実施形態を詳細に説明する。なお、各実施形態において同一の構成要素には原則として同一の参照番号を付して、再度の説明を省略する。また、図１〜図３では説明の便宜上、実際の厚さの割合とは異なり、シリコンウェーハ１０に対して、ダイヤモンド層１２、単結晶ＳｉＣ層１４、ＧａＮ層１６の厚さを誇張して示す。

（窒化物半導体基板の製造方法）
本発明の窒化物半導体基板の製造方法の第１の実施形態を図１に、第２の実施形態を図２に示す。第１及び第２の実施形態とも、ＩＩＩ族窒化物半導体層としてＧａＮ層を形成した。

（第１の実施形態）
図１を参照して、本発明の第１の実施形態による窒化物半導体基板１００の製造方法を説明する。まず、第１工程では、シリコンウェーハ１０上にダイヤモンド層１２を形成する（図１（Ａ），（Ｂ））。次に、図１（Ｂ），（Ｃ）に示すように、シリコンウェーハ１０とダイヤモンド層１２の上下を反転させた後に、第２工程では、シリコンウェーハ１０を薄膜化する（図１（Ｃ），（Ｄ））。次に、第３工程では、薄膜化により残ったシリコン部分を炭化処理して単結晶ＳｉＣ層１４とする（図１（Ｄ），（Ｅ））。次に、第４工程では、単結晶ＳｉＣ層１４のダイヤモンド層１２が形成されていない側の表面上にＧａＮ層１６を形成する（図１（Ｅ），（Ｆ））。このようにして得られた窒化物半導体基板１００は、ダイヤモンド層１２と、単結晶ＳｉＣ層１４と、ＧａＮ層１６とをこの順で備える（図１（Ｆ））。

以下では、本実施形態における第１工程〜第４工程を詳細に説明する。

（第１工程：ダイヤモンド層の形成）
図１（Ａ），（Ｂ）を参照して、第１工程では、シリコンウェーハ１０上にダイヤモンド層１２を形成する。ここで、シリコンウェーハ１０上にダイヤモンド層１２を成長させるには、予めシリコンウェーハ１０の表面にダイヤモンドの成長核を形成しておく必要がある。

ダイヤモンドの成長核の形成方法としては、任意または公知の方法を用いることができ、例えば、傷付け法や種付け法や塗布法等を用いることができる。傷付け法では、平均粒径が０．０１〜１μｍのダイヤモンド砥粒でシリコンウェーハ１０の表面に微小な傷を付けることにより、この微小な傷を成長核の発生起点とする。種付け法では、平均粒径が０．０１〜１μｍの超微粒のダイヤモンド粉末をシリコンウェーハ１０の表面に付着させることにより、付着したダイヤモンド粉末を成長核とする。塗布法では、平均粒径が１〜１０ｎｍのナノダイヤモンドを含有する水溶液を公知のスピンコート法により、シリコンウェーハ１０の表面に塗布した後に、シリコンウェーハ１０に５０〜１００℃、１〜２０分のべーク処理を施す。これにより、シリコンウェーハ１０の表面に成長核が形成される。ここで、「平均粒径」とは、ＪＩＳ ８８１９−２に従って算出されたものであり、公知のレーザー回折式粒度分布測定装置によって測定された粒度分布が正規分布に従うと仮定して算出した平均粒子径を意味する。

続いて、表面にダイヤモンドの成長核が形成されたシリコンウェーハ１０上に、ＣＶＤ法により一般的な条件でダイヤモンド層１２を形成する。ＣＶＤ法として、プラズマＣＶＤ法および熱フィラメントＣＶＤ法等を用いることができる。

プラズマＣＶＤ法を用いる場合、例えば、水素をキャリアガスとして、メタン等のソースガスをチャンバー内に導入し、基板温度を７００〜１３００℃として、ダイヤモンド層１２をエピタキシャル成長させる。ダイヤモンド層１２の厚さの均一性を向上させる観点からは、ＣＶＤ法としてマイクロ波プラズマＣＶＤ法を用いることが好ましい。マイクロ波プラズマＣＶＤ法とは、プラズマチャンバー内でメタン等のソースガスをマイクロ波によって分解してプラズマ化し、これを加熱したシリコンウェーハ１０上に導くことにより、ダイヤモンド層１２を成長させる方法である。プラズマ密度を安定化させることによってダイヤモンド層１２の厚さの均一性を向上させる観点から、プラズマチャンバー内の圧力、マイクロ波の出力、及び基板温度を以下のように設定することが好ましい。プラズマチャンバー内の圧力は、１０〜１０００Ｔｏｒｒとすることが好ましく、８０〜３００Ｔｏｒｒとすることがより好ましい。マイクロ波の出力は、０．１ｋ〜１００ｋＷとすることが好ましく、１ｋ〜１０ｋＷとすることがより好ましい。基板温度は、７００〜１３００℃とすることが好ましく、９００〜１２００℃とすることがより好ましい。

熱フィラメントＣＶＤ法を用いる場合、タングステン、タンタル、レニウム、モリブデン、イリジウム等からなるフィラメントを用いて、フィラメント温度を１９００〜２３００℃程度とし、メタン等の炭化水素系のソースガスから炭素ラジカルを生成する。この炭素ラジカルを加熱したシリコンウェーハ１０上に導くことにより、ダイヤモンド層１２を成長させる。熱フィラメントＣＶＤ法によれば、容易に大口径の窒化物半導体基板を得ることができる。炭素ラジカルを安定化させることによってダイヤモンド層１２の厚さの均一性を向上させる観点から、チャンバー内の圧力、フィラメントとシリコンウェーハ１０との距離、及び基板温度を以下のように設定することが好ましい。チャンバー内の圧力は、１０〜１０００Ｔｏｒｒとすることが好ましい。フィラメントとシリコンウェーハ１０との距離は５〜２０ｍｍとすることが好ましい。基板温度は７００〜１３００℃とすることが好ましい。

ダイヤモンド層１２の厚さは、５０μｍ以上５ｍｍ以下とすることが好ましい。５０μｍ以上であれば、ダイヤモンド層を形成したウェーハをハンドリングすることができ、５ｍｍ以下であれば、ＧａＮ層を１０μｍ以上堆積した膜厚仕様に対応することができるからである。また、ダイヤモンド層１２の剥がれを抑制する観点から、ダイヤモンド層１２の形成時にはキャリアガスとして酸素を用いないことが好ましい。

（第２工程：シリコンウェーハの薄膜化）
図１（Ｂ）〜（Ｄ）を参照して、シリコンウェーハ１０とダイヤモンド層１２の上下を反転させた後に、第２工程では、シリコンウェーハ１０を研削および研磨して薄膜化する。ここで、薄膜化により残すシリコンウェーハの厚さは、第３工程で得られる所望の単結晶ＳｉＣ層１４の厚さと等しくなるように設定することが好ましく、５ｎｍ以上１００ｎｍ以下とすることが好ましい。なお、この理由については後述する。また、研削および研磨には、任意または公知の方法を好適に用いることができ、例えばバックグラインド法によりシリコンウェーハを研削した後に、化学機械研磨（ＣＭＰ：chemical mechanical polishing）法によって研磨する方法が挙げられる。

（第３工程：炭化処理）
図１（Ｄ），（Ｅ）を参照して、第３工程では、第２工程の薄膜化により残ったシリコン部分をメタンガス雰囲気中で炭化処理して単結晶ＳｉＣ層１４に改質させる。炭化処理時の基板温度は９００〜１３００℃（とすることが好ましく、炭化処理の時間は１〜１００分とすることが好ましい。このような条件で炭化処理を行えば、厚さ５〜１００ｎｍで残したシリコン部分を全て単結晶ＳｉＣ層に改質させることができる。５ｎｍ以上であれば、シリコン部分を炭化処理する過程において、単結晶ＳｉＣ層１４がシリコンウェーハ１０に与える膜応力を低減することができ、１００ｎｍ以下であれば、単結晶ＳｉＣ層１４とダイヤモンド層１２との間の格子定数差に起因する単結晶ＳｉＣ層１４内の結晶の歪みを低減することができる。

本実施形態の特徴的部分は、堆積法ではなく炭化処理によって単結晶ＳｉＣ層１４を形成する第３工程であり、以下ではその技術的意義を説明する。図３（Ａ），（Ｂ）に示すように、堆積法によってシリコンウェーハ１０上に単結晶ＳｉＣ層を形成しようとしても、ＳｉとＳｉＣとの格子定数差に起因してＳｉＣ層１８の格子が乱れ、ＳｉＣ層１８の結晶構造は完全には単結晶とならない。そして、図３（Ｅ），（Ｆ）に示すように、このようなＳｉＣ層１８上にＧａＮ層１６を形成すると、ＧａＮ層１６は、ＳｉＣ層１８の結晶性の乱れの影響を受けて、その結晶性が悪化する。一方で、図１（Ｄ），（Ｅ）に示す炭化処理では、メタン等の雰囲気にシリコンウェーハ１０を曝すことで、ダイヤモンド構造を有するＳｉ原子の一部がＣ原子に置換されるだけであり、この時にＳｉＣ層の格子の乱れは生じない。そのため、得られるＳｉＣ層は、３Ｃ‐ＳｉＣの結晶構造を有する単結晶ＳｉＣ層１４となる。そして、図１（Ｅ），（Ｆ）に示すように、このような３Ｃ‐ＳｉＣの結晶構造を有する単結晶ＳｉＣ層１４上にＧａＮ層１６を形成すると、ＧａＮ層１６の結晶性が向上する。

（第４工程：ＧａＮ層の形成）
図１（Ｅ），（Ｆ）を参照して、第４工程では、単結晶ＳｉＣ層１４上に任意または公知のＭＯＶＰＥ法によりＧａＮ層１６を形成する。例えば、水素をキャリアガスとして、トリメチルガリウム（ＴＭＧ）とアンモニア（ＮＨ_３）のソースガスをチャンバー内に導入し、基板温度を１０００〜１３００℃として、ＧａＮ層１６をエピタキシャル成長させることができる。ＧａＮ層１６の厚さは、窒化物半導体基板１００の用途を考慮して適宜設定することができ、５μｍ以上１００μｍ以下とすることが好ましい。

以下では、本実施形態によって得られる付加的な効果を説明する。本実施形態では、結晶ＳｉＣ層１４を形成した直後にＧａＮ層１６を形成している。従って、単結晶ＳｉＣ層１４を形成する工程（第３工程）の後であって、ＧａＮ層１６を形成する工程（第４工程）の前に、ダイヤモンド層１２を形成する工程が含まれず、ダイヤモンド層１２の形成は既に第１工程で行われている。そのため、本実施形態における単結晶ＳｉＣ層１４は、ダイヤモンド層１２を形成する際に必要となる長時間の熱処理に伴う熱負荷や不純物混入の影響を受けない。従って、ＧａＮ層１６を形成する際のＳｉＣ層１４の結晶性は、第３工程で得られる３Ｃ‐ＳｉＣの単結晶構造を高度に維持しており、結果としてＧａＮ層１８の結晶性がさらに向上する。

（第２の実施形態）
図２を参照して、本発明の第２の実施形態による窒化物半導体基板２００の製造方法を説明する。まず、第１工程では、シリコンウェーハ１０を炭化処理して、シリコンウェーハ１０の表層部を単結晶ＳｉＣ層１４とする（図２（Ａ），（Ｂ））。次に、第２工程では、単結晶ＳｉＣ層１４上にダイヤモンド層１２を形成する（図２（Ｂ），（Ｃ））。次に、図２（Ｃ），（Ｄ）に示すように、シリコンウェーハ１０とダイヤモンド層１２の上下を反転させた後に、第３工程では、第１工程の炭化処理により残ったシリコン部分を除去して単結晶ＳｉＣ層１４を露出させる（図２（Ｄ），（Ｅ））。次に、第４工程では、単結晶ＳｉＣ層１４のダイヤモンド層１２が形成されていない側の表面上にＧａＮ層１６を形成する（図２（Ｅ），（Ｆ））。このようにして得られた窒化物半導体基板２００は、ダイヤモンド層１２と、単結晶ＳｉＣ層１４と、ＧａＮ層１６とをこの順で備える（図２（Ｆ））。

以下では、本実施形態における第１工程〜第４工程を詳細に説明する。

（第１工程：炭化処理）
図２（Ａ），（Ｂ）を参照して、第１工程では、シリコンウェーハ１０を炭化処理して、シリコンウェーハ１０の表層部を単結晶ＳｉＣ層１４に改質させる。炭化処理の方法および作用効果については、第１の実施形態の説明を援用する。

（第２工程：ダイヤモンド層の形成）
図２（Ｂ），（Ｃ）を参照して、第２工程では、単結晶ＳｉＣ層１４上にダイヤモンド層１２を形成する。ダイヤモンド層１２の厚さは、５０μｍ以上５ｍｍ以下とすることが好ましい。本実施形態では、シリコンウェーハ１０上ではなく、単結晶ＳｉＣ層１４上にダイヤモンド層１２を形成するので、第１の実施形態とは異なりダイヤモンドの成長核を予め形成しておく必要はない。なお、これ以外の点については、第１の実施形態におけるダイヤモンド層の形成方法に関する説明を援用する。

（第３工程：シリコンウェーハの除去）
図２（Ｃ）〜（Ｅ）を参照して、シリコンウェーハ１０とダイヤモンド層１２の上下を反転させた後に、第３工程では、第１工程の炭化処理により残ったシリコン部分を除去して単結晶ＳｉＣ層を露出させる。本実施形態では、第３工程より前に、すなわち第１工程において、シリコンウェーハ１０の表層部を単結晶ＳｉＣ層１４に改質させている。そのため、炭化処理されず残存しているシリコン部分と単結晶ＳｉＣ層１４との抵抗率の違いを利用することにより、炭化処理されず残存しているシリコン部分を容易に除去することができる。具体的には、バックグラインド法によりシリコンウェーハ１０の厚さの９割程度を研削した後に、公知の抵抗モニターを搭載したＣＭＰ装置を用いて、抵抗の変動およびシリコン部分の厚さをモニターしながらさらに追い込み研削および研磨を行うことによって、炭化処理されず残存しているシリコン部分を容易に除去することができる。

（第４工程：ＧａＮ層の形成）
図２（Ｅ），（Ｆ）を参照して、第４工程では、単結晶ＳｉＣ層１４上にＧａＮ層１６を形成する。ＧａＮ層１６の厚さは、５μｍ以上１００μｍ以下とすることが好ましい。なお、ＧａＮ層の形成方法については第１の実施形態の説明を援用する。

（シリコンウェーハ）
第１及び第２の実施形態におけるシリコンウェーハ１０としては、シリコン単結晶からなる単結晶シリコンウェーハを用いることができる。単結晶シリコンウェーハは、チョクラルスキー法（ＣＺ法）や浮遊帯域溶融法（ＦＺ法）により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。

シリコンウェーハ１０の酸素濃度は、５×１０^１７ａｔｏｍｓ／ｃｍ^３以下とすることが好ましい。このような低酸素のシリコンウェーハを用いると、窒化物半導体基板１００，２００の製造過程で、シリコンウェーハ１０中の酸素が単結晶ＳｉＣ層１４を介してＧａＮ層１６に外方拡散するのを抑制することができる。これにより、酸素がＧａＮ層１６中でドナー化することによって生じる抵抗変動が抑制される。そのため、デバイス形成工程でＧａＮ層１６に形成されるｐｎ接合間の、ＧａＮ層１６内でのリーク電流が抑制される。

シリコンウェーハ１０の抵抗率は、１０００Ω・ｃｍ以上とすることが好ましい。このような高抵抗のシリコンウェーハは、ボロンやリン等のキャリアとなる不純物が少ないので、窒化物半導体基板１００，２００の製造過程で、これらの不純物がダイヤモンド層１２や単結晶ＳｉＣ層１４に外方拡散するのが抑制される。そのため、デバイス形成工程でＧａＮ層１６に形成されるｐｎ接合間の、ダイヤモンド層１２や単結晶ＳｉＣ層１４を介したリーク電流が抑制される。

シリコンウェーハ１０の面方位は、（１００）とすることが好ましい。炭化処理により３Ｃ‐ＳｉＣの結晶構造を有する単結晶ＳｉＣ層を容易に形成することができるからである。

ＧａＮ層１６の結晶性を向上させる観点から、シリコンウェーハ１０は、転位クラスターおよび空孔凝集欠陥（ＣＯＰ：Crystal Originated Particle）を含まないシリコンウェーハとすることが好ましい。以下では、図４を参照して、転位クラスター及びＣＯＰを含まないシリコンウェーハの作製方法を説明する。

シリコンウェーハの素材である単結晶シリコンインゴットの製造方法として代表的なものの１つとして、ＣＺ法を挙げることができる。ＣＺ法による単結晶シリコンインゴットの製造では、石英ルツボ内に供給されたシリコン融液に種結晶を浸漬し、石英ルツボおよび種結晶を回転させながら種結晶を引き上げることにより、種結晶の下方に単結晶シリコンインゴットが育成される。こうして育成された単結晶シリコンインゴットには、デバイス形成工程で問題となる様々の種類のＧｒｏｗｎ−ｉｎ欠陥が生じることが知られている。その代表的なものは、低速な引き上げ条件での育成により格子間シリコンが優勢な領域（以下、「Ｉ領域」ともいう）に発生する転位クラスター、および高速な引き上げ条件での育成により空孔が優勢な領域（以下、「Ｖ領域」ともいう）に発生するＣＯＰである。また、Ｉ領域とＶ領域との境界付近には酸化誘起積層欠陥（ＯＳＦ：Oxidation induced Stacking Fault）と呼ばれるリング状に分布する欠陥が存在する。育成された単結晶シリコンインゴットにおけるこれらの欠陥の分布は、２つの要因、すなわち、結晶の引き上げ速度Ｖと固液界面の温度勾配Ｇに依存することが知られている。図４は、固液界面における温度勾配Ｇに対する引き上げ速度Ｖの比Ｖ／Ｇと単結晶シリコンインゴットを構成する結晶領域との関係を示す図である。

図４に示すように、単結晶シリコンインゴットは、Ｖ／Ｇが大きい場合には、ＣＯＰが検出される結晶領域であるＣＯＰ発生領域３１に支配され、Ｖ／Ｇが小さくなると、特定の酸化熱処理を施すとリング状のＯＳＦ領域として顕在化するＯＳＦ潜在核領域３２が形成され、このＯＳＦ領域３２ではＣＯＰは検出されない。また、高速引き上げ条件で育成した単結晶シリコンインゴットから採取されたシリコンウェーハは、ウェーハの多くをＣＯＰ発生領域３１が占めるため、結晶径方向のほぼ全域に亘ってＣＯＰが発生することになる。また、ＯＳＦ潜在核領域３２の内側には、酸素の析出が起きやすくＣＯＰが検出されない結晶領域である酸素析出促進領域（以下、「Ｐｖ（１）領域」ともいう）３３が形成される。

Ｖ／Ｇを小さくしていくと、ＯＳＦ潜在核領域３２の外側には、酸素析出物が存在しＣＯＰが検出されない結晶領域である酸素析出促進領域（以下、「Ｐｖ（２）領域」ともいう）３４が形成される。引き続き、Ｖ／Ｇを小さくしていくと、酸素の析出が起きにくくＣＯＰが検出されない結晶領域である酸素析出抑制領域（以下、「Ｐｉ領域」ともいう）３５が形成され、転位クラスターが検出される結晶領域である転位クラスター領域３６が形成される。

引き上げ速度に応じてこのような欠陥分布を示す単結晶シリコンインゴットから採取されるシリコンウェーハにおいて、ＣＯＰ発生領域３１および転位クラスター領域３６以外の結晶領域は、一般的には欠陥のない無欠陥領域と見なされる結晶領域であり、これらの結晶領域からなる単結晶シリコンインゴットから採取されるシリコンウェーハは、転位クラスター及びＣＯＰを含まないシリコンウェーハとなる。そこで、第１及び第２の実施形態においては、ＣＯＰ発生領域３１および転位クラスター領域３６以外の結晶領域、すなわち、ＯＳＦ潜在核領域３２、Ｐｖ（１）領域３３、Ｐｖ（２）領域３４、および酸素析出抑制領域（Ｐｉ領域）３５の結晶領域のいずれか、あるいはそれらの組み合わせからなる単結晶シリコンインゴットから採取されるシリコンウェーハを使用することが好ましい。

ここで、本明細書における「ＣＯＰを含まないシリコンウェーハ」とは、以下に説明する観察評価によってＣＯＰが検出されないシリコンウェーハを意味する。すなわち、まず、ＣＺ法により育成された単結晶シリコンインゴットから切り出し加工されたシリコンウェーハに対して、ＳＣ−１洗浄（すなわち、アンモニア水と過酸化水素水と超純水とを１：１：１５で混合した混合液による洗浄）を行い、洗浄後のシリコンウェーハ表面を、表面欠陥検査装置としてＫＬＡ−Ｔｅｎｃｈｏｒ社製：Ｓｕｒｆｓｃａｎ ＳＰ−２を用いて観察評価し、表面ピットと推定される輝点欠陥（ＬＰＤ：Light Point Defect）を特定する。その際、観察モードはＯｂｌｉｑｕｅモード（斜め入射モード）とし、表面ピットの推定は、Ｗｉｄｅ Ｎａｒｒｏｗチャンネルの検出サイズ比に基づいて行うものとする。こうして特定されたＬＰＤに対して、原子間力顕微鏡（ＡＦＭ：Atomic ForceMicroscope）を用いて、ＣＯＰか否かを評価する。

一方、転位クラスターは、過剰な格子間シリコンの凝集体として形成される１０μｍ程度の欠陥（転位ループ）であり、目視観察することが可能である。本明細書における「転位クラスターを含まないシリコンウェーハ」とは、シリコンウェーハにセコエッチングなどのエッチング処理を施したり、Ｃｕデコレーションして、転位クラスターが目視で確認されないシリコンウェーハを意味する。

以上、第１及び第２の実施形態を例にして本発明の窒化物半導体基板の製造方法を説明したが、本発明の窒化物半導体基板の製造方法は、上記実施形態に限定されず、例えば以下のような変更を適宜加えることができる。

第１及び第２実施形態では、単結晶ＳｉＣ層１４上に直接ＧａＮ層１６を形成したが、単結晶ＳｉＣ層１４とＧａＮ層１６との格子定数の差を緩衝することによってＧａＮ層１６の結晶性をさらに向上させる観点から、単結晶ＳｉＣ層１４とＧａＮ層１６との間にバッファ層を設けてもよい。バッファ層としては、ＡｌＮ層やＡｌＧａＮ層等が挙げられる。なお、バッファ層の形成方法については、任意または公知の方法を用いることができ、例えばＣＶＤ法を用いることができる。

また、ＩＩＩ族窒化物半導体層は、ＧａＮ層に限られず、ＡｌＮ層、ＢＮ層、ＡｌＧａＮ層、ＩｎＮ層等であってもよい。なお、ＡｌＮ層、ＢＮ層、ＡｌＧａＮ層、ＩｎＮ層等は、ＧａＮ層と同様に、任意または公知のＭＯＶＰＥ法により一般的な条件で形成することができる。

（窒化物半導体基板）
図１（Ｆ）及び図２（Ｆ）を参照して、上記製造方法によって得られる窒化物半導体基板１００，２００について説明する。窒化物半導体基板１００，２００は、ともにダイヤモンド層１２と、単結晶ＳｉＣ層１４と、ＧａＮ層１６とをこの順で備える。窒化物半導体基板１００，２００によれば、ＧａＮ層１６の結晶性を向上させることができる。図１（Ｆ）に示す窒化物半導体基板１００では、カソードルミネッセンス法で評価したＧａＮ層１６の欠陥密度が５×１０^５個／ｃｍ^２以下となっており、図２（Ｆ）に示す窒化物半導体基板２００では、カソードルミネッセンス法で評価したＧａＮ層１６の欠陥密度が１×１０^６個／ｃｍ^２以下となっている。

本明細書におけるカソードルミネッセンス法による評価は以下の定義に従う。照射する電子線としては、加速電圧：０．０５〜３０ｋＶ、波長：２００〜１６００ｎｍの照射条件を採用することが望ましい。この条件の範囲内で、ＧａＮ層（０．１ｃｍ×０．１ｃｍの領域）に電子線を照射することによって、サイズ１００ｎｍ以上の欠陥が存在する箇所を黒点として観測する。そして、黒点として観測された箇所の数を測定領域の面積で除することにより欠陥密度を算出する。

ダイヤモンド層１２の厚さは５０μｍ以上５ｍｍ以下であることが好ましく、単結晶ＳｉＣ層１４の厚さは５ｎｍ以上１００ｎｍ以下であることが好ましく、ＧａＮ層１６の厚さは５μｍ以上１００μｍ以下であることが好ましい。また、ダイヤモンド層１２、単結晶ＳｉＣ層１４、ＧａＮ層１６の酸素濃度は、いずれも５×１０^１７ａｔｏｍ／ｃｍ^３以下であることが好ましい。また、ダイヤモンド層１２、単結晶ＳｉＣ層１４の抵抗率は、いずれも１０００Ω・ｃｍ以上であることが好ましい。これらの理由については、既述の説明を援用する。

以上、窒化物半導体基板１００，２００を例にして本発明の窒化物半導体基板を説明したが、本発明の窒化物半導体基板は、上記実施形態に限定されず、例えば以下のような変更を適宜加えることができる。

窒化物半導体基板１００，２００は、単結晶ＳｉＣ層１４上に直接ＧａＮ層１６を備えるが、単結晶ＳｉＣ層１４とＧａＮ層１６との間にＡｌＮ層やＡｌＧａＮ層等のバッファ層を備えてもよい。また、ＩＩＩ族窒化物半導体層は、ＧａＮ層１６に限られず、ＡｌＮ層、ＢＮ層、ＡｌＧａＮ層、ＩｎＮ層等であってもよい。これらの理由については、既述の説明を援用する。

（実験１）
実験１では、以下に説明する方法に従って、発明例１，２及び比較例１の窒化物半導体基板をそれぞれ３枚ずつ作製し、カソードルミネッセンス評価を行った。

（発明例１）
図１（Ａ）〜（Ｆ）に示す工程を経て、発明例１の窒化物半導体基板を作製した。

まず、図４中のＣＯＰ発生領域３１および転位クラスター領域３６を含まないようにＶ／Ｇの値を公知の方法で制御して、転位クラスターおよびＣＯＰを含まないシリコンウェーハを切り出し、直径が２００ｍｍ、厚さが５ｍｍ、面方位が（１００）、抵抗率が１０００Ω・ｃｍ、酸素濃度（ASTM F121-1979）が５．０×１０^１７ａｔｏｍｓ／ｃｍ^３であるシリコンウェーハを用意した（図１（Ａ））。

次に、平均粒径が４ｎｍのナノダイヤモンドを含有する水溶液をスピンコート法により、シリコンウェーハの表面に塗布した後、８０℃、３分のべーク処理を行って、シリコンウェーハの表面にダイヤモンドの成長核を形成した。その後、水素をキャリアガス、メタンをソースガスとして、既述のマイクロ波プラズマＣＶＤ法を用いて、シリコンウェーハ上に厚さ１５０μｍのダイヤモンド層を成長させた（図１（Ｂ））。ダイヤモンド層の成長では、プラズマチャンバー内の圧力を１３５Ｔｏｒｒ、マイクロ波の出力を５ｋＷ、基板温度を１０５０℃、エピタキシャル成長時間を２０時間とし、キャリアガスとして酸素を用いなかった。

次に、既述のバックグラインド法およびＣＭＰ法を用いて、シリコンウェーハを研削および研磨して薄膜化した（図１（Ｃ），（Ｄ））。薄膜化により残ったシリコン部分の厚さは２０ｎｍとした。

次に、メタンガス雰囲気中で、薄膜化により残ったシリコン部分を炭化処理して、単結晶ＳｉＣ層（厚さ：２０ｎｍ）に改質させた（図１（Ｅ））。炭化処理中の基板温度を１０００℃、炭化処理時間を７０分とした。なお、得られた単結晶ＳｉＣ層の結晶構造は３Ｃ‐ＳｉＣであった。

次に、水素をキャリアガス、トリメチルガリウム（ＴＭＧ）とアンモニア（ＮＨ_３）をソースガス、基板温度を１１００℃として、既述のＭＯＶＰＥ法により、単結晶ＳｉＣ層のダイヤモンド層が形成されていない側の表面上にＧａＮ層（厚さ：１０μｍ）をエピタキシャル成長させた。これにより、ダイヤモンド層と、単結晶ＳｉＣ層と、ＧａＮ層とをこの順で備える窒化物半導体基板を得た（図１（Ｆ））。窒化物半導体基板における各層の酸素濃度をＳＩＭＳ（Secondary Ion Mass Spectrometry）分析により測定すると、いずれの層の酸素濃度もＳＩＭＳ分析の下限値以下になっていた。すなわち、ダイヤモンド層の酸素濃度は５×１０^１６ａｔｏｍｓ／ｃｍ^３以下、単結晶ＳｉＣ層の酸素濃度は５×１０^１６ａｔｏｍｓ／ｃｍ^３以下、ＧａＮ層の酸素濃度は１×１０^１６ａｔｏｍｓ／ｃｍ^３以下であった。また、ダイヤモンド層の抵抗率は１×１０^１３Ω・ｃｍ、単結晶ＳｉＣ層の抵抗率は１０００Ω・ｃｍであった。

（発明例２）
図２（Ａ）〜（Ｆ）に示す工程を経て、発明例２の窒化物半導体基板を作製した。

まず、発明例１と同様にして、直径が２００ｍｍ、厚さが４ｍｍ、面方位が（１００）、抵抗率が１０００Ω・ｃｍ、酸素濃度（ASTM F121-1979）が５．０×１０^１７ａｔｏｍｓ／ｃｍ^３である転位クラスターおよびＣＯＰを含まないシリコンウェーハを用意した（図２（Ａ））。

次に、メタンガス雰囲気中で、シリコンウェーハを炭化処理して、シリコンウェーハの表層部（シリコンウェーハの表面から２０ｎｍまでの領域）を単結晶ＳｉＣ層に改質させた（図２（Ｂ））。炭化処理中の基板温度を１０００℃、炭化処理時間を７０分とした。なお、得られた単結晶ＳｉＣ層の結晶構造は３Ｃ‐ＳｉＣであった。

次に、水素をキャリアガス、メタンをソースガスとして、既述のマイクロ波プラズマＣＶＤ法を用いて、単結晶ＳｉＣ層上に厚さ１５０μｍのダイヤモンド層を成長させた（図２（Ｃ））。ダイヤモンド層の成長では、プラズマチャンバー内の圧力を１３５Ｔｏｒｒ、マイクロ波の出力を５ｋＷ、基板温度を１０５０℃、エピタキシャル成長時間を２０時間とし、キャリアガスとして酸素を用いなかった。

次に、既述のＣＭＰ装置を用いて抵抗の変動およびシリコン部分の厚さ（膜厚）をモニターしながら、第１工程の炭化処理により残ったシリコン部分を除去して、単結晶ＳｉＣ層を露出させた（図２（Ｄ），（Ｅ））。

次に、水素をキャリアガス、トリメチルガリウム（ＴＭＧ）とアンモニア（ＮＨ_３）をソースガス、基板温度を１１００℃として、既述のＭＯＶＰＥ法により、単結晶ＳｉＣ層のダイヤモンド層が形成されていない側の表面上にＧａＮ層（厚さ：１０μｍ）をエピタキシャル成長させた。これにより、ダイヤモンド層と、単結晶ＳｉＣ層と、ＧａＮ層とをこの順で備える窒化物半導体基板を得た（図２（Ｆ））。窒化物半導体基板における各層の酸素濃度をＳＩＭＳ分析により測定すると、いずれの層の酸素濃度もＳＩＭＳ分析の下限値以下になっていた。すなわち、ダイヤモンド層の酸素濃度は５×１０^１６ａｔｏｍｓ／ｃｍ^３以下、単結晶ＳｉＣ層の酸素濃度は５×１０^１６ａｔｏｍｓ／ｃｍ^３以下、ＧａＮ層の酸素濃度は１×１０^１６ａｔｏｍｓ／ｃｍ^３以下であった。また、ダイヤモンド層の抵抗率は１×１０^１３Ω・ｃｍ、単結晶ＳｉＣ層の抵抗率は１０００Ω・ｃｍであった。

（比較例１）
図３（Ａ）〜（Ｆ）に示す工程を経て、比較例１の窒化物半導体基板３００を作製した。

まず、発明例１と同様にして、直径が２００ｍｍ、厚さが５ｍｍ、面方位が（１００）、抵抗率が１０００Ω・ｃｍ、酸素濃度（ASTM F121-1979）が５．０×１０^１７ａｔｏｍｓ／ｃｍ^３である転位クラスターおよびＣＯＰを含まないシリコンウェーハを用意した（図３（Ａ））。

次に、水素をキャリアガス、メタンとシランをソースガス、基板温度を１０００℃として、公知のＣＶＤ法により、シリコンウェーハ１０上にＳｉＣ層１８（厚さ：２０ｎｍ）のエピタキシャル成長を試みた（図３（Ｂ））。なお、得られたＳｉＣ層の結晶構造はＴＥＭにて観察を行うと多結晶であった。

次に、水素をキャリアガス、メタンをソースガスとして、既述のマイクロ波プラズマＣＶＤ法を用いて、ＳｉＣ層１８上に厚さ１５０μｍのダイヤモンド層１２をエピタキシャル成長させた（図３（Ｃ））。ダイヤモンド層の成長では、プラズマチャンバー内の圧力を１３５Ｔｏｒｒ、マイクロ波の出力を５ｋＷ、基板温度を１０５０℃、エピタキシャル成長時間を２０時間とし、キャリアガスとして酸素を用いなかった。

次に、バックグラインド法により、４．５ｍｍ程度シリコンウェーハを研削した後に、既述のＣＭＰ装置を用いて抵抗の変動およびシリコン部分の厚さ（膜厚）をモニターしながら、シリコン部分を除去して、ＳｉＣ層１８を露出させた（図３（Ｄ），（Ｅ））。

次に、水素をキャリアガス、トリメチルガリウム（ＴＭＧ）とアンモニア（ＮＨ_３）をソースガス、基板温度を１１００℃として、既述のＭＯＶＰＥ法により、単結晶ＳｉＣ層１８のダイヤモンド層１２が形成されていない側の表面上にＧａＮ層１６（厚さ：１０μｍ）をエピタキシャル成長させた。これにより、ダイヤモンド層１２と、ＳｉＣ層１８と、ＧａＮ層１６とをこの順で備える窒化物半導体基板３００を得た（図３（Ｆ））。窒化物半導体基板３００における各層の酸素濃度をＳＩＭＳ分析により測定すると、いずれの層の酸素濃度もＳＩＭＳ分析の下限値以下になっていた。すなわち、ダイヤモンド層１２の酸素濃度は５×１０^１６ａｔｏｍｓ／ｃｍ^３以下、ＳｉＣ層１８の酸素濃度は５×１０^１６ａｔｏｍｓ／ｃｍ^３以下、ＧａＮ層１６の酸素濃度は１×１０^１６ａｔｏｍｓ／ｃｍ^３以下であった。また、ダイヤモンド層１２の抵抗率は１×１０^１３Ω・ｃｍ、ＳｉＣ層１８の抵抗率は１０００Ω・ｃｍであった。

（評価方法）
各発明例および比較例において、以下の評価を行った。

＜カソードルミネッセンス評価＞
各発明例および比較例において３枚の窒化物半導体基板に対して、ＧａＮ層における欠陥密度（個／ｃｍ^２）を既述のカソードルミネッセンス法により求めて、ＧａＮ層の結晶性を評価した。結果を表１に示す。

（評価結果の説明）
比較例１では、堆積法によりＳｉＣ層を形成したので、ＳｉＣ層は完全な単結晶層とはならず、その上に形成するＧａＮ層の結晶性は発明例１，２に比べて悪かった。一方で、発明例１，２では、炭化処理によりＳｉＣ層を形成したので、ＳｉＣ層は単結晶層となっており、ＳｉＣ層上に形成するＧａＮ層の結晶性は比較例１に比べて向上した。さらに、発明例１は、発明例２に比べてＧａＮ層の結晶性がさらに向上した。これは、発明例１では、単結晶ＳｉＣ層を形成した直後にＧａＮ層を形成したので、長時間の熱処理に伴う単結晶ＳｉＣ層への熱負荷や不純物混入の影響が発明例２に比べて低減されたことに起因する。

（実験２）
実験２では、以下に説明する方法に従って、発明例３〜９および比較例２の窒化物半導体基板を作製し、カソードルミネッセンス評価およびリーク電流の測定を行った。

発明例３〜９としては、表２に示す抵抗率および酸素濃度を有するシリコンウェーハを用いた以外は、発明例２と同様の方法で窒化物半導体基板を作製した。比較例２としては、表２に示す抵抗率および酸素濃度を有するシリコンウェーハを用いた以外は、比較例１と同様の方法で窒化物半導体基板を作製した。

（評価方法）
各発明例および比較例において、以下の評価を行った。

＜カソードルミネッセンス評価＞
各発明例および比較例に対して、ＧａＮ層における欠陥密度（個／ｃｍ^２）を既述のカソードルミネッセンス法により求めて、ＧａＮ層の結晶性を評価した。結果を表２に示す。

＜リーク電流の測定＞
各発明例および比較例に対して、ＧａＮ層内にｐｎ接合を作製し、ｐｎ接合間に３００Ｖの電圧を印加した際のリーク電流を測定した。結果を表２に示す。

（評価結果の説明）
炭化処理によりＳｉＣ層を形成した発明例３〜９は、堆積法によりＳｉＣ層を形成した比較例２に比べて、ＧａＮ層の結晶性が向上した。また、発明例３〜６は、発明例７〜９に比べてリーク電流を抑制することができた。これは、１０００Ω・ｃｍ以上の高抵抗のシリコンウェーハを用いることで、ダイヤモンド層やＳｉＣ層への不純物の外方拡散を抑制することができたこと、酸素濃度が５×１０^１７ａｔｏｍｓ／ｃｍ^３以下の低酸素のシリコンウェーハを用いることで、シリコンウェーハ中の酸素がＳｉＣ層を介してＧａＮ層内でドナー化するのを抑制することができたことに起因する。

本発明によれば、ＩＩＩ族窒化物半導体層の結晶性が向上した窒化物半導体基板を得ることができる。

１００，２００ 窒化物半導体基板
１０ シリコンウェーハ
１２ ダイヤモンド層
１４ 単結晶ＳｉＣ層
１６ ＧａＮ層
３１ ＣＯＰ発生領域
３２ ＯＳＦ潜在核領域
３３ 酸素析出促進領域（Ｐｖ（１）領域）
３４ 酸素析出促進領域（Ｐｖ（２）領域）
３５ 酸素析出抑制領域（Ｐｉ領域）
３６ 転位クラスター領域

Claims (17)

1. シリコンウェーハ上にダイヤモンド層を形成する第１工程と、
   前記第１工程の後に、前記シリコンウェーハを薄膜化する第２工程と、
   前記薄膜化により残ったシリコン部分を炭化処理して単結晶ＳｉＣ層とする第３工程と、
   前記単結晶ＳｉＣ層の前記ダイヤモンド層が形成されていない側の表面上にＩＩＩ族窒化物半導体層を形成する第４工程と、
   を有することを特徴とする窒化物半導体基板の製造方法。
2. シリコンウェーハを炭化処理して、前記シリコンウェーハの表層部を単結晶ＳｉＣ層とする第１工程と、
   前記単結晶ＳｉＣ層上にダイヤモンド層を形成する第２工程と、
   前記第２工程の後、前記炭化処理により残ったシリコン部分を除去する第３工程と、
   前記第３工程の後、前記単結晶ＳｉＣ層の前記ダイヤモンド層が形成されていない側の表面上にＩＩＩ族窒化物半導体層を形成する第４工程と、
   を有することを特徴とする窒化物半導体基板の製造方法。
3. 前記シリコンウェーハの酸素濃度が５×１０^１７ａｔｏｍｓ／ｃｍ^３以下である、請求項１または２に記載の窒化物半導体基板の製造方法。
4. 前記シリコンウェーハの抵抗率が１０００Ω・ｃｍ以上である、請求項１〜３のいずれか一項に記載の窒化物半導体基板の製造方法。
5. 前記シリコンウェーハの面方位が（１００）である、請求項１〜４のいずれか一項に記載の窒化物半導体基板の製造方法。
6. 前記シリコンウェーハが転位クラスター及びＣＯＰを含まないシリコンウェーハである、請求項１〜５のいずれか一項に記載の窒化物半導体基板の製造方法。
7. 前記ダイヤモンド層の厚さが５０μｍ以上５ｍｍ以下である、請求項１〜６のいずれか一項に記載の窒化物半導体基板の製造方法。
8. 前記単結晶ＳｉＣ層の厚さが５ｎｍ以上１００ｎｍ以下である、請求項１〜７のいずれか一項に記載の窒化物半導体基板の製造方法。
9. 前記ダイヤモンド層を形成する時にキャリアガスとして酸素を用いない、請求項１〜８のいずれか一項に記載の窒化物半導体基板の製造方法。
10. 前記ＩＩＩ族窒化物半導体層がＧａＮ層である、請求項１〜９のいずれか一項に記載の窒化物半導体基板の製造方法。
11. ダイヤモンド層と、単結晶ＳｉＣ層と、ＩＩＩ族窒化物半導体層とをこの順で備える窒化物半導体基板であって、
    カソードルミネッセンス法で評価した前記ＩＩＩ族窒化物半導体層の欠陥密度が１×１０^６個／ｃｍ^２以下であることを特徴とする窒化物半導体基板。
12. カソードルミネッセンス法で評価した前記ＩＩＩ族窒化物半導体層の欠陥密度が５×１０^５個／ｃｍ^２以下である、請求項１１に記載の窒化物半導体基板。
13. 前記ダイヤモンド層、前記単結晶ＳｉＣ層、及び前記ＩＩＩ族窒化物半導体層の酸素濃度が、いずれも５×１０^１７ａｔｏｍｓ／ｃｍ^３以下である、請求項１１または１２に記載の窒化物半導体基板。
14. 前記ダイヤモンド層および前記単結晶ＳｉＣ層の抵抗率が１０００Ω・ｃｍ以上である、請求項１１〜１３のいずれか一項に記載の窒化物半導体基板。
15. 前記ダイヤモンド層の厚さが５０μｍ以上５ｍｍ以下である、請求項１１〜１４のいずれか一項に記載の窒化物半導体基板。
16. 前記単結晶ＳｉＣ層の厚さが５ｎｍ以上１００ｎｍ以下である、請求項１１〜１５のいずれか一項に記載の窒化物半導体基板。
17. 前記ＩＩＩ族窒化物半導体層がＧａＮ層である、請求項１１〜１６のいずれか一項に記載の窒化物半導体基板。

Images