JP4964672B2

JP4964672B2 - 低抵抗率炭化珪素単結晶基板

Info

Publication number: JP4964672B2
Application number: JP2007136476A
Authority: JP
Inventors: 昇大谷; 正和勝野; 正史中林; 辰雄藤本; 弘克矢代
Original assignee: Nippon Steel Corp
Current assignee: Nippon Steel Corp
Priority date: 2007-05-23
Filing date: 2007-05-23
Publication date: 2012-07-04
Anticipated expiration: 2027-05-23
Also published as: US9915011B2; US20100080956A1; JP2008290898A

Description

本発明は、炭化珪素単結晶基板に係わり、特に、高性能の電子デバイスを製造する際に用いられる低抵抗率の炭化珪素単結晶基板に関するものである。

炭化珪素(SiC)は、耐熱性及び機械的強度に優れ、放射線に強い等の物理的、化学的性質から耐環境性半導体材料として注目されている。また、近年、青色から紫外にかけての短波長光デバイス、高周波・高耐圧電子デバイス等の基板ウェハとしてSiC単結晶基板の需要が高まっている。しかしながら、大面積を有する高品質のSiC単結晶基板を、工業的規模で安定に供給し得る基板製造技術は、未だ確立されていない。それゆえ、SiCは、上述のような多くの利点及び可能性を有する半導体材料にもかかわらず、その実用化が阻まれていた。

従来、研究室程度の規模では、例えば、昇華再結晶法(レーリー法)でSiC単結晶を成長させ、半導体素子の作製が可能なサイズのSiC単結晶を得ていた。しかしながら、この方法では、得られた単結晶の面積が小さく、その寸法及び形状を高精度に制御することは困難である。また、SiCが有する結晶多形（ポリタイプ）及び不純物キャリア濃度の制御も容易ではない。また、化学気相成長法(CVD法)を用いて珪素(Si)等の異種基板上にヘテロエピタキシャル成長させることにより立方晶のSiC単結晶を成長させることも行われている。この方法では、大面積の単結晶は得られるが、基板との格子不整合が約20%あることにより、積層欠陥等の結晶欠陥が入り易く、高品質のSiC単結晶を得ることは難しい。

これらの問題点を解決するために、SiC単結晶を種結晶として用いて昇華再結晶化を行う改良型のレーリー法が提案され(非特許文献1)、多くの研究機関で実施されている。この方法では、種結晶を用いているため結晶の核形成過程が制御でき、また、不活性ガスにより雰囲気圧力を100Pa〜15kPa程度に制御することにより結晶の成長速度等を再現性良くコントロールできる。

現在、上記の改良レーリー法で作製したSiC単結晶から口径2インチ(50.8mm)から3インチ(76.2mm)のSiC単結晶基板が切り出され、エピタキシャル成長、デバイス作製に供されている。例えば、SiC単結晶基板をパワーデバイス等の電子デバイスに適用しようとする場合には、通常、SiC単結晶にn型の不純物がドープされ、体積抵抗率(以下、抵抗率とする)の小さな基板が製造される。この際、n型不純物として窒素が使用されている。窒素のドーピングは、上記の改良レーリー法において、雰囲気ガスであるアルゴン等の不活性ガス中に窒素ガスを混合させることにより行われる。SiC単結晶中の窒素原子は、炭素原子位置を置換し、ドナー(電子供与体)として働く。

現在、上記のSiC単結晶基板を用いて、SiCパワーデバイス等の試作が精力的に進められているが、現状市販されているSiC単結晶基板の抵抗率が0.015〜0.020Ωcm程度と比較的高いために、基板抵抗が素子抵抗に対して無視できない大きさになってしまっている。
Yu. M. Tairov and V. F. Tsvetkov, Journal of Crystal Growth, Vol.52 (1981) pp.146-150 T. A. Kuhr et al., Journal of Applied Physics, Vol.92 (2002) pp.5863-5871

先に述べたように、現状市販されているSiC単結晶基板の抵抗率が高いために、素子の抵抗に対して基板抵抗が無視できない状況になっている。そこで、基板の抵抗率を下げるために、窒素のドープ量を増やす試みがなされている。しかしながら、窒素のドープ量を増やし、基板の抵抗率を0.012Ωcm以下まで低減すると、1000℃以上の熱処理を施した場合に、単結晶基板中に積層欠陥が多量に発生してしまうという問題があった(非特許文献2)。

本発明は、上記事情に鑑みてなされたものであり、高温のアニールに際しても積層欠陥の発生の少ない、良質の低抵抗率SiC単結晶基板を提供するものである。

本発明は、
(1) 体積抵抗率が0.001Ωcm以上0.012Ωcm以下のSiC単結晶基板であって、該基板の表裏面を含めた全表面の90%以上が、表面粗さ(Ra)1.0nm以下のSiC単結晶面で覆われていることを特徴とする低抵抗率SiC単結晶基板、
(2) 前記SiC単結晶基板の全表面の95%以上が、表面粗さ(Ra)1.0nm以下のSiC単結晶面で覆われている（1）に記載の低抵抗率SiC単結晶基板、
(3) 前記体積抵抗率が0.001Ωcm以上0.009Ωcm以下である(1)又は(2)に記載の低抵抗率SiC単結晶基板、
(4) 前記表面粗さ(Ra)が0.6nm以下である(1)〜(3)のいずれかに記載の低抵抗率SiC単結晶基板、
(5) 前記表面粗さ(Ra)が0.3nm以下である(1)〜(3)のいずれかに記載の低抵抗率SiC単結晶基板、
(6) 前記SiC単結晶基板の結晶多形(ポリタイプ)が4H型である(1)〜(5)のいずれかに記載のSiC単結晶基板、
(7) 前記SiC単結晶基板の厚さが0.05mm以上0.4mm以下である(1)〜(6)のいずれかに記載の低抵抗率SiC単結晶基板、
(8) 前記SiC単結晶基板の厚さが0.05mm以上0.25mm以下である(1)〜(6)のいずれかに記載の低抵抗率SiC単結晶基板、
(9) 前記SiC単結晶基板の[0001]面からのオフセット角度が1°以上12°以下である(1)〜(8)のいずれかに記載の低抵抗率SiC単結晶基板、
(10) (1)〜(9)のいずれかに記載のSiC単結晶基板であって、該基板の口径が50mm以上300mm以下であることを特徴とする低抵抗率SiC単結晶基板、
(11) (1)〜(10)のいずれかに記載のSiC単結晶基板であって、1000℃以上1800℃以下で高温アニールした場合、高温アニール後の該基板中の基底面積層欠陥密度が30cm^-1以下であることを特徴とする低抵抗率SiC単結晶基板、
(12) (1)〜(10)のいずれかに記載のSiC単結晶基板であって、1000℃以上1800℃以下で高温アニールした場合、高温アニール後の該基板中の基底面積層欠陥密度が10cm^-1以下であることを特徴とする低抵抗率SiC単結晶基板、
(13) 電子デバイスの製造に用いられるものである(1)〜(12)のいずれかに記載の低抵抗率SiC単結晶基板、
(14) (1)〜(13)のいずれかに記載の低抵抗率SiC単結晶基板に、SiC薄膜をエピタキシャル成長してなるSiCエピタキシャルウェハ、
(15) (1)〜(13)のいずれかに記載の低抵抗率SiC単結晶基板に、窒化ガリウム(GaN)、窒化アルミニウム(AlN)、窒化インジウム(InN)又はこれらの混晶をエピタキシャル成長してなる薄膜エピタキシャルウェハ、
である。

本発明によれば、抵抗率が0.012Ωcm以下であって、例えば1000℃以上1800℃以下の高温のアニールに際しても積層欠陥が発生し難い低抵抗率SiC単結晶基板を製造可能である。このような低抵抗率SiC単結晶基板を用いれば、電気的特性の優れた高周波・高耐圧電子デバイス、光学的特性の優れた青色発光素子等を製作することができる。

本発明の低抵抗率SiC単結晶基板は、全表面の90%以上が、表面粗さ(Ra)1.0nm以下のSiC単結晶面で覆われていることにより、例えばエピタキシャル成長工程（1500〜1600℃、2〜10時間程度）、熱酸化膜形成工程（1000〜1300℃、1〜4時間程度）、イオン注入後の回復アニール工程（1700〜1800℃、数分〜10分程度）等をはじめとするSiC単結晶基板に対するウエハプロセスにおいて1000℃以上の高温アニールに晒されても、積層欠陥が殆ど発生することがなく、高性能の素子製造に用いることができる。

まず、積層欠陥の発生メカニズムについて述べる。抵抗率の小さな(0.012Ωcm以下)SiC単結晶基板を1000℃以上の高温で1〜2時間程アニールすると、基底面内に積層欠陥(面状の構造欠陥)が発生することが知られている。この積層欠陥は、機械的応力等によって発生する通常の積層欠陥とは構造が異なっている。機械的応力等によって発生する積層欠陥は、ある1層の分子層の積層位置が、周りと異なった配置を取ることによって形成されるが、低抵抗率のSiC単結晶基板をアニールした際に発生する積層欠陥は、隣り合う2層の分子層が周りとは異なった配置を取る、いわゆる2重積層欠陥であるとされている。このような2重積層欠陥は、電子を捕獲することにより、系全体の自由エネルギーを低下させることが知られており、このことが抵抗率の低い(即ち、電子濃度の高い)SiC単結晶基板において、積層欠陥が発生し易い原因となっている。

上記したように、2重積層欠陥は、系全体の自由エネルギーを低下させることにより発生するが、その発生がどのような欠陥を核として起こっているのかについては明らかになっていない。通常、SiC単結晶中の積層欠陥は、単結晶中に存在する基底面転位が拡張することによって発生する。SiC単結晶中の基底面転位は、2つの部分転位に分解しており、これら2つの部分転位に挟まれた領域が積層欠陥となる。これら部分転位に何らかの駆動力が働くと(例えば、電子-正孔対が部分転位で再結合すると)、その一方がすべり運動を起こし、部分転位に挟まれた領域、即ち、積層欠陥が拡張する(面積が大きくなる)。これが、通常の積層欠陥の発生メカニズムであるが、低抵抗率SiC単結晶基板で観測される2重積層欠陥の場合は、隣接する分子面に存在する基底面転位が対となって拡張することが必要となる(以下、そのように隣接した分子面に存在する基底面転位を「基底面転位対」と呼ぶ)。しかしながら、SiC単結晶中の基底面転位の密度は、多くとも単位面積当り10⁵cm^-2程度となっており、上記の基底面転位対が成長結晶中に存在しているとは考え難い。

本発明者らは、数多くの実験から、上記2重積層欠陥の発生量が、基板の表面状態に大きく依存し、表面の粗さが大きくなると、積層欠陥の発生量も増大することを見出した。このことは、2重積層欠陥の発生核が、成長結晶と言うよりも、基板加工時に導入される表面損傷層に存在していることを示している。一般に、基板表面の粗さが増大すると、研磨工程で導入される表面損傷層、即ち、基板表面近傍の結晶欠陥密度が増大することが知られている。したがって、表面粗さが大きな基板では、表面近傍に2重積層欠陥の発生核となる、基底面転位対が多く存在しているものと予想される。これまで、2重積層欠陥の発生核が、どのような箇所に、どのようなメカニズムによって導入されるのか全く不明であったが、本発明者らは、これら発生核が基板表面近傍に存在し、また、基板の研磨工程等の表面加工工程において導入されることを突き止めた。

本発明のSiC単結晶基板では、全表面の90%以上が、表面粗さ1.0nm以下の平滑面で覆われているため、2重積層欠陥の発生核となる基底面転位対が殆ど存在せず、高温下のアニールに晒されても、素子に悪影響を与える積層欠陥は発生しない。ここで「表面粗さ」とは、基板表面上の10μm角の領域における、算術平均表面粗さRaを指している。算術平均粗さとは、(1)式で表されるように、ある領域(面積S)の各点(q)において測定された高さ(H(q))から平均高さ(H_av)を算出し、その各測定点の高さ(H(q))と平均値(H_av)との間の偏差の絶対値を積分、平均した値で定義される。

表面粗さとしては、1.0nm以下、より好ましくは0.6nm以下、さらに好ましくは0.3nm以下が必要である。1.0nm超となると、表面近傍の基底面転位対の密度が増加し、高温アニールの際に、積層欠陥が発生し易くなる。表面粗さを、より好ましくは0.6nm以下、さらに好ましくは0.3nm以下とすることによって、表面近傍の基底面転位対の密度をさらに低減することができ、高温アニールの際の積層欠陥発生をさらに抑制できる。

基板の全表面積に対する平滑面(Raが1.0nm以下の炭化珪素単結晶面)の占める割合は、90%以上、より好ましくは95%以上とする必要がある。平滑面の占める割合が90%未満になると、平滑面以外の表面近傍で発生した積層欠陥が、素子の特性に悪影響を及ぼすことになり好ましくない。また、平滑面の占める割合を、より好ましくは95%以上とすることによって、平滑面以外の表面近傍で発生した積層欠陥の素子への影響をさらに小さくできる。

基板の抵抗率としては、0.001Ωcm以上0.0012Ωcm以下、より好ましくは0.001Ωcm以上0.009Ωcm以下とする必要がある。抵抗率が0.012Ωcm超となると、基板抵抗が素子抵抗に比して無視できない大きさとなるので好ましくない。また、基板の抵抗率を、より好ましくは0.001Ωcm以上0.009Ωcm以下とすることにより、基板抵抗を素子抵抗に比してさらに小さくすることができる。素子特性の観点からは、基板の抵抗率は低ければ低い程好ましいが、SiC単結晶中の電気的に活性な不純物には固溶限界があり、実質的に0.001Ωcmが抵抗率の下限となる。

基板の厚さとしては、0.05mm以上0.4mm以下、より好ましくは0.05mm以上0.025mm以下が望ましい。基板の厚さが0.4mm超となった場合には、基板の厚さに起因して基板抵抗が大きくなり、好ましくない。また、基板の厚さを、より好ましくは0.05mm以上0.025mm以下にすることによって、基板抵抗を素子抵抗に比してさらに小さくすることができる。素子特性の観点からは、基板は薄ければ薄い程好ましいが、基板のハンドリング性(プロセス中の破損防止等)を考慮すると、基板厚さは実質的には0.05mm程度が下限となる。

基板結晶の結晶多形(ポリタイプ)に関しては、特に制限はないが、パワーデバイス等の電子デバイスに本発明のSiC単結晶基板を適用することを考えると、4H型が最も好ましいポリタイプと言える。これは、4H型ポリタイプのSiC単結晶の電子移動度が他のポリタイプに比べ大きいため、より高性能のパワーデバイスが作製可能なためである。

本発明の効果は、どのような方位のSiC単結晶基板においても、発現するものと考えられるが、パワーデバイス等の製造に用いられるSiC単結晶基板は、｛0001｝面から[11-20]あるいは[1-100]方向に、1°以上12°以下程度のオフセット角を有しており、そのような基板に本発明を適用するのが望ましい。これは、パワーデバイス等を作製する際に、SiC単結晶基板上にSiC単結晶薄膜をエピタキシャル成長する必要があるが、｛0001｝面からのオフセット角が1°未満あるいは12°超となっていると、良質のSiCエピタキシャル薄膜を堆積することが困難になるためである。

本発明のSiC単結晶基板は、改良レーリー法によって作製された低抵抗率のSiC単結晶インゴットを切断、研磨することによって製造される。改良レーリー法では、種結晶となるSiC単結晶と原料となるSiC粉末を、坩堝(通常黒鉛)の中に収納し、アルゴン等の不活性ガス雰囲気中(133〜13.3kPa)、2000〜2400℃程度に加熱する。この際、原料粉末に比して、種結晶がやや低温になるように、温度勾配を設定する。原料は、昇華後、濃度勾配(温度勾配により形成される)により種結晶方向へ拡散、輸送され、種結晶上で再結晶化する。この際、結晶の抵抗率は、不活性ガスからなる雰囲気ガス中に不純物ガスを添加する、あるいは、SiC原料粉末中に不純物元素あるいはその化合物を混合することにより、制御可能である。n型の低抵抗率SiC単結晶の場合は、アルゴンガス等の雰囲気ガス中に窒素ガスを混入する。

SiC単結晶基板へのn型不純物のドーピング方法としては、上記以外の方法も適用可能である。例えば、基板製造後、基板表面からイオン注入法あるいは拡散法によりドーピングした基板においても、本発明の効果は期待できる。

上記のように改良レーリー法により製造された低抵抗率SiC単結晶インゴットは、次工程において、板状に切断される。通常、所望の面方位を持った基板が切り出せるよう、切断前にSiC単結晶の結晶方位をX線回折により測定し、切断のための基準面を単結晶インゴットに付与しておく。SiC単結晶の切断は、内周刃切断機あるいはマルチ(多重)ワイヤーソーを用いて行われる。内周刃切断機の場合は、ダイヤモンドが内周に装備されたブレードを高速回転させ、ワーク(SiC単結晶インゴット)を切断する。また、マルチワイヤーソーの場合は、溝を切ったガイドローラー間に一定張力で張った多重の細線ワイヤーを高速で往復走行させながら、ワークを切断する。多重ワイヤー間の間隔を調整することにより、所望の厚さの基板を多数枚同時に単結晶インゴットから切り出すことができる。通常、砥粒は遊離砥粒の形で供給されるため、ワークに与えるダメージを最小限にすることができる。また、切り代が0.2mm以下と極めて小さいため、材料歩留りが高く、SiC単結晶のような素材単価の高い材料の切断に適している。

切断工程にて板状に加工されたSiC単結晶(基板)は、ラップ工程にて厚さを調整された後、研磨工程に進む。研磨工程では、多くの場合、砥粒としてダイヤモンドスラリーが用いられる。加工損傷層を残さないように、柔らかいポリッシャーで高荷重から低荷重へと研磨するのが普通である。SiC単結晶基板のダイヤモンド研磨においても、このようなスキームで研磨が施され、Raで50nmから1nm以下までの表面粗さの研磨表面が実現されている。半導体デバイスの作製に供されるような、高平坦な表面(Ra:0.3nm以下)を得るには、メカノケミカル研磨が通常用いられる。SiC基板においては、エッチング作用のある液体に微少粒径のコロイダルシリカを混ぜた研磨液を用いて低ダメージで高平坦な表面を得ている。また、研磨速度を上げるために、コロイダルシリカスラリーに、過酸化水素水等の酸化促進剤を添加する方法も一般的に採用されている。このようなメカノケミカル研磨を、基板の端部を除いて基板表裏両面に施せば、基板全表面の95%以上の面積を0.3nm以下の平滑面で覆うことができる。

平滑な基板表面を実現する方法としては、上記の研磨法に限定される訳ではなく、プラズマによる表面処理方法等も、所望の平滑度を実現できれば適用可能である。

本発明のSiC単結晶基板は、SiC半導体素子の製造に用いられる。基板の口径としては、50〜300mmが望ましい。本発明のSiC単結晶基板は、50mm以上300mm以下の口径を有しているので、この基板を用いて各種デバイスを製造する際、工業的に確立されている従来の半導体(Si、GaAs等)基板用の製造ラインを使用することができ、量産に適している。また、この基板を例えば1000℃以上1800℃以下の温度範囲で高温アニールした場合でも、高温アニール後の積層欠陥密度が30cm^-1以下、より好ましくは10cm^-1以下と低いため、特に、大電流、高出力のデバイス製造に適している。例えば、素子面積が5mm角程度の大電流(素子1個当りの電流定格:50〜100アンペア)SiCパワー素子では、基板中の積層欠陥密度が、30cm^-1超となると、素子中の平均積層欠陥密度が7.5個超となり、素子特性に影響を及ぼすようになる。また、積層欠陥密度が、より好ましくは10cm^-1以下となると、上記5mm角のパワー素子中の平均積層欠陥密度が2.5個以下となり、素子特性への影響をさらに低減できる。

先にも述べたように、SiC単結晶基板をパワーデバイス等の素子に適用しようとする場合、SiC単結晶基板上にエピタキシャル薄膜を堆積する必要がある。エピタキシャル薄膜を堆積することにより、素子形成部の単結晶が高純度且つ高品質となり、より性能の優れた素子が作製できる。

SiC単結晶基板上へのエピタキシャル薄膜の形成方法としては、幾つかの方法が考えられる。まず、最も一般的なものは、CVD法によるエピタキシャル成長である。CVD法では、原料をガスで供給し、この原料ガスを熱、プラズマ等により分解することにより、薄膜を形成する。同じ気相からの成長では、昇華エピタキシー法も適用可能である。この方法では、基板結晶の結晶成長面近傍に置かれた固体原料(単結晶、多結晶、焼結体等)からの昇華ガスを原料として薄膜を成長させる。一方、液相からのエピタキシャル成長も広く行なわれている。原料を含有する液体に基板結晶を浸漬し、原料を徐々に固化させることによりエピタキシャル成長を行う。この他、分子線エピタキシー法、レーザーアブレーション法、イオンプレーティング法、メッキ法等も適用可能と考えられる。

以下に、本発明の実施例と比較例を述べる。

(実施例1)
図1は、本発明の低抵抗率SiC単結晶基板を製造するための、改良レーリー法によるSiC単結晶成長装置の一例である。まず、この単結晶成長装置について簡単に説明する。結晶成長は、種結晶として用いたSiC単結晶1の上に原料であるSiC粉末2を昇華再結晶化させることにより行われる。種結晶のSiC単結晶1は、黒鉛製坩堝3の蓋4の内面に取り付けられる。原料のSiC粉末2は、黒鉛製坩堝3の内部に充填されている。このような黒鉛製坩堝3は、二重石英管5の内部に、黒鉛の支持棒6により設置される。黒鉛製坩堝3の周囲には、熱シールドのための黒鉛製フェルト7が設置されている。二重石英管5は、真空排気装置13により高真空排気(10^-3 Pa以下)することができ、かつ、内部雰囲気をアルゴンガス及び窒素ガスにより圧力制御することができる。また、二重石英管5の外周には、ワークコイル8が設置されており、高周波電流を流すことにより黒鉛製坩堝3を加熱し、原料及び種結晶を所望の温度に加熱することができる。坩堝温度の計測は、坩堝上部及び下部を覆うフェルトの中央部に直径2〜4mmの光路を設け、坩堝上部及び下部からの光を取り出し、二色温度計を用いて行う。坩堝下部の温度を原料温度、坩堝上部の温度を種結晶温度とする。

次に、この結晶成長装置を用いた低抵抗率SiC単結晶の製造について、実施例を説明する。まず、予め成長しておいたSiC単結晶インゴットから、口径50mm、厚さ1mmの｛0001｝面を主面とした4H型のSiC単結晶基板を切り出し、研磨後、種結晶1とした。この種結晶1を、黒鉛製坩堝3の蓋4の内面に取り付けた。黒鉛製坩堝3の内部には、原料（SiC粉末）2を充填した。次いで、原料2を充填した黒鉛製坩堝3を、種結晶1を取り付けた蓋4で閉じ、黒鉛製フェルト7で被覆した後、黒鉛製支持棒6の上に乗せ、二重石英管5の内部に設置した。そして、石英管の内部を真空排気した後、ワークコイル8に電流を流し、原料温度を2000℃まで上げた。その後、雰囲気ガスとして窒素を45%含むアルゴンガスを流入させ、石英管内圧力を約80kPaに保ちながら、原料温度を目標温度である2400℃まで上昇させた。成長圧力である1.3kPaには約30分かけて減圧し、その後、約50時間成長を続けた。この際の坩堝内の温度勾配は15℃/cmで、成長速度は平均で約0.6mm/時であった。得られた結晶の口径は51.5mmで、高さは30mm程度であった。

こうして得られたSiC単結晶をX線回折及びラマン散乱により分析したところ、4H型のSiC単結晶が成長したことを確認できた。また、成長結晶の抵抗率及び高温アニール後の積層欠陥密度を評価する目的で、成長したSiC単結晶のインゴットから口径50.8mm、厚さ0.4mmの｛0001｝面8°オフセット基板(オフセット方向:[11-20]方向)を数枚切り出し、研磨した。研磨としては、酸化促進剤(過酸化水素水)を含有するコロイダルシリカスラリーを用いたメカノケミカル研磨を行った。基板の研磨後の厚さは、0.34mmであった。研磨は基板の両面に施し、その結果、基板全表面の95%以上が、表面粗さ0.3nm以下の平滑面で覆われた。平滑面の表面粗さ(Ra)としては、メカノケミカル研磨面を原子間力顕微鏡で測定することにより、0.19nmという値を得た。また、平滑面の面積割合の評価は、上記の原子間力顕微鏡に加えて、光学式粗さ測定器並びにノマルスキー型の微分干渉顕微鏡を用いて行った。具体的には、原子間力顕微鏡あるいは光学式粗さ測定器により、面内数点の表面粗さ測定を行い、その後、ノマルスキー型微分干渉顕微鏡を用いて、その測定点と同様の表面形態を示す領域の面積を見積もった。

このようにして作製した基板の抵抗率を渦電流法により測定したところ、0.0084Ωcmという値を得た。次に、本基板を高温アニール炉に入れ、1100℃、2時間のアニールを行った。アニール時の雰囲気は、アルゴン雰囲気とした。アニール後取り出した基板の表面を約530℃の溶融KOHでエッチングし、光学顕微鏡により積層欠陥に対応するエッチピットを観察したところ、基板中の平均積層欠陥密度として、7.6cm^-1という値を得た。また、1200℃あるいは1400℃にて同様の高温アニールを別の基板に施した場合にも、ほぼ同程度の平均積層欠陥密度を得た。

次に、この低抵抗率SiC単結晶基板(上記と同様の高温アニール(1100℃、2時間のアルゴン雰囲気アニール)を施した別の基板)を用いて、SiCのエピタキシャル成長実験を行った。CVD法によるSiCエピタキシャル薄膜の成長条件は、成長温度1500℃、シラン(SiH₄)、プロパン(C₃H₈)、水素(H₂)の流量が、それぞれ5.0×10^-9m³/sec、3.3×10^-9m³/sec、5.0×10^-5m³/secであった。成長圧力は大気圧とした。成長時間は2時間で、膜厚としては約5μm成長した。

エピタキシャル薄膜成長後、ノマルスキー光学顕微鏡により、得られたエピタキシャル薄膜の表面モフォロジーを観察したところ、ウェハ全面に亘って非常に平滑で、ピット等の表面欠陥が少ない良好な表面モフォロジーを有するSiCエピタキシャル薄膜が成長されているのが分かった。

また、上記で得られたSiC単結晶(低抵抗率SiC単結晶)から同様にして、オフ角度が0°の(0001)面SiC単結晶基板を切り出し、同様のメカノケミカル研磨を基板両面に施した。研磨後の基板の厚さは、0.32mmであった。1100℃、2時間のアルゴン雰囲気アニール後、この基板上にGaN薄膜を有機金属化学気相成長(MOCVD)法によりエピタキシャル成長させた。成長条件は、成長温度1050℃、トリメチルガリウム(TMG)、アンモニア(NH₃)、シラン(SiH₄)をそれぞれ、54×10^-6モル/min、4リットル/min、22×10^-11モル/min流した。また、成長圧力は大気圧とした。成長時間は60分間で、n型のGaNを3μmの膜厚で成長させた。

得られたGaN薄膜の表面状態を調べる目的で、成長表面をノマルスキー光学顕微鏡により観察したところ、基板全面に亘って非常に平滑なモフォロジーが得られ、全面に亘って高品質なGaN薄膜が形成されているのが分かった。

(実施例2)
基板の表面粗さの効果を調べる目的で、実施例1とは基板の研磨方法を変えて実験を行った。実施例1と同様にして成長した低抵抗率のSiC単結晶インゴットから、同じ仕様(面方位、厚さ)の基板を切り出し、粒度0.5μmのダイヤモンドスラリーを用いて、基板を研磨した。研磨後の基板の厚さは0.35mmで、平均表面粗さ(Ra)は0.6nmであった。基板の両面を研磨したことによって、基板の全表面の95%以上が1.0nm以下の平滑面で覆われた。

このようにして作製した基板に、1100℃、2時間のアルゴン雰囲気アニールを施し、アニール後の基板の平均積層欠陥密度を、溶融KOHエッチングにより調べたところ、21cm^-1という値を得た。また、1200℃あるいは1400℃にて同様の高温アニールを別の基板に施した場合にも、ほぼ同程度の平均積層欠陥密度を得た。

(実施例3)
基板の抵抗率の効果を調べる目的で、実施例1とは基板の抵抗率を変えて、同様の実験を行った。実施例1と同様に改良レーリー法によりSiC単結晶を製造する際に、雰囲気ガスとして窒素を33%含むアルゴンガスを流入させ、結晶成長を行った。その後、成長したSiC単結晶インゴットから口径50.8mm、厚さ0.4mmの｛0001｝面8°オフセット基板(オフセット方向:[11-20]方向)を切り出し、研磨した。研磨は、酸化促進剤(過酸化水素水)を含有するコロイダルシリカスラリーを用いたメカノケミカル研磨を行った。基板の研磨後の厚さは、0.35mmであった。研磨は基板の両面に施し、その結果、基板全表面の95%以上が、平均表面粗さ0.22nmの平滑面で覆われた。その後、この基板の抵抗率を渦電流法により測定したところ、0.0114Ωcmという値を得た。引き続き、本基板を高温アニール炉に入れ、1100℃、2時間のアニールを行った。アニール時の雰囲気は、アルゴン雰囲気とした。アニール後取り出した基板の表面を約530℃の溶融KOHでエッチングし、光学顕微鏡により積層欠陥に対応するエッチピットを観察したところ、基板中の平均積層欠陥密度として、5.6cm^-1という値を得た。また、1200℃あるいは1400℃にて同様の高温アニールを別の基板に施した場合にも、ほぼ同程度の平均積層欠陥密度を得た。

(実施例4)
基板の厚さの効果を調べる目的で、実施例1とは基板の厚さを変えて、同様の実験を行った。実施例1と同様にして成長した低抵抗率のSiC単結晶インゴットから、厚さ以外は同仕様の基板を0.30mm厚で切り出し、過酸化水素水を含有するコロイダルシリカスラリーを用いて、基板の両面を研磨した。研磨後の基板の厚さは0.23mmで、表面粗さ(Ra)は0.19nm、平滑面の表面被覆率は95%以上であった。

このようにして作製した基板に、1100℃、2時間のアルゴン雰囲気アニールを施し、アニール後の基板の平均積層欠陥密度を、溶融KOHエッチングにより調べたところ、8.1cm^-1という値を得た。また、1200℃あるいは1400℃にて同様の高温アニールを別の基板に施した場合にも、ほぼ同程度の平均積層欠陥密度を得た。

次に、本発明の範囲に入らない比較例について説明する。下記の比較例では、基板の全表面積の90%以上が平滑面で覆われていない、低抵抗率SiC単結晶基板の積層欠陥密度等の評価結果を示す。

(比較例1)
まず、実施例1と同様に成長した低抵抗率の4H型SiC単結晶インゴットから、口径50.8mm、厚さ0.4mmの[0001]面SiC単結晶基板(基板のオフセット角度:8°、オフセット方向:[11-20]方向)を数枚切り出し、研磨した。その際、基板の(0001)Si面側には過酸化水素水を含有するコロイダルシリカスラリーを用いたメカノケミカル研磨を施したのに対し、その裏面である(000-1)C面側には粒径3μmのダイヤモンドスラリーと用いたメカニカル研磨を施した。その結果、基板の(0001)Si面側の表面粗さは0.21nmとなったが、(000-1)C面側は5.5nmとなり、基板の平滑面(表面粗さが1.0nm以下の炭化珪素単結晶面)による被覆率は50%以下となった。研磨後の基板の厚さは0.35mm、抵抗率は0.0087Ωcmであった。その後、この基板に1100℃、2時間のアルゴン雰囲気アニールを施した。アニール後の基板表面を約530℃の溶融KOHでエッチングし、光学顕微鏡により積層欠陥に対応するエッチピットを観察したところ、基板中の平均積層欠陥密度として、820cm^-1という値を得た。

次に、上記と同様にして作製した平滑面被覆率が50%以下のSiC基板を、1100℃、2時間のアルゴン雰囲気アニールを施した後、SiC単結晶薄膜のエピタキシャル成長用基板として用いた。エピタキシャル薄膜は(0001)Si面側に堆積した。CVD法によるエピタキシャル成長の条件は、成長温度1500℃、シラン、プロパン、水素の流量が、それぞれ5.0×10^-9m³/sec、3.3×10^-9m³/sec、5.0×10^-5m³/secであった。成長圧力は大気圧とした。成長時間は6時間で、膜厚としては約15μm成長した。

エピタキシャル成長後、ノマルスキー光学顕微鏡により、得られたエピタキシャル薄膜の表面モフォロジーを観察したところ、基板中の積層欠陥に対応する位置に、多くのエピ欠陥が発生しているのが分かった。

また、上記の低抵抗率のSiC単結晶インゴットから同様にして、オフ角度が0°の(0001)面SiC単結晶基板を切り出し、同様に(0001)Si面には過酸化水素水含有のコロイダルシリカスラリーによるメカノケミカル研磨を、(000-1)C面には粒径3μmのダイヤモンドスラリーによるメカニカル研磨を施し、基板の平滑面(表面粗さ1.0nm以下)の被覆率を50%以下とした。研磨後の基板の厚さは、0.32mmであった。1100℃、2時間のアルゴン雰囲気アニール後、この基板上にGaN薄膜をMOCVD法によりエピタキシャル成長させた。エピタキシャル成長面としては(0001)Si面を用いた。成長条件は、成長温度1050℃、トリメチルガリウム、アンモニア、シランをそれぞれ、54×10^-6モル/min、4リットル/min、22×10^-11モル/min流した。また、成長圧力は大気圧とした。成長時間は60分間で、n型のGaNを3μmの膜厚で成長させた。

得られたGaN薄膜の表面状態を調べる目的で、成長表面をノマルスキー光学顕微鏡により観察したところ、基板中の積層欠陥の影響と思われる表面欠陥が、基板全面に亘って発生しているのが分かった。

(比較例2)
基板の表面粗さの効果を調べる目的で、比較例1に比べてより粒径の大きなダイヤモンドスラリーを用いて基板を研磨し、同様のアニール実験を行った。比較例1と同様にして成長した単結晶インゴットから、同仕様(面方位、厚さ)の基板を数枚切り出した。その後、基板の(0001)Si面側には過酸化水素水含有のコロイダルシリカスラリーによるメカノケミカル研磨を施し、その裏面である(000-1)C面側には粒径9μmのダイヤモンドスラリーによるメカニカル研磨を施した。その結果、基板の(0001)Si面側の表面粗さは0.20nmとなったが、(000-1)C面側は55nmとなり、基板の平滑面被覆率は50%以下となった。研磨後の基板の厚さは0.35mm、抵抗率は0.0091Ωcmであった。その後、この基板に1100℃、2時間のアルゴン雰囲気アニールを施した。比較例1と同様に、アニール後の基板表面を約530℃の溶融KOHでエッチングし、光学顕微鏡により積層欠陥に対応するエッチピットを観察したところ、基板中の平均積層欠陥密度として、2700cm^-1という値を得た。

本発明の製造方法に用いられる単結晶成長装置の一例を示す構成図

符号の説明

1 種結晶(SiC単結晶)
2 SiC粉末原料
3 黒鉛製坩堝
4 黒鉛製坩堝蓋
5 二重石英管
6 支持棒
7 黒鉛製フェルト
8 ワークコイル
9 アルゴンガス配管
10 アルゴンガス用マスフローコントローラ
11 窒素ガス配管
12 窒素ガス用マスフローコントローラ
13 真空排気装置

Claims

体積抵抗率が0.001Ωcm以上0.012Ωcm以下の炭化珪素単結晶基板であって、該基板の表裏面を含めた全表面の90%以上が、表面粗さ(Ra)1.0nm以下の炭化珪素単結晶面で覆われていることを特徴とする低抵抗率炭化珪素単結晶基板。
前記炭化珪素単結晶基板の全表面の95%以上が、表面粗さ(Ra)1.0nm以下の炭化珪素単結晶面で覆われている請求項1に記載の低抵抗率炭化珪素単結晶基板。
前記体積抵抗率が0.001Ωcm以上0.009Ωcm以下である請求項1又は2に記載の低抵抗率炭化珪素単結晶基板。
前記表面粗さ(Ra)が0.6nm以下である請求項1〜3のいずれかに記載の低抵抗率炭化珪素単結晶基板。
前記表面粗さ(Ra)が0.3nm以下である請求項1〜3のいずれかに記載の低抵抗率炭化珪素単結晶基板。
前記炭化珪素単結晶基板の結晶多形(ポリタイプ)が4H型である請求項1〜5のいずれかに記載の低抵抗率炭化珪素単結晶基板。
前記炭化珪素単結晶基板の厚さが0.05mm以上0.4mm以下である請求項1〜6のいずれかに記載の低抵抗率炭化珪素単結晶基板。
前記炭化珪素単結晶基板の厚さが0.05mm以上0.25mm以下である請求項1〜6のいずれかに記載の低抵抗率炭化珪素単結晶基板。
前記炭化珪素単結晶基板の｛0001｝面からのオフセット角度が1°以上12°以下である請求項1〜8のいずれかに記載の低抵抗率炭化珪素単結晶基板。
請求項1〜9のいずれかに記載の炭化珪素単結晶基板であって、該基板の口径が50mm以上300mm以下であることを特徴とする低抵抗率炭化珪素単結晶基板。
請求項1〜10のいずれかに記載の炭化珪素単結晶基板であって、1000℃以上1800℃以下で高温アニールした場合、高温アニール後の該基板中の基底面積層欠陥密度が30cm^-1以下であることを特徴とする低抵抗率炭化珪素単結晶基板。
請求項1〜10のいずれかに記載の炭化珪素単結晶基板であって、1000℃以上1800℃以下で高温アニールした場合、高温アニール後の該基板中の基底面積層欠陥密度が10cm^-1以下であることを特徴とする低抵抗率炭化珪素単結晶基板。
電子デバイスの製造に用いられるものである請求項1〜12のいずれかに記載の低抵抗率炭化珪素単結晶基板。
請求項1〜13のいずれかに記載の低抵抗率炭化珪素単結晶基板に、炭化珪素薄膜をエピタキシャル成長してなる炭化珪素エピタキシャルウェハ。
請求項1〜13のいずれかに記載の低抵抗率炭化珪素単結晶基板に、窒化ガリウム、窒化アルミニウム、窒化インジウム又はこれらの混晶をエピタキシャル成長してなる薄膜エピタキシャルウェハ。