KR20120124352A

KR20120124352A - 탄화규소 기판의 제조 방법

Info

Publication number: KR20120124352A
Application number: KR1020117024009A
Authority: KR
Inventors: 다로 니시구치; 마코토 사사키; 신 하라다; 교코 오키타; 히로키 이노우에; 신스케 후지와라; 야스오 나미카와
Original assignee: 스미토모덴키고교가부시키가이샤
Priority date: 2010-02-05
Filing date: 2010-09-28
Publication date: 2012-11-13
Also published as: WO2011096109A1; US20120009761A1; US8435866B2; EP2532773A1; EP2532773A4; CA2759074A1; TW201142091A; JPWO2011096109A1; CN102395715A

Abstract

각각이 이면(B1)을 가지며 탄화규소로 이루어진 적어도 하나의 단결정 기판(11)과, 주면(F0)을 가지며 탄화규소로 이루어진 지지부(30)가 준비된다. 이 준비에 있어서, 이면(B1) 및 주면(F0) 중 적어도 어느 하나가 기계적 가공에 의해 형성된다. 이 형성에 의해 이면(B1) 및 주면(F0) 중 적어도 어느 하나에, 결정 구조의 왜곡을 갖는 표면층이 형성된다. 표면층의 적어도 일부가 제거된다. 이 제거 후에, 이면(B1) 및 주면(F0)이 서로 접합된다.

Description

탄화규소 기판의 제조 방법{METHOD FOR PRODUCING SILICON CARBIDE SUBSTRATE}

본 발명은 탄화규소 기판의 제조 방법에 관한 것이다.

최근, 반도체 장치의 제조에 이용되는 반도체 기판으로서 SiC(탄화규소) 기판의 채용이 진행되고 있다. SiC는 보다 일반적으로 이용되고 있는 Si(실리콘)에 비해서 큰 밴드갭을 갖는다. 그 때문에, SiC 기판을 이용한 반도체 장치는 내압이 높고, 온 저항이 낮으며, 또한 고온 환경 하에서의 특성 저하가 작다는 이점을 갖는다.

반도체 장치를 효율적으로 제조하기 위해서는, 어느 정도 이상의 기판의 크기가 요구된다. 미국 특허 제7314520호 명세서(특허문헌 1)에 따르면, 76 ㎜(3 인치) 이상의 SiC 기판을 제조할 수 있다고 되어 있다.

미국 특허 제7314520호 명세서

SiC 단결정 기판의 크기는 공업적으로는 100 ㎜(4 인치) 정도에 머물고 있고, 이 때문에 대형의 단결정 기판을 이용하여 반도체 장치를 효율적으로 제조할 수 없다는 문제가 있다. 특히 육방정계의 SiC에 있어서, (0001)면 이외의 면의 특성이 이용되는 경우, 상기한 문제가 특히 심각해진다. 이에 대해서, 이하에 설명한다.

결함이 적은 SiC 단결정 기판은, 통상, 적층 결함이 생기기 어려운 (0001)면 성장으로 얻어진 SiC 잉곳으로부터 절출됨으로써 제조된다. 이에, (0001)면 이외의 면방위를 갖는 단결정 기판은 성장면에 대하여 비평행하게 절출되게 된다. 이 때문에 단결정 기판의 크기를 충분히 확보하는 것이 곤란하거나, 잉곳의 많은 부분을 유효하게 이용할 수 없다. 이 때문에, SiC의 (0001)면 이외의 면을 이용한 반도체 장치는 효율적으로 제조하는 것이 특히 곤란하다.

이와 같이 곤란을 수반하는 SiC 단결정 기판의 대형화 대신에, 지지부와, 이 위에 접합된 복수의 작은 단결정 기판을 갖는 탄화규소 기판을 이용하는 것이 고려되고 있다. 이 탄화규소 기판은 단결정 기판의 매수를 늘림으로써, 필요에 따라 대형화될 수 있다. 그러나 이와 같이 지지부와 단결정 기판이 접합되는 경우, 그 접합의 강도가 불충분해지는 경우가 있었다.

본 발명은 상기한 문제점을 감안하여 이루어진 것으로, 그 목적은 단결정 기판 및 지지부 사이의 접합 강도를 높일 수 있는 탄화규소 기판의 제조 방법을 제공하는 것이다.

본 발명의 탄화규소 기판의 제조 방법은 이하의 공정을 포함한다.

각각이 이면을 가지며 탄화규소로 이루어진 적어도 하나의 단결정 기판과, 주면을 가지며 탄화규소로 이루어진 지지부가 준비된다. 이 준비에 있어서, 이면 및 주면 중 적어도 어느 하나가 기계적 가공에 의해 형성된다. 이 형성에 의해 이면 및 주면 중 적어도 어느 하나에, 결정 구조의 왜곡을 갖는 표면층이 형성된다. 표면층의 적어도 일부가 제거된다. 이 제거 후에, 이면 및 주면이 서로 접합된다.

본 발명에 따르면, 왜곡을 갖는 표면층을 제거함으로써, 이면 및 주면 사이의 접합 강도를 높일 수 있다.

바람직하게는, 표면층의 적어도 일부를 제거하는 공정은 표면층을 승화시킴으로써 이루어진다. 이에 따라, 새로운 결정 구조의 왜곡이 생기는 것을 회피하면서, 간편하게, 표면층의 적어도 일부를 제거할 수 있다. 보다 바람직하게는, 적어도 하나의 단결정 기판과, 지지부를 준비하는 공정에서, 이면에 표면층이 형성되고, 표면층의 적어도 일부를 제거하는 공정에서, 이면에 형성된 표면층의 적어도 일부가 제거된다. 이에 따라, 적어도 하나의 단결정 기판의 이면에 형성된 표면층의 적어도 일부를 제거할 수 있다. 더욱 바람직하게는, 표면층의 적어도 일부를 제거하는 공정에서, 표면층이 승화되기 전에, 이면 및 주면이 서로 마주보게 된다. 이에 따라, 표면층이 제거된 시점에서, 이미 이면 및 주면이 서로 마주보고 있기 때문에, 계속해서 양자를 접합하는 것이 용이해진다.

표면층의 적어도 일부를 제거하는 공정은 희생 산화에 의해 이루어져도 된다. 표면층의 적어도 일부를 제거하는 공정은 화학적으로 이루어져도 된다.

바람직하게는, 표면층의 적어도 일부를 제거하는 공정은, 표면층의 전부를 제거하도록 이루어진다. 이에 따라 이면 및 주면 사이의 접합 강도를 보다 높일 수 있다.

바람직하게는, 이면 및 주면을 서로 접합하는 공정은, 이면 및 주면 사이에서, 주면으로부터의 탄화규소의 승화와, 이면 위에서의 탄화규소의 재결정화를 발생시킴으로써 이루어진다. 표면층의 적어도 일부를 제거하는 공정이 표면층을 승화시킴으로써 이루어지는 경우, 양 공정을 함께 승화를 이용하여 수행할 수 있다. 또한, 표면층의 적어도 일부를 제거하는 공정에서, 표면층이 승화되기 전에, 이면 및 주면이 서로 마주보게 되는 경우, 표면층이 승화된 후에, 승화에 따른 물질의 이동 방향을 바꾸는 것만으로, 이면 및 주면을 서로 접합할 수 있다. 또, 표면층이 이면 위뿐만 아니라 주면 위에도 존재하는 경우, 주면 위의 표면층을, 이면 및 주면을 서로 접합하는 공정에서의 승화에 의해 소실시킬 수 있다.

바람직하게는, 적어도 하나의 단결정 기판은 복수의 단결정 기판이다. 이에 따라 큰 면적을 갖는 탄화규소 기판을 얻을 수 있다.

상기한 표면층의 적어도 일부를 제거하는 공정은 표면층을 에칭함으로써 이루어져도 된다. 이 에칭은 예컨대 웨트 에칭 또는 가스 에칭이다.

적어도 하나의 단결정 기판을 준비하는 공정에서, 이면이 기계적으로 연마되어도 된다. 이에 따라 이면을 평탄화할 수 있다. 또한, 이면 위에 형성된 표면층의 두께를 얇게 할 수 있다.

적어도 하나의 단결정 기판을 준비하는 공정에서, 이면은 슬라이스에 의해 형성되어도 된다. 즉 이면은 슬라이스에 의해 형성되고, 그 후에 연마되지 않은 면이다. 이에 따라, 이면 위에 기복이 형성된다. 따라서, 승화법에 따라 이면 위에 지지부를 형성하는 경우에, 이 기복의 오목부 내의 공간을 승화 가스가 확장되는 공극으로서 이용할 수 있다.

바람직하게는, 적어도 하나의 단결정 기판은 이면에 대향하는 제1 표면을 갖는 제1 단결정 기판을 포함한다. 제1 표면은 {0001}면에 대하여 50°이상 65°이하의 오프각을 갖는다. 이에 따라, 제1 표면이 {0001}면인 경우에 비해서, 제1 표면에서의 채널 이동도를 높일 수 있다.

보다 바람직하게는, 제1 표면의 오프 방위와 제1 단결정 기판의 <1-100> 방향이 이루는 각은 5°이하이다. 더욱 바람직하게는, 제1 단결정 기판의 <1-100> 방향에서의 {03-38}면에 대한 제1 표면의 오프각은 -3°이상 5°이하이다.

이상의 설명으로부터 분명한 바와 같이, 본 발명의 탄화규소 기판의 제조 방법에 따르면, 단결정 기판 및 지지부 사이의 접합 강도를 높일 수 있다.

도 1은 본 발명의 실시형태 1에 있어서의 탄화규소 기판의 구성을 개략적으로 나타내는 평면도이다.
도 2는 도 1의 선 II-II을 따르는 개략 단면도이다.
도 3은 본 발명의 실시형태 1에 있어서의 탄화규소 기판의 제조 방법의 제1 공정을 개략적으로 나타내는 단면도이다.
도 4는 도 3의 일부 확대도이다.
도 5는 본 발명의 실시형태 1의 탄화규소 기판 제조 방법의 제2 공정에 있어서 승화에 따른 물질의 이동 방향을 개략적으로 나타내는 부분 단면도이다.
도 6은 본 발명의 실시형태 1의 탄화규소 기판 제조 방법의 제3 공정에 있어서 승화에 따른 물질의 이동 방향을 개략적으로 나타내는 부분 단면도이다.
도 7은 본 발명의 실시형태 1의 탄화규소 기판 제조 방법의 제3 공정에 있어서 승화에 따른 공극의 이동 방향을 개략적으로 나타내는 부분 단면도이다.
도 8은 본 발명의 실시형태 1의 탄화규소 기판 제조 방법의 제2 공정에 있어서 승화에 따른 보이드의 이동 방향을 개략적으로 나타내는 부분 단면도이다.
도 9는 본 발명의 실시형태 2의 탄화규소 기판 제조 방법의 제1 공정에 있어서 단결정 기판의 구성을 개략적으로 나타내는 단면도이다.
도 10은 본 발명의 실시형태 2의 탄화규소 기판 제조 방법의 제1 공정에 있어서 지지부의 구성을 개략적으로 나타내는 단면도이다.
도 11은 본 발명의 실시형태 2에 있어서의 탄화규소의 제조 방법의 일 공정을 개략적으로 나타내는 단면도이다.
도 12는 본 발명의 실시형태 3에 있어서의 탄화규소 기판의 구성을 개략적으로 나타내는 단면도이다.
도 13은 본 발명의 실시형태 4에 있어서의 탄화규소 기판의 구성을 개략적으로 나타내는 단면도이다.
도 14는 본 발명의 실시형태 5에 있어서의 반도체 장치의 구성을 개략적으로 나타내는 부분 단면도이다.
도 15는 본 발명의 실시형태 5에 있어서의 반도체 장치의 제조 방법의 개략적인 흐름도이다.
도 16은 본 발명의 실시형태 5에 있어서의 반도체 장치의 제조 방법의 제1 공정을 개략적으로 나타내는 부분 단면도이다.
도 17은 본 발명의 실시형태 5에 있어서의 반도체 장치의 제조 방법의 제2 공정을 개략적으로 나타내는 부분 단면도이다.
도 18은 본 발명의 실시형태 5에 있어서의 반도체 장치의 제조 방법의 제3 공정을 개략적으로 나타내는 부분 단면도이다.
도 19는 본 발명의 실시형태 5에 있어서의 반도체 장치의 제조 방법의 제4 공정을 개략적으로 나타내는 부분 단면도이다.

이하, 도면에 기초하여 본 발명의 실시형태를 설명한다.

(실시형태 1)

도 1 및 도 2를 참조하여, 본 실시형태의 탄화규소 기판(81)은 지지부(30)와, 단결정 기판(11?13)을 갖는다. 지지부(30)는 탄화규소로 이루어진 층이며, 이 층은 주면(F0)을 갖는다. 단결정 기판(11?19)은 탄화규소로 이루어지고, 도 1에 나타내는 바와 같이, 매트릭스형으로 배치된다. 단결정 기판(11?19)의 각각의 이면과, 지지부(30)의 주면(F0)은 서로 접합된다. 예컨대, 단결정 기판(11)(제1 단결정 기판)은 상호 대향하는 표면(F1)(제1 표면) 및 이면(B1)(제1 이면)을 가지고, 단결정 기판(12)은 상호 대향하는 표면(F2)(제2 표면) 및 이면(B2)(제2 이면)을 갖는다. 이면(B1 및 B2) 각각은 주면(F0)에 접합된다.

단결정 기판(11?19)의 각각의 표면은 바람직하게는 면방위 {03-38}을 갖는다. 단 면방위로서, {0001}, {11-20}, 또는 {1-100}을 이용할 수도 있다. 또한, 상기한 각 면방위로부터 어느 정도 오프된 면을 이용할 수도 있다.

다음으로, 탄화규소 기판(81)의 제조 방법에 대해서 설명한다. 이하에 있어서 설명을 간략화하기 위해 단결정 기판(11?19) 중 단결정 기판(11 및 12)에 관해서만 언급하는 경우가 있지만, 단결정 기판(13?19)도 단결정 기판(11 및 12)과 동일하게 취급된다. 이 점은 다른 실시형태의 설명에 있어서도 동일하다.

도 3 및 도 4를 참조하여, 지지부(30)와, 단결정 기판(11?19)[총칭하여 단결정 기판군(10)이라고도 함]과, 가열 장치가 준비된다. 이 시점에서, 지지부(30)는 반드시 단결정체일 필요는 없고, 예컨대 다결정체 또는 소결체이어도 된다.

가열 장치는 제1 및 제2 가열체(91, 92)와, 단열 용기(40)와, 히터(50)와, 히터 전원(150)을 갖는다. 단열 용기(40)는 단열성이 높은 재료로 형성된다. 히터(50)는, 예컨대 전기 저항 히터이다. 제1 및 제2 가열체(91, 92)는 히터(50)로부터의 방사열을 흡수하여 얻은 열을 재방사함으로써, 지지부(30) 및 단결정 기판군(10)을 가열하는 기능을 갖는다. 제1 및 제2 가열체(91, 92)는, 예컨대 공극률이 작은 그래파이트로 형성된다.

다음에, 제1 가열체(91), 단결정 기판군(10), 지지부(30), 제2 가열체(92)가 이 순서로 적층되어 배치된다. 구체적으로는, 먼저 제1 가열체(91) 위에, 단결정 기판(11?19)이 매트릭스형으로 배치된다. 다음에, 단결정 기판군(10)의 표면 위에 지지부(30)가 배치된다. 이어서, 지지부(30) 위에 제2 가열체(92)가 배치된다. 다음에, 적층된 제1 가열체(91), 단결정 기판군(10), 지지부(30), 제2 가열체(92)가 히터(50)가 설치된 단열 용기(40) 내에 수납된다.

단열 용기(40) 내의 분위기는 대기 분위기를 감압함으로써 얻어진 분위기가 된다. 분위기의 압력은 바람직하게는 10^-1 ㎩보다 높으며 10⁴ ㎩보다 낮다.

또, 상기한 분위기는 불활성 가스 분위기이어도 된다. 불활성 가스로서는, 예컨대 He, Ar 등의 희가스, 질소 가스, 또는 희가스와 질소 가스의 혼합 가스를 이용할 수 있다. 이 혼합 가스가 이용되는 경우, 질소 가스의 비율은 예컨대 60％이다. 또, 처리실 내의 압력은 바람직하게는 50 ㎪ 이하이고, 보다 바람직하게는 10 ㎪ 이하이다.

도 5를 참조하면, 상기한 바와 같이 준비된 단결정 기판군(10)(도 3)의 이면 위에는 표면층(71)(도 5)이 형성된다. 예컨대, 이면(B1 및 B2) 각각의 위에 표면층(71)이 형성된다. 표면층(71)은 단결정 기판(11 및 12)이 준비될 때에, 이면(B1 및 B2)이 기계 가공에 의해 형성됨으로써 이면(B1 및 B2)에 형성된, 결정 구조의 왜곡을 갖는 층이다. 예컨대, 단결정 기판(11?19)이 탄화규소 단결정의 덩어리로부터 슬라이스됨으로써 제조되는 경우, 이 슬라이스 시에 표면층이 형성된다. 슬라이스에 의해 형성되는 상기 표면층의 두께는 예컨대 20 ㎛ 정도이다. 또한, 슬라이스 후에 이면(B1 및 B2)에 대하여 기계적인 연마가 이루어지는 경우, 슬라이스에 의한 비교적 두꺼운 표면층이 제거될 수 있지만, 이 연마에 의해, 비교적 얇은 표면층이 형성된다.

지지부(30)는 단결정 기판(11 및 12) 각각의 위에 배치되어 있을 뿐이며, 접합되지는 않는다. 이 때문에, 이면(B1 및 B2) 각각과 지지부(30) 사이에는 미소한 공극(GQ)이 존재한다. 따라서, 표면층(71)은 공극(GQ)에 면한다.

다음으로, 히터(50)에 의해, 제1 및 제2 가열체(91, 92) 각각을 통해, 단결정 기판(11 및 12)을 포함하는 단결정 기판군(10)과, 지지부(30)를 승화 재결정 반응이 생기는 정도의 온도로 가열한다. 이 가열은 우선, 단결정 기판군(10)의 온도가 지지부(30)의 온도보다 높아지도록 온도차가 형성되게 이루어진다. 즉, 도면에서, 아래에서 위를 향하여 온도가 저하하는 온도 구배가 형성된다. 이 온도 구배는 단결정 기판군(10)과 지지부(30) 사이에서, 바람직하게는 1 ℃/㎝ 이상 100 ℃/㎝ 이하이며, 보다 바람직하게는 10 ℃/㎝ 이상 50 ℃/㎝ 이하이다.

전술한 바와 같이, 지지부(30)의 온도에 비해서, 단결정 기판(11 및 12) 각각의 온도가 높아지면, 공극(GQ)에 있어서, 도면에서 화살표(M1)로 나타내는 바와 같이, 승화에 따른 물질 이동이 생긴다. 이 결과, 표면층(71) 중 적어도 일부가 제거되고, 바람직하게는 표면층(71)의 전부가 제거된다. 승화된 탄화규소는 지지부(30)의 주면(F0) 위에서 재결정화됨으로써 지지부(30)에 흡수된다.

도 6을 참조하면, 단결정 기판(11 및 12) 각각의 온도에 비해서, 지지부(30)의 온도가 높다. 즉, 도면에 있어서, 위에서 아래를 향하여 온도가 저하하는 온도 구배가 형성된다. 바꾸어 말하면, 온도 구배의 방향이 반전된다. 이 온도 구배는 단결정 기판군(10)과 지지부(30) 사이에 있어서, 바람직하게는 1 ℃/㎝ 이상 200 ℃/㎝ 이하이며, 보다 바람직하게는 10 ℃/㎝ 이상 50 ℃/㎝ 이하이다. 이러한 온도 구배에 의해, 공극(GQ)에 있어서, 도면에서 화살표(M2)로 나타내는 바와 같이, 승화에 따른 물질 이동이 생긴다.

또한, 도 7을 참조하면, 도 5의 화살표(M2)로 나타내는 물질 이동은, 반대로 말하면, 공극(GQ)에 존재하는 공동(空洞)에 있어서, 도 7의 화살표(H2)로 나타내는 공동 이동에 대응한다. 여기서 공극(GQ)의 높이(도면에서 세로 방향의 치수)에는 큰 면내 변동이 있고, 이 변동에 기인하여, 공극(GQ)에 대응하는 공동의 이동[도면에서 화살표(H2)] 속도에 큰 면내 변동이 생긴다.

도 8을 참조하면, 상기 변동 때문에 공극(GQ)(도 7)에 대응하는 공동은 그 형상을 유지하면서 이동할 수 없고, 대신에 복수의 보이드(VD)(도 8)로 분해된다. 이 결과, 단결정 기판(11 및 12) 각각이 지지부(30)에 접합된다.

가열이 계속되면, 보이드(VD)는 화살표(H3)로 나타내는 바와 같이, 주면(F0)으로부터 멀어져 간다. 이에 따라, 접합 강도가 더욱 높아진다. 지지부(30)의 결정 구조가, 단결정 기판군(10)에 가까운 영역으로부터 서서히, 단결정 기판군(10)의 결정 구조에 대응하는 것으로 변화해 간다. 이상에 의해 탄화규소 기판(81)을 얻을 수 있다.

본 실시형태에 따르면, 표면층(71)(도 5)이 기계적으로가 아니라 승화에 의해 제거되기 때문에, 이 제거에 수반하여 이면(B1 및 B2)에 새로운 결정 구조의 왜곡이 생기는 것을 피하면서, 왜곡된 표면층(71)을 제거할 수 있다. 이에 따라, 이면(B1 및 B2) 각각과 주면(F0) 사이의 접합 강도를 높일 수 있다. 또한, 가열 처리와 같은 간편한 공정으로 표면층(71)을 제거할 수 있다. 또, 이 표면층(71)의 결정 결함에 기인한 두께 방향(도 2에서의 세로 방향)의 전기 저항 증대를 억제할 수 있다.

표면층(71)이 승화되기 전에, 이면(B1 및 B2)과 주면(F0)은 도 5에 나타내는 바와 같이 서로 마주보게 된다. 이에 따라, 표면층(71)이 제거된 시점에서, 이미 이면(B1 및 B2) 각각과 주면(F0)이 서로 마주보고 있기 때문에, 계속해서 양자를 접합하는 공정(도 6?도 8)을 용이하게 수행할 수 있다.

표면층(71)을 제거하는 공정과, 이면(B1 및 B2) 각각과 주면(F0)을 접합하는 공정은 함께 승화를 이용하여 이루어진다. 구체적으로는, 승화 및 재결정화를 위한 온도 구배를 반전시키는 것만으로 양 공정을 수행할 수 있다. 이에 따라 탄화규소 기판(81)의 제조 공정을 간략화할 수 있다.

이면(B1 및 B2) 각각과 주면(F0)이 접합될 때에, 도 6에 나타내는 바와 같이 주면(F0)으로부터의 승화가 생기기 때문에, 만약 주면(F0) 위에 표면층이 존재하였다고 해도 이 표면층은 제거된다. 따라서, 이 표면층이 접합 강도에 악영향을 미치는 것을 피할 수 있다.

표면(F1 및 F2)(도 2)이 형성되기 때문에, 표면(F1)만 형성되는 경우에 비해서 탄화규소 기판(81)의 표면적을 크게 할 수 있다.

바람직하게는, 단결정 기판(11?19) 각각의 결정 구조는 폴리타입 4H형을 갖는다. 이에 따라, 전력용 반도체의 제조에 적합한 탄화규소 기판(81)을 얻을 수 있다.

바람직하게는, 탄화규소 기판(81)의 균열을 방지하기 위해, 탄화규소 기판(81)에 있어서의 지지부(30)의 열팽창 계수와, 단결정 기판(11?19)의 열팽창 계수와의 차는 되도록 작아야 한다. 이에 따라, 탄화규소 기판(81)의 휘어짐의 발생을 억제할 수 있다. 이를 위해서는, 예컨대 지지부(30)의 결정 구조가 단결정 기판(11?19)의 결정 구조와 동일한 것이 좋고, 구체적으로는, 승화 및 재결정화에 따른 물질 이동[도 8: 화살표(H3)]이 충분히 이루어짐으로써 지지부(30)의 결정 구조를 단결정 기판(11?19)의 결정 구조와 동일하게 하는 것이 좋다.

바람직하게는, 열처리 전에 준비되는 지지부(30) 및 단결정 기판군(10)(도 4)의 각각의 두께의 면내 변동은 되도록 작아야 한다. 예컨대, 이 변동은 10 ㎛ 이하이다. 면내 변동을 억제하기 위해서는, 예컨대 평탄화 처리가 이루어지는 것이 좋다.

바람직하게는, 열처리 전에 준비되는 지지부(30)의 전기 저항률은 50 mΩ?㎝ 미만이고, 보다 바람직하게는, 10 mΩ?㎝ 미만이다.

바람직하게는, 탄화규소 기판(81)에 있어서의 지지부(30)의 불순물 농도는 5×10¹⁸ ㎝^-3 이상이고, 보다 바람직하게는 1×10²⁰ ㎝^-3 이상이다. 이러한 탄화규소 기판(81)을 이용하여 종형 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 등과 같이 세로 방향으로 전류를 흐르게 하는 종형 반도체 장치를 제조함으로써, 종형 반도체 장치의 온 저항을 저감할 수 있다.

바람직하게는, 탄화규소 기판(81)의 전기 저항률의 평균값은 바람직하게는 5 mΩ?㎝ 이하이고, 보다 바람직하게는, 1 mΩ?㎝ 이하이다.

바람직하게는, 탄화규소 기판(81)의 두께(도 2에서의 세로 방향의 치수)는, 300 ㎛ 이상으로 된다.

바람직하게는, 표면(F1)은 {0001}면에 대하여 50°이상 65°이하의 오프각을 갖는다. 이에 따라, 표면(F1)이 {0001}면인 경우에 비해서, 표면(F1)에서의 채널 이동도를 높일 수 있다. 보다 바람직하게는, 이하의 제1 또는 제2 조건이 만족된다.

제1 조건 하에 있어서, 표면(F1)의 오프 방위와 단결정 기판(11)의 <1-100> 방향이 이루는 각은 5°이하이다. 더욱 바람직하게는, 단결정 기판(11)의 <1-100> 방향에서의 {03-38}면에 대한 표면(F1)의 오프각은 -3°이상 5°이하이다.

제2 조건 하에 있어서, 표면(F1)의 오프 방위와 단결정 기판(11)의 <11-20> 방향이 이루는 각은 5°이하이다.

상기에 있어서, 「<1-100> 방향에서의 {03-38}면에 대한 표면(F1)의 오프각」이란, <1-100> 방향 및 <0001> 방향이 연장되는 사영면에의 표면(F1)의 법선의 정사영과, {03-38}면의 법선이 이루는 각도이며, 그 부호에 있어서, 상기 정사영이 <1-100> 방향에 대하여 평행하게 근접하는 경우는 플러스이고, 상기 정사영이 <0001> 방향에 대하여 평행하게 근접하는 경우는 마이너스이다.

상기에 있어서 단결정 기판(11)의 표면(F1)의 바람직한 방위에 대해서 설명하였지만, 바람직하게는, 다른 단결정 기판(12?19)의 각각의 표면의 방위에 대해서도 마찬가지이다.

단결정 기판(11?19)이 지지부(30)에 접합되기 위해서 배치되기 전에, 단결정 기판(11?19)의 이면이 미리 기계적으로 연마되어도 된다. 이 연마에 의해 표면층(71)의 두께가 얇아지기 때문에, 표면층(71)의 승화에 의한 제거(도 5)가 보다 용이하게 이루어질 수 있다.

또한, 히터(50)로서 전기 저항 히터를 예시하였다. 즉, 저항 가열법을 예시하였지만, 다른 가열법을 이용할 수도 있고, 예컨대 고주파 유도 가열법 또는 램프 어닐링법을 이용할 수도 있다.

(실시형태 2)

본 실시형태의 탄화규소 기판은 탄화규소 기판(81)(도 1 및 도 2)과 대략 동일한 구성을 갖는다. 이하에, 그 제조 방법에 대해서 설명한다.

도 9 및 도 10을 참조하여, 이면(B1)에 표면층(71)이 형성된 단결정 기판(11)이 준비된다. 또한, 동일한 단결정 기판(12?19)(도 1)이 준비된다. 주면(F0)에 표면층(73)이 형성된 지지부(30)가 준비된다. 지지부(30)는 반드시 단결정체일 필요는 없고, 예컨대 다결정체 또는 소결체이어도 된다.

다음에, 표면층(71 및 73) 중 적어도 어느 하나의 적어도 일부가 화학적으로 제거된다. 구체적으로는, 표면층(71 및 73)이 에칭된다. 에칭 방법으로서는, 예컨대 웨트 에칭, 가스 에칭, RIE(Reactive Ion Etching), 또는 희생 산화에 의한 에칭을 이용할 수 있다.

도 11을 참조하여, 이면(B1 및 B2)과 주면(F0)이 마주보도록, 지지부(30) 위에 단결정 기판(11 및 12)이 배치된다. 다음에, 지지부(30)와, 단결정 기판(11 및 12)이 가열됨으로써, 이면(B1 및 B2) 각각과 주면(F0)이 접합된다. 이에 따라, 탄화규소 기판(81)(도 2)을 얻을 수 있다.

상기 이외의 구성에 대해서는, 전술한 실시형태 1의 구성과 거의 동일하기 때문에, 동일 또는 대응하는 요소에 대해서 동일한 부호를 붙이고, 그 설명을 반복하지 않는다.

또한, 본 실시형태에서는 지지부(30)로서 표면층(73)을 갖는 것이 준비되었지만, 표면층(73)을 갖지 않는 지지부(30)가 준비되어도 된다. 또, 단결정 기판(11)으로서 표면층(71)을 갖는 것이 준비되었지만, 표면층(71)을 갖지 않는 단결정 기판(11)이 준비되어도 된다.

(실시형태 3)

주로 도 12를 참조하면, 본 실시형태의 탄화규소 기판(85)은 단결정 기판(11?19)(도 1) 대신에, 단결정 기판(11)만을 갖는다. 이 이외의 구성에 대해서는, 전술한 실시형태 1의 구성과 거의 동일하기 때문에, 동일 또는 대응하는 요소에 대해서 동일한 부호를 붙이고, 그 설명을 반복하지 않는다.

(실시형태 4)

주로 도 13을 참조하면, 본 실시형태의 탄화규소 기판(86)은 단결정 기판(11)과 함께, 단결정 기판(41)을 갖는다. 단결정 기판(41)은 단결정 기판(11)의 표면(F1)에 접합된다.

(실시형태 5)

도 14를 참조하여, 본 실시형태의 반도체 장치(100)는 종형 DiMOSFET(Double Implanted Metal Oxide Semiconductor Field Effect Transistor)로서, 탄화규소 기판(81), 버퍼층(121), 내압 유지층(122), p 영역(123), n⁺ 영역(124), p⁺ 영역(125), 산화막(126), 소스 전극(111), 상부 소스 전극(127), 게이트 전극(110), 및 드레인 전극(112)을 갖는다.

탄화규소 기판(81)은 본 실시형태에서는 n형의 도전형을 가지며, 실시형태 1에서 설명한 바와 같이, 지지부(30) 및 단결정 기판(11)을 갖는다. 드레인 전극(112)은 단결정 기판(11)과의 사이에 지지부(30)가 위치하도록, 지지부(30) 위에 형성된다. 버퍼층(121)은 지지부(30)와의 사이에 단결정 기판(11)이 위치하도록, 단결정 기판(11) 위에 형성된다.

버퍼층(121)은 도전형이 n형이며, 그 두께는 예컨대 0.5 ㎛이다. 또한, 버퍼층(121)에서의 n형의 도전성 불순물의 농도는 예컨대 5×10¹⁷ ㎝^-3이다.

내압 유지층(122)은 버퍼층(121) 위에 형성되고, 도전형이 n형인 탄화규소로 이루어진다. 예컨대, 내압 유지층(122)의 두께는 10 ㎛이며, 그 n형의 도전성 불순물의 농도는 5×10¹⁵ ㎝^-3이다.

이 내압 유지층(122)의 표면에는, 도전형이 p형인 복수의 p 영역(123)이 서로 간격을 두고 형성된다. p 영역(123)의 내부에 있어서, p 영역(123)의 표면층에 n⁺ 영역(124)이 형성된다. 또한, 이 n⁺ 영역(124)에 인접하는 위치에는, p⁺ 영역(125)이 형성된다. 한쪽의 p 영역(123)에서의 n⁺ 영역(124) 위로부터, p 영역(123), 2개의 p 영역(123) 사이에서 노출되는 내압 유지층(122), 다른쪽의 p 영역(123) 및 그 다른쪽의 p 영역(123)에서의 n⁺ 영역(124) 위로까지 연장되도록, 산화막(126)이 형성된다. 산화막(126) 위에는 게이트 전극(110)이 형성된다. 또한, n⁺ 영역(124) 및 p⁺ 영역(125) 위에는 소스 전극(111)이 형성된다. 이 소스 전극(111) 위에는 상부 소스 전극(127)이 형성된다.

산화막(126)과, 반도체층으로서의 n⁺ 영역(124), p⁺ 영역(125), p 영역(123) 및 내압 유지층(122)의 계면으로부터 10 ㎚ 이내의 영역에서의 질소 원자 농도의 최대값은 1×10²¹ ㎝^-3 이상이다. 이에 따라, 특히 산화막(126) 아래의 채널 영역[산화막(126)에 접하는 부분으로서, n⁺ 영역(124)과 내압 유지층(122) 사이의 p 영역(123)의 부분]의 이동도를 향상시킬 수 있다.

다음으로, 반도체 장치(100)의 제조 방법에 대해서 설명한다. 도 16?도 19에서는 단결정 기판(11?19)(도 1) 중 단결정 기판(11)의 근방에서의 공정만을 나타내지만, 단결정 기판(12)?단결정 기판(19)의 각각의 근방에서도, 동일한 공정이 이루어진다.

먼저, 기판 준비 공정(단계 S110: 도 15)으로서, 탄화규소 기판(81)(도 1 및 도 2)이 준비된다. 탄화규소 기판(81)의 도전형은 n형이다.

도 16을 참조하여, 에피택셜층 형성 공정(단계 S120: 도 15)에 따라, 버퍼층(121) 및 내압 유지층(122)이 이하와 같이 형성된다.

우선 탄화규소 기판(81)의 단결정 기판(11) 위에 버퍼층(121)이 형성된다. 버퍼층(121)은 도전형이 n형인 탄화규소로 이루어지고, 예컨대 두께 0.5 ㎛의 에피택셜층이다. 또한, 버퍼층(121)에서의 도전형 불순물의 농도는 예컨대 5×10¹⁷ ㎝^-3이다.

다음에, 버퍼층(121) 위에 내압 유지층(122)이 형성된다. 구체적으로는, 도전형이 n형인 탄화규소로 이루어지는 층이 에피택셜 성장법에 따라 형성된다. 내압 유지층(122)의 두께는 예컨대 10 ㎛이다. 또한, 내압 유지층(122)에서의 n형의 도전성 불순물의 농도는 예컨대 5×10¹⁵ ㎝^-3이다.

도 17을 참조하여, 주입 공정(단계 S130: 도 15)에 의해, p 영역(123)과, n⁺ 영역(124)과, p⁺ 영역(125)이 이하와 같이 형성된다.

우선 도전형이 p형인 불순물이 내압 유지층(122)의 일부에 선택적으로 주입됨으로써, p 영역(123)이 형성된다. 다음에, n형의 도전성 불순물을 정해진 영역에 선택적으로 주입함으로써 n⁺ 영역(124)이 형성되고, 또 도전형이 p형인 도전성 불순물을 정해진 영역에 선택적으로 주입함으로써 p⁺ 영역(125)이 형성된다. 불순물의 선택적인 주입은, 예컨대 산화막으로 이루어지는 마스크를 이용하여 이루어진다.

이러한 주입 공정 후, 활성화 어닐링 처리가 실시된다. 예컨대, 아르곤 분위기 속에서, 가열 온도 1700℃로 30분간의 어닐링이 실시된다.

도 18을 참조하여, 게이트 절연막 형성 공정(단계 S140: 도 15)이 이루어진다. 구체적으로는, 내압 유지층(122)과, p 영역(123)과, n⁺ 영역(124)과, p⁺ 영역(125)의 위를 덮도록, 산화막(126)이 형성된다. 이 형성은 드라이 산화(열산화)에 의해 이루어져도 된다. 드라이 산화의 조건은 예컨대 가열 온도가 1200℃이며, 가열 시간이 30분이다.

그 후, 질소 어닐링 공정(단계 S150)이 이루어진다. 구체적으로는, 일산화질소(NO) 분위기 속에서 어닐링 처리가 실시된다. 이 처리의 조건은, 예컨대 가열 온도가 1100℃이며, 가열 시간이 120분이다. 이 결과, 내압 유지층(122), p 영역(123), n⁺ 영역(124), 및 p⁺ 영역(125)의 각각과, 산화막(126)의 계면 근방에, 질소 원자가 도입된다.

이 일산화질소를 이용한 어닐링 공정 후, 불활성 가스인 아르곤(Ar) 가스를 이용한 어닐링 처리가 더 실시되어도 된다. 이 처리의 조건은, 예컨대 가열 온도가 1100℃이며, 가열 시간이 60분이다.

도 19를 참조하여, 전극 형성 공정(단계 S160: 도 15)에 의해, 소스 전극(111) 및 드레인 전극(112)이 이하와 같이 형성된다.

우선, 산화막(126) 위에, 포토리소그래피법을 이용하여, 패턴을 갖는 레지스트막이 형성된다. 이 레지스트막을 마스크로서 이용하여, 산화막(126) 중 n⁺ 영역(124) 및 p⁺ 영역(125) 위에 위치하는 부분이 에칭에 의해 제거된다. 이에 따라 산화막(126)에 개구부가 형성된다. 다음에, 이 개구부에서 n⁺ 영역(124) 및 p⁺ 영역(125) 각각과 접촉하도록 도전체막이 형성된다. 그리고, 레지스트막을 제거함으로써, 상기 도체막 중 레지스트막 위에 위치한 부분이 제거(리프트 오프)된다. 이 도체막은 금속막이어도 되며, 예컨대 니켈(Ni)로 이루어진다. 이 리프트 오프의 결과, 소스 전극(111)이 형성된다.

또한, 여기서 얼로이화를 위한 열처리가 실시되는 것이 바람직하다. 예컨대, 불활성 가스인 아르곤(Ar) 가스의 분위기 속에서, 가열 온도 950℃로 2분간 열처리가 실시된다.

다시 도 14를 참조하여, 소스 전극(111) 위에 상부 소스 전극(127)이 형성된다. 또한, 탄화규소 기판(81)의 이면 위에 드레인 전극(112)이 형성된다. 또, 산화막(126) 위에 게이트 전극(110)이 형성된다. 이상에 의해, 반도체 장치(100)를 얻을 수 있다.

본 실시형태에 있어서의 도전형이 교체된 구성, 즉 p형과 n형이 교체된 구성을 이용할 수도 있다.

반도체 장치(100)를 제작하기 위한 탄화규소 기판은 실시형태 1의 탄화규소 기판(81)에 한정되는 것이 아니며, 예컨대 다른 실시형태 중 어느 하나에 따른 탄화규소 기판이 이용되어도 된다.

종형 DiMOSFET를 예시하였지만, 본 발명의 반도체 기판을 이용하여 다른 반도체 장치가 제조되어도 되며, 예컨대 RESURF-JFET(Reduced Surface Field-Junction Field Effect Transistor) 또는 쇼트키 다이오드가 제조되어도 된다.

실시예

(실시예 1)

지지부(30)(도 3)로서, 직경 100 ㎜, 두께 300 ㎛, 폴리타입 4H, 면방위 (03-38), n형 불순물 농도 1×10²⁰ ㎝^-3, 마이크로파이프 밀도 1×10⁴ ㎝^-2, 및 적층 결함 밀도 1×10⁵ ㎝^- ¹를 갖는 탄화규소 웨이퍼를 준비하였다.

또한, 단결정 기판군(10)의 각각으로서, 35×35 ㎜의 정사각 형상, 두께 300 ㎛, 폴리타입 4H, 면방위 (03-38), n형 불순물 농도 1×10¹⁹ ㎝^-3, 마이크로파이프 밀도 0.2 ㎝^-2, 및 적층 결함 밀도 1 ㎝^-1 미만을 갖는 탄화규소 웨이퍼를 준비하였다. 이 탄화규소 웨이퍼는 탄화규소 단결정의 덩어리로부터 슬라이스됨으로써 형성되었다. 슬라이스됨으로써 형성된 면에 대하여, 연마는 하지 않았다. 이 슬라이스에 의해, 두께 약 20 ㎛의 표면층(71)이 형성되었다.

단결정 기판군을 제1 가열체(91) 위에 매트릭스형으로 배치하였다. 다음으로, 단결정 기판군(10) 위에 지지부(30)를 배치하였다. 다음으로, 지지부(30) 위에 제2 가열체(92)를 배치하였다. 이에 따라, 제1 가열체(91), 단결정 기판군(10), 지지부(30), 및 제2 가열체(92)를 포함하는 적층체를 준비하였다.

상기한 적층체를 그래파이트로 제조된 단열 용기(40)(도 3) 내에 수납하였다. 다음에, 단열 용기(40)에 유량 100 sc㎝(standard cubic centimeter per minute)으로 질소 가스를 도입하고, 단열 용기(40) 내의 압력을 133 ㎩로 제어하였다.

다음에, 히터(50)로 단열 용기(40) 내의 온도를 약 2000℃로 가열하였다. 이 가열은 제2 가열체(92)의 온도에 비해 제1 가열체(91)의 온도가 높아지도록 이루어졌다. 이에 따라, 제1 가열체(91)에 면하는 단결정 기판군(10)의 온도는 제2 가열체(92)에 면하는 지지부(30)의 온도보다 높게 되었다. 이에 따라 단결정 기판군(10)의 이면[도 5: 이면(B1, B2)]으로부터 탄화규소를 승화시켰다. 승화되는 두께와, 얻어지는 탄화규소 기판의 특성과의 상관을 조사하기 위해, 승화되는 두께는 0 ㎛, 2.5 ㎛, 5 ㎛, 10 ㎛, 15 ㎛, 20 ㎛, 25 ㎛, 및 50 ㎛로 하였다.

다음에, 단열 용기(40) 내의 분위기 및 대략의 온도는 그대로, 단결정 기판군(10) 및 지지부(30) 사이에서의 온도 구배가 반전되었다. 즉, 단결정 기판군(10)의 온도에 비해서 지지부(30)의 온도가 높게 되었다. 이에 따라, 단결정 기판군(10)과 지지부(30)가 접합되었다(도 7, 도 8).

다음에, 접합 강도와, 접합 계면에 있어서의 마이크로파이프 밀도를 조사하였다. 그 결과를, 이하의 표 1에 나타낸다.

이 결과로부터, 본 실시예에 따르면, 승화에 의해 표면층(71)(도 5)을 제거함으로써, 접합 강도가 향상되고, 또한 접합 계면에 있어서의 마이크로파이프 밀도가 저하되는 것을 알았다. 또한, 이 효과는 승화되는 두께가 표면층의 두께인 20 ㎛에 이르면 포화하는 것을 알았다.

(실시예 2)

온도 500℃의 용융 KOH에 10분간 노출됨으로써, 단결정 기판(11)(도 9)의 이면(B1)의 두께가 약 10 ㎛만큼 제거되었다. 그리고, 이 단결정 기판(11)을 이용하여 탄화규소 기판을 제조하였다(도 11).

(실시예 3)

수소 가스를 이용한 가스 에칭에 의해, 단결정 기판(11)(도 9)의 이면(B1)의 두께가 약 3 ㎛만큼 제거되었다. 에칭 조건은 온도가 1500℃, 수소 유량이 3 slm(standard liter per minute), 시간이 60분이었다. 다음에, 이 단결정 기판(11)을 이용하여 탄화규소 기판을 제조하였다(도 11).

(실시예 4)

수소 및 염화수소의 혼합 가스를 이용한 가스 에칭에 의해, 단결정 기판(11)(도 9)의 이면(B1)의 두께가 약 5 ㎛만큼 제거되었다. 에칭 조건은 온도가 1500℃, 수소 유량이 3 slm, 염화수소 유량이 0.3 slm, 시간이 60분이었다. 다음에, 이 단결정 기판(11)을 이용하여 탄화규소 기판을 제조하였다(도 11).

(실시예 5)

RIE(Reactive Ion Etching)에 의해, 단결정 기판(11)(도 9)의 이면(B1)의 두께가 약 5 ㎛만큼 제거되었다. 에칭 조건은 4불화탄소(CF₄) 유량이 10 sc㎝, 산소 유량이 5 sc㎝, 출력이 300?500 W, 시간이 20분이었다. 다음에, 이 단결정 기판(11)을 이용하여 탄화규소 기판을 제조하였다(도 11).

금번 개시한 실시형태 및 실시예는 모든 점에서 예시로서, 제한적인 것이 아니라고 생각되어야 한다. 본 발명의 범위는 상기한 설명이 아니라 특허청구범위에 의해 정해지면, 특허청구범위와 균등한 의미, 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.

11: 단결정 기판(제1 단결정 기판)
12?19, 41: 단결정 기판
30: 지지부
81, 85, 86: 탄화규소 기판
91: 제1 가열체
92: 제2 가열체
100: 반도체 장치

Claims

각각이 이면(B1)을 가지며 탄화규소로 이루어진 적어도 하나의 단결정 기판(11)과, 주면(F0)을 가지며 탄화규소로 이루어진 지지부(30)를 준비하는 준비 공정을 포함하고, 상기 준비 공정은 상기 이면 및 상기 주면 중 적어도 어느 하나를 기계적 가공에 의해 형성하는 형성 공정을 포함하며, 상기 형성 공정에서 상기 이면 및 상기 주면 중 적어도 어느 하나에, 결정 구조의 왜곡을 갖는 표면층이 형성되고,
상기 표면층의 적어도 일부를 제거하는 제거 공정과,
상기 제거 공정 후에, 상기 이면 및 상기 주면을 서로 접합하는 접합 공정
을 더 포함하는 탄화규소 기판의 제조 방법.
제1항에 있어서, 상기 제거 공정은 상기 표면층을 승화시킴으로써 이루어지는 것인 탄화규소 기판의 제조 방법.
제2항에 있어서, 상기 준비 공정에서 상기 이면에 상기 표면층이 형성되고,
상기 제거 공정에서, 상기 이면에 형성된 상기 표면층의 적어도 일부가 제거되는 것인 탄화규소 기판의 제조 방법.
제3항에 있어서, 상기 제거 공정은 승화시키기 전에, 상기 이면 및 상기 주면을 서로 마주보게 하는 공정을 포함하는 것인 탄화규소 기판의 제조 방법.
제1항에 있어서, 상기 제거 공정은 희생 산화에 의해 이루어지는 것인 탄화규소 기판의 제조 방법.
제1항에 있어서, 상기 제거 공정은 화학적으로 이루어지는 것인 탄화규소 기판의 제조 방법.
제1항에 있어서, 상기 제거 공정은 상기 표면층의 전부를 제거하도록 이루어지는 것인 탄화규소 기판의 제조 방법.
제1항에 있어서, 상기 접합 공정은 상기 이면 및 상기 주면 사이에서, 상기 주면으로부터의 탄화규소의 승화와, 상기 이면 위에서의 탄화규소의 재결정화를 발생시킴으로써 이루어지는 것인 탄화규소 기판의 제조 방법.
제1항에 있어서, 상기 적어도 하나의 단결정 기판은 복수의 단결정 기판인 것인 탄화규소 기판의 제조 방법.
제1항에 있어서, 상기 제거 공정은 상기 표면층을 에칭함으로써 이루어지는 것인 탄화규소 기판의 제조 방법.
제1항에 있어서, 상기 준비 공정은 상기 이면을 기계적으로 연마하는 공정을 포함하는 것인 탄화규소 기판의 제조 방법.
제1항에 있어서, 상기 준비 공정은 상기 이면을 슬라이스에 의해 형성하는 공정을 포함하는 것인 탄화규소 기판의 제조 방법.
제1항에 있어서, 상기 적어도 하나의 단결정 기판은 상기 이면에 대향하는 제1 표면을 갖는 제1 단결정 기판을 포함하고,
상기 제1 표면은 {0001}면에 대하여 50°이상 65°이하의 오프각을 갖는 것인 탄화규소 기판의 제조 방법.
제13항에 있어서, 상기 제1 표면의 오프 방위와 상기 제1 단결정 기판의 <1-100> 방향이 이루는 각은 5°이하인 것인 탄화규소 기판의 제조 방법.
제14항에 있어서, 상기 제1 단결정 기판의 <1-100> 방향에서의 {03-38}면에 대한 상기 제1 표면의 오프각은 -3°이상 5°이하인 것인 탄화규소 기판의 제조 방법.