CN102395715A - 制造碳化硅衬底的方法 - Google Patents

制造碳化硅衬底的方法 Download PDF

Info

Publication number
CN102395715A
CN102395715A CN2010800168445A CN201080016844A CN102395715A CN 102395715 A CN102395715 A CN 102395715A CN 2010800168445 A CN2010800168445 A CN 2010800168445A CN 201080016844 A CN201080016844 A CN 201080016844A CN 102395715 A CN102395715 A CN 102395715A
Authority
CN
China
Prior art keywords
silicon carbide
single crystalline
crystalline substrate
carbide substrates
back side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800168445A
Other languages
English (en)
Inventor
西口太郎
佐佐木信
原田真
冲田恭子
井上博挥
藤原伸介
并川靖生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN102395715A publication Critical patent/CN102395715A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

准备至少一个单晶衬底(11)和支撑部(30)，每个单晶衬底具有背面(B1)并且由碳化硅制成，所述支撑部具有主面(FO)并且由碳化硅制成。在这个准备步骤中，通过机械加工来形成所述背面(B1)和所述主面(FO)中的至少一个。通过这个形成步骤，在所述背面(B1)和所述主面(FO)中的至少一个上形成具有晶体结构变形的表面层。至少部分地去除所述表面层。在这个去除步骤之后，将所述背面(B1)和所述主面(FO)彼此连接。

Description

制造碳化硅衬底的方法
技术领域
本发明涉及一种制造碳化硅衬底的方法。
背景技术
近来，越来越多地采用SiC(碳化硅)衬底作为用于制造半导体器件的半导体衬底。与更广泛使用的Si(硅)相比，SiC具有更宽的带隙。因此，包括SiC衬底的半导体器件有利地具有高击穿电压、低导通电阻以及在高温环境下其特性降低较小。
为了有效率地制造半导体器件，要求衬底具有的尺寸不小于特定尺寸。根据美国专利No.7,314,520(专利文献1)，可以制造不小于76mm(3英寸)的SiC衬底。
现有技术文献
专利文献
专利文献1：美国专利No.7,314,520
发明内容
本发明要解决的问题
工业上，SiC单晶衬底的尺寸仍然限于大致100mm(4英寸)。因此，不利的是，不能使用大单晶衬底来有效率地制造半导体器件。在六面晶系的SiC中利用与(0001)面不同的面的特性的情况下，这种不利性变得尤为严重。下文中，将对此进行描述。
通常通过以下步骤来制造缺陷小的SiC单晶衬底：将不太可能造成堆叠故障的(0001)面中生长得到的SiC晶锭切片。因此，通过将晶锭不平行于其生长表面进行切片，得到具有除了(0001)面之外的面取向的单晶衬底。这样使得难以充分确保单晶衬底的尺寸，或者不能有效地利用晶锭中的许多部分。为此，尤其难以采用SiC的除了(0001)面之外的面来有效地制造半导体器件。
替代吃力地增大这种SiC单晶衬底的尺寸，考虑到使用在其上连接具有支撑部和多个小单晶衬底的碳化硅衬底。可以根据需要，通过增加单晶衬底的数目使碳化硅衬底的尺寸更大。然而，在这种支撑部和单晶衬底连接的情况下，连接强度会不充分。
根据以上问题来做出本发明，并且本发明的目的在于提供可以使单晶衬底和支撑部之间的连接强度增加的制造碳化硅衬底的方法。
解决问题的方法
用于制造碳化硅衬底的根据本发明的方法包括以下步骤。
准备至少一个单晶衬底和支撑部，每个单晶衬底具有背面并且由碳化硅制成，所述支撑部具有主面并且由碳化硅制成。在准备步骤中，通过机械加工来形成所述背面和所述主面中的至少一个。通过这个形成步骤，在所述背面和所述主面中的至少一个上形成具有晶体结构变形的表面层。至少部分地去除表面层。在这个去除步骤之后，将所述背面和所述主面彼此连接。
根据本发明，可以通过去除具有变形的表面层，来增加背面和主面之间的连接强度。
优选地，通过所述表面层的升华来执行至少部分去除表面层的步骤。因此，可以容易地至少部分去除表面层，同时避免晶体结构发生额外的变形。更优选地，在准备至少一个单晶衬底和支撑部的步骤中，在背面处形成表面层，并且在至少部分去除表面层的步骤中，至少部分地去除背面处形成的表面层。因此，可以部分地去除至少一个单晶衬底的背面处形成的表面层。进一步优选地，在至少部分地去除表面层的步骤中，在表面层的升华之前，将背面和主面布置成彼此面对。因此，由于在去除表面层时背面和主面已彼此面对，因此有助于随后这两者间的连接。
可以通过牺牲氧化来执行至少部分地去除表面层的步骤。可以通过化学方法来执行至少部分地去除表面层的步骤。
优选地，执行至少部分地去除表面层的步骤，使得表面层被完全去除。因此，背面和主面之间的连接强度可以进一步提高。
优选地，在所述背面和所述主面之间使来自主面的碳化硅升华并且使碳化硅在背面上再结晶，来执行将背面和主面彼此连接的步骤。在通过表面层的升华来执行至少部分地去除表面层的步骤的情况下，可以通过升华来执行去除步骤和连接步骤这两者。另外，在至少部分地去除表面层的步骤中，在表面层的升华之前将背面和主面布置成彼此面对的情况下，在表面层升华之后，通过只改变经由升华而导致的质量转移的方向，可以将背面和主面彼此连接。此外，在表面层不仅存在于背面上而且存在于主面上的情况下，可以通过在将背面和主面彼此连接的步骤中的升华来消除主面上的表面层。
优选地，至少一个单晶衬底包括多个单晶衬底。因此，可以得到具有大面积的碳化硅衬底。
可以通过蚀刻表面层来执行上述的至少部分去除表面层的步骤。例如，这个蚀刻包括湿法蚀刻或气体蚀刻。
在准备至少一个单晶衬底的步骤中，可以机械地抛光背面。因此，可以使背面平坦。另外，可以减小背面上形成的表面层的厚度。
在准备至少一个单晶衬底的步骤中，可以通过切片形成背面。换句话讲，背面是通过切片形成并且此后不进行抛光的表面。因此，在背面上存在一些不规则体。在通过背面上的升华来设置支撑部的情况下，不规则体的凹部中的空间可以用作升华气体扩展的空隙。
优选地，至少一个单晶衬底包括第一单晶衬底，所述第一单晶衬底具有与所述背面相反的第一表面。所述第一表面相对于{0001}面具有的偏离角大于或等于50°且小于或等于65°。因此，与第一面是{0001}面的情况相比，第一表面处的沟道迁移率可以增大。
更优选地，第一表面的偏离取向与第一单晶衬底的<1-100>方向之间的角度小于或等于5°。进一步优选地，在第一单晶衬底的<1-100>方向上，第一表面相对于{03-38}面的偏离角大于或等于-3°且小于或等于5°。
本发明的效果
根据上述描述而清楚的是，根据本发明的制造碳化硅衬底的方法，单晶衬底和支撑部之间的连接强度可以增加。
附图说明
图1是示意性示出本发明第一实施例中的碳化硅衬底的构造的平面图。
图2是沿着图1中的线II-II截取的示意性截面图。
图3是示意性示出本发明第一实施例中的碳化硅衬底的制造方法中的第一步骤的截面图。
图4是图3的局部放大图。
图5是示意性示出本发明第一实施例中的碳化硅衬底的制造方法的第二步骤中经由升华导致的质量转移方向的局部截面图。
图6是示意性示出本发明第一实施例中的碳化硅衬底的制造方法的第三步骤中经由升华导致的质量转移方向的局部截面图。
图7是示意性示出本发明第一实施例中的碳化硅衬底的制造方法的第三步骤中经由升华导致的空隙转移方向的局部截面图。
图8是示意性示出本发明第一实施例中的碳化硅衬底的制造方法的第二步骤中经由升华导致的空隙转移方向的局部截面图。
图9是示意性示出本发明第二实施例中的碳化硅衬底的制造方法的第一步骤中的单晶衬底构造的截面图。
图10是示意性示出本发明第二实施例中的碳化硅衬底的制造方法的第一步骤中的支撑部构造的截面图。
图11是示意性示出本发明第二实施例中的碳化硅衬底的制造方法中的一个步骤的截面图。
图12是示意性示出本发明第三实施例中的碳化硅衬底的构造的截面图。
图13是示意性示出本发明的第四实施例中的碳化硅衬底的构造的截面图。
图14是示意性示出本发明的第五实施例中的半导体器件的构造的局部截面图。
图15是本发明的第五实施例中的半导体器件的制造方法的示意性流程图。
图16是示意性示出本发明第五实施例中的半导体器件的制造方法中的第一步骤的局部截面图。
图17是示意性示出本发明第五实施例中的半导体器件的制造方法中的第二步骤的局部截面图。
图18是示意性示出本发明第五实施例中的半导体器件的制造方法中的第三步骤的局部截面图。
图19是示意性示出本发明第五实施例中的半导体器件的制造方法中的第四步骤的局部截面图。
具体实施方式
下文中，将基于附图来描述本发明的实施例。
(第一实施例)
参照图1和图2，本实施例的碳化硅衬底81包括支撑部30以及单晶衬底11-13。支撑部30是由碳化硅制成的层，并且该层具有主面FO。单晶衬底11-19由碳化硅制成，如图1中所示布置成矩阵。单晶衬底11-19中的每个的背面和支撑部30的主面FO彼此连接。例如，单晶衬底11(第一单晶衬底)包括彼此相反的表面F1(第一表面)和背面B1(第一背面)。单晶衬底12具有彼此相反的表面F2(第二表面)和背面B2(第二背面)。背面B 1和B2中的每个连接到主面FO。
优选地，单晶衬底11-19中的每个的表面具有面取向{03-38}。可以采用{0001}、{11-20}或{1-100}作为面取向。另外，还可以使用与上述面取向中的每个偏移几度的面。
下文中，将描述制造碳化硅衬底81的方法。虽然在下面的描述中为了简化而仅提及单晶衬底11-19之中的单晶衬底11和12，但是单晶衬底13-19遵循对单晶衬底11和12的描述。对于其他实施例中的描述亦如此。
参照图3和图4，设置支撑部30、单晶衬底11-19(统称为“单晶衬底组10”)和加热装置。在这个阶段，支撑部30不必是单晶形式，并且可以采用多晶或烧结致密物的形式。
加热装置包括第一加热主体91和第二加热主体92、热绝缘容器40、加热器50和加热器电源150。热绝缘容器40由耐热性高的材料制成。例如，加热器50是电气电阻加热器。第一加热主体91和第二加热主体92通过将由吸收加热器50发出的热而得到的热再次辐射，能够加热支撑部30和单晶衬底组10。例如，第一加热主体91和第二加热主体92由具有低孔隙率的石墨制成。
将第一加热主体91、单晶衬底组10、支撑部30和第二加热主体92布置成以引用次序来堆叠。具体来讲，将单晶衬底11-19在第一加热主体91上布置成矩阵。将支撑部30放置在单晶衬底组10的表面上。然后，将第二加热主体92放置在支撑部30上。将堆叠的第一加热主体91、单晶衬底组10、支撑部30和第二加热主体92容纳在其中设置有加热器50的热绝缘容器40中。
通过减小大气压力得到热绝缘容器40中的气氛。优选地，将气氛的压力设定得高于10-1Pa并低于104Pa。
上述气氛可以是惰性气体气氛。例如，可以使用诸如He或Ar的稀有气体、氮气或者稀有气体和氮气的混合气体作为惰性气体。在采用的是混合气体的情况下，氮气的比率为例如60％。处理室内的压力优选地等于或低于50kPa，更优选地小于或等于10kPa。
参照图5，在如上述准备的单晶衬底组10(图3)的背面上形成表面层71(图5)。例如，表面层71形成在背面B1和B2中的每个上。在准备单晶衬底11和12的步骤中，表面层71是通过机械加工而在背面B 1和B2处形成的、具有晶体结构变形的层。例如，在通过对碳化硅单晶的块进行切片而生产单晶衬底11-19的情况下，通过这个切片来生产表面层。例如，通过切片生产的表面层具有的厚度大致为20μm。在切片之后对背面B1和B2应用机械抛光的情况下，可以去除通过切片造成的相对厚的表面层。然而，将由于这个机械抛光来产生相对薄的表面层。
注意的是，支撑部30仅位于单晶衬底11和12中的每个上，并未连接。因此，在背面B1和B2中的每个与支撑部30之间存在微空隙GQ。因此，表面层71面对空隙GQ。
通过加热器50，包括单晶衬底11和12的单晶衬底组10以及支撑部30由第一加热主体91和第二加热主体92分别加热至与发生升华再结晶反应的水平相对应的温度。首先，执行这个加热步骤以造成温度差，使得单晶衬底组10的温度高于支撑部30的温度。即，产生温度梯度，使得在附图中的向上方向上，温度变得更低。在单晶衬底组10和支撑部30之间，这个温度梯度优选地大于或等于1℃/cm且小于或等于100℃/mm，更优选地大于或等于10℃/cm且小于或等于50℃/cm。
如上所述，当单晶衬底11和12中的每个的温度被设定得高于支撑部30的温度时，在空隙GQ中由升华而发生质量转移，如附图中的箭头M1所指示的。结果，至少部分地、优选全部地去除表面层71。升华的碳化硅在支撑部30的主面FO上再结晶，以由此被吸收。
参照图6，支撑部30的温度被设定得高于单晶衬底11和12中的每个的温度。具体来讲，产生温度梯度，使得在附图中的向下方向上，温度变得更低。换句话讲，温度梯度的方向颠倒。在单晶衬底组10和支撑部30之间，这个温度梯度优选地大于或等于1℃/cm且小于或等于200℃/mm，更优选地大于或等于10℃/cm且小于或等于50℃/cm。通过这样的温度梯度，在空隙GQ中由升华而发生质量转移，如附图中的箭头M2所指示的。
参照图7，与空隙GQ中存在的空穴相关联地，图5中的箭头M2所指示的质量转移相反地对应于图7中的箭头H2所指示的空穴移位。空隙GQ的高度(在附图中的垂直方向的尺度)存在大的面内变化。这个变化促使与空隙GQ相对应的空穴移位(附图中的箭头H2)的速率中产生大的面内变化。
参照图8，由于上述变化，导致与空隙GQ(图7)相对应的空穴不能在保持其形状的同时发生移位，并且替代地其被分解成多个空隙VD(图7)。结果，单晶衬底11和12中的每个连接到支撑部30。
随着加热的进行，空隙VD远离主面FO移动，如箭头H3所指示的。因此，连接强度进一步增加。此外，支撑部30的晶体结构从较靠近单晶衬底组10的区域逐渐变化成与单晶衬底组10的晶体结构相对应的晶体结构。因此，得到碳化硅衬底81。
根据本实施例，不是通过机械方式而是通过升华，来去除表面层71(图5)。通过这个去除步骤，可以去除具有变形的表面层71，同时避免背面B 1和B2处的晶体结构另外发生变形。因此，可以增加背面B 1和B2中的每个与主面FO之间的连接强度。另外，可以通过热处理的单个步骤来去除表面层71。此外，可以抑制由于表面层71处的晶体缺陷而造成的电气电阻在厚度方向(图2中的垂直方向)上增大。
在表面层71的升华之前，背面B1和B2被布置成面对主面FO，如图5中所示。因此，可以有助于将背面B1和B2中的每个连接到主面FO(图6至图8)的随后步骤，这是由于在去除表面层71时这些表面已经彼此面对。
此外，通过升华来执行去除表面层71的步骤和将背面B1和B2中的每个连接到主面FO的步骤这两者。具体来讲，仅通过将用于升华和再结晶的温度梯度颠倒，就可以执行这两个步骤。因此，可以简化碳化硅衬底81的制造步骤。
由于在将背面B1和B2中的每个连接到主面FO的过程中，来自主面FO的升华发生，如图6中所示，因此表面层如果存在于主面FO上，则将被去除。因此，可以避免表面层对连接强度的不利影响。
由于设置了表面F1和F2(图2)，因此与仅设置表面F1的情况相比，碳化硅衬底81的表面积能够增大。
优选地，单晶衬底11-19中的每个具有4H多型的晶体结构。因此，可以得到适于制造涉及电力用途的半导体的碳化硅衬底81。
优选地，为了防止碳化硅衬底81破裂，在碳化硅衬底81中，使支撑部30的热膨胀系数与单晶衬底11-19的热膨胀系数之差尽可能小。因此，可以抑制碳化硅衬底81发生翘曲。为此，支撑部30的晶体结构与单晶衬底11-19的晶体结构相同。具体来讲，通过经由升华和再结晶造成的足够的质量转移(图8：箭头3)，使支撑部30的晶体结构与单晶衬底11-19的晶体结构匹配。
优选地，在热处理之前准备的支撑部30和单晶衬底组10(图4)中的每个的厚度的面内变化被设定得尽可能小。例如，这个变化被设定得小于或等于10μm。为了抑制面内变化，例如，要执行平坦化工艺。
优选地，在热处理之前准备的支撑部30的电气电阻率被设定得小于50mΩ·cm，更优选地小于10mΩ·cm。
优选地，碳化硅衬底81的支撑部30中的杂质浓度被设定得大于或等于5×1018cm-3，更优选地大于或等于1×1020cm-3。通过使用这种碳化硅衬底81来制造诸如垂直型MOSFET(金属氧化物半导体场效应晶体管)的传导垂直流动的电流的垂直型半导体器件，可以减小垂直半导体器件的导通电阻。
优选地，碳化硅衬底的电气电阻率地平均值被设定得小于或等于5mΩ·cm，更优选地小于或等于1mΩ·cm。
优选地，碳化硅衬底81的厚度(在图2中的垂直方向上的尺度)大于或等于300μm。
优选地，表面F1相对于{0001}面具有的偏离角大于或等于50°且小于或等于65°。因此，与表面F1是{0001}面的情况相比，表面F1中的沟道迁移率可以增加。更优选地，满足下述的第一或第二条件。
在第一条件下，表面F1的偏离取向和单晶衬底11的<1-100>方向之间的角度小于或等于5°。进一步优选地，在单晶衬底11的<1-100>方向上，表面F1相对于{03-38}面的偏离角大于或等于-3°且小于或等于5°。
在第二条件下，表面F1的偏离取向和单晶衬底11的<11-20>方向之间的角度小于或等于5°。
如本文使用的，“表面F1在<1-100>方向上相对于{03-38}面的偏离角”是指表面F1的法线在<1-100>方向和<0001>方向限定的投影面上的正交投影与{03-38}面的法线之间的角度。当上述正交投影接近平行于<1-100>方向时，符号为正，以及当上述正交投影接近平行于<0001>方向时，符号为负。
尽管以上的描述是基于单晶衬底11的表面F1的优选取向，但是优选地对于其他单晶衬底12-19的每个表面的取向，同样如此。
在布置单晶衬底11-19以连接到支撑部30之前，可以预先机械地抛光单晶衬底11-19的背面。由于通过这个抛光使表面层71的厚度减小，因此可以进一步有助于随后通过升华(图5)去除表面层71。
将电气电阻加热器当作加热器50的例子，即，电阻加热。然而，可以使用其他加热方法。例如，可以采用高频电感加热或灯退火法。
(第二实施例)
本实施例中的碳化硅衬底具有的结构与碳化硅衬底81(图1和图2)的结构基本类似。下文中将描述其制造方法。
参照图9和图10，准备具有在背面B1处形成的表面层71的单晶衬底11。另外，准备类似的单晶衬底12-19(图1)。另外，准备具有在主面FO处形成的表面层73的支撑部30。支撑部30不必一定采用单晶的形式，并且其可以是多晶或烧结致密物。
然后，通过化学方法部分地去除表面层71和93中的至少一个。具体来讲，蚀刻表面层71和93。例如，蚀刻法包括湿法蚀刻、气体蚀刻、RIE(反应离子蚀刻)或者通过牺牲氧化进行的蚀刻。
参照图11，将单晶衬底11和12安装在支撑部30上，使得背面B1和B2面对主面FO。然后，对支撑部30以及单晶衬底11和12进行加热，由此背面B1和B2中的每个连接到主面FO。因此，得到碳化硅衬底81(图2)。
除了上述之外的构造基本类似于上述第一实施例的构造。相同或相应的元件具有分配的相同附图标记，并且将不再重复对其进行描述。
虽然在本实施例中准备具有表面层73的支撑部30，但是可以替代地准备没有表面层73的支撑部30。此外，虽然准备具有表面层71的单晶衬底11，但是可以替代地准备没有表面层71的单晶衬底11。
(第三实施例)
主要参照图12，本实施例中的碳化硅衬底85仅包括单晶衬底11，而不是单晶衬底11-19(图1)。除了上述之外的构造基本类似于上述第一实施例的构造。相同或相应的元件具有分配的相同附图标记，并且将不再重复对其进行描述。
(第四实施例)
主要参照图13，本实施例中的碳化硅衬底86除了单晶衬底11之外还包括单晶衬底41。单晶衬底41连接到单晶衬底11的表面F1。
(第五实施例)
参照图14，本实施例中的半导体器件100是垂直型DiMOSFET(双注入金属氧化物半导体场效应晶体管)，其包括碳化硅衬底81、缓冲层121、击穿电压保持层122、p区123、n+区124、p+区125、氧化物膜126、源电极111、上源电极127、栅电极110和漏电极112。
在本实施例中，碳化硅衬底81具有n型导电性，并且如第一实施例中所述，其包括支撑部30和单晶衬底11。漏电极112设置在支撑部30上，使得支撑部30位于漏电极112和单晶衬底11之间。缓冲层121设置在单晶衬底11上，使得单晶衬底11位于缓冲层121和支撑部30之间。
缓冲层121具有n型导电性，并且例如具有的厚度为0.5μm。例如，缓冲层121中的n型导电性杂质的浓度为例如5×1017cm-3。
击穿电压保持层122形成在缓冲层121上，并且由具有n型导电性的碳化硅制成。例如，击穿电压保持层122具有10μm的厚度和5×1015cm-3的n型导电性杂质浓度。
在这个击穿电压保持层122的表面处，p型导电性的多个p区123被形成为彼此间隔开。在p区123中，在p区123的表面层处形成n+区124。在邻近于该n+区124的区域处，形成p+区125。还有氧化物膜126，所述氧化物膜126在一个p区123中的n+区124、p区123、击穿电压保持层122暴露在两个p区123之间的区域以及另一个p区123直至相关另一个p区123中的n+区124处上方延伸。在氧化物膜126上形成栅电极110。在n+区124和p+区125上，形成源电极111。在源电极111上形成上源电极127。
在与氧化物膜126与即n+区124、p+区125、p区123和击穿电压保持层122的半导体层之间的界面相距10nm内的区域处，氮原子浓度的最大值大于或等于1×1021cm-3。因此，可以提高尤其在氧化物膜126下方的沟道区(p区123的与氧化物膜126接触并且位于n+区124和击穿电压保持层122之间的部分)处的迁移率。
下文中将描述制造半导体器件100的方法。虽然图16至图19将示出单晶衬底11-19(图1)之中的单晶衬底11附近的步骤，但是单晶衬底12至单晶衬底19中的每个附近执行类似的步骤。
在衬底准备步骤(步骤S110：图15)中，准备碳化硅衬底81(图1和图2)。碳化硅衬底81的导电类型为n型。
参照图16，通过外延层形成步骤(步骤S120：图15)，如下所述地形成缓冲层121和击穿电压保持层122。
首先，在碳化硅衬底81的单晶衬底11上，形成缓冲层121。缓冲层121由具有n型导电性的碳化硅制成，并且例如，其是厚度为0.5μm的外延层。另外，缓冲层121中的导电类型杂质的浓度为例如5×1017cm-3。
然后，在缓冲层121上形成击穿电压保持层122。具体来讲，通过外延生长来生产n型导电性的碳化硅层。例如，击穿电压保持层122被设定为具有10μm的厚度。另外，击穿电压保持层122中的n型导电性杂质的浓度为例如5×1015cm-3。
参照图17，通过注入步骤(步骤S130：图15)，如下所述地形成p型区123、n+区124和p+区125。
首先，将p型导电性杂质选择性地注入到击穿电压保持层122的一部分中，以形成p区123。然后，将n型导电性杂质选择性地注入预定区域中，以形成n+区124。通过将p型导电性杂质选择性地注入到预定区域中，形成p+区125。例如，使用由氧化物膜构成的掩模来进行选择性注入杂质的步骤。
在注入步骤之后，执行激活退火工艺。例如，在氩气氛中、在1700℃的加热温度下执行退火30分钟。
参照图18，执行栅绝缘膜形成步骤(步骤S140：图15)。具体来讲，氧化物膜126被形成为覆盖击穿电压保持层122、p区123、n+区124和p+区125。可以通过干法氧化(热氧化)来执行这个形成步骤。例如，干法氧化的条件包括：1200℃的加热温度且30分钟的加热持续时间。
然后，执行氮退火步骤(步骤S150)。具体来讲，在一氧化氮(NO)气氛中执行退火工艺。例如，这个工艺的条件包括：1100℃的加热温度且120分钟的加热持续时间。结果，在氧化物膜126与击穿电压保持层122、p区123、n+区124和p+区125中的每个之间的界面附近引入氮原子。
在采用一氧化氮进行这个退火步骤之后，还可以执行采用被标识为惰性气体的氩(Ar)气的退火工艺。例如，这个工艺的条件包括：1100℃的加热温度且60分钟的加热持续时间。
参照图19，通过电极形成步骤(步骤S160：图15)，如下所述地形成源电极111和漏电极112。
首先，通过光刻法，在氧化物膜126上形成具有图案的抗蚀剂膜。使用这个抗蚀剂膜作为掩模，通过蚀刻来去除氧化物膜126的位于n+区124和p+区125上方的部分。因此，在氧化物膜126中形成开口。然后，在这个开口处，导体膜被形成为接触n+区124和p+区125中的每个。通过去除抗蚀剂膜，去除(剥离)上述导体膜的位于抗蚀剂膜上的部分。这个导体膜可以是金属膜，例如，由镍(Ni)制成。作为这个剥离的结果，形成源电极111。
在这个阶段，优选地执行用于合金化的热处理。例如，在被标识为惰性气体的氩(Ar)气的气氛中、950℃的加热温度处执行热处理2分钟。
再次参照图14，在源电极111上形成上源电极127。另外，在碳化硅衬底81的背面上形成漏电极112。另外，在氧化物膜126上形成栅电极110。因此，得到半导体器件100。
可以采用替换本实施例中的导电类型的构造，即，替换p型和n型的构造。
用于生产半导体器件100的碳化硅衬底不限于第一实施例的碳化硅衬底81，并且可以采用任何其他实施例中的碳化硅衬底。
此外，尽管将垂直型DiMOSFET作为例子，但可以使用本发明的半导体衬底制造半导体器件的其他类型。例如，可以制造RESURF-JFET(减小表面场-结型场效应晶体管)或肖特基二极管。
实例
(实例1)
对于支撑部30(图3)，准备如下的碳化硅晶片：该晶片具有100mm的直径、300μm的厚度、4H多型、(03-38)的面取向、1×1020cm-3的n型杂质浓度、1×104cm-2的微管密度和1×105cm-1的堆叠故障密度。
对于每个单晶衬底组10，准备如下的碳化硅晶片：该晶片具有35×35mm的方形形状、300μm的厚度、4H多型、(03-38)的面取向、1×1019cm-3的n型杂质浓度、0.2cm-2的微管密度和小于1cm-1的堆叠故障密度。通过对碳化硅单晶的块进行切片来形成这个碳化硅晶片。被切片的面不经受抛光。通过进行切片，生产具有的厚度大致为20μm的表面层71。
将单晶衬底组以矩阵形式被安装在第一加热主体91上。接着，将支撑部30放置在单晶衬底组10上。然后，将第二加热主体92安装在支撑部30上。因此，准备了构成堆叠体的第一加热主体91、单晶衬底组10、支撑部30和第二加热主体92。
将堆叠体放置在由石墨制成的热绝缘容器40(图3)中。然后，将氮气以100sccm(标准立方厘米每分钟)的流速引入到热绝缘容器40中，并且控制热绝缘容器40中的压力，以使其保持133Pa。
通过加热器50将热绝缘容器40中的温度升至大致2000℃。执行该加热，使得第一加热主体91的温度高于第二加热主体92的温度。因此，使面对第一加热主体91的单晶衬底组10的温度高于面对第二加热主体92的支撑部30的温度。因此，从单晶衬底组10的背面(图5：背面B1、B2)升华碳化硅。为了研究所得到的碳化硅衬底的性质和升华厚度之间的关系，将0μm、2.5μm、5μm、10μm、15μm、20μm、25μm和50μm取作升华厚度。
然后，基于热绝缘容器40中的相同气氛和大致的温度，颠倒单晶衬底组10和支撑部30之间的温度梯度。换句话讲，使支撑部30的温度高于单晶衬底组10的温度。因此，单晶衬底组10和支撑部30连接(图7和图8)。
研究连接强度和连接边界处的微管密度。结果在下述的表1中示出。
表1
  升华厚度(μm)   0   2.5   5   10   15   20   25   50
  连接强度(相对值)   30   40   50   65   90   100   100   100
  微管密度(cm-2)   1×106   5×105   50000   1000   100   10   10   10
根据这些结果发现，在本实例中，通过经由升华而去除表面层71(图5)，连接强度增加并且连接边界处的微管密度减小。还发现，当升华厚度达到20μm的表面层厚度时，该效果饱和。
(实例2)
通过在500℃的温度下将单晶衬底11(图9)的背面B1经受熔融的KOH持续10分钟，去除厚度与大致10μm相对应的部分。然后，使用这个单晶衬底(图11)来制造碳化硅衬底。
(实例3)
通过利用氢气的气体蚀刻，对应于大致3μm的厚度，去除单晶衬底11(图9)的背面B1。蚀刻条件是：温度1500℃，氢流速3slm(标准升每分钟)，以及持续时间60分钟。然后，使用这个单晶衬底11(图11)来制造碳化硅衬底。
(实例4)
通过利用氢气和氯化氢的混合气体的气体蚀刻，对应于大致5μm的厚度，去除单晶衬底11(图9)的背面B1。蚀刻条件是：温度1500℃，氢流速3slm，氯化氢流速0.3slm，以及持续时间60分钟。使用这个单晶衬底11(图11)来制造碳化硅衬底。
(实例5)
通过RIE(反应离子蚀刻)，对应于大致5μm的厚度，去除单晶衬底11(图9)的背面B1。蚀刻条件是：四氟化碳(CF4)的流速10sccm，氧流速5sccm，输出300-500W，持续时间20分钟。使用这个单晶衬底11(图11)来制造碳化硅衬底。
应该理解，本文公开的这些实施例和实例就每个方面而言都是示例性的并非限制性的。本发明的范围由权利要求书的条款而非上述描述来限定，并且旨在包括与权利要求的条款等价的范围和含义内的任何修改。
附图标记的描述
11单晶衬底(第一单晶衬底)；12-19、41单晶衬底；30支撑部；81、85、86碳化硅衬底；91第一加热主体；92第二加热主体；100半导体器件。

Claims (15)

1.一种制造碳化硅衬底的方法，包括以下步骤：
准备至少一个单晶衬底(11)和支撑部(30)，每个所述单晶衬底(11)具有背面(B1)并且由碳化硅制成，所述支撑部(30)具有主面(F0)并且由碳化硅制成，所述准备步骤包括通过机械加工形成所述背面和所述主面中的至少一个的步骤，并且通过所述形成步骤在所述背面和所述主面中的至少一个上形成晶体结构中具有畸变的表面层，所述方法还包括以下步骤：
至少部分地去除所述表面层；以及
在所述的去除步骤之后，将所述背面和所述主面彼此连接。
2.根据权利要求1所述的制造碳化硅衬底的方法，其中，
通过所述表面层的升华来执行所述的去除步骤。
3.根据权利要求2所述的制造碳化硅衬底的方法，其中，
在所述的准备步骤中，在所述背面形成所述表面层，
在所述的去除步骤中，至少部分地去除在所述背面形成的所述表面层。
4.根据权利要求3所述的制造碳化硅衬底的方法，其中，
所述的去除步骤包括以下步骤：在所述的升华步骤之前，将所述背面和所述主面布置成彼此面对。
5.根据权利要求1所述的制造碳化硅衬底的方法，其中，
通过牺牲氧化来执行所述的去除步骤。
6.根据权利要求1所述的制造碳化硅衬底的方法，其中，
通过化学方法来执行所述的去除步骤。
7.根据权利要求1所述的制造碳化硅衬底的方法，其中，
执行所述的去除步骤，以使得所述表面层被完全去除。
8.根据权利要求1所述的制造碳化硅衬底的方法，其中，
在所述背面和所述主面之间，通过使来自所述主面的碳化硅升华并且在所述背面上使碳化硅再结晶来执行所述的连接步骤。
9.根据权利要求1所述的制造碳化硅衬底的方法，其中，
所述至少一个单晶衬底包括多个单晶衬底。
10.根据权利要求1所述的制造碳化硅衬底的方法，其中，
通过蚀刻所述表面层来执行所述的去除步骤。
11.根据权利要求1所述的制造碳化硅衬底的方法，其中，
所述的准备步骤包括机械地抛光所述背面的步骤。
12.根据权利要求1所述的制造碳化硅衬底的方法，其中，
所述的准备步骤包括通过切片来形成所述背面的步骤。
13.根据权利要求1所述的制造碳化硅衬底的方法，其中，
所述至少一个碳化硅衬底包括第一单晶衬底，所述第一单晶衬底具有相对于所述背面相反的第一表面，
所述第一表面相对于{0001}面具有大于或等于50°且小于或等于65°的偏离角。
14.根据权利要求13所述的制造碳化硅衬底的方法，其中，
所述第一表面的偏离取向与所述第一单晶衬底的<1-100>方向之间的角度小于或等于5°。
15.根据权利要求14所述的制造碳化硅衬底的方法，其中，
在所述第一单晶衬底的<1-100>方向上，所述第一表面相对于{03-38}面具有大于或等于-3°且小于或等于5°的偏离角。
CN2010800168445A 2010-02-05 2010-09-28 制造碳化硅衬底的方法 Pending CN102395715A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-024508 2010-02-05
JP2010024508 2010-02-05
PCT/JP2010/066828 WO2011096109A1 (ja) 2010-02-05 2010-09-28 炭化珪素基板の製造方法

Publications (1)

Publication Number Publication Date
CN102395715A true CN102395715A (zh) 2012-03-28

Family

ID=44355131

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800168445A Pending CN102395715A (zh) 2010-02-05 2010-09-28 制造碳化硅衬底的方法

Country Status (8)

Country Link
US (1) US8435866B2 (zh)
EP (1) EP2532773A4 (zh)
JP (1) JPWO2011096109A1 (zh)
KR (1) KR20120124352A (zh)
CN (1) CN102395715A (zh)
CA (1) CA2759074A1 (zh)
TW (1) TW201142091A (zh)
WO (1) WO2011096109A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111575786A (zh) * 2013-07-03 2020-08-25 住友电气工业株式会社 碳化硅单晶衬底

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011254051A (ja) * 2010-06-04 2011-12-15 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
WO2013054580A1 (ja) * 2011-10-13 2013-04-18 住友電気工業株式会社 炭化珪素基板、炭化珪素半導体装置、炭化珪素基板の製造方法、および炭化珪素半導体装置の製造方法
US8860040B2 (en) * 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) * 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3254557B2 (ja) * 1997-06-27 2002-02-12 日本ピラー工業株式会社 単結晶ＳｉＣおよびその製造方法
US6562127B1 (en) * 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2263339C (en) 1997-06-27 2002-07-23 Kichiya Tanino Single crystal sic and process for preparing the same
US6562131B2 (en) * 1999-07-20 2003-05-13 The Fox Group, Inc. Method for growing single crystal silicon carbide
DE60033829T2 (de) * 1999-09-07 2007-10-11 Sixon Inc. SiC-HALBLEITERSCHEIBE, SiC-HALBLEITERBAUELEMENT SOWIE HERSTELLUNGSVERFAHREN FÜR EINE SiC-HALBLEITERSCHEIBE
JP4716558B2 (ja) * 2000-12-12 2011-07-06 株式会社デンソー 炭化珪素基板
TW583354B (en) * 2001-05-25 2004-04-11 Mitsui Shipbuilding Eng Method for producing amorphous SiC wafer
US7141117B2 (en) * 2004-02-04 2006-11-28 Matsushita Electric Industrial Co., Ltd. Method of fixing seed crystal and method of manufacturing single crystal using the same
JP4694144B2 (ja) * 2004-05-14 2011-06-08 住友電気工業株式会社 ＳｉＣ単結晶の成長方法およびそれにより成長したＳｉＣ単結晶
FR2871172B1 (fr) * 2004-06-03 2006-09-22 Soitec Silicon On Insulator Support d'epitaxie hybride et son procede de fabrication
US7314520B2 (en) 2004-10-04 2008-01-01 Cree, Inc. Low 1c screw dislocation 3 inch silicon carbide wafer
JP5213095B2 (ja) 2007-03-23 2013-06-19 学校法人関西学院 単結晶炭化ケイ素基板の表面平坦化方法、単結晶炭化ケイ素基板の製造方法、及び単結晶炭化ケイ素基板
JP4964672B2 (ja) * 2007-05-23 2012-07-04 新日本製鐵株式会社 低抵抗率炭化珪素単結晶基板
JP2009016602A (ja) * 2007-07-05 2009-01-22 Denso Corp 炭化珪素半導体装置の製造方法
JP2009117533A (ja) * 2007-11-05 2009-05-28 Shin Etsu Chem Co Ltd 炭化珪素基板の製造方法
SG159484A1 (en) * 2008-09-05 2010-03-30 Semiconductor Energy Lab Method of manufacturing soi substrate
EP2432002A4 (en) * 2009-05-11 2012-11-21 Sumitomo Electric Industries SILICON CARBIDE SUBSTRATE AND SEMICONDUCTOR ELEMENT
WO2011052321A1 (ja) * 2009-10-30 2011-05-05 住友電気工業株式会社 炭化珪素基板の製造方法および炭化珪素基板
KR20120112376A (ko) * 2009-12-25 2012-10-11 스미토모덴키고교가부시키가이샤 탄화규소 기판

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3254557B2 (ja) * 1997-06-27 2002-02-12 日本ピラー工業株式会社 単結晶ＳｉＣおよびその製造方法
US6562127B1 (en) * 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111575786A (zh) * 2013-07-03 2020-08-25 住友电气工业株式会社 碳化硅单晶衬底

Also Published As

Publication number Publication date
TW201142091A (en) 2011-12-01
KR20120124352A (ko) 2012-11-13
JPWO2011096109A1 (ja) 2013-06-10
CA2759074A1 (en) 2011-08-11
US20120009761A1 (en) 2012-01-12
EP2532773A1 (en) 2012-12-12
EP2532773A4 (en) 2013-12-11
US8435866B2 (en) 2013-05-07
WO2011096109A1 (ja) 2011-08-11

Similar Documents

Publication Publication Date Title
CN102395715A (zh) 制造碳化硅衬底的方法
CN102160143B (zh) 制造半导体衬底的方法
US20130119406A1 (en) Silicon carbide substrate, semiconductor device, and methods for manufacturing them
CN102473604A (zh) 碳化硅衬底、设置有外延层的衬底、半导体器件和用于制造碳化硅衬底的方法
KR20120022952A (ko) 탄화규소 기판의 제조 방법 및 탄화규소 기판
JP4631499B2 (ja) ダイヤモンド基板及びその製造方法
KR20130092945A (ko) 탄화규소 기판의 제조 방법 및 제조 장치
WO2011142158A1 (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
US20110284873A1 (en) Silicon carbide substrate
US20110262681A1 (en) Silicon carbide substrate and method for manufacturing silicon carbide substrate
CN102869816A (zh) 碳化硅衬底
TW201201284A (en) Method for manufacturing silicon carbide substrate, method for manufacturing semiconductor device, silicon carbide substrate and semiconductor device
CN102471928A (zh) 制造碳化硅衬底的方法
CN102388433A (zh) 制造半导体衬底的方法
JP2011243640A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
CN102379024A (zh) 制造半导体衬底的方法
JP2011071196A (ja) 半導体基板の製造方法
JP4100669B2 (ja) 炭化珪素薄膜の形成方法
JP2011071204A (ja) 半導体基板の製造方法
WO2012053253A1 (ja) 単結晶炭化珪素基板を有する複合基板
WO2011086734A1 (ja) 炭化珪素基板の製造方法
JP2011068504A (ja) 半導体基板の製造方法
JP2011210864A (ja) 半導体基板
JP2013087048A (ja) 炭化珪素基板の製造方法
JP2011071195A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120328