201142091 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種碳化矽基板之製造方法。 【先前技術】 近年來’正推進採用SiC(碳化石夕）基板作為半導體裝置 之製造中所使用之半導體基板。相比更普遍使用之 si(矽），sic具有更大之帶隙。因此，使用Sic基板之半導 體裝置具有时壓較南、導通電阻較低、及高溫環境下之特 性降低較小等優點。 為了高效地製造半導體裝置，要求某程度以上之基板大 小。根據美國專利第7314520號說明書（專利文獻1}，指出 可製造76 mm(3英吋）以上之siC基板。 先前技術文獻 專利文獻 專利文獻1 :美國專利第7314520號說明書 【發明内容】 發明所欲解決之問題 工業上SiC單晶基板之大小停留在1〇〇 英吋）左右， 因此存在無法使用大型單晶基板高效地製造半導體裝置之 問題。尤其於六方晶系之Sic中，利用（〇〇〇1)面以外之面之 特性時’上述問題尤為嚴重。以下對此進行說明。 缺陷較少之SiC單晶基板通常係藉由自利用難以產生積 層缺陷之（0001)面成長所獲得的Sic結晶塊進行切取而製 造。因此’具有（0001)面以外之面方位之單晶基板會相對 151235.doc 201142091 於成長面而非平行地切取。因此，難以充分確保單晶基板 之大小，或者結晶塊之很多部分無法有效利用。因此，高 效地製造利用SiC之（0001)面以外之面的半導體裝置尤為困 難0 考慮使用包含支持部、及接合於其上之複數個小單晶基 板的碳化矽基板來代替伴隨此般困難之Sic單晶基板之大 型化。該碳化矽基板可藉由增加單晶基板之片數並視需要 而大型化》然而，如此般使支持部與單晶基板接合時，存 在其接合強度變得不充分之情形。 本發明係#於上述問題點而完成者，其目的在於提供一 種可提高單晶基板與支持部之間之接合強度的碳化石夕基板 之製造方法。 解決問題之技術手段 本發明之碳化矽基板之製造方法包括下述步驟。 準備分別具有背面且由碳化矽所製作之至少i個單晶 板、及具有主面且由碳化⑪所製作之支持部。於該準 中’背面及主面之至少一者係藉由機械加工形成 形成而於背面及主面之至少一者 曰 者^成具有結晶結構之應 :、面層。將表面層之至少一部分去除。於該去除之後 者面與主面互相接合。 根據本發明，藉由去除具有應變之表面層，可提高背 與主面之間之接合強度。 =為將表面層之至少一部分去除之步驟係藉由使表 曰升華而進行。藉此’可避免產生新的結晶結構之應變 151235.doc 201142091 且可間便地去除表面層之至少一部分 1個單晶基板、及支持部 為於準備至少 層，於將表面層之至少、面形成有表面 *之表面層之至少一;分步驟中™ 個草晶基板之背面之表面層的至二::：成於至少1 於將表面層之至少一 八去 刀去除。更佳為， ^ 0丨刀去除之步驟φ，十走 前使背面及主面彼此相向。夢此，於L 昇華之 點，背面與主面已彼此^表面層去除之時間 將表面層之至少一部八去/繼而合易將兩者接合。 行。將表面展 σ除之步驟可藉由犧牲氧化而進 佳。將表面層之至少-部分去除之步驟以化學方式進行為 之”去k =之至少—部分去除之步驟係以將表面層 之全π去除之方式進行。藉此 之間之接合強度… “走面與主面 較佳為將背面與主面互相接合之步驟係 面之間發生來自主面之碳化石夕”主 之再結晶化而進行4將表面 … 尨嗜丄 層之至少一部分去除之步驟 華=表面層昇華而進行之情形時，兩步驟均可使用昇 :來進订。進而，於將表面層之至少一部分去除之步驟 於表面層幵華之前使背面與主面彼此相向之情形時， 可在表面層昇華之後僅改變由昇華引起的物質之移動方向 而將背面與主面互相接合。又’於表面層不僅存在於背面 上而且亦存在於主面上之情形時，主面上之表面層可藉由 將背面與主面互相接合之步驟中之昇華而消失。 s 151235.doc 201142091 ^佳為至少1個單晶基板為複數個單晶基板。藉此，可 獲得具有較大面積之碳化矽基板。 上述將表面層之至卜部分去除之步驟可藉由钱刻表面 層而進行。該蝕刻例如為濕式蝕刻或氣體蝕刻。 於準備至少丨個單晶基板之步驟中，可對背面進行 研磨。藉此，可使背面實現平坦化。…使形成於背面 上之表面層之厚度變薄。 於準備至少i個單晶基板之步驟中，背面可藉由切片而 形成。即’背面為藉由切片而形成且其後未經研磨之面。 藉此’於背面上設置有起伏。由此，於藉由昇華法而於背 面上設置支持部之情形時，該起伏之凹部内之空間可用作 昇華氣體進行擴散之空隙。 較佳為至少1個單晶基板包含具有與背面相對向之第】表 面的第！單晶基板。第i表面具有相對於{麵1}面為5〇。以 上65。以下之偏離角。藉此，與第丨表面為{〇〇〇1丨面之情形 相比’可提高第1表面之通道遷移率。 更佳為第1表面之偏離方位與第！單晶基板之<ι ι〇〇>方向 所成之角為5。以下。進而更佳為第】表面相對於第ι單晶基 板之<M〇〇>方向之{03_38}面之偏離角為_3。以上5。以下。 發明之效果 由以上說明可明硝’根據本發明之碳化矽基板之製造方 法，可提高單晶基板與支持部之間之接合強度。 【實施方式】 "" 以下，基於圖式對本發明之實施形態進行說明。 15I235.doc 201142091 (實施形態1) 參照圖1及圖2,本實施形態之碳化矽基板81包含支持部 30、及單晶基板11〜13。支持部30為由碳化矽所製作之 層，該層具有主面F0。單晶基Wi〜19由碳化石夕所製作， 且如圖1所示配置成矩陣狀。單晶基板11〜19之各自之背面 與支持部30之主面FG互相接合。例如，單晶基板u(第π 晶基板）具有互相對向之表面F1(第i表面）與背面m(第1 面），單晶基板I2具有互相對向之表面F2(第2表面）與背面 B2(第2背面）。背面31及82之各個分別接合於主面f〇。 單晶基板η〜19之各自表面較佳為具有面方位{〇3 38}。 其中，亦可使用{0001}、{11_2〇}、或{1_1〇〇}作為面方 位又，亦可使用自上述各面方位偏離數度之面。 繼而，對碳化矽基板81之製造方法進行說明。再者，以 下為簡化說明，有時僅提到單晶基板11〜19中之單晶基板 11及12 ’但單晶基板丨Η 9亦與單晶基板丨丨及^ 2同樣地處 理。該點於其他實施形態之說明中亦相同。 參照圖3及圖4,準備支持部3〇、單晶基板…9(亦總稱 為單晶基板群10)、及加熱裝置。於該時間點，支持部3〇 並非必需為單晶體，例如亦可為多晶體或燒結體。 加熱裝置包含第1及第2加熱體91、92，隔熱容器40，加 熱器5〇，及加熱器電源150。隔熱容器40係由隔熱性較高 之材料所形成。加熱器5〇例如為電阻加熱器。第丨及第2加 熱體91、92具有藉由使吸收來自加熱器5〇之放射熱所獲得』 之熱再放射而加熱支持部3G與單晶基板群1()的功能。第丄， 151235.doc 201142091 及第2加熱體91、92例如由空隙率較小之石墨所形成。 繼而，將第1加熱體91、單晶基板群10、支持部30、及 第2加熱體92依照該順序堆積而配置。具體而言，首先， 於第1加熱體91上以㈣狀配置單晶基板u〜心繼而，於 單晶基板群1〇之表面上載置支持部3(^其次，於支持部3〇 上載置第2加熱體92。繼而，將經積層之第！加熱體91、單 bb基板群1 〇、支持部3〇、第2加熱體92收納於設置有加熱 器50之隔熱容器4〇内。 繼而，將隔熱容器40内之環境設為藉由對大氣環境進行 減壓而獲得之環境。環境之壓力較佳為高於1(rl pa且低於 104 Pa。 再者，上述環境可為惰性氣體環境。作為惰性氣體，例 如可使用He、Ar等稀有氣體、氮氣、或稀有氣體與氮氣之 混合氣體。於使用該混合氣體之情形時，氮氣比例例如為 60%。又，處理室内之壓力較佳為設為5〇让〜以下，更佳 為設為1 0 kPa以下。 進而，參照圖5，於如上述般所準備之單晶基板群1〇(圖 3)之月面上形成表面層71(圖5)。例如，於背面Bi及B2各 自之上形成表面層，71。表面層71為藉由準備單晶基板 12時’利用機械加工形成背面B1&B2而形成於背面…及 B 2上的具有結晶結構之應變的層。例如於單晶基板11〜19 藉由自碳化矽單晶之塊進行切片製造之情形時，進行該切 片時形成表面層。藉由切片所形成之上述表面層之厚度例 如為20 μιη左右。又，於切片後對背面B1&B2進行機械研 151235.doc -8- 201142091 磨時，雖可去除由切片產生之相對較厚之表面層，但藉由 該研磨，形成相對較薄之表面層。 支持部30僅載置於單晶基板丨丨及^各自之上，並未進行 接合。因此’於背面B1&B2之各個與支持部3〇之間存在 微小空隙GQ。因此，表面層71面對空隙GQ。 繼而’藉由加熱器50，經由第1及第2加熱體91、92之各 個，將包含單晶基板11及12之單晶基板群1〇、及支持部3〇 加熱至產生昇華再結晶反應之程度的溫度。該加熱首先係 以形成單晶基板群1 〇之溫度高於支持部30之溫度的溫度差 之形式進行。即，於圖中形成溫度自下朝上減低之溫度梯 度°該溫度梯度於單晶基板群1 〇與支持部3〇之間較佳為設 為lC/cm以上、i〇(rc/Cm以下，更佳為設為i〇〇c/cm以上 50°C /cm以下。 如上述般’若相比支持部30之溫度，單晶基板丨丨及丨二之 各自之溫度設得較高，則於空隙GQ中，如圖中箭頭M1* 示產生由昇華引起之物質移動。其結果，將表面層71之至 少一部分去除’較佳為將表面層71全部去除。昇華之碳化 石夕藉由在支持部3 0之主面F 0上進行再結晶化而被支持部3 〇 吸收。 參照圖6 ’相比單晶基板11及12之各自之溫度，支持部 30之溫度設得更高。即，於圖中形成溫度自上朝下減低之 溫度梯度。換言之，溫度梯度之方向發生逆轉。該溫度梯 度於單晶基板群10與支持部30之間較佳為設為1 °c /cin以 上、200°C /cm以下，更佳為設為1〇艺/cm以上5〇°C /cin以 151235.doc 201142091 下。藉由上述溫度梯度，於空隙Gq中，如圖中箭頭m2所 示產生由昇華引起之物質移動。 進而’參照圖7’反言之，圖5之箭頭M1所示之物質移 動與存在於空隙GQ之空洞的、圖7之箭頭所示之空洞移 動相對應。此處’空隙GQ之高度（圖中之縱方向之尺寸）中 存在較大之面内偏差，由於該偏差，而於對應空隙Gq之 空洞之移動（圖中箭頭H2)速度上產生較大之面内偏差。 進而，參照圖8，由於上述偏差，使對應於空隙gq(圖7) 之空洞無法一面保持其形狀一面移動，取而代之會分解成 複數個孔隙VD(圖7)。其結果，單晶基板丨丨及^之各個接 合於支持部30。 進而，若繼續加熱，則孔隙VD如箭頭H3所示，離開主 面F0。藉此，可進一步提高接合強度。又，支持部川之結 B曰釔構自罪近單晶基板群1 〇之區域開始緩緩變化為與單晶 基板群1 0之結晶結構對應者，根據以上步驟獲得碳化矽基 板8 1。 根據本發明，表面層71(圖5)並非藉由機械而是藉由昇 華而去除，故可避免伴隨該去除而於背面產生新 的結晶結構之應變，並且去除具有應變之表面層71。藉 此，可提高背面B1&B2之各個與主面F〇之間之接合^ 度。又，可藉由加熱處理之簡便步驟去除表面層71。又， 可抑制由該表面層71之結晶缺陷引起的厚度方向（圖2之縱 方向）之電阻增大。 又，於表面層71昇華之前，背面B1&B2與主面F〇如圖$ 151235.doc 201142091 所示彼此相向。藉此，於將表面層71去除之時間點，背面 B1及B2之各個與主面F〇已彼此相向，因而繼而可容易進 行接合兩者之步驟（圖6〜圖8)。 又，去除表面層71之步驟、及接合背面B1&B2之各個 與主面F0之步驟均使用昇華而進行。具體而言，僅使用以 昇華及再結晶化之溫度梯度逆轉便可進行兩步驟。藉此， 可簡化碳化矽基板81之製造步驟。 又’接合背面B1及B2之各個與主面FO時，如圖6所示， 產生來自主面FO之昇華，因而即便假設主面F〇上存在表面 層，亦可將該表面層去除。因此，可避免該表面層對接合 強度造成不良影響。 又，由於設置表面F1及F2(圖2)，故與僅設置表面^之 情形相比，可增大碳化矽基板81之表面積。 較佳為單晶基板11〜19之各自之結晶結構具有多型‘η 型。藉此’可獲得適合製造電力用半導體之碳化矽基板 81 〇 較佳為，為了防止碳化石夕基板8 1之斷裂而儘量減小碳化 石夕基板81中的支持部30之熱膨脹係數與單晶基板^〜^之 熱膨脹係數之差。藉此，可抑制產生碳化石夕基板8丨之勉 曲。因此，例如只要使支持部30之結晶結構與單晶基板 11〜19之結晶結構相同即可，具體而言，只要藉由充分進 行由昇華及再結晶化引起之物質移動（圖8 :箭頭H3)，使 支持部3 0之結晶結構與皁晶基板11〜19之結晶結構相同即 可。 151235.doc 201142091 較佳為儘量減小熱處理前所準備之支持部3G及單晶基板 群1〇(圖4)之各自之厚度之面内偏差。例如將該偏差設為1〇 μιη以下。為了抑制面内偏差，例如只要進行平坦化處理 即可。 較佳為將熱處理前所準備之支持部3〇之電阻率設為未達 50mi>cm ’更佳為設為未達10mn.cm。 較^為將碳化矽基板81中之支持部3〇之雜質濃度設為 5x10丨8 cm·3以上，更佳為設為lxl〇20 cm-3以上。藉由使用 上述碳化矽基板81而製造如縱型M〇SFET(Metai
Semi⑽duetor Fieki Effect τ—〇γ ’金屬氧化物半導體 場效電晶體）等般於縱方向上流通電流之縱型半導體裝 置’可降低縱型半導體裝置之導通電阻。 、 較佳為碳化矽基板81之電阻率之平均值較佳為設為$ mQ.cm以下，更佳為設為1 mQ.cm以下。 較佳為將碳化矽基板81之厚度（圖2之縱方向之尺寸）設 為300 μιη以上。 較佳為表面F1具有相對於{0001}面為50。以上65。以下之 偏離角。藉此，與表面^為{〇〇〇1}面之情形相比，可提高 表面F1之通道遷移率。更佳為滿足以下之第1或第2條件。 於第1條件下，表面F1之偏離方位與單晶基板U之 <1-1〇〇>方向所成之角為5。以下。進而更佳為表面η相對 於單晶基板"之”，方向之{〇3-38}面之偏離角為3。以 上5 °以下。 於第2條件下，表面以之偏離方位與單晶基板η之 151235.doc •12· 201142091 <11-20>方向所成之角為5〇以下。 再者’於上述中，所謂「表面F1相對於<1-1〇0>方向之 {03-38}面之偏離角」，係指表面F1之法線於<11〇〇>方向與 <οοοι>方向之延伸之投影面上的正投影、與{〇3 38)面之 法線所成的角度，關於其符號，於上述正投影相對於 <1-100>方向平行地接近之情形時為正，於上述正投影相 對於<0001>方向平行地接近之情形時為負。 又於上述中’對單晶基板11之表面F1之較佳方位進行 了忒明，較佳為對其他單晶基板12〜19之各自表面之方位 亦進行相同設置。 又，為了將單晶基板11〜19接合於支持部30，可於配置 前預先對單晶基板U〜19之背面進行機械研磨。藉由該研 磨可使表面層71之厚度變薄，因而可更容易地藉由表面層 71之昇華進行去除（圖5)。 又，作為加熱器50而例示了電阻加熱器。即，雖例示了 電阻加熱法，但亦可使用其他加熱法，例如亦可使用高頻 感應加熱法或燈退火法。 (實施形態2) 本實施形態之碳化矽基板具有與碳化矽基板81(圖丨及圖 2)大致相同之構成。以下，對其製造方法進行說明。 參照圖9及圖1〇，準備於背面m形成有表面層71之單晶 基板11。又’準備相同之單晶基板12〜19(圖丨）。又，準備 於主面F0形成有表面層73之支持部3〇。支持部川並非必需 為單晶體’例如亦可為多晶體或燒結體。 151235.doc •13· 201142091 繼而，將表面層71及73之至少一者之至少一部分以化學 方式去除。具體而言，對表面層71及73進行蝕刻。作為蝕 刻方法’例如可使用濕式蝕刻、氣體蝕刻' 反應性離子蝕 刻（RIE，Reactive i〇n Etching)、或利用犧牲氧化之蝕刻。 參照圖11，以背面B1及B2、與主面F0相向之方式，於 支持部3 0上載置單晶基板11及12。繼而，藉由對支持部 30、與單晶基板11及12進行加熱，而使背面B1及B2之各個 與主面F0接合。藉此，可獲得碳化矽基板81(圖2)。 再者，關於上述以外之構成，由於與上述實施形態i之 構成大致相同’故對相同或對應之要素標註相同之符號， 不重複其說明。 又，於本實施形態中，作為支持部3〇而準備了具有表面 層73者’亦可準備不具有表面層73之支持部又，作為 單晶基板11而準備了具有表面層71者，亦可準備不具有表 面層7 1之單晶基板丨i。 (實施形態3) 主要參照圖12，本實施形態之碳化矽基板85僅包含單晶 基板11而代替包含單晶基板丨丨〜丨”圖υ。關於其以外之構 成’由於與上述實施形態丨之構成大致相同，故對相同或 對應之·要素標註相同之符號，不重複其說明。 (實施形態4) 主要參照圖13 ’本實施形態之碳化矽基板86除了包含單 晶基板11以外亦包含單晶基板41。單晶基板41接合於單晶 基板11之表面F1。 151235.doc 201142091 (實施形態5) 參照圖14，本實施形態之半導體裝置1〇〇為縱型 DiMOSFET (Double Implanted Metal 〇xide Semiconductor Field Effect Transistor，雙重離子注入金屬氧化物半導體 場效電晶體），其包含碳化矽基板81、緩衝層121、耐壓保 持層122、p區域123 ' n+區域124、p+區域125、氧化膜 126、源極電極in、上部源極電極127、閘極電極11〇、及 沒極電極112。 於本實施形態中，碳化矽基板81具有n型之導電型， 又如貫麵形態1中所說明般，包含支持部3 〇及單晶基板 11。汲極電極112係以與單晶基板丨丨之間夾持支持部3〇之 方式設置於支持部30上。緩衝層121係以與支持部3〇之間 夾持單晶基板11之方式設置於單晶基板i i上。 緩衝層121之導電型為n型，其厚度例如為〇5 μιηβ又， 緩衝層121中之η型導電性雜質之濃度例如為5χ1〇17。爪-3。 耐壓保持層122形成於緩衝層121上，且包含導電型為n 型之碳化矽。例如，耐壓保持層122之厚度為1〇 μηι，其n 型導電性雜質之濃度為5x10i5 cm·3。 於該耐壓保持層122之表面互相隔開間隔而形成導電型 為P型之複數個p區域123。於ρ區域123之内部，於p區域 123之表面層形成n+區域124。又，於與該一區域124鄰接 之位置形成p區域125。以自一p區域123中之n+區域124上 延伸至p區域123、於2個p區域123之間露出之耐壓保持層 122、另一p區域123及該另一p區域123中之n+區域U4上為 151235.doc -15- 201142091 止的方式形成氧化膜126 »於氧化膜126上形成閘極電極 110 »又，於n+區域124及p+區域125上形成源極電極lu。 於該源極電極111上形成上部源極電極127。 自氧化膜126、與作為半導體層之n+區域124、p+區域 125、p區域123及耐壓保持層122之界面起1〇 nm以内之區 域的氮原子濃度之最大值為1χ1021 cm·3以上。藉此，尤其 可提高氧化膜126下之通道區域（與氧化膜126接觸且為^ 區域124與耐壓保持層122之間的p區域123之部分）之遷移 率0 繼而，對半導體裝置100之製造方法進行說明。再者， 於圖16〜圖19中’僅顯示單晶基板11〜19(圖1)中單晶基板u 之附近之步驟，但於各單晶基板12〜單晶基板19之附近亦 進行相同步驟。 首先’利用基板準備步驟（步驟S110:圖15)準備碳化石夕 基板81(圖1及圖2)。碳化石夕基板81之導電型設為n型。 參照圖16 ’藉由磊晶層形成步驟（步驟sl2〇 :圖15)，以 下述方式形成緩衝層121及耐壓保持層122 ^ 首先，於碳化矽基板81之單晶基板u上形成緩衝層 121。緩衝層121為包含導電型為11型之碳化矽，且厚度例 如為0.5 μπι之磊晶層。又，緩衝層121中之導電型雜質之 濃度例如設為5 X 1017 cm-3。 繼而，於緩衝層121上形成耐壓保持層122。具體而言， 藉由磊晶成長法而形成包含導電型為n型之碳化矽之層。 耐壓保持層122之厚度例如設為10 μιη。又，耐壓保^層 151235.doc 201142091 122中之η型V電性雜質之濃度例如為5xi〇15 cm·3。 參照圖17 ’藉由注入步驟（步驟sl3〇 :圖15)，以下述方 式形成p區域I23、n+區域丨24、及p+區域125。 首先，選擇性地將導電型為P型之雜質注入至耐壓保持 層122之一部分中，藉此形成p區域123。繼而，選擇性地 將η型導電性雜虞注入至特定區域，藉此形成n+區域124， 又，選擇性地將導電型為p型之導電性雜質注入至特定區 域，藉此形成P+區域125。再者，雜質之選擇性注入例如 使用包含氧化膜之遮罩而進行。 於上述注入步驟之後進行活化退火處理。例如，於氩氣 環境中，於1700。(：之加熱溫度下進行3〇分鐘之退火。 參照圖18，進行閘極絕緣膜形成步驟（步驟si4〇 :圖 15)。具體而言，以覆蓋耐壓保持層122、p區域i23、y區 域124、及p+區域125上之方式形成氧化膜126。該形成可 藉由乾式氧化（熱氧化）而進行。關於乾式氧化之條件，例 如加熱溫度為1200°C，又，加熱時間為30分鐘。 其後，進行氮氣退火步驟（步驟Sl5〇)。具體而言，於— 氧化氮⑽)環境中進行退火處理。關於該處理之料，'例 如加熱溫度為iioot：，加熱時間為12〇分鐘。其結果，於 耐壓保持層122、P區域123、n+區域124、及〆區域125各 自與氧化膜126之界面附近導入氮原子。 —再者’亦可於該使用—氧化氮之退火步驟之後進
S 作為惰性氣體之氬氣⑽的退火處理。關於該處理 件，例如加熱溫度為1戰，加熱時間為60分鐘。 151235.doc •17· 201142091 參照圖19，藉由電極形成步驟（步驟si6〇 :圖15)，以下 述方式形成源極電極111及汲極電極112。 首先’使用光微影法，於氧化膜126上形成具有圖案之 光阻膜。使用該光阻膜作為遮罩，藉由蝕刻將氧化膜！26 中位於n+區域124及p+區域125上之部分去除。藉此，於氧 化膜126上形成開口部。繼而，於該開口部，以與n+區域 I24及p+區域125之各個接觸之方式形成導電體膜。繼而， 藉由去除光阻膜，將上述導體膜中位於光阻膜上之部分去 除（剝離）。該導體臈可為金屬膜，例如包含鎳（Ni)。該剝 離之結果，形成源極電極丨丨i。 再者’此處較佳為進行用於合金化之熱處理。例如，於 作為惰性氣體之氬氣（Ar)之環境中，於95(TC之加熱溫度 下進行2分鐘之熱處理。 再次參照圖14 ’於源極電極丨丨丨上形成上部源極電極 127»又’於碳化矽基板81之背面上形成汲極電極us。 又，於氧化膜126上形成閘極電極no。根據以上步驟獲得 半導體裝置100。 再者，亦可使用更換本實施形態之導電型之構成，即更 換P型與η型之構成。 又，用以製作半導體裝置1〇〇之碳化矽基板並不限定於 實施形態1之碳化矽基板8丨，例如亦可使用其他任一實施 形態之碳化矽基板。 又，雖例示了縱型DiM〇SFET，但亦可使用本發明之半 導體基板製造其他半導體裝置，例如亦可製造resurf_ 151235.doc -18. 201142091 JFET(Reduced Surface Field - Junction Field Effect
Tr細翁，低表面電場·接面場效電晶體）或蕭特基二極 體。 實施例 (實施例1) 準備具有100 mm之直徑、3〇〇 μΓη之厚度、多型為4H、 (03-38)之面方位、lxl〇2。cm、n形雜質漢度卜w⑽ 之微管密度、cm-丨之積層缺陷密度的碳化矽晶圓 作為支持部30(圖3)。 又，準備具有35x35 mm之正方形狀、3〇〇 μπι之厚度、 多型為4Η、（03_38)之面方位、1χ1〇19 cm'n形雜^濃 度、0.2 cm之微官密度、及未達！。以丨之積層缺陷密度的 石反化矽晶圓作為單晶基板群1〇之各個。該碳化矽晶圓係藉 由自碳化矽單晶之塊進行切片而形成。對藉由進行切片而 形成之面不進行研磨。藉由該切片而形成厚度約2〇 ^^之 表面層71。 將單晶基板群以矩陣狀載置於第丨加熱體91上。繼而， 於單晶基板群10上載置支持部3〇。繼而，於支持部3〇上載 置第2加熱體92»藉此，準備了包含第1加熱體91、單晶基 板群1〇、支持部30、及第2加熱體92之積層體。 將上述積層體收納於石墨制之隔熱容器4〇(圖3)内。繼 而 以 1 〇〇 sccm 之流置（standard cubic centimeter per minute，每分鐘標準毫升）於隔熱容器4〇内導入氮氣，且將 隔熱容器40内之壓力控制在133 Pae ί 151235. doc ·19· 201142091 繼而’藉由加熱器5〇將隔熱容器4〇内之溫度加熱至約 2000 C °該加熱係以第1加熱體91之溫度高於第2加熱體92 之溫度的方式進行。藉此，面對第1加熱體91之單晶基板 群10之溫度高於面對第2加熱體92之支持部30之溫度藉 此’使碳化矽自單晶基板群1〇之背面（圖5 :背面Bi、B2) 昇華。為了調查昇華之厚度與所得碳化矽基板之特性的相 關f生，將—昇華之厚度設為〇 、2.5终瓜、5 μπι、1 〇 μπι、 15 μιη、20 μηι、25 μηι、及 50 μηι。 繼而，關於隔熱容器40内之環境及大致溫度，直接將單 晶基板群10與支持部30之間之溫度梯度逆轉。即，使支持 部30之溫度高於單晶基板群1〇之溫度。藉此，將單晶基板 群1〇與支持部30接合（圖7、圖8)。 繼而’調查接合強度與接合界面之微管密度。將其結果 示於以下表1中。 [表1] 昇華之厚度 (μηι) 0 2.5 5 10 15 20 25 50 接合強度 (相對值） 30 40 50 65 90 100 100 100 微管密度 (cm'2) 1χ1〇6 5χ105 50000 1000 100 10 10 10 由該結果可知，根據本實施例，藉由利用昇華去除表面 層7U圖5)，可使接合強度提高，且接合界面之微管密度降 低。又，可知該效果於昇華之厚度達到表面層之厚度即2〇 μηι時飽和。 151235.doc -20- 201142091 (實施例2) 使單晶基板11(圖9)之背面B1於溫度為5〇〇{)(：之熔融κ〇Η 中曝露ίο分鐘’藉此僅去除約10 μηι之厚度。繼而，使用 該單晶基板11製造碳化石夕基板（圊11)。 (實施例3) 藉由使用氫氣之氣體蝕刻，將單晶基板丨丨（圖9)之背面 Β1僅去除約3 μιη之厚度。蝕刻條件設為溫度15〇〇£>c、氫氣 流量3 slm(standard liter per如仙化，每分鐘標準升）、時 間60分鐘。繼而，使用該單晶基板丨丨製造碳化矽基板（圖 11)。 (實施例4) 藉由使用氫氣與氯化氫之混合氣體的氣體蝕刻，將單晶 基板11(圖9)之背面則僅去除約5 μηι之厚度。㈣條件設 為溫度1500。(：、氫氣流量3 slm、氯化氫流量〇.3 —、時 間60分鐘。繼而，使用該單晶基板丨丨製造碳化矽基板（圖 11)。 (實施例5) 藉由反應性離子蝕刻（RIE，Reactive I〇n Etching)，將單 晶基板11(圖9)之背面B1僅去除約5 μιη之厚度。蝕刻條件 設為四氟化碳（CF4)流量1〇 sccm、氧氣流量5 sccm、功率 300〜500 W、時間20分鐘。繼而，使用該單晶基板n製造 碳化矽基板（圖11)。 應認為，本次所揭示之實施形態及實施例於所有方面均 為例示，並非為限制性者。本發明之範圍並非藉由上述說 151235.doc -21 - 201142091 明而疋藉由申請專利範圍而表示，旨在包含與申請專利範 圍均4之含義及範圍内之所有變更。 【圖式簡單說明】 圖1係概略地表示本發明之實施形態1之碳化矽基板之構 成的平面圖。 圖2係沿著圖1之線η_π的概略剖面圖。 圖3係概略地表示本發明之實施形態丨之碳化矽基板之製 造方法的第1步驟之剖面圖。 圖4係圖3之部分放大圖。 圖5係概略地表示本發明之實施形態丨之碳化矽基板之製 造方法的第2步驟中由昇華引起的物質之移動方向之部分 杳J面圖。 圖6係概略地表示本發明之實施形態1之碳化矽基板之製 造方法的第3步驟中由昇華引起的物質之移動方向之部分 音1J面圖。 圖7係概略地表示本發明之實施形態1之碳化矽基板之製 造方法的第3步驟中由昇華引起的空隙之移動方向之部分 别面圖。 圖8係概略地表示本發明之實施形態1之碳化矽基板之製 造方法的第2步驟中由昇華引起的孔隙之移動方向之部分 別面圖。 圖9係概略地表示本發明之實施形態2之碳化矽基板之製 造方法的第1步驟中之單晶基板之構成的剖面圖。 圖10係概略地表示本發明之實施形態2之碳化矽基板之 151235-doc -22- 201142091 製造方法的第1步驟中之支持部之構成的剖面圖。 圖11係概略地表示本發明之實施形態2之碳化矽基板之 製造方法的一步驟之剖面圖。 圖12係概略地表示本發明之實施形態3之碳化矽基板之 構成的剖面圖。 圖13係概略地表示本發明之實施形態4之碳化矽基板之 構成的剖面圖。 圖14係概略地表示本發明之實施形態$之半導體裝置之 構成的部分剖面圖。 圖15係本發明之實施形態$之半導體裝置之製造方法之 概略的流程圖。 圖16係概略地表示本發明之實施形態$之半導體裝置之 製造方法的第1步驟之部分剖面圖。 圖17係概略地表示本發明之實施形態5之半導體裝置之 製造方法的第2步驟之部分剖面圖。 圖18係概略地表示本發明之實施形態5之半導體裝置之 製造方法的第3步驟之部分剖面圖。 圖19係概略地表示本發明之實施形態5之半導體裝置之 製造方法的第4步驟之部分剖面圖。 【主要元件符號說明】 早晶基板群 11 12-19 ' 41 30 單晶基板（第1單晶基板） 早晶基板 支持部 151235.doc -23- 201142091 40 隔熱容器 50 加熱器 71、73 表面層 81 、 85 、 86 碳化矽基板 91 第1加熱體 92 第2加熱體 100 半導體裝置 110 閘極電極 111 源極電極 112 >及極電極 121 緩衝層 122 耐壓保持層 123 p區域 124 n+區域 125 p+區域 126 氧化膜 127 上部源極電極 150 加熱器電源 B1 ' B2 背面 F0 主面 FI、F2 表面 GQ 空隙 H2、H3、Ml、M2 箭頭 VD 孔隙 -24- 151235.doc