KR20120023817A - 탄화규소 기판의 제조 방법 및 탄화규소 기판 - Google Patents

탄화규소 기판의 제조 방법 및 탄화규소 기판 Download PDF

Info

Publication number
KR20120023817A
KR20120023817A KR1020117030499A KR20117030499A KR20120023817A KR 20120023817 A KR20120023817 A KR 20120023817A KR 1020117030499 A KR1020117030499 A KR 1020117030499A KR 20117030499 A KR20117030499 A KR 20117030499A KR 20120023817 A KR20120023817 A KR 20120023817A
Authority
KR
South Korea
Prior art keywords
silicon carbide
substrate
sic
carbide substrate
layer
Prior art date
Application number
KR1020117030499A
Other languages
English (en)
Inventor
신 하라다
마코토 사사키
다로 니시구치
히데토 다마소
야스오 나미카와
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20120023817A publication Critical patent/KR20120023817A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Abstract

탄화규소 기판(1)의 제조 방법은 단결정 탄화규소를 포함하는 복수의 SiC 기판(20)을 준비하는 공정과, 복수의 SiC 기판(20)을 평면적으로 보아 복수개 나란히 배치한 상태로 복수의 SiC 기판(20)을 유지하는 탄화규소를 포함하는 베이스층(10)을 형성하는 공정과, 해당 복수의 SiC 기판(20)끼리의 간극을 충전하는 충전부(60)를 형성하는 공정을 포함한다.

Description

탄화규소 기판의 제조 방법 및 탄화규소 기판{SILICON CARBIDE SUBSTRATE PRODUCTION METHOD AND SILICON CARBIDE SUBSTRATE}
본 발명은 탄화규소 기판의 제조 방법 및 탄화규소 기판에 관한 것으로, 보다 특정적으로는 용이하게 대구경화(大口徑化)하는 것이 가능한 탄화규소 기판의 제조 방법 및 탄화규소 기판에 관한 것이다.
최근 반도체 장치의 고내압화, 저손실화, 고온 환경하에서의 사용 등을 가능하게 하기 위해서 반도체 장치를 구성하는 재료로서 탄화규소(SiC)의 채용이 진척되고 있다. 탄화규소는 종래부터 반도체 장치를 구성하는 재료로서 널리 사용되고 있는 규소에 비교해서 밴드 갭이 큰 와이드 밴드 갭 반도체이다. 그 때문에 반도체 장치를 구성하는 재료로서 탄화규소를 채용함으로써 반도체 장치의 고내압화, 온저항의 저감 등을 달성할 수 있다. 또한, 탄화규소를 재료로서 채용한 반도체 장치는 규소를 재료로서 채용한 반도체 장치와 비교해서, 고온 환경하에서 사용된 경우의 특성의 저하가 작다고 하는 이점도 갖고 있다.
한편, 반도체 장치를 효율적으로 제조하기 위해서는, 대구경의 기판을 이용하는 것이 유효하다. 그 때문에, 단결정 탄화규소를 포함하는 직경 3인치 또는 4인치의 탄화규소 기판이나 그 제조 방법에 관해서 여러 가지의 검토가 이루어져, 예를 들면 승화법(昇華法)을 이용한 탄화규소 기판의 제조 방법이 제안되어 있다(예를 들면, 미국 특허 출원 공개 제2006/0073707호 명세서(특허 문헌 1), 미국 특허 출원 공개 제2007/0209577호 명세서(특허 문헌 2) 및 미국 특허 출원 공개 제2006/0075958호 명세서(특허 문헌 3) 참조).
특허 문헌 1 : 미국 특허 출원 공개 제2006/0073707호 명세서 특허 문헌 2 : 미국 특허 출원 공개 제2007/0209577호 명세서 특허 문헌 3 : 미국 특허 출원 공개 제2006/0075958호 명세서
그러나 반도체 장치의 제조를 한층 더 효율화시키는 관점에서, 탄화규소 기판에 대해서는 더욱 더 대구경화(4인치 이상)가 요구되고 있다. 여기서, 승화법에 의해서 대구경의 탄화규소 기판을 제작하기 위해서는, 온도가 균일한 영역을 넓게 해야 한다. 그러나, 승화법에서의 탄화규소의 성장 온도는 2000℃ 이상으로 높게 온도 제어가 어렵기 때문에, 온도가 균일한 영역을 넓게 하는 것은 용이하지 않다. 또한, 온도 분포가 충분한 재현성을 얻는 것도 곤란하다. 또한, 승화법에 의한 탄화규소 기판의 제작에 있어서는, 탄화규소의 결정 성장의 과정을 확인하는 것이 어렵고, 외형상 같은 조건으로 탄화규소를 결정 성장시킨 경우에서도, 얻어진 기판(결정)의 품질이 다르다고 하는 문제도 생길 수 있다. 그 때문에, 비교적 대구경화가 용이한 승화법을 이용한 경우에서도, 결정성이 우수한 대구경(예를 들면, 4인치 이상)의 탄화규소 기판을 제작하는 것은 용이하지 않다고 하는 문제가 있었다.
그래서, 본 발명의 목적은 결정성이 우수한 대구경의 탄화규소 기판의 제조 방법 및 탄화규소 기판을 제공하는 것이다.
본 발명에 따른 탄화규소 기판의 제조 방법은, 단결정 탄화규소를 포함하는 복수의 SiC 기판을 준비하는 공정과, 그 복수의 SiC 기판을 평면적으로 보아 복수개 나란히 배치한 상태로 복수의 SiC 기판을 유지하는 탄화규소를 포함하는 베이스층을 형성하는 공정과, 복수의 SiC 기판끼리의 간극을 충전하는 충전부를 형성하는 공정을 포함한다.
본 발명의 탄화규소 기판의 제조 방법에 있어서는, 단결정 탄화규소를 포함하는 복수의 SiC 기판이 평면적으로 보아 복수개 나란히 배치된 상태로, 이것을 유지하는 베이스층이 형성된다. 전술한 바와 같이, 단결정 탄화규소를 포함하는 기판은 고품질을 유지하면서 대구경화하는 것이 곤란하다. 이에 대하여 고품질화가 용이한 소구경의 탄화규소 단결정으로부터 채취한 SiC 기판을 평면적으로 복수개 나란히 배치한 후에, 이것을 지지하는 대구경의 베이스층을 형성함으로써, 결정성이 우수한 대구경의 탄화규소 기판으로서 취급하는 것이 가능한 탄화규소 기판을 얻을 수 있다.
또한, 탄화규소 기판의 표면은 연마 등에 의해 평탄화되어 반도체 장치의 제조에 이용되는 경우가 많다. 그러나, 복수의 SiC 기판을 평면적으로 나란히 배치한 경우, SiC 기판끼리를 완전히 밀착시키는 것은 어렵고, SiC 기판끼리의 사이에는 간극이 형성된다. 이러한 탄화규소 기판의 표면이 연마된 경우, 연마 입자 등의 이물질이 해당 간극에 침입하여, 그 후의 세정 처리에서도 완전히 제거할 수 없을 가능성이 있다. 그리고, SiC 기판끼리의 간극에 잔존한 이물질은 탄화규소 기판을 이용한 반도체 장치의 제조에 악영향을 미칠 우려가 있다. 이에 대하여 본 발명의 탄화규소 기판의 제조 방법에 있어서는 SiC 기판끼리의 간극을 충전하는 충전부가 형성된다. 그 때문에 상기 이물질에 의한 악영향이 억제된다.
이상과 같이 본 발명의 탄화규소 기판의 제조 방법에 따르면, 결정성이 우수한 대구경의 탄화규소 기판을 제조할 수 있다. 또, 상기 탄화규소 기판을 이용한 반도체 장치의 제조 프로세스를 효율화하기 위해서는, 상기 복수의 SiC 기판 중 인접한 SiC 기판끼리는 서로 접촉하여 배치되는 것이 바람직하다. 보다 구체적으로는, 예를 들면 상기 복수의 SiC 기판은 평면적으로 보아 매트릭스형으로 빈틈없이 깔려지는 것이 바람직하다. 또한, 상기 충전부는 예를 들면 탄화규소를 포함하고 있더라도 좋고, 이산화규소를 포함하고 있더라도 좋다. 탄화규소를 포함하는 충전부는, 예를 들면 CVD(Chemical Vapor Deposition) 에피택셜법, 승화법, Si 융액을 이용한 액상 성장 등에 의해서 형성할 수 있다. Si 융액을 이용한 액상 성장은 예를 들면 카본 도가니 내에 Si 융액을 유지한 상태로 해당 융액과 SiC 기판을 접촉시킴으로써, SiC 기판끼리의 사이에 형성된 간극 내에 융액으로부터의 Si와 도가니로부터의 탄소를 공급함으로써 실시할 수 있다. 한편, 이산화규소를 포함하는 충전부는 예를 들면 CVD 법에 의해 형성할 수 있다.
상기 탄화규소 기판의 제조 방법에 있어서는, 상기 충전부를 형성하는 공정보다 이후에, 복수의 SiC 기판의 베이스층과는 반대측의 주면을 평탄화하는 공정을 더 포함하고 있더라도 좋다.
이에 따라 평탄성이 확보된 SiC 기판의 주면 상에, 예를 들면 탄화규소를 포함하는 에피택셜층을 형성하여 반도체 장치를 제조할 때, 해당 에피택셜층에 높은 결정성을 부여할 수 있다. 또한 상기 평탄화는 예를 들면 연마 처리에 의해 달성할 수 있다. 이 때, 본 발명의 반도체 기판의 제조 방법에 있어서는, SiC 기판끼리의 간극을 충전하는 충전부가 형성되어 있기 때문에, 해당 간극으로의 연마 입자 등의 이물질의 침입에 기인한 문제점이 억제된다.
상기 탄화규소 기판의 제조 방법에 있어서는, 복수의 SiC 기판의 베이스층과는 반대측의 주면 상에 단결정 탄화규소를 포함하는 에피택셜 성장층을 형성하는 공정을 더 포함하고 있더라도 좋다.
이에 따라, 상기 탄화규소 기판상에, 예를 들면 반도체 장치에 있어서 버퍼층 또는 활성층으로서 이용 가능한 에피택셜 성장층을 갖춘 반도체 기판을 제조할 수 있다. 이 때 베이스층은 고품질인 SiC 기판을 평면적으로 보아 복수개 나란히 배치한 뒤에 형성되기 때문에, 베이스층이 결함을 많이 포함하는 경우라도 SiC 기판의 품질에는 영향을 받지 않는다. 그 때문에, SiC 기판 상에는 고품질인 에피택셜 성장층을 형성할 수 있다.
상기 탄화규소 기판의 제조 방법에 있어서는, 상기 복수의 SiC 기판을 준비하는 공정에서 준비되는 SiC 기판의 단부면은, SiC 기판의 베이스층이 형성되어야 하는 측과는 반대측의 주면에 대하여 수직이더라도 좋고, 수직이 아니더라도 좋다. 보다 구체적으로는, 예를 들면 상기 탄화규소 기판의 제조 방법에 있어서는, 상기 복수의 SiC 기판을 준비하는 공정에서는, 단부면이 벽개면(劈開面)인 복수의 SiC 기판이 준비되더라도 좋다.
단부면을 벽개면으로 함으로써, SiC 기판을 채취할 때에, SiC 기판의 단부면 근방에의 손상을 억제할 수 있다. 그 결과, SiC 기판의 단부면 부근의 결정성이 유지된다.
상기 탄화규소 기판의 제조 방법에 있어서, 상기 복수의 SiC 기판을 준비하는 공정에서는 단부면이 {0001}면인 복수의 SiC 기판이 준비되더라도 좋다.
{0001}면을 성장면으로 함으로써, 고품질인 단결정 탄화규소의 잉곳을 효율적으로 제작할 수 있다. 또한, 단결정 탄화규소는 {0001}면에서 벽개시킬 수 있다. 이 때문에, 단부면을 {0001}면으로 함으로써 고품질인 SiC 기판을 효율적으로 준비할 수 있다.
상기 탄화규소 기판의 제조 방법에 있어서는, 상기 베이스층을 형성하는 공정에서, SiC 기판의 베이스층과는 반대측의 주면은 {0001}면에 대한 오프각이 50° 이상 65° 이하로 되어 있더라도 좋다.
육방정(六方晶)의 단결정 탄화규소는, <0001> 방향으로 성장됨으로써 고품질인 단결정을 효율적으로 제작할 수 있다. 그리고 <0001> 방향으로 성장시킨 탄화규소 단결정으로부터는, {0001}면을 주면으로 하는 탄화규소 기판을 효율적으로 채취할 수 있다. 한편, 면방위 {0001}에 대한 오프각이 50° 이상 65° 이하인 주면을 갖는 탄화규소 기판을 이용함으로써, 고성능인 반도체 장치를 제조할 수 있는 경우가 있다.
구체적으로는, 예를 들면 MOSFET의 제작에 이용되는 탄화규소 기판은, 면방위 {0001}에 대한 오프각이 8° 정도인 주면을 갖고 있는 것이 일반적이다. 그리고 해당 주면 상에 에피택셜 성장층이 형성됨과 동시에, 해당 에피택셜 성장층상에 산화막, 전극 등이 형성되어 MOSFET를 얻을 수 있다. 이 MOSFET에서는, 에피택셜 성장층과 산화막의 계면을 포함하는 영역에 채널 영역이 형성된다. 그러나 이러한 구조를 갖는 MOSFET에서는, 기판의 주면인 {0001}면에 대한 오프각이 8° 정도인 것에 기인하여, 채널 영역이 형성되는 에피택셜 성장층과 산화막의 계면 부근에서 많은 계면 준위가 형성되어 캐리어 주행의 방해가 되어, 채널 이동도가 저하한다.
이에 대하여 상기 베이스층을 형성하는 공정에서, SiC 기판에서의 베이스층과는 반대측의 주면인 {0001}면에 대한 오프각을 50° 이상 65° 이하로 함으로써 제조되는 탄화규소 기판의 주면인 {0001}면에 대한 오프각이 50° 이상 65° 이하가 되기 때문에, 상기 계면 준위의 형성이 저감되어 온 저항이 저감된 MOSFET를 제작할 수 있다.
상기 탄화규소 기판의 제조 방법에 있어서, 베이스층을 형성하는 공정에서 SiC 기판의 베이스층과는 반대측의 주면의 오프 방위와 <1-100> 방향이 이루는 각은 5° 이하로 되어 있더라도 좋다.
<1-100> 방향은 탄화규소 기판에 있어서의 대표적인 오프 방위이다. 그리고 기판의 제조 공정에 있어서의 슬라이스 가공의 변동 등으로 기인한 오프 방위의 변동을 5° 이하로 함으로써 탄화규소 기판 상에의 에피택셜 성장층의 형성 등을 용이하게 할 수 있다.
상기 탄화규소 기판의 제조 방법에 있어서는 베이스층을 형성하는 공정에서 SiC 기판의 베이스층과는 반대측의 주면의, <1-100> 방향에서의 {03-38}면에 대한 오프각은 -3° 이상 5° 이하이더라도 좋다.
이에 따라 탄화규소 기판을 이용하여 MOSFET를 제작한 경우에 있어서의 채널 이동도를 더 한층 향상시킬 수 있다. 여기서 면 방위{03-38}에 대한 오프각을 -3° 이상 +5° 이하로 한 것은 채널 이동도와 해당 오프각과의 관계를 조사한 결과, 이 범위 내에서 특히 높은 채널 이동도를 얻을 수 있었던 것에 근거하고 있다.
또한,「<1-100> 방향에서의 {03-38}면에 대한 오프각」이란 <1-100> 방향 및 <0001> 방향으로 뻗는 평면으로의 상기 주면의 법선 정사영(正射影)과 {03-38}면의 법선이 이루는 각도이며, 그 부호는 상기 정사영이 <1-100> 방향에 대하여 평행하게 근접하는 경우가 양이며, 상기 정사영이 <0001> 방향에 대하여 평행하게 근접하는 경우가 음이다.
또 상기 주면의 면 방위는 실질적으로 {03-38}인 것이 보다 바람직하고, 상기 주면의 면 방위는 {03-38}인 것이 보다 바람직하다. 여기서 주면의 면 방위가 실질적으로 {03-38}이라는 것은 기판의 가공 정밀도 등을 고려하여 실질적으로 면 방위가 {03-38}이라고 간주할 수 있는 오프각의 범위에 기판 주면의 면 방위가 포함되어 있는 것을 의미하고, 이 경우의 오프각의 범위로서는 예를 들면{03-38}에 대하여 오프각이 ±2° 범위이다. 이에 따라 전술한 채널 이동도를 더 한층 향상시킬 수 있다.
상기 탄화규소 기판의 제조 방법에 있어서, 베이스층을 형성하는 공정에서 SiC 기판의 베이스층과는 반대측의 주면의 오프 방위와 <11-20> 방향이 이루는 각은 5° 이하로 되어 있더라도 좋다.
<11-20> 방향은 상기 <1-100> 방향과 마찬가지로 탄화규소 기판에 있어서의 대표적인 오프 방위이다. 그리고, 기판의 제조 공정에 있어서의 슬라이스 가공의 변동 등으로 기인한 오프 방위의 변동을 ±5°로 함으로써 SiC 기판 상에의 에피택셜 성장층의 형성 등을 용이하게 할 수 있다.
상기 탄화규소 기판의 제조 방법에 있어서, 복수의 SiC 기판을 준비하는 공정에서는 마이크로 파이프 밀도가 1 cm-2 이하의 SiC 기판이 준비되더라도 좋다.
또한 상기 탄화규소 기판의 제조 방법에 있어서, 복수의 SiC 기판을 준비하는 공정에서는 전위 밀도가 1×104cm-2 이하의 SiC 기판이 준비되더라도 좋다.
또한 상기 탄화규소 기판의 제조 방법에 있어서, 복수의 SiC 기판을 준비하는 공정에서는 적층 결함 밀도가 0.1cm-1 이하의 SiC 기판이 준비되더라도 좋다.
이와 같이 고품질인 SiC 기판을 준비하여 탄화규소 기판을 제조함으로써, 해당 탄화규소 기판을 이용하여 반도체 장치를 제작한 경우의 수율을 향상시킬 수 있다.
상기 탄화규소 기판의 제조 방법에 있어서는, 복수의 SiC 기판을 준비하는 공정에서는, 불순물 농도가 5×1018cm-3 보다 크고 2×1019cm-3 보다 작은 SiC 기판이 준비되더라도 좋다.
SiC 기판의 불순물 농도가 5×1018cm-3이하인 경우, 해당 SiC 기판의 저항률이 지나치게 커진다. 한편, 불순물 농도가 2×1019cm-3를 넘으면 SiC 기판에서의 적층 결함의 억제가 곤란해진다. SiC 기판의 불순물 농도를 5×1018cm-3 보다 크고 2×1019cm-3 보다 작게 함으로써, SiC 기판의 적층 결함을 억제하면서 저항률을 줄일 수 있다.
상기 탄화규소 기판의 제조 방법에 있어서, 베이스층을 형성하는 공정에서는 불순물 농도가 5×1018cm-3보다 큰 베이스층이 형성되더라도 좋다.
이에 따라 베이스층의 저항률을 저감시켜, 세로형 반도체 장치(기판의 두께 방향으로 전류가 흐르는 반도체 장치)의 제조에 적합한 탄화규소 기판을 제조할 수 있다. 여기서, 전술한 바와 같이, 베이스층이 결함을 많이 포함하는 경우라도 SiC 기판의 품질에는 영향을 미치지 않는다. 그 때문에 베이스층의 저항률을 한층 더 저감시키는 관점에서, 베이스층을 형성하는 공정에서는 불순물 농도가 2×1019cm-3 를 넘는 베이스층이 형성되더라도 좋다.
상기 탄화규소 기판의 제조 방법에 있어서, 충전부를 형성하는 공정에서는 불순물 농도가 5×1018cm-3 보다 큰 충전부가 형성되더라도 좋다.
이에 따라 충전부의 저항률이 저감되고 충전부를 형성함으로 인한 탄화규소 기판의 저항률 상승을 억제할 수 있다. 또한, 충전부는 SiC 기판을 지지하는 베이스층이 형성된 뒤에 형성되기 때문에, 충전부가 결함을 많이 포함하는 경우라도 SiC 기판의 품질에는 영향을 미치지 않는다. 그 때문에 충전부의 저항률을 한층 더 저감하는 관점에서, 충전부를 형성하는 공정에서는, 불순물 농도가 2×1019cm-3 를 넘는 충전부가 형성되더라도 좋다.
여기서 본원에 있어서 불순물이란, 탄화규소 기판을 구성하는 탄화규소에 다수 캐리어를 생성시키기 위해서 도입되는 불순물을 의미한다. 그리고, 예를 들면 다수 캐리어가 전자인 경우, 즉 상기 불순물이 n형 불순물인 경우 불순물로서는 질소, 인 등을 채용할 수 있다. 질소에 비해서 인은 같은 농도라면 탄화규소의 저항률을 보다 저감시킬 수 있다. 그 때문에 불순물로서 인을 채용함으로써 탄화규소 기판을 이용하여 반도체 장치를 제작한 경우에 있어서의 반도체 장치의 온 저항을 저감시킬 수 있다.
상기 탄화규소 기판의 제조 방법에 있어서는, 베이스층을 형성하는 공정보다 이전에 SiC 기판에 대하여 프로톤 조사를 실시함으로써, SiC 기판에서 베이스층이 형성되는 측의 주면에 따른 영역에 수소 이온이 주입된 박리 용이화 영역을 형성하는 공정과, 충전부를 형성하는 공정보다 이후에, 박리 용이화 영역에서 SiC 기판을 베이스층으로부터 박리시키는 공정을 더 구비하고 있더라도 좋다.
이러한 프로세스를 채용함으로써, 상기 베이스층을 포함하지 않는 탄화규소 기판을 용이하게 제조할 수 있다.
상기 탄화규소 기판의 제조 방법에 있어서, 베이스층을 형성하는 공정은 베이스층을 형성하는 공정보다 이전에 베이스층이 형성되는 측의 SiC 기판의 주면을 연마하지 않고 실시되더라도 좋다.
이에 따라 탄화규소 기판의 제조 비용을 저감시킬 수 있다. 여기서 베이스층을 형성하는 공정에서 베이스층이 형성되는 측의 SiC 기판의 주면은 전술한 바와 같이 연마되지 않더라도 좋다. 그러나, 기판 제작시에 있어서의 슬라이스 등에 의해 형성된 표면 부근의 손상층을 제거하는 관점에서, 예를 들면 에칭에 의해서 해당 손상층이 제거되는 공정이 실시된 후에 상기 베이스층을 형성하는 공정이 실시되는 것이 바람직하다.
본 발명에 따른 탄화규소 기판은, 단결정 탄화규소를 포함하고, 평면적으로 보아 나란히 배치된 복수의 SiC층과 복수의 SiC층끼리의 간극을 충전하는 충전부를 구비하고 있다.
본 발명의 탄화규소 기판에 있어서는, 단결정 탄화규소를 포함하는 복수의 SiC층이 평면적으로 보아 복수개 나란히 배치되어 있다. 이에 따라, 고품질화가 용이한 소구경의 탄화규소 단결정으로부터 채취한 SiC 기판을 유효하게 이용하고, 결정성이 우수한 대구경의 탄화규소 기판으로서 취급하는 것이 가능한 탄화규소 기판을 얻을 수 있다. 또한, 본 발명의 탄화규소 기판에 있어서는, SiC층끼리의 간극을 충전하는 충전부가 형성된다. 이에 따라 탄화규소 기판의 표면이 연마된 경우에도, SiC층끼리의 간극에 연마 입자 등의 이물질이 침입하는 것이 억제된다.
이상과 같이 본 발명의 탄화규소 기판에 따르면, 결정성이 우수한 대구경의 탄화규소 기판을 얻을 수 있다. 또, 상기 탄화규소 기판을 이용한 반도체 장치의 제조 프로세스를 효율화하기 위해서는, 상기 복수의 SiC층 중 서로 인접한 SiC층끼리는 서로 접촉하여 배치되는 것이 바람직하다. 보다 구체적으로는, 예를 들면 상기 복수의 SiC층은 평면적으로 보아 매트릭스형으로 빈틈없이 깔려지는 것이 바람직하다. 또한, 상기 충전부는 예를 들면 탄화규소를 포함하고 있어도 좋고, 이산화규소를 포함하고 있어도 좋다.
상기 탄화규소 기판에 있어서는 SiC층의 불순물 농도는 5×1018cm-3 보다 크고 2×1019cm-3 보다 작게 할 수 있다.
SiC층의 불순물 농도가 5×1018cm-3 이하인 경우, 해당 SiC층의 저항률이 지나치게 커진다. 한편, 불순물 농도가 2×1019cm-3를 넘으면, SiC층에서의 적층 결함의 억제가 곤란해진다. SiC층의 불순물 농도를 5×1018cm-3 보다 크고 2×1019cm-3 보다 작게 함으로써, SiC층의 적층 결함을 억제하면서 저항률을 저감할 수 있다.
상기 탄화규소 기판에 있어서, 상기 충전부의 불순물 농도는 5×1018cm-3 보다 크게 할 수 있다.
이에 따라, 충전부의 저항률이 저감되어 충전부를 형성함으로 인한 탄화규소 기판의 저항률 상승을 억제할 수 있다. 또한 충전부는 SiC 기판(SiC층)을 평면적으로 보아 나란히 배치한 뒤에 형성할 수 있으므로 충전부가 결함을 많이 포함하는 경우라도 SiC층의 품질에의 영향을 회피할 수 있다. 그 때문에 충전부의 저항률을 한층 더 저감하는 관점에서 충전부의 불순물 농도는 2×1019cm-3을 넘더라도 좋다.
상기 탄화규소 기판에 있어서는 탄화규소를 포함하고 평면적으로 보아 나란히 배치된 상기 복수의 SiC층을 유지하는 베이스층을 더 구비하고 있더라도 좋다. 이에 따라, 평면적으로 보아 나란히 배치된 상기 복수의 SiC층을 강고하게 일체화시킬 수 있다.
상기 탄화규소 기판에 있어서, 베이스층의 불순물 농도는 5×1018cm-3 보다 크게 할 수 있다.
이에 따라, 베이스층의 저항률을 저감시켜 세로형 반도체 장치의 제조에 적합한 탄화규소 기판을 얻을 수 있다. 또한 베이스층은 SiC 기판(SiC층)을 평면적으로 보아 나란히 배치한 뒤에 형성할 수 있으므로, 베이스층이 결함을 많이 포함하는 경우라도 SiC층의 품질에의 영향을 회피할 수 있다. 그 때문에 베이스층의 저항률을 한층 더 저감시키는 관점에서, 베이스층의 불순물 농도는 2×1019cm-3을 넘더라도 좋다.
상기 탄화규소 기판에 있어서, SiC층의 베이스층과는 반대측의 주면은 연마되어 있더라도 좋다. 이에 따라 SiC층의 베이스층과는 반대측의 주면 상에 고품질인 에피택셜 성장층을 형성할 수 있다. 그 결과, 고품질인 해당 에피택셜 성장층을 예를 들면 활성층으로서 포함하는 반도체 장치를 제조할 수 있다. 즉, 이러한 구조를 채용함으로써 SiC층 상에 형성된 에피택셜층을 포함하는 고품질인 반도체 장치를 제조하는 것이 가능한 탄화규소 기판을 얻을 수 있다.
상기 탄화규소 기판에 있어서는, 단결정 탄화규소를 포함하여, 복수의 SiC층의 주면 상에 형성된 에피택셜 성장층을 더 구비하고 있더라도 좋다.
이에 따라 상기 탄화규소 기판 상에, 예를 들면 반도체 장치에 있어서 버퍼층 또는 활성층으로서 이용 가능한 에피택셜 성장층을 구비한 반도체 기판을 제공할 수 있다. 이 때, SiC층에는 고품질인 잉곳으로부터 채취된 것을 채용할 수 있으므로 SiC 기판 상에는 고품질인 에피택셜 성장층을 형성할 수 있다.
상기 복수의 SiC층의 단부면은 SiC층의 주면에 대하여 수직이라도 좋고, 수직이 아니더라도 좋다. 보다 구체적으로는 예를 들면 상기 탄화규소 기판에 있어서는, 상기 복수의 SiC층의 단부면은 벽개면이라도 좋다.
단부면을 벽개면으로 함으로써 SiC층을 채취할 때에, SiC층의 단부면 근방에의 손상을 억제할 수 있다. 그 결과, SiC층의 단부면 부근의 결정성이 유지된다.
상기 탄화규소 기판에 있어서, 상기 복수의 SiC층의 단부면은 {0001}면이라도 좋다.
{0001}면을 성장면으로 함으로써, 고품질인 단결정 탄화규소의 잉곳을 효율적으로 제작할 수 있다. 또한 단결정 탄화규소는 {0001}면에서 벽개될 수 있다. 그 때문에 단부면을 {0001}면으로 함으로써, 고품질인 SiC층을 효율적으로 얻을 수 있다.
상기 탄화규소 기판에 있어서, SiC층의 주면은 {0001}면에 대한 오프각이 50° 이상 65° 이하로 되어 있더라도 좋다.
이와 같이 본 발명의 탄화규소 기판에 있어서, SiC층의 주면의, {0001}면에 대한 오프각을 50° 이상 65° 이하로 함으로써 예를 들면 탄화규소 기판을 이용하여 MOSFET를 제작하는 경우에 있어서, 채널 영역이 형성되는 에피택셜 성장층과 산화막의 계면 부근에서의 계면 준위의 형성이 저감되어 온 저항이 저감된 MOSFET를 제작할 수 있다.
상기 탄화규소 기판에 있어서는, SiC층 주면의 오프 방위와 <1-100> 방향이 이루는 각은 5° 이하로 되어 있더라도 좋다.
<1-100> 방향은, 탄화규소 기판에 있어서의 대표적인 오프 방위이다. 그리고 기판의 제조 공정에 있어서의 슬라이스 가공의 변동 등으로 기인한 오프 방위의 변동을 5° 이하로 함으로써 탄화규소 기판 상에의 에피택셜 성장층의 형성 등을 용이하게 할 수 있다.
상기 탄화규소 기판에 있어서는, SiC층 주면의 <1-100> 방향에서의 {03-38}면에 대한 오프각은 -3° 이상 5° 이하라도 좋다.
이에 따라, 탄화규소 기판을 이용하여 MOSFET를 제작한 경우에 있어서의 채널 이동도를 더 한층 향상시킬 수 있다. 여기서, <1-100> 방향에서의 {03-38}면에 대한 오프각」이란 <1-100> 방향 및 <0001> 방향으로 뻗는 평면에의 상기 주면의 법선의 정사영과 {03-38}면의 법선이 이루는 각도이며, 그 부호는 상기 정사영이 <1-100> 방향에 대하여 평행하게 근접하는 경우가 양이며, 상기 정사영이 <0001> 방향에 대하여 평행하게 근접하는 경우가 음이다.
또한, 상기 주면의 면 방위는 실질적으로 {03-38}인 것이 보다 바람직하고, 상기 주면의 면 방위는 {03-38}인 것이 보다 바람직하다. 여기서, 주면의 면 방위가 실질적으로 {03-38}이라는 것은, 기판의 가공 정밀도 등을 고려하여 실질적으로 면 방위가 {03-38}이라고 간주할 수 있는 오프각의 범위에 기판의 주면의 면 방위가 포함되어 있는 것을 의미하고, 이 경우의 오프각의 범위로서는 예를 들면 {03-38}에 대하여 오프각이 ± 2°의 범위에 있다. 이에 따라, 전술한 채널 이동도를 더 한층 향상시킬 수 있다.
상기 탄화규소 기판에 있어서는, SiC층 주면의 오프 방위와 <11-20> 방향이 이루는 각은 5° 이하로 되어 있더라도 좋다.
<11-20> 방향은, 상기 <1-100> 방향과 마찬가지로, 탄화규소 기판에서의 대표적인 오프 방위이다. 그리고, 기판의 제조 공정에서의 슬라이스 가공의 변동 등에 기인한 오프 방위의 변동을 ± 5°로 함으로써, 탄화규소 기판상에의 에피택셜 성장층의 형성 등을 용이하게 할 수 있다.
상기 탄화규소 기판에 있어서, SiC층의 마이크로 파이프 밀도는 1cm-2 이하라도 좋다. 또한, 상기 탄화규소 기판에 있어서, SiC층의 전위 밀도는 1×104cm-2이하라도 좋다. 또한, 상기 탄화규소 기판에 있어서, SiC층의 적층 결함 밀도는 0.1 cm-1 이하라도 좋다.
이와 같이 고품질인 SiC층을 채용함으로써, 탄화규소 기판을 이용하여 반도체 장치를 제작한 경우의 수율을 향상시킬 수 있다.
이상의 설명으로부터 분명한 바와 같이, 본 발명의 탄화규소 기판의 제조 방법 및 탄화규소 기판에 따르면, 결정성이 우수한 대구경의 탄화규소 기판의 제조 방법 및 탄화규소 기판을 제공할 수 있다.
도 1은 탄화규소 기판의 구조를 도시하는 개략 단면도이다.
도 2는 탄화규소 기판의 구조를 도시하는 개략 평면도이다.
도 3은 에피택셜 성장층이 형성된 탄화규소 기판의 구조를 도시하는 개략 단면도이다.
도 4는 탄화규소 기판의 제조 방법의 개략을 도시하는 흐름도이다.
도 5는 탄화규소 기판의 제조 방법을 설명하기 위한 개략 단면도이다.
도 6은 탄화규소 기판의 제조 방법을 설명하기 위한 개략 단면도이다.
도 7은 실시형태 2에 있어서의 탄화규소 기판의 구조를 도시하는 개략 단면도이다.
도 8은 실시형태 3에 있어서의 탄화규소 기판의 제조 방법의 개략을 도시하는 흐름도이다.
도 9는 탄화규소 기판의 제조 방법을 설명하기 위한 개략 단면도이다.
도 10은 탄화규소 기판의 제조 방법을 설명하기 위한 개략 단면도이다.
도 11은 탄화규소 기판의 제조 방법을 설명하기 위한 개략 단면도이다.
도 12는 실시형태 4에 있어서의 탄화규소 기판의 구조를 도시하는 개략 단면도이다.
도 13은 실시형태 4에 있어서의 탄화규소 기판의 제조 방법의 개략을 도시하는 흐름도이다.
도 14는 탄화규소 기판의 제조 방법을 설명하기 위한 개략 단면도이다.
도 15는 실시형태 5에 있어서의 탄화규소 기판의 구조를 도시하는 개략 단면도이다.
도 16은 실시형태 5에 있어서의 탄화규소 기판의 제조 방법의 개략을 도시하는 흐름도이다.
도 17은 탄화규소 기판의 제조 방법을 설명하기 위한 개략 단면도이다.
도 18은 실시형태 6에 있어서의 탄화규소 기판의 구조를 도시하는 개략 단면도이다.
도 19는 실시형태 6에 있어서의 탄화규소 기판의 제조 방법의 개략을 도시하는 흐름도이다.
도 20은 탄화규소 기판의 제조 방법을 설명하기 위한 개략 단면도이다.
도 21은 탄화규소 기판의 제조 방법을 설명하기 위한 개략 단면도이다.
도 22는 탄화규소 기판의 제조 방법을 설명하기 위한 개략 단면도이다.
도 23은 세로형 MOSFET의 구조를 도시하는 개략 단면도이다.
도 24는 세로형 MOSFET의 제조 방법의 개략을 도시하는 흐름도이다.
도 25는 세로형 MOSFET의 제조 방법을 설명하기 위한 개략 단면도이다.
도 26은 세로형 MOSFET의 제조 방법을 설명하기 위한 개략 단면도이다.
도 27은 세로형 MOSFET의 제조 방법을 설명하기 위한 개략 단면도이다.
도 28은 세로형 MOSFET의 제조 방법을 설명하기 위한 개략 단면도이다.
이하, 도면에 기초하여 본 발명의 실시형태를 설명한다. 또한 이하의 도면에서 동일 또는 해당하는 부분에는 동일한 참조 번호를 붙이고 그 설명은 반복하지 않는다.
(실시형태 1)
우선, 도 1 및 도 2를 참조하여 본 발명의 일 실시형태인 실시형태 1에 관해서 설명한다. 또, 도 1은 도 2의 선분 I-I에 따르는 단면도에 해당한다. 도 1을 참조하여, 본 실시형태에 있어서의 탄화규소 기판(1)은, 단결정 탄화규소를 포함하고 평면적으로 보아 나란히 배치된 복수의 SiC층(20)과, 복수의 SiC층(20)끼리의 간극을 충전하는 충전부(60)와, 탄화규소를 포함하고 평면적으로 보아 나란히 배치된 상기 복수의 SiC층(20)을 유지하는 베이스층(10)을 구비하고 있다. 즉, 베이스층(10)의 주면(10A) 상에는 복수의 SiC층(20)이 평면적으로 보아 나란히 배치되어 있고, 복수의 SiC층(20)끼리의 간극에는, 해당 간극을 충전하는 충전부(60)가 형성되어 있다. 충전부(60)는 예를 들면 탄화규소를 포함하고 있더라도 좋고, 이산화규소를 포함하고 있더라도 좋다.
본 실시형태의 탄화규소 기판(1)에 있어서는, 단결정 탄화규소를 포함하는 복수의 SiC층(20)이 평면적으로 보아 복수개 나란히 배치되어 있다. 그 때문에, 탄화규소 기판(1)은 고품질화가 용이한 소구경의 탄화규소 단결정으로부터 채취한 SiC 기판을 유효하게 이용하여, 결정성이 우수한 대구경의 탄화규소 기판으로서 취급하는 것이 가능한 탄화규소 기판으로 되어 있다. 또한, 탄화규소 기판(1)에 있어서는, SiC층(20)끼리의 간극을 충전하는 충전부(60)가 형성되어 있기 때문에 표면이 연마된 경우에도, SiC층(20)끼리의 간극에 연마 입자 등의 이물질이 침입하는 것이 억제된다. 이와 같이 탄화규소 기판(1)은 결정성이 우수한 대구경의 탄화규소 기판으로 되어 있다.
또한, 도 1 및 도 2를 참조하여, 탄화규소 기판(1)에 있어서는, 복수의 SiC층(20) 중 서로 인접한 SiC층(20)끼리는 그 단부면(20B)이 상호 접촉하여 배치되어 있다. 보다 구체적으로는, 예를 들면 상기 복수의 SiC층(20)은 평면적으로 보아 매트릭스형으로 빈틈없이 깔아져 배치되어 있다. 이에 따라 탄화규소 기판(1)의 대구경화가 용이하게 되어 있다. 그리고, 이러한 대구경의 탄화규소 기판(1)을 이용함으로써, 반도체 장치의 제조 프로세스를 효율화할 수 있다. 또한, 탄화규소 기판(1)에 있어서는, SiC층(20)의 단부면(20B)은 주면(20A)에 대하여 수직으로 되어 있다. 이에 따라, SiC층(20)을 매트릭스형으로 빈틈없이 깔아 배치하는 것이 용이해져 있다. 또, 인접한 SiC층(20)끼리의 간격은 100㎛ 이하로 하는 것이 바람직하고, 10㎛ 이하로 하는 것이 보다 바람직하다.
그리고, 도 3에 도시한 바와 같이, 해당 SiC층(20)에 있어서 베이스층(10)과는 반대측의 주면(20A) 상에 단결정 탄화규소를 포함하는 에피택셜 성장층(30)을 형성한 경우, 베이스층(10)에 있어서 적층 결함은 발생하지 않기 때문에, 에피택셜 성장층(30)에도 발생하지 않는다. 그 때문에, 예를 들면 저항률의 저감을 목적으하여 베이스층(10)의 불순물 농도를 높게 하더라도, 에피택셜 성장층(30)에서의 적층 결함 밀도는 낮은 것이 된다.
여기서, 탄화규소 기판(1)에 있어서는 베이스층(10)에 포함되는 불순물과, SiC층(20)에 포함되는 불순물과는 다르더라도 좋다. 이에 따라, 사용 목적에 따른 적절한 불순물을 포함하는 탄화규소 기판을 얻을 수 있다. 또한, 베이스층(10)에 포함되는 불순물은 질소 또는 인으로 할 수 있고, SiC층(20)에 포함되는 불순물도 질소 또는 인으로 할 수 있다. 특히, 불순물로서 인을 채용함으로써 동일한 불순물 농도라도 질소를 채용하는 경우와 비교해서 탄화규소 기판의 저항률을 저감시킬 수 있다.
또한, 상기 탄화규소 기판(1)에 있어서, SiC층(20)의 주면(20A)은 {0001}면에 대한 오프각이 50° 이상 65° 이하로 되더라도 좋다. 이러한 탄화규소 기판(1)을 이용하여 MOSFET를 제작함으로서, 채널 영역에서의 계면 준위의 형성이 저감되어 온 저항이 저감된 MOSFET를 얻을 수 있다. 한편, 제조의 용이성을 고려하여 SiC층(20)의 주면(20A)은 {0001}면이라도 좋다.
또한, SiC층(20)의 주면(20A)의 오프 방위와 <1-100> 방향이 이루는 각은 5° 이하로 되더라도 좋다. <1-100> 방향은 탄화규소 기판에 있어서의 대표적인 오프 방위이다. 그리고, 기판의 제조 공정에 있어서의 슬라이스 가공의 변동 등에 기인한 오프 방위의 변동을 5° 이하로 함으로써, 탄화규소 기판(1) 상에의 에피택셜 성장층의 형성 등을 용이하게 할 수 있다.
또한 상기 탄화규소 기판(1)에 있어서는, SiC층(20)의 주면(20A)의, <1-100> 방향에서의 {03-38}면에 대한 오프각은 -3° 이상 5° 이하로 하는 것이 바람직하다. 이에 따라, 탄화규소 기판(1)을 이용하여 MOSFET를 제작한 경우에서의 채널 이동도를 한층 더 향상시킬 수 있다.
한편, 상기 탄화규소 기판(1)에 있어서, SiC층(20) 주면(20A)의 오프 방위와 <11-20> 방향이 이루는 각은 5° 이하로 되더라도 좋다.
<11-20>도, 탄화규소 기판에 있어서의 대표적인 오프 방위이다. 그리고 기판의 제조 공정에 있어서의 슬라이스 가공의 변동 등으로 기인한 오프 방위의 변동을 ± 5°로 함으로써, 탄화규소 기판(1) 상에의 에피택셜 성장층의 형성 등을 용이하게 할 수 있다.
또한 SiC층(20)의 불순물 농도는 5×1018cm-3 보다 크고 2×1019cm-3 보다 작은 것이 바람직하다. 이에 따라 SiC층(20)의 적층 결함을 억제하면서 저항률을 저감시킬 수 있다.
또한 충전부(60)의 불순물 농도는 5×1018cm-3 보다 큰 것이 바람직하다. 이에 따라 충전부(60)의 저항률이 저감되고 충전부(60)를 형성함으로 인한 탄화규소 기판(1)의 저항률 상승을 억제할 수 있다.
또한 베이스층(10)의 불순물 농도는 5×1018cm-3 보다 큰 것이 바람직하다. 이에 따라 베이스층(10)의 저항률을 저감시켜, 탄화규소 기판(1)을 세로형 반도체 장치의 제조에 적합한 탄화규소 기판으로 할 수 있다.
또한 SiC층(20)의 마이크로 파이프 밀도는 1cm-2 이하로 하는 것이 바람직하다. 또한 SiC층(20)의 전위 밀도는 1×104cm-2 이하로 하는 것이 바람직하다. 또한 SiC층(20)의 적층 결함 밀도는 0.1cm-1 이하로 하는 것이 바람직하다. 이러한 고품질인 SiC층(20)을 채용함으로써, 탄화규소 기판(1)을 이용하여 반도체 장치를 제작한 경우의 수율을 향상시킬 수 있다.
또한 본 실시형태에 있어서의 탄화규소 기판(1)에서는 SiC층(20)의 베이스층(10)과는 반대측의 주면(20A)은 연마되어 있는 것이 바람직하다. 이에 따라 주면(20A) 상에 고품질인 에피택셜 성장층을 형성하는 것이 가능해진다. 그 결과, 고품질인 해당 에피택셜 성장층을 예를 들면 활성층으로서 포함하는 반도체 장치를 제조할 수 있다. 즉 이러한 구조를 채용함으로써 SiC층(20) 상에 형성된 에피택셜층을 포함하는 고품질인 반도체 장치를 제조하는 것이 가능한 탄화규소 기판(1)을 얻을 수 있다.
다음으로, 상기 탄화규소 기판(1)의 제조 방법의 일례에 관해서 설명한다. 도 4를 참조한, 본 실시형태에 있어서의 탄화규소 기판의 제조 방법에 있어서는, 우선 공정(S10)으로서 기판 준비 공정이 실시된다. 이 공정(S10)에서는, 도 5를 참조하여 예를 들면 단결정 탄화규소를 포함하는 베이스 기판(10) 및 단결정 탄화규소를 포함하는 복수의 SiC 기판(20)이 준비된다. 이 때 SiC 기판(20)의 주면은 이 제조 방법에 의해 얻어지는 SiC층(20)의 주면(20A)이 되는 것이므로(도 1 참조), 원하는 주면(20A)의 면 방위에 맞춰, SiC 기판(20)의 주면의 면 방위를 선택한다. 여기서는 예를 들면 주면이 {03-38}면인 SiC 기판(20)이 준비된다. 또한, 베이스 기판(10)으로서는 예를 들면 불순물 농도가 2×1019cm-3 보다 큰 기판이 채용된다. 그리고 SiC 기판(20)으로서는 예를 들면 불순물 농도가 5×1018cm-3 보다 크고 2×1019cm-3 보다 작은 기판이 채용된다.
다음에 공정(S20)으로서 기판 평탄화 공정이 실시된다. 이 공정(S20)에서는 도 5를 참조하여 후술하는 공정(S30)에서 서로 접촉하여야 할 베이스 기판(10) 및 SiC 기판(20)의 주면(접합면)이, 예를 들면 연마에 의해 평탄화된다. 또, 이 공정(S20)은 필수적인 공정은 아니지만, 이것을 실시해 둠으로써 서로 대향하는 베이스 기판(10)과 SiC 기판(20) 사이의 간극 크기가 균일해지기 때문에 후술하는 공정(S40)에서 접합면 내에서의 반응(접합)의 균일성이 향상된다. 그 결과, 베이스 기판(10)과 SiC 기판(20)을 보다 확실하게 접합할 수 있다.
한편 공정(S20)을 생략하여, 서로 대향하여야 할 베이스 기판(10) 및 SiC 기판(20)의 주면을 연마하지 않고 공정(S30)이 실시되더라도 좋다. 이에 따라 탄화규소 기판(1)의 제조 비용을 저감시킬 수 있다. 또한 베이스 기판(10) 및 SiC 기판(20)의 제작시에 있어서의 슬라이스 등에 의해 형성된 표면 부근의 손상층을 제거하는 관점에서 예를 들면 에칭에 의해서 해당 손상층이 제거되는 공정이 상기 공정(S20) 대신에 또는 상기 공정(S20) 이후에 실시된 뒤에, 후술하는 공정(S30)이 실시되더라도 좋다.
다음에 공정(S30)으로서 적층 공정이 실시된다. 이 공정(S30)에서는 도 5를 참조하여 베이스 기판(10)의 주면(10A) 상에 접촉하도록 SiC 기판(20)이 적재되어 적층 기판이 제작된다. 이 때 서로 인접한 SiC층(20)끼리는 그 단부면(20B)이 서로 접촉하도록 평면적으로 보아 매트릭스형으로 빈틈없이 깔려져 배치된다.
다음에 공정(S40)으로서 접합 공정이 실시된다. 이 공정(S40)에서는 상기 적층 기판이 가열됨으로써 베이스 기판(10)과 SiC 기판(20)이 접합되고, 인접한 SiC 기판(20)끼리가 접합된다.
다음에 공정(S50)으로서 간극 충전 공정이 실시된다. 이 공정(S50)에서는, 베이스 기판(10)에 접합된 복수의 SiC 기판(20)끼리의 간극을 충전하는 충전부가 형성된다. 구체적으로는, 도 6을 참조하여 예를 들면 CVD 에피택셜법에 의해 탄화규소를 성장시킴으로써 SiC 기판(20)끼리의 간극을 충전하는 충전부(60)가 형성된다. 또, 충전부(60)의 형성 방법은 CVD 에피택셜법에 한정되지 않고 예를 들면 승화법이나 액상 성장법 등을 채용하더라도 좋다. 액상 성장은 예를 들면 카본 도가니 내에 Si 융액을 유지한 상태로 해당 융액과 SiC 기판(20)을 접촉시켜서 융액으로부터 Si를, 도가니로부터 탄소를 공급함으로써 실시할 수 있다. 또한 충전부(60)는 반드시 탄화규소를 포함할 필요는 없고, 예를 들면 이산화규소를 포함할 수도 좋다. 이산화규소를 포함하는 충전부(60)는 예를 들면 CVD 법에 의해 형성할 수 있다. 또한 충전부(60)로서는 규소(Si)를 포함하는 것이나 수지를 포함하는 것을 채용하더라도 좋다. Si를 포함하는 충전부(60)는 예를 들면 SiC 기판(20)끼리의 간극에 용융 상태의 Si를 도입함으로써 형성할 수 있다. 수지를 포함하는 충전부(60)는 예를 들면 SiC 기판(20)끼리의 간극에 용융 상태의 수지를 유입시켜고, 그 후 적절한 경화 처리를 실시함으로써 해당 수지를 경화시켜 형성할 수 있다. 수지로서는 아크릴 수지, 우레탄 수지, 폴리프로필렌, 폴리스틸렌, 폴리염화비닐, 레지스트, SiC 함유 수지 등을 채용할 수 있다.
다음에 공정(S60)으로서 표면 평탄화 공정이 실시된다. 이 공정(S60)에서는 예를 들면 SiC 기판(20)의 주면(20A)이 연마됨으로써 평탄화된다. 이에 따라 SiC 기판(20)의 주면(20A) 상에 고품질인 에피택셜 성장층을 형성하는 것이 가능해진다. 또 SiC 기판(20)의 주면(20A) 상에 형성된 충전부(60)는 해당 연마에 의해 제거된다. 또한 충전부(60)가 형성됨으로써 SiC층(20)끼리의 간극에 연마 입자 등의 이물질이 침입하는 것이 억제된다. 이상의 프로세스에 의해 접합된 SiC 기판(20)을 SiC층(20)으로서 구비한 본 실시형태에서의 탄화규소 기판(1)(도 1 참조)이 완성된다.
또한 공정(S70)으로서 에피택셜 성장 공정이 실시되더라도 좋다. 이 공정(S70)에서는 도 1 및 도 3을 참조하여 SiC층(20) 상에 에피택셜 성장층(30)이 형성된다. 이에 따라 반도체 장치의 버퍼층이나 활성층으로서 이용 가능한 에피택셜 성장층(30)을 구비한 탄화규소 기판(2)이 완성된다.
여기서 공정(S30)에서 제작된 적층 기판에 있어서는, 베이스 기판(10)과 SiC 기판(20) 사이에 형성되는 간극이 100㎛ 이하로 되어 있는 것이 바람직하다. 베이스 기판(10) 및 SiC 기판(20)에는 그 평탄성이 높은 경우라도 근소한 휘어짐, 기복 등이 존재한다. 그 때문에, 적층 기판에서는 베이스 기판(10)과 SiC 기판(20) 사이에 간극이 형성된다. 그리고 이 간극이 100㎛을 넘으면, 베이스 기판(10)과 SiC 기판(20)의 접합 상태가 불균일해질 우려가 있다. 베이스 기판(10)과 SiC 기판(20) 사이에 형성되는 간극을 100㎛ 이하로 함으로써 베이스 기판(10)과 SiC 기판(20)의 균일한 접합을 보다 확실하게 달성할 수 있다.
또한 상기 공정(S40)에서는 탄화규소의 승화 온도 이상의 온도 영역으로 상기 적층 기판이 가열되는 것이 바람직하다. 이에 따라 베이스 기판(10)과 SiC 기판(20)을 보다 확실하게 접합할 수 있다. 특히 적층 기판에서의 베이스 기판(10)과 SiC 기판(20) 사이에 형성되는 간극을 100㎛ 이하로 해 둠으로써 SiC의 승화로 인한 균질한 접합을 달성할 수 있다.
또한 공정(S40)에서의 적층 기판의 가열 온도는 1800℃ 이상 2500℃ 이하인 것이 바람직하다. 가열 온도가 1800℃ 보다 낮은 경우 베이스 기판(10)과 SiC 기판(20)의 접합에 장시간이 필요하여 탄화규소 기판(1)의 제조 효율이 저하된다. 한편 가열 온도가 2500℃를 넘으면 베이스 기판(10) 및 SiC 기판(20)의 표면이 거칠어져, 제작되는 탄화규소 기판(1)에서의 결정 결함의 발생이 많아질 우려가 있다. 탄화규소 기판(1)에서의 결함의 발생을 한층 더 억제하면서 제조 효율을 향상시키기 위해서는 공정(S40)에서의 적층 기판의 가열 온도는 1900℃ 이상 2100℃ 이하인 것이 바람직하다. 또한 공정(S40)에서의 가열시의 분위기 압력은 10-5Pa 이상 106Pa로 함으로써 간소한 장치에 의해 상기 접합을 실시할 수 있다. 또한 이 공정(S40)에서는, 10-1Pa 보다 높고 104Pa 보다 낮은 압력하에서 상기 적층 기판이 가열되더라도 좋다. 이에 따라 간소한 장치에 의해 상기 접합을 실시하는 것이 가능해지고, 비교적 단시간에 접합을 실시하기 위한 분위기를 얻는 것이 가능해져, 탄화규소 기판(1)의 제조 비용을 저감시킬 수 있다. 또한, 공정(S40)에서의 가열시의 분위기는 불활성 가스 분위기이어도 좋다. 그리고 해당 분위기에 불활성 가스 분위기를 채용할 경우, 해당 분위기는 아르곤, 헬륨 및 질소로 이루어지는 군으로부터 선택되는 적어도 하나를 포함하는 불활성 가스 분위기인 것이 바람직하다. 또한 이 공정(S40)에서는, 대기 분위기를 감압함으로써 얻어진 분위기 중에서 상기 적층 기판이 가열되더라도 좋다. 이에 따라 탄화규소 기판(1)의 제조 비용을 저감시킬 수 있다.
또한 상기 실시형태에서는, 공정(S10)에서 주면(20A)이 {03-38}면인 SiC 기판(20)이 준비되고, 공정(S20) 및 (S30)에서, SiC 기판(20)의 베이스 기판(10)과는 반대측의 주면(20A)이 {03-38}면이 되는 경우에 관해서 설명했지만, 주면(20A)의 오프 방위는 예를 들면 <11-20> 방향으로 되어 있더라도 좋다.
또한 공정(S10)에서 준비되는 SiC 기판(20)의 마이크로 파이프 밀도는 1cm-2 이하인 것이 바람직하다. 또한, 공정(S10)에서 준비되는 SiC 기판(20)의 전위 밀도는 1×104cm-2 이하인 것이 바람직하다. 또한 공정(S10)에서 준비되는 SiC 기판(20)의 적층 결함 밀도는 0.1cm-1 이하인 것이 바람직하다. 이와 같이 고품질인 SiC 기판(20)을 준비하여 탄화규소 기판(1)을 제조함으로써 해당 탄화규소 기판(1)을 이용하여 반도체 장치를 제작한 경우의 수율을 향상시킬 수 있다.
또한 공정(S10)에서 준비되는 SiC 기판(20)의 불순물 농도는 5×1018cm-3 보다 크고 2×1019cm-3 보다 작은 것이 바람직하다. 이에 따라 SiC 기판(20)의 적층 결함을 억제하면서 저항률을 저감시킬 수 있다.
또한 공정(S10)에서 준비되어, 공정(S20) 및 (S30)에서 SiC 기판(20)에 접합되는 베이스 기판(10)의 불순물 농도는 5×1018cm-3 보다 큰 것이 바람직하다. 이에 따라 베이스층(10)의 저항률을 저감시켜, 탄화규소 기판(1)을 세로형 반도체 장치의 제조에 적합한 것으로 할 수 있다.
또한 공정(S50)에서 형성되는 충전부(60)의 불순물 농도는 5×1018cm-3 보다 큰 것이 바람직하다. 이에 따라 충전부(60)의 저항률이 저감되어, 충전부(60)를 형성함으로 인한 탄화규소 기판(1)의 저항률 상승을 억제할 수 있다.
(실시형태 2)
다음에 본 발명의 다른 실시형태인 실시형태 2에 관해서 설명한다. 도 7 및 도 1을 참조하여 실시형태 2에 있어서의 탄화규소 기판(1)은 실시형태 1에 있어서의 탄화규소 기판(1)과 기본적으로는 같은 구조를 가지고 동일한 효과를 발휘한다. 그러나, 실시형태 2에 있어서의 탄화규소 기판(1)은 SiC층(20)의 형상에 있어서 실시형태 1과는 다르다.
도 7을 참조하여 실시형태 2에 있어서의 SiC층(20)의 단부면(20B)은 주면(20A)에 대하여 수직으로 되어 있지 않다. 그리고 실시형태 2에 있어서의 SiC층(20)의 단부면(20B)은 벽개면이다. 보다 구체적으로는 실시형태 2에 있어서의 SiC층(20)의 단부면(20B)은 {0001}면으로 되어 있다.
다음에 실시형태 2에 있어서의 탄화규소 기판(1)의 제조 방법에 관해서 설명한다. 실시형태 2에 있어서의 탄화규소 기판(1)은 기본적으로는 실시형태 1과 같이 제조할 수 있다. 그러나, 실시형태 2에 있어서의 탄화규소 기판의 제조 방법은 공정(S10)에서 준비되는 SiC 기판(20)의 형상에 있어서 실시형태 1과는 다르다.
즉 도 7을 참조하여 공정(S10)으로서 실시되는 기판 준비 공정에서는, 실시형태 2에 있어서의 SiC층(20)의 형상에 대응한 SiC 기판(20)이 준비된다. 구체적으로는 공정(S10)에서 준비되는 SiC 기판(20)의 단부면(20B)은 벽개면인 {0001}면으로 되어 있다. 이에 따라 SiC 기판(20)을 채취할 때에, SiC 기판(20)의 단부면 근방에의 손상을 억제할 수 있다. 그 결과 SiC 기판(20)의 단부면 부근의 결정성이 유지된다.
(실시형태 3)
다음에 본 발명의 또 다른 실시형태인 실시형태 3에 관해서 설명한다. 도 1 및 도 2를 참조하여 실시형태 3에 있어서의 탄화규소 기판(1)은 실시형태 1에 있어서의 탄화규소 기판(1)과 기본적으로는 같은 구조를 가지고 동일한 효과를 발휘한다. 그러나, 실시형태 3에서의 탄화규소 기판(1)은 그 제조 방법에 있어서 실시형태 1의 경우와는 다르다.
도 8을 참조하여 실시형태 3에 있어서의 탄화규소 기판(1)의 제조 방법에 있어서는, 우선 공정(S10)으로서 기판 준비 공정이 실시된다. 이 공정(S10)에서는 실시형태 1의 경우와 같이 SiC 기판(20)이 준비되고, 탄화규소를 포함하는 원료 기판이 준비된다.
다음에 도 8을 참조하여, 공정(S21)으로서 근접 배치 공정이 실시된다. 이 공정(S21)에서는, 도 9를 참조하여, 서로 대향하도록 배치된 제1 히터(81) 및 제2 히터(82)에 의해 각각 SiC 기판(20) 및 원료 기판(11)이 유지된다. 이 때, SiC 기판(20)과 원료 기판(11)의 간격이 적정한 값은, 후술하는 공정(S31)에서의 가열시 승화 가스의 평균 자유 행정에 관계하고 있다고 생각된다. 구체적으로는 상기 간격의 평균치는 후술하는 공정(S31)에서의 가열시 승화 가스의 평균 자유 행정보다 작아지도록 설정할 수 있다. 예를 들면 압력 1Pa, 온도 2000℃ 하에서는 원자, 분자의 평균 자유 행정은 엄밀하게는 원자 반경, 분자 반경에 의존하지만 대략 수?수십 cm 정도이며, 따라서 현실적으로는 상기 간격을 수 cm 이하로 하는 것이 바람직하다. 보다 구체적으로는 SiC 기판(20)과 원료 기판(11)은 1㎛ 이상 1cm 이하의 간격을 두고 서로 그 주면이 대향하도록 근접하여 배치된다. 상기 간격의 평균치는 1cm 이하가 되는 것이 바람직하고, 1 mm 이하로 되는 것이 보다 바람직하다. 한편, 상기 간격의 평균치가 1㎛ 이상이 됨으로써, 탄화규소가 승화하는 공간을 충분히 확보할 수 있다. 또, 상기 승화 가스는 고체 탄화규소가 승화함으로써 형성되는 가스로서, 예를 들면 Si, Si2C 및 SiC2를 포함한다.
다음에 공정(S31)으로서 승화 공정이 실시된다. 이 공정(S31)에서는 제1 히터(81)에 의해서 SiC 기판(20)이 정해진 기판 온도까지 가열된다. 또한, 제2 히터(82)에 의해서 원료 기판(11)이 정해진 원료 온도까지 가열된다. 이 때, 원료 기판(11)이 승화 온도까지 가열됨에 따라 원료 기판의 표면에서 SiC가 승화한다. 한편, 기판 온도는 원료 온도보다 낮게 설정된다. 구체적으로는 예를 들면 기판 온도는 원료 온도보다 1℃ 이상 100℃ 이하 정도로 낮게 설정된다. 기판 온도는 예를 들면 1800° 이상 2500℃ 이하이다. 이에 따라, 도 10에 도시한 바와 같이 원료 기판(11)으로부터 승화하여 기체가 된 SiC는 SiC 기판(20)의 표면에 도달하여 고체가 되어 베이스층(10)을 형성한다. 그리고, 이 상태를 유지함으로써 도 11에 도시한 바와 같이 원료 기판(11)을 구성하는 SiC가 전부 승화하여 SiC 기판(20)의 표면 상으로 이동한다. 이에 따라 공정(S31)이 완료한다. 그 후 실시형태 1의 경우와 같이 공정(S50) 및 (S60)이 실시됨으로써 도 1에 도시하는 탄화규소 기판(1)이 완성된다. 또한 실시형태 1의 경우와 같이 공정(S70)을 실시함으로써 도 4에 도시하는 에피택셜 성장층(30)을 구비한 탄화규소 기판(2)을 제조할 수 있다.
또 상기 실시형태 3에 있어서는, 베이스층(10)의 원료로서 원료 기판(11)이 채용되는 경우에 관해서 설명했지만, 원료 기판(11) 대신에 탄화규소를 포함하는 원료 분말을 준비하여, 해당 원료 분말을 승화시킴으로써 베이스층(10)을 형성하더라도 좋다.
(실시형태 4)
다음에 본 발명의 또 다른 실시형태인 실시형태 4에 관해서 설명한다. 도 12 및 도 1을 참조하여 실시형태 4에서의 탄화규소 기판(1)은 기본적으로는 실시형태 1에 있어서의 탄화규소 기판(1)과 같은 구성을 가지고 동일한 효과를 발휘한다. 그러나, 실시형태 4에 있어서의 탄화규소 기판(1)은 베이스층(10)과 SiC층(20) 사이에 중간층으로서의 비정질 SiC층이 형성되어 있는 점에서 실시형태 1의 경우와는 다르다.
즉 도 12를 참조하여 실시형태 4에 있어서의 탄화규소 기판(1)에서는 베이스층(10)과 SiC층(20) 사이에 적어도 그 일부가 비정질 SiC를 포함하는 중간층으로서의 비정질 SiC층(40)이 형성되어 있다. 그리고, 베이스층(10)과 SiC층(20)은 이 비정질 SiC층(40)에 의해 접속되어 있다. 이 비정질 SiC층(40)의 존재로 인해 베이스층(10)과 SiC층(20)을 적층한 탄화규소 기판(1)을 용이하게 제작할 수 있다.
다음에 실시형태 4에 있어서의 탄화규소 기판(1)의 제조 방법에 관해서 설명한다. 도 13을 참조하여 실시형태 4에 있어서의 탄화규소 기판(1)의 제조 방법에서는, 우선 공정(S10)으로서 기판 준비 공정이 실시형태 1의 경우와 같이 실시되어 베이스 기판(10)과 복수의 SiC 기판(20)이 준비된다.
다음에 공정(S22)으로서 Si층 형성 공정이 실시된다. 이 공정(S22)에서는 도 14를 참조하여 공정(S10)에서 준비된 베이스 기판(10)의 한 쪽 주면(10A) 상에 예를 들면 두께 100nm 정도의 Si층(41)이 형성된다. 이 Si층(41)의 형성은 예를 들면 스퍼터링법에 의해 실시할 수 있다.
다음에 공정(S30)으로서 적층 공정이 실시된다. 이 공정(S30)에서는 공정(S22)에서 형성된 Si층(41) 상에, 공정(S10)에서 준비된 복수의 SiC 기판(20)이 실시형태 1의 경우와 같이 매트릭스형으로 빈틈없이 깔아져 적재된다. 이에 따라, 베이스 기판(10) 상에 Si층(41)을 사이에 두고 SiC 기판(20)이 적층된 적층 기판을 얻을 수 있다.
다음에 공정(S41)으로서 가열 공정이 실시된다. 이 공정(S41)에서는 공정(S30)에서 제작된 적층 기판이, 예를 들면 압력 1×103Pa의 수소 가스와 프로판 가스의 혼합 가스 분위기 속에서, 1500℃ 정도로 가열되어 3시간 정도 유지된다. 이에 따라, 상기 Si층(41)에, 주로 베이스 기판(10) 및 SiC 기판(20)으로부터의 확산에 의해서 탄소가 공급되어 도 12에 도시한 바와 같이 비정질 SiC층(40)이 형성된다. 그 후, 실시형태 1의 경우와 같이 공정(S50) 및 (S60)을 실시함으로써 실시형태 4에 있어서의 탄화규소 기판(1)을 용이하게 제조할 수 있다. 또한, 실시형태 1의 경우와 같이 공정(S70)을 실시함으로써 에피택셜 성장층을 구비한 탄화규소 기판을 제작하더라도 좋다.
(실시형태 5)
다음에 본 발명의 또 다른 실시형태인 실시형태 5에 관해서 설명한다. 도 15를 참조하여 실시형태 5에 있어서의 탄화규소 기판(1)은 기본적으로는 실시형태 1에 있어서의 탄화규소 기판(1)과 같은 구성을 가지고 동일한 효과를 발휘한다. 그러나, 실시형태 5에 있어서의 탄화규소 기판(1)은 베이스층(10)과 SiC층(20) 사이에 중간층(70)이 형성되어 있는 점에서 실시형태 1의 경우와는 다르다.
보다 구체적으로, 중간층(70)은 탄소를 포함함으로써 도전체로 되어 있다. 여기서, 이 중간층(70)은 예를 들면 흑연 입자와 난흑연화 탄소를 포함하는 것을 채용할 수 있다. 또한 중간층(70)은 흑연입자 및 난흑연화 탄소를 포함하는 탄소의 복합 구조를 갖는 것이 바람직하다.
즉, 실시형태 5에 있어서의 탄화규소 기판(1)에 있어서는 베이스층(10)과 SiC층(20) 사이에 탄소를 포함함으로써 도전체로 되어 있는 중간층(70)이 배치되어 있다. 그리고, 베이스층(10)과 SiC층(20)은 이 중간층(70)에 의해 접속되어 있다. 이 중간층(70)의 존재로 인해, 베이스층(10)과 SiC층(20)을 적층한 탄화규소 기판(1)을 용이하게 제작할 수 있다.
다음에 실시형태 5에 있어서의 탄화규소 기판(1)의 제조 방법에 관해서 설명한다. 도 16을 참조하여 실시형태 5에 있어서의 탄화규소 기판(1)의 제조 방법에서는, 우선 공정(S10) 및 (S20)이 실시형태 1의 경우와 같이 실시된다.
다음에 공정(S23)으로서 접착제 도포 공정이 실시된다. 이 공정(S23)에서는 도 17을 참조하여 예를 들면 베이스 기판(10)의 주면 상에 카본 접착제가 도포됨으로써 전구체층(71)이 형성된다. 카본 접착제로서 예를 들면 수지와, 흑연 미립자와 용제를 포함하는 것을 채용할 수 있다. 여기서 수지로서는 가열됨으로써 난흑연화 탄소가 되는 수지, 예를 들면 페놀 수지 등을 채용할 수 있다. 또한 용제로서는, 예를 들면 페놀, 포름알데히드, 에탄올 등을 채용할 수 있다. 또한 카본 접착제의 도포량은 10mg/cm2이상 40mg/cm2이하로 하는 것이 바람직하고, 20mg/cm2이상 30mg/cm2이하로 하는 것이 보다 바람직하다. 또한, 도포되는 카본 접착제의 두께는 100㎛ 이하로 하는 것이 바람직하고, 50㎛ 이하로 하는 것이 보다 바람직하다.
다음에 공정(S30)으로서, 적층 공정이 실시된다. 이 공정(S30)에서는 도 17을 참조하여 베이스 기판(10)의 주면(10A) 상에 접촉하여 형성된 전구체층(71) 상에 접촉하도록 복수의 SiC 기판(20)이 매트릭스형으로 빈틈없이 깔려져 적재되어, 적층 기판이 제작된다.
다음에 공정(S42)으로서 프리 베이킹 공정이 실시된다. 이 공정(S42)에서는 상기 적층 기판이 가열됨으로써 전구체층(71)을 구성하는 카본 접착제로부터 용제 성분이 제거된다. 구체적으로는 예를 들면 상기 적층 기판에 대하여 두께 방향으로 하중을 부여하면서, 적층 기판을 용제 성분의 비점을 넘는 온도 영역까지 서서히 가열한다. 이 가열은 클램프 등을 이용하여 베이스 기판(10)과 SiC 기판(20)이 압착되면서 실시되는 것이 바람직하다. 또한, 될 수 있는 한 시간을 들여 프리 베이킹(가열)이 실시됨으로써 접착제로부터의 탈 가스가 진행되어 접착의 강도를 향상시킬 수 있다.
다음에 공정(S43)으로서 소성 공정이 실시된다. 이 공정(S43)에서는 공정(S42)에서 가열되어 전구체층(71)이 프리 베이킹된 적층 기판이 고온, 바람직하게는 900℃ 이상 1100℃ 이하, 예를 들면 1000℃로 가열되고, 바람직하게는 10분 이상 10시간 이하, 예를 들면 1시간 유지됨으로써 전구체층(71)이 소성된다. 소성시의 분위기로서는 아르곤 등의 불활성 가스 분위기가 채용되고, 분위기의 압력은 예를 들면 대기압으로 할 수 있다. 이에 따라 전구체층(71)이 도전체인 탄소를 포함하는 중간층(70)이 된다. 그 후 공정(S50) 및 (S60)이 실시형태 1의 경우와 마찬가지로 실시된다. 그 결과 베이스 기판(베이스층)(10)과 SiC 기판(SiC층)(20)이 중간층(70)에 의해 접합된 실시형태 5에 있어서의 탄화규소 기판(1)을 얻을 수 있다. 또한, 실시형태 1의 경우와 같이 공정(S70)을 실시함으로써, 에피택셜 성장층을 구비한 탄화 규소 기판을 제작하더라도 좋다.
또 상기 실시형태 4 및 5에 있어서는 중간층으로서 비정질 SiC를 포함하는 것이나 탄소를 포함하는 것을 예시했지만 중간층은 이에 한정되지 않고, 예를 들면 이들 대신에 금속을 포함하는 중간층을 채용할 수도 있다. 이 경우 해당 금속으로서는 실리사이드를 형성함으로써 탄화규소와 옴 접촉 가능한 금속, 예를 들면 니켈 등이 채용되는 것이 바람직하다.
(실시형태 6)
다음에 본 발명의 또 다른 실시형태인 실시형태 6에 관해서 설명한다. 도 18 및 도 1을 참조하여 실시형태 6에 있어서의 탄화규소 기판(1)은 기본적으로는 실시형태 1에 있어서의 탄화규소 기판(1)과 같은 구성을 가지고 동일한 효과를 발휘한다. 그러나 실시형태 6에 있어서의 탄화규소 기판(1)은 베이스층(10)을 갖지 않는 점에서, 실시형태 1의 경우와는 다르다. 즉, 실시형태 6에 있어서의 탄화규소 기판(1)은 인접한 SiC층(20)끼리가 접속되어 있음으로써, 자립 기판으로서 취급하는 것이 가능한 탄화규소 기판으로 되어 있다.
다음에 실시형태 6에 있어서의 탄화규소 기판(1)의 제조 방법에 관해서 설명한다. 도 19를 참조하여 실시형태 6에 있어서의 탄화규소 기판(1)의 제조 방법에서는, 우선 공정(S10) 및 (S20)이 실시형태 1의 경우와 같이 실시된다.
다음에 공정(S24)으로서 프로톤 조사 공정이 실시된다. 이 공정(S24)에서는 도 20을 참조하여 SiC 기판(20)에 대하여 프로톤 조사를 실시함으로써, SiC 기판(20)에서 베이스층(10)이 형성되는 측의 주면에 따른 영역에 수소 이온이 주입된 박리 용이화 영역(91)이 형성된다. 구체적으로는 예를 들면 3.5×1016ions/cm2 이상 1.0×1017ions/cm2 이하의 조사량 범위에서 SiC 기판(20)에 대하여 수소 이온이 주입된다.
다음에 공정(S30)?(S60)이 실시형태 1의 경우와 같이 실시된다. 이에 따라, 도 21에 도시한 바와 같이 실시형태 1의 탄화규소 기판(1)과 같은 구조를 가지고, SiC 기판(20)에서 베이스층(10)이 형성된 측의 주면에 따른 영역에 박리 용이화 영역(91)이 형성된 탄화규소 기판을 얻을 수 있다.
다음에 공정(S61)으로서 박리 공정이 실시된다. 이 공정(S61)에서는 도 22에 도시한 바와 같이 박리 용이화 영역(91)에서 SiC 기판(20)을 베이스층(10)으로부터 박리시킨다. 구체적으로는 공정(S60)까지가 실시되어 얻어진 상기 탄화규소 기판에 대하여, 예를 들면 열처리가 실시되고 또는 기계적인 충격이 주어져서 SiC 기판(20)이 베이스층(10)으로부터 박리된다. 그 결과, 베이스층(10)을 갖지 않는 실시형태 6에 있어서의 탄화규소 기판(1)을 얻을 수 있다. 또한, 실시형태 1의 경우와 같이 공정(S70)을 실시함으로써 에피택셜 성장층을 구비한 탄화규소 기판을 제작하더라도 좋다.
(실시형태 7)
다음에 상기 본 발명의 탄화규소 기판을 이용하여 제작되는 반도체 장치의 일례를 실시형태 7로서 설명한다. 도 23을 참조하여 본 발명에 의한 반도체 장치(101)는 세로형 DiMOSFET(Double Implanted MOSFET)으로서 기판(102), 버퍼층(121), 내압 유지층(122), p영역(123), n+영역(124), p+영역(125), 산화막(126), 소스 전극(111) 및 상부 소스 전극(127), 게이트 전극(110) 및 기판(102)의 이면측에 형성된 드레인 전극(112)을 갖춘다. 구체적으로는, 도전형이 n형인 탄화규소를 포함하는 기판(102)의 표면상에 탄화규소를 포함하는 버퍼층(121)이 형성되어 있다. 기판(102)으로서는 상기 실시형태 1?6에서 설명한 탄화규소 기판(1)을 포함하는 본 발명의 탄화규소 기판이 채용된다. 그리고, 상기 실시형태 1?6의 탄화규소 기판(1)이 채용되는 경우, 버퍼층(121)은 탄화규소 기판(1)의 SiC층(20) 상에 형성된다. 버퍼층(121)은 도전형이 n형이며, 그 두께는 예를 들면 0.5㎛이다. 또한, 버퍼층(121)에 있어서의 n형 도전성 불순물의 농도는 예를 들면 5×1017cm-3으로 할 수 있다. 이 버퍼층(121) 상에는 내압 유지층(122)이 형성되어 있다. 이 내압 유지층(122)은 도전형이 n형인 탄화규소를 포함하고, 예를 들면 그 두께는 10㎛ 이다. 또한, 내압 유지층(122)에서의 n형 도전성 불순물의 농도로서는, 예를 들면 5×1015cm-3이라는 값을 이용할 수 있다.
이 내압 유지층(122)의 표면에는, 도전형이 p형인 p영역(123)이 서로 간격을 이격하여 형성되어 있다. p영역(123)의 내부에서는 p영역(123)의 표면층에 n+영역(124)이 형성되어 있다. 또한, 이 n+영역(124)에 인접한 위치에는, p+영역(125)이 형성되어 있다. 한 쪽 p영역(123)에서의 n+영역(124) 상에서, p영역(123), 2개의 p영역(123) 사이에서 노출하는 내압 유지층(122), 다른 쪽 p영역(123) 및 그 다른 쪽 p영역(123)에서의 n+영역(124) 상으로까지 연장하도록 산화막(126)이 형성되어 있다. 산화막(126) 상에는 게이트 전극(110)이 형성되어 있다. 또한, n+영역(124) 및 p+영역(125) 상에는 소스 전극(111)이 형성되어 있다. 이 소스 전극(111) 상에는 상부 소스 전극(127)이 형성되어 있다. 그리고, 기판(102)에서 버퍼층(121)이 형성된 측의 표면과는 반대측 면인 이면에 드레인 전극(112)이 형성되어 있다.
본 실시형태에서의 반도체 장치(101)에 있어서는, 기판(102)으로서 상기 실시형태 1?6에서 설명한 탄화규소 기판(1) 등의 본 발명의 탄화규소 기판이 채용된다. 여기서 전술된 바와 같이 본 발명의 탄화규소 기판은 결정성이 우수한 대구경의 탄화규소 기판으로 되어 있다. 그 때문에 반도체 장치(101)는 기판(102)상에 에피택셜층으로서 형성되는 버퍼층(121) 및 내압 유지층(122)에서 결정성이 우수하고, 제조 비용이 절감된 반도체 장치로 되어 있다.
다음에 도 24?도 28을 참조하여 도 23에 도시한 반도체 장치(101)의 제조 방법을 설명한다. 도 24를 참조하여 우선 기판 준비 공정(S110)을 실시한다. 여기서는 예를 들면 (03-38)면이 주면이 된 탄화규소를 포함하는 기판(102)(도 25 참조)을 준비한다. 이 기판(102)으로서는 상기 실시형태 1?6에서 설명한 제조 방법에 의해 제조된 탄화규소 기판(1)을 포함하는 상기 본 발명의 탄화규소 기판이 준비된다.
또한 이 기판(102)(도 25 참조)으로서는 예를 들면 도전형이 n형이며, 기판 저항이 0.02Ωcm 인 기판을 이용하더라도 좋다.
다음에 도 24에 도시한 바와 같이 에피택셜층 형성 공정(S120)을 실시한다. 구체적으로는 기판(102)의 표면상에 버퍼층(121)을 형성한다. 이 버퍼층(121)은 기판(102)으로서 채용되는 탄화규소 기판(1)의 SiC층(20) 상(도 1, 도 7, 도 12, 도 15, 도 18 참조)에 형성된다. 버퍼층(121)으로서는 도전형이 n형인 탄화규소를 포함하고, 예를 들면 그 두께가 0.5㎛인 에피택셜층을 형성한다. 버퍼층(121)에 있어서의 도전형 불순물의 농도는 예를 들면 5×1017cm-3이라는 값을 이용할 수 있다. 그리고, 이 버퍼층(121) 상에 도 25에 도시한 바와 같이 내압 유지층(122)을 형성한다. 이 내압 유지층(122)으로서는 도전형이 n형인 탄화규소를 포함하는 층을 에피택셜 성장법에 의해서 형성한다. 이 내압 유지층(122)의 두께로서는 예를 들면 10㎛이라는 값을 이용할 수 있다. 또한, 이 내압 유지층(122)에 있어서의 n형 도전성 불순물의 농도로서는 예를 들면 5×1015cm-3이라는 값을 이용할 수 있다.
다음에 도 24에 도시한 바와 같이 주입 공정(S130)을 실시한다. 구체적으로는 포토리소그래피 및 에칭을 이용하여 형성한 산화막을 마스크로서 이용하고 도전형이 p형인 불순물을 내압 유지층(122)에 주입함으로써, 도 26에 도시한 바와 같이 p 영역(123)을 형성한다. 또한 이용한 산화막을 제거한 뒤, 재차 새로운 패턴을 갖는 산화막을 포토리소그래피 및 에칭을 이용하여 형성한다. 그리고, 해당 산화막을 마스크로서 n형 도전성 불순물을 정해진 영역에 주입함으로써 n+영역(124)을 형성한다. 또한 같은 수법에 의해 도전형이 p형 도전성 불순물을 주입함으로써, p+영역(125)을 형성한다. 그 결과, 도 26에 도시한 바와 같은 구조를 얻는다.
이러한 주입 공정후, 활성화 어닐링 처리를 행한다. 이 활성화 어닐링 처리로서는 예를 들면 아르곤 가스를 분위기 가스로서 이용하여 가열 온도 1700℃, 가열 시간 30분으로 하는 조건을 이용할 수 있다.
다음에 도 24에 도시한 바와 같이 게이트 절연막 형성 공정(S140)을 실시한다. 구체적으로는 도 27에 도시한 바와 같이 내압 유지층(122), p영역(123), n+영역(124), p+영역(125) 상을 덮도록 산화막(126)을 형성한다. 이 산화막(126)을 형성하기 위한 조건으로서는, 예를 들면 드라이 산화(열 산화)를 행하더라도 좋다. 이 드라이 산화의 조건으로서는 가열 온도를 1200℃, 가열 시간을 30분으로 하는 조건을 이용할 수 있다.
그 후 도 24에 도시한 바와 같이 질소 어닐링 공정(S150)을 실시한다. 구체적으로는 분위기 가스를 일산화질소(NO)로 하여 어닐링 처리를 행한다. 어닐링 처리의 온도 조건으로서는, 예를 들면 가열 온도를 1100℃, 가열 시간을 120분으로 한다. 그 결과 산화막(126)과 하층의 내압 유지층(122), p영역(123), n+영역(124), p+영역(125) 사이의 계면 근방에 질소 원자가 도입된다. 또한, 이 일산화질소를 분위기 가스로서 이용한 어닐링 공정후, 추가로 불활성 가스인 아르곤(Ar) 가스를 이용한 어닐링을 행하더라도 좋다. 구체적으로는 아르곤 가스를 분위기 가스로서 이용하여 가열 온도를 1100℃, 가열 시간을 60분으로 하는 조건을 이용하더라도 좋다.
다음에 도 24에 도시한 바와 같이 전극 형성 공정(S160)을 실시한다. 구체적으로는 산화막(126) 상에 포토리소그래피법을 이용하여 패턴을 갖는 레지스트막을 형성한다. 해당 레지스트막을 마스크로서 이용하여, n+영역(124) 및 p+영역(125) 상에 위치하는 산화막의 부분을 에칭에 의해 제거한다. 이 후, 레지스트막 상 및 해당 산화막(126)에 있어서 형성된 개구부 내부에서 n+영역(124) 및 p+영역(125)과 접촉하도록 금속 등의 도전체막을 형성한다. 그 후 레지스트막을 제거함으로써, 해당 레지스트막 상에 위치해 있던 도전체막을 제거(리프트 오프)한다. 여기서, 도전체로서는 예를 들면 니켈(Ni)을 이용할 수 있다. 그 결과 도 28에 도시한 바와 같이 소스 전극(111) 및 드레인 전극(112)을 얻을 수 있다. 또, 여기서 얼로이화를 위한 열처리를 행하는 것이 바람직하다. 구체적으로는, 예를 들면 분위기 가스로서 불활성 가스인 아르곤(Ar) 가스를 이용하여 가열 온도를 950℃, 가열 시간을 2분으로 하는 열처리(얼로이화 처리)를 행한다.
그 후 소스 전극(111) 상에 상부 소스 전극(127)(도 23 참조)을 형성한다. 또한 기판(102)의 이면 상에 드레인 전극(112)(도 23 참조)을 형성한다. 또한, 산화막(126) 상에 게이트 전극(110)(도 23 참조)을 형성한다. 이와 같이 하여 도 23에 도시하는 반도체 장치(101)를 얻을 수 있다. 즉, 반도체 장치(101)는 탄화규소 기판(1)의 SiC층(20) 상에 에피택셜층 및 전극을 형성함으로써 제작된다.
또 상기 실시형태 7에 있어서는 본 발명의 탄화규소 기판을 이용하여 제작 가능한 반도체 장치의 일례로서 세로형 MOSFET에 관해서 설명했지만, 제작 가능한 반도체 장치는 이에 한정되지 않는다. 예를 들면 JFET(Junction Field Effect Transistor;접합형 전계 효과 트랜지스터), IGBT(Insulated Gate Bipolar Transistor;절연 게이트 바이폴라 트랜지스터), 쇼트키 장벽 다이오드 등 여러 가지 반도체 장치가 본 발명의 탄화규소 기판을 이용하여 제작 가능하다. 또한, 상기 실시형태 7에 있어서는 (03-38)면을 주면으로 하는 탄화규소 기판 상에 활성층으로서 기능하는 에피택셜층을 형성하여 반도체 장치가 제작되는 경우에 관해서 설명했지만, 상기 주면으로서 채용 가능한 결정면은 이것으로 한정되지 않고, (0001)면을 포함해서 용도에 따른 임의의 결정면을 상기 주면으로서 채용할 수 있다.
상기 실시형태 7에 있어서 설명한 바와 같이, 본 발명의 탄화규소 기판을 이용하여 반도체 장치를 제작할 수 있다. 즉, 본 발명의 반도체 장치는 상기 본 발명의 탄화규소 기판 상에 활성층으로서의 에피택셜층이 형성되어 있다. 보다 구체적으로는 본 발명의 반도체 장치는, 상기 본 발명의 탄화규소 기판과, 그 탄화규소 기판 상에 형성된 에피택셜 성장층과, 그 에피택셜층 상에 형성된 전극을 구비하고 있다. 즉 본 발명의 반도체 장치는 단결정 탄화규소를 포함하여, 평면적으로 보아 나란히 배치된 복수의 SiC층과, 해당 복수의 SiC층끼리의 간극을 충전하는 충전부와, SiC층 상에 형성된 에피택셜 성장층과, 그 에피택셜층 상에 형성된 전극을 구비하고 있다.
이번에 개시된 실시형태는 모든 점에서 예시이며, 제한적인 것이 아니라고 생각해야 한다. 본 발명의 범위는 전술한 설명이 아니고 청구범위에 의해서 나타내고, 청구범위와 균등의 의미 및 범위내에서의 모든 변경이 포함되는 것이 의도된다.
본 발명의 탄화규소 기판의 제조 방법 및 탄화규소 기판은 높은 결정성과 대구경화의 양립이 요구되는 탄화규소 기판의 제조 방법 및 탄화규소 기판에 특히 유리하게 적용될 수 있다.
1, 2 : 탄화규소 기판 10 : 베이스층(베이스 기판)
10A : 주면 11 : 원료 기판
20 : SiC층(SiC 기판) 20A : 주면
20B : 단부면 30 : 에피택셜 성장층
40 : 비정질 SiC층 41 : Si층
60 : 충전부 70 : 중간층
71 : 전구체층 81 : 제1 히터
82 : 제2 히터 91 : 박리 용이화 영역
101 : 반도체 장치 102 : 기판
110 : 게이트 전극 111 : 소스 전극
112 : 드레인 전극 121 : 버퍼층
122 : 내압 유지층 123 : p영역
124 : n+영역 125 : p+영역
126 : 산화막 127 : 상부 소스 전극

Claims (21)

  1. 단결정 탄화규소를 포함하는 복수의 SiC 기판(20)을 준비하는 공정과,
    상기 복수의 SiC 기판(20)을 평면적으로 보아 복수개 나란히 배치한 상태로 상기 복수의 SiC 기판(20)을 유지하는 탄화규소를 포함하는 베이스층(10)을 형성하는 공정과,
    상기 복수의 SiC 기판(20)끼리의 간극을 충전하는 충전부(60)를 형성하는 공정을 포함하는 탄화규소 기판(1)의 제조 방법.
  2. 제1항에 있어서, 상기 충전부(60)를 형성하는 공정보다 이후에, 상기 복수의 SiC 기판(20)의 상기 베이스층(10)과는 반대측의 주면(20A)을 평탄화하는 공정을 더 포함하는 탄화규소 기판(1)의 제조 방법.
  3. 제1항에 있어서, 상기 복수의 SiC 기판(20)의 상기 베이스층(10)과는 반대측의 주면(20A) 상에 단결정 탄화규소를 포함하는 에피택셜 성장층(30)을 형성하는 공정을 더 포함하는 탄화규소 기판(1)의 제조 방법.
  4. 제1항에 있어서, 상기 복수의 SiC 기판(20)을 준비하는 공정에서는, 단부면(20B)이 벽개면인 복수의 SiC 기판(20)이 준비되는 것인 탄화규소 기판(1)의 제조 방법.
  5. 제1항에 있어서, 상기 복수의 SiC 기판(20)을 준비하는 공정에서는, 단부면(20B)이 {0001}면인 복수의 SiC 기판(20)이 준비되는 것인 탄화규소 기판(1)의 제조 방법.
  6. 제1항에 있어서, 상기 베이스층(10)을 형성하는 공정에서, 상기 SiC 기판(20)의 상기 베이스층(10)과는 반대측의 주면(20A)은, {0001}면에 대한 오프각이 50° 이상 65° 이하로 되어 있는 것인 탄화규소 기판(1)의 제조 방법.
  7. 제6항에 있어서, 상기 베이스층(10)을 형성하는 공정에서, 상기 SiC 기판(20)의 상기 베이스층(10)과는 반대측의 주면(20A)의 오프 방위와 <1-100> 방향이 이루는 각은, 5° 이하로 되어 있는 것인 탄화규소 기판(1)의 제조 방법.
  8. 제7항에 있어서, 상기 베이스층(10)을 형성하는 공정에서, 상기 SiC 기판(20)의 상기 베이스층(10)과는 반대측의 주면(20A)의 <1-100> 방향에서의 {03-38}면에 대한 오프각은, -3° 이상 5° 이하인 것인 탄화규소 기판(1)의 제조 방법.
  9. 제1항에 있어서, 상기 충전부(60)를 형성하는 공정에서는, 불순물 농도가 5×1018cm-3 보다 큰 상기 충전부(60)가 형성되는 것인 탄화규소 기판(1)의 제조 방법.
  10. 제1항에 있어서, 상기 베이스층(10)을 형성하는 공정보다 이전에, 상기 SiC 기판(20)에 대하여 프로톤 조사를 실시함으로써, 상기 SiC 기판(20)에서 베이스층(10)이 형성되는 측의 주면에 따른 영역에 수소 이온이 주입된 박리 용이화 영역(91)을 형성하는 공정과,
    상기 충전부(60)를 형성하는 공정보다 이후에, 상기 박리 용이화 영역(91)에 있어서 상기 SiC 기판(20)을 상기 베이스층(10)으로부터 박리시키는 공정을 더 포함하는 탄화규소 기판(1)의 제조 방법.
  11. 제1항에 있어서, 상기 베이스층(10)을 형성하는 공정은, 상기 베이스층(10)을 형성하는 공정보다 이전에, 상기 베이스층(10)이 형성되는 측의 상기 SiC 기판(20)의 주면을 연마하지 않고 실시되는 것인 탄화규소 기판(1)의 제조 방법.
  12. 단결정 탄화규소를 포함하고 평면적으로 보아 나란히 배치된 복수의 SiC층(20)과,
    상기 복수의 SiC층(20)끼리의 간극을 충전하는 충전부(60)를 구비하는 탄화규소 기판(1).
  13. 제12항에 있어서, 상기 충전부(60)의 불순물 농도는 5×1018cm-3 보다 큰 것인 탄화규소 기판(1).
  14. 제12항에 있어서, 탄화규소를 포함하며, 평면적으로 보아 나란히 배치된 상기 복수의 SiC층(20)을 유지하는 베이스층(10)을 더 구비하는 탄화규소 기판(1).
  15. 제14항에 있어서, 상기 SiC층(20)의, 상기 베이스층(10)과는 반대측의 주면(20A)은 연마되어 있는 것인 탄화규소 기판(1).
  16. 제12항에 있어서, 단결정 탄화규소를 포함하며, 상기 복수의 SiC층(20)의 주면(20A) 상에 형성된 에피택셜 성장층(30)을 더 구비하는 탄화규소 기판(1).
  17. 제12항에 있어서, 상기 복수의 SiC층(20)의 단부면(20B)은 벽개면인 것인 탄화규소 기판(1).
  18. 제12항에 있어서, 상기 복수의 SiC층(20)의 단부면(20B)은 {0001}면인 것인 탄화규소 기판(1).
  19. 제12항에 있어서, 상기 SiC층(20)의 주면(20A)은 {0001}면에 대한 오프각이 50° 이상 65° 이하로 되어 있는 것인 탄화규소 기판(1).
  20. 제19항에 있어서, 상기 SiC층(20)의 주면(20A)의 오프 방위와 <1-100> 방향이 이루는 각은 5° 이하로 되어 있는 것인 탄화규소 기판(1).
  21. 제20항에 있어서, 상기 SiC층(20)의 주면(20A)의, <1-100> 방향에서의 {03-38}면에 대한 오프각은, -3° 이상 5° 이하인 것인 탄화규소 기판(1).
KR1020117030499A 2009-10-30 2010-09-27 탄화규소 기판의 제조 방법 및 탄화규소 기판 KR20120023817A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-250483 2009-10-30
JP2009250483 2009-10-30

Publications (1)

Publication Number Publication Date
KR20120023817A true KR20120023817A (ko) 2012-03-13

Family

ID=43921749

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117030499A KR20120023817A (ko) 2009-10-30 2010-09-27 탄화규소 기판의 제조 방법 및 탄화규소 기판

Country Status (8)

Country Link
US (1) US20120068195A1 (ko)
EP (1) EP2495750A1 (ko)
JP (1) JPWO2011052321A1 (ko)
KR (1) KR20120023817A (ko)
CN (1) CN102473594A (ko)
CA (1) CA2764900A1 (ko)
TW (1) TW201131755A (ko)
WO (1) WO2011052321A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2759074A1 (en) * 2010-02-05 2011-08-11 Taro Nishiguchi Method for manufacturing silicon carbide substrate
JP2011246315A (ja) * 2010-05-28 2011-12-08 Sumitomo Electric Ind Ltd 炭化珪素基板およびその製造方法
JP2012201543A (ja) * 2011-03-25 2012-10-22 Sumitomo Electric Ind Ltd 炭化珪素基板
JP2013018693A (ja) * 2011-06-16 2013-01-31 Sumitomo Electric Ind Ltd 炭化珪素基板およびその製造方法
WO2013073216A1 (ja) * 2011-11-14 2013-05-23 住友電気工業株式会社 炭化珪素基板、半導体装置およびこれらの製造方法
JP6119100B2 (ja) * 2012-02-01 2017-04-26 住友電気工業株式会社 炭化珪素半導体装置
JP6106419B2 (ja) * 2012-12-12 2017-03-29 昭和電工株式会社 ＳｉＣ基板の製造方法
US10283595B2 (en) * 2015-04-10 2019-05-07 Panasonic Corporation Silicon carbide semiconductor substrate used to form semiconductor epitaxial layer thereon
CN105525351A (zh) * 2015-12-24 2016-04-27 中国科学院上海硅酸盐研究所 一种高效SiC晶体扩径方法
TWI660076B (zh) * 2017-10-06 2019-05-21 環球晶圓股份有限公司 碳化矽晶體及其製造方法
WO2021223557A1 (zh) * 2020-05-06 2021-11-11 眉山博雅新材料有限公司 一种晶体制备装置及生长方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3599896B2 (ja) * 1995-05-19 2004-12-08 三洋電機株式会社 半導体レーザ素子および半導体レーザ素子の製造方法
JPH1187200A (ja) * 1997-09-05 1999-03-30 Toshiba Corp 半導体基板及び半導体装置の製造方法
JP4061700B2 (ja) * 1998-03-19 2008-03-19 株式会社デンソー 単結晶の製造方法
JPH11354462A (ja) * 1998-06-11 1999-12-24 Nissin Electric Co Ltd パルスバイアス酸素負イオン注入方法及び注入装置
JP2000277405A (ja) * 1999-03-29 2000-10-06 Meidensha Corp 半導体素子の製造方法
DE60033829T2 (de) * 1999-09-07 2007-10-11 Sixon Inc. SiC-HALBLEITERSCHEIBE, SiC-HALBLEITERBAUELEMENT SOWIE HERSTELLUNGSVERFAHREN FÜR EINE SiC-HALBLEITERSCHEIBE
JP3487254B2 (ja) * 2000-03-10 2004-01-13 日新電機株式会社 単結晶ＳｉＣ及びその製造方法
US7294324B2 (en) 2004-09-21 2007-11-13 Cree, Inc. Low basal plane dislocation bulk grown SiC wafers
US7314521B2 (en) 2004-10-04 2008-01-01 Cree, Inc. Low micropipe 100 mm silicon carbide wafer
US7314520B2 (en) 2004-10-04 2008-01-01 Cree, Inc. Low 1c screw dislocation 3 inch silicon carbide wafer
JP2007329418A (ja) * 2006-06-09 2007-12-20 Rohm Co Ltd 窒化物半導体発光素子
KR100766917B1 (ko) * 2006-07-19 2007-10-17 한국전기연구원 저결함 단결정 성장 방법 및 그 장치
FR2917232B1 (fr) * 2007-06-06 2009-10-09 Soitec Silicon On Insulator Procede de fabrication d'une structure pour epitaxie sans zone d'exclusion.
JP2009081352A (ja) * 2007-09-27 2009-04-16 Seiko Epson Corp 半導体基板の製造方法及び半導体基板
JP2009117533A (ja) * 2007-11-05 2009-05-28 Shin Etsu Chem Co Ltd 炭化珪素基板の製造方法

Also Published As

Publication number Publication date
US20120068195A1 (en) 2012-03-22
TW201131755A (en) 2011-09-16
CN102473594A (zh) 2012-05-23
CA2764900A1 (en) 2011-05-05
JPWO2011052321A1 (ja) 2013-03-14
WO2011052321A1 (ja) 2011-05-05
EP2495750A1 (en) 2012-09-05

Similar Documents

Publication Publication Date Title
KR20120023817A (ko) 탄화규소 기판의 제조 방법 및 탄화규소 기판
KR20120011059A (ko) 절연 게이트형 바이폴러 트랜지스터
KR20120022964A (ko) 탄화규소 기판의 제조 방법 및 탄화규소 기판
KR20120022952A (ko) 탄화규소 기판의 제조 방법 및 탄화규소 기판
US20110284871A1 (en) Silicon carbide substrate, semiconductor device, and method for manufacturing silicon carbide substrate
US20120112209A1 (en) Silicon carbide substrate fabrication method, semiconductor device fabrication method, silicon carbide substrate, and semiconductor device
WO2010131571A1 (ja) 半導体装置
WO2011077797A1 (ja) 炭化珪素基板
US20110306181A1 (en) Method of manufacturing silicon carbide substrate
KR20120038508A (ko) 탄화 규소 기판의 제조 방법, 반도체 장치의 제조 방법, 탄화 규소 기판, 및 반도체 장치
JP2011243618A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011243640A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011243771A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application