DE60033829T2

DE60033829T2 - SiC-HALBLEITERSCHEIBE, SiC-HALBLEITERBAUELEMENT SOWIE HERSTELLUNGSVERFAHREN FÜR EINE SiC-HALBLEITERSCHEIBE

Info

Publication number: DE60033829T2
Application number: DE60033829T
Authority: DE
Inventors: Hiromu Suita-shi SHIOMI; Tsunenobu Fushimi-ku Kyoto-shi KIMOTO; Hiroyuki Yawata-shi MATSUNAMI
Original assignee: Mitsubishi Corp; Kansai Electric Power Co Inc; Sixon Inc; Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 1999-09-07
Filing date: 2000-09-06
Publication date: 2007-10-11
Anticipated expiration: 2020-09-07
Also published as: TW565630B; EP1215730A1; JP3854508B2; DE60033829D1; EP1215730B1; EP1215730B9; WO2001018872A1; EP1215730A4; US6734461B1

Description

TECHNISCHES GEBIET
Die Erfindung betrifft einen SiC-Wafer, der für elektronische Halbleiterteile geeignet ist, eine SiC-Halbleitervorrichtung, ausgestattet mit diesem SiC-Wafer, und ein Verfahren zur Herstellung eines SiC-Wafers.
STAND DER TECHNIK
In den letzten Jahren wurde sehr viel Forschung hinsichtlich Verbundhalbleiter aus leichten Elementen wie Siliciumcarbid (SiC) und Galliumnitrid (GaN) beobachtet. Weil sie aus leichten Elementen hergestellt sind, besitzen solche Verbundhalbleiter hohe Bindungsenergie, und als Folge davon sind sie gekennzeichnet durch eine große Energiebreite des verbotenen Bandes (Bandlücke), ein dielektrisches Durchschlagfeld und thermische Leitfähigkeit. Wegen dieser breiten Bandlücke erregen diese Verbundhalbleiter die Aufmerksamkeit als Materialien für Leistungsgeräte mit hoher Wirksamkeit und hohem Spannungswiderstand, als Hochfrequenzleistungsvorrichtungen, Vorrichtungen mit hohen Arbeitstemperaturen und Vorrichtungen, die blaues bis ultraviolettes Licht emittieren. Aufgrund ihrer hohen Bindungsenergie schmelzen diese Verbindungen bei Atmosphärendruck jedoch nicht einmal bei hoher Temperatur, wodurch es schwierig ist, Bulk-Kristalle durch Umkristallisation aus einer Schmelze, was bei anderen Halbleitern, wie Silicium (Si), angewendet wird, zu züchten. Z.B. erfordert die Verwendung von SiC als Halbleitermaterial, dass Einkristalle mit hoher Qualität und bestimmter Größe erhalten werden. Folglich werden gewöhnlich Stücke aus SiC-Einkristallen durch ein Verfahren erhalten, bei dem eine chemische Reaktion Anwendung findet, das sogenannte Atchison-Verfahren, oder ein Verfahren, bei dem Sublimations-Umkristallisation angewendet wird, das sogenannte Rayleigh-Verfahren.
Heutzutage werden durch diese Verfahren hergestellte Einkristalle aus Siliciumcarbid für Substrate verwendet, über die SiC-Ingots durch ein modifiziertes Rayleigh-Verfahren, das Sublimations-Umkristallisation beinhaltet, gewachsen werden, und diese SiC-Ingots werden dann geschnitten und hochglanzpoliert, um ein SiC-Substrat herzustellen. Auf dieses Substrat werden SiC-Einkristalle mit der angestrebten Größe durch epitaxiales Dampfphasenwachstum oder epitaxiales Flüssigphasenwachstum aufgewachsen, wodurch eine aktive Schicht mit kontrollierter Filmdicke und Verunreinigungsdichte gebildet wird, und dieses Produkt wird verwendet, um SiC-Halbleitervorrichtungen, wie pn-Anschlußdioden, Schottky-Dioden und verschiedene Transistortypen herzustellen.
Nichtsdestotrotz beinhaltet unter den obigen Verfahren das Atchison-Verfahren Erwärmen einer Mischung aus Quarz und Koks in einem elektrischen Ofen und Ausfällung von Kristallen durch spontane Nukleation, so dass der Verunreinigungsgehalt hoch ist und es schwierig ist, die kristallografische Ebene und Form der resultierenden Kristalle zu kontrollieren. Das Rayleigh-Verfahren beinhaltet außerdem das Wachstum von Kristallen durch spontane Nukleation, wodurch es wiederum schwierig ist, die kristallografische Ebene und Form zu kontrollieren.
Mit dem modifizierten Rayleigh-Verfahren, wie mit der Erfindung, offenbart in der japanischen Patentveröffentlichung S59-48792, wird ein großer SiC-Ingot in der Form eines Einkristall-Polymorphs erhalten. Dieser Ingot enthält jedoch gewöhnlich große Defekte, sogenannte Mikroröhrchen (kleine Hohlräume, die in axialer <0001>-Richtung verlaufen) in einer Dichte von etwa 1 bis 50 cm^–2. Es treten auch Schraubenversetzungen mit einem Burger-Vektor in axialer c-Richtung in einer Dichte von etwa 10³ bis 104 cm^–2 auf.
Ein Substrat mit einer SiC {0001}-Ebene, oder versehen mit einem Off-Winkel von 3 bis 8° aus dieser Ebene, wird gewöhnlich für epitaxiales Wachstum verwendet. Es ist bekannt, dass die meisten der Mikroröhrchendefekte oder Schraubenversetzungen, die in einem Substrat vorliegen, bis zur epitaxialen SiC-Wachstumsschicht verlaufen und dass die Vorrichtungseigenschaften deutlich verschlechtert sein werden, wenn eine SiC-Vorrichtung, hergestellt unter Verwendung einer epitaxialen Wachstumsschicht, Mikroröhrchendefekte enthält. Mikroröhrchendefekte sind daher das größte Hindernis bei der Herstellung einer SiC-Halbleitervorrichtung mit großer Kapazität (große Stromstärke und hoher Spannungswiderstand) bei einer großen Ausbeute.
Wenn homoepitaxiales Wachstum von SiC unter Verwendung eines gewöhnlichen SiC-Substrats mit einer SiC {0001}-Ebene oder mit einem Off-Winkel von einigen Grad von dieser Ebene durchgeführt wird, kann atomare Stufenbündelung an der Kristalloberfläche auftreten. Wenn das Ausmaß dieser Stufenbündelung groß ist, kommt es zu einer Erhöhung der Oberflächenrauigkeit der epitaxialen SiC-Wachstumsschicht, und die Ebenheit leidet Schaden an der Metall-Oxid-Halbleiter (MOS)-Grenzfläche, so dass es zu einer Abnahme der Inversionsschicht-Kanalmobilität des MOS-Feldeffekttransistors (MOSFET) kommt. Ebenheit leidet auch Schaden an einer pn-Anschluß- oder Schottky-Grenzfläche, Feldbündelung tritt an der Anschlussgrenzfläche auf, und dies führt zu Problemen, wie verringerter Spannungswiderstand und erhöhter Kriechstrom.
Es gibt eine Vielzahl an Kristallpolymorphen von SiC. Unter diesen hat der 4H-Polytyp (4H-SiC) hohe Mobilität und seine Donor- und Akzeptor-Ionisierungsenergie ist niedrig, was bedeutet, dass dies ein idealer SiC-Polytyp für die Herstellung von SiC-Halbleitervorrichtungen sein kann. Nichtsdestotrotz ist, wenn ein Inversionstyp von MOSFET hergestellt wird, unter Verwendung einer epitaxialen Wachstumsschicht über einem Substrat mit einer 4H-SiC {0001}-Ebene, oder versehen mit einem Off-Winkel von 3 bis 8° aus dieser Ebene, die Kanalmobilität extrem niedrig, etwa 1 bis 20 cm²/Vs, und dies verhindert, dass ein Hochleistungstransistor erhalten wird.
Um diese Probleme zu lösen, offenbart die japanische Patentveröffentlichung 2,804,860 die Durchführung von Wachstum durch das modifizierte Rayleigh-Verfahren unter Verwendung von Impfkristallen mit einer anderen Ebene als der (0001) von SiC, wie eine (1-100)-Ebene, so dass ein SiC-Ingot mit weniger Mikroröhrchen erhalten wird. Wenn epita×iales Wachstum über einer SiC (1-100)-Ebene durchgeführt wird, kann dies jedoch in Stapelfehler resultieren, die planare Defekte sind, die während des Wachstums auftreten, wodurch es schwierig ist, SiC-Einkristalle zu erhalten, die eine Qualität besitzen, die hoch genug ist für die Herstellung von Halbleitervorrichtungen.
Zusätzlich zur Verwendung eines SiC (1-100)-Substrats richtete sich die Forschung in den letzten Jahren auch auf die Herstellung von SiC-Wafern unter Verwendung eines 6H-Polytyp-SiC (11-20)-Substrats. Wenn dieses 6H-Polytyp-SiC (11-20)-Substrat verwendet wird, erreichen Mikroröhrchen und Schraubenversetzungen, die sich in axialer <0001>-Richtung ausdehnen, die epitaxiale Schicht auf dem Substrat nicht, was eine Verringerung der Mikroröhrchendefekte innerhalb dieser epitaxialen Schicht erlaubt.
Die europäische Patentanmeldung EP 1 243 674 offenbart ein Verfahren zum Wachstum eines 4H-Polytyp-SiC-Einkristalls, worin eine SiC-Schicht durch chemische Dampfabscheidung über ein 4H-Polytyp-SiC-Substrat gewachsen wird, wobei die Orientierung der Kristallebene im wesentlichen {03-38} ist, und eine aktive Schicht, zusammengesetzt aus SiC, durch chemische Dampfabscheidung dieser Pufferschicht, sowie den Einkristall, erhalten durch dieses Verfahren. Diese Anmeldung wurde veröffentlicht nach dem Anmeldungstag der vorliegenden Erfindung.
JP 03/171772 betrifft einen Transistor, umfassend einen Kollektor, eine Basis und einen Emitter. Die Basisschicht und die Emitterschicht sind gebildet durch epitaxiales 4H-SiC Schichtwachstum auf einer Oberfläche eines 4H-SiC-Substrats.
OFFENBARUNG DER ERFINDUNG
Die folgenden Probleme sind jedoch mit SiC-Wafern, hergestellt unter Verwendung des oben erwähnten 6H-Polytyp-SiC (11-20)-Substrats, aufgetreten. Wenn eine epitaxiale SiC-Schicht über ein konventionellen SiC (11-20)-Substrat gewachsen wird, entwickelt sich Spannung an der Grenzfläche zwischen der epitaxialen SiC-Wachstumsschicht und dem SiC-Substrat aufgrund von Gitterversatz, der auf den Unterschied der Verunreinigungsdichten zurückführbar ist. Diese Spannung beeinträchtigt die Kristallinität der epitaxialen Wachstumsschicht und erschwert die Bemühungen, eine epitaxiale SiC-Wachstumsschicht mit hoher Qualität herzustellen.
Ferner wird die Anisotropie der Elektronenmobilität ein Problem, wenn eine Vorrichtung hergestellt wird unter Verwendung eines 6H-Polytyp-SiC (11-20)-Substrats. Speziell ist unter den 6H-SiC-Kristallen die Elektronenmobilität in axialer <0001>-Richtung nur etwa 20 bis 30 % der Mobilität in den <1-100>- und <11-20>-Richtungen. Dementsprechend ist die Anisotropie für das elektrische Leitvermögen in der Ebene einer Wachstumsschicht auf eine 6H-SiC (11-20)-Ebene drei- bis fünfmal größer. Noch ein anderes Problem besteht darin, dass die Stapelfehler dazu neigen, auf der Oberfläche im Fall der (1-100)-Ebene oder (11-20)-Ebene exponiert zu sein.
Die vorliegende Erfindung wurde erzielt im Lichte dieser Situation und eine Aufgabe davon besteht drin, einen SiC-Wafer bereitzustellen, mit dem weniger Anisotropie hinsichtlich Elektronenmobilität auftritt, wenn er als eine Halbleitervorrichtung verwendet wird, und weniger Spannung zwischen dem SiC-Substrat und der epitaxialen SiC-Wachstumsschicht durch Gitterversatz verursacht wird, sowie eine Halbleitervorrichtung bereitzustellen, die mit diesem Wafer ausgestattet, und ein Verfahren zur Herstellung eines SiC-Wafers.
Um die angegebene Aufgabe zu erzielen, ist der SiC-Wafer gemäß der vorliegenden Erfindung dadurch gekennzeichnet, dass er ein 4H-Polytyp-SiC-Substrat umfasst, in dem die Kristallebenenorientierung im wesentlichen {03-38} ist; eine Pufferschicht, zusammengesetzt aus SiC, gebildet durch chemische Dampfabscheidung über dem SiC-Substrat; und eine aktive Schicht, zusammengesetzt aus SiC, gebildet durch chemische Dampfabscheidung über der Pufferschicht; und worin die Dicke der Pufferschicht mindestens 0,1 μm aber nicht mehr als 15 μm beträgt.
Außerdem ist das Verfahren zur Herstellung eines SiC-Wafers gemäß der vorliegenden Erfindung dadurch charakterisiert, dass eine Pufferschicht, zusammengesetzt aus SiC, durch chemische Dampfscheidung über ein 4H-Polytyp-SiC-Substrat gewachsen wird, worin die Kristallebenenorientierung im wesentlichen {03-38} ist; und dass eine aktive Schicht, zusammengesetzt aus SiC, ferner durch chemische Dampfabscheidung über die Pufferschicht gewachsen wird, und worin die Dicke der Pufferschicht mindestens 0,1 μm aber nicht mehr als 15 μm.
In dem oben erwähnten SiC-Wafer und dem Verfahren zur Herstellung dieses Wafers wird ein SiC-Substrat verwendet, worin die Kristallebenenorientierung im wesentlichen {03-38} ist. Hier ist die {03-38}-Ebene um etwa 35° zur axialen <0001>-Richtung, in die sich die Mikroröhrchen und Schraubenversetzungen ausdehnen, geneigt. Sogar wenn eine aktive SiC-Schicht über diesen SiC-Wafer epitaxial aufgewachsen wird, erreichen die Mikroröhrchen und Schraubenversetzungen die Seiten und werden als eine Folge der Neigung eliminiert, und dies unterdrückt die Anzahl an Mikroröhrchen und Schraubenversetzungen, die zur anderen Seite hindurch verlaufen, sowie die Anzahl, die an der Oberfläche vorliegen.
Auch das Auftreten von Stapelfehlern kann stark unterdrückt werden, wenn eine epitaxiale Wachstumsschicht über der SiC {03-38}-Ebene hergestellt wird. Diese Stapelfehler treten in einer planaren Richtung auf, die senkrecht zu axialen <0001>-Richtung verläuft, aber die {03-38}-Ebene ist um etwa 55° zur Ebene, in der diese Stapelfehler auftreten, geneigt. Daher liegen weniger Stapelfehler, die mit diesem SiC-Wafer auftreten, an der Oberfläche des Wafers, ebenso wie oben, vor.
Da ein 4H-Polytypsubstrat verwendet wird, das weniger Anisotropie der Elektronenmobilität besitzt als ein 6H-Polytyp-SiC-Substrat, gibt es eine Verringerung der Anisotropie der Elektronenmobilität in der aktiven Schicht, die über dem SiC-Wafer gewachsen ist. Da eine Pufferschicht, zusammengesetzt aus SiC, über einem SiC-Wafer gebildet ist, kann ferner, wenn eine aktive SiC-Schicht über den SiC-Wafer der vorliegenden Erfindung gewachsen wird, das Auftreten von Spannung in dieser aktiven SiC-Schicht aufgrund von Gitterfehlanpassung zwischen dem SiC-Substrat und der aktiven SiC-Schicht verhindert werden.
Mit einem strukturierten SiC-Wafer, wie oben beschrieben, der Gebrauch macht von einem 4H-Polytyp-SiC-Substrat mit einer Kristallebenenorientierung von im wesentlichen {03-38}, und mit dem Verfahren zur Herstellung dieses Wafers ist damit das Ergebnis ein SiC-Wafer, der geringere Anisotropie der Elektronenmobilität aufweist, und weniger Spannung wird verursacht durch Gitterfehlanpassung zwischen dem SiC-Substrat und der epitaxialen SiC-Wachstumsschicht. Eine SiC-Halbleitervorrichtung, ausgestattet mit einem derartigen SiC-Wafer wird von hoher Qualität sein.
Die Ebene, die für das SiC-Substrat verwendet wird, ist nicht auf die {03-38}-Ebene limitiert, und derselbe Effekt der Reduzierung der Anzahl von Mikroröhrchen und Schraubenversetzungen, die bis zur anderen Seite reichen, die Unterdrückung von Stapelfehlern usw. kann auch erreicht werden, wenn die Ebene zur {03-38}-Ebene um einen speziellen Off-Winkel α geneigt ist. Günstige epitaxiale Kristalle können erhalten werden, wenn dieser Off-Winkel α innerhalb eines Bereiches von etwa 10° ist. Es ist bevorzugt, dass dieser Off-Winkel α nicht größer als 5° ist. Ein Off-Winkel α von 3° oder weniger ist noch besser.
KURZE BESCHREIBUNG DER ABBILDUNGEN
1 ist eine Seitenansicht, die die Struktur in einer Ausführungsform eines SiC-Wafers veranschaulicht;
2 ist ein Diagramm, das die {03-38}-Ebene von 4H-SiC veranschaulicht;
3 ist ein schematisches Diagramm, das die Mikroröhrchen und Schraubenversetzungen in einem SiC-Substrat veranschaulicht;
4A bis 4C sind Graphen eines Oberflächenzustandes einer aktiven SiC-Schicht, gewachsen über verschiedenen SiC-Substraten;
5 ist ein Graph der Beziehung zwischen der Dicke der Pufferschicht und dem FWHM einer Röntgen-Rocking-Kurve;
6 ist eine Seitenansicht, die die Struktur einer SiC-Schottky-Diode veranschaulicht;
7 ist ein Graph der Stromstärke-Spannungs-Charakteristiken einer Schottky-Diode, hergestellt unter Verwendung einer aktiven SiC-Schicht, die auf einem 4H-SiC (0-33-8)-Substrat gewachsen ist;
8 ist ein Graph der Beziehung zwischen Spannungswiderstand und Elektrodenoberfläche einer 4H-SiC-Schottky-Diode;
9 ist eine Seitenansicht, die die Struktur eines MOSFET veranschaulicht;
10 ist ein Graph der Stromstärke-Spannungs-Charakteristiken eines MOSFET, hergestellt unter Verwendung einer aktiven SiC-Schicht, die auf einem 4H-SiC (03-38)-Substrat gewachsen ist; und
11 ist eine Tabelle der Kanalmobilität eines MOSFET, hergestellt unter Verwendung einer Vielzahl von SiC-Substraten.
BESTE WEISE ZUR DURCHFÜHRUNG DER ERFINDUNG
Bevorzugte Ausführungsformen des SiC-Wafers, der SiC-Halbleitervorrichtung und des SiC-Wafer-Herstellungsverfahrens, betreffend die vorliegende Erfindung, werden nun im Detail beschrieben durch Bezugnahme auf die angefügten Abbildungen. Ähnliche Elemente werden identisch bezeichnet und werden nicht redundant beschrieben.
Die Gitterrichtung und Gitterebene von Kristallen wird manchmal in der Beschreibung von Ausführungsformen und Beispielen erwähnt, und daher wird die Schreibweise, die für die Gitterrichtung und Gitterebene verwendet wird, hier beschrieben. Eine einzelne Richtung wird bezeichnet durch [ ], eine Klasse von Richtungen durch < >, eine einfache Ebene durch ( ) und eine Familie von Ebenen durch { }. Negative Indizes werden bezeichnet, indem in der Kristallographie ein Balken ("-") über einer Zahl verwendet wird, aber der Einfachheit halber der Anfertigung dieser Beschreibung wird ein negatives Zeichen vor eine Zahl gestellt.
1 ist eine Seitenansicht, die die Struktur in einer Ausführungsform eines SiC-Wafers 1, betreffend die vorliegende Erfindung, darstellt. Der SiC-Wafer 1 umfasst ein 4H-SiC {03-38}-Substrat 2, das ein 4H-Polytyp ist (das H steht für hexagonal, und die 4 bezeichnet eine Kristallstruktur, in der vier Atomlagen eine Periode ausmachen), eine Pufferschicht 4, die zusammengesetzt ist aus SiC und gebildet ist über diesem 4H-SiC {03-38}-Substrat 2, und eine aktive Schicht 6, zusammengesetzt aus SiC, verwendet für die Vorrichtungsherstellung und gebildet über der Pufferschicht 4. Der Leitfähigkeitstyp der Schichten 2 bis 6 kann so sein, dass alle drei vom n-Typ sind, oder sie können alle vom p-Typ sein. Die Leitfähigkeit kann auch von Schicht zu Schicht variieren, abhängig von der Vorrichtungsstruktur, die verwendet werden soll.
Die {03-38}-Ebene eines 4H-SiC-Einkristalls wird nun durch Bezugnahme auf 2 beschrieben. Wie in der Abbildung gezeigt, ist die {03-38}-Ebene um etwa 55° (54,74°) zur {0001}-Ebene geneigt, und daher ist sie um etwa 35° (35,26°) zur axialen <0001>-Richtung geneigt.
Die 4H-SiC {03-38}-Ebene ist polar, wie in 2 gezeigt, und es gibt eine (03-38)-Ebene in der Nähe der (0001)-Si-Ebenenseite und eine (0-33-8)-Ebene in der Nähe der (000-1)-C-Ebenenseite. Die Substratebene kann entweder die (03-38)-Ebene oder die (0-33-8)-Ebene sein. Es muss jedoch acht gegebene werden, weil die bevorzugten Wachstumsbedingungen ein wenig mit der Kristallebenenorientierung variieren.
Die Kristallebenenorientierung des 4H-SiC {03-38}-Substrats 2 kann ein wenig zur {03-38}-Ebene geneigt sein. Speziell kann derselbe Effekt wie mit der {03-38}-Ebene, wie unten beschrieben, unter der Verwendung einer Ebene, die zur {03-38}-Ebene um einen speziellen Off-Winkel α geneigt ist, erhalten werden. Ein bevorzugtes SiC-Substrat 2 kann erhalten werden, indem dieser Off-Winkel α innerhalb eines Bereiches von etwa 10° oder weniger gehalten wird. Es ist bevorzugt, dass dieser Off-Winkel α 5° oder weniger ist, und 3° oder weniger ist noch besser.
Als nächstes wird das Verfahren zur Herstellung des SiC-Wafers 1 in dieser Ausführungsform beschrieben. Das 4H-SiC {03-38}-Substrat 2 wird z.B. hergestellt durch Wachsen eines Ingots durch ein modifiziertes Rayleigh-Verfahren auf der 4H-SiC (000-1)-Ebene, Schneiden dieses Ingots, so dass er einen Winkel von 35° in <1-100>-Richtung in Bezug auf die Wachstumsrichtung besitzt und dann Hochglanzpolieren des Schnittes. Alternativ kann ein 4H-SiC {03-38}-Ingot gewachsen werden durch ein modifiziertes Rayleigh-Verfahren unter Verwendung von 4H-SiC {03-38}-Kristallen, hergestellt wie oben aus Impfkristallen, und dann Schneiden dieses Ingots senkrecht zur Wachstumsrichtung.
Hier sollte die Dicke des 4H-SiC {03-38}-Substrats 2 innerhalb eines Bereiches von etwa 150 μm bis etwa 400 μm liegen. Die effektive Donordichte oder die effektive Akzeptordichte sollte innerhalb eines Bereiches von etwa 5 × 10¹⁷ cm^–3 bis etwa 5 × 10¹⁹ cm^–3 sein.
Das 4H-SiC {03-38}-Substrat 2 bekommt dann einen Hochglanzabschluss, wonach die Pufferschicht und die aktive Schicht 6 epitaxial durch chemische Dampfabscheidung (CVD) gewachsen werden, was ausgezeichnete Oberflächenebenheit in den Wachstumsschichten und ausgezeichnete Kontrolle der Filmdicke und des Verunreinigungsdotierens erfordert. Spezieller wird zunächst das 4H-SiC {03-38}-Substrat 2 mit einem organischen Lösungsmittel, Königswasser, Flusssäure oder dgl. gewaschen, dann mit entionisiertem Wasser gewaschen, auf einen mit einem SiC-Film bedeckten Graphitsuszeptor gestellt und in einen CVD-Wachstumsapparat platziert. Dieses CVD-Wachstum wird durchgeführt in einem horizontalen Normaldruck-CVD-Apparat, in dem Wasserstoff (H2) als Trägergas verwendet wird, und das Erwärmen des Suszeptors wird erzielt durch Hochfrequenzinduktionsheizen. Nachdem das 4H-SiC {03-38}-Substrat 2 in einen Reaktionsofen platziert wurde, werden Gasaustausch und Hochvakuumevakuierung einige Male wiederholt, und das H₂-Trägergas wird eingeleitet und das CVD-Wachstumsprogramm gestartet.
Zuerst wird Dampfphasenätzung mit HCl/H₂-Gas bei etwa 1.300°C durchgeführt, danach wird die Temperatur des 4H-SiC {03-38}- Substrats 2 auf etwa 1.500°C erhöht, das Rohmaterialgas (Silan (SiH₄), Propan (C₃H₈) oder dgl.) eingeleitet und das Wachstum der Pufferschicht 4 und der aktiven Schicht 6 gestartet. Mit dem CVD-Wachstum wird die n-Typ-SiC-Pufferschicht 4 mit einer effektiven Donordichte von etwa 10¹⁶ cm^–3 bis etwa 10¹⁹ cm^–3 in einer Dicke von etwa 0,1 μm bis etwa 15 μm gewachsen, danach wird die aktive Schicht 6 vom n-Typ mit einer effektiven Donordichte von etwa 10¹⁴ cm^–3 bis etwa 10¹⁶ cm^–3 in einer Dicke von etwa 5 μm bis etwa 80 μm gewachsen. Die Zugabe von Stickstoffgas während des Wachstums kontrolliert die n-Typ-Leitfähigkeit. Dasselbe trifft zu für die Bildung einer p-Typ-Wachstumsschicht, wobei in diesem Fall Trimethylaluminium (Al(CH₃)₃) oder Diboran (B₂H₆) als ein Verunreinigungsrohmaterial zugegeben wird.
Die Dicke der Pufferschicht 4 ist mindestens 0,1 μm und nicht mehr als 15 μm, wobei mindestens 0,3 μm und nicht mehr als 15 μm besonders bevorzugt ist. Es ist bevorzugt, dass die Verunreinigung, die in der Pufferschicht 4 enthalten ist, ausgewählt ist aus Stickstoff, Phosphor, Aluminium und Bor. Die Verunreinigungsdichte in der Pufferschicht 4 ist bevorzugt niedriger als die Verunreinigungsdichte in dem SiC-Substrat 2 und erniedrigt sich bevorzugt schrittweise von der Grenzfläche mit dem SiC-Substrat 2 in Richtung der Grenzfläche mit der aktiven Schicht 6.
Als nächstes wird der Effekt des SiC-Wafers 1 in dieser Ausführungsform unter Bezugnahme auf 3 beschrieben. Gewöhnlich liegen Mikroröhrchen und Schraubenversetzungen in einem SiC-Substrat vor, und diese Mikroröhrchen usw. verlaufen in axialer <0001>-Richtung des SiC-Substrats. In 3 bezeichnen die Einpunkt-Strichlinien Mikroröhrchen 8 in dem SiC-Substrat 2, während die gestrichelten Linien Schaubenversetzungen 10 bedeuten.
Im Unterschied dazu wird ein SiC-Substrat 2 mit einer Kristallebenenorientierung von {03-38} mit dem SiC-Wafer 1 in dieser Ausführungsform verwendet. Diese {03-38}-Ebene ist um etwa 35° zur axialen <0001>-Richtung, in der die Mikroröhrchen 8 und Schaubenversetzungen 10 verlaufen, geneigt. Daher verlaufen, wenn eine Wachstumsschicht auf diesem 4H-SiC {03-38}-Substrat 2 hergestellt wird, diese Mikroröhrchen 8 und Schraubenversetzungen 10 mit einem Winkel und werden an den Kristallseitenebenen eliminiert, ohne die Wachstumsschicht zu erreichen, wodurch verhindert wird, dass sie durch die aktive Schicht 6 verlaufen und dadurch an der Oberfläche auftreten. Dementsprechend gibt es weniger Defekte in der aktiven Schicht 6 und ihre Ebenheit ist besser.
Außerdem kann das Auftreten von Stapelfehlern stark verringert werden, wenn die epitaxiale Wachstumsschicht auf dem 4H-SiC {03-38}-Substrat 2 hergestellt wird. Ferner treten diese Stapelfehler in einer planaren Richtung auf, die senkrecht zur axialen <0001>-Richtung ist, aber die {03-38}-Ebene ist um etwa 55° zur Ebene, in der diese Stapelfehler auftreten, geneigt, so dass weniger der auftretenden Stapelfehler an der Oberfläche erscheinen, ebenso wie oben.
Diese Ausführungsform macht Gebrauch von einem 4H-Polytyp, der weniger Anisotropie der Elektronenmobilität besitzt als das 6H-Polytyp-SiC-Substrat oder dgl., so dass es eine Verringerung in der Anisotropie der Elektronenmobilität in der aktiven Schicht 6, die auf den SiC-Wafer 1 gewachsen ist, gibt. Die Mischung von anderen Polytypen wird außerdem vollständig verhindert. Ferner kann, da die Pufferschicht 4, zusammengesetzt aus SiC, über dem SiC-Substrat 2 gebildet ist, das Auftreten von Spannung aufgrund von Gitterfehlanpassung zwischen dem SiC-Substrat 2 und der aktiven SiC-Schicht 6 in dieser aktiven SiC-Schicht 6 verhindert werden.
Die sorgfältige Forschung der Erfinder hat auch offenbart, dass, wenn die Dicke der Pufferschicht 4 mindestens 0,1 μm ist, und insbesondere wenn sie mindestens 0,3 μm ist, Spannung, die durch Gitterfehlanpassung hervorgerufen wird, effektiv reduziert werden kann, wodurch bessere Kristallinität der aktiven Schicht 6 erzielt wird. Ferner wird das Beibehalten der Dicke der Pufferschicht 4 auf 15 μm oder weniger die Wachstumszeit und Kosten reduzieren.
Es ist bevorzugt, dass die Dichte der Verunreinigungen, die in der Pufferschicht 4 enthalten sind, mindestens 2 × 10¹⁵ cm^–3 aber nicht mehr als 3 × 10¹⁹ cm^–3 ist. Der Grund dafür, dass die Dichte der Verunreinigungen, die in der Pufferschicht 4 enthalten sind, auf diesen Bereich eingestellt wird, liegt darin, dass, wenn die Verunreinigungsdichte geringer als 2 × 10¹⁵ cm^–3 ist, lediglich eine minimale Reduzierung der Spannung, hervorgerufen durch Gitterfehlanpassung, erreicht wird, aber wenn die Dichte größer als 3 × 10¹⁹ cm^–3 ist, beeinflusst diese hohe Konzentrationsdotierung die Kristallinität der Pufferschicht 4 nachteilig.
Verschiedene SiC-Halbleitervorrichtungen können hergestellt werden unter Verwendung des SiC-Wafers 1 dieser Ausführungsform. Z.B. kann solch eine SiC-Halbleitervorrichtung so aufgebaut sein, dass die Oberfläche eine Schottky-Grenze aus Metall/SiC besitzt oder einen pn-Anschluss, gebildet durch epitaxiales Wachstum oder Ionenimplantation. Die Vorrichtung kann auch ein MOS-Typ mit einem Oxidfilm, gebildet durch thermische Oxidation oder chemische Dampfabscheidung, als ein Gate-Isolationsfilm sein oder kann einen Oxidfilm als Teil eines Oberflächenschutzfilms aufweisen, der durch thermische Oxidation oder chemische Dampfabscheidung gebildet wird.
Wie oben diskutiert, besitzt der SiC-Wafer 1 sehr kleine Anisotropie der Elektronenmobilität, und fast keine Spannung wird durch Gitterfehlanpassung zwischen dem SiC-Substrat 2 und der aktiven Schicht 6 verursacht, so dass diese Halbleitervorrichtung sehr hohe Leistung bietet.
Spezieller ist die Oberflächenebenheit der aktiven Schicht 6 besonders gut, so dass es eine deutliche Reduzierung der Feldkonzentration bei einem pn-Anschluss, gebildet durch epitaxiales Wachstum, gibt oder einer Schottky-Grenzfläche, gebildet auf der epitaxialen Wachstumsoberfläche, wodurch es leichter wird, den Spannungswiderstand der Vorrichtung zu erhöhen. Darüber hinaus gibt es weniger atomare Bindungen pro Oberflächeneinheit in SiC {03-38}-Ebene als in der {0001}-SiC-Ebene, so dass es eine Reduzierung in dem Grenzflächeniveau an einer Oxidfilm/SiC-MOS-Grenzfläche gibt, wodurch es möglich ist, eine MOS-Grenzfläche mit hoher Qualität herzustellen, und einen MOS-Transistor mit höherer Leistung gestattet.
Zusätzlich zu den oben erwähnten weist die 4H-SiC {03-38}-Ebene verschiedene andere Vorteile bezüglich der Charakteristiken und des Verfahrens zu Herstellung auf.
Vor allem erreichen Kristalle, in denen die 4H-SiC {03-38}-Ebene verwendet wird, ihre Kristallinität leichter durch Wärmebehandlung (Tempern).
Wenn Halbleiter-Einkristalle Ionenimplantation unterzogen werden, erleiden sie gewöhnlich einen Implantationsschaden, so dass Wärmebehandlung (Tempern) durchgeführt werden muss, um die beschädigte Kristallinität wiederherzustellen. Im Fall von SiC wird dieses Tempern durchgeführt bei einer hohen Temperatur von 1.500 bis 1.700°C, um die elektrische Aktivierung der ionenimplantierten Verunreinigungen ausreichend zu erhöhen.
Wenn ein vollständig amorpher Bereich durch Ionenimplantation in dem SiC gebildet wird, kann die Kristallinität nicht adäquat wieder hergestellt werden. Selbst wenn Hochtemperaturtempern durchgeführt wird. Folglich wird, wenn die Implantationsdosis groß und die Implantationsenergie hoch ist, Hochtemperaturimplantation durchgeführt, bei der die Probe während der Ionenimplantation erwärmt wird. Sowohl Hochtemperaturtempern nach Ionenimplantation als auch Hochtemperaturimplantation auferlegen jedoch der Herstellung der Vorrichtung verschiedene Beschränkungen. Sie erhöhen auch die Herstellungskosten.
Diese Probleme mit Hochtemperaturtempern und Hochtemperaturimplantation sind besonders ausgeprägt, wenn die {0001}-SiC-Ebene oder eine Ebene, die dieser nahe ist, verwendet wird. Im Gegensatz dazu ermöglicht die oben erwähnte 4H-SiC {03-38}-Ebene die Lösung der oben erwähnten Probleme, die bei SiC angetroffen werden.
Wenn z.B. Proben der 4H-SiC {0001}-Ebene und der 4H-SiC {03-38}-Ebene sowohl getempert als auch unter denselben Bedingungen ionenimplantiert werden, kann mit der Probe der 4H-SiC {03-38}-Ebene ausreichende elektrische Aktivierung erzielt werden durch Tempern bei einer Temperatur, die 200 bis 400°C niedriger ist als mit der Probe der {0001}-ebene. Es wurde gefunden, dass, wenn ein vollständig amorpher Bereich durch Ionenimplantation aufgrund der großen Implantationsdosis oder aus einem anderen Grund gebildet wird, mit der 4H-SiC {03-38}-Ebene die Rekristallisation problemlos fortschreitet und eine Zurückgewinnung von 4H-SiC {03-38}-Einkristallen von guter Qualität durch Tempern bei 1.000 bis 1.500°C erreicht wird.
Es wird angenommen, dass die oben erwähnten Probleme mit Ionenimplantation und Tempern die Rekristallisationseffizienz vermindern, weil, wenn die SiC <0001>-Ebene verwendet wird, die Nukleation von kubischem 3C-SiC, das bei niedrigen Temperaturen stabil ist, während der Rekristallisation auftritt und Stapelfehler auftreten können. Im Gegensatz dazu, wenn die 4H-SiC {03-38}-Ebene verwendet wird, gibt es nahezu keine Möglichkeit zur 3C-SiC-Nukleation oder dgl., und gute Rekristallisation kann daher erzielt werden, sogar bei einer relativ niedrigen Temperatur.
Außerdem haben Kristalle, in denen die 4H-SiC {03-38}-Ebene verwendet wird, bessere Spaltbarkeit.
4H-SiC {03-38}-Kristalle spalten leicht in den <0001>- und <03-316>-Richtungen, die senkrecht zueinander sind. Nachdem verschiedene Vorrichtungsstrukturen hergestellt wurden, ist daher das Abtrennen in quadratische, rechteckige oder andere Formen extrem einfach. Dies steht in scharfem Kontrast zu {0001}-SiC-Kristallen, die sehr schwierig zu spalten sind und die dreieckig werden können, wenn sie gespalten werden. Kristalle, in denen die 4H-SiC {03-38}-Ebene verwendet wird, haben die folgenden Charakteristiken in Bezug auf Verunreinigungsdotierung.
Wachstumsexperimente wurden durchgeführt mit CVD, wodurch sich zeigte, dass die Effizienz, mit der eine Verunreinigung eingebaut wird, von der Kristallebenenorientierung des Substrats abhängt. Spezieller ausgedrückt hat die Einbaueffizienz von Stickstoff die folgende Reihenfolge.
(000-1) > (0-33-8) > (03-38) > (0001)
Die Einbaueffizienz von Aluminium und Bor hat die folgende Reihenfolge.
(0001) > (03-38) > (0-33-8) > (000-1)
Durch diese Ergebnisse wurde gefunden, dass die (0001)-Si-Ebene am leichtesten p-Typ wird, und die (000-1)-C-Ebene am leichtesten n-Typ wird. Im Gegensatz dazu liegt die Verunreinigungseinbaueffizienz hinsichtlich der (03-38)-Ebene und (0-33-8)-Ebene dazwischen. Daher können mit der (03-38)-Ebene und der (0-33-8)-Ebene Vorrichtungen hergestellt werden unter Aufrechterhaltung guter Kontrolle über n-Typ- und p-Typ-Leitfähigkeit. Spezieller ist es durch Variieren der Bedingungen, wie die Menge des zugegebenen Verunreinigungsrohmaterials, das Verhältnis des Rohmaterialgasflusses (wie das C/Si-Verhältnis) und die Wachstumstemperatur, möglich, Valenzelektronenkontrolle über einen weiten Bereich von etwa 1 × 10¹⁴ cm^–3 bis 5 × 10¹⁹ cm^–3 für sowohl n- als auch p-Typen leicht zu erreichen.
Beispiele werden nun für die obige Ausführungsform gegeben, aber die vorliegende Erfindung ist nicht darauf oder durch die unten angegebenen Beispiele limitiert.
[BEISPIEL 1]
Beispiel 1 wird beschrieben unter Bezugnahme auf die 1. In diesem Beispiel wurde eine aktive Schicht 6 vom n-Typ durch chemische Dampfabscheidung (CVD) über ein n-Typ-4H-SiC {03-38}-Substrat 2 gewachsen, um zu überprüfen, wie viele Mikroröhrchen und Schraubenversetzungen von dem SiC-Substrat zur aktiven SiC-Schicht verlaufen, und die Ebenheit der Oberfläche der aktiven Schicht 6 zu überprüfen. Für das 4H-SiC {03-38}-Substrat 2 wurde die aktive Schicht sowohl auf ein 4H-SiC (03-38)-Substrat als auch ein 4H-SiC (0-33-8)-Substrat aufgewachsen. Für Vergleichszwecke wurde die aktive Schicht gleichzeitig auf Substrate aufgewachsen, in denen die planare Richtung die 4H-SiC (1-100)-Ebene war sowie eine Ebene, die 8° von der (0001)-Ebene (<11-20>-Richtung) abwich (im folgenden „8°-Off"), und diese Produkte wurden bewertet.
Die 4H-SiC (03-38)-, (0-33-8)- und (1-100)-Substrate werden hergestellt durch Wachsen eines Ingots durch ein modifiziertes Rayleigh-Verfahren auf ein 4H-SiC (000-1)-Substrat, Schneiden dieses Ingots bei Winkeln von 55°, 55° und 90° in der <1-100>-Richtung in Bezug auf die Wachstumsrichtung und Hochglanzpolieren der Schnitte. Die Substrate waren alle vom n-Typ und die effektive Donordichte, bestimmt durch Kapazität-Spannung-Charakteristiken einer Schottky-Sperrschicht, war 1 × 10¹⁸ cm^–3 bis 3 × 10¹⁸ cm^–3, und die Dicke war etwa 380 μm.
Diese Substrate wurden mit geschmolzenem Kaliumhydroxid (KOH) für 10 Minuten bei 500°C geätzt, und als ein Ergebnis wurde gefunden, dass Defekte in einer Mikroröhrchendichte von etwa 10 cm^–2 bis 100 cm^–2 und einer Schraubenversetzungsdichte von etwa 5 × 10³ cm^–2 bis 2 × 10⁴ cm^–2 vorlagen. Die (03-38)-, (0-33-8)- und (1-100)-Ebenen wurden schrägem Polieren unterworfen, um eine Ebene, die um etwa 10° von der (0001)-Ebene geneigt ist, zu erzeugen, diese Ebene wurde geätzt und dann untersucht, und die Defektdichte wurde abgeschätzt.
Das Substrat, das dem KOH-Ätzen unterzogen wurde, wurde dann nochmals hochglanzpoliert, und CVD-Wachstum wurde durchgeführt. Diese Substrate wurden mit einem organischen Lösungsmittel, Königswasser und Flusssäure gewaschen und dann mit entionisiertem Wasser abgespült, auf einem mit einem SiC-Film bedeckten Graphitsuszeptor gestellt und in einen CVD-Wachstumsapparat platziert. Gasaustausch und Hochvakuumevakuierung wurden einige Male wiederholt, und das H2-Trägergas wurde eingeleitet und das CVD-Wachstumsprogramm gestartet.
Zuerst wurde Dampfphasenätzen mit HCl/H₂-Gas bei 1.300°C durchgeführt, danach wurde die Temperatur auf 1.500°C erhöht, das Rohmaterialgas (Silan (SiH₄), Propan (C₃H₈) oder dgl.) eingeleitet und das Wachstum gestartet. Mit CVD-Wachstum wurde eine SiC-Pufferschicht vom n-Typ mit einer effektiven Donordichte von 3 × 10¹⁷ cm^–3 bis 4 × 10¹⁷ cm^–3 in einer Dicke von 2,6 μm gewachsen, und anschließend wurde eine aktive Schicht vom n-Typ mit einer effektiven Donordichte von 1 × 10¹⁶ cm^–3 bis 2 × 10¹⁶ cm^–3 in einer Dicke von 12 μm gewachsen.
Die n-Typ-Leitfähigkeit wurde kontrolliert durch Zugabe von Stickstoffgas während des Wachstums. Die wichtigsten Wachstumsbedingungen sind unten angegeben. Da die Verunreinigungseinbaueffizienz zwischen der (0001)-Ebene und der (03-38)-Ebene und der (0-33-8)-Ebene gewöhnlich unterschiedlich ist, sollte der Dotierungsgasfluss mittels der Kristallebenenorientierung des Substrats eingestellt werden.
Pufferschicht:

SiH₄-Fluss: 0,30 sccm
C₃H₈-Fluss: 0,20 sccm
N₂-Fluss: 1 × 10^–2 bis 6 × 10^–2 sccm
H₂-Fluss: 3,0 slm
Substrattemperatur: 1.500°C
Wachstumszeit: 60 Minuten

Aktive Schicht:

SiH₄-Fluss: 0,50 sccm
C₃H₈-Fluss: 0,50 sccm
N₂-Fluss: 3 × 10^–3 bis 2 × 10^–2 sccm
H₂-Fluss: 3,0 slm
Substrattemperatur: 1.500°C
Wachstumszeit: 180 Minuten

Die Oberfläche der epitaxial gewachsenen aktiven Schicht 6 wurde untersucht unter einem optischen Differenzial- Interferenzmikroskop, wodurch sich zeigte, dass eine Spiegeloberfläche erhalten wurde auf den 4H (03-38)-, (0-33-8)- und (0001)-8°-Off-Substraten, aber unebene Streifen oder Rillen, die partiell in der <11-20>-Richtung verliefen, wurden auf dem 4H (1-100)-Substrat beobachtet. Diese Streifendefekte auf dem 4H (1-100)Substrat wurden auch in der Wachstumsschicht auf der 6H (1-100)-Ebene beobachtet. Das Auftreten dieser Streifendefekte wurde ein wenig reduziert, wenn das CVD-Wachstum unter Wachstumsbedingungen von niedriger Sättigung (wie ein niedriger Rohmaterialgasfluss) durchgeführt wurde oder durch Optimierung der Oberflächenbehandlung des Substrat vor dem Wachstum, aber konnte nicht vollständig verhindert werden.
Die Oberfläche der aktiven Schicht eines Substrates, das 15 × 20 mm maß, wurde ebenfalls untersucht und die Dichte der Oberflächendefekte (nicht notwendigerweise Versetzungen und andere strukturelle Defekte) wurde abgeschätzt, und es wurde gefunden, dass diese 4 × 10² cm^–2 mit dem 4H (03-38)-Substrat waren, 3 × 10² cm^–2 mit dem 4H (0-33-8)-Substrat, 8 × 10³ cm^–2 mit dem (1-100)-Substrat und 2 × 10³ cm^–2 mit dem (0001)-8°-Off-Substrat, so dass die aktive Schicht auf dem 4H {03-38}-Substrat am besten war.
4A bis 4C sind Graphen der Oberflächenformprofile, erhalten durch Untersuchung mit einem Kraftmikroskop (AFM), wobei 4A die Oberflächenform der aktiven Schicht auf einem 4H-SiC (0-33-8)-Substrat, 4B auf einem 4H-SiC (1-100)-Substrat und 4C auf einem 4H-SiC (0001)-8°-Off-Substrat zeigt.
Unter diesen war die Oberfläche der aktiven Schicht, gebildet auf dem (1-100)-Substrat, sehr rau, wie in 4B gezeigt, sogar wenn ein Bereich ohne die oben erwähnten tiefen Rillen (etwa 100 bis 300 nm tief) ausgewählt wurde. Außerdem zeigt 4C, dass stufenähnliche Unebenheiten, die von atomarer Stufenbündelung herrühren, auf der Oberfläche der aktiven Schicht vorlagen, die auf dem (0001)-8°-Off-Substrat gebildet wurde.
Im Unterschied dazu wurden mit der aktiven Schicht, die auf dem 4H (0-33-8)-Substrat gebildet wurde, wie in 4A gezeigt, keine Rillen, Hügel, Stufen oder dgl. Beobachtet, und es wurde eine Oberfläche mit extrem guter Ebenheit erhalten. Ähnlich wurde eine Oberfläche mit guter Ebenheit auch mit dem 4H (03-38)-Substrat erhalten. Der mittlere quadratische Fehler der Oberflächenrauigkeit (Rms) betrug, wenn eine 2 × 2 μm große Fläche durch AFM untersucht wurde, 0,18 bis 0,19 nm mit der aktiven Schicht, die auf einem {03-38}-Substrat gebildet wurde, 6,4 nm auf dem (1-100)-Substrat und 0,24 nm auf dem (0001)-8°-Off-Substrat, so dass die auf dem 4H {03-38}-Substrat gebildete aktive Schicht am besten war.
Als nächstes wurden die strukturellen Defekte in der aktiven Schicht 6 durch Ätzen der gewachsenen Probe mit geschmolzenem KOH untersucht. Mit der aktiven Schicht auf dem (0001)-8°-Off-Substrat war die Mikroröhrchendichte 18 cm^–2 und die Schraubenversetzungsdichte 8 × 10³ cm^–2, die im wesentlichen identisch waren mit den Werten für das Substrat vor dem Wachstum, und die Positionen der Vertiefungen, erzeugt durch Ätzen, entsprachen ebenfalls gut denen vor dem Wachstum.
Zahlreiche (1 × 10⁵ cm^–2) polygonale Vertiefungen wurden beobachtet, wenn die aktive Schicht auf dem (1-100)-Substrat geätzt wurde, und die Streifendefekte, die auf der Oberfläche der aktiven Schicht erschienen, wurden sogar noch tiefer. Diese streifenähnlichen Rillen verliefen in der <11-20>-Richtung, und es wurde daher angenommen, dass sie von Stapelfehlern herrührten. Die Anzahl dieser Rillen, die durch geschmolzenes KOH tief geätzt wurden, war 3 bis 8 cm^-1 mit dem (1-100)-Substrat vor dem Wachstum, aber erhöhte sich auf zwischen 30 und 200 cm^-1 nach dem Wachstum. Es wird daher angenommen, dass CVD-Wachstum das Auftreten neuer Stapelfehler verursacht, wenn eine aktive Schicht auf ein (1-100)-Substrat aufgewachsen wird.
Im Unterschied dazu war, wenn die aktive Schicht, gewachsen auf einem {03-38}-Substrat, mit geschmolzenem KOH geätzt wurde, die Dichte an polygonalen Vertiefungen, die Versetzungen wiederspiegelten, nur etwa 2 × 10³ cm^–2, und die Stapelfehlerdichte war nicht mehr als 5 cm^–1. Außerdem war die Mikroröhrchendichte, bestimmt durch Ätzen einer Ebene dieser Probe, die bei einem Winkel poliert worden war, weniger als 1 cm^–2 und die Schaubenversetzungsdichte weniger als 100 cm^–2.
Speziell beschränkt die Verwendung eines 4H-SiC {03-38}-Substrat die Anzahl an Mikroröhrchen und Schraubenversetzungen, die vom Substrat her verlaufen, deutlich, und dadurch wird ermöglicht, epitaxiale SiC-Kristalle von hoher Qualität mit e×trem wenig Stapelfehlern herzustellen. Dies liegt daran, wie oben erwähnt, dass die Mikroröhrchen und Schraubenversetzungen hauptsächlich in der <0001>-Richtung der SiC-Kristalle (siehe 3) verlaufen, so dass, wenn wir eine {03-38}-Ebene (siehe 2) verwenden, die eine Kristallebene ist, die einen Winkeln von etwa 35° zu dieser Richtung bildet, Mikroröhrchen oder Schraubenversetzungen, die in dem SiC-Substrat vorliegen, sich mit einem Winkel ausbreiten und an den Kristallseitenebenen eliminiert werden, ohne dass sie zur obigen aktiven Schicht ausdehnen. Derselbe Effekt wird erzielt unter Verwendung einer Ebene, die zur {03-38}-Ebene durch einen Off-Winkel α innerhalb eines speziellen Bereiches, wie oben erwähnt, geneigt ist.
[BEISPIEL 2]
In diesem Beispiel wurde, um den Effekt, den die Pufferschicht auf die aktive Schicht hat, zu untersuchen, eine 4H-SiC-Pufferschicht vom n-Typ in verschiedenen Dicken auf einem 4H-SiC {03-38}-Substrat vom n-Typ gebildet, anschließend wurde eine hochreine epitaxiale Dickfilmwachstumsschicht (die aktive Schicht) gebildet, und die Kristallinität davon wurde bewertet. Das hier verwendete SiC-Substrat 2 war ein 4H-SiC {03-38}-Substrat vom n-Typ, hergestellt durch Schneiden eines 4H-SiC-Ingots, gewachsen auf 4H-SiC {03-38}-Impfkristallen durch das modifizierte Rayleigh-Verfahren. Die effektive Donordichte, bestimmt aus den Kapazität-Spannungs-Charakteristiken einer Schottky-Sperrschicht, war 7 × 10¹⁸ cm^–3 bis 8 × 10¹⁸ cm^–3, und die Dicke war etwa 340 μm.
Eine 4H-SiC-Pufferschicht vom n-Typ mit einer Donordichte von 4 × 10¹⁷ cm^–3 bis 5 × 10¹⁷ cm^–3 wurde über diesem SiC-Substrat 2 gebildet, und anschließend wurde eine hochreine 4H-SiC-Schicht vom n-Typ (Donordichte: 4 × 10¹⁵ cm^–3) in einer Dicke von etwa 24 μm gewachsen. Die n-Typ-Leitfähigkeit wurde kontrolliert durch Zugabe von Stickstoffgas während des Wachstums. SiC-Wafer, in denen die Dicke der Pufferschicht zwischen 0,1 und 22 μm variiert wurde, wurden hergestellt und für Vergleichszwecke wurde außerdem ein SiC-Wafer hergestellt, in dem eine hochreine aktive SiC-Schicht direkt auf ein Substrat gewachsen wurde, ohne eine Pufferschicht bereitzustellen. Derselbe CVD-Apparat, wie in Beispiel 1, wurde für das CVD-Wachstum verwendet.
Zuerst wurde Dampfphasenätzen mit HCl/H2-Gas bei 1.400°C durchgeführt, anschließend wurde die Temperatur auf 1.560°C erhöht, das Rohmaterialgas wurde eingeleitet und Wachstum gestartet. Die wichtigsten Wachstumsbedingungen sind hier unten angegeben.
Pufferschicht:

SiH₄-Fluss: 0,30 sccm
C₃H₈-Fluss: 0,20 sccm
N₂-Fluss: 9 × 10^–2 sccm
H₂-Fluss: 3,0 slm
Substrattemperatur: 1.560°C
Wachstumszeit: 3 bis 520 Minuten

Aktive Schicht:

SiH₄-Fluss: 0,50 sccm
C₃H₈-Fluss: 0,66 sccm
N₂-Fluss: 6 × 10^–3 sccm
H₂-Fluss: 3,0 slm
Substrattemperatur: 1.560°C
Wachstumszeit: 360 Minuten

5 ist ein Graph, der in Bezug auf die aktive Schicht 6 eines SiC-Wafers von 4H-SiC (03-38), der Pufferschichten mit verschiedenen Dicken aufweist, die Pufferschichtdickenabhängigkeit der Diffraktions-Peak-Halbwertsbreite (FWHM), bestimmt aus Röntgendiffraktions-Rocking-Kurvenmessung, zeigt. Fünf-Kristall-Röntgendiffraktion mittels Ge-Einkristall (400)-Diffraktion wurde für die Röntgendiffraktion verwendet, und die Kristallinität der Probe wurde aus dem Halbwertsbreitenwert des SiC {03-38}-Diffraktionspeaks (2θ = 47,4°) bestimmt. Der Halbwertsbreitenwert des Diffraktionspeaks, erhalten durch Messen eines 4H-SiC (03-88)-Substrats, war etwa 22 bis 28 arcsec und Bemittelt 25 arcsec. Dieser Mittelwert ist durch die gepunktete Linie in 5 angegeben.
Mit der aktiven SiC-Wafer-Schicht 6, in der eine hochreine SiC-Schicht vom n-Typ (24 μm) direkt auf einem Substrat ohne die Verwendung einer Pufferschicht gewachsen wurde, war der Halbwertsbreitenwert der Röntgen-Rocking-Kurve 28 arcsec, was schlechter ist als der des SiC-Substrats 2 (gekennzeichnet durch das schwarze Quadrat in 5). Diese Situation wird verbessert durch den Einbau einer n-Typ-Pufferschicht. Wenn insbesondere die Pufferschichtdicke 0,1 μm ist, wurde eine Halbwertsbreite (26 arcsec) erhalten, die etwas schlechter war als die des Halbwertsbreitenwertes des Substrates (25 arcsec), aber wenn die Dicke der Pufferschicht wenigstens 0,3 μm war, war die Halbwertsbreite schmaler als die des Substrates, was darauf hindeutet, dass die Kristallinität durch epitaxiales Wachstum verbessert wurde.
Wenn insbesondere die Dicke der Pufferschicht etwa 1,2 μm oder mehr war, war die Halbwertsbreite etwa konstant bei 16 arcsec. Wenn die Versetzungsdichte auf der {03-38}-Ebene durch geschmolzenes KOH-Ätzen bewertet wurde, wurde gefunden, dass sie 3 × 10⁴ cm^–2 mit dem Substrat betrug, 3 × 10⁴ cm^–2 mit einer aktiven Schicht, gewachsen ohne eine Pufferschicht, und von 1 × 10³ cm^–2 bis 4 × 10³ cm^–2 mit einer aktiven Schicht, die mit einer Pufferschicht von wenigstens 2 μm ausgestattet war, was deutlich den Effekt der Pufferschicht zeigt.
Es wird angenommen, dass der Grund dafür, dass die Pufferschicht in der Herstellung einer epitaxialen SiC-Wachstumsschicht von hoher Qualität so effektiv ist, darin besteht, dass die Pufferschicht die Spannung reduziert, die von Gitterfehlanpassung, die zwischen dem SiC-Substrat, dotiert mit einer hohen Verunreinigungskonzentration, und der hochreinen aktiven SiC-Schicht, dotiert in nur einer geringen Konzentration, herrührt.
Mit SiC-Kristallen, die eine Verunreinigung in einer Konzentration von etwa 10¹⁸ cm^–3 oder höher enthalten, verringert oder erhöht sich die Gitterkonstante der SiC-Kristalle im allgemeinen gemäß dem Typ der verwendeten Verunreinigung. Ferner ist die proportionale Erhöhung oder Verringerung der Gitterkonstante größer hinsichtlich einer {03-38}-Ebene als hinsichtlich einer {0001}-Ebene. Wenn epitaxiales Wachstum auf einem 4H-SiC {03-38}-Substrat durchgeführt wird, ist es daher wirkungsvoll, die Gitterspannung, die von Gitterfehlanpassung herrührt, zu reduzieren durch die Bereitstellung einer SiC-Pufferschicht mit einer Verunreinigungsdichte, die zwischen den Verunreinigungsdichtewerten für das Substrat und der aktiven Schicht, die auf dem Substrat für den Zweck der Herstellung einer Vorrichtung gebildet ist, liegt.
Bei der Herstellung eines vertikalen Leistungsgerätes wird gewöhnlich ein Substrat, das mit einer Verunreinigung (Donor oder Akzeptor) in einer hohen Konzentration dotiert wurde, verwendet, um den Widerstand des Substrats zu verringern, so dass es am besten ist, eine SiC-Pufferschicht bereitzustellen, die mit einer Verunreinigungsdichte dotiert wurde, die niedriger ist als die des Substrats, aber höher als die der aktiven Schicht. Stickstoff (N) dotiertes n-Typ-SiC wurde in dem obigen Beispiel verwendet, aber es wurde gefunden, dass die Pufferschicht denselben Effekt in Experimenten zeigt, in denen Phosphor (P) dotiertes n-Typ-SiC und Aluminium (Al) und Bor (B) dotiertes p-Typ-SiC verwendet wurden.
Wie oben erwähnt, ist die Dichte der Verunreinigung, die in der Pufferschicht 4 enthalten ist, bevorzugt mindestens 2 × 10¹⁵ cm^–3 und nicht mehr als 3 × 10¹⁹ cm^–3, aber Spannung, die von Gitterfehlanpassung aufgrund eines Unterschiedes in den Verunreinigungdichten herrührt, kann weiter unterdrückt werden durch Reduzierung der Verunreinigungsdichte in der Pufferschicht 4 von der Grenzfläche mit dem SiC-Substrat 2 in Richtung der Grenzfläche mit der aktiven SiC-Schicht 6.
[BEISPIEL 3]
In diesem Beispiel wurde eine Hochspannungswiderstandsdiode mit der Struktur, die in der Seitenansicht von 6 gezeigt ist, hergestellt unter Verwendung von SiC-Wafern, hergestellt unter Verwendung eines 4H-SiC {03-38}-Substrats und eines (0001)-8°-Off-Substrats. Diese SiC-Substrate 2 wurden hergestellt durch Aufwachsen eines Ingots durch modifiziertes Rayleigh-Verfahren auf 4H-SiC (000-1)-Impfkristallen, Schneiden dieses Ingots bei einem Winkel von 54,7° in der Wachstumsrichtung und dann Hochglanzpolieren des Schnittes. Die Substrate waren beide vom n-Typ, die effektive Donordichte, bestimmt aus den Kapazitäts-Spannungs-Charakteristiken einer Schottky-Sperrschicht, war 6 × 10¹⁸ cm^–3 bis 7 × 10¹⁸ cm^–3, und die Dicke war etwa 330 bis 340 μm. Eine Stickstoff-dotierte 4H-SiC-Schicht vom n-Typ wurde epitaxial durch CVD auf diese SiC-Substrate 2 gewachsen.
Genauso wie in Beispiel 2 wurde die Pufferschicht 4 in einer Gesamtdicke von etwa 1,5 μm gebildet mit etwa 0,3 μm für jede Schicht, während die Donordichte stufenweise variiert wurde von 3 × 10¹⁸ cm^–3 bis 1 × 10¹⁶ cm^–3, anschließend wurde eine hochreine 4H-SiC-Schicht vom n-Typ, die aktive Schicht 6, gebildet. Die Donordichte der aktiven Schicht war 6 × 10¹⁵ cm^–3 und Dicke war 16 μm.
Die ähnliche Pufferschicht und aktive Schicht wurden auf das 4H-SiC (0001)-8°-Off-Substrat gewachsen, um einen SiC-Wafer herzustellen. Die wichtigsten Wachstumseigenschaften sind hier unten angegeben. Da die Verunreinigungseinbaueffizienz des Stickstoffs oder einer anderen Dotierungssubstanz von der SiC-Kristallebenenorientierung abhängt, wenn eine Vorrichtung hergestellt wird, muss der Rohmaterialgasfluss und die Dotierungsrohmaterialzuführmenge während des CVD-Wachstums gemäß der Kristallebenenorientierung, die verwendet wird, eingestellt werden.
Pufferschicht:

SiH₄-Fluss: 0,30 sccm
C₃H₈-Fluss: 0,20 sccm
N₂-Fluss: 2 × 10^–3 bis 0,5 sccm
H₂-Fluss: 3,0 slm
Substrattemperatur: 1.520°C
Wachstumszeit: 60 Minuten

Aktive Schicht:

SiH₄-Fluss: 0,50 sccm
C₃H₈-Fluss: 0,50 sccm
N₂-Fluss: 1 × 10^–3 bis 4 × 10^–3 sccm
H₂-Fluss: 3,0 slm
Substrattemperatur: 1.520°C
Wachstumszeit: 240 Minuten

Außerdem wurden eine Schottky-Elektrode 12 und eine ohmsche Elektrode 14 auf jedem SiC-Wafer, hergestellt unter Verwendung des 4H-SiC (0-33-8)-Substrats und eines (0001)-8°-Off-Substrats gebildet. Die Schottky-Elektrode 12 wurde gebildet auf der Oberseite der aktiven Schicht, während die ohmsche Elektrode 14 auf der Unterseite des SiC-Substrats 2 gebildet wurde. Titan (Ti: 180 nm) wurde verwendet für die Schottky-Elektrode 12, während Nickel (Ni: 200 nm) das wärmebehandelt für 20 Minuten bei 1.000°C worden war, für die ohmsche Elektrode 14 verwendet wurde. Die Schottky-Elektrode 12 war kreisförmig und ihr Durchmesser variierte zwischen 100 μm und 3 mm.
Ein Hochwiderstand-p-Typ-Bereich (Schutzring) 16 wurde durch Implantieren von Bor (B)-Ionen gebildet, um Feldbündelung am Ende der Schottky-Elektrode 12 zu reduzieren, wodurch eine Schottky-Diode hergestellt wurde. Die Borionen wurden in vier Schritten implantiert, umfassend 120 keV, 80 keV, 50 keV und 30 keV mit einer Gesamtdosis von 3 × 10¹³ cm^–2.
Die Breite des p-Typbereiches 16, wo der Schutzring gebildet wurde, war 100 μm, und die Breite des Anteils, wo dieser p-Typbereich 16 die Schottky-Elektrode 12 überlappte, war 10 μm. Die Ionenimplantation wurde bei Raumtemperatur durchgeführt, und die Wärmebehandlung (Tempern) für implantierte Ionenaktivierung wurde durchgeführt für 30 Minuten bei 1.550°C in einer Argongasatmosphäre. Fotolithografie wurde verwendet, um ein Muster auf das Elektrodenmetall und die ausgewählte Ionenimplantationsmaske aufzubringen.
7 ist ein Graph der typischen Stromdichte-Spannungs-Charakteristiken der oben hergestellten Schottky-Diode. Diese Diode wurde hergestellt aus einem SiC-Wafer mit einer Pufferschicht, bereitgestellt über einem 4H-SiC (0-33-8)-Substrat, und der Elektrodendurchmesser war 500 μm. Mit Umkehrcharakteristiken wurde ein Spannungswiderstand von 2.200 V erzielt, und der Kriechstrom war, wenn –1.000 V angelegt wurden, nur 3 × 10^–6 A/cm². Mit Durchlasscharakteristiken war die ON-Spannung (Spannungsabfall bei einer Stromdichte von 100 A/cm²) 1,2 V und der ON-Widerstand war 4 × 10^–3 Ω/cm², was beides extrem gut ist. Ähnliche Diodencharakteristiken wurden erzielt mit dem 4H-SiC (0001)-8°-Off-Substrat, wenn die Diode eine kleine Elektrodenoberfläche von 300 μm oder weniger besitzt, aber ein großer Unterschied wurde beobachtet zwischen den beiden, wenn die Diode eine große Elektrodenoberfläche hatte.
8 ist ein Graph der Elektrodenoberfläche, abhängig von dem Spannungswiderstand (Mittelwert) für eine Schottky-Diode, hergestellt unter Verwendung von SiC-Wafern, in denen die aktive Schicht über 2 Typen an SiC-Substraten gewachsen wurde: ein 4H-SiC (0-33-8)-Substrat und ein 4H-SiC (0001)-8°- Off-Substrat. Wenigstens 12 Dioden wurden gemessen für jede Elektrodenoberfläche, um den mittleren Spannungswiderstand zu bestimmen. Mit einer Schottky-Diode, hergestellt unter Verwendung einer Schicht, gewachsen auf einem 4H-SiC (0001)-8°-Off-Substrat, gab es einen scharfen Abfall des Spannungswiderstandes, wenn die Elektrodenoberfläche 5 × 10^–3 cm² bis 1 × 10^–2 cm² überschritt.
Im Gegensatz dazu wurde, wenn eine epitaxiale Wachstumsschicht hergestellt wurde durch Bereitstellen einer Pufferschicht über einem 4H-SiC (0-33-8)-Substrat, hoher Spannungswiderstand beibehalten, sogar bei einer Elektrodenoberfläche von etwa 1 × 10^–2 cm², und sogar bei 7 × 10^–2 cm² wurde Spannungswiderstand von mindestens 1.700 V erhalten bei einer Ausbeute von mindestens 40 %. Wenn wir nicht nur den Spannungswiderstand vergleichen, sondern auch die mittlere Kriechstromdichte, wenn –1.000 V angelegt werden unter Verwendung einer Diode mit einem Elektrodendurchmesser von 500 μm, sehen wir, dass dieser Mittelwert 8 × 10^–5 A/cm² betrug mit einer Diode, hergestellt auf einem 4H-SiC (0001)-8°-Off-Substrat, wohingegen er mit 9 × 10^–6 A/cm² für eine Diode auf der (0-33-8)-Ebene extrem niedrig war.
Es wird angenommen, dass durch die Verwendung der 4H-SiC (0-33-8)-Ebene die Anzahl an Mikroröhrchen und Schraubenversetzungen, die vom SiC-Substrat zur aktiven Schicht hindurch verlaufen, reduziert wird, und die Anwendung einer Pufferschicht SiC-Kristalle mit hoher Qualität ergibt. Darüber hinaus ermöglicht die Verwendung der 4H-SiC (0-33-8)-Ebene bessere Ebenheit der Wachstumsoberfläche und hat auch den Effekt der Reduzierung der Feldbündelung an der Schottky-Elektrode/SiC-Grenzfläche.
Eine Schottky-Diode mit derselben hohen Leistung wurde erhalten unter Verwendung der (03-038)-Ebene. Obwohl dieses Beispiel die Herstellung einer Schottky-Diode beinhaltet, ist die Verwendung eines 4H-SiC {03-38}-Substrats auch mit einer Pindiode, eines pnpn- oder npnp-Thyristors oder einer pn-Anschlussdiode, gebildet durch Ionenimplantation oder epitaxiales Wachstum, wirksam.
[BEISPIEL 4]
Mit diesem Beispiel wurde ein n-Kanalumkehr-MOSFET 20 mit der Struktur, die in der Seitenansicht von 9 gezeigt ist, hergestellt unter Verwendung von SiC-Wafern, gebildet unter Verwendung eines 4H-SiC {03-38}-Substrats und eines (0001)-8°-Off-Substrats. Die SiC-Substrate 2 umfassten ein 4H-SiC (03-38)-Substrat, 4H-SiC (0-33-8)-Substrat und ein 4H-SiC (0001)-8°-Off-Substrat, hergestellt durch Wachsen eines Ingots durch ein modifiziertes Rayleigh-Verfahren, Schneiden dieses Ingots und dann Hochglanzpolieren des Schnittes.
Die SiC-Substrate 2 waren alle vom p-Typ, die effektive Akzeptordichte, bestimmt aus den Kapazitäts-Spannungs-Charakteristiken einer Schottky'schen Sperrschicht, war 2 × 10¹⁸ cm^–3 bis 5 × 10¹⁸ cm^–3, und die Dicke war 320 bis 340 μm. Die bordotierte p-Typ SiC-Schicht war epitaxial aufgewachsen durch CVD auf diese SiC-Substrate 2.
Zuerst wurde die Pufferschicht 4 gebildet mit einer Gesamtdicke von 1,6 μm mit etwa 0,4 μm für jede Schicht, während die Akzeptordichte stufenweise variiert wurde von 8 × 10¹⁷ cm^–3 bis 1 × 10¹⁶ cm^–3, anschließend wurde eine hochreine p-Typ-SiC-Schicht, die aktive Schicht 6, gebildet. Die Akzeptordichte der aktiven Schicht 6 war 5 × 10¹⁵ cm^–3 und die Dicke war 5 μm. Die wichtigsten Wachstumsbedingungen sind hier unten angegeben.
Pufferschicht:

SiH₄-Fluss: 0,30 sccm
C₃H₈-Fluss: 0,20 sccm
N₂-Fluss: 8 × 10^–5 bis 7 × 10^–3 sccm
H₂-Fluss: 3,0 slm
Substrattemperatur: 1.500°C
Wachstumszeit: 70 Minuten

Aktive Schicht:

SiH₄-Fluss: 0,48 sccm
C₃H₈-Fluss: 0,64 sccm
N₂-Fluss: 4 × 10^–6 bis 9 × 10^–6 sccm
H₂-Fluss: 3,0 slm
Substrattemperatur: 1.500°C
Wachstumszeit: 120 Minuten

Um die Source- und Drain-Bereiche zu bilden, wurden die oben hergestellten SiC-Wafer dann Stickstoff (N)-Ionenimplantation unterworfen, um Niedrigwiderstand-n-Typ-Bereiche 22 und 24 zu bilden. Die Stickstoffionen wurden implantiert in vier Schritten, umfassend 140 keV, 80 keV, 50 keV und 25 keV, mit einer Gesamtdosis von 8 × 10¹⁴ cm^–2.
Ionenimplantation wurde durchgeführt bei Raumtemperatur und die Wärmebehandlung für implantierte Ionenimplantierung wurde durchgeführt für 30 Minuten bei 1.550°C in einer Argongasatmosphäre. Eine Isolierschicht 26 (Gate-Oxidfilm) wurde dann über dem SiC-Wafer 1 durch Trockenoxidation gebildet. Wenn das SiC (0001)-Off-Substrat verwendet wurde, umfassten die Oxidationsbedingungen 3 Stunden bei 1.150°C, aber mit der SiC {03-38}-Probe nur 1 Stunde bei 1.150°C. Die Dicke der Isolierschicht 26 war 35 bis 46 nm.
Als nächstens wurden eine Source-Elektrode 28 und eine Drain-Elektrode 30 auf den n-Typ-Bereichen 22 bzw. 24 gebildet. Aluminium/Titan (250 nm Al, 30 nm Ti) wurden für die Source-Elektrode 28 und Drain-Elektrode 30 verwendet, und diese wurden für 60 Minuten bei 800°C wärmebehandelt. Eine Aluminium-Gate-Elektrode 32 (200 nm dick) wurde über der Isolierschicht 26 gebildet, anschließend wurde eine Wärmebehandlung durchgeführt für 10 Minuten bei 450°C in Formiergas (H₂/N₂). Fotolithografie wurde verwendet, um das Elektrodenmetall und die selektive Ionenimplantationsmaske mit einem Muster zu versehen.
Die Kanallänge des MOSFET 20 war 30 μm, und die Kanalbreite war 200 μm. Als Richtung für den Stromablauffluss, wenn ein MOSFET auf einem 4H-SiC (0001)-8°-Off-Substrat hergestellt wurde, wurde die Kristallebenenorientierung berücksichtigt, und der Ablaufstrom wurde so eingestellt, dass er in der <11-20>-Richtung oder in <1-100>-Richtung floss. Wenn MOSFET hergestellt wurde auf einer 4H-SiC {03-38}-Ebene, wurde der Ablauf des Stroms so eingestellt, dass er in der <11-20>-Richtung oder in <03-316>-Richtung floss. Die Anisotropie der Kanalmobilität wurde ebenfalls untersucht.
10 ist ein Graph der typischen Drain-Charakteristiken des oben hergestellten MOSFET. Diese sind die Charakteristiken eines MOSFET mit einer aktiven Schicht, gewachsen über einem 4H-SiC (03-38)-Substrat, in dem der Kanal parallel zur <11-20>-Achse verläuft. Ein linearer Bereich und ein gesättigter Bereich können klar beobachtet werden, und dieser MOSFET arbeitet gut als ein normal-off MOSFET, der sich abschaltet bei einer Nullsperrvorspannung. FET-Operation wurde bestätigt für alle MOSFETs, in denen andere Proben verwendet wurden, aber Unterschiede wurden in der Kanalmobilität oder Schwellenspannung beobachtet.
11 zeigt die Mittelwerte für effektive Kanalmobilität, bestimmt aus der linearen Region für jeden MOSFET. Kanalmobilität wurde gemessen durch Bewerten von mindestens sechs MOSFETs für jede Probe und Ermitteln des Mittelwertes daraus. Wie in 11 gesehen werden kann, war die Kanalmobilität deutlich größer bei allen MOSFETs, hergestellt auf dem 4H-SiC (03-38)-Substrat und dem 4H-SiC (0-33-8)-Substrat, als mit den MOSFETs, hergestellt auf dem 4H-SiC (0001)-8°-Off-Substrat.
Z.B., wenn wir Kanalmobilität in der <11-20>-Richtung vergleichen, sehen wird, dass sie 4,8 cm²/Vs ist mit einem MOSFET, hergestellt auf einem (0001)-8°-off-Substrat, wohingegen sie 93 cm²/Vs ist mit dem (03-38)-Substrat und 96 cm²/Vs mit dem (0-33-8)-Substrat, was beides extrem hohe Kanalmobilitätswerte sind.
Die Gründe dafür scheinen darin zu liegen, dass Oberflächenrauigkeit, hervorgerufen durch Stufenbündelung, reduziert ist durch die aktive Schicht 6 auf dem {03-38}-Substrat, was zu einer extrem flachen MOS-Oberfläche führt, und Streuung, was ansonsten durch Oberflächenrauigkeit verursacht würde, ist umgekehrt reduziert. Ferner offenbart ein Vergleich eines (0001)-Substrats mit einem {03-38}-Substrat, dass es weniger SiC-Bindungen pro Oberflächeneinheit in der {03-38}-Ebene gibt, so dass die Grenzflächenniveaudichte, gebildet an der MOS-Grenzflächen, wenn ein Oxidfilm hergestellt wird, niedriger in der {03-38}-Ebene ist. Aus 11 kann auch entnommen werden, dass die Anisotropie in der Kanalmobilität niedrig ist.
Die obigen Ergebnisse zeigen, dass Kanalmobilität hoch und Anisotropie niedrig sein wird mit einem MOSFET, hergestellt auf einem 4H-SiC {03-38}-Substrat, so dass die Verwendung dieses Substrats effektiv ist bei der Herstellung Hochleistungs-MOSFETs, IGBTs (Insulated Gate Bipolar Transistors), MOS-Gate-Thyristors, usw.
Die Isolierschicht 26, die für eine Gate-Elektrode verwendet wird, wird gebildet durch thermische Oxidation, aber die Verwendung von 4H-SiC {03-38} ist ebenfalls effektiv, wenn ein SiO₂-Film durch CVD abgeschieden wird. Außerdem wurde ein Umkehr-MOSFET hier hergestellt, um die Charakteristiken an der MOS-Grenzfläche zu untersuchen, aber da gute Oxidfilm/SiC-Grenzflächeneigenschaften erhalten werden, wenn 4H-SiC {03-38} verwendet wird, kann dies auch auf die Herstellung anderer Vorrichtungen angewendet werden. Wenn z.B. thermische Oxidation oder chemische Dampfabscheidung verwendet wird, um einen Oberflächenschutzfilm für eine SiC-Halbleitervorrichtung, in der die erste Schicht ein Oxidfilm ist, zu bilden, werden die resultierenden Grenzflächeneigenschaften extrem stabil und die Trägerbildungsrate an der Grenzfläche niedrig.
INDUSTRIELLE ANWENDBARKEIT
Wie oben beschrieben, können der SiC-Wafer, die SiC-Halbleitervorrichtung und das Verfahren zur Herstellung des SiC-Wafers, betreffend die vorliegende Erfindung, praktisch als ein SiC-Wafer usw. angewendet werden, bei dem es wenig Anisotropie in Elektronenmobilität im Fall der Verwendung als eine Halbleitervorrichtung gibt, und es gibt wenig Spannung, hervorgerufen durch Gitterfehlanpassung zwischen dem SiC-Substrat und der epitaxialen SiC-Wachstumsschicht.
Spezieller reduziert sich bei Verwendung eines SiC-Substrats, dessen Kristallebenenorientierung im wesentlichen {03-38} ist, die Anzahl an Mikroröhrchen und Schraubenversetzungen, die bis zur Oberfläche verlaufen und dort vorliegen, und reduziert außerdem das Auftreten von Stapelfehlern und ihr Auftreten auf der Oberfläche. Ferner erniedrigt die Verwendung eines 4H-Polytyp-Substrats die Anisotropie von Elektronenmobilität in der aktiven Schicht, die über dem SiC-Wafer gewachsen ist. Weil eine Pufferschicht, zusammengesetzt aus SiC, über dem SiC-Substrat gebildet ist, ist es, wenn eine aktive SiC-Schicht auf dem Wafer gewachsen ist, möglich, das Auftreten von Spannungen der aktiven SiC-Schicht als Folge von Gitterfehlanpassung zwischen dem SiC-Substrat und der aktiven SiC-Schicht zu verhindern.
Die Verwendung des oben erwähnten SiC-Wafers ermöglich es, viele verschiedene Typen an SiC-Halbleitervorrichtungen herzustellen, wie Leistungsgeräte mit extrem hoher Leistung, hoher Effizienz und hohem Spannungswiderstand, Hochfrequenz-Leistungsgeräte und Hochtemperatur-Geräte.

Claims

SiC-Wafer, umfassend: ein 4H Polytyp SiC-Substrat, worin die Kristallebenenorientierung im wesentlichen {03-38} ist; eine Pufferschicht bestehend aus SiC, gebildet durch chemische Gasphasenabscheidung über das SiC-Substrat; und eine aktive Schicht bestehend aus SiC, gebildet durch chemische Gasphasenabscheidung über die Pufferschicht; und worin die Dicke der Pufferschicht mindestens 0,1 μm aber nicht mehr als 15 μm beträgt.
SiC-Wafer gemäß Anspruch 1, worin die Pufferschicht mindestens eine Verunreinigung ausgewählt aus Stickstoff, Phosphor, Aluminium und Bor enthält, und die Dichte der Verunreinigung in der Pufferschicht mindestens 2 × 10¹⁵ cm^–3 aber nicht mehr als 3 × 10¹⁹ cm^–3 beträgt.
SiC-Wafer gemäß Anspruch 2, worin die Dichte der Verunreinigung in der Pufferschicht geringer als die Dichte der Verunreinigung in dem SiC-Substrat ist.
SiC-Wafer gemäß Anspruch 2, worin die Dichte der Verunreinigung in der Pufferschicht von der Grenzfläche mit dem SiC-Substrat zu der Grenzfläche mit der aktiven Schicht bestehend aus SiC abnimmt.
SiC-Wafer gemäß Anspruch 1, worin die Dicke der Pufferschicht mindestens 0,3 μm aber nicht mehr als 15 μm beträgt.
SiC-Halbleitervorrichtung, umfassend den SiC-Wafer gemäß einem der Ansprüche 1 bis 5.
SiC-Halbleitervorrichtung gemäß Anspruch 6, worin eine Metallschicht auf der Oberfläche der aktiven Schicht bestehend aus SiC bereitgestellt ist, und eine Schottky-Barriere durch die aktive Schicht und die Metallschicht gebildet wird.
SiC-Halbleitervorrichtung gemäß Anspruch 6 mit einer pn-Sperrschicht gebildet durch epitaxiales Wachstum oder Ionenimplantation.
SiC-Halbleitervorrichtung gemäß Anspruch 6 mit einem Oxidfilm gebildet durch thermische Oxidation oder chemische Gasphasenabscheidung als Basisisolationsfilm.
SiC-Halbleitervorrichtung gemäß Anspruch 6 mit einem Oxidfilm gebildet durch thermische Oxidation oder chemische Gasphasenabscheidung als Teil einer Oberflächenschutzfilms.
Verfahren zur Herstellung eines SiC-Wafers, worin eine Pufferschicht bestehend aus SiC durch chemische Gasphasenabscheidung über einem 4H Polytyp SiC-Substrat gewachsen wird, worin die Kristallebenenorientierung im wesentlichen {03-38} ist; und eine aktive Schicht bestehend aus SiC ferner durch Gasphasenabscheidung über die Pufferschicht gewachsen wird; und worin die Dicke der Pufferschicht mindestens 0,1 μm aber nicht mehr als 15 μm ist.
Verfahren zur Herstellung eines SiC-Wafers gemäß Anspruch 11, worin die Dicke der Pufferschicht mindestens 0,3 μm aber nicht mehr als 15 μm ist.