DE2832153C2 - Verfahren zur Herstellung von Halbleitervorrichtungen - Google Patents

Verfahren zur Herstellung von Halbleitervorrichtungen

Info

Publication number
DE2832153C2
DE2832153C2 DE2832153A DE2832153A DE2832153C2 DE 2832153 C2 DE2832153 C2 DE 2832153C2 DE 2832153 A DE2832153 A DE 2832153A DE 2832153 A DE2832153 A DE 2832153A DE 2832153 C2 DE2832153 C2 DE 2832153C2
Authority
DE
Germany
Prior art keywords
layer
temperature
single crystal
silicon
diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2832153A
Other languages
English (en)
Other versions
DE2832153A1 (de
Inventor
Kenji Miyata
Takuzo Hitachi Ibaraki Orgawa
Takaya Katsuta Ibaraki Suzuki
Mitsuru Hitachi Ibaraki Ura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2832153A1 publication Critical patent/DE2832153A1/de
Application granted granted Critical
Publication of DE2832153C2 publication Critical patent/DE2832153C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/983—Zener diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Thyristors (AREA)

Description

35
Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleitervorrichtungen der im Oberbegriff des Patentanspruchs 1 angegebenen Gattung.
Derartige Verfahren dienen insbesondere zur Ausbildung von pn-Übergängen, etwa für Zener-Dioden durch Diffusion.
Aus der US-Palentschrift 34 60 007 ist ein Verfahren der oben bezeichneten Gattung bekannt, bei dem ein Halbleitersubstrat in einen Ofen eingesetzt und dieser auf eine Temperatur von 580 bis 7000C aufgeheizt wird. Während des Aufheizens wird der Ofen mit einem inerten Trägergas, etwa Stickstoff, gespült. Bei Erreichen der genannten Temperatur wird ein Gasgemisch eingeleitet, das eine bei dieser Temperatur zerfallende Halbleiterverbindung, etwa Silan, sowie Störstoffe enthält. Die Halbleiterverbindung zerfällt daher sofort bei Einleitung in den Ofen und Kontaktierung des Substrats.
Von den Erfindern durchgeführte Versuche haben gezeigt, daß bei dem bekannten Verfahren infolge des sofortigen Zerfalls der Halbleiterverbindung an der Substratoberfläche nicht die gewünschte polykristalline Siliziumschicht, sondern zunächst eine dünne monokristalline Halbleiterschicht in einer Dicke bis zu mehreren hundert nm aufwächst, wobei die Schichtdicke durch eine Reihe von Faktoren wie Orientierung, Reinheit und Polierzustand der Oberfläche beeinflußt wird. Da diese in ihrer Dicke nicht kontrollierte aufgewachsene Einkristallschicht wie ein Teil der erwünschten, durch Diffusion im Substrat ausgebildeten Einkristallschicht des gleichen Leitungstyps wirkt, ergibt sich der Nachteil, daß die Störstoffmenge und die Tiefe dieser Diffusionsschicht nicht genau steuerbar sind. Daraus resultiert die weitere Schwierigkeit, daß sich der pn-übergang in der Halbleitervorrichtung nur mit verhältnismäßig wenig ausgeprägter Stufencharakteristik erzeugen läßt, was insbesondere bei Zener-Dioden von Nachteil ist
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung von Halbleitervorrichtungen der eingangs bezeichneten Gattung anzugeben, bei dem sich die Dicke der Diffusionsschicht und die Menge der Störstoffe exakt steuern lassen.
Erfindungsgemäß wird diese Aufgabe durch die im Kennzeichenteil des Patentanspruchs 1 angegebenen Merkmale gelöst Danach wird die bei einer bestimmten Temperatur zerfallende Halbleiterverbindung bereits in den Ofen eingeleitet und mit dem Substrat in Berührung gebracht, bevor die Zerlegungstemperatur der Halbleiterverbindung erreicht ist Dadurch wird das schwer kontrollierbare sofortige Aufwachsen einer monokristallinen Schicht auf der Oberfläche des Substrats verhindert Vielmehr bildet sich bereits im anfänglichen Stadium des Wachstums sofort die polykristalline Halbleiterschicht aus. Die weiterhin vorhandene dünne Einkristallschicht wird erst im Laufe des Verfahrens durch Diffusion von Störstoffen aus der polykristallinen Halbleiterschicht in das Substrat erzeugt, wobei die Diffusionsbedingungen und damit die Störstoffkonzentration und die Diffusionstiefe durch Temperatur auf Dauer der Behandlung genau gesteuert werden können.
Das ^rfindungsgemäße Verfahren wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher erläutert. In der Zeichnung zeigen
F i g. 1 bis 3 Schnittdarstellungen durch verschiedene, nach dem hier beschriebenen Verfahren hergestellte Zener-Dioden, und
Fig.4 einen Schnitt durch einen nach dem hier beschriebenen Verfahren hergestellten Thyristor.
Beispiel 1
Dieses Beispiel bezieht sich auf die Herstellung einer Zener-Diode mit vergleichsweise niedriger Durchbruchsspannung.
Gemäß F i g. 1, die die Diode dieses Beispiels darstellt, ist eine n-Silizium-Einkristallschicht 12 kontinuierlich auf einem η + -Silizium-Finkristallsubstrat niedrigen spezifischen Widerstands ausgebildet. Eine p-Einkristalldiffusionsschicht 13, die mit der n-Einkrislallschicht 12 einen pn-Übergäng bildet, ist auf der n-Einkristallschicht 12 ausgebildet und auf dieser Diffusionsschicht 13 eine polykristalline p-Siliziumschicht 14, die als Diffusionsquelle für die p-Diffusionsschicht 13 wirkt. Auf der η+ -Einkristallschicht und der freiliegenden Hauptfläche der polykristallinen p-Schicht 14 ist ein Paar von Elektroden 15 und 16 ausgebildet.
Diese Zener-Diode wird nach den folgenden Verfahrensschritten hergestellt.
Eine Siliziumeinkristallscheibe des η-Typs mit einem spezifischen Widerstand, der unter 0,01 Ohm-cm liegt und einer Dicke von 0,25 mm wird als Substrat 11 gewählt und eine Silizium-Einkristallschicht 12 des n-Typs, die eine Dicke von 5 μίτι und einen spezifischen Widerstand von 0,02 Ohm-cm hat, durch epitaxiales Ziehen auf einer Hauptfläche des Substrats 11 ausgebildet. Diese Scheibe wird in einem Gasphasenzieh-Reaktionsofen angeordnet. Der Oberflächenbereich der epitaxialen n-Schicht 12 wird durch Gasphasenätzen über eine Tiefe von ungefähr 0,2 μΐη gleichförmig abgetragen, um eine
reine Oberfläche auszubilden. Nach dem Gasphasenätzen wird die Scheibe auf einer Temperatur von 673 K. (4000C) gehalten, die niedriger als die kritische Temperatur ist, die für die Abscheidung einer amorphen oder polykristallinen Siliziumschicht 14 des p-Typs aus der Gasphase notwendig ist. Nachfolgend wird Wasserstoff in den Reaktionsofen mit einer Spebegeschwindigkeit von 30 I/min eingeführt und gleichzeitig werden Trichlorsilan, SiHCU als Ausgangssubstanz für Silizium und Diboran, B2H6, als Dotierungsgas in den Wasserstoff in eine/ Menge von 1,0 Molprozent bzw. von 2.1 O^ Molprozent eingemischt Das Aufheizen der Scheibe wird begonnen, während die obigen Speisegeschwindigkeiten der Gase aufrechterhalten wird, und die Temperatur der Scheibe wird auf 1 173 K (9000C) angehoben und diese Temperatur beibehalten. Die Reaktion wird durchgeführt, bis eine poiykristalline Siliziumschicht 14 des p-Typs auf der Oberfläche der n-Einkristallschicht 12 in einer Dicke von ungefähr 10 μηι abgeschieden ist. Dann wird das Beimengen von Trichlorsilan, SiHCIi und Diboran, BjHö, gestoppt und gleichzeitig damit auch das Heizen des Reaktionsofens. Auf diese Weise wird die Scheibe gekühlt, während Wasserstoff alleine strömt Wenn die Temperatur im Reaktionsofen auf unter 373 K(100°C) abgesunken ist, wird die Scheibe herausgenommen und ein Paar von Elektroden 15 und 16 aus beispielsweise Aluminium auf den beiden Oberflächen der Scheibe ausgebildet. Die Scheibe wird zur Erzielung einer bestimmten Größe einer Pelletierungsbehandlung und danach einer Oberflächenstabilisierungsbehandlung sowie einem Zusammenbauvorgang aur Gewinnung einer Zener-Diode unterworfen.
Da eine polykristalline Siliziumschicht 14 direkt auf der Oberfläche der Scheibe ausgebildet werden kann, lassen sich bei dieser Ausführungsform die Dicke einer Diffusionsschicht 13, die unter Verwendung dieser polykristallinen Schicht als Diffusionsquelle ausgebildet ist, und die Konzenirationsverteilung von Fremdstoffen direkt durch Temperatur und Zeit des oben erwähnten Ziehens der polykristallinen Schicht steuern. Dementsprechend läßt sich eine Zener-Diode mit stark verminderten Abweichungen hinsichtlich der Durchbruchseigenschaften herstellen.
Bei einer Zener-Diode ist ein pn-Übergang mit guter Stufencharakteristik zur Erzielung eines guten Zener-Durchbruchs notwendig. Da bei dieser Ausführungsform eine direkt auf einer Einkristallscheibe abgeschiedene polykristallin Siliziumschicht mit einem Leitungstyp, der demjenigen der Scheibe entgegengesetzt ist, als Diffusionsquelle verwendet wird, ist hier die Diffusionsgeschwindigkeit von Fremdstoffen entgegengesetzten Leitungstyps in die Scheibe viel höher als bei einem Verfahren, bei welchem eine Silizium-Einkristallschicht, die im wesentlichen im Anfangsstadium des Ziehens einer polykristallinen Schicht ausgebildet ist und einen Leitungstyp entgegengesetzt zu demjenigen der Scheibe hat, als Diffusionsquelle verwendet wird. Dementsprechend ist es bei der vorliegenden Ausführungsform möglich, eine Zener-Diode zu erhalten, die einen ausreichend großen Konzentrationsgradienten von Fremdstoffen aufweist.
Beispiel 2
Dieses Beispiel bezieht sich auf die Herstellung einer Zener-Diode des Temperaturkompensationstyps.
Gemäß F i g. 2, die die Diode dieses Beispiels darstellt, ist eine Silizium-Einkristallschicht 12 kontinuierlich auf einer der Hauptflächen eines Siiizium-Einkristallsubstrats 11 des n+-Typs mit niedrigem spezifischen Widerstand ausgebildet
Eine erste Einkristalldiffusionsschicht 13 des p-Typs, die mit der n-Einkristallschicht 12 --inen ersten pn-übergang bildet, ist auf dieser Schicht 12 ausgebildet, während eine erste polykristalline Siüziumschicht 14 des p-Typs, die als Diffusionsquelle für die Diffusionsschichv 13 wirkt auf dieser p-Diffusionsschicht 13 ausgebildet ist Eine zweite Einkristalldiffusionsschicht 17 des p-Typs, die einen zweiten pn-Übergang mit dem Substrat 11 bildet, ist auf der anderen Hauptfläche des η+-Substrats 11 ausgebildet und eine zweite polykristalline Siliziumschicht 18 des p-Typs, die als Diffusionsquelle für die p-Diffusionsschicht 17 wirkt, ist auf dieser p-Diffusionaschicht 17 ausgebildet Ein Paar von Elektroden 16 und 15 ist auf den freiliegenden Hauptflächen der ersten und zweiten polykristallinen Siliziumschicht 14 bzw. 18 des p-Typs ausgebildet Wenn die zwei pn-Übergänge auf diese Weise in Reihe in entgegengesetzten Richtungen verbunden sind, kompensieren die Temperaturkoeffizienten der Durchbruchsspannungen beider Übergänge einander, so daß sich der Temperaturkoeffizient der Durchbruchsspannung der Diode als ganzer vermindern läßt. Da der Temperaturkoeffizient der Durchbruchsspannung des in Sperrichtung zu polenden pn-Übergangs stark durch die Durchbruchsspannung bei Raumtemperatur geändert wird, ist es in diesem Fall zur Erzielung einer solchen Diode mit niedrigem Temperaturkoeffizienten notwendig, die Abweichung der Durchbruchsspannung bei Raumtemperatur des in Sperrichtung vorzuspannenden pn-Übergangs zu vermindern.
Die Diode dieses Beispiels ist nach folgenden Verfahrensschritten hergestellt.
Eine n-Silizium-Einkristallscheibe mit einem spezifischen Widerstand unter 0,01 Ohm-cm und einer Dicke von 0,25 mm wird als Substrat 11 verwendet. Eine n-Silizium-Einkristallschicht 12 mit einer Dicke von 5 μηι und einem spezifischen Widerstand von 0,02 Ohm-cm wird durch epitaxiales Ziehen auf einer der Hauptflächen des Substrats 11 ausgebildet und die Scheibe in einem Gasphasenzieh-Reaktionsofen angeordnet. Nach dem bekannten Gasphasenätzen wird ein Oberflächenteil der n-Silizium-Einkristallschicht 12 gleichförmig über eine Dicke von ungefähr 0,2 μνη abgetragen, um eine saubere Halbleiteroberfläche freizulegen.
Nach dem Gasphasenätzen wird die Scheibe bei einer Temperatur von 673 K (4000C) gehalten, die niedriger als die Reaktionstemperatur für die Abscheidung der ersten polykristallinen Siliziumschicht 14 des p-Typs aus der Gasphase ist. Nachfolgend wird in den Reaktionsofen mit einer Strömungsgeschwindigkeit von 30 l/min Wasserstoff eingeleitet, und Trichlorsilan, SiHCb, als Ausgangssubstanz für Silizium und Diboran, B2H6, als
y} Dotierungsgas werden in den Wasserstoff in Mengen von 1,0 Molprozent bzw. 2.10-4 Molprozent eingemischt. Während obige Gasgeschwindigkeiten aufrechterhalten werden, wird das Aufheizen der Scheibe begonnen, um die Temperatur der Siliziumscheibe auf 1 173 K (900°C) anzuheben, und diese Temperatur wird beibehalten und die Reaktion fortgesetzt, bis eine erste polykristalline Siliziumschicht 14 des p-Typs mit einer Dicke von ungefähr ΙΟμπι auf der Oberfläche der n-Silizium-Einkrista'lschicht 12 abgeschieden ist.
Dann wird das Einmischen von Trichlorsilan, SiHCb, und Diboran 82H61 in Wasserstoff gestoppt und gleichzeitig damit auch das Heizen der Scheibe. Die Scheibe kühlt so auf natürliche Weise ab, während Wasserstoff
alleine weiterströmt. Wenn die Temperatur im Ofen unter 373 K (100°C) abgesunken ist, wird die Scheibe umgedreht, so daß dann das η+ -Substrat It oben liegt, und erneut in den Ofen gesetzt. Dann wird nach dem gleichen Verfahren wie oben bezüglich der ersten polykristallinen Siliziumschicht 14 eine zweite polykristalline Siliziumschicht 18 des p-Typs auf dem n + -Einkristallsubstrat abgeschieden. Das heißt, nach dem Gasphasenätzen wird die Scheibe auf einer Temperatur unter der Reaktionstemperatur für das Abscheiden der zweiten polykristallinen Schicht 18 des p-Typs aus der Gasphase gehalten, wonach das gleiche Reaktionsgas und Trägergas wie oben zur Ausbildung der ersten polykristallinen Siliziumschicht des p-Typs mit der gleichen Strömungsgeschwindigkeit in den Ofen eingeleitet werden. Dann wird das Aufheizen der Scheibe begonnen und die Temperatur der Scheibe auf 1 173 K (900°C) angehoben und diese Temperatur aufrechterhalten. Die Reaktion wird fortgesetzt, bis die Dicke der zweiten polykristallinen Siliziumschicht 18 des p-Typs auf 10 μηι angewachsen ist. Die für diese Reaktion benötigte Zeit beträgt ungefähr 30 min.
Nach Beendigung der Reaktion wird die Zufuhr der von Wasserstoff verschiedenen Gasen gestoppt, gleichzeitig auch das Heizen, und die Scheibe kühlt ab. Wenn die Temperatur im Reaktionsofen unter 373 K (100°C) abgesunken ist, wird die Scheibe herausgenommen und an beiden Seiten jeweils mit einer Elektrode eines Paares von Metallelektroden 15 und 16 versehen. Dann wird die Scheibe in eine bestimmte Größe pelletiert, danach einer Oberflächenstabilisierungsbehandlung und dem Zusammenbauvorgang zur Gewinnung einer Zener-Diode unterworfen.
Wenn eine Spannung so an die hergestellte Zener-Diode angelegt wird, daß die Elektrode 16 negativ und die Elektrode 15 positiv ist, läßt sich mit hoher Produktionsausbeute eine Charakteristik erzielen, die durch eine Zener-Spannung von 6,8 V (einem Zener-Strom von 2,5 mA) und einem Temperaturkoeffizienten der Zenerwirkungsvoll für den Fall, wo die Fremdstoffkonzentration und Dicke der Diffusionsschicht wie bei dem oben erwähnten Halbleitergleichrichter in sehr engen Grenzen gehalten werden sollten.
Gemäß F i g. 3, die die Diode dieses Beispiels darstellt, ist eine n-Silizium-Einkristallschicht 12 auf einer Hauptfläche eines n^Silizium-Einkristallsubstrats 11 ausgebildet. Eine p-Silizium-Einkristallschicht 13, die mit der n-Silizium-Einkristallschicht 12 einen pn-Übergang bildet, ist auf dieser Schicht 12 ausgebildet, und auf der Einkristallschicht 13 wiederum ist eine polykristalline Siliziumschicht 14 des p-Typs als Diffusionsquelle für die Diffusion von p-Fremdstoffen in die Einkristallschicht 13 ausgebildet. Auf der anderen Hauptfläche des polykristallinen Siliziumsubstrats 11 des η +-Typs ist eine Silizium-Einkristallschicht 111 des n++-Typs mit einer höheren Fremdstoffkonzentration als das Substrat
II ausgebildet. Ein Paar von Elektroden 15 und 16 aus einem mehrschichtigen Film aus Cr, Ni und Ag, in dieser Reihenfolge, gesehen von der Halbleiterseite, ist auf den freiliegenden Hauptflächen der n++-Einkristallschicht
III und der polykristallinen Schicht 14 des p-Typs ausgebildet.
Die Diode dieses Beispiels wird nach folgenden Verfahrensschritten hergestellt.
Eine n-Silizium-Einkristailscheibe mit einem spezifischen Widerstand unter 0,01 Ohm-cm von einer Dicke von 0,25 mm wird als das Substrat 11 verwendet und eine n-Silizium-Einkristallschicht 12 mit einer Dicke von 6 μιτί und einem spezifischen Widerstand von 5 Ohm-cm durch epitaxiales Ziehen auf einer Hauptfläche des Substrats ausgebildet. Dann wird die Scheibe in einen Reaktionsofen gesetzt und die Oberfläche der n-Silizium-Einkristallschicht 12 in einer Tiefe von 0,3 μίτι nach dem bekannten Gasphasenätzen, beispielsweise durch Erwärmen in einem Gasgemisch aus Wasserstoff und Chlorwasserstoff, geätzt, um Oxide und Verunreinigungen von der Oberfläche zu entfernen und eine saubere Siliziumatomoberfläche freizulegen. Danach wird die
50
Spannung von weniger als 0,005%/K. gekennzeichnet 40 Temperatur der Scheibe auf Raumtemperatur abgeist. Der Grund, warum man diesen Effekt erzielt, liegt senkt. Bei Raumtemperatur werden 30 l/min Wasserdarin, daß eine polykristalline Siliziumschicht mit einem stoff, 1,0 Molprozent/min Trichlorsilan SiHCb, als Aus-Leitungstyp, der demjenigen der Scheibe entgegenge- gangssubstanz für Silizium und l,4.105 Molprozent/min setzt ist, wie in Beispiel 1 direkt auf der Oberfläche der Diboran, B2H6, als Dotierungsgas in den Reaktionsofen Scheibe ausgebildet wird und daß eine Diffusionsschicht 45 eingeleitet.
und ein pn-Übergang unter Verwendung dieser polykri- Unter Aufrechterhaltung obiger Gasströmungsge
schwindigkeiten wird das Wiederaufheizen der Scheibe begonnen und die Siliziumscheibe beispielsweise auf 1 173 K (9000C) gebracht Diese Temperatur wird aufrechterhalten und die Aufwachsreaktion aus der Gasphase fortgesetzt, bis eine polykristalline Siliziumschicht 14 des p-Typs mit einer Dicke von ungefähr μπι auf der Oberfläche der n-Einkristallschicht 12 abgeschieden ist Die für die Abscheidung benötigte Zeit
hoizeit sowohl in Vorwärts- als auch in Sperrichtung 55 beträgt ungefähr 60 Minuten. Nach Beendigung der Abauszeichnet scheidung wird die Zufuhr von SiHCb und B2H6 ge-Bereits früher wurde seitens der Patentinhaberin ein stoppt und gleichzeitig damit das Heizen des Ofens. Halbleiter-Gleichrichter mit niedrigem Vorwärtsspan- Während Wasserstoff aHeine strömt, wird die Scheibe nungsabfall und kurzer Erholzeit vorgeschlagen, der da- abgekühlt Bei der obigen Gasphasenreaktion ist Bor durch gekennzeichnet ist daß er eine sehr dünne Diffu- w> aus der polykristallinen Siliziumschicht 14 des p-Typs in sionsschicht hat in welcher die Menge an den Leitungs- die n-Silizium-Einkristallschicht 12 diffundiert, wobei
stallinen Siliziumschicht als Diffusionsquelle ausgebildet werden.
Beispiel 3
Dieses Beispiel bezieht sich auf die Herstellung einer Diode, die sich durch einen besonders niedrigen Vorwärtsspannungsabfall und eine besonders niedrige Er-
typ der Diffusionsschicht bestimmenden Fremdstoffen pro Einheitsfläche der Diffusionsschicht (entsprechend dem Wert den man erhält, wenn man die Fremdstoffkonzentration p, Atome/cm3, in der Diffusionsschicht mit der Dicke t, cm, der Diffusionsschicht multipliziert) zwischen 1.10" bis 1.1014 Atome/cm2 liegt Das hier beschriebene Verfahren erweist sich als sehr sich eine p-Silizium-Einkristallschicht 13 mit einer Fremdstoffkonzentration von ungefähr 1.1017 Atome/ cm3 und einer Dicke von ungefähr 0,05 μπι gebildet hat
Dann wird Phosphor bei 1 173 K (9000C) von der anderen Hauptfläche des n+-Substrats zur Ausbildung einer n+ +-Silizium-Einkristallschicht 111 mit einer Fremdstoffkonzentration von ungefähr 1.1020 Atome/
cmJ und einer Dicke von ungefähr 1 μίτι diffundiert. Die η >■ +-Einkristallschicht 111 erzeugt einen guten ohmschen Kontakt zwischen dem Substrat 11 und der Elektrode 15 und erzielt einen Effekt der Verminderung des Vorwärtsspannungsabfalls in diesem Teil. Ein Paar mehrschichtiger Elektroden 15 und 16 aus einer Cr-Schicht 151 bzw. 161, einer Ni-Schicht 152 bzw. 162 und einer Ag-Schicht 153 bzw. 163 wird durch Vakuumabscheidung auf den freiliegenden Hauptflächen der polykristallinen Siliziumschicht 14 des p-Typs und der n+ +-Einkristallschicht 111 ausgebildet.
Nach dem Sandschleifverfahren wird die Scheibe zu Pellets mit einer Abschrägung gemacht, und die das freiliegende Ende des pn-Übergangs enthaltende Endfläche der Pellets wird mit einem Silikonkautschuk 31 beschichtet.
Der Vorwärtsspannungsabfall dieser Diode beträgt 0,77 V bzw. 0,59 V bei einer Temperatur des Übergangs von 298 K (250C) bzw. 423 K (1500C), wenn die Stromdichte in Vorwärtsrichtung 100 A/cm2 beträgt. Die Sperrspannung beträgt 130 V bei Zimmertemperatur, die Sperr-Erholzeit und Vorwärts-Erholzeit betragen 55 nsec bzw. 45 nsec.
Wenn die Dicke der n-Einkristallschicht 12 weniger 30 μπι und die Fremdstoffmenge pro Einheitsfläche der p-Einkristalldiffusionsschicht 13 (ungefähr das Produkt aus der Dicke der Difussionsschicht 13 und der Fremdstoffkonzentration in der Diffusionsschicht 13) 1.10" bis 1.1014 Atome/cm2 beträgt, erhält man mit dieser Ausführungsform eine Diode, bei welcher der Vorwärtsspannungsabfall ausreichend niedrig ist und die Erholzeiten sowohl in Vorwärts- als auch in Sperrichtung ausreichend niedrig sind.
Bei dieser Ausführungsform ist die Temperatur des Halbleitersubstrats, bei welcher das Einleiten des Ausgangssubstanzgases, des Dotierungsgases und des Trägergases hierfür zum Halbleitersubstrat begonnen wird, auf Raumtemperatur eingestellt Durch diese Maßnahme läßt sich die folgende Wirkung erzielen.
Im Trägergas sind im allgemeinen winzige Mengen an Verunreinigungen, wie O2 und H2O, enthalten. Wenn das Halbleitersubstrat eingangs auf einer oberhalb Raumtemperatur liegenden Temperatur gehalten wird, adsorbieren, obwohl diese Temperatur keinen Niederschlag des Halbleiters aus der Gasphase bewirkt, die Verunreinigungen des Trägergases, insbesondere H2O, an der Substratoberfläche und es besteht die Gefahr, daß es zu einer Verschlechterung des Zustands der Halbleitersubstratoberfläche kommt Wenn jedoch, wie bei der vorliegenden Ausführungsform, das Trägergas auf das bei Raumtemperatur gehaltene Halbleitersubstrat eingeleitet wird, reagieren die unerwünschten Verunreinigungen, wie H2O, bereitwillig mit dem gleichzeitig eingeleiteten Ausgangssubstanzgas bzw. Dotierungsgas, ohne daß sie am Halbleitersubstrat absorbiert werden. Dementsprechend läßt sich die Gefahr einer Verschlechterung des Oberflächenzustands des Halbleitersubstrats vollständig ausschalten.
Beispiel 4
Dieses Beispiel bezieht sich auf die Herstellung eines Thyristors.
In F i g. 4, die den Schnittaufbau des Thyristors dieses Beispiels zeigt, stellt 41 ein Vierschichten-Halbleitersubstrat aus einer N-Emitterschicht Ne, einer P-Basisschicht Pb, einer N-Basisschicht Nb vnd einer P-Emitterschicht Pe dar. 42 bzeichnet eine Kathodenelektrode, welche mit der N-Emitterschicht ohmschen Kontakt hat, 43 bezeichnet eine Anodenelektrode, welche mit einer polykristallinen Halbleiterschicht 44 ohmschen Kontakt hat, und 45 eine Gate-Elektrode, welche mit der P- Basisschicht ohmschen Kontakt hat.
Dieser Thyristor wird nach den folgenden Verfahrensschrittf.'n hergestellt.
Ein N-Silizium-Einkristallsubstrat, welches nach dem Schwebezonenverfahren hergestellt ist und einen spezifischen Widerstand von ungefähr 40 Ohm-cm sowie eine Dicke von 240 μπι aufweist, wird als Ausgangssubstrat verwendet. Dieses Siliziumsubstrat wird mit Gallium in einem Quarzrohr eingeschlossen und zur Ausbildung einer dünnen P-Schicht hoher Konzentration auf der Siliziumoberfläche bei 1 423 K (1 150°C) ungefähr zwei Stunden lange wärmebehandeit. Die Siiiziumscheibe wird aus dem Quarzrohr herausgenommen und die dünne P-Schicht von einer der Oberflächen nach einem bekannten Verfahren, beispielsweise durch Ätzen, entfernt, wonach die Eintreibdiffusion unter Verwendung der verbleibenden P-Basisschicht als Fremdstoffquelle zur Ausbildung einer P-Basisschicht bei 1 523 K (1 2500C) für ungefähr 20 Stunden durchgeführt wird. Ein wärend der Eintreibdiffusion ausgebildeter Siliziumoxid-Film wird durch Photoätzen teilweise entfernt und unter Verwendung von POCl2 als Quelle Phosphor auf dem Bereich, wo das Siliziumoxid entfernt ist, bei 1 373 K (1 100°C) 30 Minuten lang niedergeschlagen. Während dieser Abscheidung gebildetes Phosphorglas wird durch Flußsäure entfernt und eine Eintreibdiffusion zur Ausbildung einer N-Emitterschicht Nf mit einer Konzentration von 6,8.10" Atomen/cm2 bei 1 473 K (1 2000C) für sieben Stunden durchgeführt. Dann wird die Siliziumscheibe erneut mit Gallium in einem Quarzrohr eingeschlossen und die Oberflächenkonzentration der P-Basisschicht Pb auf diese Weise erhöht. Die dünne P-Schicht, die durch diesen Verfahrensschritt auf der Oberfläche ausgebildet wird, die der Oberfläche gegenüberliegt, wo die N-Emitterschicht vorhanden ist, wird durch Ätzen entfernt. Auf diese Weise wird ein NPN-Aufbau ausgebildet, bei welchem die Dicke der N-Emitterschicht 15μΐη, die Dicke der P-Basisschicht 30 μπι und die Dicke der N-Basisschicht 170 μπι beträgt
Schließlich wird eine Bor enthaltene polykristalline Siliziumschicht 44 direkt aus der Gasphase auf der Oberfläche aufgewachsen, die der Oberfläche gegenüberliegt wo die N-Emitterschicht vorhanden ist. SiHCb und B2H6 werden als Siliziumquelle bzw. als Borquelle und Wasserstoff als Trägergas verwendet. Diese Gase werden dem auf Raumtemperatur gehaltenen Halbleitersubstrat zugeführt, wobei die Temperatur auf eine Ziehtemperatur von 1 223 K. (950" (J) erhöht und ein Polykristall mit einer Dicke von 26 μπι über eine Zeitdauer von 25 Minuten bei dieser Temperatur gezogen wird. Während dieses Verfahrensschritt diffundiert Bor in den Einkristall und es bildet sich eine P-Emitterschicht Pe-
Die Fremdstoffmenge pro Einheätsfläche der P-Emitterschicht beträgt 2,6.1O12 Atome/cm2.
Danach werden eine Kathodenelektrode 42, eine Anodenelektrode 43 und eine Gate-Elektrode 45 ausgebildet Damit ist die Herstellung eines Thyristors mit Ausnahme eines Passivierungsverfahrens der Ränder der pn-Obergänge, welches in der Beschreibung dieses Beispiels weggelassen ist, beendet
Die elektrischen Eigenschaften dieses so hergestellten Thyristors sind eine Vorwärtssperrspannung von 1 050 V, eine Rückwärtssperrspannung von I 100 V und
ein Vorwärtsspannungsabfall von 0,92 V bei 100 A/cm2 im Leitungszustand.
i,' Bei jeder der vorstehenden Ausführungsformen wird
i(, eine p-Diffusionsschicht auf einem η-Bereich ausgebil-
f det. Das vorliegende Verfahren kann auch auf die Her-
stellung einer Halbleitervorrichtung mit umgekehrten Leitungstypen angewandt werden. Ferner beschränken sich die Arten des Ausgangshalbleitergases, des Dotierungsgases und des Trägergases, die verwandt werden können, nicht auf die in den vorstehenden Beispielen verwendeten. Beispielsweise kann S1H4, S1H2CI2 und
L SiCU als Ausgangshalbleitergas verwendet werden. Die
pr Verwendung von S1HCI3 als Ausgangsgas wird jedoch
bevorzugt, weil sich damit stabil ein polykristalliner SiIi-I' ziumfilm erhalten läßt.
ρ Beim vorliegenden Verfahren wird die Temperatur
m gleichförmig und reproduzierbar von einem Wert, der
H keine Abscheidung eines Halbleiters auf einem Halbleitersubstrat aus der Gasphase bewirkt, auf einen Wert, der den Niederschlag eines polykristallinen Halbleiters bewirkt, angehoben. Es wird bevorzugt, daß die Temperaturerhöhung mit einer Geschwindigkeit von 10 bis 100 K/min durchgeführt wird. Wenn die Temperaturerhöhungsgeschwindigkeit unter diesem Bereich liegt, läßt sich die notwendige Diffusionsmenge schwer steuem, und die Ergebnisse werden nicht besser.
Das Herstellungsverfahren für die Dioden und den .ückwärts sperrenden Thyristor ist in den vorstehenden Beispielen dargelegt. Ein entsprechendes Verfahren kann auch auf die Herstellung von Dioden und Thyristoren mit anderen Aufbauten als den oben erwähnten und auch auf andere Halbleiterelemente, wie etwa Transistoren, angewandt werden. Aus der vorstehenden Darstellung wird klar, daß es möglich ist, die Dicke der Diffusionsschicht und die Menge an Fremdstoffen in dem pn-übergang, die nach dem Dotiert-Polyhalbleiterverfahren ausgebildet werden, genau zu steuern und die stufenartige Verteilung der Fremdstoffkonzentration merkbar zu verbessern.
40
Hierzu 1 Blatt Zeichnungen
45
50
55
60
65

Claims (2)

Patentansprüche:
1. Verfahren zur Herstellung von Halbleitervorrichtungen, bei denen auf einem Einkristall-Halbleitersubstrat (11) mit einem Bereich (12) eines ersten Leitungstyps eine Störstoffe eines zum ersten entgegengesetzten zweiten Leitungstyps enthaltende polykristalline Siliziumschicht (14) ausgebildet wird,
wobei Silizium aus einem eine Siliziumverbindung, Störstoffe und ein Trägergas enthaltenden Gasgemisch in einem Ofen bei einer für die Zerlegung der Siliziumverbindung ausreichenden Temperatur aus der Gasphase abgeschieden wird, und
wobei durch Eindiffundieren von Störstoffen aus der polykristallinen Siliziumschicht (14) in den Bereich (12) des Halbleitersubstrats (11) eine dünne Einkristallschicht (13) des zweiten Leitungslyps gebildet wird, dadurch gekennzeichnet,
daß mit dem Einleiten des Gasgemisches in den Ofen zur Kontaktierung mit dem Halbleitersubstrat (11) unterhalb derjenigen Temperatur begonnen wird, bei der eine wesentliche Zerlegung der Siliziumverbindung stattfindet, und
daß die Temperatur des Halbleitersubstrats (11) anschließend auf diejenige Temperatur erhöht wird, bei der eine wesentliche Zerlegung der Siliziumverbindung stattfindet.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Halbleitersubstrat (11) auf Zimmertemperatur gehalten wird, wenn mit dem Einleiten des Gasgemisches in den Ofen begonnen wird.
DE2832153A 1977-07-22 1978-07-21 Verfahren zur Herstellung von Halbleitervorrichtungen Expired DE2832153C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8743777A JPS5423386A (en) 1977-07-22 1977-07-22 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
DE2832153A1 DE2832153A1 (de) 1979-01-25
DE2832153C2 true DE2832153C2 (de) 1985-02-21

Family

ID=13914831

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2832153A Expired DE2832153C2 (de) 1977-07-22 1978-07-21 Verfahren zur Herstellung von Halbleitervorrichtungen

Country Status (4)

Country Link
US (1) US4164436A (de)
JP (1) JPS5423386A (de)
DE (1) DE2832153C2 (de)
NL (1) NL182264C (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4229502A (en) * 1979-08-10 1980-10-21 Rca Corporation Low-resistivity polycrystalline silicon film
FR2470443A1 (fr) * 1979-11-27 1981-05-29 Thomson Csf Procede de fabrication de diodes zener et diodes obtenues
JPS6046545B2 (ja) * 1980-05-16 1985-10-16 日本電気株式会社 相補型ｍｏｓ記憶回路装置
FR2500855A1 (fr) * 1981-02-27 1982-09-03 Thomson Csf Procede de dopage et de metallisation d'une zone superficielle d'un composant semi-conducteur et diode zener obtenue
GB2130009B (en) * 1982-11-12 1986-04-03 Rca Corp Polycrystalline silicon layers for semiconductor devices
US4835111A (en) * 1987-02-05 1989-05-30 Teledyne Industries, Inc. Method of fabricating self-aligned zener diode
JP3241526B2 (ja) * 1994-04-04 2001-12-25 三菱電機株式会社 ゲートターンオフサイリスタおよびその製造方法
KR20010014774A (ko) * 1999-04-22 2001-02-26 인터실 코포레이션 빠른 턴-오프 파워 반도체 디바이스
US7585740B2 (en) * 2006-03-14 2009-09-08 International Business Machines Corporation Fully silicided extrinsic base transistor

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3460007A (en) * 1967-07-03 1969-08-05 Rca Corp Semiconductor junction device
US3519901A (en) * 1968-01-29 1970-07-07 Texas Instruments Inc Bi-layer insulation structure including polycrystalline semiconductor material for integrated circuit isolation
US3764413A (en) * 1970-11-25 1973-10-09 Nippon Electric Co Method of producing insulated gate field effect transistors
DE2211709C3 (de) * 1971-03-12 1979-07-05 Hitachi, Ltd., Tokio Verfahren zum Dotieren von Halbleitermaterial
CA969290A (en) * 1971-10-20 1975-06-10 Alfred C. Ipri Fabrication of semiconductor devices incorporating polycrystalline silicon
US3928095A (en) * 1972-11-08 1975-12-23 Suwa Seikosha Kk Semiconductor device and process for manufacturing same
US3900597A (en) * 1973-12-19 1975-08-19 Motorola Inc System and process for deposition of polycrystalline silicon with silane in vacuum
US3912557A (en) * 1974-05-02 1975-10-14 Trw Inc Method for fabricating planar semiconductor devices
US4063973A (en) * 1975-11-10 1977-12-20 Tokyo Shibaura Electric Co., Ltd. Method of making a semiconductor device
US4004954A (en) * 1976-02-25 1977-01-25 Rca Corporation Method of selective growth of microcrystalline silicon

Also Published As

Publication number Publication date
DE2832153A1 (de) 1979-01-25
JPS5751971B2 (de) 1982-11-05
JPS5423386A (en) 1979-02-21
NL182264C (nl) 1988-02-01
US4164436A (en) 1979-08-14
NL7807818A (nl) 1979-01-24
NL182264B (nl) 1987-09-01

Similar Documents

Publication Publication Date Title
DE2618733C2 (de) Halbleiterbauelement
EP0001550B1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
DE60033829T2 (de) SiC-HALBLEITERSCHEIBE, SiC-HALBLEITERBAUELEMENT SOWIE HERSTELLUNGSVERFAHREN FÜR EINE SiC-HALBLEITERSCHEIBE
DE3650287T2 (de) Halbleiter-Photodetektor mit einem zweistufigen Verunreinigungsprofil.
DE1292256B (de) Drift-Transistor und Diffusionsverfahren zu seiner Herstellung
DE112014007334B3 (de) Sauerstoffpräzipitation in stark dotierten Siliciumwafern, geschnitten aus nach dem Czochralski-Verfahren gezüchteten Ingots
DE2818261C2 (de) Verfahren zur Herstellung von Galliumarsenid-Solarzellen
DE2812658B2 (de) Verfahren zum selektiven Diffundieren von Aluminium in ein Einkristall-Siliciumhalbleitersubstrat
DE3112921A1 (de) Zener-diode
DE2932976A1 (de) Halbleiterbauelement
DE4009837A1 (de) Verfahren zur herstellung einer halbleitereinrichtung
DE3034894C2 (de)
DE2832153C2 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE3046358A1 (de) Feldeffekt-transistor
DE19806536A1 (de) Grünes Licht emittierendes Galliumphosphid-Bauteil
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE1564423C3 (de) Verfahren zum Herstellen eines doppelt diffundierten Transistors sowie nach diesem Verfahren hergestellter Transistor
DE3324220C2 (de) Gallium-Phosphid-Leuchtdiode
DE2600319C3 (de) Verfahren zur Herstellung einer Galliumarsenid-Lumineszenzdiode
EP0005744A1 (de) Verfahren zum Aufwachsen von Epitaxieschichten auf selektiv hochdotierten Siliciumsubstraten
DE2154386B2 (de) Verfahren zum Herstellen einer epitaktischen Halbleiterschicht auf einem Halbleitersubstrat durch Abscheiden aus einem Reaktionsgas/Trägergas-Gemisch
DE1026433B (de) Flaechenhalbleiter und Verfahren zur Herstellung desselben durch lokale Schmelzung
DE68928913T2 (de) Halbleiterkommutator
WO1999038205A1 (de) Verfahren zur herstellung von dioden
DE3604260A1 (de) Fluessigkeitsepitaxieverfahren

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee