DE1814747C2 - Verfahren zum Herstellen von Feldefekttransistoren - Google Patents

Verfahren zum Herstellen von Feldefekttransistoren

Info

Publication number
DE1814747C2
DE1814747C2 DE1814747A DE1814747A DE1814747C2 DE 1814747 C2 DE1814747 C2 DE 1814747C2 DE 1814747 A DE1814747 A DE 1814747A DE 1814747 A DE1814747 A DE 1814747A DE 1814747 C2 DE1814747 C2 DE 1814747C2
Authority
DE
Germany
Prior art keywords
layer
semiconductor body
insulating layer
doped
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1814747A
Other languages
English (en)
Other versions
DE1814747A1 (de
Inventor
Dale Marius Schenectady N.Y. Brown
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of DE1814747A1 publication Critical patent/DE1814747A1/de
Application granted granted Critical
Publication of DE1814747C2 publication Critical patent/DE1814747C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/003—Anneal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/141—Self-alignment coat gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/145—Shaped junctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/923—Diffusion through a layer

Description

Die Erfindung bezieht sich auf ein Verfahren zum Herstellen von Feldeffekttransistoren mit automatisch richtig auf den Kanal ausgerichtetem Gate, bei dem von einem kristallinen Halbleiterkörper eines Leitungstyps mit einer planaren Oberfläche ausgegangen wird, wobei eine dicke Isolierschicht ausgebildet wird, die mit einem, im Halbleiterkörper den entgegengesetzten Leitungsii typ vermittelnden Dotierstoff dotiert ist, wobei anschließend durch selektive Entfernung eines Teils der dicken Isolierschicht in dieser ein Muster mit vorgewählter Geometrie ausgebildet wird, wobei die beseitigten Teile ein Gate-Fenster darstellen, durch das der
ji. verbleibende Rest der dotierten Isolierschicht in voneinander getrennte Abschnitte geteilt ist, wobei ferner der Halbleiterkörper derart erhitzt wird, daß die Dotierstoffatome aus den stehengebliebenen Abschnitten der dotierten Isolierschicht unter Bildung je einer
.'"> Source- und Drainzone in zwei voneinander getrennte und an die Oberfläche des Halbleiterkörpers angrenzende Bereiche diffundieren, wobei anschließend in den stehengebliebenen Abschnitten der dotierten Isolierschicht bis zu den Source- bzw. Drain-Zonen sich
in erstreckende Fenster ausgebildet werden und dann durch die Fenster hindurch Source- und Drain-Elektroden und das Gate ausgebildet werden und danach die Source- und Drain-Elektroden sowie das Gate mit elektrischen Anschlüssen versehen werden.
ü Bei der Herstellung von Feldeffekttransistoren besteht die größte Schwierigkeit darin, die pn-Übergänge von Source- und Drainzone genau auf das Gate auszurichten. Es ist nämlich notwendig, daß der Kanal zwischen Source/one und Drainzone vollständig vom Gate überdeckt ist. d. h.. Sourr?- und Drainzone sollten etwas in den vom Gate überdeckten Bereich hineinreichen. Zur Optimahsierung der Eigenschaften des Feldeffekttransistors sollten jedoch die Überlappungsbereiche zwischen Gate und Source· bzw. Drainzone
■*"■> möglichst klein gehalten werden. Bei bekannten Verfahren (1965 IEEE international Convention Record. Teil 5. Seiten 44 —52) zur Herstellung von Feldeffekttransistoren wird die exakte Ausrichtung der pn-Übergänge von Source- und Drainzone auf das Gate im allgemeinen durch eine Vielzahl von Maskierungsschritten erreicht, wobei mindestens ein Maskierungsschritt zur Ausbildung der Sourcezone und der Drainzone und mindestens ein weiterer Maskierungsschritt zur Ausbildung des Gate notwendig sind. Eine solche Herstellungsmethnde ist jedoch äußerst schwierig und zeitraubend, wenn sichergestellt werden soll, daß die bei diesen beiden Maskierungsschnttcn in den Masken ausgebildeten Fenster genau aufeinander ausgerichtet sind. Diese Schwierigkeiten werden noch dadurch erhöht, daß es in der modernen Halbleitertechnik üblich ist. integrierte Halbleiterbauelemente herzustellen, in denen die Feldeffekttransistoren nur einen Gesamtdurchmesser von wenigen hundertstell Millime* ter besitzen.
Es ist andererseits schon ein Verfahren zum Herstellen von Feldeffekttransistoren der eingangs erwähnten Art bekannt (FR-PS 13 73 247) bei dem zunächst eine stark dotierte Siliciumdioxidschicht auf
ausgewählte Bereiche des Halbleiterkörpers aufgebracht wird. Um jedoch diese ausgewählte Bereiche aufzubringen, muß zunächst eine Schicht auf der gesamten Oberfläche aufgebracht werden, aus der durch selektives Ätzen Schichtbereiche entfernt wer- ■ den, so daß dotierte Bereiche zurückbleiben. Anschließend wird diese Anordnung erhitzt, so daß Dotierungsatome aus den dotierten Bei eichen in das Siliciummaterial selbst diffundieren. Gleichzeitig wird im Gatebereich eine thermisch aufgewachsene Siliciumdioxid- ι η schicht ausgebildet Durch das Entfernen der ersten Isolierschicht können öberflächenzustandsprobleme auftreten. Da ferner die auf dem Gatebereich ausgebildete Isolierschicht nicht als positiver Schritt sondern als Ergebnis der Erwärmung oder Erhitzung erzeugt wird, ι» die notwendig ist, um die Dotierungsatome von der Quelle in das Silicium eindiffundieren zu lassen, ergibt sich wegen der dabei zur Diffusion benötigten Zeit- und Temperaturwerte nicht die beste Qualität der Isolierschicht im Gatebereich. Dies läßt sich daraus erkennen, >" daß sich ein Kanal aus η-Material zwischen dem Siliciumkörper und dem erzeugten Siliciumdioxid ausbildet Die Probleme rühren zusammenfassend gesagt daher, daß die Isolierschicht nicht unabhängig vom Diffusionsschritt gebildet wird. 2 >
Der Erfindung liegt demgegenüber die Aufgabe zugrunde ein einfaches Verfahren zur Herstellung von Feldeffekttransistoren der eingangs erwähnten Art anzugeben, bei dem die Isolierschicht für den Gatebereich eine seh"· gute Qualität besitzt. sn
Diese Aufgabe wird durch die Merkmale des kennzeichnenden Teils des Anspruchs 1 gelöst.
Nach dem erfindungsgemäßen Verfahren wird zuerst eine Isolierschicht über die gesamte Oberfläche des Halbleiterkörpers aufgebracht. Diese Isolierschicht r> verbleibt über alle weiteren Herstellungsschritte auf dem Halbleiterkörper und ist auch beim Endprodukt noch intakt. Diese Isolierschicht kann in einem Verfahrensschritt aufgebracht werden, der die Herstellung einer höchst wirksamen Isolierschicht ermöglicht. 41, Nachdem diese Isolierschicht aufgebracht ist wird sie nicht menr entfernt, wodurch die Probleme mit Oberflächenzuständen erheblich verringert werden.
Anschließend wird beim erfindungsgemäßen Verfahren eine Isolierschicht mit Verunreinigungsatomen über « der ersten Isolierschicht niedergeschlagen und mit einem Muster versehen, das die gewünschten Bereiche über der Source- und Drainzone liefert. Anschließend wird die Diffusion durchgeführt, wobei die Dotierstoff atome durch die erste Isolierschicht in die Oberfläche des Halbleiterkörpers eindiffundiert werden. Hierbei wird auch die automatische Selbstausrichtung bewirkt. Es sei jedoch ausdrücklich daraufhingewiesen, daß dabei die erste dünne Isolierschicht nicht mehr entfernt wird. Es ergeben sich äußerst wirksame und gute Feldeffekttransistoren.
Es sei noch daraufhingewiesen, daß ein Verfahren zur Herstellung von Isolierschicht-Feldeffekttransistoren bekannt ist (FRPS 14 80 732) bei dem nach der Herstellung der Source- und Dra>nzone und der eo Gate-Isolierschicht ein Dotierstoff durch die Gate-Isolienchicht hindurch in eine dünne Oberflächenschicht des Halbleiterkörpers, die das Kanalgebiet bildet, eindiffundiert wird. Daß eine derartige Diffusion durch die Gate-Isolierschicht auch für die Herstellung def Source* und Drainzonen anwendbar wäre, ist dieser Druckschrift nlcnf zu entnehmen.
Weitere Ausgestaltungen des erfindungsgemäßeil Verfahrens sind durch die Unteransprüche gekennzeichnet.
Ausführungsbeispiele der Erfindung werden im folgenden anhand der Abbildungen ausführlich beschrieben. Die
F i g. 1 zeigt einen Arbeitsplan für ein Verfahren zum Herstellen von Feldeffekttransistoren nach einem Ausführungsbeispiel der Erfindung. Die
F i g. 2a bis 2g zeigen daneben Schnitte durch diejenigen Halbleiterbauelemente, die sich jeweils nach dem entsprechenden, in F i g. 1 angegebenen Verfahrensschritt ergeben. Die
F i g. 3 und 4, die den F i g. 1 und 2 entsprechen, zeigen ein weiteres Ausführungsbeispiel der Erfinduog.
Bei dem erfindungsgemäßen Verfahren können die Feldeffekttransistoren aus einer Vielzahl von bekannten Halbleitermaterialien hergestellt werden. Geeignet sind beispielsweise Germanium, Silicium und Galliumarsenid. Bei den im folgenden beschriebenen Ausführurigsbeispielen sind die Feldeffekttransistoren aus Siliciumkörpern hergestellt ohne daß die Erfindung auf die Verwendung von Silicium beschränkt ist.
Gemäß Fig.! und 2 wira bei einem ersten Ausführungsbeispiel der Erfindung zum Herstellen von Feldeffekttransistoren zunächst durch geeignete Vorbehandlungen wie Läppen, Ätzen und Waschen ein Silicii'mkörper mit der erwünschten kristaHografischen Orientierung hergestellt Der Halbleiterkörper wird mit einer ebenen Oberfläche versehen, die beispielsweise eine (100)-Oberfläche ist und so dimensioniert, daß seine Länge und Breite im Vergleich zu seiner Dicke groß ist, damit gleichzeitig eine Vielzahl identischer Feldeffekttransistoren hergestellt werden kann, die dann später voneinander getrennt werden. Der so hergestellte Siliciumkörper wird dann mit einem geeigneten Gate-Isoliermaterial überzogen. Als Gate-Isoliermaterialien eignen sich in bekannter Weise beispielsweise Siliciumdioxid und Sihciumoxynitrid, welches ein amorphes. Silicium. Sauerstoff und Stickstoff enthaltendes Material ist. das aus einem gasförmigen, Silan. Sauerstoff und Ammoniak enthaltenden Gasgemisch durch Pyrolyse auf einem erhitzten Siliciumsubstrat 1 edergeschlagen werden kann. Alle verwendbaren Materialien weisen bestimmte Vorteile auf. Für das erfindungsgemäße Verfahren ist es jedoch notwendig, daß das Gate-Isoliermaterial von diffundierenden Dotierstoffatomen leicht durchdrungen werden kann, durch die dem Halbleiterkörper vorgewählte Leitungseigenschaften gegeben werden sollen. Als Dotierstoffe kommen beispielsweise die Donatoren Arsen, Antimon und Phosphor sowie die Akzeptoren Aluminium. Gallium und Indium infrage, wenn es sich um Germanium- unci Siliciumkörper handelt. Bei den >m folgenden beschriebenen Ausführungsbeispielen in als G?'?-Isoliermaterial Siliciumdioxid verwendet, ohne daß die Erfindung auf dieses Material beschränkt ist. Siliciumdioxid is» ein ideales Material für diesen Zweck, da auf der Oberfläche eines Siliciumkörpers unter Sauerstoff durch thermisches Wachstum hochreine Siliciumdioxidfilme aufgebracht werden können, die. wenn das ursprüngliche Silicium einen hohen Reinheitsgrad arfweist, d. h„ im allgemeinen nur in einer Konzentration von etwa 1Ö15 Atomen/cm-1 mit Verunreinigungen versehen ist, einen ähnlich honen Reinheitsgrad besitzen und daher die pn-Übergänge von Source und Drain gut schützen und wirksam passivieren. Ein besonderer Vorl«! des srfindungsgemäßen Verfahrens besteht darin, daß die hochreine, passivierende Gate-
Isolierschicht während des gesamten Herstellungsverfahrens auf der Halbleiteroberfläche verbleibt und somit die pn^Übergänge vollständig passiviert und schützt.
Normalerweise wird auf einer ebenen Oberfläche 11 eines Siliciumkörpers 10 eine etwa 100 nm dicke, thermisch gewachsene, hochreine Schicht 12 aus Siliciumdioxid aufgebracht, indem der Siliciumkörper in einer trockenen Sauerstoffatmosphäre je nach Temperatur und kfislallografischer Orientierung etwa eine halbe bis drei Stunden auf einer Temperatur von 1000 bis 12000C, vorzugsweise etwa 11000C gehalten wird. Die Schicht 12 ist außerordentlich gleichförmig und Von hohem Reinheitsgrad, so daß sie in idealer Weise als Gate-Isoliermaterial für Feldeffekttransistoren geeignetist.
Nach Ausbildung der Schicht 12 wird auf ihr eine dicke Schicht aus einem geeigneten, mit Dotierstoff dotierten Isoliermaterial niedergeschlagen, die eine Dicke von 300 bis 1000 nm aufweist. Obwohl diese dicke Srhirhi 13 aus Siliciumoxynitrid oder anderen geeigneten Verbindungen bestehen kann, wird sie vorzugsweise auch aus Siliciumdioxid hergestellt, das aus einer geeigneten Atmosphäre pyrolytisch niedergeschlagen werden kann. Wenn der Halbleiterkörper 10 aus η-leitendem Silicium besteht, dann ist die dicke Schicht 13 in geeigneter Weise, und zwar beispielsweise in einer Konzentration von 1 Gew.-% mit einem geeigneten Akzeptor, wie beispielsweise Bor, dotiert. Wenn der Halbleiterkörper 10 dagegen p-leitend ist, dann ist die Schicht 13 in einer Konzentration von etwa 1 Gew.-% mit einem geeigneten Donator, wie beispielsweise Phosphor, dotiert.
Handelt es sich um einen Halbleiterkörper mit p-Leitung, der mit etwa 10" Atomen/cmJ Bor dotiert ist. dann kann eine etwa 500 nm dicke Schicht aus mit Phosphor dotiertem Siliciumdioxid dadurch aufgebracht werden, daß der mit Siliciumdioxid überzogene Halbleiterkörper in einem Reaktionsgefäß auf eine Temperatur von etwa 800°C erhitzt und eine trockene, mit Äthylorthosilicat und Triäthylphosphat gesättigte Argonströmung über seine Oberfläche geleitet wird. Hierzu werden beispielsweise trockene Argonblasen mit einer Strömungsgeschwindigkeit von etwa 0,2 mJ pro Stunde durch Athylorthosilicat und mit einer Strömungsgeschwindigkeit von etwa 0,02 m3 pro Stunde durch Triäthylphosphat geleitet. Diese beiden Ströme werden vermischt, und die Mischung wird mit einer Strömungsgeschwindigkeit von etwa 0,22 m5 pro Stunde etwa fünf Minuten lang über den erhitzten Halbleiterkörper geleitet Dabei bildet sich eine etwa 500 nm dicke mit Phosphor dotierte Siliciumdioxidschicht.
Bei einer Abwandlung dieses Verfahrenssr'.rittes kann auch eine zusammengesetzte Schicht 13 dadurch ausgebildet werden, daß zunächst nur der mit Äthylorthosilicat gesättigte Argonstrom etwa eine Minute lang über den Halbletterkörper geleitet wird, wobei zunächst eine etwa 100 nm dicke undotierte Siliciumdioxidschicht niedergeschlagen wird, und daß anschließend etwa vier Minuten lang der im letzten Abschnitt beschriebene Verfahrensschritt durchgeführt wird, wobei sich eine 400 nm dicke, phosphordotierie Siliciumdioxidschicht ausbildet.
Nach der Herstellung der aus dotiertem Siliciumdioxid bestehenden Schicht 13 wird diese mit einem geeigneten, kommerziellen fotoresistiven Material überzogen. Auf fotolithografischem Wege wird dann in bekannter Weise in einem mittleren Teil der fotoresistiven Schicht ein Fenster 14 ausgebildet, so daß zwei getrennte Seilenteile der Schicht 13 auf beiden Seiten des Fensters 14 abgedeckt sind, Während der mittlere Teil nicht mit fotoresistivem Material überzogen ist. Um dies zu erreichen, wird beispielsweise das Fenster 14 mit . einer Maske bedeckt, während der mit dem fotoresistiven Material bedeckte Teil des Halbleiterkörpers in geeigneter Weise bestrahlt wird, um die freiliegenden Abschnitte zu fixieren. Anschließend wird der Halbleiterkörper in einen für fotoresistive Materialien
ν· geeigneten Entwickler getaucht, durch den das fotofesistive Material im Bereich des Fensters 14 weggelöst wird, während zwei voneinander getrennte und nicht verbundene Abschnitte der Schicht 13 au? dotiertem Siliciumdioxid durch die foloresistive Maske abgedeckt sind.
Bei dem in F i g. 1 und 2 dargestellten Ausführungsbeispiel wird somit ein lineares Bauelement ohne Kreissymmetrie hergestellt. Bei einer anderen Ausführungsform des erfindungsgemäßen Verfahrens könnte
„ jedoch auch ein Halbleiterbauelement mit Kreissymmetrie hergestellt werden, in diesem Faii würxic das Fenster 14 rund sein und einen mittleren Abschnitt festlegen, der von einem peripheren Randabschnitt umgeben ist. Die einfachste Geometrie ist jedoch die.
.»-> die in Fig. 2 dargestellt ist.
Nach der Herstellung des Musters im fotoresistiven Material, d. h. nach Ausbildung des Fensters 14. durch welches die Schicht 13 freiliegt, wird der Halbleiterkörper in ein geeignetes Ätzmittel für das Isoliermaterial
• getauefit. Bei Verwendung von Siliciumdioxid wird als Ätzmittel beispielsweise gepufferte Flußsäure (ITeil konzentrierte HF auf 10 Teile einer 40%igen NH4F-Losung) verwendet. Der Ätzschriit wird sehr sorgfältig durchgeführt und ständig kontrolliert, um sicherzustel-
r. len. daß zwar die gesamte, aus dotiertem Siliciumdioxid bestehende Schicht entfernt, die passivierende Schicht 12, d. h. das Gate-Isoliermaterial, jedoch nicht wesentlich beeinflußt wird. Man kann dies dadurch erreichen, daß man eine bestimmte Ätzzeit festlegt, da die Ätzgeschwindigkeit bekannt ist und bei der Ätzung von Siliciumdioxid mit beispielsweise gepufferter Flußsäure 100 nm pro Minute beträgt. Bei der Verwendung von dotiertem Siliciumdioxid ist außerdem die Färbung des unter dem Fenster 14 sichtbaren Siliciumdioxids ein guter Anhaltspunkt, denn das mit Phosphor dotierte Siliciumdioxid ist blaugrün, während reines Siliciumdioxid eine tief kobaltblaue Färbung aufweist. Wenn daher die Färbung im Bereich des Fensters 14 in tiefes Blau umschlägt, dann wird der Ätzschritt abgebrochen.
In dieser letzteren Hinsicht ist die Verwendung einer zusammengesetzten Schicht 13 aus 100 nm undotiertem Siliciumdioxid und 400 nm phosphordotiertem Siliciumdioxid von großem Vorteil. In diesem FaL : kann nämlich der Ätzschritt so lange durchgeführt werden, bis die Farbe nach tiefblau umschlägt, was anzeigt, daß das Ätzmittel bis zu dem 100 nm dicken, aus undotiertem Glas bestehenden Teil der Schicht 13 durchgedrungen isL Der Ätzschritt kann dann für weitere fünfzehn oder zwanzig Sekunden fortgesetzt werden, um sicherzustellen, daß zwar das gesamte dotierte Siliciumdioxid entfernt ist die reine, thermisch gewachsene, passivierende Schicht 12 jedoch noch nicht erreicht ist die im Idealfall auf keinen Fall geätzt wird.
Nach diesem Ätzschritt wird das fotoresistive Muster durch Spülen mitTrichloräthylen entfernt
Anschließend an das Aufbringen der Schicht 13 und
- das Ausbilden der erwünschten Geometrie in dieser Schicht wird der Halbleiterkörper in einer Diffusions-
kammer auf eine Temperatur von 1000 bis 1200°C erhitzt, damit die in der Schicht 13 enthaltenen Phosphor-Donatoren durch die Isolierschicht 12 in die an die Oberfläche 11 grenzenden Zonen des Siliciumkörpers 11 diffundieren und sich Zonen 15 und 16 von entgegengesetztem Leitungslyp, d. h. n-Ieitende Zonen ausbilden, die mit Source und Drain bezeichnet werden. Source 15 und Drain 16 bilden zusammen mit dem restlichei'i p-leitenden Teil des Halbleiterkörpers 10 pn-Übergänge 17 und 18, die mit Source-Übergang und Drain'Übefgang bezeichnet werden. Außer der vertikalen Diffusion durch die Oberfläche 11 in den Halbleiterkörper hinein tritt auch eine Querdiffusion auf, wodurch erreicht wird, daß der an die Oberfläche 11 tretende Rand der pn-Übcrgänge 17 und 18 etwas unterhalb demjenigen Teil der Schicht 12 liegt, über welchem das Fenster 14 angeordnet ist.
Wenn beispielsweise eine 500 nm dicke, aus Siliciumdioxid bestehende Schicht 13 durchgehend mit Phosphur üoticri lsi. üaini Kann ücf DniiijiünsSCririii ciwä zu eine Stunde andauern, so daß die Phosphoratome etwa bis zu einer Tiefe von 2.5 μηι durch die Oberfläche 11 in den Siliciumkörper 10 eindringen.
Wenn gemäß der anderen Ausführungsform zunächst eine 100 nm dicke, aus undotiertem Siliciumdioxid bestehende Schicht niedergeschlagen wird, dann ist eine Diffusionszeit von etwa vier Stunden erforderlich, wenn die Phosphoratome etwa 2.5 Mikron in den Siliciumkörper 10 eindringen sollen.
Nach Ausbildung von Source 15 und Drain 16 ist es jo noch notwendig, diese mit Elektroden zu versehen und das Ga.e herzustellen, das die an die Oberfläche tretenden Ränder der Source- bzw. Drain-Übergänge
17 bzw 18 überlappen soll. Man erreicht dies zweckmäßigerwcise dadurch, daß man in der Schicht 13 über Drain und Source geeignet große Fenster 19 und 20 in der Schicht 13 ausbildet, durch die hindurch ausreichend große Bereiche von Source und Drain kontakliert werden können. Wenn beispielsweise Source und Drain, in Richtung der Papierebtne gesehen. relativ tief sind, dann wird es notwendig sein, oberhalb von Source und Drain in der Schicht 13 je einen langen Längsschlitz auszubilden. Wenn dagegen die Abmessungen von Source und Drain, in Richtung der Papierebene gesehen, relativ klein sind, dann brauchen in der Schicht 13 nur relativ kleine Fenster ausgebildet werden. Unabhängig von ihrer Länge sollten die Fenster jedoch nicht zu dicht an den Rändern des Fensters 14 liegen, damit die passivierende Schicht 12 im Bereich der an die Oberfläche tretenden Ränder der pn-Übergänge 17 und
18 unverletzt bleibt.
Die für die Elektroden notwendigen Fenster werden dadurch angebracht, daß der gesamte Halbleiterkörper mit einer Schicht aus fotoresistivem Material überzogen und nur an denjenigen Stellen maskiert wird, die den über Source und Drain anzubringenden Fenstern mit der erwünschten Geometrie entsprechen. Nach Bestrahlung und Entwicklung des fotoresistiven Materials ist der gesamte Halbleiterkörper außer im Bereich dieser Fenster mit fotoresistivem Material überzogen. Die Fenster 19 und 20 werden dann durch Eintauchen des Halbleiterkörpers in ein für das Material der Schicht 13 geeignetes Ätzmittel hergestellt- Wenn die Schicht 13 aus Siliciumdioxid besteht, dann können die Fenster 19 und 20 durch Entauchen des Halbleiterkörpers in gepufferte Flußsäurelösung hergestellt werden. Durch dieses Ätzmittel wird Siliciumdioxid mit einer Geschwindigkeit von etwa 100 nm pro Minute geätzt Aus diesem Grunde muß ein Halbleiterkörper, der eine 500 nm dicke Siliciumdioxidschicht 13 und eine 100 nm dicke Siliciumdioxidschicht 12 aufweist, sechs Minuten lang eingetaucht werden, wenn die Fenster 19 und 20
■> sich bis herab zur Oberfläche 11 des Siliciumkörpers 10 erstrecken sollen. Der Halbleiterkörper kann auch etwas langer in das Ätzmittel eingetaucht werden, da gepufferte Flußsäure Silicium kaum merklich angreift und es notwendig ist, das gesamte Siliciumdioxid im
in Bereich der Source- und Drain-Fenster zu beseitigen. Nach dem Ätzen wird der Halbleiterkörper aus dem Ätzbad herausgenommen und abgespült. Anschließend wird ein zur Füllung der Source- und Drain-Fenster 19 und 20 geeignetes Material aufgedampft, aus welchem dann die Source- und Drain-Elektroden und das Gate gebildet werden. Zweckmäßigerweise kann der Halbleiterkörper jedoch an dieser Stelle des Verfahrens etwa zwei Stunden lang in einer Wasserstoffatmosphäre bei 3000C geglüht werden, um in bekannter Weise die
SCifricucn vjr6riZiia€ucff£Ü5[äifuC ZU tsCSCitigCit.
Zum Aufbringen der Source· und Drain-Elektroden und des Gate wird der Halbleiterkörper in eine Aufdampfkammer gegeben, in welcher auf seine Oberfläche eine etwa 0,2 μιη dicke Aluminiumschicht 21 aufgedampft wird, durch die während des Aufdampfschrittes die Fenster 14 bzw. 19 und 20 mit einer Gate-Elektrode 22 bzw. mit Source- und Drain-Elektroden 23 und 24 angefüllt werden. Das Aluminium wird etwa fünfzehn bis dreißig Sekunden lang im Vakuum aufgedampft. Anschließend wird die Aluminiumschicht mit einem fotoresistiven Material überzogen, das mit einer geeigneten Maske abgedeckt wird, durch welche die gesamte Oberfläche des Halbleiterkörpers außer an denjenigen Stellen bedeckt ist, an denen die Source- und Drain-Elektroden sowie die Gate-Elektrode und Zuleitungen zu diesen Elektroden liegen sollen. Das fotoresistive Material wird anschließend bestrahlt und dadurch in den erwünschten Bereichen fixiert.
Nach dem Entwickeln der fotoresistiven Schicht wird der Halbleiterkörper in ein für Aluminium geeignetes Ätzmittel, beispielsweise ein Orthophosphorsäure-Ät?- mittel eingetaucht, das im wesentlichen 76 Volumprozent Orthophosphorsäure, sechs Volumprozent Eisessigsäure, drei Volumprozent Salpetersäure und etwa fünfzehn Volumprozent Wasser enthält. Damit alles Aluminium entfernt wird und nur eine vergrößerte Source-Zuleitung 25. eine vergrößerte Drain-Zuleitung 26 und eine Gate-Zuleitung 27 zurückbleiben, die gemäß Fig. 2g gegeneinander elektrisch isoliert sind, wird der Halbleiterkörper etwa zwei Minuten lang in dieses Ätzmittel eingetaucht. Gemäß F i g. 2g bestehen Source 15 und Drain 16 aus an die Oberfläche grenzenden, im Leihingstyp modifizierten und damit η-leitenden Zonen, durch welche pn-Übergänge 17 und 18 mit dem p-leitenden Siliciumkörper 10 festgelegt sind. Die Übergänge sind an den Stellen, an denen sie an die Oberfläche 11 des Halbleiterkörpers 10 treten, durch die Schicht 12 passiviert, die während des gesamten Herstellungsprozesses mit Ausnahme an denjenigen Stellen unverletzt bleibt, die zum Herstellen der Fenster 19 und 20 für die Source- und Drain-Elektroden weggeätzt werden müssen. Selbst hierdurch wird jedoch die Passivierung der pn-Übergänge in keiner Weise verschlechtert, da die Source- und Drain-Elektroden an Stellen angebracht werden, die von _den an die Oberfläche 11 tretenden Rändern der pn-Ubergänge Yl und ίS weil genug entfernt sind.
Ein wesentlicher Vorteil des beschriebenen Verfah-
tens besteht darin, daß die an die Oberfläche 11 tretenden Ränder der beiden pn-Übergänge 17 und 18 automatisch unterhalb der Gate-Elektrode 22 angeordnet sind, so daß der an der Oberfläche liegende Kanal 28, der sich längs der Oberfläche 11 zwischen Source 15 und Drain 16 ausbildet, vollständig vom Gate überdeckt, •ber trotzdem vom Gate elektrisch isoliert ist. Diese automatische Selbstausrichtung ist ideal und besonders dann notwendig, wenn es sich um Feldeffekttransistoren »om Ahrölcherungstyp handelt. Die Ausrichtung wird to auf einfache Weise dadurch erhalten, daß das Fenster 14, welches das Gate 22 festlegt und anschließend zur Herstellung des Gate mit Metall gefüllt wird, zu der gleichen Zeit bzw. im Zuge des gleichen Verfahrensichrittes hergestellt wird, bei dem auch durch Wegätzen der Schicht 13 die Lage und die Geometrie von Source 15 und Drain 16 festgelegt werden, da nämlich die bei diesem Älzschritt stehenbleibenden Teile der dotierten Schicht 13 bei einem späteren Verfahrensschritt als Diffusionsquellen verwendet werden, von denen aus die tür Herstellung von Source 15 und Drain 16 geeigneten Dotierstoffe in den Halbleiterkörper diffundieren.
Die Selbstausrichtung wird auf relativ einfache Weise dadurch erreicht, daß durch Ätzen einer einzigen, dicken Siliciumdioxidschicht der Gate-Bereich festgelegt wird. >> Nach Anbringen der Source-Zuleitung 25, der Gate-Zuleitung 27 und der Drain-Zuleitung 26 werden diese im Wärmedruckverfahren oder dergleichen mit elektriichen Anschlüssen versehen. In ähnlicher Weise kann die Basiszone des Feldeffekttransistors dadurch kontakliert werden, daß der Halbleiterkörper 10 an eine Bodenplatte anlegiert wird, wobei man zweckmäßiger· weise ein mit Akzeptoren dotiertes Lot verwendet, damit ein nichtgleichrichtender Kontakt mit der Bodenplatte entsteht. J5
Gemäß einem weiteren Ausführungsbeispiel der Erfindung werden Feldeffekttransistoren wie beim Ausführungsbeispiel nach den F i g. I und 2 hergestellt, doch ist bei diesen das Gate-Isolierungsmaterial zusätzlich mit einer Schutzschicht aus gegenüber Dotierstoffen undurchlässigem Siliciumnitrid überzogen.
Gemäß den Fig. 3 und 4 wird bei der Herstellung eines derartigen Feldeffekttransistors von einem Silici umkörper 30 ausgegangen, der dieselben Eigenschaften wie beim Ausführungsbeispiel nach den Fig. 1 und 2 aufweist. Auf diesem Halbleiterkörper wird eine 100 nm dicke Siliciumdioxidschicht 32 aufgebracht, indem er in einer trockenen Sauerstoffatmosphäre je nach Temperatur und kristallografischer Orientierung eine halbe bis drei Stunden lang auf 1000 bis 1200° C gehalten wird. Auf der Schicht 32 wird wie beim ersten Ausführungsbeispiel eine dicke Schicht aus dotiertem Siliciumdioxid niedergeschlagen, das bei Verwendung eines p-leitenden Halbleiterkörpers mit einem Donator wie Phosphor oder bei Verwendung eines n-Ieitenden Halbleiterkörpers mit einem Akzeptor wie Bor dotiert ist. Wie beim obigen Ausführungsbeispiel kann die Schicht 33 aus dotiertem Siliciumdioxid 500 nm dick sein und durch und durch mit Phosphor dotiert sein, indem man sie beispielsweise aus einer mit Äthylorthosüicat und Tnäthylphosphat gesättigten Argonströmung und etwa fünf Minuten lang pyrolytisch abscheidet. Man kann jedoch auch zunächst eine 100 nm dicke Schicht aus undotiertem Siliciumdioxid aufbringen, indem man diese etwa 1 Minute lang aus einer mit Äthylorthosilicat gesättigten Argonströrnung pyrolytisch abscheidet Anschließend wird dann eine 400 m« dicke, mit Phosphor dotierte Siliciumdioxidschicht niedergeschlagen, die man aus einer mit Äthylorthosilikat und Triäthylphyjphat gesättigten Argonslrömung gemäß dem obigen Beispiel etwa vier Minuten lang abscheidet.
Anschließend wird der Halbleiterkörper mit einer fotoresistiven Schicht z. B. aus KPR überzogen. Die gesamte fotoresistive Schicht bis auf ein Fenster 34, durch das hindurch die zur Herstellung des Gate notwendige Ätzung vorgenommen wird, wird bestrahlt und entwickelt. Nach der Entwicklung des KPR wird der Halbleiterkörper in gepufferte HF-Lösung eingetaucht und etwa 5 Minuten lang geätzt, wobei sorgfältig auf den Zeitpunkt zu achten ist, zu dem die Färbung des Halbleiterkörpers im Bereich des Fensters 34 von der charakteristischen grünen oder blaugrünen Färbung des dotierten Siliciumdioxids in die tief kobaltblaue Färbung des undotierten Siliciumdioxids umschlägt. Wenn, wie oben erwähnt, die dicke Schicht 33 aus einer dünnen Schicht aus undotiertem Siliciumdioxid und einer dickeren Schicht aus dotiertem Siliciumdioxid zusammengesetzt ist, dann kann auch das blau erscheinende Siliciumdioxid geringfügig weggeätzt werden, damit sichergestellt ist. daß das gesamte dotierte Siliciumdioxid entfernt wird, ohne daß die Lösung in die hochreine, thermisch gewachsene Oxidschicht 32 eindringt und sie irgendwie beschädigt.
Nach diesem Ätzschritt bleiben lediglich zwei voneinander getrennte Abschnitte 35 und 36 der Schicht 33 stehen. Danach wird der Halbleiterkörper beispielsweise mit Trichloräthylen gespült, um das fotoresistive Material zu entfernen, in ein Reaktionsgefäß gegeben.
Gemäß dieser Ausführungsform der Erfindung wird der gesamte Halbleiterkörper im nächsten Schritt mit einer etwa 20 bis 30 nm dünnen Schicht 37 aus Siliciumnitrid überzogen, indem er beispielsweise auf eine Temperatur von etwa 1000T erhitzt und eine Mischung aus Silan und Ammoniak etwa zwei bis drei Minuten über ihn geleitet wird. Die Schicht 37 aus pyrolytisch niedergeschlagenem Siliciumnitrid ist etwa 20 bis 30 nm dick und außerordentlich dicht und gleichförmig. Anstatt die Schicht 37 pyrolytisch niederzuschlagen, kann man sie auch im Vakuum auf den kalten Halbleiterkörper aufdampfen oder mittels eines Triodengasentladungsgefäßes durch Zerstäubung aufbringen.
Nach Herstellung der Siliciumnitrid-Schicht 37 wird der Halbleiterkörper auf etwa 1100°C erhitzt und auf dieser Temperatur während einer Zeitspanne gehalten, die davon abhängt, ob die Schicht 33 vollständig aus mit Phosphor dotiertem Siliciumdioxid oder aus einer dünnen, undotierten und einer dicken, dotierten Siliciumdioxidschicht besteht Die zweckmäßige Diffusionszeit beträgt infolgedessen beispielsweise eine bis vier Stunden. In dieser Zeit bilden sich bei einer Diffusionstiefe von 23 μΐπ eine Source-Zone 38 und eine Drain-Zone 39, da die Phosphoratome aus den Abschnitten 35 und 36 der Schicht 33 in den Halbleiterkörper diffundieren. Wie im oben beschriebenen Ausführungsbeispiel bilden sich zwischen dem restlichen Teil des Halbleiterkörpers 30 und Source 38 bzw. Drain 39 pn-Obergänge 40 bzw. 41, deren an die Oberfläche 31 tretenden Ränder unterhalb des Gate-Fensters 34 angeordnet sind.
Als nächstes werden in den Abschnitten 35 und 36 Fenster ausgebildet, die oberhalb von Source 38 und Drain 39 liegen. Aufgrund der Gegenwart der Schicht 37 aus Siliciumnitrid ist dies etwas komplizierter als bei dem oben beschriebenen AusführungsbeispieL
Dt,,', Fenster können beispielsweise auf die folgende Weise ausgebildet werden. Auf der gesamten Oberfläche der Schicht 37 aus Siliciumnitrid wird ein etwa 100 nm dicker Molybdänfilm 42 ausgebildet. Diiser Molybdänfilm kann beispielsweise unter Verwendung * eines Triodengasentladungsgefäßes und eine' Molybdänzerstäubungskatode bei einem Argondruck von etwa 0,93 Pa aufgebracht werden. Bei einer etwa fünfminütigen Aufrechterhaltung der Gasentladung bildet sich dann ein 100 nm dicker Molybdänfilm. Der ι« mit Molybdän überzogene Halbleiterkörper wird dann mit fotoresistivem Material überzogen, das unter Verwendung einer Maske derart entwickelt wird, daß es bis auf die erwünschten Fenster, die in den Abschnitten 35 und 36 ausgebildet werden sollen, vollständig den ii Halbleiterkörper bedeckt. Danach wird der Halbleiterkörper zunächst in ein Kaliumferricyanid-Ätzbad eingetaucht, das beispielsweise 92 g Kaliumferricyanid (K1Fe(Cn)6). 20 g Kaliumhydroxid (KOH) und 300 g Wasser enthält. Die Eintauchzeit beträgt etwa 10 Se- *> künden, so Hu3 der Molybdänfilm im Bereich der zu bildenden Source- und Drain-Fenster entfernt wird. Anschließend wird der Halbleiterkörper mit destilliertem Wasser gewaschen und etwa zwei bis drei Minuten in konzentrierte Flußsäure eingetaucht, um im Bereich « der Fenster das Siliciumnitrid zu entfernen. Anschlie-Bend wird der Halbleiterkörper erneut mit destilliertem Wasser gewaschen und dann etwa sechs Minuten lang in gepufferte Flußsäure eingetaucht, um die Abschnitte 35 und 36 der Schicht 33 sowie die passivierende Schicht 32 so im Bereich der Source- und Drain-Fenster bis herab zur Oberfläche des Siliciums wegzuätzen und Fenster 43 und 44 auszubilden. Das sich nach diesem Verfahrensschritt ergebende Halbleiterbauelement ist in Fig. 4h dargestellt. Als nächstes können durch etwa zweistündi- η ges Glühen unter Wasserstoff bei etwa 6000C die schnellen Grenzflächenzustände beseitigt werden.
Nach Entfernung der fotoresistiven Maske durch Waschen des Halbleiterkörpers mit beispielsweise Trichloräthylen wird der Halbleiterkörper mit einer -in Aluminiumschicht überzogen, die wie beim oben beschriebenen Ausführungsbeispiel etwa fünf Minuten lang aufgedampft wird. Das Aluminium füllt dann die Fenster 43 und 44 aus und bedeckt die gesamte Oberfläche, einschließlich des Bereiches des Fensters 34 für das Gate, in Form einer etwa 0.5 μηι dicken Schicht.
Auf die Aluminiumschicht wird dann eine fotoresistive Schicht aufgebracht, die derart belichtet und entwickelt wird, daß sie nur über denjenigen Bereichen der Aluminiumschicht liegt, die die Source- und Drain-Elektroden 46, 47 sowie das Gate 50 bzw. deren vergrößerte Zuleitungen 48, 49 bilden sollen. Anschließend wird der Halbleiterkörper etwa fünf Minuten lang in ein Orthophosphorsäure-Ätzmittel getaucht, um das überschüssige Aluminium zu entfernen. Hierbei bleiben lediglich die Zuleitungen 48 und 49. die mit den Elektroden 46 und 47 in Kontakt sind, und das Gate 50 stehen. Die Zuleitungen und das Gate sind elektrisch voneinander isoliert. Im Wärmedruckverfahren können dann die Source-Zuleitiing, das Gate und die Drain-Zuleitung mit elektrischen Anschlüssen 51, 52 bzw. 53 versehen werden. Wie beim obigen Ausführungsbeispiel kann die Basiszone des Feldeffekttransistors dadurch kontaktiert werden, daß die freie Oberfläche 54 des Halbleiterkörpers 30 an eine geeignete Bodenplatte »niegiert wird, wobei zur Herstellung eines nicht gleichrichtenden Kontaktes eine Legierung, beispielsweise mit Indium dotiertes Gold, verwendet wird
Anstatt die Ätzmaske auf der Siliciumnitridschicht aus Molybdän herzustellen, kann gemäß einer abgewandelten Ausführungsform auch Siliciumdioxid verwendet werden. Hierzu kann nach dem obenbeschriebenen Verfahren Siliciumdioxid in Form einer 100 nm dicken Schicht pyrolytisch niedergeschlagen werden. Die Verwendung von Siliciumdioxid ist insoweit vorteilhafter, als es nicht notwendig ist, die Ätzmaske hinterher zu entfernen, wie es bei Verwendung vott Molybdän erforderlich ist, da das Siliciumdioxid im Bedarfsff'l stehengelassen werden kann.
Bei dieser abgewandelten Ausführungsform wird nach der Herstellung der Siliciumnilridschicht eine 100 nm dicke Siliciumdioxidschicht bei 8000C etwa eine Minute lang aus einer mit Älhylorihosilicat gesättigten Argonströmung pyrolytisch niedergeschlagen. Danach wird der Halbleiterkörper mit fotoresistivem Material überzogen, maskiert, belichtet und entwickelt. Anschließend wird nacheinander etwa eine Minute in gepufferter Flußsäure zur Beseitigung der freiliegenden Siliciumdioxidschicht und etwa vier Minuten in einem Orthophosphorsäure-Ätzmittel zur Beseitigung der Siliciumnitridschicht geätzt. Die anschließenden Verfahrensschritte sind dann die gleichen wie oben, mit der Ausnahme, daß durch den letzten Ätzschritt mit gepufferter Flußsäure auch die Siliciumdioxid-Ätzmaske entfernt und dann das Aluminium auf die Siliciumnitridschicht aufgedampft wird.
Das nach diesem Ausführungsbeispiel der Erfindung fertiggestellte Halbleiterbauelement ist schematisch in Fig.4k dargestellt. Danach sind in dem Halbleiterkörper 30 eine Source-Zone 38 und eine Drain-Zone 39 ausgebildet, durch die pn-Obergänge 40 und 41 festgelegt sind. Diese Obergänge treten unterhalb der passivierenden Schicht 32 an die Oberfläche 31 des Halbleiterkörpers 30, und zwar an vom Gate 50 bedeckten Stellen. Das Gate 50 ist zusätzlich vom Halbleiterkörper 30 durch eine Isolierungsschicht 55 getrennt, die ein Teil der ursprünglich niedergeschlagenen Siliciumnitridschicht 37 ist. Diese zusätzliche Isolierung ist insbesondere während des Diffusionsschrittes nützlich, während dem die Source-Zone 38 und die Drain-Zone 39 hergestellt werden. Durch sie wird verhindert, daß die Dotierstoffatome aus der dotierten Oxidschicht in die hochreine Gate-lsolieru Tjsschicht diffundieren, die den Kanal bedeckt Zwischen Source 38 und Drain 39 besteht ein an die Oberfläche grenzender Kanal 56, der durch ein an das Gate 50 gelegtes elektrisches Potential moduliert werden kann. Das Gate 50 sowie die Source- und Drain-Elektroden 46 und 47 mit mit verbreiterten Zuleitungen versehen, die in Fig.4k mit 48 bzw. 49 bezeichnet sind. Diese sind breiter als die Elektroden bzw. das Gate selbst, damit sie leichter mit elektrischen Anschlüssen versehen werden können. Die eigentlichen Source- und Drain-Elektroden sind dagegen in Querrichtung sehr klein.
In den oben beschriebenen Ausführungsbeispielen werden jeweils Feldeffekttransistoren mit n-Kanälen aus p-ieitenden Halbleiterkörpern hergestellt, in welche aus phosphordotiertem Glas, das aus einer mit Triäthylphosphat und Äthylorthosilicat gesättigten Argonströmung pyrolytisch abgeschieden wird. Phosphor eindiffundiert. In ähnlicher Weise können auch Feldeffekttransistoren mit p-Kanälen hergestellt werden, indem von n-Ieitenden Halbleiterkörpern mit einer Donatorkonzentration von beispielsweise etwa 1015 Fhosphoratome/cm3 ausgegangen wird, in diesen werden dann durch sesteuerte Diffusion von Boratomen
p-leiiende Source- und Drain-Zonen ausgebildet Die zur Diffusion benötigten Boratome werden dadurch bereitgehalten, daß der Halbleiterkörper mit einer bordotierten Siliciumdioxidschicht überzogen wird, indem in derselben Weise wie beim Aufbringen einer mit Phosphor dotieren Siliciumdioxidschicht vorgegangen wird. Zur Herstellung der mit Bor dotierten Schicht kann beispielsweise eine mit Äthylorthosilicat und Triäthylborat gesättigte Argonströmung pyrolysiert werden.
Im folgenden werden spezielle Ausführungsbeispiele beschrieben.
Beispiel 1
Ein Feldeffekttransistor mit n-JCanal, der im wesentlichen die in Fig.2g dargestellte Form aufweist und mit einer Kantenlänge von etwa 0,25 mm quadratisch ausgebildet ist, dessen Source- und Drain-Zone bis zu einer Tiefe von etwa 2.5 μιη in die eine Oberfläche eindiffundiert sind und dessen Gate etwa sechs μιη breit ist und Drain und Source auf beiden Seiten zu etwa zwei μπι überlappt, so daß der Kanal etwa zwei ,um breit ist. wird auf die folgende Weise hergestellt. Ein hochr-iner Siliciumkörper mit P-Leitung. die ihm durch eine Borkonzentration von etwa 10" Atomen pro cmJ gegeben ist. wird derart geschnitten, daß seine eine Oberfläche eine kristallografisch^ (lOO)-Onentierung aufweist. Die Oberfläche wird geläppt und blankpoliert. De' Halbleiterkörper wird in eine Aufdampfkammer gegeben und etwa drei Stunden lang in einer trockenen Sauerstoffatmosphäre auf etwa 1000" C gehalten, so daß sich auf ihm eine etwa 100 nm dicke, thermisch gewachsene Siliciumdioxidschicht ausbildet. Anschließend wird der Halbleiterkörper in der Aufdampfkammc bei Temperatur von 800 C gehalten, während etwa eino Minute lang eine Argonströmung über ihn geleitet wird, die vorher mit einer Strömungsgeschwindigkeit von 0.2 m! pro Stunde blasenförmig durch Äthvlorthosilicat geleitet worden ist. Nach etwa einer Minute wird zusätzlich eine mit 0.02 m' pro Stunde durch Triäthylpnosphat geleitete Argonströmung mit der urspriinglichen Strömung vermischt. Die resultierende Strömung wird etwa vier Minuten über den noch auf 800 ( erhitzten Halbleiterkörper geleitet, so daß sich eine zusätzliche. 400 nm dicke, mit Phosphor dotierte Siliciumdioxidschicht niederschlägt Der Halbleiterkörper wird dann aus der Aufdampfkammer genommen und mit einer Schicht aus fotoresistivem Material überzogen, welche in einer derartigen Geometrie maskiert, bestrahlt und entw ickelt wird, daß die gesamte Oberfläche außer einem mittleren, länglichen Streifen mit einer Breite vor sechs μπι bedeckt ist Der Halbleiterkörper wird dann in eine gepufferte I lußsäure enthaltendes Ätzmittel getaucht und unter dauernder Beobachtung bzw Kontrolle etwa fünf Minuten la ig geätzt. Die nicht belichteten Abschnitte des Siliciumdioxid* werden beobachtet und erscheinen zunächst in blaßblauer Färbung Nach einer Ätzdauer von etwa fünf Minuten schlägt die Färbung der Siliciumdioxidschic ht in tiefes Blau um Das Ätzen wird dann noch etwa iwaiuig Sekunden fortgesetzt, worauf der Halbleiterkörper aus dem Ätzbad herausgenommen wird. Anschließend wird zürn Entfernen der KPR-Schichl mit Trichloräthylen gespült.
Der Halbleiterkörper wird dann mit destilliertem Wasser gewaschen, getrocknet und in einen Diffusionsofen gegeben. In diesem wird der Halbleiterkörper etwa vier Stunden lang auf einer Temperatur von HOO0C gehalten, damit die Dotierstoffatome in die Source- und Drain-Zonen diffundieren.
Nach dem Diffusionsschritt wird der Halbleiterkörper mit einer fotoresistiven Schicht aus KPR überzogen und derart bestrahlt und entwickelt, daß der gesamte Halbleiterkörper außer im Bereich zweier Längsstreifen maskiert ist, die sich parallel zu dem anfangs hergestellten Fenster, das beim Ätzen der dotierten Siliciumdioxidschicht entsteht, etwa über die gesamte
ίο Länge des Halbleiterkörpers erstrecken. Jeder dieser freigelegten Streifen wird in der Mitte des stehengebliebenen Abschnitts der Siliciumdioxidschicht angeordnet Die Streifen besitzen eine Breite von etwa 0,075 mm. Anschließend wird der Halbleiterkörper in ein gepufferte Flußsäure enthaltendes Ätzmittel getaucht und etwa sechs Minuten geätzt Anschließend wird der Halbleiterkörper wieder herausgenommen, zur Entfernung des KPR mit Trichloräthylen gewaschen, anschließend mit destilliertem Wasser abgespült und getrocknet Schließlieh wird der Halbleiterkörper zwei Stunden lang in Wasserstoff bei 300° C geglüht.
Danach wird der Halbleiterkörper in eine Aufdampfkammer gegeben, in welcher eine etwa 03 μπι dicke Aluminiumschicht aufgedampf wird. Nach der Heraus-
.1J nähme aus dem Ofen wird der Halbleiterkörper mit einer Schicht aus fotoresistivem Material, z. B. KPR. überzogen. Die fotoresistive Schicht wird derart maskiert, bestrahlt und entwickelt, daß alle außer denjenigen Abschn/ten der Aluminiumschicht unmas-
so kiert sind, die über dem Fenster in der zuerst geätzten, dotierten Siliciumdioxidschicht, einer daran angrenzenden, vergrößerten Zuleitungszone, den beiden später geätzten. 0.075 mm breiten Fenstern und je einer daran angrenzenden, vergrößerten Zuleitungszone liegen.
Anschließend wird der Halbleiterkörper etwa dreißig Sekunden lang in ein Orthophosphorsäure-Ätzmittel eingetaucht, damit die freiliegenden Abschnitte der Aluminiumschicht entfernt werden. Anschließend wird mit destilliertem Wasser abgespült und zur Entfernung des restlichen fotoresistiven Materials mit Trichloräthylen gewaschen. Danach wird der Halbleiterkörper in die richtige Größe geschnitten, poliert und mittels eines mit Don, ;·.· Joticrten Gold-Lotes an einer Kupferplatte befestigt. Im Wärmedruckverfahren werden schließlich die verbreiterten Zuleitungen der Source- und Drain-Elektroden sowie das Gate mit elektrischen Anschlüssen versehen.
Beispiel 2
Hs wird ähnlich wie in Beispiel 1 ein Feldeffekttransi stör mit p-Kanal hergestellt, wobei als Ausgangsmate rial ein n leitender Siliciumkörper verwendet wird, dei in einer Konzentration von etwa 10" Atomen/cm' mil Phosphor dotiert ist. Zum Herstellen einer mit Boi dotierten Siliciumdioxidschicht wird eine durch Tn äthylborat ans'att durcr Triäthylphosphat geleitete Argonströmung verwendet. Die anderen Verfahrens schritte entsprechen denei des Beispiels I.
Beispiel 3
Ls Wird ein Feldeffekttransistor mit π Kanal herge stellt, der mit Oxid und Nitrid passiviert ist und di< gleiche Geometrie sowie denselben Halbleiterkörpei wie der Feldeffekttransistor nach Beispiel 1 aufweisl Auf den Halbleiterkörper wird eine thermisch gewach sene, 100 nm dicke Siliciumdioxidschicht sowie ein< zusammengesetzte, 500 nm dicke, aus undoliertem um dotiertem Siliciumdioxid bestehende, pyrolytisch abge
schiedene Schicht aufgebracht. In dieser wird wie in Beispiel 1 das richtige Muster ausgebildet.
Nach dem Herstellen der dotierten Siliciumdioxidschicht, dem Ausbilden der gewünschten Geometrie und dem Diffusionsschritt wird eine dünne Schicht aus etwa 30 um Siliciumnitrid bei einer Temperatur von 1000 C etwa drei Minuten lang aus einer Silan und Ammoniak enthaltenden Atmosphäre pyrolytisch niedergeschlagen. Danach wird der Halbleiterkörper in ein Triodengasentladungsgefäß gegeben, in welchem Molybdän als Zerstäubungskatode verwendet wird. Die Zerstäubung wird fünf Minuten lang unter einer Argonatmosphäre von 2 Pa vorgenommen, damit sich auf der Nitridschicht eine etwa 100 nm dicke Molybdänschicht bildet.
Anschließend wird der Halbleiterkörper mit einer foloresistiven Schicht überzogen, die derart maskiert, bestrahlt und entwickelt wird, daß nur längliche Fenster mit einer Breite von etwa 0.075 mm freibleiben, die in der Mitte über den stehengebliebenen Abschnitten der vorher in dem erwünschten Muster gebildeten Silicium- ίο dioxidschicht angeordnet sind. Der Halbleiterkörper wird dann mit destilliertem Wasser gespult, getrocknet, etwa zehn Sekunden lang in ein Ferricyanid-Älzmittel eingetaucht, erneut iTiit destilliertem Wasser gewaschen und getrocknet. Anschließend wird der Halbleiterkörper etwa zwei Minuten lang in konzen'rierte Flußsäure getaucht und dann wieder herausgenommen. Als nächstes schließt sich ein sechs-minüliger Ätzschritt in gepufferter HF-Losung an. worauf der Halbleiterkörper erneut mit destilliertem Wasser gewaschen und getrocknet wird. Anschließend wird der Halbleiterkörper in Trichlorethylen gewaschen, um das fotoresistive Muster zu entfernen, und anschließend etwa zehn Schaden hing mit einem I errievanid-Ätzmitlei behandelt, um die stehengebliebene Molybdänschicht zu entfernen und die Nitridschicht sowie die eingeritzten Source· und Drain-1 enster freizulegen. Als nächstes wird der Halbleiterkörper etwa zwei Stunden lang bei fi(K) C in Wasserstoff geglüht.
Danach wird der Halbleiterkörper mit destilliertem Wasser gespült, getrocknet und in eine Aufdampfkammer gegeben, in welcher ein elwj 0.5 um dicker Aliiminiumfilm aufgedampft wird, der die eingeatzten I enster ausfüllt.
Nach dem Aufdampfen des Aluminiums wird der Halbleiterkörper mn einer fotoresisliven Schicht überzogen und derart maskiert, bestrahlt und enlwik kell, daß nur ein mittlerer, das date bildender Abschnitt sowie zwei an den Seiten liegende, die Source- und l)r,unElektroden und die Zuleitungen bildende Ab- so st hnilte abgedeckt sind Die nach den Seiten verbreiten Kii Zuleitungen liegen teilweise über der Siliciummtridsihicht. Sie sind jedoch nicht so groß, daß sie mit dem (lute oder der Zuleitung das Gate in Kontakt kommen können Der Halbleiterkörper wird anschließend etwa flint Minuten lang in ein Orthophosphorsäure Ätzmittel eingetaucht, um die unerwünschten Teile des Aluniiniumfilms zu entfernen. Danach wird der Halbleiterkörper aus dem Ätzbad herausgenommen, zum Entfernen der stehengebliebenen Teile des fotoresistiven Materials mit Trichlorethylen behandelt, anschließend mit destilliertem Wasser abgespült und getrocknet. Danach wird der Halbleiterkörper mittels eines mit einem Akzeptor dotierten Gold-Lotes an eine Kupferplatte anlegiert. Abschließend werden die Source- und Drain-Zuleitungen so wie das Gate im Wärmedruckverfahren mit elektrischen Anschlüssen versehen.
Beispiel 4
Es wird nach Beispiel 3 ein Feldeffekttransistor mit p-Kanal hergestellt, wobei jedoch als Ausgangsmaterial ein η-leitender, in einer Konzentration von etwa ΙΟ15 Atomen/cm1 mit Phosphor dotierter Siiici'nkörper verwendet wird.
Außerdem wird die Argonströmung mit einer Strömungsgeschwindigkeit von 0.02 m1 pro Stunde nicht durch Tridihy'phüsphai. sondern /ur Herstellung einer mit Bor dotierten, dicken Siliciumdioxidschicht durch Triäthylborat geleitet. Im übrigen werden die im Beispiel 3 angeführten Vcrfahrensschntte durchgeführt, d. h. es wird ein Feldeffekttransistor mit p-Kanal hergestellt, welcher eine Oxid- und Nitridisolierung für das Gate aufweist.
Beispiel 5
Es wird wie im Beispiel 3 bis einschließlich der Abscheidung >ler Siliciumnitridschicht vorgegangen. Anschließend wird der Halbleiterkörper in eine Aufdampfkammer gegeben, in welcher etwa eine Minute lang eine mit Äthvlorthosiücat gesättigte Argonströmung mit einer Strömungsgeschwindigkeit von 0.2m'/Stunde über den auf 800'C erhitzten Halbleiterkörper geleitet wird, um ihn mit einer 100 nm dicken Siliciumdioxidschicht zu überziehen. Anschlie ßend wird der Halbleiterkörper mit einem foloresistiven Material überzogen und derart belichtet und entwickelt, daß eine Maske mit Source- und Drain-Fenstern entsteht, die parallel zum Gate-Fenster angeord net und 0.075 mm breit sind. Der Halbleiterkörper wird dann zur Entfernung des Siliciumdioxids im Bereich der Source- und Drain-Fenster etwa eine Minute lang in gepufferte F lußsäure getaucht, anschließend abgespült und mit einem I'nterphosphorsäure Ätzmittel etwa vier Minuten lang behandelt, um an den gleichen Stellen das Siliciumnitrid zu entfernen. Anschließend wird der Halbleiterkörper gewaschen und sechs Minuten lang mit gepufferter Flußsäiire behandelt, um die Source- und Diiiiii-I erster bis zu ti"η Source und Drain Zonen zu verlängern Die übrigen Vcrfahrensschritic sind bis zur Fertigstellung des I eldeffekllransisiors die gleichen wie in Beispiel 5
Hierzu 2 Blatt Zeichnungen
230 208/15

Claims (8)

1 Patentansprüche:
1. Verfahren zum Herstellen von Feldeffekttransistoren mit automatisch richtig auf den Kanal ausgerichtetem Gate, bei dem von einem kristallinen Halbleiterkörper eines Leitungstyps mit einer planaren Oberfläche ausgegangen wird, wobei eine dicke Isolierschicht ausgebildet wird, die mit einem, im Halbleiterkörper den entgegengesetzten Leitungstyp vermittelnden Dotiersloff dotiert ist, wobei anschließend durch selektive Entfernung eines Teils der dicken Isolierschicht in dieser ein Muster mit vorgewählter Geometrie ausgebildet wird, wobei die beseitigten Teile ein Gate-Fenster darstellen, durch das der verbleibende Rest der dotierten Isolierschicht in voneinander getrennte Abschnitte geteilt ist, wobei ferner der Halbleiterkörper derart erhitzt wird, daß die Dotierstoffatome aus den stehengebliebenen Abschnitten der dotierten Isolierschicht unter Bildung je einer Source- und Drain-Zone in zwei voneinander getrennte und an die Oberfläche des Halbleiierkörpers angrenzende Bereiche diffundieren, wobei anschließend in den stehengebliebenen Abschnitten der dotierten Isolierschicht bis zu den Source- bzw. Drain-Zonen sich erstreckende Fenster ausgebildet werden und dann durch die Fenster hindurch Source- 'ind Drain-Elektroden und das Gate ausgebildet werden und danach die Source- und Drain-Elektroden sowie das Gate mit elektrischen Anschlüssen versehen werden, dadurch gekennzeichnet, daß vor dem Ausbilden der dotierte' Isolierschicht eine dünne hochreine Isolierschicht unmittelbar auf der planaren Oberfläche des Halbleiterkörpers ausgebildet wird, daß die dotierte Isolierschicht dicker als die hochreine Isolierschicht ist und über der dünnen hochreinen Isolierschicht ausgebildet wird, und daß die Diffusion der Dotierstoffatome durch die dünne hochreine Isolierschicht in den Halbleiterkörper erfolgt.
2. Verfahren nach Anspruch 1. dadurch gekennzeichnet, daß die dicke Isolierschicht aus einer dünneren, undotierten und einer dickeren dotierten Schicht besteht und daß zur Herstellung des Fensters für das Gate die dotierte Schicht und nur ein kleiner Teil der undotierten Schicht entfernt wird.
3. Verfahren nach Anspruch 1 oder 2. dadurch gekennzeichnet, daß bei Verwendung eines Siliciumkörpers sowohl die dünne als auch die dicke Isolierschicht aus Siliciumdioxid besteht.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die dünne Siliciumdioxidschicht durch thermisches Wachstum in einer Sauerstoffatmosphäre hergestellt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die in einem Muster aufgebrachte dicke Isolierschicht vor dem Diffusionsschritt mit einer Siliciumnitridschicht überzogen wird.
6. Verfahren nach Anspruch 5. dadurch gekennzeichnet, daß auf der Siliciumnitridschicht eine Ätzmaske ausgebildet wird, die das Herstellen von Source* und Drain-Fenstern durch Ätzen ermög* licht, ohne daß dadurch der Rest der Isolierschichten beschädigt wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß für die Ätzmaske Molybdän verwendet wird.
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß für die Ätzmaske Siliciumdioxid verwendet wird.
DE1814747A 1967-12-18 1968-12-14 Verfahren zum Herstellen von Feldefekttransistoren Expired DE1814747C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US69148367A 1967-12-18 1967-12-18

Publications (2)

Publication Number Publication Date
DE1814747A1 DE1814747A1 (de) 1970-03-05
DE1814747C2 true DE1814747C2 (de) 1981-10-08

Family

ID=24776712

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1814747A Expired DE1814747C2 (de) 1967-12-18 1968-12-14 Verfahren zum Herstellen von Feldefekttransistoren

Country Status (7)

Country Link
US (1) US3541676A (de)
CH (1) CH490739A (de)
DE (1) DE1814747C2 (de)
FR (1) FR1599294A (de)
GB (1) GB1253820A (de)
NL (1) NL162790C (de)
SE (1) SE335578B (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3804681A (en) * 1967-04-18 1974-04-16 Ibm Method for making a schottky-barrier field effect transistor
NL96608C (de) * 1969-10-03
US3670403A (en) * 1970-03-19 1972-06-20 Gen Electric Three masking step process for fabricating insulated gate field effect transistors
US3730787A (en) * 1970-08-26 1973-05-01 Bell Telephone Labor Inc Method of fabricating semiconductor integrated circuits using deposited doped oxides as a source of dopant impurities
US3824677A (en) * 1970-12-01 1974-07-23 Licentia Gmbh Method of manufacturing a field effect transistor
US3967981A (en) * 1971-01-14 1976-07-06 Shumpei Yamazaki Method for manufacturing a semiconductor field effort transistor
US3751314A (en) * 1971-07-01 1973-08-07 Bell Telephone Labor Inc Silicon semiconductor device processing
US3775197A (en) * 1972-01-05 1973-11-27 A Sahagun Method to produce high concentrations of dopant in silicon
US3798081A (en) * 1972-02-14 1974-03-19 Ibm Method for diffusing as into silicon from a solid phase
US4048350A (en) * 1975-09-19 1977-09-13 International Business Machines Corporation Semiconductor device having reduced surface leakage and methods of manufacture
US4317276A (en) * 1980-06-12 1982-03-02 Teletype Corporation Method of manufacturing an insulated gate field-effect transistor therefore in a silicon wafer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3200019A (en) * 1962-01-19 1965-08-10 Rca Corp Method for making a semiconductor device
FR1373247A (fr) * 1962-09-07 1964-09-25 Rca Corp Dispositif semiconducteur et procédé pour la fabrication de ce dispositif
NL297601A (de) * 1962-09-07 Rca Corp
US3165430A (en) * 1963-01-21 1965-01-12 Siliconix Inc Method of ultra-fine semiconductor manufacture
US3417464A (en) * 1965-05-21 1968-12-24 Ibm Method for fabricating insulated-gate field-effect transistors
US3447238A (en) * 1965-08-09 1969-06-03 Raytheon Co Method of making a field effect transistor by diffusion,coating with an oxide and placing a metal layer on the oxide
US3426422A (en) * 1965-10-23 1969-02-11 Fairchild Camera Instr Co Method of making stable semiconductor devices
US3438873A (en) * 1966-05-11 1969-04-15 Bell Telephone Labor Inc Anodic treatment to alter solubility of dielectric films

Also Published As

Publication number Publication date
NL162790B (nl) 1980-01-15
FR1599294A (de) 1970-07-15
DE1814747A1 (de) 1970-03-05
US3541676A (en) 1970-11-24
GB1253820A (en) 1971-11-17
NL162790C (nl) 1980-06-16
SE335578B (de) 1971-06-01
CH490739A (de) 1970-05-15
NL6818214A (de) 1969-06-20

Similar Documents

Publication Publication Date Title
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2623009C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2916364C2 (de)
DE7233274U (de) Polykristalline siliciumelektrode fuer halbleiteranordnungen
DE2615754C2 (de)
DE2541548A1 (de) Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung
DE1439935A1 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE2641752B2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2615438A1 (de) Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE2617293C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2128884A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE1803024A1 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2422120B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1564423C3 (de) Verfahren zum Herstellen eines doppelt diffundierten Transistors sowie nach diesem Verfahren hergestellter Transistor
DE2517252A1 (de) Halbleiterelement
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE2054535B2 (de) Verfahren zur Herstellung von Feldeffekt-Halbleiteranordnungen in einem Halbleiterplättchen
DE3133759A1 (de) Feldeffekttransistor
DE2753533A1 (de) Verfahren zum selektiven eindiffundieren von aluminium

Legal Events

Date Code Title Description
D2 Grant after examination
8320 Willingness to grant licences declared (paragraph 23)
8328 Change in the person/name/address of the agent

Free format text: SCHUELER, H., DIPL.-CHEM. DR.RER.NAT., PAT.-ANW., 6000 FRANKFURT