DE7233274U - Polykristalline siliciumelektrode fuer halbleiteranordnungen - Google Patents
Polykristalline siliciumelektrode fuer halbleiteranordnungenInfo
- Publication number
- DE7233274U DE7233274U DE19727233274U DE7233274U DE7233274U DE 7233274 U DE7233274 U DE 7233274U DE 19727233274 U DE19727233274 U DE 19727233274U DE 7233274 U DE7233274 U DE 7233274U DE 7233274 U DE7233274 U DE 7233274U
- Authority
- DE
- Germany
- Prior art keywords
- layer
- source
- area
- polycrystalline
- sink
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 72
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims description 31
- 230000005669 field effect Effects 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 34
- 230000000295 complement effect Effects 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 description 45
- 238000000034 method Methods 0.000 description 45
- 238000004519 manufacturing process Methods 0.000 description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 28
- 229910052814 silicon oxide Inorganic materials 0.000 description 28
- 235000012431 wafers Nutrition 0.000 description 28
- 238000005530 etching Methods 0.000 description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 24
- 229910052710 silicon Inorganic materials 0.000 description 24
- 239000010703 silicon Substances 0.000 description 24
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 22
- 230000008569 process Effects 0.000 description 16
- 108091006146 Channels Proteins 0.000 description 15
- 230000000873 masking effect Effects 0.000 description 13
- 239000012535 impurity Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 9
- 238000001465 metallisation Methods 0.000 description 8
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 7
- 238000012856 packing Methods 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 229910000077 silane Inorganic materials 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- ILAHWRKJUDSMFH-UHFFFAOYSA-N boron tribromide Chemical compound BrB(Br)Br ILAHWRKJUDSMFH-UHFFFAOYSA-N 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 3
- 239000002253 acid Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- KRVSOGSZCMJSLX-UHFFFAOYSA-L chromic acid Substances O[Cr](O)(=O)=O KRVSOGSZCMJSLX-UHFFFAOYSA-L 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- AWJWCTOOIBYHON-UHFFFAOYSA-N furo[3,4-b]pyrazine-5,7-dione Chemical compound C1=CN=C2C(=O)OC(=O)C2=N1 AWJWCTOOIBYHON-UHFFFAOYSA-N 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910017604 nitric acid Inorganic materials 0.000 description 3
- 235000011007 phosphoric acid Nutrition 0.000 description 3
- 238000007493 shaping process Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000002144 chemical decomposition reaction Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000005019 vapor deposition process Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- 238000002231 Czochralski process Methods 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- OLBVUFHMDRJKTK-UHFFFAOYSA-N [N].[O] Chemical compound [N].[O] OLBVUFHMDRJKTK-UHFFFAOYSA-N 0.000 description 1
- UVJQIYZYQQKIAC-UHFFFAOYSA-N [amino(ethylsulfanyl)methylidene]-[4-(trifluoromethyl)phenyl]azanium;chloride Chemical compound Cl.CCSC(N)=NC1=CC=C(C(F)(F)F)C=C1 UVJQIYZYQQKIAC-UHFFFAOYSA-N 0.000 description 1
- 125000000218 acetic acid group Chemical group C(C)(=O)* 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- ONOUHNDXYUJUFY-UHFFFAOYSA-N bromane Chemical compound Br.Br.Br.Br ONOUHNDXYUJUFY-UHFFFAOYSA-N 0.000 description 1
- SXDBWCPKPHAZSM-UHFFFAOYSA-N bromic acid Chemical compound OBr(=O)=O SXDBWCPKPHAZSM-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005056 compaction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 210000005069 ears Anatomy 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- FFUQCRZBKUBHQT-UHFFFAOYSA-N phosphoryl fluoride Chemical compound FP(F)(F)=O FFUQCRZBKUBHQT-UHFFFAOYSA-N 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0927—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising a P-well only in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/051—Etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/122—Polycrystalline
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
PATENTANWÄLTE
DIPL.-ING. LEO FLEUCHAUS
DR.-ING. HANS LEYH
DR.-ING. HANS LEYH
München 71, 9· Sept. 1972
Melchloretr. 42
Melchloretr. 42
Unser Zeichen: M2?8G-84-6
Motorola, Inc.
94-01 West Grand Avenue
Franklin Park, Illinois
V.St.A.
94-01 West Grand Avenue
Franklin Park, Illinois
V.St.A.
Polykristalline Siliciumelektrode für Halbleiteranordnungen
Die Erfindung betrifft eine polykristalline Siliciumelektrode für HalbleiteranordJiungen, vorzugsweise komplementäre Oberflächen-Feldeffekttransistoren,
die als Kontaktanschluss zwischen metallischen Leitern und aktiven Bereichen dient.
Bei der Herstellung von einer grossen Vielzahl von Halbleiteranordnungen
auf einer Halbleiterscheibe ergeben sich in der
Regel zwei Probleme. Das erste Problem betrifft die Notwendigkeit eines verhältnismässig grossen Flächenbereiches für die
einzelne Halbleiteranordnung, der für das Anbringen der ohmischen Kontaktanschlüsse ausserhalb des aktiven Bereiches benötigt wird. Dies ist insbesondere bei der Herstellung von
Oberflächen-Feldeffekttransistoren der Fall, selbst wenn polykristallinen; Material für die Torelektrode verwendet wird,
Regel zwei Probleme. Das erste Problem betrifft die Notwendigkeit eines verhältnismässig grossen Flächenbereiches für die
einzelne Halbleiteranordnung, der für das Anbringen der ohmischen Kontaktanschlüsse ausserhalb des aktiven Bereiches benötigt wird. Dies ist insbesondere bei der Herstellung von
Oberflächen-Feldeffekttransistoren der Fall, selbst wenn polykristallinen; Material für die Torelektrode verwendet wird,
Fs/wi t1edoch
723127418.1.73
M278P/G-84-5/6
jedoch metallische Elektrodenanschlüsse mit den Quellen- und Senkenbereichen vorgesehen werden. Dabei wird die Packungsdichte
auf der Halbleiterscheibe auch ungünstig durch die unvermeidlichen
Masken-Deckungsfehler beim Ausrichten der Maske beeinflusst, da die Notwendigkeit der Ausbildung einer isolierenden
Schicht auf der Oberfläche der Halbleiteranordnung gegeben ist und anschliessend Öffnungen für ohmische Kontaktanschlüsse
in dieser isolierenden Schicht über dem Quellen- und Senkenbereich angebracht werden müssen. Für die hierbei
benötigten Kontaktanschlussflächen muss der eigentliche Quellen-
und Senkenbereich jeweils zumindest an einem Ende vergrössert werden, wobei diese Kontaktanschlussflächaa. genügend
gross sein müssen, dass bei einer Fehlausrichtung innerhalb
der zulässigen Toleranzen kein Kurzschluss zwischen dem Quellen- bzw. Senkenbereich und dem Substrat entsteht. Durch diese
Kontaktanschlussflächen wird häufig die Breite des aktiven Elementes verdoppelt, wodurch entsprechend die Packungsdichte
aif dem Halbleiterscheibchen kleiner wird. Die notwendige Toleranz
bei der Herstellung einer herkömmlichen komplementären Oberflächen-Feldeffekttransistoranordnung liegt in der Grössen-Ordnung
von etwa 3,8 χ 10 num. Bei einer Kantenabmessung von
etwa 7,6 χ 10 mm der Öffnung für den jeweiligen ohiaischen Kontaktanschluss ergeben sich aus den notwendigen Abmessungen
einschliesslich der Toleranzen in Querrichtung etwa 2,8 χ 10~ mm, die zusätzlich zu der Breite von etwa 3 »3 x 10 mm des aktiven
Halbleiterelementes benötigt werden. Bei bekannten Halbleiteranordnung::*!
dieser Art unter Verwendung von Metallkonta'rtanschlüssen
muss eine erste Maskierung vorgenommen vsrden, um den Quellen- und Senkenbereich diffundieren zu können, der eine
zweite Maskierung zum Positionieren der Öffnungen für die Kontaktanschlüsse folgen muss. Dabei ist eine sehr genaue Ausrichtung
der zweiten Maske über den Kontaktanschlussflächen
notwendig, um innerhalb der Toleranzbereiche zu bleiben.
- 2 - Das
M278P/G-845/6
Das zweite wesentliche Problem bei der Herstellung von einer Vielzahl von Oberflächen-Feldeffekttransistoren auf einer Halbleiterscheibe
besteht darin, dass bei dem bekannten Herstellungsverfahren eine überprüfung der aktiven Halbleiterelemente
auf elektrische Werte erst am Ende des Herstellungsverfahrens möglich ist» Wenn also bereits in den ersten Verfahrensschritten
Fehler auftreten, die die Halbleiterelemente unbrauchbar machen, kann dies erst festgestellt werden, wenn die nachfolgenden
Verfahrensschritte durchgeführt sind. Dadurch entstehen erhöhte Kosten im Herstellungsverfahren.
Der Erfindung liegt die Aufgabe zugrunde, eine polykristalline Halbleiterelektrode für Halbleiteranordnungen zu schaffen,
die ein sehr dichtes Packen der einzelnen Halbleiteranordnungen auf einer Halbleiterscheibe zulässt. Des weiteren soll
durch die polykristalline Halbleiterelektrode eine Möglichkeit geschaffen werden, die Halbleiteranordnung bereits im Herstellungsverfahren
möglichst frühzeitig auf ihre elektrischen Eigenschaften überprüfen zu können.
Diese Aufgabe wird erfindungsgemäss dadurch gelöst, dass über
zumindest einem Teil eines oder mehrerer aktiver Bereiche dor Halbleiteranordnung eine polykristalline Schicht angeordnet
ist, die nach einer gleichzeitigen Dotierung zusammen mit dem oder den aktiven Bereichen die Elektroden für ohmische Kontaktansclalüsse
sind.
Eine weitere Ausgestaltung der Erfindung, insbesondere zur Anwendung
bei einem Oberflächen-Feldeffekttransistor, besteht darin, dass die Substratscheibe mit einer dicken, über den
aktiven Bereichen geöffneten isolierenden Schicht versehen ist, dass der aktive Bereich jeweils ausser über dem Senken-
und Quellenbereich mit einer dünnen Oxydschicht bedeckt ist, dass die polykristalline Schicht teilweise den Senken- und
Quellenbereich, die anschliessende dünne Oxydschicht sowie
- 3 - die
M278P/G-S4-5/6
die angrenzende dick., isolierende Schicht und ^ie 'Toroxydschicht
bedeckt, und dass die gleichzeitig mit den Senken- und Quellenbereichen dotierte polykristalline Schicht eine
Dotierungskonzentration aufweist, die eine ohmische Kontaktverbindung
mit den Serben- und Quollenbereichen gewährleistet.
Um die Packungsdichte auf einen optimalen Wert erhöhen zu können, ist erfindungsgemäss vorgesehen, dass die polykristalline
Schicht längs Teilen der Begrenzung der Senken- und
Quellenbereiche verläuft und deren Flächenausdehnung nur unwesentlich vergrössert, um eine möglichst dichte Packung einer
Vielzahl von Halbleiteranordnungen auf der Substratscheibe zu ermöglichen.
M278P/G-845/6
Die Erfindung löst in vorteilhafter Weise die Probleme der Ausrichtung bei der Herstellung der erwähnten Halbleiteranordnungen,
indem sehr schmale Kontaktanschlüsse an die Senken-
und Quellenbereiche bei nur einem einzigen Maskierungsverfahren für das aktive Halbleiterelement hergestellt werden können.
Diese Anschlüsse können dann zu einem Bereich der Halbleiterscheibe geführt werden, en dem ^erhältnismässig grosse
Kontaktanschlussflächen für den metallischen Kontaktanschluss die Packungsdichte nicht mehr ungünstig beeinflussen. Eine
spätere Maskierung zur Herstellung der Öffnungen für die ohmischen Kontaktanschlüsse auf diesen Kontaktanschlussflächen ist
unkritisch, da nunmehr die KontaktansciSussflachen wesentlich
grosser ausgeführt werden können und damit enge Toleranzen entfallen. Bei diesem Aufbau besteht keine Notwendigkeit mehr,
die öffnungen für die ohmischen Kontaktanschlüsse aus Metall im Senken- und Quellenbereich vorzusehen.
Ein weiterer Vorteil ergibt sich durch die polykristallinen Elektroden dadurch, dass nach dem gleichzeitigen Diffundieren
der Senken- und Quellenbereiche sowie der polykristallinen
Elektroden eine tjberprüfung der Halbleiteranordnung auf seine
elektrischen Qualitäten stattfinden kann. Wenn z.Bo beim Oberflächen-Feldeffekttransistor
mit P-leitender Kanalstrecke die P+-Diffusion durchgeführt ist, können Prüfanschlüsse unmittelbar
an die polykristallinen Siliciumelektroden angelegt werden, um festzustellen, ob die Diffusion in der gewünschten Weise
abgelaufen ist. Sollte das nicht der Fall sein, so kann bereits bei diesem Verfahrensschritt die Halbleiterscheibe ausgeschieden
werden, wodurch die nachfolgenden Bearbeitungsschritte
- 5 - entfallen
M278P/G-84-5/6
entfallen und damit das Herstellungsverfahren im gesamten gesehen verbilligt werden kann. Dieselbe Überprüfung ist auch
ausgehend von dem beispielsweise erwähnten Oberflächen-Feldeffekttransistor nach der N+~Diffusion möglich, so dass im
Falle eines Ausschusses auch die nachfolgenden etwa acht 'Verfahrensschritte
eingespart werden, die zur Fertigstellung der Halbleiteranordnung notwendig sind. Schliesslich kann sogar
nach dem Anbringen der Öffnungen für die ohmischen Kontaktanschlüsse aus Metall eine erneute Überprüfung vorgenommen
werden, so dass Ausschusstücke vor der Metallisierung ausgeschieden werden können.
Um diese Überprüfung während des Herstellungsverfahrens durchführen
zu können, ist es notwendig, dass über dem Senken- und Quellenbereich sowie über dem Torbereich jeweils eine Schicht
angeordnet ist, über welche ohmische Kontaktverbindungen möglich sind. Dies wird dadurch erreicht, dass die polykristalline
Elektrodenschicht gleichzeitig mit der Diffusion der Quellen- und Senkenbereiche diffundiert wird. Eine solche Messung
der elektrischen Werte während des Herstellungsverfahrens ist bei den bekannten Halbleiteranordnungen nicht möglich,
vielmehr kann bisher diese Überprüfung erst am Ende des Herstellungsverfahrens vorgenommen werden.
Die Erfindung ist in gleicher Weise vorteilhaft für Oberflächen-Feldeffekttransistoren
als auch für Sperrschicht-Feldeffekttransistoren. Ferner können auch alle Halbleiteranordnungen
nach den Merkmalen der Erfindung ausgebildet werden, die Torbereiche oder Gatterbereiche aus fremdartigen, jedoch
semi-isolierenden Qualitäten aufweisen, solange nur die Halbleiteranordnung
mit polykristallinen Siliciumelektroden. versehen werden kann. Bei Sperrschicht-Feldeffekttransistoren
kann BeIbstverständlich die Torelektrode sowie die Quellen-
und Senkenelektrode gleichzeitig ausgebildet werden.
_ 6 - Die
M278P/G-845
Die gute ohmische Kontaktverbindung ergibt sich aufgrund der
Dotierung der darunterliegenden aktiven Bereiche durch die polykristalline Siliciumschicht.
Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung eines Ausführungsbeispieles in
Verbindung mit den Ansprüchen und der Zeichnung. Es zeigen:
Fig. 1 eine Draufsicht auf einen in cypischer Weise aufgebauten
Oberflächen-Feldeffekttransistor., aus der die notwendige Vergrösserung des Quellen- und Senkenbereiches
hervorgeht, um. einer Fehlausrichtung der Öffnungen für die ohmischen Kontaktanschlüsse entgegenzuwirken,
welche durch Masken-Deckungsfehler während der Metallisation auftreten können;
Fig. 2 eine Draufsicht auf einen Oberflächen-Feldeffekttransistor mit polykristallinen Siliciumelektroden, die
Teile des Quellen- und Senkenbereiches bedecken, wobei die Draufsicht die Verkleinerung des benötigten
Flächenbereiches erkennen lässt;
Fig. 3 bis 10 Querschnitte in geometrischer Ansicht, aus welchen
einzelne Verfahrensschritte bei der Herstellung eines komplementären Oberflächen-Feldeffekttransistors
erkennbar sind, der mit polykristallinen Siliciumelektroden gemäss der Erfindung versehen ist;
Fig.11 einen vergrösserten Ausschnitt eines Bereiches des
Halbleiteraufbaus gemäss Fig. 10, aus dem die Selbstdotierung und SelbStausrichtung des Kontaktbereiches
mit einem Quellen- oder Senkenbereich während eines einzigen Diffusionsschrittes bei der Herstellung des
Halbleiteraufbaues erkennbar ist.
- 7 - Ir
Ιΐ278Ρ/Ττ-84ρ/&
In der Beschreibung wird unter dem Begriff "polykristallines
Silicium" ein Silicium mit einem dicht geordneten kristallographischen Aufbau verstanden. Wenn die Kristallite selbst
kleiner und kleiner werden und Abmessungen im unteren Mikrolängenbereich erreichen, nähert sich das polykristalline Silicium
in seiner Qualität dem amorphen Silicium. Sowohl das amorphe Silicium als auch das polykristalline Silicium haben
einen gewissen nicht geordneten kristallographischen Aufbau und werden durch die Dotierungsgeschwindigkeit charakterisiert,
mit welcher Störstellenatome durch das Material wandern« Der Begriff "polykristallines Silicium" bezieht sich niht nur
auf verhältnismässig grobkörniges polykristallines Silicium, sondern auch auf amorphes Silicium, wobei der einzige Unterschied
in der Grosse des kristalliter. Aufbaus za sehen ist.
Wie bereits erwäht, erstreckt sich der Quellen- und Senkenbereich
von Oberflächen-Feldeffekttra^nsistoren über verhältnismässig grosse Abschnitte der Halbleiteroberfläche, damit
ohmische Kontaktanschlüsse mit Hilfe einer Schichtmetallisation angebracht werden können. In Fig. 1 ist eine Draufsicht
auf einen solchen Aufbau bekannter Art dargestellt. Die Halbleiteranordnung befindet sich auf einem Substrat 15 und umfasst
einen Torbereich 16, der sich über den Senkenbereich 17 und den Quellenbereich IS erstreckt, wobei sowohl der Quellenals
auch der Senkenbereich mit Kontaktanschlussflächen 19 versehen ist, um über dieser Fläche in der die ganze Halbleiteranordnung
überziehenden passivierenden Schicht 21 jeweils eine Öffnung 20 in der Nähe des Quellen-- bzw. Senkenbereiches anbringen
zu können. Diese Kontaktanschlussflächen 19 sind notwendig, um einen Mindestabstand vorzusehen, und um Schwierigkeiten
aufgrund von Masken-Deckungsfehlern beim Maskieren des Substrats 15 während der Herstellung der Öffnungen 20 für die
ohmischen Kontaktanschlüsse zu eliminieren. Bei einer typischen Grösse einer solchen Öffnung für einen ohmischen X.ontaktan-Schluss
beträgt die Kantenlänge etwa 7 »6 χ 10 vmm, wobei em
- β - Mindestabstand
M278P/G-84-5/6
Mindestabstand in jeder Richtung in der Grössenordnung von
etwa 3,8 χ 10 mm eingehalten werden soll. Die Vergrösserung des Flächenbereiches durch die Kontaktanschlussfläche 19 ist
durch einen Doppelpfeil 24 angedeutet und beträgt somit etwa 1,5 x 10 '"mm, wobei sich eine Vergrösserung der Abmessung für
die Halbleiteranordnung von etwa 3 χ 10 mm ergibt, wenn die Kontaktanschlussflächen, wie in Fig. 1 dargestellt, an gegenüberliegenden
Seiten der Halbleiteranordnung vorgesehen sind.
In Fig. 2 ist eine Halbleiteranordnung gemäss der Erfindung
dargestellt, wobei gleiche Teile mit gleichen Bezugszeichen versehen sind» Bei diesem Halbleiteraufbau werden polykristalline
Siliciumelektroden an den Senken- und Quellenbereichen vorgesehen. Wie aus der Abbildung zu entnehmen ist, ergibt
sich dadurch nur eine geringe Flächenvergrösserung auf beiden Seiten der Halbleiteranordnung, die durch das Bezugszeichen
25 angedeutet isto In der Regel liegt diese Flächenvergrösserung
bei der Verwendung von polykristallinen Siliciumelektroden gemäss der Erfindung in der Grössenordnung von ?,5 x 10 -^mm
auf jeder Seite der Halbleiteranordnung, die eine Gesamtbreite von nur etwa 7,6 χ 10 "mm entsprechend der Länge des Doppelpfeiles
30 hat. Die polykristallinen Siliciumelektroden 31 gemäss Fig. 2 werden vorzugsweise vor dem Anbringen der passivierenden
Schicht 21 aufgebracht, so dass die Halbleiteranordnung bereits vor der Fertigstellung einer Funktionsprüfung
unterzogen werden kann. Die polykristallinen Siliciumelektroden 31 verlaufen bis zu Kontaktanschlussflächen 32, in welchen die
Öffnungen für die ohmischen Kontaktanschlüsse vorgesehen werden,
und welche an geeigneten Stellen auf der Oberfläche des Substrates derart angeordnet sind, dass sie ein dichtes Seitean-Seite-Anordnen
der aktiven Halbleiteranordnungen zulassen, ohne dass zwischen diesen grössere Flächenbereiche in der Art
der Kontaktanschlussflächen 19 notwendig sind. Die passiviex^ende Schicht 21 kann sich über den gesamten Flächenbereich
einschliesslich der Kontaktanschlussflächen 32 erstrecken.
- 9 - Unter
723327A18.1.73
M2?8P/G-845/6
Unter Bezugnahme auf die Fig. 3 bis 10 wird nachfolgend in
einer Tabelle ein mögliches Verfahren zur Herstellung der polykristallinen Siliciumelektroden gemäss Fig. 2 und entsprechend
der Vergrösserung gemäss Fig. 11 argegeben. Der erste Teil der Tabelle gibt die Standardtechnik an, um einen
Halbleiteraufbau gemäss Fig. 3 herzustellen. Die Pfeile in der Tabelle deuten den Zeitpunkt während des Herstellungsverfahrens
an, zu welchem eine elektrische Überprüfung der Eigenschaften des Halbleiteraufbaus möglich ist«, So kann z.B. diese
Überprüfung für den Oberflächen-Feldeffekttransistor mit P-leitender
Kanalzone nach dem siebten Arbeitsschritt und für den Oberflächen-Feldeffekttransistor mit N-leitender Kanalzone
nach dem zehnten Verfahrensschritt stattfinden, wogegen der komplementäre Oberflächen-Feldeffekttransistor nach dem dreizehnten
Verfahrensschritt überprüft werden kann.
Substrataufbau
A. DIFFUNDIERTER WANNENBEREICH B. WANNENBEREICH EPIT.AUFGEFÜLLT
Substrat: N-leitend, 50hm cm, Substrat: P-leitend, 20hm cm,
(100) (100)
1. HCl-Ätzung: epit. SiO„ : 1. Thermisch.Oxyd SiO : 5000 Ä
10 ,um + 1000 i x
2. Thermisch.Oxyd SiOY : 2. N~-Ätzung: HF und KOH (20 /um)
4000 Ä
3. P"-Wannenätzung 3. Thermisch.Oxyd SiO :
x 15000 ä
4. P*"-Wannenbereichsdiffusion 4. N~-Ätzung: HF und KOH OO^um)
5. P~-Abätzen Wannenbereich 5· PolykroSi, epit.: 2 bis
4 0hm cm, 40/um
6. Thermisch.Oxyd SiO__ : Λ 6O Polieren
x5000 Ä
7. HCl-Ätzung, epit. SiO__ :
4/um und 2000 Ä x
8. Thermisch.Oxyd SiOx : 5000 S
- 10 - 0. AUFBAU
M278P/G-845/6
C. AUFBAU DES KOMPLEMENTÄREN OBERFLÄCHEN-FELDEFFEKTTRANSISTORS
1. 2. 3.
4.
5. 6.
7.
Prüfung: 1
FET mit
P-Kanalstr. 8.
P-Kanalstr. 8.
Prüfung: 10. FET mit
N-Kanalstr. — Metallisation
Prüfung:
Kompl.FET
Kompl.FET
Freiätzen aktiver Bereiche
Toroxyd. : 1000 Ϊ
Aufbringen polykr. Si : 4000 S.
Torbereichfestlegung: Ätzung polykr. Si
Aufbringen SiO__ : 2000 Ä
Elektrodenfestlegung f. FET mit P-Kanalstrecke
P+-Diffusj.on
Aufbringen SiOx : 2000 NMOS Elektrodenfestlegung
N+-Diffusion
11. Aufbringen SiOx : 4000 S
12. Verdichten: 10 Min. Gl5 etwa
15· KontaktÖffnungen anbringen
14. MOS Al-Si-Aufdampfen
15. Ausbildung der Kontaktanschlüsse
16. Fertigungsstellung
Bei der Herstellung von integrierten Schaltkreisen mit Sperrschicht-Feldeffekttransistoren
und komplementären Oberflächen-Feldeffekttransistoren wird ein Substrat benötigt, das sowohl
P-leitende als auch N-leitende Bereiche um-..3 s st. Sobald das
Substratmaterial und dessen Leitfähigkeit ausgewählt sind, muss in dem Substrat ein Bereich mi^ entgegengesetzter Leitfähigkeit
geschaffen werden,. Siliciumscheiben, die parallel zu der 100-Kristallebene eines im Czochralski-Verfahren
gewachsenen Kristalls geschnitten sind, werden zunächst einem chemischen Polierverfahren unterzogen, um diese auf eine Dicke
von etwa 3 x 10 mm abzutragen. Zur Herstellung des Bereichs entgegengesetzter Leitfähigkeit, der auch als Isolationsbereich
- 11 -
oder
723327AiB. 1.73
M278P/G-845/6
oder Wannenbereich bezeichnet wird, kann entweder ein Diffusionsverfahren
oder ,in epitaktisches Verfahre:,., zum Auffüllen
des Warmenbereich.es Verwendung finden. Beim epitaktischen Verfahren
zum Auffüllen des Vannenbereiches ist es gleichgültig.
welchen Leitfähigkeitstyp das Substratmaterial anfänglich hat* Beim Diffusionsverfahren jedoch muss von einem N-leitenden
Substratmaterial wegen der Störstellen-Neuverteilung der
N-dotierenden Atome ausgegangen werden, die an der Oberfläche in das Siliciumoxyd eindringen.
Wenn für die Oberflächen-Feldeffekttransistoren mit P-Ieitende
r und N-leitender Kanalstrecke Gin Schwellwert von 0,7 Volt vorgesehen werden soll, muss das Substratmaterial und der
isolierende Wannenbereich eine Dotierungskonzentration von 1,5 χ 10 Atome/cm und 4,5 χ 10 ^Atome/cm aufweisen, wobei
11 ? davon ausgegangen wird, dass Qgq/q. = 1 χ 10 Atome/cm~ ist.
Damit entspricht die Dotierungskonzentration des N-leitenden Materials in der Grössenordnung 2 Ohin cm und des P-Ie it enden
Materials 1,5 Ohm cm.
Bei der Herstellung eines diffundierten V/annenber°ichs wird
von einer N-leitenden Siliciumscheibe mit einer 100-Kristallorientiarung
ausgegangen, die einen Widerstandswert von 2 Ohm hat. Um die notwendige Oberfiächenqualität zu gewährleisten,
wird die Scheibe einer chemischen HCl-Ätzung unterzogen ur>d
anschliessend durch thermische Oxydation mit einer Siliciumschicht
in der Dicke von etwa 5000 S. versehen. Dieser Oxydationsprozess kann mit trockenem Sauerstoff be'·, atmosphärischem
Druck erfolgen, wobei das Substrat auf einer Temperatur r'on
etwa 12000C gehalten wird. Bei einem anderen Verfahren wird
der Sauerstoff durch ein auf 700C erwärmtes Wasser eingeleitet,
wobei die Substrattemperatur ebenfalls etwa 12000G beträgt.
Der P~-leitende Wannenbereich 25 wird in. dem Substrat
36 durch ein photolithographisches Verfahren bezüglich seiner Begrenzung festgelegt und anschliessend durch eine sehr le.'.cuü·
- 12 - P-Diffusiou
M278P/G-845/6
P-Difxusion ausgebildet.
Dieses Diffusionsverfahren zur Herstellung des isolierenden
Wannenbereiches besteht grundsätzlich aus drei Verfahrensschritten. Im ersten Verfahrensschritt wird eine verhältnismässig
dünne Schicht mit hoher Störstellenkonzentration in der Siliciumoberflache durch Diffusion ausgebildet. Der zweite
Verfahrensschritt umfasst die Oxydation, wobei die Halbleiterscheibe mit einer Siliciumoxydschicht überzogen wird, um ein
Ausdiffundieren von Störstellen während nachfolgender Verfahrensschritte zu verhindern. Im dritter. Verfahrensschritt wird
die Siliciumscheibe in einer Störstellenfreien Atmosphäre erhitzt, um die ursprünglich eingebrachoen Störstellen umzuverteilen.
Dieses Diffusionsverfahren ohne den Oxydationsschritt wird vorzugsweise auch für die nachfolgend beschriebene
Diffusion der Quellen- und Senkenbereiche verwendet.
Zum Beispiel kann für eine Ausführungsform Bortribromid (BBr^)
als flüssiger Borlieferant für den ersten Verfahrensschritt Verwendung finden, wobei Stickstoff als Trägergas dient. Ein
geringer Sauerstoffluss kann ebenfalls vorgesehen sein, um die Siliciumoberfläche zu schützen und den Zerfall des Bortribromid
in B^Ov zu erleichtern.
Bei den meisten nachfolgend erläuterten Diffusionsvorgängen ergibt sich nach dem zweiten und dritten Verfahrensschritt
eine Störstellenkonzentration, die zu hoch ist. Daher wird
die Oxydschicht abgezogen und danach der zweite und dritte Verfahrensschritt wiederholt. Jedoch wird infolge der verringerten
Störstellendichte die Zeit, die für die Umverteilung im dritten Verfahrensschritt benötigt wird, um die Störstellenkonzentration
zu verringern, wesentlich grosser. Für alle praktischen Zwecke führen die am besten zu steuernden und zu
wiederholenden Ergebnisse zu einem Schichtwiderstand von etwa 1000 Ohrn/^" und einer Grenzschichttiefe von 10/um für den
- 13 - Wannen-
M278F/G-84-5
Wannen- bzw. Ieolationsbereich. Dies ist einer Oberflächenkonzentretion
von 3,5 χ IO Atome/cm* äquivalent.
Um die gewünschte Oberflächenkonzentration von 8 χ lO
zu schaffen, wird eine 6 ,um dicke Schicht nach dem Abziehen der Siliciumoxydschicht weggeätzt. Dieser Itzvorgang lässt
sich in einem senkrechten Reaktor bei etwa 100O0O mit HCl
durchführen. In der vorausstehenden Tabelle entspricht dies dem fünften Verfahrensschritt. Es wird angenommen, dass sich
während der HCl-Ätzung keine Verunreinigung durch Ausdiffundieren aus entweder dem N-leitenden oder P-leitenden Material
ergibt, da das Konzentrationsniveau für beide Materialien ver hältnismässig niedrig ist. Der auf diese Weise hergestellte
P-leitende Wannenbereich hat nicht nur die richtige Oberflächenkonzentration,
sondern auch eine Tiefe, die besonders vor teilhaft für eine N-leitende Kanalstrecke eines Oberflächen-Feldeffekttransistors
ist. Abschliessend wird gemäss dem Verfahrensschritt sechs der vorausstehenden Tabelle die Oberfläche
des Substrats thermisch oxydiert, um eine Siliciumoxyd schicht mit einer Dicke von ungefähr 5000 i zu schaffen.
Beim Herstellen des Wannenbereiches durch epitaktisches Aufwachsen
wird von einem P-leitenden Siliciumsubstrat ausgegangen, das einen Widerstand von 2 0hm cm und eine 100-Kristallorientierung
aufweist. Diese Siliciumscheibe wird zunächst einer thermischen Oxydation unterzogen, um darauf eine etwa
1500 & dicke Siliciumoxydschicht auszubilden. Anschliessend wird das P-leitende Siliciumsubstrat einer Ätzung in einer
Kaliumhydroxydlösung unterzogen, wobei das Substrat anisotropisch geätzt wird und damit die Tiefe des Wannenbereiches
sehr genau zu kontrollieren ist. Während dieses Ä'tzvorganges dient die dicke Deckschicht aus Siliciumoxyd als Ätzmaske. In
der wannenförmigen Vertiefung wird anschliessend epitaktisch N-leitendes Silicium aufgewachsen, das einen Widerstandswert
in der Grössenordnung von etwa 2 0hm cm hat. Das sich dabei
- 14 - auf
M278P/G-845/6
auf der als Maske dienenden Siliciumoxydechicht ablagernde Silicium besteht aus polykristallinen! Silicium mit einer rauhen
Oberfläche. Um sicherausteilen, dass der Wannenbereich voll ausgefüllt wird, lässt man das epitaxial aufgewachsene Silicium
ungefähr um 20% höher aufwachsen als der Ätztiefe des Wannenbereiches entspricht. Anschliessend wird das Substrat
poliert, wobei vorzugsweise ein 0,5/1Im Diamantpolierm.itGel
Verwendung findet,und einer HCl-Ätzung zum Glätten der Oberfläche
unterzogen. Abschliessend erfolgt eine neue thermische Oxydation, um eine Siliciumoxydschicht mit einer Dicke von etwa
5000 S auszubilden.
Am Ende dieser beschriebenen beiden Verfahren zur Herstellung des Halbleitersubstrats erhält man einen Substrataufbau, wie
er in Fig„ 3 dargestellt ist. Alle hierfür verwendeten Verfahrens
schritte sind bekannt.
Zum Aufbau des komplementären Oberflächen-Feldeffekttransistors wird von dem Substrataufbau gemäss Fig. 3 ausgegangen,
wobei ein P-leitender und N-leitender Bereich des Substrats
für den Kanalbereich des jeweiligen Feldeffekttransistors in den öffnungen der Oxydschicht 37 freiliegt. Zunächst wird eine
Oxydschicht 38 thermisch mit einer Dicke von etwa 800 %. auf
der freiliegenden Siliciumoberfläche aufgewachsen. Diese Toroxydation wird in ein^r Mischung aus trockenem Sauerstoff und
Argon bei atmosphärischem Druck und in einem Tempereturbereich von etwa 100O0C bis etwa 12000C vorgenommen, um den
Zwischenschichtzustand auf einer minimalen Grosse zu halten.
Die Oberflächenbehandlung vor der Toroxy\ation umfasst einen
Reinigungsschritt unter Verwendung heisser Chromsäure und Fluorwasserstoffsäure. Unmittelbar nach der Behandlung mit
einer Säure wird die Halbleiteranordnung für etwa 5 bis 10 Minuten in sehr reinem ei_tionisiertem Wasser gespült.. Das
Toroxyd wird zwischen den als Begrenzung wirksamen Teilen der Oxydschicht 37 angebracht, so dass die Toroxydschichten 38
- 15 - auf
auf dem Substrat begrenzt sind. Diese Toroxydschicht 38 wird
mit Hilfe eines photolithographischen Verfahrens teilweiss entfernt,
wodurch axe Bereiche 39 für die Diffusion der (^uellen-
und Senkenbereiche geschaffen werden. Der mittlere Teil der Schicht 38 bildet das Toroxyd und ist bezüglich der geometrischen
Abmessungen grosser, um die Möglichkeit von Fehlausi-ichtungen
zu unterdrücken, wenn der Torkontakt 4-3, der kleiner
ist als das Toroxyd, gemäss Fig. 7 angebracht wird.
Gemäss Fig. 6 wird eine Schicht 40 aus polykristallinem Silicium
mit einer Dicke von etwa 4000 Ä bis etwa 5000 % über der
gesamten Oberfläche der Halbleiteranordnung ausgebildet. Diese polykristalline Siliciumschicht 4-0 kann entweder durch chemische
Treni-vjag aus Silan oder mit Hilfe einer herkömmlichen Verdampfungstechnik
aufgebaut werden. Jeu.es der beiden Verfahren führt zu einer guten elektrischen Stabilität und der vorgesehenen
Flachbandspannung. Die aus Silan durch chemische Trennung gewonnene Siliciumschicht wird in einem Temperaturbereich
etwa 6000G bis etwa 7000G hergestellt und kann zur Formgebung
mit einer Lösuug aus Fluorwasserstoffsäure und Stickstoff behandelt
werden.
Bei der erwähnten Verdampfungstechnik werden Siliciumkügelchen als Materialspender verwendet» Wenn die Dicke der aufgedampften
Schicht mit Hilfe eines Sloan-Monitors überwacht wird, können sich Unterschiede in der Dicke von etwa 10% ergeben. In
einem beispielsweisen Fall ergab sich eine 85%ige Stufenabdeckung über der gemusterten Siliciumoxydschicht 37 niit einer
Dicke von etwa 5000 Ä. Die aufgedampfte Siliciumschicht ist
polykristallin und kann leicht vor der Hochtemperaturbehandlung in einer Ätzlösung geätzt werden, die orthophosphorische
Säure, Salpetersäure und Acetylsäure enthalte Jedoch nach der P+-Diffusion oder N+-Diffusion bei hohen Temperaturen wird die
Schicht extrem dicht,so dass die Ätzgeschwindigkeit um einen Faktor von etwa 10 oder 20 kieir.er wird. Aus empirischen
- 16 - Erfahrungen
M278P/G-845/6
Erfahrungen weiss man, dass Siliciumschichten, die aufgedampft oder durch chemische Zerlegung hergestellt wurden, Diffusionskoeffizienten haben, die zwei- oder dreimal grosser sind als
die Diffusionskoeffizienten eines Einkristalles. Obwohl der Mechanismus des Ladungstransports im Film noch nicht völlig
bekannt ist, stellt man fest, dass die nicht diffundierte Schicht einen Viderstandswert aufweint, der nahe bei dem Wert
des I „brinsic -Materials liegt.
Anschliessend werden, wie aus Fig. 7 entnommen werden kann, alle polykristallinen Siliciumteile ausser denjenigen entfernt,
die als Torelektroden, Quellen- und Senkenelektroden Verwendung finden. Damit bleiben die Kontaktanschlussfläche
44 für das Tor und die Quellen- sowie Senkenelektrodenstreifen
45 auf der Oberfläche der Schicht 57 erhalten. Bei diesem Verfahrensschritt
werden die freiliegenden Teile der Toroxydschicht auf den beiden Seiten der polykristallinen Torschicht
nicht geätzt. Diese nicht geätzten Teile sind mit den Pfeilen 42 gekennzeichnet. Die Tatsache, dass bei diesem Ätzschritt
das Siliciumoxyd nicht angegriffen wird, ergibt sich aus der bevorzugten Ätzrichtung des verwendeten Ätzmittels. Das in
der Regel hierfür verwendete Ätzmittel besteht aus orthophosphorischer Säure, Salpetersäure und Acetylsäure. Auch die
Teile 46 der ursprünglichen Toroxydschicht 38 bleiben unter den Elektrodenstreifen an den Senken- und den Quellenbereichen
erhalten. Diese Teile 46 bestimmen in Verbindung mit dem Toroxyd die Breite der Quellen- und Sakenbereiche.
In Fig. 8 ist der Halbleiteraufbau dargestellt, nachdem eine Siliciumoxydschicht mit einer Dicke zwischen etwa 2000 2. und
etwa 3OOO % über der gesamten Oberfläche bei einer Temperatur
von etwa 4500C angebracht ist. Diese Oxydation, wird unter Verwendung
von Silan und Sauerstoff ausgeführt. Anschliessend werden, wie ebenfalls aus Fig. B entnehmbar, mit Hilfe eines
lithographischen Verfahrens für den Oberflächen-Feldeffekt-
- 17 - transistor
723327A18.1.73
M278P/G-845/6
transistor mit P-leitender Kanalstrecke die Lage der Quellen-
und Senkenbereiche sowie Punkte über den Elektroden 43, 44 und 45 festgelegt. Hierzu wird eine Photoresistmaske 49 verwendet.
Nach der anschliessenden Ätzung ergibt sich ein Aufbau gemäss Fig. 9* bei dem die polykristallin ;n Siliciumbereiche
43, 44 und 45 entlang den Quellen- und Senkenbereichen
des Oberflächen-Feldeffekttransistors mit P-leitender Kanalstrecke freigelegt sind. Dabei werden während dieses Itzvorganges
die mit den Pfeilen 42 bezeichneten Streifen über der P-leitenden Kanalstrecke entfernt, wobti der Torkontakt
43 als Maske diente Auf diese Weise wird das sich selbst ausrichtende
Tor erhalten«. In diesem Her st eil ungs zustand wird die
gesamte Halbleiterscheibe einer Reinigung mit Chromsäure unte3?ezogen
und mit Fluorwasserstoffsäure gepuffert. Anschliessend wird eine P+-Diffusion bei etwa 10000G durchgeführt. Damit
werden die P+-leitenden Quellen- und Senkenbereiche 50 und 51
gemäss Figo 9 geschaffen. Zur gleichen Zeit werden die Teile der freiliegenden Siliciumschicht 40, die die Elektroden 43,
44 und 45 darstellen, P+-dotiert. Während dieser Diffusion
wird eine dünne Schicht hoher Störstellenkonzentration in der Siliciumoberfläche ausgebildet. Eine anschliessende thermische
Oxydation findet nicht statt, womit verhindert wird, dass sich die Dicke der polykristallinen Siliciumschicht 40 während der
Dotierung verringert. Mit dem Bezugszeichen 40' wird die dotierte Siliciumschicht 40 gekennzeichnet.
Zur Durchführung der Dotierung kann beispielsweise Broi-.tribromid
.in flüssiger Form Verwendung finden, das mit Hilfe
eines Sauerstoff-Stickstoff-Trägergases auf der unmaskierten Oberfläche der Halbleiterscheibe niedergeschlagen wird. Die
Halbleiterscheibe wird dabei auf einer Temperatur von etwa 10000O für eine Zeitdauer von etwa 15 Minuten gehalten. Während
dieser Zeitdauer diffundiert das Bor in das Substrat und bildet die Quellen- und Senkenberaiche, wobei gleichzeitig das
polykristalline Silicium dotiert wird, um die Tor-, Quellen- und Senkenelektroden auszubilden. Die Diffusionszeit wird
- 18 - sorgfältig
723327«ui.73
M278P/G-845/6
sorgfältig eingehalten, so dass sie nicht ausreicht, um Borverunreinigungen
durch das Toroxyd durchdringen zu lassen. Andererseits soll die Diffusionszeit nicht zu kurz sein, weil
sonst das polykristalline Siliciumtor teilweise nicht diffundiert wäre. Auch muss beim Festlegen der Diffusionszeit die
Zeit für die nachfolgende N+-Diffusion in Betracht gezogen wer
den.
Wach der Diffusion wird die Halbleiterscheibe unter Verwendung
von Fluorwasserstoffsäure und Salpetersäure gereinigt, tjber der Oberfläche des sich ergebenden Halbleiteraufbaus wird anschliessend
eine Siliciumoxydschicht mit einer Dicke von etwa 2000 %. bis etwa 3000 $. ausgebildet. Diese Siliciumoxydschicht
55 ist in Fig. 10 dargestellt.
Anschliessend werden die aktiven Bereiche des Oberflächen-Feldeffekttransistors
mit N-leitender Kanalstrecke in derselben Weise wie bei dem zuvor hergestellten Feldeffekttransistor
festgelegt. Danach wird die Halbleiterscheibe mit Chromsäure gereinigt und mit Fluorwasserstoffsäure gepuffert. Die anschliessende
N+-Diffusion wird bei einer Temperatur von etwa
9750C durchgeführt, so dass sich in dem P~-leitenden Wannenbereich
35 ^+-leitende Senken- und Quellenbereiche 56 und 57
ausbilden. Die polykristallinen Siliciumelektroden werden dabei N+-IeItend dotiert. Die N+-Diffusion wird in gleicher
Weise wie die P+-Diffusion durchgeführt, jedoch wird als Spender
für die Störstellen Phosphoroxychlorid (POCL^) verwendet.
Die Diffusionszeit wird ebenfalls sehr sorgxJJLtig festgelegt,
so dass die Phosphorstörstellen nicht in das Toroxyd über der N-leitenden Kanalstrecke eindringen können und die Torstörstellen
nicht durch das Toroxyd der P-leitenden Kanalstrecke dringen. Die Diffusionstiefe beträgt etwa 0,8 um bei einer
Wannentiefe von etwa 4 bis 5/Um· -Ein zu tiefer Quellen- und
Senkenbereich könnte eine niedrige Senkendurchbruchspannung für den Feldeffekttransistor mit N-leitender Kanalstrecke
- 19 - auslösen
M278P/G-845/6
auslösen. In diesem Verfahrenszustand wird dann die Halbleiterscheibe
durch Eintauchen in gepufferte Flurwassprstoffsäure gereinigt. Damit ist die Herstellung der aktiven Elemente der
Feldeffekttransistoren beendet.
Der Aufbau,dar die Verkleinerung e'er Flächenbereiche und die
Überprüfimg der aktiven Elemente während des Herstellungsverfahrens
ermöglicht, ist in Fig. 10 innerhalb des Kreises 60 dargestellt, der in Fig. 11 vergrössert wiedergegeben ist. Aus
Fig. 11 kann man das Eindringen der Dotierungsatome r welche
mit den Pfeilen 61 angedeutet werden, erkennen und feststellen, dass diese nicht nur in das Substrat, sondern auch durch die
Schicht 40' hindurchdringen, um den dotierten Bereich 56' entstehen
zu lassen. Dadurch wird automatisch der Quellenbereic'i
56 mit dem dotierten polykristallinen Bereich 40' verbunden,
wobei dits Oxydschicht 46 zur Festlegung der Kante 62 des zur
Quelle gehörenden Bereiches 56' dient. Durch die Identität der
dotierenden Atome in der dotierten Elektrode 40' und de^ dotierten
Quellenbereich 56' entsteht eine ausgezeichnete ohmische
KontaktVerbindung zwischen diesen beiden Bereichen. Aus
dem beschriebenen Verfahrensablauf kann man entnehmen, dass nur ein einziger Maskierungsschritt notwendig ist, um die
Elektroden, des Oberflächen-Feldeffekttransistors auszubilden. Dies ist der Maskierschritt zur Formgebung der Elektrode 40.
Damit wird gewährleistet, dass die Quellen- und Senkenelektro-·- den nicht viel über die Quellen- und Senkenbereiche hinausstehen
und sich ausserdem eine automatische Ausrichtung der Kontakte an die Quellen-? und Senkenbereiche ergibt, ohne dass
ein zweiter Maskierschritt notwendig wäre. Damit wird aue'a
die sich aus dem zweiten Maskierschritt ergebende Fehlausrichtung vermieden.
Anschliessend wird noch der für die Metallisation verwendete Verfahrensablauf beschrieben. Zu dessen Erläuterung sind keine
Figuren vorgesehen, da das Metallisationsverfahren als solches
- 20 - bekannt
M278P/G-845/6
bekannt ist. Für die Metallisation wird zunächst eine SlIlciumoxydschicht
mit einer Dicke von etwa 6000 Ä über dem Halbleiteraufbau gemäss Fig. 10 mit Hilfe eines Verfahrens
angebracht, das bereits vor der P+- und N+- Diffusion verwendet
wurde. Um die elektrische Stabilität zu verbessern, wird die Halbleiterscheibe in einem Diffusionsofen verdichtet,
welchem Phosphoroxyfluorid in flüssiger Form zugeführt wird.
Die stark N+-dotierte dünne Deckschicht aus Siliciumoxyd wirkt
als Getter für beliebige Verunreinigungen, z.B. in Form schwerer Metalle, die in dem Toroxyd oder in der Zwischenschicht
zwischen dem Substrat und dem Wannenbereich vorhanden sein können« Nach dem Reinigen der Halbleiterscheibe mit Bromsäure
und Fluorwasserstoffsäure werden Öffnungen 20 für ohmische Kontaktanschlüsse gemäss Fig. 2 angebracht. Diese Öffnungen
werden über einem Teil des polykristallinen Tormaterials in einem Randbereich und auf den zum Rand des Halbleiterscheibchens
verlaufenden Elektrodenstreifen über den Senken- und Quellenbereichen angebracht und sind daher unkritisch bezüglich
einer Fehlausrichtung beim Maskieren. Nach dem Anbringen dieser Öffnungen wird eine Aluminiumschicht mit einer Dicke
von etwa 8000 S. über der gesamten Oberfläche durch Aufdampfen ausgebildet. Diese Aluminiumschicht wird anschliessend photolithographisch
teilweise entfernt, so dass nur noch die für die Kontaktanschlüsse notwendigen Leiterstreifen zurückbleiben.
Nach einer Passivierung, einer Passivierungsätzung und einer.
Vergoldung der Scheibenrückseite ist die Halbleiteranordnung fertiggestellt und kann einer Prüfung unterzogen werden.
Vorausstehend wurde ein Diffusionsverfahren zur Herstellung der aktiven Elemente der Oberflächen-Feldeffekttransistoren
beschrieben. Es ist jedoch auch ein Aufdampfungsverfahren möglich, wobei über dem Substrat schichtweise Siliciumoxyd,
Siliciumnitrid und Siliciumoxyd bei einer Temperatur von etwa 9000C in einem senkrechten Reaktor aufgebracht wird. Dieses
Aufdampfverfahren lässt es zu, dass der Quellen- und Senken-
- 21 - bereich
• * · I I I ti
I » · ι
M278P/G-845/6
bereich sowohl für den Oberflächen-Feldeffekttransistor mit P-leitender Kanalstrecke als auch denselben mit N-leitender
Kanalstrecke zur gleichen Zeit hergestellt wird. Dies ist der Fall während der P+-Diffusion, die eine beträchtliche Wärmemenge
benötigt. Durch dieses Aufheizen werden die ^-Störstellen von einer dotierten Oxydschicht über den N-Kanalaufbau
gedrängt. Dabei wird eine dreischichtige Maske aus Siliciumoxyd, Siliciumnitrid und Siliciumoxyd verwendet. Die beiden
Schichten aus Siliciumoxyd werden durch chemische Reaktion von Silan und Sauerstoff gebildet, wogegen das Siliciumnitrid durch
chemische Reaktion von Silan und Ammoniak entsteht. Die Maske
aus SiOv, SiL, SiO wird über den Bereichen, in welchen die
χ χ y ^
Feldeffekttransistoren nt.t P-leitender und N-leitender Kanalstrecke
ausgebildet iverden sollen, weggeätzt. Hierfür wird ein photolithographisches Maskierungsverfahren verwendet. Zum
Ätzen der drei Schichten wird ein dreischichtiges Ätzverfahren verwendet. Die erste Siliciumoxydschioht wird einer Ätzung
mit einer gepufferten Fluorwasserstoffsäure unterzogen, worauf die freigelegte Siliciumnitridschicht durch orthophosphorische
Säure bei einer Temperatur von etwa 1800C entfernt wird. Bei
diesem Verfahrensschritt wirkt die nicht entfernte obere
Siliciumoxydschicht als Ätzmaske. Schliesslich wird die freigelegte Bodenschicht und die obere Siliciumschicht mit Hilfe
von· gepufferter Fluorwasserstoffsäure entfernt«, Die Toroxydation
und das Aufbringen sowie Formen der polykristallinen Siliciumschicht eifblgt in dem bereits vorausgehend im Zusammenhang
mit der Diffusionstechnik beschriebenen Verfahren.
Anschliessend werden die Quellen- und Senkenbereiche ausgebildete Über der gesamten Oberfläche der Halbleiterscheibe
werden zwei Siliciumoxydschichten durch chemische Zersetzung von Phosphorsilan bei einer Temperatur von etwa 4500C ausgebildet.
Die untere dieser Schichten ist dotiert und wird als fossiles Glas bezeichnet, wogegen die obere Schicht aus undotiertem
Siliciumoxyd besteht. Anschliessend werden die beiden
- 22 - Oxydschichten
M278P/G-845/6
Oxydschichten über dem Bereich entfernt, in welchem der Oberflächen-Feldeffekttransistor
mit P-leitender Kanalstrecke ausgebildet werden soll. Während des Itzverfahrens werden alle
freiliegenden Siliciumoxydschichten bis zur Siliciumnitridschicht
entfernt. Da die Siliciumnitridschicht als Ätzbarriere für gepufferte Fluorwasserstoffsäure dient, wird diese nicht
angegriffen.
Nunmehr wird die Halbleiterscheibe derselben P+-Diffusion
unterzogen, wie sie bereits beschrieben wurde. Damit werden die P+-leitenden Quellen- und Senkenbereiche für den Oberflächen-Feldeffekttransistor
mit P-leitender Kanalstrecke hergestellt und die polykristallinen Elektrodenstreifen dieses
Transistors dotiert. Zur selben Zeit werden diejenigen Teile des P~-leitenden Wannenbereichs, die in Kontakt mit dem '^-dotierten
Siliciumoxyd stehen, endotiert, wodurch die ^-leitenden Quellen- und Senkenbereiche entstehen und die polykristallinen
Elektrodenstreifen des Transistors mib N-leitender
Kanalstreckü dotiert werden. Während der Diffusion wirkt das fossile Glas als Diffusionsquelle. Die Abdeckung mit
reinem Siliciumoxyd verhindert das Ausdiffundieren von Störstellen aus dem fossilen Glas, die die Bordiffusion an den
freiliegenden Siliciumbereichen beeinträchtigen könnte. Anschliessend wird die fossile Siliciumoxydschicht sowie die
zur Abdeckung vorgesehene Siliciumoxydschicht völlig mit Hilfe einer gepufferten Fluorwasserstoffsäure entfernt, wobei
auf eine lithographische Maskierung verzichtet wird, um die unebenen Oxyde auf der Halbleitex'scheibe zu beseitigen,
was möglich ist, da das darunter befindliche/Nitrid als Ätzbarriere dient. Zur Fertigstellung wird die Halbleiterscheibe
mit Siliciumoxyd überzogen, die Öffnungen für die ohmischen Kontaktenschlüsse angebracht und Aluminium-Silicium aufgedampft,
das durch Ätzen bereichsweise entfernt werden muss, um die Kontaktanschlüsse auszubilden. Nach einer Passivierung,
einer Passivierungsätzung und einer rückseitigen Vergoldung
- 23 - kann
i-12?8P/G-845/6
kann die Halbleiterscheibe einer abachliessenden Kontrolle
unterzogen und fertiggestellt werden.
Vorausstehend wurde die Herstellung und die Verwendung von polykristallinen Siliciumelektroden beschrieben, die zum
Anschliessen von Oberflächen-Feldeffekttransistoren Verwendung finden und mit einem einzigen Ätzschritt herstellbar sind.
Durch diesen einzigen Ätzschritt kann auf ein zusätzliches Maskieren zur Schaffung der öffnungen für die ohmischen Kontaktanschlüsse
verzichtet werden, die im Bereich der Quellen- und Senken anzubringen sind. Die Elektrodenstreifen ermöglichen
den Verzicht auf verhältnismässig grosse zusätzliche Kontaktanschlussflächen an dem Quellen- und dem Senkenbereich, die
wegen der notwendigen, für die Metallisation durch diese Öffnungen benötigten grossen Flächenbereiche bei dem bisher bekannten
Aufbau erforderlich sind. Durch die Erfindung ergibt sich die Möglichkeit einer sehr dichten Packung von integrierten
Halbleiterelementen auf Halbleiterscheiben, da die Elektrodenanschlüsse nur sehr schmale Streifen der Quellen- und
Senkenbereiche in Anspruch nehmen. Ferner bieten die polykristallinen Siliciumelektroden die Möglichkeit, das Halbleiterelement
bereits während der Herstellung zwischen einzelnen Verfahrensschritten elektrisch anzuschliessen und bezäglich
seiner elektrischen Eigenschaften zu überprüfen. Damit lassen sich den Anforderungen nicht genügende Halbleiteranordnungen
schon frühzeitig aus dem Herstellungsverfahren ausscheiden und die Wirtschaftlichkeit des Herstellungsverfahrens
erheblich verbessern. Beim Herstellungsverfahren können sowohl die Quellen- und Senkenbereiche als auch die Elektroden
gleichzeitig in einem Diffusionsschritt dotiert werden. Bei diesem Diffusionsschritt werden Teile der Quellen-
und Senkenbereiche durch Teile der polykristallinen Siliciumkontaktelektroden
hindurch dotiert, soweit diese auf den Quellen- und Senkenbereicher aufliegen. Damit lät-t sich eine
sehr gute ohmische Kontaktverbindung zwischen den Elektroden
- 2A- - und
M278P/G-845/6
und den darunterliegenden aktiven Bereichen herstellen.
- 25 - Schutzansprüche
7233?7418.1.73
Claims (2)
1. Polykristalline Siliciumelektrode für Halbleiteranordnungen, vorzugsweise komplementäre Oberflächen-Feldeffekttransistoren,
die als Kontaktanschluss zwischen metallischen Leitern und aktiven Bereichen dient, dadurch
gekennzeichnet, dass über zumindest einem Teil eines oder mehrerer aktiver Bereiche (Quelle, Senke;
Tor) der Halbleiteranordnung eine polykristalline Schicht angeordnet ist, die nach einer gleichzeitigen Dotierung
zusammen mit dem oder den aktiven Bereichen (Quelle, Senke; Tor) die Elektroden für ohmische Kontaktanschlüsse
sind.
2. Polykristalline Siliciumelektrode nach Anspruch 1 mit einem diffundierten Senken- und Quellenbereich in einer
Substratsoheibe sowie einem über der Kanalstrecke angeordneten Torbereich, dadurch gekennzeichnet,
dass die Substratscheibe mit einer dicken, über den aktiven Bereichen geöffneten isolierenden Schicht
(37) versehen ist, dass der aktive Bereich jeweils ausser über dem Senken- und Quellenbereich (39) mit einer dünnen
Oxydschicht (38) bedeckt ist, dass die polykristalline Schicht (40) teilweise den Senken- und Quellenbereich
(561), die anschliespende dünne Oxydschicht (46) sowie
die angrenzende dicke isolierende Schicht (37) und die Toroxydschicht bedeckt, und dass die gleichzeitig mit
den Senken- und Quellenbereichen dotierte polykristalline
M278P/G-845/6
Schicht eine Dotierungskonzentration aufweist, die eine ohmische Kontaktverbindung mit den Senken- und Quellenbereichen
gewährleistet.
Polykristalline Siliciumelektrode nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die polykristalline
Schicht längs Teilen der Begrenzung der Senken- und Quellenbereiche verläuft und deren Flächenausdehnung
nur unwesentlich vergrössert, um eine möglichst dichte Packung einer Vielzahl von Halbleiteranordnungen
auf der Substratscheibe zu ermöglichen.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17939871A | 1971-09-10 | 1971-09-10 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE7233274U true DE7233274U (de) | 1973-01-18 |
Family
ID=22656430
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19727233274U Expired DE7233274U (de) | 1971-09-10 | 1972-09-09 | Polykristalline siliciumelektrode fuer halbleiteranordnungen |
DE2244344A Pending DE2244344A1 (de) | 1971-09-10 | 1972-09-09 | Polykristalline siliciumelektrode fuer halbleiteranordnungen und verfahren zur herstellung einer derartigen halbleiteranordnung |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2244344A Pending DE2244344A1 (de) | 1971-09-10 | 1972-09-09 | Polykristalline siliciumelektrode fuer halbleiteranordnungen und verfahren zur herstellung einer derartigen halbleiteranordnung |
Country Status (4)
Country | Link |
---|---|
US (1) | US3750268A (de) |
JP (1) | JPS4838076A (de) |
DE (2) | DE7233274U (de) |
NL (1) | NL7212184A (de) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4859781A (de) * | 1971-11-25 | 1973-08-22 | ||
DE2247975C3 (de) * | 1972-09-29 | 1979-11-15 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren |
US4041518A (en) * | 1973-02-24 | 1977-08-09 | Hitachi, Ltd. | MIS semiconductor device and method of manufacturing the same |
US3969150A (en) * | 1973-12-03 | 1976-07-13 | Fairchild Camera And Instrument Corporation | Method of MOS transistor manufacture |
US4075754A (en) * | 1974-02-26 | 1978-02-28 | Harris Corporation | Self aligned gate for di-CMOS |
US4016587A (en) * | 1974-12-03 | 1977-04-05 | International Business Machines Corporation | Raised source and drain IGFET device and method |
US3983620A (en) * | 1975-05-08 | 1976-10-05 | National Semiconductor Corporation | Self-aligned CMOS process for bulk silicon and insulating substrate device |
US4016016A (en) * | 1975-05-22 | 1977-04-05 | Rca Corporation | Method of simultaneously forming a polycrystalline silicon gate and a single crystal extension of said gate in silicon on sapphire MOS devices |
US4026740A (en) * | 1975-10-29 | 1977-05-31 | Intel Corporation | Process for fabricating narrow polycrystalline silicon members |
JPS5286083A (en) * | 1976-01-12 | 1977-07-16 | Hitachi Ltd | Production of complimentary isolation gate field effect transistor |
US4013489A (en) * | 1976-02-10 | 1977-03-22 | Intel Corporation | Process for forming a low resistance interconnect in MOS N-channel silicon gate integrated circuit |
US4045259A (en) * | 1976-10-26 | 1977-08-30 | Harris Corporation | Process for fabricating diffused complementary field effect transistors |
JPS5379776A (en) * | 1976-12-24 | 1978-07-14 | Ulvac Corp | Sputtering apparatus |
US4102733A (en) * | 1977-04-29 | 1978-07-25 | International Business Machines Corporation | Two and three mask process for IGFET fabrication |
US4175029A (en) * | 1978-03-16 | 1979-11-20 | Dmitriev Jury A | Apparatus for ion plasma coating of articles |
JPS5519857A (en) * | 1978-07-28 | 1980-02-12 | Nec Corp | Semiconductor |
JPS5558682U (de) * | 1978-10-13 | 1980-04-21 | ||
US4234362A (en) * | 1978-11-03 | 1980-11-18 | International Business Machines Corporation | Method for forming an insulator between layers of conductive material |
US4212684A (en) * | 1978-11-20 | 1980-07-15 | Ncr Corporation | CISFET Processing including simultaneous doping of silicon components and FET channels |
IT1166587B (it) * | 1979-01-22 | 1987-05-05 | Ates Componenti Elettron | Processo per la fabbricazione di transistori mos complementari ad alta integrazione per tensioni elevate |
US4322883A (en) * | 1980-07-08 | 1982-04-06 | International Business Machines Corporation | Self-aligned metal process for integrated injection logic integrated circuits |
US4758528A (en) * | 1980-07-08 | 1988-07-19 | International Business Machines Corporation | Self-aligned metal process for integrated circuit metallization |
US4378627A (en) * | 1980-07-08 | 1983-04-05 | International Business Machines Corporation | Self-aligned metal process for field effect transistor integrated circuits using polycrystalline silicon gate electrodes |
US4359816A (en) * | 1980-07-08 | 1982-11-23 | International Business Machines Corporation | Self-aligned metal process for field effect transistor integrated circuits |
US4471522A (en) * | 1980-07-08 | 1984-09-18 | International Business Machines Corporation | Self-aligned metal process for field effect transistor integrated circuits using polycrystalline silicon gate electrodes |
US4400865A (en) * | 1980-07-08 | 1983-08-30 | International Business Machines Corporation | Self-aligned metal process for integrated circuit metallization |
NL8103649A (nl) * | 1981-08-03 | 1983-03-01 | Philips Nv | Halfgeleiderinrichting en werkwijze voor het vervaardigen van de halfgeleiderinrichting. |
JPH0618213B2 (ja) * | 1982-06-25 | 1994-03-09 | 松下電子工業株式会社 | 半導体装置の製造方法 |
US4547959A (en) * | 1983-02-22 | 1985-10-22 | General Motors Corporation | Uses for buried contacts in integrated circuits |
US4860079A (en) * | 1987-05-29 | 1989-08-22 | Sgs-Thompson Microelectronics, Inc. | Screening of gate oxides on semiconductors |
US4760032A (en) * | 1987-05-29 | 1988-07-26 | Sgs-Thomson Microelectronics, Inc. | Screening of gate oxides on semiconductors |
US5351004A (en) * | 1991-10-15 | 1994-09-27 | Eldec Corporation | Saturable core proximity sensor including a flux director and a magnetic target element |
US5326713A (en) * | 1992-09-04 | 1994-07-05 | Taiwan Semiconductor Manufacturies Company | Buried contact process |
US20040075119A1 (en) * | 2002-10-08 | 2004-04-22 | Sanjay Natarajan | Forming polysilicon structures |
CN103346100B (zh) * | 2013-06-27 | 2016-04-20 | 上海华力微电子有限公司 | 检测接触孔与多晶硅栅极对准度的方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3576478A (en) * | 1969-07-22 | 1971-04-27 | Philco Ford Corp | Igfet comprising n-type silicon substrate, silicon oxide gate insulator and p-type polycrystalline silicon gate electrode |
US3673471A (en) * | 1970-10-08 | 1972-06-27 | Fairchild Camera Instr Co | Doped semiconductor electrodes for mos type devices |
US3673679A (en) * | 1970-12-01 | 1972-07-04 | Texas Instruments Inc | Complementary insulated gate field effect devices |
-
1971
- 1971-09-10 US US00179398A patent/US3750268A/en not_active Expired - Lifetime
-
1972
- 1972-09-07 NL NL7212184A patent/NL7212184A/xx unknown
- 1972-09-08 JP JP47089651A patent/JPS4838076A/ja active Pending
- 1972-09-09 DE DE19727233274U patent/DE7233274U/de not_active Expired
- 1972-09-09 DE DE2244344A patent/DE2244344A1/de active Pending
Also Published As
Publication number | Publication date |
---|---|
NL7212184A (de) | 1973-03-13 |
US3750268A (en) | 1973-08-07 |
DE2244344A1 (de) | 1973-04-05 |
JPS4838076A (de) | 1973-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE7233274U (de) | Polykristalline siliciumelektrode fuer halbleiteranordnungen | |
DE3752191T2 (de) | Selbstausrichtender Feldeffekttransistor für ultrahohe Frequenz und Methode zur Herstellung desselben | |
DE2640525C2 (de) | Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung | |
DE1614283C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE1764401C3 (de) | Feldeffekttransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung | |
DE2753613B2 (de) | Isolierschicht-Feldeffekttransistor | |
DE2160427C3 (de) | ||
DE2004576A1 (de) | Feldeffekt-Transistor mit isolierter Steuerelektrode und Verfahren zu dessen Herstellung | |
DE2808257B2 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
DE2229457A1 (de) | Verfahren zur herstellung eines halbleiterbauelementes | |
DE2646308A1 (de) | Verfahren zur herstellung elektronischer anordnungen | |
DE3043289C2 (de) | ||
DE3685969T2 (de) | Integrierte schaltung mit halbleiterkondensator und verfahren zu ihrer herstellung. | |
DE2149766A1 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
DE2225374B2 (de) | Verfahren zum herstellen eines mos-feldeffekttransistors | |
DE2453279C3 (de) | Halbleiteranordnung | |
DE3587364T2 (de) | Feldeffekttransistor mit selbstjustierter Torelektrode und Verfahren zu seiner Herstellung. | |
DE2531003A1 (de) | Verfahren zur ionenimplantation durch eine elektrisch isolierende schicht | |
DE69404593T2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung, die einen Halbleiterkörper mit Feldisolierungszonen aus mit Isolierstoff gefüllten Graben enthält | |
DE1803024A1 (de) | Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE3789372T2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements. | |
DE1814747C2 (de) | Verfahren zum Herstellen von Feldefekttransistoren | |
DE1944131A1 (de) | Verfahren zum Herabsetzen der Stapelfehlerdichte in epitaktischen Schichten von Halbleiterbauelementen | |
DE2752335C3 (de) | Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal |