DE2149766A1 - Halbleiteranordnung und Verfahren zu ihrer Herstellung - Google Patents

Halbleiteranordnung und Verfahren zu ihrer Herstellung

Info

Publication number
DE2149766A1
DE2149766A1 DE19712149766 DE2149766A DE2149766A1 DE 2149766 A1 DE2149766 A1 DE 2149766A1 DE 19712149766 DE19712149766 DE 19712149766 DE 2149766 A DE2149766 A DE 2149766A DE 2149766 A1 DE2149766 A1 DE 2149766A1
Authority
DE
Germany
Prior art keywords
zone
carrier
opening
plug
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19712149766
Other languages
English (en)
Inventor
Burgess Ronald Reginald
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of DE2149766A1 publication Critical patent/DE2149766A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/026—Deposition thru hole in mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/113—Nitrides of boron or aluminum or gallium
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/114—Nitrides of silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/923—Diffusion through a layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

2US766
DIPL.-ING, LEO FLEUCHAUS DR.-ING. HANS LEYH
München 71,
Melchiorstr. 42 16.9.1971 Unser Zeichen: M235P/G-642/3
Motorola, Inc. 9401 West Grand Avenue Franklin Park, Illinois V.St.A
Halbleiteranadnung und Verfahren zu ihrer Herstellung
Die Erfindung betrifft eine Halbleiteranordnung mit einem Träger aus Halbleitermaterial einer ersten Leitfähigkeit und mit einer ersten Oberfläche.
Die Erfindung betrifft ferner ein Verfahren zur Herstellung einer derartigen Halbleiteranordnung.
Bei einem sogenannten "Auswasch"-Emitteraufbau ist die Herstellung des Fensters für die Emitterdiffusion sehr wesentlich* Diese öffnung ist normalerweise sehr klein, z.B. etwa 0,0025 mm oder kleiner, da sonst diese Technik nicht angewandt werden würde. Nach der Herstellung dieser Öffnung wird die eigentliche Emitterdiffusion durchgeführt, wobei eine kleine Menge eines Oxydes anwächst, das die Emitteröffnung abdeckt. Die Dicke dieser Oxydschicht liegt gewöhnlich im Bereich von 100 bis 500 Angström, in jedem Fall jedoch unter 1000 Angström. Nach der Diffusion werden unter Anwendung üblicher Techniken Fenster für den Basiskontakt hergestellt. Dann erfolgt das Auswaschen des Emitter-Oxydes. Das heißt, das gesamte
Lh/fi Plättchen
209816/1391
2U9766
M235P/G-642/3
Plättchen wird in ein Ätzmittel eingetaucht ohne irgendeine photolithographische- oder Maskentechnik, um die kleine Menge an Oxyd su entfernen, die sich während der Diffusion im Emitterfenster gebildet hat. Nach diesem Auswaschen wird in üblicher Weise eine Metallschicht auf das Plättchen aufgebracht, um die Kontakte su bilden.
Bei hochfrequenten Transistoren ist es ferner oft erwünscht, den Emitterbereich in möglichst viele schmale fingerartige Teile su unterteilen. Die optimale Breite dieser Finger liegt oft bei der schmälsten Linienbreite, die durch Photomasken hergestellt werden kann, öffnungen für ohmsche Anschlüsse sind hierbei nicht vorgesehen. Während der Emitterdiffusion wird ein Oxydwachstum über der Emitteröffnung verhindert, eine kleine Menge an Oxyd bildet sich jedoch trotzdem in diesem Bereich während der Emitterdiffusion. Dieses Oxyd wird durch ein kurzes Eintauchen in ein Ätzmittel ausgewaschen, das Fluorwasserstoffsäure enthält. Während dieses Vorganges wird nur die seitliche Diffusion des Emitter-Überganges unter dem Oxyd der Maske benutzt, um eine Übergangspas β ivierung zu gewährleisten. Da die Emitterdiffusion 2500 Angström tief ist, ist dieses seitliche Eindringen gewöhnlich sehr gering und die Ausbeute guter übergänge sehr niedrig. Ferner wird ein solcher übergang durch die Reaktion von Aluminium und Silizium bei relativ niedriger Temperatur leicht erodiert, wenn eine Aluminium-Metallisierung benutzt wird. Da ein derartiger Hochfrequenztransistor bis zu 100 oder mehr solcher paralleler Emitter-Finger aufweist, ist die Herstellung solcher Geräte nach den bisher bekannten Methoden sehr schwierig.
Der Erfindung liegt daher die Aufgabe zugrunde, eine Halbleiteranordnung su schaffen, die verbesserte Kontakte,insbesondere einen selbstabgleichenden Emitterkontakt aufweist, sowie ein Verfahren zur Herstellung derartiger Halbleiteranordnungen sowie zum Passivieren des Basis-Emitter-Überganges eines kleinen Transistors anzugeben.
- 2 - ErfindungsgemäB
209816/1391
M235P/G-642/3
Erfindungsgemäß wird dies bei der eingange genannten Halbleiteranordnung erreicht durch eine auf der Oberfläche des Trägers ausgebildete Maske mit einer Öffnung, in der ein Stopfen aus einem Ein-Kristall angeordnet 1st, der diese Oberfläche berührt, ferner durch eine in dem Träger unter dem Stopfen ausgebildete Zone entgegengesetzter Leitfähigkeit, die einen übergang mit dem Träger aufweist, der sich zu dieser Oberfläche erstreckt*
Ein geeignetes Verfahren sur Herstellung der vorgenannten Halbleiteranordnung besteht darin, daß auf der Oberfläche des Trägers eine Maske mit einer einen Teil dieser Oberfläche freilassenden öffnung ausgebildet wird, daß ein Stopfen aus einem Ein-Kristall in dieser öffnung ausgebildet wird, daß durch den Stopfen hindurch eine Verunreinigung entgegengesetzter Leitfähigkeit in den Träger eindiffundiert wird,um eine Zone entgegengesetzter Leitfähigkeit zu bilden, und daß ein Teil der Maske entfernt wird und an dem Stopfen eine Elektrode angeformt wird.
Eine beispielsweise Ausführungsform der Erfindung wird nachfolgend anhand der Zeichnung im einzelnen erläutert, in der
Fig. 1 die Bildung der Basis in bekannter Weise zeigt. Fig. 2 zeigt die Bildung einer Silizlum-Nltridschicht, die als
Ätzsperre dient, sowie einer relativ dicken auf der er- ' steren ausgebildeten Silizium-Dioxydschicht·
Flg. 3 zeigt die Herstellung der Emitteröffnung und die Bildung des Ein-Kristall-Silizium-Elementes.
Fig. 4 zeigt das Anbringen einer Metallschicht an dem Ein-Kristall-Elament.
Fig. 1 zeigt einen Träger 10 aus Halbleitermaterial eines Leitfähigkeitstyps z.B. vom Typ P, mit wenigstens einer oberen Oberfläche 12, auf der eine als Maske dienende Schicht 14 mit einer
- 3 - öffnung
2098 16/1391
2U9766
H M235P/G-642/3
öffnung 16 in bekannter Weise aasgebildet ist. Da der Träger 10 P Leitfähigkeit haben soll, wird z.B. Phosphor durch die öffnung 16 in bekannter Weise eindiffundiert, um eine Zone 18 mit N Leitfähigkeit zu bilden, die einen PN übergang 20 mit einem Rand 21 bildet, der die Oberfläche 12 unter der Silizium-Dioxydschicht 14 schneidet. Der Träger 10 kann das Ausgangematerial sein, das normalerweise bei der Herstellung von Halbleitererzeugnissen verwendet wird, oder er kann eine epitaxial gebildete Schicht sein, die bei der Bildung integrierter Schaltungen oder einzelner Elemente verwendet wird.
Die eindiffundierte Zone 18 stellt insbesondere die Basis eines Transistors dar, allgemein jedoch ist es eine eindiffundierte Zone einer ersten Leitfähigkeit in einem Halbleiterträger entgegengesetzter Leitfähigkeit.
Die Silizium-Dioxydschicht 14 wird durch bekannte Ätztechniken entfernt und es wird eine neue Passivierungsschicht 22 aus Silizium-Dioxyd oder einem anderen äquivalenten Material gebildet, wie Fig. 2 zeigt. Die Sillzium-Dioxydschlcht 22 überdeckt die gesamte Oberfläche 12 des Trägers 10 einschließlich der Zone 18. Die Schicht 22 kann neu gebildet werden und die Schicht 14 ersetzen oder sie kann die Silizium-Dioxydschicht mit einschließen, die bei der Basisdiffusion gebildet wurde. Auf der Schicht 22 wird eine Nitridschicht 24 mit einer Dicke von etwa 1000 Angström gebildet. Auf der letzteren wird dann eine relativ dicke Schicht 26 aus Silizium-Dioxyd hergestellt. Vorzugsweise liegt die Dicke dieser Schicht bei etwa 1 Mikron oder dergleichen. Diese relativ dicke Schicht «us Silizium-Dioxyd ist für die Differenz-Ätzung erforderlich. Die Ätzung setzt sich hierbei durch die Silizium-Dioxydschicht fort, hält jedoch an der unter dieser liegenden Silizium-Nitridschicht an. Auf der dicken Silizium-Dioxydschicht 26 wird dann eine Maske 28 mit einer öffnung 30 gebildet, die im Abstand über der Basis-Zone 18 liegt. Unter Anwendung üblicher Ätzmethoden wird in der Silizium-Dioxydschicht 26, der Silizium-Nitrid-Schicht 24 und in der unteren Silizium-Dioxydschicht 22 ein· öffnung hergestellt, durch die ein
- 4 - oberer Teil
20981 6/139 1
2U9766
M235#3-642/3
oberer Teil 32 der Zone 18 freigelegt wird. wie Fig. 3 zeigt, fluchtet der Teil 32 mit der Öffnung 30. Wegen der Dicke der Schichten 24 und 26 erhält man bei den üblichen Photolithographiechen Methoden eine Öffnung mit geneigten Seiten, wie Fig. 3 erkennen läßt. Nach der Bildung dieser Öffnung in den beiden Schichten 24 und 26 bis herab sum Träger 10 wird das Plättchen in einen epitaxialen Reaktor gebracht und es wird bei niedriger Temperatur ein epitaxialer Stopfen 34 gezüchtet. Dieser Stopfen hat eine Höhe oder Dicke, die etwas kleiner ist als die Gesamtdicke der drei Schichten 22, 24 und 26, wie durch den Absatz 36 zwischen der Oberfläche 38 des Stopfens 34 und der Oberfläche 40 der Silizium-Dioxydschicht 26 angedeutet ist. Der aus einem Ein-Kristall bestehende Silizium-Stopfen 34 wird kohärent in engem Kontakt und integral mit der Oberfläche 32 der Zone 18 und in gleicher Weise bis knapp unter die Oberfläche 40 der Silizium-Dioxydschicht gebildet. Die polykristalline Siliziumschicht auf der Oberfläche 40 hat eine Inkohärente Kristallstruktur und bildet keine integrale enge Verbindung mit der Oberfläche 40* Das Anhalten des kohärenten Wachstums des Stopfens 34 unterhalb der Oberfläche 40 ist erforderlich, damit die polykristalline Siliziumschicht die auf der Oberfläche 40 liegt, keine kohärente Schicht bildet. Da das Verfahren, das heißt der Niederschlag bei niedriger Temperatur gesteuert wird, sind die Niederschlagsgeschwindigkeiten bekannt, so daß der Niederschlag angehalten werden kann, ehe der Stopfen 34 die Oberfläche 40 erreicht, Der gesamte Aufbau wird nun in ein Oxyd-Ätzmittel wie z.B. eine Fluor-Wasserstoffsäure-Lösung eingetaucht. Das Atzmittel dringt in die inkohärente polykristalline Schicht auf der Oberfläche 40 ein und greift die dicke Silizium-Dloxydschicht 26 darunter an und entfernt diese. Zugleich wird hiermit die Inkohärente polykristalline Siliziumschicht, die auf der Schicht 26 liegt, entfernt. Wenn das Ätzmittel die Silizium-Dioxydschicht 26 unter der polykristallinen Siliziumschicht vollständig entfernt hat, trifft es auf die Silizium-Nitrid-Schicht 22 bei der es unwirksam ist, wodurch die
- 5 - Ätzwirkung
209816/1 391
M235P/G-642/3
Xtzwirkung angehalten wird.
In Fig. 4 ist der dabei entstehende Aufbau einschließlich des Trägers 10 und der Zone 18 gezeigt. In der letzteren wird eine Emitterzone 44 gebildet, und zwar durch Diffusion durch den Stopfen 34 hindurch, wobei diese Zone 44 einen Obergang 46 hat, der sich zur Oberfläche 12 erstreckt. Eine Oberflächenpassivierung wird durch die Siliaium-Dioxydschicht 22 und die Silizium-Nitridsehicht 24 erreicht. Zu keinem Zeitpunkt nach der Bildung des Basis-Emitter-Oberganges 46 liegt dieser Obergang frei, so daß er keiner möglichen Vergiftungsquelle ausgesetzt 1st. Während seiner Bildung befindet sich der Ein-Kristall-Stopfen 34 bereits an Ort und Stelle, so daß keina Vergiftungsquelle vorhanden ist, durch die Giftstoffe in die Emitterzone eingeführt werden könnten. Die Sllizium-Nitridschlcht 24 deckt die Basiszone gegen die Emitter-Diffusion ab. Nach der Emitter-Diffusion wird durch die Schichten 24 und 22 hindurch unter Anwendung üblicher photolithographischer Methoden eine Öffnung 50 für die Ausbildung des Basis-Kontaktes hergestellt. Ferner wird auf der gesamten Oberfläche ein Metall aufgebracht und selektiv wieder entfernt, wobei ein Emitter-Kontakt 52 und ein Basis-Kontakt 54 zurückbleiben. Der Kollektorkontakt kann in geeigneter Weise an der Rückseite der Anordnung bei einem Einzelelement ausgebildet werden, oder er kann an der oberen Fläche der Anordnung ähnlich dem Basiskontakt angebracht werden, wenn es sich um einen integrierten Schaltkreis handelt. Die Silizium-Nitrid-Schicht auf der Oberfläche der Anordnung gibt einen erhöhten Schutz gegen ionische Vergiftungen, da das Nitrid hitzebeständiger ist als Silizium-Dioxyd und einen viel niedrigeren Diffusionskoeffizienten für Natrium, Lithium und andere Giftstoffe hat. Es braucht nicht entfernt werden und es ist sogar vorteilhaft, es auf der Oberfläche der Anordnung beizubehalten.
Bei dem vorstehend beschriebenen Beispiel wird ein Ein-Kristall-Sllizium-Elenient verwendet, wobei zuerst die Emitter-Zone eines Transistors gebildet und dann angeschlossen wird, das Verfahren ist jedoch auch anwendbar, um eine Zone einer ersten Leitfähigkeit in einer bereits vorhandenen Zone entgegengesetzter LeIt-
- 6 - fähigkeit
209816/1391
L I ko I DO M235P/C5-642/3
fähigkeit au bilden und danach den übergang «wischen den beiden Zonen zu schützen. Eine spezifische Anwendung der Erfindung liegt im Aufbau und in der Herstellung von Hochfrequenztransistoren, bei denen es wichtig ist, die Emitter-Zone in mögliehst viele echmale fingerförmige Zonen zu unterteilen. Die optimale Breite dieser Finger entspricht gewöhnlich der kleinsten Linienbreite, die durch Photo-Maskentechnik hergestellt werden kann. Eine oh&sche öffnung ist nicht vorgesehen. Das Wachsen des Monokristallinen Siliziums über der Emitteröffnung und die nachfolgende selektive Entfernung der relativ dicken Oxydschicht, wobei der Emitterbereich durch das Ein-Kristall-Silizium-Element abgedeckt bleibt, führt zu einer Selbstausrichtung des Eln-Kristall-Siliziumstopfens über dem Emitter-Fenster. Durch eine nachfolgende Diffusion durch den Ein-Kristall-Stopfen hindurch wird die Emitterzone innerhalb der unter dem Stopfen liegenden Basiszone erzeugt. Da der Ein-Kristall-Stopfen nicht entfernt wird, schützt er ständig den Basis-Emitter-Übergang, der unmittelbar vorher während der Emitterdiffusion gebildet wurde. Wenn auf das monokristalline Silizium-Element ein Metall aufgebracht wird, so kann dieses den Basis-Emitter-Übergang nicht erreichen und auch nicht vergiften. Normalerweise bildet sich während der Diffusion ©ln@3 Emitters oder einer anderen Zone eine Oxydschicht auf der %vn&. Ehe diese Zone einen Metallkontakt erhält wird sie daher im allgemeinen geätzt, um die Oberfläche von dem Oxyd und anderen Giftstoffen freizumachen. Bei dünnen Anordnungen dringt das Ätzmittel hierbei in die Oberflächenschicht ein, die den EmItter-Basis-übergang passiviert, und die dabei oft aisgelagerte Metallschicht verkürzt den übergang und macht effektiv die Vorrichtung ungeeignet für ihre beabsichtigte Funktion. Bei Anwendung der Erfindung schützt der Ein-Kristallstopfen den Emitter-Basis-Übergang vor einer Freilegung durch Eliminierung dieser Ätzung. Außerdem wird der Emitter-Basis-Übergang durch den Stopfen gegen eine mögliche Erosion durch Aluminium, das oft als Metall verwendet wird, geschützt. Die Erfindung umfaßt somit die Bildung eines Ein-Kristall-Silizium-
- 7 - Stopfens
2098 16/1391
2H9766
M235P/G-642/3
Stopfens in der Emitter-Diffusionsöffnung durch epitaxialen Niederschlag. Der Stopfen richtet sich selbst aus. Dabei wird eine Maskenausbildung eliminiert und eingespart. Der epitaxiale Niederschlag erfolgt hei einer Temperatur unterhalb derjenigen, bei der die zuvor durchgeführte Basis-Diffusion gestört wird. Eine Basis-Bewegung tritt bei etwa 9000C auf. Ein geeigneter Temperaturbereich für die epitaxiale Ablagerung ist daher etwa 500 bis etwa 85O°C.
"- ft «■
20981 6/1391

Claims (14)

  1. 2U9766
    M235P/G-642/3
    ANSPRÜCHE
    Halbleiteranordnung mit einem Träger aus Halbleitermaterial einer ersten Leitfähigkeit und mit einer ersten Oberfläche, gekennzeichnet durch eine auf der Oberfläche (12) ausgebildete Maske mit einer öffnung, in der ein Stopfen (34) aus einem Ein-Kristall ausgebildet ist, der an der Ober-» fläche (12) und an den Wänden der öffnung anhaftet, ferner durch eine in dem Träger (10) unter dem Stopfen (34) ausgebildete Zone entgegengesetzter Leitfähigkeit, die einen übergang mit dem Träger (10) aufweist, der sich *u der Oberfläche (12)erstreckt.
  2. 2. Halbleiteranordnung nach Anspruch 1, mit wenigstens einer in dem Träger ausgebildeten ersten Zone entgegengesetster Leitfähigkeit, die mit dem Träger einen PN übergang bildet, der sich bis su der ersten Oberfläche erstreckt, gekennzeichnet durch eine auf der ersten Oberfläche (12) ausgebildete Passivierungsschicht (22, 24), die eine öffnung aufweist, wodurch ein Teil (32) der ersten Zone (18) freigelegt ist, ferner dadurch, daß der Stopfen (34) an dem Teil (32) der Zone (18) und an den Seitenflächen der öffnung anhaftet und sich über die Passivierungsschicht (22, 24) hinaus erstreckt, und durch eine «weite Zone (44) der ersten Leitfähigkeit, die in der ersten Zone (18) unter dem Stopfen (34) ausgebildet 1st und einen Übergang (46) mit der ersten Zone (18) aufweist, der stets abgedeckt und durch den Stopfen (34) passiviert ist·
  3. 3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch g e k e η η -seichnet , daß das Halbleitermaterial ein Sillsium-Material
    209816/1391
    2U9766
    M235P/G-642/3
    und daß der Ein-Kristall ein Silizium-Einkristall ist.
  4. 4. Halbleiteranordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet , daß die Seitenflächen der öffnung in der Passivierungsschicht (22, 24) nach innen geneigt sind.
  5. 5. Halbleiteranordnung nach einem oder mehreren der Ansprüche
    1 bis 4, gekennzeichnet durch eine an dem Stopfen (34) angebrachte Elektrode (52) zur Bildung eines elektrischen Anschlusses an die zweite Zone (44).
  6. 6. Halbleiteranordnung nach einem oder mehreren der Ansprüche
    2 bis 5, dadurch gekennzeichnet , daß die Passivierungsschicht aus einer auf der Oberfläche (12) des Trägers (10) ausgebildeten Siliziumoxydschicht (22) und einer auf der letzteren ausgebildeten Siliziumnitridechicht (24) besteht.
  7. 7. Halbleiteranordnung nach Anspruch 6, dadurch g e k e η η -zeichnet, daß die Dicke der Siliziumoxydschicht (22) etwa 2500 Angström und die der Siliziumnitridschicht etwa 1000 Angström beträgt.
  8. 8. Halbleiteranordnung nach einem oder mehreren der Ansprüche 2 bis 7, gekennzeichnet durch eine zweite öffnung (50) in der Passivierungsschicht (22, 24) durch die ein Teil der ersten Zone (18) freigelegt ist und durch eine in dieser öffnung angeordnete und mit diesem Teil der Zone (18) in Verbindung stehende Elektrode (54).
  9. 9. Verfahren zur Herstellung einer Halbleiteranordnung nach einem der Ansprüche 1 bis 8, mit einem Träger aus Halbleitermaterial einer ersten Leitfähigkeit und einer ersten Oberfläche, dadurch
    209816/1391
    M235P/G-642/3
    gekennzeichnet , daß auf dieser Oberfläche des Trägers eine Maske mit einer einen Teil dieser Oberfläche freilassenden Öffnung ausgebildet wird; daß ein Stopfen aus einem Ein-Krietall in dieser öffnung ausgebildet wird, daß durch den Stopfen hindurch eine Verunreinigung entgegengesetzter Leitfähigkeit in den Träger eindiffundiert wird, um eine Zone entgegengesetzter Leitfähigkeit zu bilden? daß ein Teil der Maske entfant wird und daß an dem Stopfen eine Elektrode angeformt wird.
  10. 10. Verfahren nach Anspruch 9, mit wenigstens einer in dem Träger ausgebildeten ersten Zone entgegengesetzter Leitfähigkeit, die mit dem Träger einen PN Übergang bildet, der sich bis *u der ersten Oberfläche erstreckt, wobei diese Zone eine «weite Oberfläche aufweist, die koplanar zu der ersten Oberfläche des Trägers ist, dadurch gekennzeichnet , daß die Maske auf der ersten und auf der «weiten Oberfläche unter Freilassung eines Teils der letzteren ausgebildet wird; daß der Stopfen anhaftend an diesem Teil der zweiten Oberfläche und an der Wand der .Maskenöffnung ausgebildet wird? daß eine Verunreinigung der ersten Leitfähigkeit durch den Stopfen hindurch in die erste Zone eindiffundiert wird, um eine zweite Zone innerhalb der ersten Zone zu bilden, deren Leitfähigkeit entgegengesetzt zu der der ersten Zone ist, daß ein weiterer Teil der Maske entfernt wird, um einen Teil der Oberfläche der ersten Zone freizulegen und daß an diesem Teil der ersten Zone •ine Elektrode angeformt wird·
  11. 11. Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet , daß zur Herstellung der Maske eine erste Oxydschicht auf der Oberfläche des Trägers ausgebildet wird, daß danach auf dieser eine Schicht aus Siliciumnitrid ausgebildet wird, und daß eine zweite Oxidschicht auf die letztere aufgebracht wird, wobei die Gesamtdlcke der 3 Schichten größer 1st als die Höhe des Stopfens.
    209816/ 1 391
    2U9766
    M235P/G-642/3
  12. 12. Verfahren nach Anapruch 11, dadurch gekennseich-
    n e t, daß die Oxydachichten au· Siliciumoxid gebildet werden.
  13. 13. Verfahren nach Anspruch 11 oder 12, dadurch gekennzeichnet , das die «weite Oxydschicht vor dem Eindiffundieren der Verunreinigung durch den Stopfen hindurch entfernt wird.
  14. 14. Verfahren nach Anspruch 11 und 12, dadurch gekennzeichnet, daß die erste Oxydschicht auf eine Dicke von etwa 2500 Angstrom, die Siliziunnitridschicht auf eine Dicke von etwa 1000 Angstrom und die «weite Oxydschicht auf eine Dicke von etwa 10 000 Angstrom ausgebildet werden.
    209816/1391
DE19712149766 1970-10-06 1971-10-05 Halbleiteranordnung und Verfahren zu ihrer Herstellung Pending DE2149766A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US7846870A 1970-10-06 1970-10-06

Publications (1)

Publication Number Publication Date
DE2149766A1 true DE2149766A1 (de) 1972-04-13

Family

ID=22144214

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19717137787U Expired DE7137787U (de) 1970-10-06 1971-10-05 Halbleiteranordnung
DE19712149766 Pending DE2149766A1 (de) 1970-10-06 1971-10-05 Halbleiteranordnung und Verfahren zu ihrer Herstellung

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE19717137787U Expired DE7137787U (de) 1970-10-06 1971-10-05 Halbleiteranordnung

Country Status (3)

Country Link
US (1) US3717514A (de)
DE (2) DE7137787U (de)
NL (1) NL7113723A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2454697A1 (fr) * 1979-04-20 1980-11-14 Thomson Csf Procede de formation d'une couche epitaxiee homopolaire sur un substrat semiconducteur

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5538823B2 (de) * 1971-12-22 1980-10-07
US3847687A (en) * 1972-11-15 1974-11-12 Motorola Inc Methods of forming self aligned transistor structure having polycrystalline contacts
US3904454A (en) * 1973-12-26 1975-09-09 Ibm Method for fabricating minute openings in insulating layers during the formation of integrated circuits
US3933541A (en) * 1974-01-22 1976-01-20 Mitsubishi Denki Kabushiki Kaisha Process of producing semiconductor planar device
US4109273A (en) * 1974-08-16 1978-08-22 Siemens Aktiengesellschaft Contact electrode for semiconductor component
US4074304A (en) * 1974-10-04 1978-02-14 Nippon Electric Company, Ltd. Semiconductor device having a miniature junction area and process for fabricating same
US4052251A (en) * 1976-03-02 1977-10-04 Rca Corporation Method of etching sapphire utilizing sulfur hexafluoride
US5134090A (en) * 1982-06-18 1992-07-28 At&T Bell Laboratories Method of fabricating patterned epitaxial silicon films utilizing molecular beam epitaxy
DE3580192D1 (de) * 1984-06-02 1990-11-29 Fujitsu Ltd Verfahren zum herstellen eines kontaktes fuer eine halbleiteranordnung.
US4898838A (en) * 1985-10-16 1990-02-06 Texas Instruments Incorporated Method for fabricating a poly emitter logic array
USH665H (en) 1987-10-19 1989-08-01 Bell Telephone Laboratories, Incorporated Resistive field shields for high voltage devices
US5234861A (en) * 1989-06-30 1993-08-10 Honeywell Inc. Method for forming variable width isolation structures
US5017999A (en) * 1989-06-30 1991-05-21 Honeywell Inc. Method for forming variable width isolation structures
TW205603B (de) * 1990-09-21 1993-05-11 Anelva Corp
DE69427501T2 (de) * 1993-04-05 2002-05-23 Denso Corp Halbleiteranordnung mit Dünnfilm-Widerstand
US5851923A (en) * 1996-01-18 1998-12-22 Micron Technology, Inc. Integrated circuit and method for forming and integrated circuit
US6242792B1 (en) 1996-07-02 2001-06-05 Denso Corporation Semiconductor device having oblique portion as reflection
TW468271B (en) * 1999-03-26 2001-12-11 United Microelectronics Corp Thin film resistor used in a semiconductor chip and its manufacturing method
US6399465B1 (en) * 2000-02-24 2002-06-04 United Microelectronics Corp. Method for forming a triple well structure
US8012830B2 (en) * 2007-08-08 2011-09-06 Spansion Llc ORO and ORPRO with bit line trench to suppress transport program disturb

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3189973A (en) * 1961-11-27 1965-06-22 Bell Telephone Labor Inc Method of fabricating a semiconductor device
US3234058A (en) * 1962-06-27 1966-02-08 Ibm Method of forming an integral masking fixture by epitaxial growth
GB1030540A (en) * 1964-01-02 1966-05-25 Gen Electric Improvements in and relating to semi-conductor diodes
US3477886A (en) * 1964-12-07 1969-11-11 Motorola Inc Controlled diffusions in semiconductive materials
DE1544273A1 (de) * 1965-12-13 1969-09-04 Siemens Ag Verfahren zum Eindiffundieren von aus der Gasphase dargebotenem Dotierungsmaterial in einen Halbleitergrundkristall
US3490964A (en) * 1966-04-29 1970-01-20 Texas Instruments Inc Process of forming semiconductor devices by masking and diffusion
US3514845A (en) * 1968-08-16 1970-06-02 Raytheon Co Method of making integrated circuits with complementary elements

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2454697A1 (fr) * 1979-04-20 1980-11-14 Thomson Csf Procede de formation d'une couche epitaxiee homopolaire sur un substrat semiconducteur

Also Published As

Publication number Publication date
NL7113723A (de) 1972-04-10
US3717514A (en) 1973-02-20
DE7137787U (de) 1972-01-05

Similar Documents

Publication Publication Date Title
DE2149766A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE1514818C3 (de)
DE7233274U (de) Polykristalline siliciumelektrode fuer halbleiteranordnungen
DE2934970A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2615754C2 (de)
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2615438A1 (de) Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat
DE2133976C3 (de) Monolithisch integrierte Halbleiteranordnung
DE2365056A1 (de) Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche
DE1964979B2 (de) Halbleiterbauelement mit wenigstens einem lateralen transistor und verfahren zu seiner herstellung
DE2510593A1 (de) Integrierte halbleiter-schaltungsanordnung
DE2059072B2 (de) Halbleiterbauelement
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE2703618C2 (de) Verfahren zur Herstellung eines integrierten Halbleiterschaltkreises
EP0157226A1 (de) Verfahren zur Herstellung eines Feldeffekttransistors
EP1344245B1 (de) Verfahren zum herstellen eines eine mikrostruktur aufweisenden festkörpers
DE2100292A1 (de) Halbleiteranordnung mit relativ kleinen geometrischen Abmessungen und Verfahren zur Herstellung derselben
EP0003733B1 (de) Verfahren zur Erzeugung abgestufter Fenster in Materialschichten aus Isolations- bzw. Elektrodenmaterial für die Herstellung einer integrierten Halbleiterschaltung und nach diesem Verfahren hergestellter MIS-Feldeffekttransistor mit kurzer Kanallänge
DE2253001A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE1564860A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen