DE2059072B2 - Halbleiterbauelement - Google Patents

Halbleiterbauelement

Info

Publication number
DE2059072B2
DE2059072B2 DE2059072A DE2059072A DE2059072B2 DE 2059072 B2 DE2059072 B2 DE 2059072B2 DE 2059072 A DE2059072 A DE 2059072A DE 2059072 A DE2059072 A DE 2059072A DE 2059072 B2 DE2059072 B2 DE 2059072B2
Authority
DE
Germany
Prior art keywords
insulating film
crystal plane
main surface
semiconductor
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2059072A
Other languages
English (en)
Other versions
DE2059072A1 (de
Inventor
Minoru Kodaira Tokio Ono
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2059072A1 publication Critical patent/DE2059072A1/de
Publication of DE2059072B2 publication Critical patent/DE2059072B2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/051Etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/115Orientation

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

Die Erfindung betrifft ein Halbleiterbauelement nach dem Oberbegriff des Patentanspruchs 1, wie es aus der deutschen Offenlegungsschrift 15 14 082 ist.
Um den beim Aufbringen des Isolierfilms auf der Hauptoberfläche des Halbleitersubstrats entstehenden Inversionskanal in seiner Wirkung abzuschwächen, wird bei dem bekannten Halbleiterbauelement diese Hauptoberfläche im wesentlichen parallel zu einer (100)- oder auch zu einer (llO)-Kristallebene gelegt. Dadurch wird die Menge der durch den Isolierfilm an der Hauptoberfläche induzierten Ladungsträger insofern verringert, als diese Ladungsträgermenge vom Bildungswinkel bzw. der Dichte der den Isolierfilm berührenden Atome des Halbleitersubstrats abhängt.
Wird nun aber eine zur (lOO)-Krislallebene parallele Fläche als Hauptoberfläche des Halbleitersubstrats verwendet und mit einem Isolierfilm überzogen, so kann sich ein unerwünschter Inversionskanal aus einem anderen Grund bilden. Da nämlich nur die Menge der nur durch den Isolierfilm induzierten Ladungsträger klein ist, bildet sich ein solcher Inversionskanal dann, wenn auf oder in dem Isolierfilm eine Ladung auftritt, die in dem Halbleitersubstrat unter dem Isolierfilm Ladungsträger induziert, die den durch das Aufbringen des Isolierfilms selbst induzierten Ladungsträgern entgegengesetzt sind. Dabei kehrt sich der Leitungstyp des Halbleitersubstrats an der Hauptoberfläche um. Eine derartige Ladung tritt insbesondere dann auf, wenn auf dem Isolierfilm Leiterbahnen zur externen Verdrahtung angeordnet werden, die Spannungen gegenüber dem Halbleitersubstrat führen. Je nach der Polarität derartiger Spannungen werden unter dem
ίο Isolierfilm an der Hauptoberfläche des Halbleitersubstrats Elektronen oder Löcher induziert, so daß der Leitungstyp des Halbleitersubstrats an dieser Stelle entsprechend geänden wird und sich eine als Inversionskanal wirkende Schicht ausbildet Dabei hängt die
is Wirkung des Inversionskanals von der Größe der zwischen dem Halbleitersubstrat und der Leiterbahn liegenden Spannung ab.
Um einen solchen Inversionskanal zu unterbrechen, wird gewöhnlich als Kanalsperre eine eindiffundierte Zone genügend hoher Störstoffkonzentration vorgesehen. Diese zusätzliche eindiffundierte Zone erhöht jedoch die Zahl der erforderlichen Fertigungsschritte. Außerdem birgt sie die Gefahr in sich, daß der Störstoff in den Bereich einer anderen Halbleiterzone gelangt und deren Funktion beeinträchtigt.
Der Erfindung liegt die Aufgabe zugrunde, das Halbleiterbauelement der eingangs genannten Art derart weiterzubilden, daß ein Inversionskanal an der mit einem Isolierfilm bedeckten Hauptoberfläche des
Halbleitersubstrats unterbrochen wird.
Die Lösung dieser Aufgabe ist im kennzeichnenden Teil des Patentanspruchs 1 angegeben. Die danach vorgesehene Vertiefung bzw. der Vorsprung, die bzw. der mindestens eine von der (lOO)-Kristallebene verschiedene Fläche aufweist, bewirkt eine Unterbrechung des Inversionskanals, die sich ohne zusätzliches Eindiffundieren eines Störstoffs und die damit verbundenen Schwierigkeiten erreichen IiOt. Vorteilhafte Weiterbildungen der Erfindung sind in
*o den Unteransprüchen gekennzeichnet.
Bevorzugte Ausführungsbeispiele der Erfindung werden in der nachstehenden Beschreibung anhand der Zeichnung näher erläutert. In der Zeichnung zeigt Fig. 1 einen Schnitt durch einen MOS-Feldeffekt transistor als Ausführungsbeispiel des erfindungsgemä ßen Halbleiterbauelements;
F i g. 2 einen vergrößerten Schnitt durch das Substrat des Halbleiterbauelements nach F i g. 1 zur Veranschaulichung der in der Hauptoberfläche des Substrats
so gebildeten Vertiefung;
Fig.3 eine der Fig.2 ähnliche Darstellung, wobei jedoch in dem Halbleitersubstrat ein Vorsprung anstelle der Vertiefung gebildet ist; und
Fig.4 einen Schnitt durch eine Diode als weiteres
Ausführungsbeispiel für ein erfindungsgemäßes Halbleiterbauelement.
Wie in Fig. 1 gezeigt, sind in einem Halbleitersubstrat 11 aus N-Ieitendem Silizium durch selektives Eindiffundieren eines Störstoffs oder durch epitaxiales Aufwachsen P-Ieitende Zonen 12,13 und 14 in gewissem Abstand nebeneinander ausgebildet. Auf die parallel zu einer (lOO)-Kristallebene verlaufende Hauptoberfläche des Halbleitersubstrats 11 wird sodann ein Isolierfilm 15 aus Siliziumoxyd durch thermische Oxidation oder durch thermische Zerlegung von organischem Silan aufgewachsen, woraufhin metallische Kontaktanschlüsse 5, D und G auf den Zonen 12 und 13 sowie auf einem dazwischen liegenden Teil des Isolierfilms 15 durch
Aufdampfen und Ätzung angeordnet werden. Der die Zonen 12 und 13 umfassende Bereich 16 bildet einen Feldeffekttransistor, bei dem die (Contaktanschlüsse S, D und G als Source-, Drain- und Gate-Anschlüsse dienen. Zur Verbesserung von Eigenschaften des Transistors ist der unter dem Gate-Anschluß G liegende Teil des Isolierfilms 15 dünner geformt Der Isolierfilm 15 ist durch Einbau von Phosphor oder eines Phosphoroxids in seine Oberfläche stabilisiert Der Gatc-AnschluB G ist über eine Leiterbahn 17 mit einem weiteren Kontaktanscbluß verbunden, der auf einer weiteren P-leitenden Zone 18 angeordnet ist Die auf dem Isolierfilm 15 angeordnete Leiterbahn 17 ist so gelegt, daß sie die Oberfläche einer Vertiefung 19 überquert, die in einem Teil der Hauptoberfläche des Halbleitersubstrats 11 vorgesehen ist
In F i g. 2 ist die Vertiefung 19 in der parallel zu der (lOO)-Kristallebene verlaufenden Hauptoberfläche vergrößert dargestellt Die Seitenflächen 20 der Vertiefung 19 verlaufen parallel zu einer (lll)-Krista!!ebene, während die Bodenfläche der Vertiefung 19 parallel zur (lOO)-Kristallebene verläuft Zur Herstellung dieser Vertiefung 19 wird ein Halbleitersubstrat mit einer parallel zur (lOO)-Kxistallebene liegenden Hauptoberfläche mit einem alkalischen Hydroxid-Ätzmittel, etwa NaOH oder KOH, unter Verwendung einer Maske aus Siliziumoxid selektiv geätzt. Dabei wird mindestens eine Kante der Vertiefung in Fluchtung mit einer (110)-Richtung gelegt, um eine Seitenfläche freizulegen, die parallel zur (lll)-Kristallebene verläuft. Bei einer integrierten Halbleiterschaltung mit mehreren Schaltungselementen wird die Vertiefung jeweils längs der Grenze der einzelnen Schaltungselemente gebildet.
Die Anzahl an Elektronen, die an der mit dem Isolierfilm 15 überzogenen Hauptoberfläche des Halbleitersubstrats, insbesondere auch an dem Teil unter dem Gate-Anschluß, durch das Aufbringen des Isolierfilms induziert werden, ist äußerst gering, da die Hauptoberfläche parallel zur (100)-Kristallebene liegt. Demgegenüber ist die Anzahl der an der Oberfläche des Halbleitersubstrats induzierten Elektronen an der parallel zur (Ill)-Kristallebene liegenden schräge)· Seitenfläche 20 der Vertiefung so groß, daß sic'i in diesem Bereich, wie in F i g. 1 angedeutet, eine N+-Schicht bildet Wird nun an den Gate-Anschluß G eine Spannung angelegt so wird ein bis zur Vertiefung 19 verlaufender Inversionskanal unterbrochen, und die Vertiefung wirkt effektiv als Kanalsperre. Da die Hauptoberfläche des Halbleitersubstrats unter dem Gate-Anschluß G parallel zur (100)-Kristallebene verläuft, läßt sich der Drain-Strom bei niedriger Schwellenspannung und hoher Steilheit steuern. Anstelle von Siliziumoxid kann der Isolierfilm 15 auch aus Siliziumnitrid oder aus einer Kombination aus Siliziumoxid und Siliziumnitrid bestehen.
Anstelle der Vertiefung 19 kann gemäß Fig. 3 auch ein Vorsprung 21 vorgesehen sein, <? ;ssen Seitenfläche
■yi r>o—>l!ol -».,- /1 1 1\ I/-!-..,I I=Ko.. .,„-1A..C. ΓΛ
— — ^UIUiIWi LUl ^l I ip\lldlUIICWIIV VUl IQUIU IVUl
Vorsprung 21 kann durch Wegätzen der übrigen Oberflächenteile des Halbleitersubstrats mit dem gleichen Ätzmittel, also beispielsweise KOH oder NaOH. hergestellt werden.
In Fig.4, die eine Halbleiterdiode zeigt, bedeuten 31 ein Halbleitersubstrat aus N-leitendem Silizium mit einer (lOO)-Kristallebene als Hauptoberfläche, 32 eine durch selektives Eindiffundieren eines Störstoffs gebildete P-Ieitende Zone, 33 einen durch thermische Oxidation oder thermische Zerlegung von organischem Silan gebildeten Isolierfilm aus Siliziumoxid, 34 einen Kontaktanschluß, der mit der Zone 32 in Ohm'schem Kontakt steht und 35 eine Elektrode, die mit einer weiteren Oberfläche des Halbleitersubstrats 31 in Kontakt steht. In der Hauptoberfläche des Halbleitersubstrats 31 ist eine die Zone 32 umgebende Vertiefung 36 ausgebildet, die die gleiche Form und die gleiche Wirkung wie die Vertiefung 19 in F i g. 1 und 2 hat.
Hierzu 1 Blatt Zeicbuiungen

Claims (5)

Patentansprüche:
1. Halbleiterbauelemente mit einem Halbleitersubstrat, das eine im wesentlichen parallel zu einer (100)-Kristallebene liegende Hauptoberfläche aufweist und mindestens eine Halbleiterzone enthält, die durch einen an dieser Hauptoberfläche endenden PN-Übergang begrenzt ist, mit einem diese Hauptoberfläche bedeckenden Isolierfilm sowie mit einem auf dem Isolierfilm angeordneten Kontaktanschluß für die Halbleiterzone, dadurch gekennzeichnet, daß in einem an diese Hauptoberfläche grenzendien Teil des Halbleitersubstrats (11; 31), an dem ein Inversionskanal auftreten kann, eine Vertiefung (19; 36) oder ein Vorsprung (21) ausgebildet ist, die bzw. der mindestens eine von der (100)-Kristallebene verschiedene Fläche aufweist
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß auf einem weiteren Teil des Isolierfilm (15) ein weiterer Kontaktanschluß (G) vorgesehen ist, der mit dem erstgenannten Kontaktanschluß über eine auf dem Isolierfilm (15) angeordnete Leiterbahn (17) verbunden ist, die über mindestens einen Teil der Oberfläche der Vertiefung (19) bzw. des Vorsprungs (21) verläuft (F i g. I).
3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Vertiefung (19; 36) bzw. der Vorsprung (21) eine Tiefe bzw. Höhe von mindestens 1 μίτι hat
4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Vertiefung (19; 36) bzw. der Vorsprung (21) eine im wesentlichen parallel zu einer (lll)-Kristallebene liegende Oberfläche (20; 22) ati jveist.
5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Seitenflächen (20; 22) der Vertiefung (19; 36) bzw. des Vorsprungs (21) im wesentlichen parallel zu einer (Ill)-Kristallebene und die Boden- bzw. Deckfläche parallel zu einer (tOO)-Kristallebene verlaufen.
DE2059072A 1969-12-01 1970-12-01 Halbleiterbauelement Withdrawn DE2059072B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP44095707A JPS4813572B1 (de) 1969-12-01 1969-12-01

Publications (2)

Publication Number Publication Date
DE2059072A1 DE2059072A1 (de) 1971-06-03
DE2059072B2 true DE2059072B2 (de) 1980-01-24

Family

ID=14144962

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2059072A Withdrawn DE2059072B2 (de) 1969-12-01 1970-12-01 Halbleiterbauelement

Country Status (6)

Country Link
US (1) US3798513A (de)
JP (1) JPS4813572B1 (de)
DE (1) DE2059072B2 (de)
FR (1) FR2072701A5 (de)
GB (1) GB1299849A (de)
NL (1) NL7017442A (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4006491A (en) * 1975-05-15 1977-02-01 Motorola, Inc. Integrated circuit having internal main supply voltage regulator
US3978577A (en) * 1975-06-30 1976-09-07 International Business Machines Corporation Fixed and variable threshold N-channel MNOSFET integration technique
JPS60253268A (ja) * 1984-05-29 1985-12-13 Meidensha Electric Mfg Co Ltd 半導体装置
JPS60253269A (ja) * 1984-05-29 1985-12-13 Meidensha Electric Mfg Co Ltd ゲ−トタ−ンオフサイリスタ
US5171703A (en) * 1991-08-23 1992-12-15 Intel Corporation Device and substrate orientation for defect reduction and transistor length and width increase
US5328715A (en) * 1993-02-11 1994-07-12 General Electric Company Process for making metallized vias in diamond substrates
US5650654A (en) * 1994-12-30 1997-07-22 International Business Machines Corporation MOSFET device having controlled parasitic isolation threshold voltage
US5668409A (en) * 1995-06-05 1997-09-16 Harris Corporation Integrated circuit with edge connections and method
US5682062A (en) * 1995-06-05 1997-10-28 Harris Corporation System for interconnecting stacked integrated circuits
US5618752A (en) * 1995-06-05 1997-04-08 Harris Corporation Method of fabrication of surface mountable integrated circuits
US5814889A (en) * 1995-06-05 1998-09-29 Harris Corporation Intergrated circuit with coaxial isolation and method
US5608264A (en) * 1995-06-05 1997-03-04 Harris Corporation Surface mountable integrated circuit with conductive vias
US5646067A (en) * 1995-06-05 1997-07-08 Harris Corporation Method of bonding wafers having vias including conductive material
US5736863A (en) * 1996-06-19 1998-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Abatement of electron beam charging distortion during dimensional measurements of integrated circuit patterns with scanning electron microscopy by the utilization of specially designed test structures
US8264047B2 (en) * 2010-05-10 2012-09-11 Infineon Technologies Austria Ag Semiconductor component with a trench edge termination

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3142021A (en) * 1961-02-27 1964-07-21 Westinghouse Electric Corp Monolithic semiconductor amplifier providing two amplifier stages
DE1229093B (de) * 1963-01-23 1966-11-24 Basf Ag Verfahren zur Herstellung von Hexahydropyrimidinderivaten
US3425879A (en) * 1965-10-24 1969-02-04 Texas Instruments Inc Method of making shaped epitaxial deposits
US3486892A (en) * 1966-01-13 1969-12-30 Raytheon Co Preferential etching technique
US3585464A (en) * 1967-10-19 1971-06-15 Ibm Semiconductor device fabrication utilizing {21 100{22 {0 oriented substrate material
US3566219A (en) * 1969-01-16 1971-02-23 Signetics Corp Pinched resistor semiconductor structure
US3648131A (en) * 1969-11-07 1972-03-07 Ibm Hourglass-shaped conductive connection through semiconductor structures
US3659160A (en) * 1970-02-13 1972-04-25 Texas Instruments Inc Integrated circuit process utilizing orientation dependent silicon etch

Also Published As

Publication number Publication date
JPS4813572B1 (de) 1973-04-27
US3798513A (en) 1974-03-19
DE2059072A1 (de) 1971-06-03
FR2072701A5 (de) 1971-09-24
GB1299849A (en) 1972-12-13
NL7017442A (de) 1971-06-03

Similar Documents

Publication Publication Date Title
DE2745857C2 (de)
DE2728167A1 (de) Verfahren zur vorbereitung eines siliziumsubstrats fuer die herstellung von mos-bauelementen
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2242026A1 (de) Mis-feldeffekttransistor
DE2719314A1 (de) Isolierschicht-feldeffekttransistor
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE2655400A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3110477A1 (de) Verfahren zur herstellung von cmos-bauelementen
DE2455730B2 (de) Feldeffekt-Transistor
DE2059072B2 (de) Halbleiterbauelement
DE2404184A1 (de) Mis-halbleitervorrichtung und verfahren zu deren herstellung
DE4130555C2 (de) Halbleitervorrichtung mit hoher Durchbruchsspannung und geringem Widerstand, sowie Herstellungsverfahren
DE3030385A1 (de) Mos-halbleitervorrichtung und verfahren zur herstellung derselben
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE2149766A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE1808928A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE2133976C3 (de) Monolithisch integrierte Halbleiteranordnung
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE1964979B2 (de) Halbleiterbauelement mit wenigstens einem lateralen transistor und verfahren zu seiner herstellung
DE2510593A1 (de) Integrierte halbleiter-schaltungsanordnung
DE2116106C2 (de) Integrierter inverser Transistor
DE3427293A1 (de) Vertikale mosfet-einrichtung
DE102021114173A1 (de) Halbleitervorrichtung
DE2406807B2 (de) Integrierte Halbleiterschaltung

Legal Events

Date Code Title Description
OI Miscellaneous see part 1
OI Miscellaneous see part 1
8239 Disposal/non-payment of the annual fee