DE2242026A1 - Mis-feldeffekttransistor - Google Patents

Mis-feldeffekttransistor

Info

Publication number
DE2242026A1
DE2242026A1 DE2242026A DE2242026A DE2242026A1 DE 2242026 A1 DE2242026 A1 DE 2242026A1 DE 2242026 A DE2242026 A DE 2242026A DE 2242026 A DE2242026 A DE 2242026A DE 2242026 A1 DE2242026 A1 DE 2242026A1
Authority
DE
Germany
Prior art keywords
area
region
conductivity type
field effect
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2242026A
Other languages
English (en)
Inventor
Hajime Yagi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE2242026A1 publication Critical patent/DE2242026A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/918—Light emitting regenerative switching device, e.g. light emitting scr arrays, circuitry

Description

It 2234
SONY CORPORATION
Tokyo / Japan
MIS-Feldeffekttransistor
Die Erfindung betrifft allgemein einen MIS-Feldeffekttransistor und insbesondere einen Feldeffekttransistor mit einem sehr engen Kanal, der durch eine zweistufige Diffusion gebildet wird»
Doppeldiffundierte MIS-Transistoren wurden in der Zeitschrift "Electronics" vom 15. Februar 1971, Seiten 99
bis 104 vorgeschlagen» Der doppeldiffundierte MIS-Transistor hat einen sehr engen Kanal, der durch eine zweistufige Diffusion durch eine einzige Maskenöffnung bestimmt wird. Da der Frequenzgang jedes MIS-Transistors in erster Linie von der Kanallänge bestimmt wird, hat
der doppeldiffundierte MIS-Transistor einen guten Frequenzgang.
309811/0^57
Ein Substrat eines Halbleiterkörpers hat üblicherweise
14 eine niedrige Verunreinigungskonzentration von 10 bis 10 Atomen/cm , damit die Kapazität des PN-Übergangs, der zwischen der Senke und dem Substrat gebildet wird, klein ist. Wenn daher das Substrat geerdet wird, um an den Kanalbereich Erdpotential anzulegen, verschlechtert der Ausbreitungswiderstand in dem Substrat, der ziemlich groß ist, den Gesamtfrequenzgang.
Durch die Erfindung wird eine Vorrichtung geschaffen, die gegenüber der bekannten dadurch verbessert ist, daß ein weiterer Bereich in einem Halbleitersubstrat vorgesehen ist, der den gleichen Leitfähigkeitstyp hat, wie der Kanalbereich, jedoch eine höhere Verunreinigungskonzentration, und der unter dem Kanalbereich mit Ausnahme des Teils des Substrats liegt, der unter dem Senkenkontaktbereich bzw. der Senkenelektrode liegt. Bei einer solchen Anordnung hat ein MIS-Transistor den besten Frequenzgang, da der Kanalausbreitungswiderstand sehr stark vermindert wird und die Kapazität zwischen der Senke und dem Substrat ebenfalls sehr niedrig gehalten wird.
Die Erfindung wird nachstehend anhand der Figuren 1 bis 5 beispielsweise erläutert. Es zeigt:
Figur 1 einen Querschnitt eines bekannten MIS-Feldeffekttransistors,
Figur 2 einen Querschnitt eines MIS-Feldeffekttransistors gemäß der Erfindung,
Figur 3A
bis 3G Herstellungsschritte einer weiteren Aus führung;; form der Erfindung, die auf einen integriert en Halb Leiterschaltkreis mit einem MIS-FeLJefiekL■ transistor und einem üblichen bipolaren Tr.-irs ί stör angewandt ist,
309811/0757
Figur 4 einen Querschnitt zweier in Kaskade angeordneter, doppeldiffundierter MIS-Feldeffekttransistoren gemäß der Erfindung, und
Figur 5 einen Querschnitt einer doppeldiffundierten MIS-Tetrode der Erfindung, die auf die Anordnung der Figur 4 angewandt ist.
Zum besseren Verständnis der ERfindung wird nun ein bekannter, doppelt diffundierter MIS-Feldeffekttransistor anhand der Figur 1 beschrieben.
Bei dem üblichen doppelt diffundierten MIS-Feldeffekttransistor, der in Figur 1 gezeigt ist, ist auf einem Halbleiterkörper, der einen P-Typ-Substratbereich 1 mit z.B. niedriger Störstellenkonzentration, eine N-Typ-Halbleiterschicht 2 niedriger Störstellenkonzentration durch epitaktisches Anwachsen und ein P-Typ-Kanalbereich 3 selektiv in dem Halbleiterbereich 2 gebildet. Ein N-Typ-Quellenbereich 4 hoher Verunreinigungskonzentration wird in dem Kanalbereich 3 durch Diffusion an der Stelle gebildet, die mit einem Fenster einer Maske auf einer Linie liegt, die im Falle der Bildung des Kanalbereichs 3 in selekt-aver Weise oder mittels eines gemeinsamen Fensters der Maske verwendet wird. In diesem Falle wird die Tiefe der Diffusion des Quellenbereichs 4 kleiner gewählt als die des Kanalbereichs 3. Zugleich wird, wenn der Quellenbereich 4 durch Diffusion gebildet wird, ein Bereich 6 hoher Verunreinigungskonzentration für den Senkenelektrodenkontak an dem mittleren Teil eines N-Typ-Senkenbereichs 5 gebildet, der nahe dem Kanalbereich 3 liegt, wobei der Bereich 6 hoher Verunreinigungskonzentration einen Teil des Senkenbereichs bildet. Eine Torisolierungsschicht 7 wird an dem Kanalbereich 3 zwischen dem Quellenbereich 4 und dem Senkenbereich 5 und eine Torelektrode 8 wird an der Torisolierschicht 7 gebildet. Eine Quellenelektrode 9 wird an dem Quellenbereich 4 und eine Senkenelektrode 10 an dem Bereich 6 gebildet.
30 9811/0757
Bei einem solchen MIS-Feldeffekttransistor kann, da eine Länge 1 des Kanalbereichs 3 unter der Torisolierschicht und zwischen den Bereichen 4 und 5 bzw. eine Länge 1 eines Teils c, wenn eine Inversionsschicht gebildet wird, in Übereinstimmung mit der Differenz zwischen den Diffusionsbreiten der Bereiche 4 und 5 in seitlicher Richtung bestimmt wird, die Länge 1 ausreichend klein sein, um die Steilheit gm zu erhöhen und der MIS-Feldeffekttransistor kann in einem Substrat eines integrierten Schaltkreises zugleich mit anderen Halbleiterelementen hergestellt werden, da er durch die sogenannte Planartechnik hergestellt wird.
Bei einem MIS-Feldeffekttransistor, der wie oben konstruiert ist, wird jedoch, um die Kapazität eines PN-Übergangs j zu vermindern, der zwischen dem Senkenbereich 5 und dem Substrat 1 gebildet wird, die Verunreinigungskonzentration des Substrats 1 niedrig, z.B. von 10 bis 10 Atomen/cm gewählt. Obwohl eine Elektrode an einer Seite des Substrats
I zum Anlagen des Erdpotentials an z.B. den Kanalbereich gebildet wird, werden die Hochfrequenzeigenschaften infolge des großen Widerstandes verschlechtert, der durch den hohen spezifischen Widerstand des Substrats 1 verursacht wird.
Es kann auch möglich sein, daß zur Bildung einer solchen Elektrode, wie Figur 1 durch gestrichelte Linien zeigt, ein Diffusionsbereich 11 für Ohm1sehen Kontakt, der vom gleichen Leitfähigkeitstyp wie der Kanalbereich 3 ist, in der Halbleiterschicht 2 von dem Kanalbereich 3 zu deren eine Seite gebildet und eine Elektrode 12 in Ohm'schem Kontakt an de· Diffusionsbereich 11 befestigt wird. In diesem Falle ist jedoch der Ausbreitungswiderstand des Kanalbereichs 3 hoch und der Ohm'sche Kontaktbereich
II erfordert einen großen Bereich.
30981 1/0757
_ C
Ein Feldeffekttransistor der Erfindung, der frei von den Nachteilen ist, die bei einem bekannten MIS-Feldeffekttransistor auftreten, wird im Folgenden beschrieben.
Eine Ausführungsform des Feldeffekttransistors der Erfindung wird nun anhand der Figur 2 beschrieben, in der gleiche Bezugszeichen wie in Figur 1 gleiche Elemente bezeichnen und der Einfachheithalber unterbleibt daher deren Beschreibung.
Gemäß der Erfindung wird das Substrat 1, das eine relativ niedrige Verunreinigungskonzentration von 10 bis 10 Atomen/cm hat, unter wenigstens der Senkenelektrode 10 bzw. dem Teil gebildet, der der Senkenelektrode 10 gegenüberliegt, oder unter dem Bereich 6 hoher Verunreinigungskonzentration für die Senkenelektrode 10, wenn der Bereich 6 gebildet wird. Eine versenkte Schicht 18, die eine
18
relativ hohe Verunreinigungskonsentration Z0B. von 10 bis
20 3
10 Atomen/cm , einen niedrigen spezifischen Widerstand und den gleichen Leitfähigkeitstyp wie der Kanalbereich 3 hat, wird in der Schicht 2 und dem Substrat 1 und unter dem Kanalbereich 3 entsprechend dem Boden des Kanalbereichs 3 in möglichst breiter Berührung mit diesem versenkt. Bei der in Figur 2 gezeigten Ausführungsform ist ein Bereich 14 mit einer hohen Verunreinigungskonzentration vom P-Typ unter der versenkten Schicht 18 und dem Substrat 1 vorgesehen und die Elektrode 12 ist in Ohmischem Kontakt mit dem Bereich 14 bzw. der Fläche an dessen freiem Ende verbunden.
Bei dem Feldeffekttransistor der Erfindung, der wie oben aufgebaut ist, kann der Ausbreitungswiderstand des Kanalbereichs 3 klein gemacht werden, da die versenkte Schicht 18 hoher Verunreinigungskonzentration unter dem Kanalbereich 3 vorgesehen ist. Insbesondere in dem Falle, in dem der Bereich 14 hoher Verunreinigungskonzentration
309811/0757
und die Elektrode 12 für den Kanalbereich 3 an der Fläche an dem freien Ende des Bereichs 14, wie Figur 2 zeigt, vorgesehen sind, besteht keine Notwendigkeit, den Diffusionsbereich 11, der in Figur 1 gezeigt ist, vorzusehen, um den Bereich zu vermindern, so daß daher die Größe der Vorrichtung verringert werden kann.
Außerdem sind der Teil, der den Senkenbereich 5 kontaktiert, insbesondere der Teil, der der Senkenelektrode 10 gegenüberliegt, an die eine Vorspannung angelegt wird, und der Teil, der dem Bereich 6 für die Senkenelektrode 10 gegenüberliegt, das Substrat 1 niedriger Verunreinigungskonzentration, so daß die Kapazität des PN-t)bergangs j zwischen diesen selbst dann klein gemacht werden kann, wenn der Ausbreitungswiderstand des Kanalbereichs 3 niedrig ist, so daß der Durchbruch verhindert werden kann.
Zum besseren Verständnis der Vorteile und Merkmale der Erfindung wird nun anhand der Figuren 3A bis 3G ein integrierter Halbleiterkreis, in dem der Feldeffekttransistor der Erfindung als ein N-Kanal-MIS-Transistor und ein NPN-Transistor verwendet sind, und ein Verfahren zu dessen Herstellung beispielsweise beschrieben.
Zunächst wird ein Halbleitersubstrat bzw. ein Halbleiterplättchen, z.B. ein Siliziumsubstrat 15, das eine hohe Verunreinigungskonzentration von 10 bis 10 Atomen/cm vom P-Leitfähigkeitstyp hergestellt. Dann wird eine Halbleiterschicht, z.B. eine Siliziumschicht 16, die eine
14 relativ niedrige Verunreinigungskonzentration von 10 bis 10 Atomen/cm und den gleichen Leitfähigkeitstyp wie das Substrat 15 hat, auf letzterem durch epitaktisches Anwachsen (Figur 3A) gebildet.
Eine versenkte Kollektorschicht 17 hoher Verunreinigungskonzentration mit N-Leitfähigkeitstyp wird in der Halb-
309811/0757
leiterschicht 16 an der Stelle selektiv gebildet, die dem Kollektorübergang eines Transistors gegenüberliegt, der schließlich gebildet wird. Die versenkte Schicht 18 mit hoher Verunreinigungskonzentration des P-Leitfähigkeitstyps wird in der Schicht 16 an der Stelle gebildet, die dem Kanalbereich eines MIS-Feldeffekttransistors gegenüberliegt, der schließlich gebildet wird, um den Widerstand des Kanalbereichs zu vermindern, und eine versenkte Schicht 19 zur Isolierung wird ebenfalls in der Schicht 16 an der Stelle gebildet, an der der Kanalbereich eines MIS-Feldeffekttransistors, der schließlich gebildet wird, elektrisch von einem NPN-Transistor isoliert werden muß, der ebenfalls schließlich gebildet wird (Figur 3B). Die versenkte Schicht 19 zur Isolierung kann, gesehen von oben, als Gitter oder ringförmig gebildet werden.
Ein Halbleiter, z.B. eine Siliziumschicht 20 mit relativ niedriger Verunreinigungskonzentration z.B. von 10 bis 10 Atomen/cm des N-Typs wird durch epitaktisches Anwachsen auf der Halbleiterschicht 16 gebildet, um ein Halbleitersubstrat 40 zu bilden. Durch Erwärmung während der Bildung der Schicht 20 durch epitaktisches Anwachsen oder durch weitere Erwärmungsbehandlung, wenn nötig, werden Verunreinigungen in die versenkten Schichten 17, 18 und 19 nach oben in die Halbleiterschicht 20 diffundiert, um die Schichten 17, 18 und 19 in die Schicht 20 (Figur 3C) zu erstrecken. Da in diesem Falle die Diffusionskoeffizienten der Verunreinigungen in den Schichten 18 und 19 größer sind als der der Verunreinigung in der Schicht 17, sind die Ausdehnungslängen der Schichten 18 und 19 in der Halbleiterschicht 20 größer als die Ausdehnungslänge der Schicht 17 in der Schicht 20. Die Verunreinigungskonzentrationen der so gebildeten Schichten 17, 18 und 19 werden etwa von 10 bis 10 Atomen/cm gewählt.
30981 1 /0757
Eine Isolierschicht 21 wie zum Beispiel eine SiO_-Schicht, die als Diffusionsmaske verwendet wird, wird auf die Schicht 20 aufgebracht. Fenster 22, 23 und 24 werden jeweils in der Isolierschicht 21 durch Fotogravierung oder -ätzung an den Stellen, die den versenkten Schichten 17, 18 und 19 entsprechen, gebildet. Ein weiteres Fenster 25 wird ebenfalls in der Isolierschicht 21 an der der Schicht 18 entsprechenden Stelle in einer vorbestimmten Entfernung von dem Fenster 23 gebildet. In diesem Falle wird das Fenster 24 in Gitter- oder Ringform gebildet, um dem vollen Bereich der Schicht 19 zu entsprechen.
Durch die Maske, nämlich die Fenster 22, bis 25 in der Isolierschicht 21 wird eine P-Typ-Verunreinigung in die Schicht 20 zur Bildung eines Basisbereichs 26b, des Kanalbereichs 3, eines Isolierbereichs 27 und eines Bereichs 28 zur Herstellung einer Elektrode 3 (Figur 3D) diffundiert. In diesem Falle werden die Diffusionstiefen der jeweiligen Bereich 3, 28 und 27 so gewählt, daß sie die versenkten Schichten 18 und 19 erreichen, jedoch wird die Tiefe des Basisbereichs 26b so gewählt, daß sie die versenkte Schicht 17 nicht erreicht.
Die Halbieiterschicht 20 wird somit von der versenkten Schicht 19 und der ähnlichen Diffusionsschicht 27 zur Isolierung in einen Teil 2OA, der schließlich einen MIS-Feldeffekttransistor bildet, und einen Teil 20B, der schließlich einen NPN-Transistor bildet, unterteilt. In dem Teil 2OA werden der Kanalbereich 3 und der Senkenbereich 5, bestehend aus dem N-Typ-Bereich der Halbleiterschicht 20 gebildet, in dem der Kanalbereich 3 nicht gebildet wird. Inzwischen werden in dem Teil 2OB der Basisbereich 26b und ein Kollektorbereich 26c, bestehend aus dem N-Typ-Bereich der Halbleiterschicht 20 gebildet, in dem der Basisbereich 26b nicht gebildet ist.
30981 1/0757
Es kann möglich sein, daß, wenn die jeweiligen Bereiche 26b, 3, 27 und 28 durch Diffusion behandelt werden, die Oberfläche der Halbleiterschicht 20, die an der Außenseite durch die Fenster 22 bis 25 freiliegt, oxidiert wird, um diese Fenster mit der Isolierschicht 21 zu schließen.
Die Isolierschichten 21 an dem Basisbereich 26b, dem Senkenbereich 5 und dem Kanalbereich 3 werden teilweise entfernt, um Fenster 29 bis 31 zu bilden (Figur 3E). In diesem Falle können die Fenster 29 und 30 z.B. durch ein Fotoätzverfahren oder dergleichen gebildet werdendes ist jedoch nicht erforderlich, daß das. Fenster 31 an dem Kanalbereich 3 in der Lage mit dem Fenster 23 übereinstimmt, das bei der Bildung des Kanalbereichs 3 verwendet wird. Wird die Tatsache, daß die Isolierschicht 21, die in dem Fenster 23 gebildet wird, während des Diffusionsvorgangs des Kanalbereichs 3 vorgesehen wird, und daß ihre Dicke geringer ist als die des Randbereichs, ausgenutzt, und die Isolierschicht in dem Fenster 23 wird durch ein Ätzverfahren entfernt, um das Fenster 31 in Übereinstimmung mit dem Fenster 23 auszubilden.
Durch diese Fenster 29 bis 31 wird eine N-Typ-Verunreinigung hoher Konzentration in die Bereich 26b, 5 und 3 diffundiert, um einen Emitterbereich 26e, den Senkenbereich
6 für die Senkenelektrode, und den Quellenbereich 4 (Figur 3F) zu bilden. In diesem Falle wird der Senkenbereich an der Stelle gebildet, an der er nicht der versenkten Schicht 18 gegenüberliegt. Dies bedeutet, daß die versenkte Schicht 18 nicht unter dem Bereich 6 liegt.
Wenn nötig, kann es möglich sein, durch Ätzen die Isolierschicht 21 zwischen dem Quellenbereich 4 und dem Senkenbereich 5 an dem Kanalbereich 3 zu entfernen und stattdessen die Torisolierschicht 7 zu bilden, An der Torisolierschicht
7 wird die Torelektrode 8 gebildet» Die Quellenelektrode
308811/0767
und die Senkenelektrode 10 werden jeweils in Ohm'schem Kontakt mit dem Quellenbereich 4 und dem Senkenbereich durch Fenster gebildet, die durch die Isolierschicht 21 an dem Quellenbereich 4 und den Senkenbereich 6 gebohrt werden. Zugleich wird ein Fenster in die Isolierschicht 21 an dem Bereich 28 gebohrt und die Elektrode 12 wird in Ohm'schem Kontakt mit dem Bereich 28 durch das Fenster gebildet. Zugleich werden Fenster in die Isolierschicht 21 an dem Emitterbereich 26e, dem Basisbereich 26b und dem Kollektorbereich 26c gebildet und durch die so gebildeten Fenster werden eine Emitterelektrode 32e, eine Basiselektrode 32b und eine Kollektorelektrode 32c in Ohm'schem Kontakt mit den entsprechenden Bereichen gebildet. Dadurch erhält man einen integrierten Halbleiterschaltkreis, in dem an dem gemeinsamen Halbleitersubstrat 40 ein MIS-Feldeffekttransistor MT und ein NPN-Transistor Tr (Figur 3G) ausgebildet sind. Der MIS Feldeffekttransistor IL·, und der NPN-Transistor T sind durch den PN-Übergang j isoliert, der zwischen dem Kollektorbereich 26c vom N-Leitfähigkeitstyp, der versenkten Schicht 17 des gleichen Leitfähigkeitstyps und den Isolierbereichen 27, 19 des P-Leitfähigkeitstyps und der Halbleiterschicht 16 des gleichen Leitfähigkeitstyps gebildet ist.
Bei der vorherigen Ausführungsform fällt das Fenster 31 zur Bildung des Quellenbereichs 4 mit dem Fenster 23 zusammen, das zur Bildung des Kanalbereichs 3 vorgesehen ist, in der Praxis genügt es jedoch, daß das Fenster 31 mit dem Fenster 23 derart übereinstimmt, daß der Randbereich der Inversionsschicht, nämlich die Seite für die Bildung eines Kanals c des vorherigen Fensters mit dem entsprechenden Randbereich des letzteren Fensters übereinstimmt.
Bei dem Halbleiterschaltkreis, der wie oben gebildet wurde, wurde, da die versenkte Schicht 18 hoher Verun-
30981 1/0757
reinigungskonzentration in dem Bodenteil des Kanalbereichs 3 für den MIS-Feldeffekttransistor M vorgesehen wurde, der Ausbreitungswiderstand des Kanalbereichs 3 niedrig gemacht, um dessen Hochfrequenzcharakteristik zu verbessern.
Bei der Erfindung wird die versenkte Schicht 18 selektiv gebildet und der dem Bereich 5 des Bereichs 6 für die Senkenelektrode 10 gegenüberliegende Teil ist das Substrat 1, das aus der Halbleiterschicht 16 niedriger Verunreinigungskonzentration besteht, so daß die Kapazität zwischen der Senke und dem Substrat klein gemacht werden kann. Da außerdem die versenkte Schicht 18 selektiv gebildet wird, können andere Schaltkreiselemente, z.B. NPN-Transistoren, in dem gleichen Halbleitersubstrat 40 gebildet werden.
Bei der vorherigen Ausführungsform sind der MIS-Feldeffekttransistor M^, und der bipolare Transistor T vorgesehen, es ist jedoch auch möglich, daß anstelle des Transistors T oder zusätzlich zu diesem andere Schaltkreiselemente zur Bildung eines integrierten Kreises verwendet werden.
Außerdem ist es bekannt, daß, wie Figur 4 zeigt, in der für gleiche Elemente die gleichen Bezugszeichen wie in den vorherigen Figuren verwendet werden, zwei MIS-FeIdeffekttransistoren MIS und MIS_ auf einem gemeinsamen Halbleitersubstrat 30 gebildet werden, und, wenn die beiden MIS-Transistoren MIS. und MIS2 in Kaskade geschaltet werden, die Rückkopplungskapazität vermindert werden kann. Nach dem Stand der Technik werden, wenn zwei MIS-Transistoren in Kaskade geschalter werden, bei denen die Senke des einen MIS-Transistors mit der Quelle des anderen MIS-Transistors verbunden wird, d.h., wenn eine sogenannte MIS-Tetrode auf dem gemeinsamen Halb-
30981 1/0757
leifcersubstrat 30 mit dem bipolaren NPN-Transistor T gebildet wird, die Bereiche 31A, 31B und 31C des N-Leitfähigkeitstyps in dem Halbleitersubstrat 30 des P-Leitfähigkeitstyps gesondert gebildet, wie Figur 4 zeigt. Ein MIS-Feldeffekttransistor MIS. wird in dem Bereich 31A, der andere MIS-Feldeffekttransistor MIS2 wird in dem Bereich 31B und der bipolare Transistor T wird in dem Bereich 31C gebildet. Ein P-Typ-Kanalbereich 3A und ein N-Typ-Quellenbereich 4A werden in dem Bereich 31A durch Diffusion durch Fenster gebildet, deren Randbereiche an der Seite, an der die Kanäle schließlich gebildet werden, gemeinsam sind. Der Teil des Bereichs 31A, an dem die Bereiche 3A und 4A nicht gebildet werden, wird als Senkenbereich 5A verwendet. Inzwischen werden in dem Bereich 31B ein Kanalbereich 3B, ein Quellenbereich 4B und ein Senkenbereich 5B durch das gleiche Verfahren in tfbereinstimmung mit den Bereichen 3A# 4A und 5A gebildet, die in dem Bereich 31A gebildet sind. Eine erste Torisolierschicht 7A wird an dem Kanalbereich 3A zwischen dem Quellenbereich 4A und dem Senkenbereich 5A und eine erste Torelektrode 8A wird an der ersten Torisolierschicht 7A gebildet. In gleicher Weise wird eine zweite Torisolierschicht 7B an dem Kanalbereich 3B zwischen dem Quellenbereich 4B und dem Senkenbereich 5B und eine zweite Torelektrode 8B an der zweiten Torisolierschicht 7B gebildet. Erste und zweite Quellenelektroden 9A und 9B werden an den Quellenbereichen 4A und 4B in Ohm'schein Kontakt mit diesen gebildet, und erste und zweite Senkenelektroden 1OA und 1OB werden an den Senkenbereichen 5A und 5B in Ohm'schem Kontakt mit diesen gebildet. Die Senkenelektrode 1OA des ersten MIS-Feldeffekttransistors MIS. wird mit der Quellenelektrode 9B des zweiten MIS-Feldeffekttransistors MIS2 mittels einer Leitung 31 oder durch eine leitende Schicht verbunden. Elektroden 12A und 12B werden an den ersten und zweiten Kanalbereichen 3A und 3B in Ohm'schem Kontakt mit diesen vorgesehen, um ein vorbe-
309811/0757
stiirantes Potential, z.B. Erdpotential an letzteren anzulegen. In dem Bereich 31C, der z.B. als Kollektorbereich 26c verwendet wird, wird ein P-Basisbereich 26b teilweise ausgebildet, und ein N-Typ-Quellenbereich 26e wird teilweise in dem Basisbereich 26b ausgebildet. Eine Kollektorelektrode 32c, eine Basiselektrode 32b und eine Emitterelektrode 32e werden jeweils an den Bereichen 26c, 26b und 26e in Ohm'schem Kontakt mit diesen vorgesehen, um den Transistor T zu bilden.
Bei einer solchen Konstruktion besteht jedoch der Nachteil, daß der Ausbreitungswiderstand der Kanalbereich,3A und 3B des ersten und zweiten MIS-Feldeffekttransistors MIS1 und MIS2 hoch wird.
Außerdem bedeckt bei einer solchen Konstruktion die Fläche des Senkenbereichs 5A des ersten MIS-Feldeffekttransistors MIS1 den gesamten Kanalbereich 3A und ist relativ groß, und ein P-N-übergang JD, der an der Außenseite des Quellenbereichs 5A gebildet wird, hat eine große Fläche, so daß seine Übergangskapazität ebenfalls groß ist.
Figur 5 zeigt eine Ausführungsform, bei der die Erfindung auf den in Figur 4 gezeigten integrierten Schaltkreis angewandt ist. In Figur 5 sind die gleichen Elemente wie in Figur 4 mit den gleichen Bezugsziffern versehen und ihre Beschreibung wird daher der Einfachheithalber weggelassen. Bei der in Figur 5 gezeigten erfindungsgemäßen Ausführungsform wird der Transistor T z.B. in dem Bereich 3IC in ähnlicher Weise gebildet, wie anhand der Figur 4 beschrieben wurde, und die beiden MIS-Feldeffekttransistoren MIS1 und MIS2 werden in einem gemeinsamen Bereich 31A1 des N-Leitfähigkeitstyps gebildet. Eine Verunreinigung vom P-Leitfähigkeitstyp wird selektiv in die Bereiche 31A1 diffundiert, um zwei gesonderte Kanalbereiche
0 9 8 11/0757
3A und 3B des P-Leitfähigkeitstyps zu bilden, und dann wird eine Verunreinigung des N-Leitfähigkeitstyps in die beiden Kanalbereiche 3A und 3B durch die gleichen Fenster diffundiert, die benutzt werden, wenn die Kanalbereiche 3A und 3B benutzt werden, um Quellenbereich 4A und 4B zu bilden. Ein weiterer Diffusionsbereich 4B1 des N-Leitfähigkeitstyps wird nahe dem Quellenbereich 4B des zweiten MIS-Feldeffekttransistors MIS2 an der Stelle gegenüber dem ersten MIS-Feldeffekttransistor MIS1 gebildet, um dadurch den zweiten Quellenbereich 4B mit einem Isolierbereich 33 des N-Leitfähigkeitstyps zu verbinden, der in dem Bereich 31A1 zwischen den beiden Kanalbereichen 3A und 3B gebildet ist. Der Isolierbereich 33 dient als Senkenelektrode 5A des ersten MIS-Feldeffekttransistors MIS1 und der Quellenbereich 4B des zweiten MIS-Feldeffekttransistors MIS2 wird mit dem Isolierbereich 33 über dem Bereich 4B1 verbunden, so daß die Senkenelektrode 1OA, die in der Ausfuhrungsform der Figur 4 notwendig ist, weggelassen werden kann. Somit kann eine sogenannte MIS-Tetrode, die durch Kaskadenanordnung des ersten und zweiten MIS-Feldeffekttransistors MIS1 und MIS2 gebildet wird, erhalten werden.
Bei der Erfindung wird vor allem die versenkte Schicht 18 mit hoher Unreinigungskonzentration mit der gleichen Leitfähigkeit wie die Kanalbereich 3A und 3B in dem Halbleitersubstrat 30 an der dem Boden der beiden Kanalbereiche 3A und 3B entsprechenden Stelle und über diesen beiden Rereichen gebildet. Die versenkte Schicht 18 wird in diesem Falle so gebildet, daß sie nicht bis unter die Senkenelektrode des zweiten MIS-Feldeffekttransistors MIS2 gelangt, d.h., dem Teil, der der Senkenelektrode 1OB der MIS-Tetrode gegenüberliegt bzw. dem Teil unter der Elektrode 1OB.
Eine P-Typ-DLffusionsschicht 28 wLrd Ln dem Halbleitersubstrat JO zwLschen der Schicht, von der am: die beulen
30981 1 /0757
MIS-Feldeffekttransistoren MISn und MIS gebildet werden,
1 2 und der versenkten Schicht 18 gebildet, und dann werden die Elektrode 12 für die Kanalbereiche 3A und 3B in der Diffusionsschicht 28 in Ohm'schem Kontakt mit diesen gebildet.
Da die versenkte Schicht 18 hoher Verunreinigungskonzentration unter den Kanalbereichen 3A und 3B gebildet wird, kann bei einer solchen Konstruktion der Ausbreitungswiderstand zwischen den Kanalbereichen 3Af 3B und der Elektrode 12 niedrig sein und die Kanalbereiche 3A und 3B können mit niedrigem Widerstand verbunden werden. Der praktische Integrationsgrad der Erfindung kann im Vergleich mit dem Falle verbessert werden, in dem die Elektroden 12A und 12B für die jeweiligen Kanalbereiche 3A und 3B gesondert hergestellt werden.
Da der Senkenbereich 5A des ersten MIS-Feldeffekttransistors MIS , nämlich der Isolierbereich 33, nur zwischen den Kanalbereichen 3A und 3B gebildet wird, kann außerdem die Fläche des P-N-Übergangs J_ an seinem Boden viel kleiner gemacht werden als bei der Ausführungsform der Figur 4, so daß die Kapazität des P-N-Übergangs J- der Erfindung um eine Stelle bzw. Ziffer im Vergleich zu der Ausführungsform der Figur 4 vermindert werden kann.
Bei Ausführungsform der Erfindung in Figur 5 werden der Bereich 26b des Transistors T , der erste und zweite Kanalbereich 3A und 3B der MIS-Tetrode und der Bereich 28 durch den gleichen Diffusionsvorgang gebildet, und auch der Emitterbereich 26e des Transistors T und die Quellenbereiche 4A und 4B der MIS-Tetrode werden durch den gleichen DiffusionsVorgang gebildet. Außerdem kann der integrierte Schaltkreis, der in Figur 5 gezeigt ist, durch das gleiche, anhand der Figuren 3A bis 3G beschriebene Verfahren erhalten werden. --,-■;".
3098 11 /0757
Da der Ausbreitungswiderstand des Kanalbereichs des MIS-Feldeffekttransistors sehr klein gemacht werden kann,
kann bei der oben beschriebenen Erfindung die Hochfrequenzcharakteristik verbessert werden.
Die vorherigen Ausführungsformen der Erfindung sind auf den P-Kanal-MIS-Feldeffekttransistor angewandt, jedoch kann die Erfindung auch auf eine Halbleitervorrichtung mit einem N-Kanal-MIS-Feldeffekttransistor angewandt werden, wobei sich die gleichen Wirkungen ergeben.
30 9811/0757

Claims (7)

  1. Patentansprüche
    ( 1./Feldeffekttransistor, gekennzeichnet durch
    a) einen ersten Bereich aus Halbleitermaterial eines Leitfähigkeitstyps,
    b) einen zweiten Bereich aus einem Halbleitermaterial des gleichen Leitfähigkeitstyps wie der erste Bereich,
    c) einen einzigen, im wesentlichen becherförmigen Bereich aus Halbleitermaterial mit zu dem des ersten und zweiten Bereichs entgegengesetzten Leitfähigkeitstyp, der zwischen dem ersten und zweiten Bereich liegt, zwischen diesen mindestens einen PN-Übergang bildet und einen Teil aufweist, der sich zu der Halbleiteroberfläche erstreckt,
    d) einen weiteren Bereich aus Halbleitermaterial des entgegengesetzten Leitfähigkeitstyps mit einer
    größeren Verunreinigungskonzentration als der becherförmige Bereich, der unter dem becherförmigen Bereich in Kontakt mit diesem liegt,
    e) eine erste und eine zweite Elektrode, die mit dem ersten bzw. zweiten Bereich verbunden sind,
    f) eine Steuerelektrode, die von der Halbleiteroberfläche elektrisch isoliert ist, die im wesentlichen über dem gesamten Teil des becherförmigen Bereichs liegt, der sich zu der Halbleiteroberfläche erstreckt, und
    g) Einrichtungen, um ein Potential an dem becherförmigen Bereich über den weiteren Bereich von der Außenseite her anzulegen.
  2. 2. Feldeffekttransistor mit isoliertem Tor, gekennzeichnet durch
    3 0 9 8 1 1 /0757
    a) ein Halbleitersubstrat, einen ersten Bereich aus diffundiertem Halbleitermaterial eines Leitfähigkeitstyps in dem Substrat,
    b) einen zweiten Bereich diffundiertem Halbleitermaterials des entgegengesetzten Leitfähigkeitstyps in dem Substrat, wobei der zweite diffundierte Bereich innerhalb des ersten diffundierten Bereichs liegt, so daß der erste Bereich einen becherförmigen, schmalen Kanalbereich bildet, der sich zu der Halbleiteroberfläche erstreckt,
    c) einen Senkenbereich des entgegengesetzten Leitfähigkeitstyps in dem Halbleitersubstrat,
    d) einen weiteren Bereich aus Halbleitermaterial des gleichen Leitfähigkeitstyps wie der erste Bereich, jedoch mit einer größeren Verunreinigungskonzentration als der erste Bereich, wobei der weitere Bereich unter dem ersten Bereich in Berührung mit diesem liegt,
    e) eine erste Elektrode, die mit dem Senkenbereich verbunden ist,
    f) eine zweite Elektrode, die mit dem zweiten Bereich als Quellenelektrode verbunden ist, und
    g) eine Steuerelektrode, die elektrisch isoliert von der Halbleiteroberfläche über dem Teil des Kanalbereichs liegt.
  3. 3. Feldeffekttransistor nach Anspruch 2, dadurch gekennzeichnet, daß die Verunreinigungskonzentration des Bereichs zwischen dem Senkenbereich und dem Kanalbereich kleiner als die des Kanalbereichs ist.
  4. 4, Feldeffekttransistor nach Anspruch 2, dadurch gekennzeichnet, daß eine versenkte Schicht unter dem Senkenbereich gebildet ist, deren Leitfähigkeitstyp der qleLche
    3 0 9 8 11/0757
    ist wie der des weiteren Bereichs, deren Verunreinigungskonzentration jedoch kleiner als die des weiteren Bereichs ist.
  5. 5. Feldeffekttransistor mit isoliertem Tor, gekennzeichnet durch
    a) ein Halbleitersubstrat,
    b) einen ersten und einen zweiten diffundierten Bereich eines ersten Leitfähigkeitstyps in dem Halbleitersubstrat,
    c) einen dritten und einen vierten diffundierten Bereich eines zweiten Leitfähigkeitstyps, wobei der dritte diffundierte Bereich in dem ersten Bereich liegt und der vierte diffundierte Bereich an einem Ende des zweiten Bereichs überlappt ist,
    d) einen Senkenbereich des zweiten Leitfähigkeitstyps in dem Halbleitersubstrat,
    e) einen weiteren Bereich, der von dem gleichen Leitfähigkeitstyp wie der erste und zweite Bereich ist, jedoch eine größere Verunreinigungskonzentration hat, wobei der weitere Bereich unter dem ersten und dem zweiten Bereich in Berührung mit diesem liegt,
    f) eine Elektrode für den Senkenbereich,
    g) eine Quellenelektrode für den dritten Bereich,
    h) eine erste Steuerelektrode, die von der Oberfläche des Halbleiters an dem einen Ende ties ersten Bereichs elektrisch isoliert ist, und
    i) eine zweite Steuerelektrode, die von der Oberfläche des Halbleiters an dem Ende des zweiten Bereichs elektrisch isoliert ist.
  6. 6. Feldeffekttransistor nach Anspruch 5, dadurch gekennzeichnet, daß die Verunreinigungskonzentration des Bereichs
    30981 1/0757
    zwischen dem ersten und vierten Bereich niedriger ist als die des ersten Bereichs, und daß die Verunreinigungskonzentration des Bereichs zwischen der Senkenelektrode und dem zweiten Bereich niedriger ist als die des zweiten Bereichs.
  7. 7. Feldeffekttransistor nach Anspruch 5, dadurch gekennzeichnet, daß der weitere Bereich sich nicht zu der Unterseite des Senkenbereichs erstreckt.
    30981 1 /0757
DE2242026A 1971-08-26 1972-08-26 Mis-feldeffekttransistor Withdrawn DE2242026A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP46065271A JPS5123432B2 (de) 1971-08-26 1971-08-26

Publications (1)

Publication Number Publication Date
DE2242026A1 true DE2242026A1 (de) 1973-03-15

Family

ID=13282082

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2242026A Withdrawn DE2242026A1 (de) 1971-08-26 1972-08-26 Mis-feldeffekttransistor

Country Status (6)

Country Link
US (1) US4007478A (de)
JP (1) JPS5123432B2 (de)
CA (1) CA965188A (de)
DE (1) DE2242026A1 (de)
GB (1) GB1400574A (de)
NL (1) NL7211602A (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT374975B (de) * 1974-05-10 1984-06-25 Sony Corp Oszillator
AT374976B (de) * 1974-05-10 1984-06-25 Sony Corp Fuehlerschaltung zum feststellen des widerstands- wertes eines fuehlerelementes
AT374974B (de) * 1974-04-25 1984-06-25 Sony Corp Rauscheliminierungs-stromkreis
EP0294881A2 (de) * 1987-06-08 1988-12-14 Philips Electronics Uk Limited Halbleiteranordnung und Schaltung, geeignet für die Verwendung in intelligenten Leistungsschaltern
DE4118188A1 (de) * 1990-06-04 1991-12-05 Nissan Motor Laterale dmosfet-halbleitereinrichtung mit reduziertem durchlasswiderstand und geringen abmessungen

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5543623B2 (de) * 1975-01-29 1980-11-07
US4062699A (en) * 1976-02-20 1977-12-13 Western Digital Corporation Method for fabricating diffusion self-aligned short channel MOS device
DE2611338C3 (de) * 1976-03-17 1979-03-29 Siemens Ag, 1000 Berlin Und 8000 Muenchen Feldeffekttransistor mit sehr kurzer Kanallange
JPS52132684A (en) * 1976-04-29 1977-11-07 Sony Corp Insulating gate type field effect transistor
US4132998A (en) * 1977-08-29 1979-01-02 Rca Corp. Insulated gate field effect transistor having a deep channel portion more highly doped than the substrate
GB2007430B (en) * 1977-11-03 1982-03-03 Western Electric Co Semicinductor device and fabrication method
JPS54144183A (en) * 1978-05-01 1979-11-10 Handotai Kenkyu Shinkokai Insulated gate type electrostatic induction transistor and semiconductor integrated circuit
US5191396B1 (en) * 1978-10-13 1995-12-26 Int Rectifier Corp High power mosfet with low on-resistance and high breakdown voltage
JPS5552272A (en) * 1978-10-13 1980-04-16 Seiko Epson Corp High withstanding voltage dsa mos transistor
JPS5553462A (en) * 1978-10-13 1980-04-18 Int Rectifier Corp Mosfet element
US4216489A (en) * 1979-01-22 1980-08-05 Bell Telephone Laboratories, Incorporated MOS Dynamic memory in a diffusion current limited semiconductor structure
DE3005384C2 (de) * 1979-02-15 1994-10-27 Texas Instruments Inc Verfahren zum Herstellen einer monolithischen integrierten Halbleiterschaltung
US4325180A (en) * 1979-02-15 1982-04-20 Texas Instruments Incorporated Process for monolithic integration of logic, control, and high voltage interface circuitry
US5130767C1 (en) * 1979-05-14 2001-08-14 Int Rectifier Corp Plural polygon source pattern for mosfet
DE2926417A1 (de) * 1979-06-29 1981-01-22 Siemens Ag Dynamische halbleiterspeicherzelle und verfahren zu ihrer herstellung
EP0024905B1 (de) * 1979-08-25 1985-01-16 Zaidan Hojin Handotai Kenkyu Shinkokai Feldeffekttransistor mit isoliertem Gate
FR2477778A1 (fr) * 1980-03-04 1981-09-11 Thomson Csf Structure de transistor a effet de champ a grille isolee et application a une realisation de portes logiques
US4300150A (en) * 1980-06-16 1981-11-10 North American Philips Corporation Lateral double-diffused MOS transistor device
JPS5758351A (en) * 1980-09-24 1982-04-08 Toshiba Corp Substrate biasing device
JPS57162359A (en) * 1981-03-30 1982-10-06 Toshiba Corp Semiconductor device
US4485392A (en) * 1981-12-28 1984-11-27 North American Philips Corporation Lateral junction field effect transistor device
JPS5994861A (ja) * 1982-11-24 1984-05-31 Hitachi Ltd 半導体集積回路装置及びその製造方法
DE3370410D1 (en) * 1982-12-27 1987-04-23 Philips Nv Lateral dmos transistor device having an injector region
US4612821A (en) * 1983-01-28 1986-09-23 The Singer Company Spring system for push-button control in a sewing machine
US4587713A (en) * 1984-02-22 1986-05-13 Rca Corporation Method for making vertical MOSFET with reduced bipolar effects
JPS60196974A (ja) * 1984-03-19 1985-10-05 Toshiba Corp 導電変調型ｍｏｓｆｅｔ
US4963951A (en) * 1985-11-29 1990-10-16 General Electric Company Lateral insulated gate bipolar transistors with improved latch-up immunity
US5160491A (en) * 1986-10-21 1992-11-03 Texas Instruments Incorporated Method of making a vertical MOS transistor
JP2643524B2 (ja) * 1990-02-27 1997-08-20 日本電気株式会社 バイポーラ集積回路装置
JP3212150B2 (ja) * 1992-08-07 2001-09-25 株式会社日立製作所 半導体装置
US5869371A (en) * 1995-06-07 1999-02-09 Stmicroelectronics, Inc. Structure and process for reducing the on-resistance of mos-gated power devices
US5817551A (en) * 1995-08-25 1998-10-06 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
US6392274B1 (en) * 2000-04-04 2002-05-21 United Microelectronics Corp. High-voltage metal-oxide-semiconductor transistor
EP1220323A3 (de) * 2000-12-31 2007-08-15 Texas Instruments Incorporated LDMOS mit verbessertem Sicher-Funktionsbereich
US20240055475A1 (en) * 2020-12-01 2024-02-15 Nissan Motor Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3456168A (en) * 1965-02-19 1969-07-15 United Aircraft Corp Structure and method for production of narrow doped region semiconductor devices
GB1153428A (en) * 1965-06-18 1969-05-29 Philips Nv Improvements in Semiconductor Devices.
US3461360A (en) * 1965-06-30 1969-08-12 Ibm Semiconductor devices with cup-shaped regions
US3445734A (en) * 1965-12-22 1969-05-20 Ibm Single diffused surface transistor and method of making same
GB1173150A (en) * 1966-12-13 1969-12-03 Associated Semiconductor Mft Improvements in Insulated Gate Field Effect Transistors
GB1261723A (en) * 1968-03-11 1972-01-26 Associated Semiconductor Mft Improvements in and relating to semiconductor devices
NL96608C (de) * 1969-10-03
US3600647A (en) * 1970-03-02 1971-08-17 Gen Electric Field-effect transistor with reduced drain-to-substrate capacitance
US3711940A (en) * 1971-02-08 1973-01-23 Signetics Corp Method for making mos structure with precisely controlled channel length
JPS5121614B2 (de) * 1972-06-21 1976-07-03

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT374974B (de) * 1974-04-25 1984-06-25 Sony Corp Rauscheliminierungs-stromkreis
AT374975B (de) * 1974-05-10 1984-06-25 Sony Corp Oszillator
AT374976B (de) * 1974-05-10 1984-06-25 Sony Corp Fuehlerschaltung zum feststellen des widerstands- wertes eines fuehlerelementes
EP0294881A2 (de) * 1987-06-08 1988-12-14 Philips Electronics Uk Limited Halbleiteranordnung und Schaltung, geeignet für die Verwendung in intelligenten Leistungsschaltern
EP0294881A3 (de) * 1987-06-08 1992-08-12 Philips Electronics Uk Limited Halbleiteranordnung und Schaltung, geeignet für die Verwendung in intelligenten Leistungsschaltern
DE4118188A1 (de) * 1990-06-04 1991-12-05 Nissan Motor Laterale dmosfet-halbleitereinrichtung mit reduziertem durchlasswiderstand und geringen abmessungen

Also Published As

Publication number Publication date
JPS5123432B2 (de) 1976-07-16
US4007478A (en) 1977-02-08
GB1400574A (en) 1975-07-16
NL7211602A (de) 1973-02-28
JPS4831061A (de) 1973-04-24
CA965188A (en) 1975-03-25

Similar Documents

Publication Publication Date Title
DE2242026A1 (de) Mis-feldeffekttransistor
EP0239652B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE3709708C2 (de) Halbleitervorrichtung sowie Verfahren zur Herstellung eines Feldeffekttransistors
DE2541548A1 (de) Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung
EP0001586A1 (de) Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE1207014C2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltungsanordnung
DE2422912A1 (de) Integrierter halbleiterkreis
DE2109928A1 (de) Feldeffekt Transistor
DE2300116A1 (de) Hochfrequenz-feldeffekttransistor mit isolierter gate-elektrode fuer breitbandbetrieb
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2833068C2 (de)
DE2059072A1 (de) Halbleiter-Einrichtung
DE1514855B2 (de) Halbleitervorrichtung
DE3119288A1 (de) Halbleiteranordnung
DE1764578C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor
DE1297762B (de) Sperrschicht-Feldeffekttransistor
DE2953394T1 (de) Dielectrically-isolated integrated circuit complementary transistors for high voltage use
DE2906122A1 (de) Transistor mit einer in seinem emittergebiet integrierten widerstandszone
DE2403816C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1589891B (de) Integrierte Halbleiterschaltung
DE2219696A1 (de) Verfahren zur Isolationsbereichsbildung
DE2419817A1 (de) Verfahren zur herstellung bipolarer transistoren

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee