DE2109928A1 - Feldeffekt Transistor - Google Patents

Feldeffekt Transistor

Info

Publication number
DE2109928A1
DE2109928A1 DE19712109928 DE2109928A DE2109928A1 DE 2109928 A1 DE2109928 A1 DE 2109928A1 DE 19712109928 DE19712109928 DE 19712109928 DE 2109928 A DE2109928 A DE 2109928A DE 2109928 A1 DE2109928 A1 DE 2109928A1
Authority
DE
Germany
Prior art keywords
drain
field effect
substrate
effect transistor
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19712109928
Other languages
English (en)
Inventor
Peter Vance Scotia NY Gray (V St A )
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of DE2109928A1 publication Critical patent/DE2109928A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/049Equivalence and options
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/053Field effect transistors fets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Anmelder: General Electric Company, 159 Madison Ave., New York, N.Y. 10016, USA
Feldeffekt-Transistor
Die Erfindung betrifft einen Feldeffekt-Transistor, der eine verringerte Kapazität zwischen dem d-Pol (Drain) und dem Substrat aufweist.
Die Arbeitsweise von Feldeffekt-Transistoren hängt von der Steuerung der Leitfähigkeit durch einen schmalen oder kurzen Kanal durch den Einfluß eines elektrischen Felds ab, welches vorzugsweise durch eine isolierte Gate-Elektrode (g-Pol) erzeugt wird. Feldeffekt-Transistoren dieser Art werden vorzugsweise durch Auftragungs- und Diffusionsverfahren hergestellt. Wie bei den meisten Halbleitereinrichtungen ist die Geometrie der Einrichtung für die elektrischen Eigenschaften der Einrichtung von besonderer Bedeutung. Beispielsweise die Steilheit und damit das Produkt aus Verstärkung und Bandbreite ist bei den meisten Feldeffekt-Transistoren umgekehrt proportional der Länge der Kanalbreite zwischen den Source- und Drain-Bereichen, ebenso die Kapazität des Drain-Bereichs relativ zu dem Substrat.
Durch Verringerung der Kariallänge ist es zumindest theoretisch möglich, den Frequenzgang der Einrichtung zu verbessern. Dadurch werden jedoch die Source- und Drain-Bereiche näher an-
109840/1534
einandergebracht, so daß der Drain-Verarmungsbereich sich über den Kanalbereich erstreckt, bis er die Source-Elektrode erreicht und raumladungsbegrenzten Strom abzieht. Dieser Zustand wird als Drain-Source-Durchschlag bezeichnet. Deshalb muß bei der Herstellung von Feldeffekttransistoren mit kurzen Kanallängen die Drain-Source -Durchschlagspannung berücksichtigt werden.
Ein weiterer Parameter, welcher den Frequenzgang von Feldeffekt-Transistoren begrenzt, ist die Kapazität zwischen Drain- und Substrat. Diese Kapazität ändert sich im allgemeinen umgekehrt mit der Spannung,, welche an den Drain-Bereich angelegt wird und mit dem spezifischen Widerstand des Substrats. Wenn die Drain-Spannung erhöht wird, sinkt die Umfangskapazität des Drain-Übergangs. Wie jedoch oben i3eschrieben wurde, erstreckt sich der Drain-Verarmungsbereich mit erhöhten Drain-Spannungen über den Kanalbereich, bis ein Durchschlag bewirkt wird. Deshalb erfordert die Herstellung von Feldeffekttransistoren einen Kompromiß zwischen der Kanallänge und einem derartigen Durchschlag.
Es ist deshalb Aufgabe der Erfindung, einen Feldeffekt-Transistor derart auszubilden, daß er eine verringerte Kapazität zwischen Drain und Substrat hat, um die Möglichkeit von Durchschlägen zwischen Drain und Source weitgehend zu vermeiden. Ein derartiger Feldeffekt-Transistor soll ferner eine möglichst kurze Kanallänge bei hoher Durchschlagsspannung aufweisen, sowie ein hohes Produkt von Verstärkung und Bandbreite.
Diese Aufgabe wird bei einem Feldeffekt-Transistor erfindungsgemäß dadurch gelöst, daß in der Umgebung des Drain-Bereichs angrenzend an die Oberfläche ein Bereich mit geringem spezifischen Widerstand vorgesehen wird, um die seitliche Ausdehnung des Drain-Verarmungsbereichs zu begrenzen und dadurch einen Durchschlag zwischen Drain und Source zu verhindern. Durch Auswahl der Tiefe oder Dicke des Bereichs mit geringem spezifischem Widerstand derart, daß dieser etwa gleich demjenigen des Drain-Diffusionsbereichs ist, wird die hohe Drain-Substrat-Kapazität vermieden, die normalerweise bei Feldeffekt-Transistoren vorhanden ist, die aus Substraten mit geringem spezifischen Widerstand hergestellt werden.
109840/1534
_3_
Anhand der Zeichnung soll die Erfindung näher erläutert werden. Die einzige Figur zeigt einen Querschnitt durch ein Ausführungsbeispiel eines Feldeffekt-Transistors gemäß der Erfindung .
Zunächst sollen einige Probleme näher erläutert werden, die bei der Herstellung eines Feldeffekt-Transistors mit den erwähnten wünschenswerten Eigenschaften bestehen. Feldeffekt-Transistoren haben im allgemeinen zwei Bereiche mit entgegengesetztem Gleitfähigkeitstyp, angrenzend an eine Hauptoberfläche eines Halbleitermaterials mit einem ersten Leitfähigkeitstyp, wobei die diskreten Bereiche, die als Source und Drain bezeichnet werden, durch einen Kanalbereich mit kleinen Abmessungen getrennt sind, über dem eine isolierte Gate-Elektrode überlappend angeordnet ist. Eine Leitfähigkeit zwischen den beiden Bereichen tritt durch die oberflächennahen Teile des Kanals zwischen Source und Drain auf. Dieser Oberflächenkanal wird durch ein Potential erzeugt und moduliert, welches an die Gate-Elektrode angelegt wird. Die Länge des Kanals, also die Abmessung parallel zu dem Stromdurchgang zwischen Source-und Drain-Bereicijen ist ein sehr wichtiger Parameter hinsichtlich der Arbeitsweise eines Feldeffekt-Transistors. Beispielsweise bei gegebener Kanalbreite ist die Steilheit der Länge des Kanals umgekehrt proportional. Deshalb kann eine Einrichtung mit einer gegebenen Steilheit körperlich kleiner ausgebildet werden, wenn die Länge des Kanals verringert werden kann. Dadurch würde nicht nur die Gate-Kapazität direkt verringert, sondern auch die Leitungskapazität zwisehen zugeordneten Einrichtungen in einer integrierten Schaltung.
Ein Faktor bei der Bestimmung der Länge des Kanalbereichs ist der erwähnte Drain-Source-Durchschlag. Für Feldeffekt-Tran- ■ sistoren mit einer gegebenen Größe des Drain-Bereichs wird ein größerer Verarmungsbereich in einem Substrat mit hohem spezifischem Widerstand ausgebildet als in einem Substrat mit einem niedrigen spezifischen Widerstand. Deshalb ist an sich anzunehmen, daß ein Feldeffekt-Transistor vorzugsweise aus einem Substrat mit niedrigem spezifischem Widerstand hergestellt werden sollte. Jedoch ist die Kapazität zwischen dem Drain-Bereich unddem Substrat viel größer in einem Substrat mit niedrigem spezifischem
109840/15 34
Widerstand als bei einem Substrat mit hohem spezifischem Widerstand. Während demnach kurze Kanallängen in einem Substrat mit niedrigem spezifischem Widerstand.erreichbar sind, gleicht jedoch die Erhöhung der Drain-Substrat-Kapazität solche Vorteile aus, die durch eine verringerte Kanallänge erzielt werden sollen. Deshalb erfordert die Herstellung bekannter Feldeffekt-Transistoren einen Kompromiß zwischen der Kanallänge, bestimmt durch die Durchschlagspannung zwischen Drain und Source, und der Kapazität zwischen den Drain- und Substrat-Bereichen der Einrichtung.
Bei dem in der Figur dargestellten Ausführungsbeispiel der Erfindung ist die Drain-Substrat-Kapazität beträchtlich verringert, während ein kurzer Kanalbereich zwischen den Source- und Drain-Bereichen vorgesehen ist. Bei dem Ausführungsbeispiel ist ein Substrat 11 vorgesehen, beispielsweise η-leitendes Silizium mit flachen Source- und Drain-Diffusionsbereichen 12 und 13 aus p-leitendem Material in dem oberflächennahen Teil des Substrats. Über der Oberfläche des Substrats ist eine isolierende und passivierende Schicht 14 vorgesehen, die beispielsweise ein Oxid des Halbleitermaterials des Substrats ist.
Die Leitfähigkeit zwischen den Source- und Drain-Bereichen wird durch eine Gate-Elektrode 15 moduliert, welche über einem oberflächennahen Kanalbereich 16 liegt. Wie in der Figur dargestellt ist, wird beim Anlegen einer Vorspannung zwischen dem Source- und dem Drain-Bereich ein Verarmungsbereich 17 in der Umgebung des Drain-Bereichs 12 ausgebildet. Je größer die angelegte Spannung ist, desto größer ist der Verarmungsbereich, der sich sowohl in vertikaler als auch in seitlicher Richtung ausbreitet. Die minimale Länge des Kanalbereichs 16 ist deshalb durch das Ausmaß der seitlichen Ausdehnung des Verarmungsbereichs begrenzt, bevor ein Drain-Source-Durchiahlag auftritt.
Gemäß der Erfindung werden das Ausmaß der seitlichen Ausbreitung des Verarmungsbereichs und der Drain-Substrat-Kapazität beträchtlich verringert, indem ein oberflächennaher Bereich lSunit verringertem spezifischem Widerstand vorgesehen wird, zumindest in der Umgebung des an die Drain-Elektrode angrenzenden Teils des Kanalbereichs 16. Der Bereich 18 mit geringem spezifischem Widerstand, der in der Figur mit N+ gekennzeichnet ist, erstreckt sich vorzugsweise gemeinsam mit der Oberfläche des Substrats 11
109840/1534
und hat eine Tiefe oder Dicke, die praktisch gleich der Tiefe oder der Dicke des Drain-Diffusionsbereichs 12 ist, so daß die Unterseite des Drain-Diffusionsbereichs an das Substrat 11 mit höherem spezifischem Widerstand angrenzt und nur die Kanten des Drain-Bereichs in Berührung mit dem oberflächennahen Bereich 18 mit geringerem spezifischem Widerstand steht. In dieser Weise ist die Drain-Substrat-Kapazität minimal, während gleichzeitig ein Bereich mit niedrigem spezifischem Widerstand um die Kanten des Drain-Bereichs vorgesehen ist, um das Ausmaß der seitlichen Ausdehnung des Verarmungsbereichs 17 wesentlich zu verringern.
Obwohl der oberflächennahe Bereich 18 mit niedrigerem spezifischem Widerstand in der Figur sich gemeinsam mit praktisch der gesamten Oberfläche des Substrats 11 erstreckt, ist es anderer- Λ seits ersichtlich, daß der Bereich 18 mit geringem spezifischem Widerstand sich nur in der Umgebung des an den Drain-Bereich angrenzenden Teils des Kanalbereichs 16 erstrecken muß, um vergleichbare Ergebnisse erzielen zu können. Diese Bedingung folgt aus der Tatsache, daß es die seitliche Ausbreitung des Verarmungsbereichs in der Umgebung der Drain-Elektrode ist, welche eine Begrenzung hinsichtlich der kurzen Länge des Kanalbereichs 16 bewirkt. Deshalb ist es nur erforderlich, einen Bereich mit. geringerem spezifischem Widerstand in der Umgebung des an die Drain-Elektrode angrenzenden Kanalbereichs vorzusehen, um das gewünschte Ergebnis zu erzielen. Hinsichtlich der Einfachheit und unter Berücksichtigung der Herstellungskosten von Feldeffekt-Transistoren entsprechend diesem Ausführungsbeispiel wird jedoch ™ eine minimale Anzahl zusätzlicher Herstellungsschritte benötigt, wenn der Bereich mit geringem spezifischem Widerstand sich gemeinsam mit praktisch der gesamten Oberfläche des Substrats erstreckt. Während es also nicht erforderlich ist, einen Bereich mit geringem spezifischem Widerstand vorzusehen, welcher sich praktisch entlang der gesamten Oberfläche des Substrats erstreckt, ist dies im allgemeinen einfacher, als einen Bereich mit geringem spezifischem Widerstand nur in einem.ausgewählten Teil des Substrats vorzusehen. Dies ist. insbesondere dann der Fall, wenn der Bereich mit geringem spezifischem Widerstand beispielsweise durch Verunreinigungs-Diffusion in die Oberfläche eines Substrats
109840/1534
ausgebildet wird, oder durch Aufwachs-Verfahren von der oberfläche des Substrats. In allen diesen Fällen werden ausgewählte Bereiche mit niedrigem spezifischem Widerstand im allgemeinen durch eine zuerst erfolgende teilweise Abdeckung des Substrats hergestellt.
Neben Diffusions- und Aufwachs-Verfahren können andere Verfahren zur Herstellung des Bereichs mit geringem spezifischem Widerstand gewünschtenfalls Verwendung finden, deren Parameter an sich bekannt sind, so daß die Dicke oder Tiefe des Bereichs mit geringem spezifischem Widerstand genau bei diesem Verfahren gesteuert werden kann.
In vorteilhafter Weiterbildung der Erfindung hat der Bereich 18 einen spezifischen Widerstand, der zwischen 10 und 100 mal geringer als der spezifische Widerstand des Substrats ist. Da die Verringerung der Drain-Substrat-Kapazität proportional dem spezifischen Widerstand des Substrats 11 relativ zu dem oberflächennahen Diffusionsbereich 18 ist, wird eine verringerte Drain-Substrat-Kapazität für alle Verhältnisse erzielt, die größer als 1 sind. Vorzugsweise findet jedoch zumindest ein Verhältnis von 10 : 1 Verwendung, um eine beträchtliche Verringerung der Kapazität zwischen den Drain- und Substrat-Bereichen zu erzielen.
Bekanntlich ist der spezifische Widerstand eines Diffusionsbereichs entlang der Entfernung von der Diffusionsoberfläche unterschiedlich. Deshalb können zahlreiche Änderungen der Diffusionszeiten und der Temperaturen dazu führen, daß ein unterschiedliches Ausmaß der Verbesserung bei der Verringerung der Drain-Substrat-Kapazität bewirkt werden kann. Deshalb ist zu beachten, daß der Erfindung die Erkenntnis zu Grunde liegt, daß durch die Ausbildung eines Drain-Bereichs an einem Feldeffekt-Transistor mit einem Bereich mit beträchtlich geringerem spezifischem Widerstand als das Substrat in dem an den Drain-Bereich angrenzenden Kanalbereich, die Kapazität zwischen Drain und Substrat praktisch verringert wird, und daß der Drain-Verarmungsbereich, der durch eine geeignete Vorspannung des Drain-Substrat-Übergangs gebildet wird, eine im wesentlichen vertikale Feldverteilung mit einer nur minimalen seitlichen Ausbreitung in den Kanalbereich erzeugt. Obwohl demnach ein unterschiedliches Aus-
109840/1534
maß der Verbesserung in der Arbeitsweise der Einrichtungen durch unterschiedliche Tiefe und unterschiedlichen spezifischen Widerstand des oberflächennahen Bereichs mit geringem spezifischem Widerstand bewirkt werden kann, können also in den unterschiedlichsten Fällen die durch die Erfindung erzielbaren Vorteile ausgenutzt werden.
In der vorangegangenen Beschreibung wurde deshalb eine verbesserte Ausführungsform von Feldeffekt-Transistoren beschrieben, die eine geringe Drain-Substrat-Kapazität und eine hohe Drain-Source-Durchschlagspannung aufweisen und die Herstellung von Feldeffekt-Transistoren mit guten Verstärkungs-Bandbreite-Eigenschaften ermöglicht.
Bei dem dargestellten Ausführungsbeispiel sind zahlreiche Abwandlungen möglich, beispielsweise ist die Erfindung auf unterschiedliche Arten von Feldeffekt-Transistoren anwendbar, also auch auf Sperrschicht-Feldeffekt-Transistoren und Oberflächen-Felde ff ekt-Trans ist oren mit einer Sperrschicht oder isolierten Ga te-Elektrode. Durch die Verwendung, eines Bereichs mit geringem spezifischem Widerstand in der Umgebung des Drain-Bereichs ist es möglich, die Drain-Substrat-Kapazität beträchtlich zu verringern, und den Drain-Verarmungsbereich auf die vertikale Ausbreitung zu begrenzen, um die Herstellung von Feldeffekt-Transistoren für hohe Frequenzen mit hohen Drain-Source-Durchschlagspannungen zu ermöglichen.
Patentansprüche
109840/1534

Claims (10)

  1. -8-Patentansprüche
    ( 1·)Feldeffekt-Transistor mit einem Substrat aus einem ersten Leitfä- ^-^ higkeitstyp, in dem Source- und Drain-Bereiche mit entgegengesetztem Leitfähigkeitstyp in einer Hauptoberfläche vorgesehen sind, und mit einer isolierten Gate-Elektrode über mindestens einem Teil eines Kanalbereichs zwischen den Source- und Drain-Bereichen, gekennzeichnet durch einen an die Oberfläche angrenzenden Bereich mit einem niedrigeren, spezifischen Widerstand als das Substrat, der mindestens in dem an den Drain-Bereich angrenzenden Teil des Kanalbereichs vorgesehen ist.
  2. 2. Feldeffekt-Transistor nach Anspruch 1, dadurch gekennzeichnet, daß der Bereich (18) mit geringerem spezifischem Widerstand sich im wesentlichen gemeinsam mit der Hauptoberfläche erstreckt und eine Dicke hat, die mit der Dicke des Drain-Bereichs vergleichbar ist.
  3. 3. Feldeffekt-Transistor nach Anspruch 1, dadurch gekennzeichnet, daß das Verhältnis der spezifischen Widerstände des Substrats zu dem an die Oberfläche angrenzenden Bereich beträchtlich größer als eins ist.
  4. 4. Feldeffekt-Transistor nach Anspruch 3, dadurch g e kennze ichne t , daß das Verhältnis der spezifischen Widerstände zwischen 10 und 100 liegt.
  5. 5. Feldeffekt-Transistor nach Anspruch 1, dadurchgekennzeichnet, daß der Bereich mit geringerem spezifischem Widerstand eine solche Tiefe hat, daß die Drain-Source-Durchschlagspannung beträchtlich erhöht ist.
  6. 6. Feldeffekt-Transistor nach Anspruch 1, dadurch gekenn ze ichnet, daß der Bereich mit geringerem spezifischem Widerstand durch Diffusion von Verunreinigungen in das Substrat ausgebildet ist.
    109840/1534
  7. 7. Feldeffekt-Transistor nach Anspruch I1 dadurchgekennzeichnet, daß der Bereich mit geringerem spezifischem Widerstand durch ein Aufwächs-Verfahren auf dem Substrat hergestellt ist.
  8. 8. Feldeffekt-Transistor nach Anspruch 1, dadurch g e kennze ichnet , daß der Bereich mit geringerem spezifischem Widerstand und der Drain-Bereich praktisch die gleiche Tiefe aufweisen.
  9. 9. Feldeffekt-Transistor nach Anspruch 1, dadurch gekennzeichnet, daß der Bereich mit geringerem spezifischem Widerstand ein dem Substrat entsprechenden Leitfähig- Λ keitstyp hat.
  10. 10. Feldeffekt-Transistor nach Anspruch 1, dadurch g e kennze ichne t , daß der Bereich mit geringerem spezifischem Widerstand sich praktisch gemeinsam mit der Oberfläche des Substrats erstreckt und im wesentlxchen den Drain-Bereich umgibt.
    1 09840/ 1 534
    Leerseite
DE19712109928 1970-03-02 1971-03-02 Feldeffekt Transistor Pending DE2109928A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US1568070A 1970-03-02 1970-03-02

Publications (1)

Publication Number Publication Date
DE2109928A1 true DE2109928A1 (de) 1971-09-30

Family

ID=21772910

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712109928 Pending DE2109928A1 (de) 1970-03-02 1971-03-02 Feldeffekt Transistor

Country Status (6)

Country Link
US (1) US3600647A (de)
AU (1) AU2603671A (de)
BE (1) BE763654A (de)
DE (1) DE2109928A1 (de)
FR (1) FR2081635A1 (de)
NL (1) NL7102683A (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5123432B2 (de) * 1971-08-26 1976-07-16
US3892609A (en) * 1971-10-07 1975-07-01 Hughes Aircraft Co Production of mis integrated devices with high inversion voltage to threshold voltage ratios
JPS49105490A (de) * 1973-02-07 1974-10-05
US3855611A (en) * 1973-04-11 1974-12-17 Rca Corp Thyristor devices
JPS5222480A (en) * 1975-08-14 1977-02-19 Nippon Telegr & Teleph Corp <Ntt> Insulating gate field effect transistor
US4090289A (en) * 1976-08-18 1978-05-23 International Business Machines Corporation Method of fabrication for field effect transistors (FETs) having a common channel stopper and FET channel doping with the channel stopper doping self-aligned to the dielectric isolation between FETS
JPS5368581A (en) * 1976-12-01 1978-06-19 Hitachi Ltd Semiconductor device
US4132998A (en) * 1977-08-29 1979-01-02 Rca Corp. Insulated gate field effect transistor having a deep channel portion more highly doped than the substrate
JPS5553462A (en) * 1978-10-13 1980-04-18 Int Rectifier Corp Mosfet element
US5191396B1 (en) * 1978-10-13 1995-12-26 Int Rectifier Corp High power mosfet with low on-resistance and high breakdown voltage
US4214359A (en) * 1978-12-07 1980-07-29 Bell Telephone Laboratories, Incorporated MOS Devices having buried terminal zones under local oxide regions
US4274105A (en) * 1978-12-29 1981-06-16 International Business Machines Corporation MOSFET Substrate sensitivity control
US4937640A (en) * 1980-11-03 1990-06-26 International Business Machines Corporation Short channel MOSFET
JPS5998557A (ja) * 1982-11-27 1984-06-06 Nissan Motor Co Ltd Mosトランジスタ
US4713681A (en) * 1985-05-31 1987-12-15 Harris Corporation Structure for high breakdown PN diode with relatively high surface doping
US5231474A (en) * 1986-03-21 1993-07-27 Advanced Power Technology, Inc. Semiconductor device with doped electrical breakdown control region
US4766094A (en) * 1986-03-21 1988-08-23 Hollinger Theodore G Semiconductor doping process
US5869371A (en) * 1995-06-07 1999-02-09 Stmicroelectronics, Inc. Structure and process for reducing the on-resistance of mos-gated power devices

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL267831A (de) * 1960-08-17
US3241931A (en) * 1963-03-01 1966-03-22 Rca Corp Semiconductor devices
US3378738A (en) * 1965-08-25 1968-04-16 Trw Inc Traveling wave transistor
US3532945A (en) * 1967-08-30 1970-10-06 Fairchild Camera Instr Co Semiconductor devices having a low capacitance junction
US3470390A (en) * 1968-02-02 1969-09-30 Westinghouse Electric Corp Integrated back-to-back diodes to prevent breakdown of mis gate dielectric
US3519897A (en) * 1968-10-31 1970-07-07 Nat Semiconductor Corp Semiconductor surface inversion protection

Also Published As

Publication number Publication date
US3600647A (en) 1971-08-17
FR2081635A1 (de) 1971-12-10
AU2603671A (en) 1972-09-07
NL7102683A (de) 1971-09-06
BE763654A (fr) 1971-09-02

Similar Documents

Publication Publication Date Title
DE2526429C2 (de) Verfahren zur pyrolytischen Herstellung eines Dünnschichtwiderstands
DE2904769C2 (de) V-Nut-MOS-Feldeffekttransistor
DE3121224C2 (de) MOS-Transistor für hohe Betriebsspannungen
DE2109928A1 (de) Feldeffekt Transistor
DE2706623C2 (de)
DE2242026A1 (de) Mis-feldeffekttransistor
DE3709708C2 (de) Halbleitervorrichtung sowie Verfahren zur Herstellung eines Feldeffekttransistors
DE3145231A1 (de) Halbleiteranordnung fuer hohe spannungen
DE3114970A1 (de) Kombinierte bipolare smos-transistoranordnung und verfahren zu ihrer herstellung
DE3816002A1 (de) Hochleistungs-mos-feldeffekttransistor sowie integrierte steuerschaltung hierfuer
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE2903534A1 (de) Feldeffekttransistor
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil
EP0033003A2 (de) Zweifach diffundierter Metalloxidsilicium-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE212019000027U1 (de) Halbleitervorrichtung
DE2655998A1 (de) Isolierschicht-feldeffekttransistor mit zusammengesetztem kanal und verfahren zu seiner herstellung
DE3051063C2 (de)
DE1614389B2 (de) Feldeffekt halbleiterbauelement
DE1589687C3 (de) Festkörperschaltung mit isolierten Feldeffekttransistoren und Verfahren zu ihrer Herstellung
DE2262943A1 (de) Verfahren zur verhinderung einer unerwuenschten inversion
DE2029219B2 (de) Diffundierter, integrierter Halbleiterwiderstand
DE112006001280B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE2300116A1 (de) Hochfrequenz-feldeffekttransistor mit isolierter gate-elektrode fuer breitbandbetrieb
DE2059072A1 (de) Halbleiter-Einrichtung
DE102021134457A1 (de) Verfahren und strukturen zum kontaktieren des abschirmleiters in einer halbleitervorrichtung