DE2133184A1 - Verfahren zum Herstellen von Halbleiterbauteilen - Google Patents

Verfahren zum Herstellen von Halbleiterbauteilen

Info

Publication number
DE2133184A1
DE2133184A1 DE19712133184 DE2133184A DE2133184A1 DE 2133184 A1 DE2133184 A1 DE 2133184A1 DE 19712133184 DE19712133184 DE 19712133184 DE 2133184 A DE2133184 A DE 2133184A DE 2133184 A1 DE2133184 A1 DE 2133184A1
Authority
DE
Germany
Prior art keywords
layer
gate electrode
gate structure
surface areas
protective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19712133184
Other languages
English (en)
Inventor
Boleky Edward Joseph
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2133184A1 publication Critical patent/DE2133184A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Dipl.-lng. H. Sauenland ■ Dn.-lng. R. König ■ Dipl.-ing. K. Bengen Patentanwälte · 4ooo Düsseldorf · Cacilienallee 7B . Telefon 43S73S
Unsere Akte: 26 768 onQ1ß/ 2.JuIi 1971
RCA Corporation, 30 Rockefeiler Plaza, New York, N.Y. 10020 (V.St.A.)
"Verfahren zum Herstellen von Halbleiterbauteilen"
Die vorliegende Erfindung bezieht sich auf das Herstellen von Halbleiterbauteilen, insbesondere von Feldeffekt-Transistoren mit isolierter Gate-Elektrode,
Eine Art von Feldeffekt-Transistoren mit isolierter Gate-Elektrode besteht aus einem Körper aus Halbleitermaterial, der an einer seiner Oberflächen Source- und Drain-Bereiche eines Leitfähigkeitstyps aufweist, die durch einen Channel-Bereich eines anderen Leitfähigkeitstyps getrennt sind. Oberhalb des Channel-Bereichs wird die Oberfläche des Körpers mit einem Gate-Isolator aus einem dielektrischen Material bedeckt, der seinerseits eine Gate-Elektrode trägt. Vorzugsweise sollte zur optimalen Arbeitsweise des Bauteils die Gate-Elektrode exakt zum Channel-Bereich ausgerichtet sein, und zwar sollte sie sich weder über die Source- und Drain-Bereiche erstrecken, noch diese nicht erreichen.
Ein Verfahren zum Herstellen derartiger Bauteile besteht darin, daß zunächst eine Schicht aus dielektrischem Material auf einer Oberfläche eines Körpers aus dotiertem Halbleitermaterial aufgebracht und auf der dielektrischen Schicht eine Gate-Elektrode vorgesehen wird. Sodann wird
209816/131Q
die dielektrische Schicht unter Verwendung der Gate-Elektrode als Maske derart begrenzt, daß der Gate-Isolator entsteht. Leitfahigkeitsmodifizierer werden dann in den Halbleiterkörper auf beiden Seiten des zusammengesetzten Elektroden-Isolator-Gate-Aufbaus diffundiert, um die Source- und Drain-Bereiche herzustellen. Der durch den Gate-Aufbau bedeckte Teil des Halbleiterkörpers wird vor den Leitfähigkeitsmodifizierern geschützt und bildet einen Channel-Bereich, der der Gate-Elektrode entsprechend ausgerichtet ist.
Ein Problem bei dem beschriebenen Verfahren besteht darin, daß trotz der Verwendung des Gate-Aufbaus als Maske, wodurch eine möglichst genaue Ausrichtung des Channel-Bereichs mit der Gate-Elektrode erreicht werden soll, während des Dotierens der Source- und Drain-Bereiche eine gewisse seitliche Diffusion der Leitfahigkeitsmodifizierer unter den Gate-Aufbau eintritt. Diese seitliche Diffusion hat eine Ausdehnung der Source- und Drain-Bereiche unter die Gate-Elektrode zur Folge und führt zu einem ungewünschten Maß an Überlappung zwischen der Gate-Elektrode und den Source- und Drain-Bereichen. Diese Nachteile werden mit der vorliegenden Erfindung in vorteilhafter Weise vermieden. Anhand des in der Zeichnung dargestellten, bevorzugten Ausführungsbeispiels wird die Erfindung im folgenden näher erläutert. Es zeigen:
Fig. 1 einen Querschnitt eines plattenförmigen Werkstücks aus Halbleitermaterial in einem frühen Stadium der Bauteilherstellung, nach einem bevorzugten Ausführungsbeispiel ;
Fig. 2 ein Teil des Werkstücks gemäß Fig. 1 im vergrößerten Querschnitt, jedoch zu einem späteren Zeitpunkt des Herstellungsprozesses;
§09816/1310
Fig. 3i 4 und 5 der Fig. 2 entsprechende Ansichten, mit denen aufeinanderfolgende Schritte der Herstellung verdeutlicht werden;
Fig. 6 eine Draufsicht auf den in Fig. 5 dargestellten Gegenstand; und
Fig. 7 eine den Fig. 3, 4 und 5 entsprechende Ansicht, jedoch zu einem noch späteren Zeitpunkt der Herstellung.
Der in Fig. 1 dargestellte Körper 10 besteht aus dotiertem Halbleitermaterial, z.B. Silizium, Germanium od.dgl. Der Körper 10 ist im vorliegenden Fall eine Siliziumscheibe, die in bekannter Weise von einem Siliziumrohblock abgeschnitten ist. Der Körper 10 ist mit einem P-Typ Modifizierer dotiert, z.B. Bor, und zwar auf eine Konzentration von 1 χ 10 Atome/cm . Eine Oberfläche der Scheibe 10 ist mit einer relativ dicken, z.B. 10o000 Ä dicken Schicht aus Siliziumdioxid bedeckt, die mehrere Öffnungen 12 aufweist, wodurch Oberflächenteile 13 der Scheibe 10 freigelegt werden. In den Öffnungen 12 werden Halbleiterbauteile untergebracht, die im Rahmen der Erfindung entsprechend dem dargestellten Ausführungsbeispiel auf der Scheibe 10 hergestellt werden, und zwar ein Bauteil pro Öffnung. Der Zweck der Schicht 11 besteht darin, die verschiedenen Bauteile elektrisch voneinander zu isolieren.
Obwohl nur zwei öffnungen dargestellt sind, werden selbstverständlich in der Praxis eine weit größere Zahl von Öffnungen 12 benutzt.
Um ein Werkstück gemäß Fig. 1 herzustellen, können bekannte Techniken benutzt werden.
In Fig. 2 ist der Boden einer der Öffnungen 12 (Fig. 1)
20981 6/1310
nach Durchführen bestimmter Verfahrensschritte an dem Werkstück dargestellt. Demnach wird der zuvor freigelegte Oberflächenabschnitt 13 des Körpers 10 mit einer ersten dünnen Schicht 14 eines dielektrischen Materials, z.B. einer 800 2. dicken Schicht aus Siliziumdioxid, überzogen, die ihrerseits von einer zweiten dünnen Schicht 16 eines dielektrischen Materials bedeckt wird, die als Schutzmaske für die erste Schicht 14 dienen und z„B. aus einer 250 % dicken Schicht aus Siliziumnitrid bestehen kann.
Obgleich die Verwendung der Schutzschicht 16 im Rahmen der ) bevorzugten Ausführung der Erfindung gewisse Vorteile mit sich bringt, kann diese Schicht, wie noch beschrieben werden wird, auch vermieden werden, ohne den Rahmen der Erfindung nach außen zu überschreiten»
Über den zwei Schichten 14 und 16 befindet sich eine dritte, relativ dicke (z.B. ein Mikron) Schicht 18 aus elektrisch leitendem Material, z.B. hoch dotiertem Silizium oder Germanium, auf dem ein Oxid des jeweiligen Materials thermisch gewachsen werden kann« Im dargestellten Beispiel besteht die Schicht 18 aus polykristallinem Silizium mit 0,001 Ohm-cm P-Leitfähigkeit. Je nach der besonderen Art des herzustellenden Bauteils können die Schichten 18 auch ™ andere Leitfähigkeit oder andere Typen der Leitfähigkeits-Charakteristiken aufweisen.
Die zur Herstellung des Werkstücks gemäß Fig. 2 notwendigen Techniken sind bekannt. Die Siliziumdioxidschicht 14 bildet, wie noch beschrieben werden wird, zusammen mit der Siliziumnitridschicht 16 den Gate-Isolator des zu bildenden Transistors. Dementsprechend wird die Schicht 14 vorzugsweise durch bekannte thermische Wachsverfahren hergestellt, die, wie ebenfalls bekannt, eine Schicht mit guter Isolierqualität liefern. Die Siliziumnitridschicht 16 kann
20981 6/1310
z.B. durch bekannte Niederschlagstechniken hergestellt werden.
Dann wird unter Anwendung bekannter fotolithografischer Verfahren die dritte Schicht 18 so begrenzt (Figo 3 und 6), daß eine rechteckige Gate-llektrode 18' des zu bildenden Transistors entsteht. Das Werkstück wird sodann in einer WasserdampfatmoSphäre auf eine Temperatur von ungefähr 9000C erhitzt, um eine relativ dicke Schicht 20, z.B. 8c500 S dick, aus thermisch gewachsenem Siliziumdioxid herzustellen, die die andernfalls freiliegenden Seiten der Gate-Elektrode 18' umschließt. Während dieses thermischen Prozesses schützt die Schicht 16 aus Siliziumnitrid den Siliziumkörper 10 davor, oxydiert zu werden, und dient zusätzlich als Diffusionsmaske, mit der die die Leitfähigkeit bestimmenden Atome davon abgehalten werden, von der Gate-Elektrode 18' durch die Siliziumdioxidschicht 14 in den Körper 10 zu diffundieren.
Das Umschließen der freiliegenden Seiten der Gate-Elektrode vor der Bildung der Source- und Drain-Bereiche des Transistors unterscheidet sich von der bisher bekannten Praxis, bei der die die Gate-Elektrode schützende Oxidschicht nach der Bildung der Source- und Drain-Bereiche gebildet wird. Wie noch ausgeführt werden wird, bringt diese Änderung gegenüber dem Stand der Technik bedeutende Vorteile mit sich.
Nun werden unter Verwendung der mit Siliziumdioxid überzogenen Gate-Elektrode 18' als Ätzmaske zunächst die freiliegenden Teile der Siliziumnitridschicht 16 entfernt, wozu heiße Phosphorsäure geeignet ist. Danach werden die darunter liegenden Teile der Siliziumdioxidschicht 14, die nunmehr freiliegen, unter Verwendung gepufferter Flußsäure ebenfalls entfernt. Da das zum Entfernen der SiIiziemdioxidschicht 14 benutzte Ätzmittel auch die die Gate-
20981 6/1310
Elektrode 18' bedeckende Siliziumdioxidschicht 20 angreift, wird der Ätzprozeß unterbrochen, sobald die erheblich dünnere Schicht 14 entfernt ist, wodurch der größte Teil der Dicke der Schicht 20, z.B. 7.500' Ä, bestehen bleibt. Demzufolge ist während dieser Ätzschritte kein schützendes Abdecken der Schicht 20 notwendig. Nach Beendigung dieser Schritte ist, wie Fig. 4 zeigt, ein zusammengesetzter Gate-Aufbau 22 entstanden, der aus der Siliziumdioxidschicht 14, der Siliziumnitridschicht 16, der Gate-Elektrode 181 und der die Gate-Elektrode überziehenden Siliziumdioxidschicht 20 besteht. Die Gate-Elektrode 18' besitzt ein Paar gegenüberliegend angeordneter Kanten 44, die bezüglich gegenüberliegend angeordneter Kanten 42 des zusammengesetzten Gate-Aufbaus 22 seitlich nach innen versetzt sind.
Als nächstes werden die Source- und Drain-Bereiche des Transistors gebildet. Dies wird beispielsweise dadurch erreicht, daß auf dem Werkstück eine Schicht 24 (Fig. 5) aus Siliziumdioxid mit einer hohen Konzentration, Z0B, ungefähr 1 χ 1020 Atome/cm5 der N-Leitfähigkeit als Dotierung, beispielsweise Phosphor, aufgebracht wird, und unter An- · wenden bekannter fotolithografischer Verfahren die Schicht 24 derart begrenzt wird, daß sie einen Teil des Gate-Aufbaus 22 (Fig. 6) abdeckt und sich über zwei gegenüberliegende Seiten des Gate-Aufbaus hinaus erstreckt. Danach wird das Werkstück in einer inerten Atmosphäre erhitzt, z.B. in einer Argon-Atmosphäre auf 1100 C, um die Dotierstoffe der Schicht 24 in den Siliziumkörper zu treiben. An den Stellen, an denen die Dotieratome in den Körper 10 diffundieren, d.h. in den Bereichen 30 und 32 auf gegenüberliegenden Seiten des abdeckenden Gate-Aufbaus 22 (Fig. 5) ändert sich die Leitfähigkeit des Körpers vom ursprünglichen P-Typ zum N-Typ. Die beiden Bereiche 30 und 32 stellen die Source- und Drain-Bereiche des herzustellenden
20981 6/1310
Transistors dar, wobei der Bereich 34 zwischen den Bereichen 30 und 32 den Channel-Bereich bildet. Die Grenzen 40 zwischen dem Bereich 34 und jedem Bereich 30 und 32 bilden einen PN-Übergang.
Alternativ können die Source- und Drain-Bereiche 30 und 32 dadurch hergestellt werden, daß das Werkstück in einen Diffusions-Ofen gebracht wird, in dem die die Leitfähigkeit bestimmenden Fremdatome aus flüssigen, festen oder gasförmigen Quellen geliefert werden.
Ein Vorteil der Verwendung der Schutzschicht 20 besteht darin, daß kein Dotieren der Gate-Elektrode 18' während der Bildung der Source- und Drain-Bereiche eintritt0 Somit werden die Leitfähigkeits-Charakteristiken der Gate-Elektrode 18' durch die Leitfähigkeits-Charakteristiken anderer Teile des Bauteils nicht beeinflußt, und können in der gewünschten Weise gewählt werden. Damit wird eine große Flexibilität für die Konzeption und Ausbildung von Bauteilen ermöglicht, die nach dem erfindungsgemäßen Verfahren hergestellt werden. Da die Fremdatome sowohl seitlich als auch abwärts diffundieren, sind die Übergänge zwischen dem Bereich 34 und den Bereichen 30 und 32 bezüglich der Kanten 42 des Gate-Aufbaus 22 nach innen versetzt.
Wie bereits erwähnt, besteht ein Problem bekannter Herstellungsverfahren für derartige Bauteile darin, daß die seitliche Diffusion der die Source- und Drain-Bereiche bildenden Leitfähigkeits-Modifizierer zu einem übermäßigen Überlappen der Gate-Elektrode mit den Source- und Drain-Bereichen führt. Dies ist bekanntermaßen deshalb unerwünscht, da es die Zwischen-Elektroden-Kapazität des Bauteils erhöht, wodurch sein Hochfrequenzverhalten erheblich verschlechtert wird.
20981 6/1310
Bei dem dargestellten Ausführungsbeispiel sind jedoch die Kanten 44 der Gate-Elektrode 181, wie bereits erwähnt, gegenüber den Kanten 42 des Gate-Aufbaus 22 nach innen versetzt, wobei die Lage der Kanten 42 relativ zu den Kanten 44 durch die Dicke der die Gate-Elektrode schützenden Oxidschicht 20 bestimmt wird. Somit wird, da die Größe der seitlichen Diffusion, die stattfindet, bekannt ist, nämlich genau die Tiefe der Source- und Drain-Bereiche 30 und 32 entspricht, Z0B0 ein Mikron (dies wiederum hängt von den gewünschten Charakteristiken des herzustellenden Bauteils ab) eine Dicke für die Schicht 20 gewählt, die dazu führt, daß die Übergänge 40 gerade innerhalb der Kan-* ten 44 der Gate-Elektrode 18 * liegen. Obwohl ein exaktes Fluchten der Übergänge 40 mit den Gate-Elektrodenkanten 44 wünschenswert wäre, kann zufolge unvermeidbarer Abweichungen im Herstellungsverlauf eine absolut exakte Ausrichtung der Übergänge nicht auf reproduzierbarer Basis erreicht werden«, Vielmehr wird der Herstellungsprozeß so ausgeführt, daß ein gewisses Überlappen, z.B. 2500 S, der Gate Elektrode 18' über die Source- und Drain-Bereiche erreicht wird. Im Hinblick auf die Arbeitsweise derartiger Bauteile wird ein geringfügiges Überlappen einer Ausbildung vorgezogen, bei der die Source- und Drain-Bereiche 30 und 32 außerhalb der Projektion der Gate-Elektrode 18* liegen.
Um das Bauteil fertigzustellen, wird die Dotierschicht 24 entfernt, z.B. mit gepufferter Flußsäure, eine Öffnung 46 (Figβ 7) in der Schutzschicht 20 zum Freilegen eines Teils der Oberfläche der Gate-Elektrode 18 hergestellt, eine Metallschicht, z.B. eine 10.000 S dicke Schicht aus Aluminium auf das Werkstück gebracht, und unter Anwendung bekannter fotolithografischer Verfahrensschritte die Metallschicht so begrenzt, daß Kontakte 52 und 54 für die Source- 30 bzw. Drain-»Bereiche 32 sowie ein Kontakt 58 für die Gate-Elektrode 18« gebildet wird.
Ein weiterer Vorteil des beschriebenen Verfahrens besteht
209816/1310
darin, daß, da die Gate-Elektrode 18* schon vor dem Anbringen der Kontaktmetallschicht völlig von der Isolierschicht 20 umschlossen ist, nur vergleichsweise geringe Gefahr von Kurzschlüssen entweder der Source- 30 oder Drain-Bereiche mit der Gate-Elektrode 18 l über die auf der Werkstückoberfläche angeordneten Metallkontakte besteht. So können, wie aus der Darstellung hervorgeht, die Metallkontakte 52 und 54 sogar teilweise den Gate-Aufbau 22 überlappen, ohne einen nennenswerten nachteiligen Effekt hervorzurufen, da die relativ dicke Oxidschicht 20 eine übermäßige kapazitive Kupplung zwischen den Metallkontakten 52 und 54 und der Gate-Elektrode 18* verhindert. Durch diese Art des Schutzes der Gate-Elektrode 18* können die verschiedenen Metallkontakte in ihren Abmessungen mit vergleichsweise geringer Rücksichtnahme auf Genauigkeit ausgelegt werden, wodurch das Herstellungsverfahren vereinfacht und die Kosten reduziert werden.
Weiterhin wird im Gegensatz zu den bisherigen Herstellungsverfahren über den Source- und Drain-Bereichen 30 und 32 keine schützende Isolierschicht vorgesehen. Bei den bekannten Verfahren, bei denen die Gate-Elektrode nicht zu einem frühen Zeitpunkt des Prozesses von einem schützenden Überzug eingeschlossen wird, was bei dem erfindungsgemäßen Verfahren geschieht, werden die Source- und Drain-Bereiche mit einer Schutzschicht überzogen, und zwar gleichzeitig mit dem Anbringen der Schutzschicht über der Gate-Elektrode. Die Schutzschicht, die die Source- und Drain-Bereiche bedeckt, wird dabei beibehalten, und Kontaktöffnungen werden in dieser Schicht angebracht, um Oberflächenteile der Source- und Drain-Bereiche freizulegen. Das Anbringen dieser Öffnungen erfordert ein hohes Maß an Herstellungsgenauigkeit (und somit zusätzliche Kosten bei diesem bekannten Verfahren), da im Falle ungenauen Abstandes der öffnungen von der Gate-Elektrode sowohl die Gate-Elektrode als auch einer der angrenzenden Bereiche durch dieselbe Öffnung freigelegt wer-
209816/1310
den könntenο Die Folge ist dann, daß die in die Kontaktöffnungen hineinreichenden Metallkontakte einen Kurzschluß im Bauteil hervorrufen,, Außerdem müssen bei dem bekannten Verfahren aufgrund der Forderung, daß die Source- und Drain-Kontaktöffnungen mit Abstand von der Gate-Elektrode anzubringen sind, größere Bauteile hergestellt werden, als sie in ihrer Größe mit dem erfindungsgemäßen Verfahren notwendig sind, bei dem die Source- und Drain-Kontakte, wie beschrieben, die Gate-Elektrode sogar überlappen könnene Dies hat zur Folge, daß mit der Erfindung eine größere Packungsdichte von Bauteilen erreicht werden kann.
Wie bereits beschrieben wurde, besteht eine Funktion der Siliziumnitridschicht 16 (Fig. 3) auf dem Körper 10 darin, eine Oxydation des Körpers 10 während des Prozesses des thermischen Wachsens der Siliziumdioxidschicht 20 auf der Gate-Elektrode 18' zu verhindern. Wie ebenfalls bereits erwähnt wurde, kann die Nitridschicht 16 jedoch weggelassen werden. Bei einem in dieser Weise hergestellten Ausführungsbeispiel der Erfindung, das jedoch in den Zeichnungen nicht dargestellt ist, führt der Prozeß des thermischen Wachsens der Schicht 20 auf der Elektrode 18l zu einem entsprechenden Anwachsen der Dicke der Siliziumdioxidschicht 14, die den Körper 10 bedeckt, was zur Folge hat, daß die Schicht 14 sogar dicker als die Schicht 20 ist. Danach wird die Schicht 20 mit einer schützenden Maskierschicht versehen, um Teile der Schicht 14 zur Ermöglichung des Dotierens des darunter liegenden Körpers 10 zu entfernen, ohne gleichzeitig die Schicht 20 zu entfernen. Die Anwendung der Siliziumnitridschicht 16 wird somit aus dem einen Grund bevorzugt, daß sie nämlich die Notwendigkeit der Anwendung der erwähnten schützenden Maskierschicht vermeidet,,
Obwohl die Erfindung am Beispiel eines aus Halbleitermaterial bestehenden Werkstücks beschrieben wurde, kann sie jedoch auch bei der Fabrikation von Halbleiterbauteilen, die auf isolierenden Substraten hergestellt werden, Anwendung fin-
209816/1310
den. Anstelle der Ausbildung der Source- und Drain-Bereiche innerhalb einer Scheibe aus Halbleitermaterial, wie dies zuvor beschrieben wurde, besteht in diesem Fall das Halbleitermaterial aus einem dünnen Film auf einem, isolierenden
Substrat, z«Be einem Film aus dotiertem Silizium auf einem Saphir-Substrat, und die Source- und Drain-Bereiche werden in dem dünnen Film gebildet. Die weiteren ■Verfahrensschritte zum Herstellen der Bauteile auf dem isolierenden Substrat sind mit den zuvor beschriebenen Verfahrensschritten genau identisch, die in dem beschriebenen Fall dazu benutzt werden, die Bauteile auf einer Halbleitermaterialscheibe herzustellen.
209816/1310

Claims (1)

  1. RCA Corporation, 30 Rockefeller Plaza, New York, NeY. 10020 (V0St0A.)
    Patentansprüche ι
    Verfahren zum Herstellen eines Halbleiterbauteils, dadurch gekennzeichnet, daß auf einer Oberfläche eines Körpers aus dotiertem Halbleitermaterial ein Gate-Aufbau hergestellt wird, der aus einer ersten Schicht eines dielektrischen Materials besteht, das von einer zweiten Schicht eines leitenden Materials bedeckt ist, daß die Seiten der zweiten Schicht mit einer Schutzschicht überzogen werden, und daß danach unter Verwendung dieses Gate-Aufbaus als Maske Leitfähigkeitsmodifizierer in bestimmte Oberflächenbereiche des Körpers getrieben werden«,
    ο Verfahren nach Anspruch 1, dadurch gekenn — zeichnet, daß die Leitfähigkeitsmodifizierer seitlich unter den Gate-Aufbau diffundiert werden, und zwar bis zu einer Entfernung, die genau der Dicke der Schutzschicht entspricht«
    β Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet j daß leitende Kontakte vorgesehen werden, die sich in direktem Kontakt mit der gesamten Fläche der genannten Oberflächenbereiche befinden und diese überziehen.
    4„ Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß die ersten beiden Verfahrensschritte das Anbringen einer Maskierschicht zwischen den ersten beiden Schichten des Gate-Aufbaus einschließen,, wobei die
    209816/1310
    Maskierschicht die genannten Oberflächenbereiche des Körpers überzieht und die Bildung einer Schutzschicht auf diesen Oberflächenbereichen während des Bildens. der genannten Schutzschicht auf der zweiten Schicht effektiv verhindert, und daß der Gate-Aufbau als Maske benutzt wird, während die Maskierschicht über den genannten Oberflächen-* bereichen entfernt wird.
    5· Verfahren nach Anspruch 1 zum Herstellen eines Feldeffekttransistors, dadurch gekennzeichnet, daß eine erste Schicht eines dielektrischen Materials auf der Oberfläche eines Körpers aus dotiertem Halbleitermaterial aufgebracht wird, daß diese erste Schicht mit einer zweiten Schicht aus maskierendem Material abgedeckt wird, daß die zweite Schicht mit einer dritten Schicht aus leitfähigem Material versehen wird, daß die dritte Schicht so begrenzt wird, daß eine Gate-Elektrode mit freiliegenden Seiten gebildet wird, daß die freiliegenden Seiten der Gate-Elektrode mit einem schützenden Überzug versehen werden, wobei die maskierende zweite Schicht die Bildung des schützenden Überzugs auf von der zweiten Schicht bedeckten Bereichen des Körpers verhindert, daß die überzogene Gate-Elektrode als Maske verwendet wird, daß Teile der zweiten und ersten Schicht entfernt werden, um Oberflächenteile des Körpers in unmittelbarer Nähe der überzogenen Seiten der Gate-Elektrode freizulegen, und daß Leitfähigkeitsmodifizierer dem Körper durch die freigelegten Oberflächenbereiche zugeführt werden.
    6. Verfahren nach Anspruch 5, dadurch gekennzeichnet , daß die Oberflachenmodifizierer seitr. lieh unter den Gate-Aufbau diffundiert werden, und zwar bis zu einer Entfernung, die genau der Dicke des Schutzüberzuges entspricht.
    7« Verfahren nach Anspruch 5 oder 6, dadurch g e -
    209816/1310
    kennzeichnet , daß die Oberflächenbereiche in ihrer gesamten Ausdehnung von leitenden Kontakten überzogen werden, die die Oberflächenbereiche direkt berühren ο
    209816/1310
DE19712133184 1970-10-07 1971-07-03 Verfahren zum Herstellen von Halbleiterbauteilen Pending DE2133184A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US7880670A 1970-10-07 1970-10-07

Publications (1)

Publication Number Publication Date
DE2133184A1 true DE2133184A1 (de) 1972-04-13

Family

ID=22146335

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712133184 Pending DE2133184A1 (de) 1970-10-07 1971-07-03 Verfahren zum Herstellen von Halbleiterbauteilen

Country Status (7)

Country Link
US (1) US3745647A (de)
JP (1) JPS5010102B1 (de)
CA (1) CA926036A (de)
DE (1) DE2133184A1 (de)
FR (1) FR2112263B1 (de)
GB (1) GB1332384A (de)
MY (1) MY7400250A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2641752A1 (de) * 1975-09-17 1977-03-24 Hitachi Ltd Verfahren zur herstellung eines feldeffekttransistors

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3859717A (en) * 1970-12-21 1975-01-14 Rockwell International Corp Method of manufacturing control electrodes for charge coupled circuits and the like
DE2414520A1 (de) * 1973-07-30 1975-02-20 Hitachi Ltd Verfahren zur herstellung dicht benachbarter elektroden auf einem halbleitersubstrat
US3931674A (en) * 1974-02-08 1976-01-13 Fairchild Camera And Instrument Corporation Self aligned CCD element including two levels of electrodes and method of manufacture therefor
JPS5513426B2 (de) * 1974-06-18 1980-04-09
NL7510903A (nl) * 1975-09-17 1977-03-21 Philips Nv Werkwijze voor het vervaardigen van een halfgelei- derinrichting, en inrichting vervaardigd volgens de werkwijze.
US4169270A (en) * 1976-12-09 1979-09-25 Fairchild Camera And Instrument Corporation Insulated-gate field-effect transistor with self-aligned contact hole to source or drain
US4182023A (en) * 1977-10-21 1980-01-08 Ncr Corporation Process for minimum overlap silicon gate devices
US4219379A (en) * 1978-09-25 1980-08-26 Mostek Corporation Method for making a semiconductor device
US4236294A (en) * 1979-03-16 1980-12-02 International Business Machines Corporation High performance bipolar device and method for making same
JPS55138868A (en) * 1979-04-17 1980-10-30 Toshiba Corp Bipolar integrated circuit and method of fabricating the same
US4274193A (en) * 1979-07-05 1981-06-23 Rca Corporation Method for making a closed gate MOS transistor with self-aligned contacts
US4272881A (en) * 1979-07-20 1981-06-16 Rca Corporation Method for making a closed gate MOS transistor with self-aligned contacts with dual passivation layer
JPS5852817A (ja) * 1981-09-25 1983-03-29 Hitachi Ltd 半導体装置及びその製造方法
US4554570A (en) * 1982-06-24 1985-11-19 Rca Corporation Vertically integrated IGFET device
US4478679A (en) * 1983-11-30 1984-10-23 Storage Technology Partners Self-aligning process for placing a barrier metal over the source and drain regions of MOS semiconductors
US5811865A (en) * 1993-12-22 1998-09-22 Stmicroelectronics, Inc. Dielectric in an integrated circuit
US5927992A (en) * 1993-12-22 1999-07-27 Stmicroelectronics, Inc. Method of forming a dielectric in an integrated circuit
US5880519A (en) * 1997-05-15 1999-03-09 Vlsi Technology, Inc. Moisture barrier gap fill structure and method for making the same
KR100311971B1 (ko) * 1998-12-23 2001-12-28 윤종용 비휘발성메모리반도체소자제조방법
US20030089944A1 (en) * 1998-12-23 2003-05-15 Weon-Ho Park Electrically erasable programmable read-only memory (EEPROM) devices including multilayer sense and select transistor gates
JP2000208775A (ja) * 1999-01-18 2000-07-28 Furontekku:Kk 半導体装置とその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3475234A (en) * 1967-03-27 1969-10-28 Bell Telephone Labor Inc Method for making mis structures
US3566517A (en) * 1967-10-13 1971-03-02 Gen Electric Self-registered ig-fet devices and method of making same
US3566457A (en) * 1968-05-01 1971-03-02 Gen Electric Buried metallic film devices and method of making the same
US3576478A (en) * 1969-07-22 1971-04-27 Philco Ford Corp Igfet comprising n-type silicon substrate, silicon oxide gate insulator and p-type polycrystalline silicon gate electrode

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2641752A1 (de) * 1975-09-17 1977-03-24 Hitachi Ltd Verfahren zur herstellung eines feldeffekttransistors

Also Published As

Publication number Publication date
MY7400250A (en) 1974-12-31
JPS5010102B1 (de) 1975-04-18
GB1332384A (en) 1973-10-03
US3745647A (en) 1973-07-17
FR2112263A1 (de) 1972-06-16
FR2112263B1 (de) 1977-06-03
CA926036A (en) 1973-05-08

Similar Documents

Publication Publication Date Title
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE2745857C2 (de)
DE2242026A1 (de) Mis-feldeffekttransistor
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2916364C2 (de)
DE2541548A1 (de) Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung
DE2335799A1 (de) Sperrschicht-feldeffekttransistoren in dielektrisch isolierten mesas
DE1926884A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
DE2500207A1 (de) Integrierte halbleiteranordnung und verfahren zu ihrer herstellung
DE2128884A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE2109928A1 (de) Feldeffekt Transistor
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2502547A1 (de) Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung
DE3427293A1 (de) Vertikale mosfet-einrichtung
DE3230569A1 (de) Verfahren zur herstellung eines vertikalkanaltransistors
DE1489250A1 (de) Halbleitereinrichtung und Verfahren zu ihrer Herstellung
DE2316095A1 (de) Verfahren zur herstellung integrierter schaltungen mit komplementaer-kanal-feldeffekttransistoren
DE69509698T2 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isoliertem Gate und kurzem Kanal, und entsprechender Transistor
DE2219696C3 (de) Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung
DE2039091A1 (de) Transistor mit minimaler Seiteninjektion in einem monolithischen Halbleiterkoerper und Verfahren zur Herstellung dieses Transistors
DE68925150T2 (de) Bipolartransistor und Verfahren zu dessen Herstellung
DE1949523B2 (de) Halbleiterbauelement mit einem Isolierschicht-Feldeffekttransistor
DE2419817A1 (de) Verfahren zur herstellung bipolarer transistoren
DE68928763T2 (de) Verfahren zur Herstellung von isolierten vertikalbipolaren und JFET-Transistoren und entsprechender IC

Legal Events

Date Code Title Description
OHN Withdrawal