DE2335799A1 - Sperrschicht-feldeffekttransistoren in dielektrisch isolierten mesas - Google Patents

Sperrschicht-feldeffekttransistoren in dielektrisch isolierten mesas

Info

Publication number
DE2335799A1
DE2335799A1 DE19732335799 DE2335799A DE2335799A1 DE 2335799 A1 DE2335799 A1 DE 2335799A1 DE 19732335799 DE19732335799 DE 19732335799 DE 2335799 A DE2335799 A DE 2335799A DE 2335799 A1 DE2335799 A1 DE 2335799A1
Authority
DE
Germany
Prior art keywords
layer
layers
transistor
semiconductor
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19732335799
Other languages
English (en)
Inventor
Kenneth Elwood Bean
William Wallace Lloyd
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE2335799A1 publication Critical patent/DE2335799A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76289—Lateral isolation by air gap
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/115—Orientation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

TEXAS. INSTRUMENTS INCORPORATED
13500 North Central Expressway
DALLAS, Texas /V.St.A.
Unser Zeichen: T 1400.
Sperrschicht-Feldeffekttransistoren in dielektrisch isolierten Mesas
Die Erfindung betrifft Halbleitervorrichtungen und Methoden zu ihrer Herstellung und insbesondere betrifft sie dielektrisch isolierte elektronische Halbleitervorrichtungen vorn Mesatyp unter Benutzung mehrerer epitaktisch gewachsener Schichten und einer orientierungsabhängigen Ätzung zur Bildung der Mesas.
Hintergrund der Erfindung
In dem Maße, in welchem Halbleitervorrichtungen und integrierte Schaltungen immer höheren Ansprüchen genügen und komplexere Funktionen ergeben sollen, wird die genaue Steuerung der Sperrschicht ein kritisches
Dr.Ha/Gl
309886/0860
2335793
Moment des Verfahrens. D.h. eine genaue Steuerung des spezifischen Widerstands und eine genaue Dicke mit einer scharfen, nicht abgestuften Sperrschicht— kontrolle der verschiedenen, die Halbleitervorrichtung aufbauenden Zonen wird mit zunehmender Komplexität immer kritischer. Im allgemeinen müssen die Ver— fahrensparameter umso genauer sein, je komplexer die von der Vorrichtung zu liefernde Punktion ist, wobei für eine betriebsfähige Vorrichtung kleinere Toleranzen zulässig sind. Um derart genaue Vorrichtungen in technischem Maßstab reproduzierbar herstellen zu können, ist ein Herstellungsverfahren erforderlich, welches die Verfahr en svariabl en auf einem Minimum hält.
Bei den bisherigen Verfahren zur Herstellung von elektronischen Halbleitervorrichtungen, bei denen eine genaue Verfahrenskontrolle erforderlich war, wurden übliche Methoden, z.B. die Diffusion in eine epitaktisch gewachsene Schicht angewendet, wobei lediglich an die Diffusion strengere Anforderungen gestellt wurden. D.h. Zeit, Temperaturen, Oberflächenkonzentrationen des Dotierungsmittels und Reinheit der Umgebung mußten genauer gesteuert werden. Solche Methoden eignen sich jedoch nicht zur technischen Herstellung unter gleichzeitiger Beibehaltung der erforderlichen genauen Verfahrensparameter. Andere Verfahren umfassen die "Einfach-Trägerschicht"-Methode, die durch die vorliegende Erfindung verbessert wird und in der US-Patentschrift Hr. 3 290 753 beschrieben ist. Ein weiteres Verfahren ist das in Electronic Industries, Band 24, Fr. 6, Seiten 38-42 (Juni 1965) beschriebene "Doppel-Trägerschicht "-Verfahr en.
In bipolaren Halbleitervorrichtungen mit genauer Steuerung des spezifischen Widerstands und der Dicke sollen
309B8R/086Q
der Sperrsehichtdurchschlag und der Reststrom-zur genauen Vorhersagbarkeit der fertigen Torrichtung auf einem Minimum gehalten werden können. Beispielsweise besitzt ein bipolarer Transistor mit genau gesteuerten, epitaktisch gewachsenen Kollektor—und Basiszonen die Vorteile einer steil abfallenden Sperrschicht, wie sie nach Diffusionsmethoden nicht erhältlich sind. Ein solches Verfahren litt jedoch bislang an der Unfähigkeit, die epitaktisch gewachsenen Zonen und auch noch eine in der Basiszone gebildete Emitterzone wirksam zu kontaktieren. Andere·bipolare Vorrichtungen, z.B. steuerbare Kristallgleichrichter, laterale Transistoren und Triacs genießen den Vorteil einer so genauen Verfahrenskontrolle.
Feldeffekthalbleitervorrichtungen erfordern, mit komplizierter werdendem Aufbau der Vorrichtung auch eine genaue Steuerung des spezifischen Widerstands und der Dicke der die Vorrichtung aufbauenden Schichten. D.h. eine sehr genaue Steuerung der Kanaldicke und des spezifischen Widerstands ermöglicht eine genauere Vorhersagbarkeit der Eigenschaften der fertigen Vorrichtungen, wenn diese in technischem Maßstab hergestellt wird.
Eine Aufgabe der Erfindung ist somit die Schaffung von Vorrichtungen und Verfahren, die eine enge Steuerung der Sperrschicht und des spezifischen Widerstands ergeben. Eine weitere Aufgabe der Erfindung ist die Schaffung von Halbleitervorrichtungen mit einer engen Steuerung der Verfahrensparanieter unter Verwendung von einer oder mehreren epitaktisch gewachsenen Zonen, die dielektrisch isoliert sind. Die Erfindung betrifft ferner die Schaffung verbesserter bipolarer und Feldeffekttransistoren, sowohl in Form einzelner Vorrich-
3 C 3 R P. 6/0860
tungen als auch in einer integrierten Schaltung nach, einem Verfahren, das durch genaue Steuerung der Verfahr ensparatnet er eine verbesserte Leistung und eine verbesserte Reprodüzierbarkeit ermöglicht.
Erfindungsbesohreifcung
Gemäß einer kurzen Zusammenfassung einer Ausführungsform der Erfindung werden eine einzelne oder mehrere monokristalline Halbleiterschichten epitaktisch über einem Halbleitersubstrat oder einem anderen geeigneten Träger wachsen gelassen. Das epitaktische Wachstum wird genau gesteuert, so daß man eine genaue Kontrolle des spezifischen Widerstands und der Dicke der jeweiligen Schicht hat. Vorzugsweise durch richtungsabhängige Ätzung der epitaktischen Schichten gebildete dielektrische Isolierrinnen umrahmen die epitaktischen Schichten unter Bildung von dielektrisch voneienander isolierten einkristallinen Mesas. Die Isolierrinnen reichen entweder bis zu einem pn-übergang oder einem dielektrischen PiIm, welcher die Mesas von dem Träger elektrisch isoliert. Anschließend werden in den Mesas aus diesen Schichten aufgebaute elektronische Halbleitervorrichtungen gebildet. In den oberen epitaktischen Schichten können untere Schichten kontaktierende Zonen selektiv zur Erzielung eines zuverlässigen elektrischen Kontakts .an diese unteren Schichten gebildet werden.
Bipolare Transistoren werden unter Benutzung der epitaktisch gewachsenen Schichten als Kollektor-, Basis- und Emitterzonen gebildet
und Peldeffektvorrichtungen erhält man bei Verwendung einer epitaktisch gewachsenen Schicht als Kanalzone. Ein vorzugsweise bei niedriger Temperatur in den Isolierrinnen abgeschiedenes geeignetes dielektrisches
3G3S 36/0860
Material oder die Verwendung der Rinnen zur Erzielung einer Luftisolierung, wobei die Rinnen flach abgeschrägte Seitenwände aufweisen, ermöglicht darüber verlaufende elektrische Verbindungen in integrierten Schaltungen.
Die Erfindung wird anhand der folgenden Beschreibung in Verbindung mit der Zeichnung näher erläutert.
In der Zeichnung zeigen: ■
Pig. 1a - 1g verschiedene Stufen des Verfahrens zur Herstellung einer Basisstruktur, von welcher mehrere fertige Ausführungsformen erhalten werden können;
Pig. 2A und 2B einen aus dem Gebilde von Fig. 1g erhaltenen Sperrschichtfeldeffekttransistor;
Pig. 5 einen aus dem Gebilde von Pig. 1g erhaltenen bipolaren Transistor;
Pig. 4 einen gemäß einer Ausführungsform der Erfindung gebildeten lateralen bipolaren Transistor und
Pig. 5 eine eine Ausführungsform der Erfindung bildende integrierte Schaltung.
ZeiohnungsbeSchreibung
Der einfacheren und klareren Darstellung halber sind die Piguren der Zeichnung nicht in den richtigen geometrischen Proportionen dargestellt. Die in der folgenden detailierten Beschreibung jeder Pigur angegebenen
3 0 η P, 8 ß / 0 8 6 0
Abmessungen sind beispielsweise Abmessungen und stehen ■deshalb nirgends im Gegensatz zu der Zeichnung. Da ferner mehrere Ausführungsformen dargestellt sind, sind den einzelnen Ausführungsformen gemeinsame Teile der Übersichtlichkeit und Einfachheit halber mit gleichen Bezugszeichen versehen.
Pig. 1a - 1g der Zeichnung erläutern Stufen des er-, findungsgemäßen Verfahrens zur Herstellung eines Zwischengebildes, das dann zur Herstellung mehrerer Ausführungsformen der Erfindung dient. Fig. 1a - 1e zeigen eine wahlweise zur Anwendung kommende Stufenfolge, die zur Erzielung einer Möglichkeit zur Steuerung der Dicke eines Dünnschichthalbleitermaterials angewendet wird. Bei der bevorzugten Ausführungsform der Erfindung werden die Stufen 1a - 1e in vorteilhafter Weise zur Bildung einer stark einkristallinen Siliciumzone 8 aus einem einkristallinen Siliciurasubstrat 2 angewendet. Bei dieser Ausführungsform ist die Siliciumstruktur 2 vorzugsweise in einer (100) Kristallebene orientiert und stark p-leitend dotiert; für andere, später beschriebene Ausführungsformen besitzt sie jedoch die entgegengesetzte Leitfähigkeit. Die Dotierungsmittelkonzentration richtet sich nach der zu erzielenden fertigen Vorrichtung. In typischer Weise besitzt das Substrat 2 einen spezifischen Widerstand von 0,006 Ohm-cm und wird nach bekannten Methoden* z.B. mittels Dotierung
19 /3 mit Bor bis zu einer Konzentration von 2 χ 10 Atome/cm erhalten.
Auf der Oberfläche des Substrats 2 wird eine aus SiIiciumdioxyd bestehende, gegenüber einer richtungsabhängigen Ätzung widerstandsfähige Maskierungsschicht 4 gebildet. Diese Oxydmaskierung 4 ist in typischer Weise
30 9 836/0860
10.QOO Angstrom dick und besitzt Öffnungen 5,· durch welche das Substrat 2 freiliegt. In dem Substrat 2 werden unter Anwendung einer richtungsabhängigen Ätzung der Breite der Öffnungen in der Oxydtnaskierung unmittelbar entsprechende Rinnen 6 init gewünschten Tiefen gebildet. Έίχτ diese bekannte Art der Ätzung bildet für Silicium eine 50 $ige Kaliumhydroxyd/Wassermischung ein geeignetes Ätzmittel. Hach Bildung der Rinnen 6 läßt man auf bekannte Weise eine dünne Oxydtrennschicht 7 wachsen und zwar auf eine Tiefe von etwa 12.000 Angström. Dann wird zur Bildung eines mechanischen Trägers auf der Oxydschicht 7 eine polykristalline Siliciumschicht 3 beliebiger Art und leitfähigkeit abgeschieden. Das Siliciumsubstrat 2 wird dann geläppt, geätzt oder auf andere Weise von der Oberfläche 1 auf die gewünschte Tiefe unter Bildung der dünnen Schicht 8 entfernt. Eine typische Dicke für diese Schicht 8 beträgt 1,0 Mil.
Das vorstehend beschriebene Verfahren ist ausführlicher in der japanischen Patentanmeldung 100 193/69 beschrieben.
Mach Bildung der einkristallinen, hochdotierten p-leitenden Schicht 8 mit der gewünschten Dicke von beispielsweise 1,0 Mil, wobei sich diese Dicke nach den für die jeweilige Art von elektronischer Vorrichtung gewünschten Eigenschaften richtet, erfolgt eine Ätzung in der Dampfphase zur Entfernung aller Verunreinigungen und beschädigten Bereiche von der Oberfläche" 9 der p-leitenden Schicht 8. Das Ätzen in der Dampfphase ist bekannt und wird vorzugsweise angewendet, da das die p-leitende Schicht 8 erzeugende Läppen in der Regel die Oberfläche der Schicht beschädigt. Die
309886/0860
Ätzung in der Dampfphase ergibt eine nahezu ideale Oberfläche, auf welcher das Wachstum der epitaktischen Schicht initiiert werden kann.
Durch die Dampfätzung werden in typischer Weise etwa 0,5 Mil von der Oberfläche 9 der Schicht 8 abgetragen. Da die Schicht 8 zunächst vorzugsweise 1,0 Mil dick ist, beträgt die Enddicke dieser Schicht etwa 0,5 Mil.
Auf der p-leitenden Schicht 8 läßt man dann die einkristalline Schicht 10 wachsen. Bei der bevorzugten Ausführungsform ist die Schicht 10 η-leitend und wird in typischer Weise durch Zersetzung von Silan bei niedriger Temperatur gebildet. Wie dem Fachmann bekannt ist, erfolgt ein solches Verfahren bei etwa 1.000 O, was die Ausdiffusion der starkdotierten p-leitenden Schicht 8 in die weniger stark dotierte Schicht 10 unter Beibehaltung einer scharfen Begrenzung der Sperrschicht auf einem Minimum hält. Der spezifische Widerstand und die Dicke der Schicht 10 richten sich nach der Art der Vorrichtung; typische Werte betragen 0,6 Ohm-cm und für die Dicke 0,2 Mil. Zur Erzielung einer Dotierungsmittelkonzentration
1 f> "7I
von 10 Atome/cm kann ein Phosphordotierungsmittel verwendet werden.
Obwohl dies in Mg. 1a - 1g nicht dargestellt ist, können auf der epitaktischen Schicht 10 noch weitere epitaktische einkristalline Schichten vorteilhafterweise aufwachsen gelassen werden. Wie später ausgeführt wird, dienen solche zusätzlichen Schichten zur Herstellung verschiedener Arten von elektronischen Vorrichtungen, insbesondere von bipolaren.
3 0 ΐ ? Q fi / 0 R R Q
Nachdem die gewünschte Anzahl epitaktisch gewachsener Schichten aufgebracht wurde, wird ein Maskierungsmaterial, z.B. "bei niedriger Temperatur gebildete Siliciumdioxyde, abgeschieden oder aufwachsen gelassen und es werden nach üblichen photolithographischen Methoden Öffnungen gebildet. Dann werden durch die epitaktisch gewachsenen Schichten bis herunter auf das Trennoxyd 7 Isolierrinnen 12 gebildet. Eine bevorzugte Methode zur Bildung von Rinnen 12 ist die richtungsabhängige Ätzung der Schichten 8 und 10 nach geeigneter Maskierung der Oberfläche der epitaktisch gewachsenen Schichten durch die Schicht 13. Wie dem Fachmann bekannt ist, werden Rinnen mit bekannter Struktur in vorhersagbarer Weise in einem Material mit einer (100) Kristallorientierung gebildet. D.h. die durch die umschreibende Öffnung 12 gebildeten Mesas 14 besitzen unter einem Winkel von 46 oder 54° zur Oberfläche der Oxydschicht 7 geneigte Seitenwände. Eine solche Neigung oder Abschrägung wird in vorteilhafter Weise bei der Bildung von Rinnen 12 mit einer gewünschten Breite und Tiefe angewendet, um eine zuverlässige elektrische Verbindung der Mesas mittels metallischer Anschlüsse zu ermöglichen.Die Abscheidung von Metall auf scharfen Kanten unter gleichzeitiger Aufrechterhaltung der Kontinuität der Abscheidung bildete für viele Jahre für den Fachmann ein Problem. Die vorliegende Erfindung ermöglicht die Bildung metallischer Verbindungen über weniger scharfe Winkel und ermöglicht so einen zuverlässigen elektrischen Anschluß an die Mesas. Bezüglich einer ausführlichen Beschreibung der Bildung von Isolierrinnen in Siliciummaterial mit einer (110) und (100) Kristallorientierung durch richtungsabhängige Ätzung wird auf die japanische Patentanmeldung 80 688/72 verwiesen.
Das vorstehend beschriebene Verfahren eignet sich in gleicher Weise zur Bildung einer Struktur mit einer
309B86/0860
Isolierung mittels eines p/n-Übergangs anstelle einer
dielektrischen Isolierung unterhalb der einkristallinen Mesa. In diesem Falle besteht die Schicht 7 von Fig. 1g aus Halbleitermaterial vom entgegengesetzten Leitungstyp wie die Schicht 8.
In Fig. 2A und 2B ist eine bevorzugte Ausführungsform der Erfindung dargestellt, wobei ein Sperrschichtfeldeffekttransistor (nachstehend als PN-FET bezeichnet) aus dem in Fig. 1g dargestellten Gebilde erhalten wurde. Nach Entfernung der Maskierungsschicht 13 für die richtungsabhängige Ätzung unter Freilegung der Oberfläche der Mesa 14 werden in der Oberschicht 10 beispielsweise durch selektive Eindiffusion von Bor mehrere hochdotierte p-leitende Zonen 20 selektiv gebildet. Hierzu eignen sich übliche photolithographische/Maskierungsraethoden und eine tyoische Dotierungsmittelkonzentra-
19 3 tion der p-leitenden Zonen 20 beträgt 2 χ 10 Atome/cm .
Wie vorstehend bemerkt, ist die den Kanal bildende Schicht 10 in typischer Weise 0,2 Mil dick und die p+ -leitenden Zonen 20 erstrecken sich etwa 0,06 Mil tief in den Kanal 10, was von der Wahl der Vorrichtung abhängt.
Mit Bildung der p-leitenden Zonen 20 werden gleichzeitig in dem Kanal 10 bis zu der p+ -leitenden Schicht verlaufende p-leitende Zonen 21 gebildet. Die stark dotierten Zonen 21 ergeben einen elektrischen Kontakt mit der Schicht 10, welche in dem FET als Steuerelektrode wirkt. Wie aus Fig. 2A ersichtlich, befinden sich unterhalb des Metallkontakts 25-27 n+ -leitende Zonen 28, welche'die Mittel zur Verbindung der Source- bzw. Drainanschlüsse von Fig. 2B an die den N-Kanal bildende Schicht 10 bilden. Eine solche Zone 28 wird auf bekannte Weise zur Verbesserung des elektrischen Kontakts vorge-
3 0 3 fi .1 R / 0 R R 0
" 11 ■ 2335793
sehen und ist in typischer Weise mit Phosphor zu einer
20 3
Konzentration von 5 x 10 Atomen pro cm dotiert.
Nach Bildung aller eindiffundierten Zonen 20, 28 und 21 wird in Fig. 2B die Siliciumdioxydschieht 34 auf der Oberseite der Mesa nach bekannten bei niedriger Temperatur durchgeführten Methoden gebildet, wie in Fig. 1g. Über den Zonen 21, 28 und 20 werden selektiv öffnungen in der Schicht 3.4 gebildet, durch welche Metallkontakte Steuerelektroden-, Source- bzw. Drainanschlüsse ergeben. Eine typische Dicke für die Oxydschicht 34 beträgt 5.000 Angström.
Die Abmessungen von Source, Drain und Steuerelektroden richten sich natürlich nach der Art der gewünschten Vorrichtung. In typischer Weise sind jedoch-die Source- und Drainzonen 28 und die obere Steuerelektrodenzone 0,2 Mil breit und 0,06 Mil tief. In typischer Weise sind Source-, obere Steuerelektroden- und Drainzone jeweils 0,3 Mil voneinander getrennt.
Die vorstehend angegebenen Abmessungen und spezifischen Widerstände ergeben einen fertigen PlT-FET wie er in Fig. 2A dargestellt ist, wobei eine verhältnismäßig hohe Drain- Source-Durchbruchspannung von 30 ToIt erzielt wird. Bei Anwendung der hier beschriebenen dielektrischen Isolierung wird die epitaktische Schicht nach ihrer Bildung einer minimalen Behandlung bei hoher Temperatur ausgesetzt. D.h. nacheinander epitaktisch aufgewachsene Schichten werden bei niedrigen Temperaturen gebildet und die Bildung der Isolierrinnen mittels einer richtungsabhängigen Ätzung macht die bei hoher Temperatur erfolgende Isolierdiffusion, welche dazu neigt, auch eine Diffusion in die epitaktischen Schichten zu ergeben, überflüssig. Da die epitaktisch gewachsenen
309886/0860
Schichten sehr genau gesteuerte Eigenschaften und Abmessungen besitzen, erhält man somit Vorrichtungen, wie den vorstehend beschriebenen PHT-I1ET mit sehr engen Kanaltoleranzen. Eine so enge Kanalsteuerung ermöglicht den Erhalt fertiger Vorrichtungen mit einem weiten Bereich gewünschter und vorhersagbarer elektrischer Eigenschaften.
Übliche Methoden, bei denen eine Oxydbildung bei hoher Temperatur zur Anwendung kommt, bei denen beispielsweise in den Isolierrinnen zur Erzeugung eines anderen als eines Luftdielektrikums Oxyd wachsen gelassen wird, beeinträchtigen die scharfe Übergangsabgrenzung der epitaktisch gewachsenen Schichten. Verwendet man Luft als Dielektrikum, wird diese Wirkung vermieden. Die Vorteile der Verwendung eines Luftdielektrikums werden noch dadurch erhöht, wenn man in Betracht zieht, daß die metallischen Verbindungen zuverlässig über die Kanten der unter einem kleinen Winkel verlaufenden Rinnen ohne die Gefahr elektrischer Fehlstellen gebildet werden. Die Rinnen könnten jedoch auch mit einem bei niedriger Temperatur abgeschiedenen dielektrischen Material gefüllt werden, das die scharfen Übergänge zwischen den epitaktischen Schichten nicht beeinträchtigt.
Andere Ausführungsformen der Erfindung
Das vorstehend beschriebene erfindungsgemäße Verfahren eignet sich auch zur Bildung anderer dielektrisch isolierter Halbleitervorrichtungen, z.B. von bipolaren Transistoren. Fig. 3 zeigt einen solchen dielektrisch isolierten bipolaren Transistor, der aus dem Gebilde von Fig. 1g erhalten wurde, wobei die Substratschicht
303886/0860
eine hochdotierte η-leitende Schicht ist. Ein typischer spezifischer Widerstand für die Schicht 8 beträgt 0,009 Ohm-cm und wird unter Anwendung der bekannten Chzochralski-Methoden des Kristallwachstums unter Dotierung mit Phosphor zur Erzielung einer .Dotierungsmittelkonzentration von etwa 6 χ 10 Atome pro cm erhalten. Nach der vorstehend beschriebenen Methode und nach Behebung der durch die Dampfätzung entstandenen Schaden läßt man eine epitaktische Schicht 1.0 aufwachsen. Ein typischer speizifischer Widerstand und eine typische Dicke dafür sind 0,22 + 0,02 Ohm-cm bzw. 7,5 + 0,5 Mikron. Eine zweite epitaktisch gewachsene Schicht 11 wird dann auf der Schicht 10 beispielsweise unter Anwendung eines bei niedriger Temperatur durchgeführtenSSilanzersetzungsverfahrens gebildet. Die Schicht 11 ist p-leitend und ist beispielsweise mäßig zu einer Konzentration von etwa 3,5 x 10 Atome/cm dotiert, was einen spezifischen Widerstand von etwa 0,026 Ohm-cm ergibt. Die Schichten 10 bzw. 11 ergeben den Kollektor und die Basis des zu bildenden Transistors. In der Schicht 11 wird eine η-leitende Emitterzone 15 nach bekannten Methoden, z.B. durch Eindiffusion von Phosphor bis
21 "3
zu einer Konzentration von 1 χ 10 Atome/cm gebildet.
G-leichzeitig mit der Bildung der Zone 15 erfolgt die Bildung der Zone 10', welche den elektrischen Anschluß an die Kollektorzone 10 ergibt, übliche Metallisierungsmethoden ermöglichen den elektrischen Anschluß an die Zonen 10', 11 und 15 unter Bildung des Kollektors, bzw. der Basis bzw. Emitters.
In Fig. 4 ist noch eine weitere Ausführungsform unter Anwendung des erfindungsgetnäßen Verfahrens dargestellt. Nach Erhalt des Gebildes von Zig. 1g, worin die Schicht hochdotiertes p-leitendes Silicium mit einer Konzentration von etwa 2,3 x 10 Atomen/cm und die darüber
309886/0860
befindliche epitaktisch aufgewachsene Schicht 10 n-leitend
1 6
und mäßig auf etwa 1 χ 10 Atome pro ecm dotiert ist, erhält man durch Bildung von p-leitenden Zonen 19 in der Oberfläche der Schicht 10 entweder einen Dünnschicht-Feldeffekttransistor oder eine laterale bipolare Vorrichtung, je nach der Dotierungsmittelkonzentration und der Sperr schürt; breite zwischen den Zonen 19. Werden beispielsweise die p-leitenden Zonen 19 durch Eindiffusion von Bor bis zu einer Oberflächenkonzentration von etwa
19 /3
2,3 x 10 Atome/cm gebildet, wobei die Taschen 19 voneinander einen Abstand von 12 Mikron besitzen, so bilden sie Source- und Drainbereich für einen IG-FET, während eine die Steuerelektrode bildende Leiterschicht auf der Isolierschicht 13 zwischen der Source- und Drainzone gebildet und elektrische Anschlüsse an die Source- und Drainzone gelegt werden.
In gleicher Weise wird ein lateraler Transistor gebildet, indem man die Zonen 19 mit der richtigen Störstoffkonzentration unldem richtigen Abstand zwischen ihnen bildet. Die Betriebsweise und die Bauart solcher Transistoren sind dem Fachmann bekannt, weshalb Änderungen der vorstehend angegebenen typischen Abmessungen und Konzentrationen für den Fachmann klar sind.
In Pig. 5 ist noch eine andere gemäß der Erfindung erhaltene Ausführungsform dargestellt. Dort ist eine dielektrisch isolierte integrierte Schaltung gezeigt, wobei der Sperrschicht-Feldeffekttransistor von Fig. 2A und 2B, der bipolare Transistor von Pig. 3 und der Transistor von Pig. 4 in den durch ein Luftdielektrikum isolierten Mesas 14 dargestellt sind. Die hier in Kombination mit auf dem Gebiet der integrierten Schaltungen bekannten Methoden beschriebene Methode ergibt in einfacher V/eise die in Pig. 5 dargestellte integrierte
309886/0860
Schaltung. Obwohl in 3?ig. 5 nicht dargestellt, sind in anderen Mesas 14- andere bekannte elektronische Schaltelemente, z.B. Widerstände und Dioden und Kondensatoren gebildet und mit den hier beschriebenen Transistoren elektrisch verbunden.
Natürlich stellt die partielle Verbindung von Transistoren in Pig. 5 keine Begrenzung dar, sondern bildet ein Beispiel für die Verbindung von Vorrichtungen über bestimmte Metallisierungen über den unter einem kleinen Winkel verlaufenden Rinnen in beispielsweise integrierten Schaltungen.
Obwohl die hier beschriebenen bevorzugten Ausführungsformen der Erfindung als Ausgangsmaterial für das Substrat (100) orientiertes einkristallines Silicium vorschlagen, können natürlich zur' Erzielung anderer Isolierrinnen andere Kristallorientierungen angewendet werden.
Auch bilden andere Substrate als Silicium sehr gut steuerbare kristallographische Ebenen, die bevorzugt entlang einer vorhersagbaren Ebene geätzt werden können. Solche anderen bekannten Materialien sind. Galliumarsenid und Germanium.
Ferner braucht die Bildung von Zonen in den epitaktisch gewachsenen Schichten nicht durch Diffusion zu erfolgen, sondern kann auch durch geeignete Ionenimplantation, ein dem Fachmann bekanntes Verfahren, erfolgen.
Die Erfindung kann weitgehende Abänderungen erfahren, ohne daß dadurch ihr Rahmen verlassen wird.
309886/0860

Claims (30)

  1. 2335739
    Pat entansprüche
    Sperrschichtfeldeffekttransistor mit genau gesteuerter Sperrschichtdicke in einer dielektrisch isolierten Mesa, gekennzeichnet durch
    a) eine erste Schicht aus einkristallinem Halbleitermaterial mit einem Leitungstyp;
    b) eine zweite Schicht aus einkristallinem Halbleitermaterial vom entgegengesetzten Leitungstyp auf der ersten Schicht unter Bildung einer Kanalschicht;
    c) eine die erste und zweite Schicht umschreibende mit Dielektrikum gefüllte Rinne zur Bildung einer aus diesen Schichten bestehenden einkristallinen Mesa;
    d) eine erste Gruppe von Halbleiterzonen mit dem entgegengesetzten Leitungstyp, die in einem Abstand in der Oberfläche der zweiten Schicht angeordnet sind und Source- und Drainzonen bilden und
    e) eine zweite Gruppe von Haltleiterzonen·mit dem einen Leitungstyp, die in der Oberfläche der zweiten Schicht in einem Abstand voneinander und abwechselnd zwischen den Zonen der ersten Gruppe angeordnet sind, wobei die zweite Gruppe vordere Gatezonen bildet.
  2. 2. Transistor nach Anspruch 1, dadurch gekennzeichnet, daß das Halbleitermaterial einkristallines Silicium mit einer (100) Kristallorientierung ist.
    309886/0860
    2335739
  3. 3. Transistor nach Anspruch 2, dadurch gekennzeichnet, daß mindestens eine Zone von dem einen Leitungstyp in der zweiten Schicht und durch diese' hindurchgehend unter Erzeugung eines elektrischen Kontakts mit der ersten Schicht und Bildung einer hinteren Gateschicht angeordnet ist.
  4. 4. Transistor nach Anspruch 3, dadurch gekennzeichnet, daß die Sourcezonen elektrisch miteinander verbunden und die Drainzonen miteinander elektrisch verbunden sind.
  5. 5» Transistor nach Anspruch 3, gekennzeichnet durch
    a) ein einen Träger bildendes Substrat unter der ersten Schicht und
    b) eine Isolierschicht zwischen dem Substrat und der ersten Schicht.
  6. 6. Transistor nach Anspruch 5, dadurch gekennzeichnet, daß die Isolierschicht ein dielektrisches Material ist.
  7. 7. Transistor nach Anspruch 5, dadurch gekennzeichnet, . daß die Isolierschicht*ein Material vom entgegengesetzten Leitungstyp ist und einen PN-Übergang mit der ersten Schicht bildet.
  8. 8. Transistor nach Anspruch 3, gekennzeichnet durch mehrere andere in anderen Mesas angeordnete gleiche Transistoren,, die jeweils voneinander dielektrisch isoliert und auf der Isolierschicht angeordnet sind.
    309886/0 8 60
  9. 9. Halbleitertransistor mit einer genau gesteuerten Sperrschichtdicke gemäß Anspruch 1, gekennzeichnet durch
    a) eine dritte einkristalline Halbleiterschicht mit dem anderen Leitungstyp über der zweiten Schicht unter Bildung einer Basisschicht und
    b) eine Zone mit dem einen Leitungstyp innerhalb der dritten Schicht unter Bildung einer Emitterzone.
  10. 10. Transistor nach Anspruch 9, gekennzeichnet durch eine in der Basisschicht angeordnete Zone mit dem einen Leitungstyp, die bis zu der ersten Schicht reicht und eine Zone zur Kontaktierung der Kollektorschicht bildet.
  11. 11. Transistor nach Anspruch 10, gekennzeichnet durch
    a) ein einen Träger bildendes Substrat unter der ersten Schicht und
    b) eine Isolierschicht zwischen dem Substrat und der ersten Schicht.
  12. 12. Transistor nach Anspruch 11, dadurch gekennzeichnet, daß die erste, zweite und dritte Schicht eine einkristalline dielektrisch isolierte Mesa bilden.
  13. 13. Transistor nach Anspruch 12, dadurch gekennzeichnet, daß die Isolierschicht aus einem dielektrischen Material oder aus einem Halbleitermaterial vom entgegengesetzten Leitungstyp besteht.
  14. 14· Transistor nach Anspruch 13, gekennzeichnet durch eine auf der Isolierschicht angeordnete Gruppe anderer dielektrisch isolierter Transistoren, wovon jeder dielektrisch von dem Transistor isoliert ist.
    3 09886/0860
  15. 15. Transistor nach Anspruch 12, dadurch gekennzeichnet, daß die erste, zweite und dritte Schicht aus Silicium mit einer (100) Kristallorientierung bestehen.
  16. 16. Halbleitervorrichtung nach Anspruch 1, gekennzeichnet durch
    a) eine die Schichten unter Bildung einer dielektrischen Isolierung für die dadurch gebildete einkristalline Mesa umschreibende Rinne und
    b) ein Paar Halbleiterzonen vom ersten leitungstyp, die in einem Abstand in der Oberfläche der zweiten Schicht unter Bildung von Kollektor- und Emitterkontakten in einem lateralen Transistor angeordnet sind.
  17. 17. Transistor nach Anspruch 16, dadurch gekennzeichnet, daß die erste und die zweite Schicht aus einkristallinem Silicium mit einer (100) Kristallorientierung bestehen.
  18. 18. Transistor nach Anspruch 16, gekennzeichnet durch
    a) ein einen Träger bildendes Substrat unter der ersten Schicht und
    .b) eine eine Isolierung bildende Isolierschicht zwischen dem Substrat in der ersten Schicht.
  19. 19. Verfahren zur Herstellung der dielektrisch isolierten elektronischen Torrichtungen auf einem elektrisch isolierten Träger gemäß den Ansprüchen 1 bis 18, dadurch gekennzeichnet, daß man
    a) eine erste einkristalline Halbleiterschicht von einem Leitungstyp auf dem elektrisch isolierten Substrat bildet,
    3 0 988 6/0860
    b) eine zweite einkr ist alline HaIl)Ie it er schicht vom anderen Leitungstyp auf der ersten Schicht bildet,
    c) die erste und die zweite Schicht umschreibende Isolierrinnen bildet, die bis auf das Substrat reichen und eine einkristalline, aus der ersten und der zweiten Schicht bestehende Mesa bilden und
    d) Halbliitertaschen von dem anderen Leitungstyp in der Oberfläche der zweiten Schicht in einem jeweiligen Abstand voneinander unter Schaffung von Source- und Drainzonen bildet.
  20. 20. Terfahren nach Anspruch 19, dadurch gekennzeichnet, daß das Substrat und die erste und die zweite Schicht aus Silicium mit einer (100) Orientierung bestehen.
  21. 21. Terfahren nach Anspruch 19, dadurch gekennzeichnet, daß die selektive Bildung einer Zone mit dem einen Leitungstyp in der und durch die zweite Schicht ein Mittel zur elektrischen Kontaktierung der ersten Schicht ergibt,
  22. 22. Terfahren nach Anspruch 21, dadurch gekennzeichnet, daß vor der Bildung einer ersten Schicht alle beschädigten Bereiche von der Oberfläche des Substrats unter Schaffung •einer störungsfreien Oberfläche selektiv entfernt werden,
  23. 23. Terfahren zur Herstellung der dielektrisch isolierten elektronischen Torrichtungen von Anspruch 9 auf einem elektrisch isolierten Trägersubstrat, dadurch gekennzeichnet, daß man
    a) mehrere einkristalline Halbleiterschichten auf dem Substrat bildet,
    3C9886/0H6O
    b) diese Schichten umschreibende Isolierrinnen bildet die "bis zu dem Substrat reichen und so eine aus diesen Schichten bestehende einkristalline Mesa bilden,
    c) in der obersten Schicht Halbleitertaschen bildet, deren Leitungstyp dem der obersten Schicht entgegengesetzt ist, so daß man Halbleitertransistoren erhält.
  24. 24. Verfahren nach Anspruch 23, dadurch gekennzeichnet, daß die Schichten aus ersten und zweiten einkristallinen Halbleiterschichten bestehen, wovon die erste Schicht den einen leitungstyp und die zweite Schicht den entgegengesetzten Leitungstyp besitzt.
  25. 25. Verfahren nach Anspruch 24, dadurch gekennzeichnet, daß die Taschen vom einen Leitungstyp sind und Source- und Drainzonen zur Schaffung eines Feldeffekttransistors bilden.
  26. 26. Verfahren nach Anspruch 24, dadurch gekennzeichnet, daß die Taschen von dem einem Leitungstyp sind und Eollektor- und Emitterzonen zur Schaffung eines lateralen bipolaren Transistors bilden.
  27. 27. Verfahren nach Anspruch 24, dadurch gekennzeichnet, daß die Schichten aus ersten, zweiten und dritten einkristallinen Halbleiterschichten bestehen, wobei
    a) die erste und zweite Schicht vom einen Leitungstyp sind und eine Kollektorschicht bilden und
    b) die dritte Schicht vom entgegengesetzten Leitungstyp ist und eine Basisschicht bildet.
    303886/0860.
  28. 28. Verfahren nach Anspruch 27, dadurch gekennzeichnet, daß die Taschen unter Bildung von Emitterzonen vom einen Leitungstyp sind, so daß man einen Transistor erhält.
  29. 29. Verfahren nach Anspruch 28, dadurch gekennzeichnet, daß die erste, zweite und dritte Schicht aus Silicium mit einer (100) Eristallorientierung bestehen.
  30. 30. Verfahren nach Anspruch 29, dadurch gekennzeichnet, daß der Transistor mit anderen Transistoren durch selektive Abscheidung von Metallmustern auf den Rinnen elektrisch verbunden wird.
    309886/0860
    Λ ·
    Leerseite
DE19732335799 1972-07-26 1973-07-13 Sperrschicht-feldeffekttransistoren in dielektrisch isolierten mesas Ceased DE2335799A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/275,116 US4063271A (en) 1972-07-26 1972-07-26 FET and bipolar device and circuit process with maximum junction control

Publications (1)

Publication Number Publication Date
DE2335799A1 true DE2335799A1 (de) 1974-02-07

Family

ID=23050930

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19732335799 Ceased DE2335799A1 (de) 1972-07-26 1973-07-13 Sperrschicht-feldeffekttransistoren in dielektrisch isolierten mesas

Country Status (5)

Country Link
US (1) US4063271A (de)
JP (1) JPS5858810B2 (de)
DE (1) DE2335799A1 (de)
FR (1) FR2194048B1 (de)
GB (2) GB1435590A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4620207A (en) * 1984-12-19 1986-10-28 Eaton Corporation Edge channel FET
US4701996A (en) * 1984-12-19 1987-10-27 Calviello Joseph A Method for fabricating edge channel FET

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52149665U (de) * 1976-05-11 1977-11-12
US4199860A (en) * 1977-11-11 1980-04-29 Rca Corporation Method of integrating semiconductor components
US4282538A (en) * 1977-11-11 1981-08-04 Rca Corporation Method of integrating semiconductor components
US4294510A (en) * 1979-12-10 1981-10-13 International Business Machines Corporation Semiconductor fiber optical detection
GB2070858B (en) * 1980-03-03 1985-02-06 Raytheon Co Shallow channel field effect transistor
US4523368A (en) * 1980-03-03 1985-06-18 Raytheon Company Semiconductor devices and manufacturing methods
JPH0626242B2 (ja) * 1983-12-05 1994-04-06 富士通株式会社 半導体集積回路装置
JPH0614536B2 (ja) * 1985-09-17 1994-02-23 株式会社東芝 バイポ−ラ集積回路
JPH0740609B2 (ja) * 1985-12-20 1995-05-01 セイコー電子工業株式会社 半導体装置の製造方法
US5923985A (en) * 1987-01-05 1999-07-13 Seiko Instruments Inc. MOS field effect transistor and its manufacturing method
US5332920A (en) * 1988-02-08 1994-07-26 Kabushiki Kaisha Toshiba Dielectrically isolated high and low voltage substrate regions
US5151768A (en) * 1990-02-22 1992-09-29 Oki Electric Industry Co., Ltd. Dielectric isolation substrate
US5585282A (en) * 1991-06-04 1996-12-17 Micron Technology, Inc. Process for forming a raised portion on a projecting contact for electrical testing of a semiconductor
US5651900A (en) * 1994-03-07 1997-07-29 The Regents Of The University Of California Microfabricated particle filter
US5985164A (en) * 1994-03-07 1999-11-16 Regents Of The University Of California Method for forming a filter
US5660680A (en) * 1994-03-07 1997-08-26 The Regents Of The University Of California Method for fabrication of high vertical aspect ratio thin film structures
US5798042A (en) * 1994-03-07 1998-08-25 Regents Of The University Of California Microfabricated filter with specially constructed channel walls, and containment well and capsule constructed with such filters
US5770076A (en) * 1994-03-07 1998-06-23 The Regents Of The University Of California Micromachined capsules having porous membranes and bulk supports
US5985328A (en) * 1994-03-07 1999-11-16 Regents Of The University Of California Micromachined porous membranes with bulk support
US5645684A (en) * 1994-03-07 1997-07-08 The Regents Of The University Of California Multilayer high vertical aspect ratio thin film structures
US5841182A (en) * 1994-10-19 1998-11-24 Harris Corporation Capacitor structure in a bonded wafer and method of fabrication
US5938923A (en) * 1997-04-15 1999-08-17 The Regents Of The University Of California Microfabricated filter and capsule using a substrate sandwich
US6121552A (en) 1997-06-13 2000-09-19 The Regents Of The University Of Caliofornia Microfabricated high aspect ratio device with an electrical isolation trench
US6962834B2 (en) * 2002-03-22 2005-11-08 Stark David H Wafer-level hermetic micro-device packages
US7832177B2 (en) * 2002-03-22 2010-11-16 Electronics Packaging Solutions, Inc. Insulated glazing units
US6853031B2 (en) * 2003-04-17 2005-02-08 United Microelectronics Corp. Structure of a trapezoid-triple-gate FET
US7989040B2 (en) 2007-09-14 2011-08-02 Electronics Packaging Solutions, Inc. Insulating glass unit having multi-height internal standoffs and visible decoration
WO2010019484A2 (en) * 2008-08-09 2010-02-18 Eversealed Windows, Inc. Asymmetrical flexible edge seal for vacuum insulating glass
US8512830B2 (en) * 2009-01-15 2013-08-20 Eversealed Windows, Inc. Filament-strung stand-off elements for maintaining pane separation in vacuum insulating glazing units
US8329267B2 (en) * 2009-01-15 2012-12-11 Eversealed Windows, Inc. Flexible edge seal for vacuum insulating glazing units
WO2011153381A2 (en) 2010-06-02 2011-12-08 Eversealed Windows, Inc. Multi-pane glass unit having seal with adhesive and hermetic coating layer
US9328512B2 (en) 2011-05-05 2016-05-03 Eversealed Windows, Inc. Method and apparatus for an insulating glazing unit and compliant seal for an insulating glazing unit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3443172A (en) * 1965-11-16 1969-05-06 Monsanto Co Low capacitance field effect transistor
US3482152A (en) * 1966-05-17 1969-12-02 Philips Corp Semiconductor devices having a field effect transistor structure

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3409812A (en) * 1965-11-12 1968-11-05 Hughes Aircraft Co Space-charge-limited current triode device
US3404450A (en) * 1966-01-26 1968-10-08 Westinghouse Electric Corp Method of fabricating an integrated circuit structure including unipolar transistor and bipolar transistor portions
US3509433A (en) * 1967-05-01 1970-04-28 Fairchild Camera Instr Co Contacts for buried layer in a dielectrically isolated semiconductor pocket
US3844858A (en) * 1968-12-31 1974-10-29 Texas Instruments Inc Process for controlling the thickness of a thin layer of semiconductor material and semiconductor substrate
US3623218A (en) * 1969-01-16 1971-11-30 Signetics Corp Method for determining depth of lapping of dielectrically isolated integrated circuits
NL7017085A (de) * 1969-11-26 1971-05-28
US3659160A (en) * 1970-02-13 1972-04-25 Texas Instruments Inc Integrated circuit process utilizing orientation dependent silicon etch
US3696274A (en) * 1970-06-26 1972-10-03 Signetics Corp Air isolated integrated circuit and method
US3648125A (en) * 1971-02-02 1972-03-07 Fairchild Camera Instr Co Method of fabricating integrated circuits with oxidized isolation and the resulting structure
US3754730A (en) * 1972-05-01 1973-08-28 Refrigerating Specialties Co Pressure refrigerant regulator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3443172A (en) * 1965-11-16 1969-05-06 Monsanto Co Low capacitance field effect transistor
US3482152A (en) * 1966-05-17 1969-12-02 Philips Corp Semiconductor devices having a field effect transistor structure

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Z: Proc. IEEE, Vol. 57, 1969, S. 1532-1536 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4620207A (en) * 1984-12-19 1986-10-28 Eaton Corporation Edge channel FET
US4701996A (en) * 1984-12-19 1987-10-27 Calviello Joseph A Method for fabricating edge channel FET

Also Published As

Publication number Publication date
GB1435589A (en) 1976-05-12
FR2194048B1 (de) 1978-08-11
JPS5858810B2 (ja) 1983-12-27
FR2194048A1 (de) 1974-02-22
US4063271A (en) 1977-12-13
GB1435590A (en) 1976-05-12
JPS4960182A (de) 1974-06-11

Similar Documents

Publication Publication Date Title
DE2335799A1 (de) Sperrschicht-feldeffekttransistoren in dielektrisch isolierten mesas
DE2455730C3 (de) Feldeffekt-Transistor mit einem Substrat aus einkristallinem Saphir oder Spinell
DE2745857C2 (de)
DE60132994T2 (de) Verfahren zur herstellung eines leistungs-mosfets
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2541548A1 (de) Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE3043913A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE2754229A1 (de) Leistungsbauelement vom mosfet-typ und zugehoeriges herstellungsverfahren
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2521568A1 (de) Verfahren zum herstellen von integrierten halbleiterbauelementen
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE3030385C2 (de) Verfahren zur Herstellung einer MOS-Halbleitervorrichtung
DE3603470A1 (de) Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE2238450A1 (de) Halbleiterbaugruppe und verfahren zur herstellung derselben
DE2328090A1 (de) Halbleiterkondensator mit grosser kapazitaet und verfahren zu seiner herstellung
DE2128884A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE2419019A1 (de) Verfahren zum herstellen eines sperrschichtfeldeffekttransistors
DE3240162A1 (de) Selbstjustierter leistungs-mosfet mit integralem source-basis-kurzschluss und verfahren zum herstellen derselben
DE1282796B (de) Integrierte Halbleiteranordnungen und Verfahren zum Herstellen derselben
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE3230569A1 (de) Verfahren zur herstellung eines vertikalkanaltransistors
DE2218680C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
OD Request for examination
8131 Rejection