JPH0740609B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0740609B2 JPH0740609B2 JP28744285A JP28744285A JPH0740609B2 JP H0740609 B2 JPH0740609 B2 JP H0740609B2 JP 28744285 A JP28744285 A JP 28744285A JP 28744285 A JP28744285 A JP 28744285A JP H0740609 B2 JPH0740609 B2 JP H0740609B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- stage
- semiconductor chip
- cut
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B28—WORKING CEMENT, CLAY, OR STONE
- B28D—WORKING STONE OR STONE-LIKE MATERIALS
- B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
- B28D5/02—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills
- B28D5/022—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by cutting with discs or wheels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Dicing (AREA)
- Light Receiving Elements (AREA)
- Processing Of Stones Or Stones Resemblance Materials (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、回路を形成した半導体チップの複数個を高精
度に接続して構成される半導体装置の製造方法に関す
る。
度に接続して構成される半導体装置の製造方法に関す
る。
（発明の概要） 本発明は、光照射された原稿からの反射光を受けて電気
信号に変換する機能を有す半導体装置のうち、半導体チ
ツプを複数個接続し、原稿と同一サイズの長尺ラインセ
ンサーを形成し、原稿を等倍率で読み取る半導体装置に
おいて、複数個の半導体チツプの接続端面と交わる稜線
を有し、複数個の半導体チツプの配列方向に沿つた、半
導体チツプの断面の形状を、回路が形成された表面側の
辺を長辺とし、裏面側の辺を短辺とする台形状にする事
に依り、複数個の半導体チツプを高精度に接続できるよ
うにした半導体装置の製造方法を提供するものである。
又、発光素子を有する半導体チツプに本発明を適用すれ
ば、高密度の密着型LEDプリンターの光源も実現でき
る。
信号に変換する機能を有す半導体装置のうち、半導体チ
ツプを複数個接続し、原稿と同一サイズの長尺ラインセ
ンサーを形成し、原稿を等倍率で読み取る半導体装置に
おいて、複数個の半導体チツプの接続端面と交わる稜線
を有し、複数個の半導体チツプの配列方向に沿つた、半
導体チツプの断面の形状を、回路が形成された表面側の
辺を長辺とし、裏面側の辺を短辺とする台形状にする事
に依り、複数個の半導体チツプを高精度に接続できるよ
うにした半導体装置の製造方法を提供するものである。
又、発光素子を有する半導体チツプに本発明を適用すれ
ば、高密度の密着型LEDプリンターの光源も実現でき
る。
（従来の技術） 近年、事務機器、コンピュータ等の小型画像入力装置と
しての各種密着型イメージセンサの開発が盛んとなつて
いる。密着型イメージセンサーは、等倍率で原稿を読み
取るために原稿と同一サイズの長尺ラインセンサーを必
要とする。その中でも、プロセス技術が確立し、信頼性
にも優れているシリコンICチツプを複数個接続して長尺
化をはかつて密着型イメージセンサーを実現していこう
とする動きがある。
しての各種密着型イメージセンサの開発が盛んとなつて
いる。密着型イメージセンサーは、等倍率で原稿を読み
取るために原稿と同一サイズの長尺ラインセンサーを必
要とする。その中でも、プロセス技術が確立し、信頼性
にも優れているシリコンICチツプを複数個接続して長尺
化をはかつて密着型イメージセンサーを実現していこう
とする動きがある。
この場合、ICチツプ間の接続誤差がその密着型イメージ
センサの読み取る分解能を制限する。高分解能の密着型
イメージセンサを実現するためには、ICチツプの端面
（ダイシング面）の状態が非常に重要となつてくる。
又、高分解能になる程センサー間隔が狭くなるため、接
続部の両側のセンサー間隔を精度よく保つ必要がある。
センサの読み取る分解能を制限する。高分解能の密着型
イメージセンサを実現するためには、ICチツプの端面
（ダイシング面）の状態が非常に重要となつてくる。
又、高分解能になる程センサー間隔が狭くなるため、接
続部の両側のセンサー間隔を精度よく保つ必要がある。
以下図面を用いてICチツプの従来の切断方法を説明す
る。
る。
第２図が従来の切断方法である。第２図（Ａ）に示す様
にダイシング・ソーを用いて裏面から数十〜数百ミクロ
ン残して半導体基板１を切断し、その後基板に圧力を加
えてブレイクしてチツプ状に分割する。この方法では、
基板の結晶性や圧力の加え方により切断されていない部
分の端面を均一にできない。この様子を第２図（Ｂ）に
示す。第２図（Ｃ）に、従来法で切断したチツプを複数
個接続した様子を示す。第２図（Ｃ）中に示すt1，t2，
t3はチツプ接続誤差でありチツプ間隔が不均一である事
とそのバラツキも大きい。その結果、接続面の両端のセ
ンサ間隔が不均一となり、高分解能、高精度の密着型イ
メージセンサが得られなかつた。又、上記の方法を改善
したすスルーカツト法もある。このスルーカツト法は、
ダイシング時に裏面迄一気に切断して、基板の切り残し
をなくそうとする方法である。第２図（Ｄ）でスルーカ
ツト法を説明する。１は回路を形成した半導体基板であ
り、２は接着シートである。２の接着シートは基板１を
完全にフルカツトするためのものであり、又ダイシング
・ソーのステージに傷をつけない様に、保護するための
ものでもある。しかしながら、この方法を用いても切り
残し部分は完全にはなくならず、その断面図の様子を図
２（Ｅ）に示す。走査型電子顕微鏡を用いて観察した結
果、裏面近辺のところどころに５μｍ〜10μｍの突起状
のチツピング10が生じており、又、側面には、シリコン
粉と思われるゴミ11も、わずかながら付着していた。こ
の様なICチツプを複数個接続した時の様子を第２図
（Ｆ）に示す。
にダイシング・ソーを用いて裏面から数十〜数百ミクロ
ン残して半導体基板１を切断し、その後基板に圧力を加
えてブレイクしてチツプ状に分割する。この方法では、
基板の結晶性や圧力の加え方により切断されていない部
分の端面を均一にできない。この様子を第２図（Ｂ）に
示す。第２図（Ｃ）に、従来法で切断したチツプを複数
個接続した様子を示す。第２図（Ｃ）中に示すt1，t2，
t3はチツプ接続誤差でありチツプ間隔が不均一である事
とそのバラツキも大きい。その結果、接続面の両端のセ
ンサ間隔が不均一となり、高分解能、高精度の密着型イ
メージセンサが得られなかつた。又、上記の方法を改善
したすスルーカツト法もある。このスルーカツト法は、
ダイシング時に裏面迄一気に切断して、基板の切り残し
をなくそうとする方法である。第２図（Ｄ）でスルーカ
ツト法を説明する。１は回路を形成した半導体基板であ
り、２は接着シートである。２の接着シートは基板１を
完全にフルカツトするためのものであり、又ダイシング
・ソーのステージに傷をつけない様に、保護するための
ものでもある。しかしながら、この方法を用いても切り
残し部分は完全にはなくならず、その断面図の様子を図
２（Ｅ）に示す。走査型電子顕微鏡を用いて観察した結
果、裏面近辺のところどころに５μｍ〜10μｍの突起状
のチツピング10が生じており、又、側面には、シリコン
粉と思われるゴミ11も、わずかながら付着していた。こ
の様なICチツプを複数個接続した時の様子を第２図
（Ｆ）に示す。
チツプ接続誤差t1，t2，t3は第２図（Ｃ）の従来法に比
べ均一性は向上するがその間隔は充分短くはない。そこ
で、再びそれらを改善したダイシング方法を第２図
（Ｇ）及び第２図（Ｈ）を用いて説明する。まず第２図
（Ｇ）に示す様に第１の工程で裏側からスルーカツトを
行ない、その工程が終了したら、表面を洗浄し、乾燥さ
せ、表側に接着シートを張り、裏面の接着シートを剥
ぎ、第２の工程として、第１の工程で用いたブレード４
を用いて裏面からダイシングする。その様子を第２図
（Ｈ）に示す。この様にしてできたICチツプを複数個、
接続した様子を第２図（Ｉ）に示す。接続部のすき間の
均一性が向上するばかりでなく、すき間の間隔が大幅に
狭くなり接続精度が向上した。しかしながら、このダイ
シング方法は、従来の方法に比べ複雑であり、ダイシン
グ工程での歩留りを向上させるのが難しいとともに、断
面に付着したゴミ11の影響を解消する事はできない。
べ均一性は向上するがその間隔は充分短くはない。そこ
で、再びそれらを改善したダイシング方法を第２図
（Ｇ）及び第２図（Ｈ）を用いて説明する。まず第２図
（Ｇ）に示す様に第１の工程で裏側からスルーカツトを
行ない、その工程が終了したら、表面を洗浄し、乾燥さ
せ、表側に接着シートを張り、裏面の接着シートを剥
ぎ、第２の工程として、第１の工程で用いたブレード４
を用いて裏面からダイシングする。その様子を第２図
（Ｈ）に示す。この様にしてできたICチツプを複数個、
接続した様子を第２図（Ｉ）に示す。接続部のすき間の
均一性が向上するばかりでなく、すき間の間隔が大幅に
狭くなり接続精度が向上した。しかしながら、このダイ
シング方法は、従来の方法に比べ複雑であり、ダイシン
グ工程での歩留りを向上させるのが難しいとともに、断
面に付着したゴミ11の影響を解消する事はできない。
（発明が解決しようとする問題点） 上述の様に、半導体チップを高精度で接続するには、複
雑なダイシング工程を経なければならず簡易な方法で
は、断面の形状はおろか、接続精度も均一性も悪く、接
続間隔も広いため、高分解能、高精度の密着型イメージ
センサーを低コストで、実現するのが困難であるという
問題点があつた。
雑なダイシング工程を経なければならず簡易な方法で
は、断面の形状はおろか、接続精度も均一性も悪く、接
続間隔も広いため、高分解能、高精度の密着型イメージ
センサーを低コストで、実現するのが困難であるという
問題点があつた。
（問題点を解決するための手段） 前記問題点を解決するために、本発明では、その主たる
製造工程として、ダイシング・ソーのステージ表面に立
てた法線に対して、ブレードの角度を傾斜させる工程に
より、半導体基板の断面形状が台形をなすチップを作成
し、さらにこの台形の長辺同士、短辺同士を向かい合わ
せるように接続する工程を採用することを特徴とする。
製造工程として、ダイシング・ソーのステージ表面に立
てた法線に対して、ブレードの角度を傾斜させる工程に
より、半導体基板の断面形状が台形をなすチップを作成
し、さらにこの台形の長辺同士、短辺同士を向かい合わ
せるように接続する工程を採用することを特徴とする。
（作用） 半導体基板の深さ方向に対し、接続部のチツプ断面がチ
ツプ表面から裏面に向かつてチツプの内側へ向かう様に
斜めに切断する事により、裏面近辺の突起状のチツピン
グや、切断面に付着したゴミの影響を低減もしくは解消
し、複数個の半導体チツプを接続した時、接続精度が向
上するとともに、高分解能、高精度の密着型イメージセ
ンサーを実現する事ができる。
ツプ表面から裏面に向かつてチツプの内側へ向かう様に
斜めに切断する事により、裏面近辺の突起状のチツピン
グや、切断面に付着したゴミの影響を低減もしくは解消
し、複数個の半導体チツプを接続した時、接続精度が向
上するとともに、高分解能、高精度の密着型イメージセ
ンサーを実現する事ができる。
（実施例） 以下本発明の一実施例を図面を参照にしながら説明す
る。
る。
第１図（Ａ）及び第１図（Ｂ）は本発明を用いた製造工
程を示すものである。第１図（Ａ）に示す様にまず、ダ
イシング・ソーのブレード５に対し、ステージ６の表面
のなす角θが鋭角になる様なステージ６上に、裏面に接
着テープ７を貼った半導体基板８を真空吸着させ、スル
ーカツトを行ない、所望の半導体チツプの片側一辺をま
ず切断する。次に半導体基板８を、180°回転し再びス
テージ６に吸着させ残りの片側一辺を切断する。その様
子を第１図（Ｂ）に示す。この様にして切断された半導
体チツプ９を複数個接続した様子を第１図（Ｃ）に示
す。チツプ接続部のすき間の均一性が向上し、かつすき
間の幅も大幅に減少し、接続精度を向上する事ができ
た。裏面近辺の突起状のチツピング10は、だいたい６〜
８μｍ位のものが多く、側面に付着したゴミ11は、５μ
ｍ以下のものが多く観察されているため、これらの影響
を低減もしくは解消するために半導体チツプの接続部の
下辺でのすき間ｌは、少なくとも、10μｍは必要とな
る。第１図（Ａ）に示したブレードとステージ表面との
なす角θは、ウエーハの厚みｔを用いて次式に従う。
程を示すものである。第１図（Ａ）に示す様にまず、ダ
イシング・ソーのブレード５に対し、ステージ６の表面
のなす角θが鋭角になる様なステージ６上に、裏面に接
着テープ７を貼った半導体基板８を真空吸着させ、スル
ーカツトを行ない、所望の半導体チツプの片側一辺をま
ず切断する。次に半導体基板８を、180°回転し再びス
テージ６に吸着させ残りの片側一辺を切断する。その様
子を第１図（Ｂ）に示す。この様にして切断された半導
体チツプ９を複数個接続した様子を第１図（Ｃ）に示
す。チツプ接続部のすき間の均一性が向上し、かつすき
間の幅も大幅に減少し、接続精度を向上する事ができ
た。裏面近辺の突起状のチツピング10は、だいたい６〜
８μｍ位のものが多く、側面に付着したゴミ11は、５μ
ｍ以下のものが多く観察されているため、これらの影響
を低減もしくは解消するために半導体チツプの接続部の
下辺でのすき間ｌは、少なくとも、10μｍは必要とな
る。第１図（Ａ）に示したブレードとステージ表面との
なす角θは、ウエーハの厚みｔを用いて次式に従う。
よつて、すき間l1を10μｍにする様に厚さ300μｍのウ
エーハを切断するには、ブレードとステージ表面のなす
角を89°にすれば良い。
エーハを切断するには、ブレードとステージ表面のなす
角を89°にすれば良い。
この様な形状の半導体チツプを複数個接続する事に依
り、高分解能の密着型イメージセンサーを実現する事が
できた。
り、高分解能の密着型イメージセンサーを実現する事が
できた。
なお上記実施例では、ダイシング・ソーのステージ表面
に傾斜をもたせたが、ステージ表面を通常の水平に保
ち、ブレードを傾けても良い。むしろこの方が作業性が
良い。ブレードとステージのなす角を固定しておき、ま
ず一辺を切断し、その後対向する他の一辺を切断する時
には、ウエーハをステージに吸着させたまま、ステージ
を180°回転させるだけで切断ができ、第１図で説明し
たウエーハをステージからはずし、ウエーハを180°回
転させ再びステージに吸着させる工程を省く事ができ
る。さらに、ステージ表面へのブレード先端の高さ出し
も容易である。この様に、ステージ表面を通常の水平に
保ち、ブレードを傾けても良い。又、その両方を組み合
わせても良い。傾きの角度により、ハーフカツトでも実
現可能である。そしてまた、この切断方法は、密着型LE
Dプリンターの光源を構成するLEDアレイにも適用でき
る。
に傾斜をもたせたが、ステージ表面を通常の水平に保
ち、ブレードを傾けても良い。むしろこの方が作業性が
良い。ブレードとステージのなす角を固定しておき、ま
ず一辺を切断し、その後対向する他の一辺を切断する時
には、ウエーハをステージに吸着させたまま、ステージ
を180°回転させるだけで切断ができ、第１図で説明し
たウエーハをステージからはずし、ウエーハを180°回
転させ再びステージに吸着させる工程を省く事ができ
る。さらに、ステージ表面へのブレード先端の高さ出し
も容易である。この様に、ステージ表面を通常の水平に
保ち、ブレードを傾けても良い。又、その両方を組み合
わせても良い。傾きの角度により、ハーフカツトでも実
現可能である。そしてまた、この切断方法は、密着型LE
Dプリンターの光源を構成するLEDアレイにも適用でき
る。
（発明の効果） 以上の説明から明らかな様に、本発明の製造方法により
製造された半導体装置は、従来法では得られなかつたす
き間の均一性向上と、すき間の間隔の減少が可能とな
り、その結果、接続部両側のセンサの配列精度が高ま
り、高分解能、高精度の密着型イメージセンサが実現で
きるという効果が得られた。さらに、接続精度が向上し
た事により、センサーの実効的な受光面積を設計上広げ
る事が可能となり、出力も増大させる効果を生んだ。そ
して又、発光素子にも応用でき、高密度のLEDプリンタ
ー用LEDアレイ光源も、本発明によれば比較的容易に実
現できる効果を有している。
製造された半導体装置は、従来法では得られなかつたす
き間の均一性向上と、すき間の間隔の減少が可能とな
り、その結果、接続部両側のセンサの配列精度が高ま
り、高分解能、高精度の密着型イメージセンサが実現で
きるという効果が得られた。さらに、接続精度が向上し
た事により、センサーの実効的な受光面積を設計上広げ
る事が可能となり、出力も増大させる効果を生んだ。そ
して又、発光素子にも応用でき、高密度のLEDプリンタ
ー用LEDアレイ光源も、本発明によれば比較的容易に実
現できる効果を有している。
第１図（Ａ）〜（Ｃ）は、本発明の半導体装置の製造工
程順の断面図であり、第２図（Ａ）〜（Ｉ）は従来の半
導体装置の製造工程順の断面図である。 ５…ダイシング・ソーのブレード ６…表面が傾きを有すダイシングソーのステージ ７…接着シート ８…回路を形成した半導体基板 ９…所望の半導体チツプ 10…半導体チツプの裏面近辺の突起物 11…断面に付着したゴミ
程順の断面図であり、第２図（Ａ）〜（Ｉ）は従来の半
導体装置の製造工程順の断面図である。 ５…ダイシング・ソーのブレード ６…表面が傾きを有すダイシングソーのステージ ７…接着シート ８…回路を形成した半導体基板 ９…所望の半導体チツプ 10…半導体チツプの裏面近辺の突起物 11…断面に付着したゴミ
Claims (6)
- 【請求項１】ステージ表面に立てた垂直線に対し、傾斜
角を設けてブレードを配置したダイシング・ソーを準備
する工程と、 前記ステージ表面上に、回路が形成された半導体基板を
載置し、前記半導体基板をスルーカットして半導体チッ
プの片側一方を切断する工程と、 前記切断された半導体基板を、前記ステージ表面上に18
0度回転させて載置し、前記半導体チップの残りの片側
他辺を切断し、断面が台形状をなし回路が形成された面
を長辺とする半導体チップを形成する工程と、 前記工程を経て切断された半導体チップの複数個をその
長辺同士、短辺同士が向かい合うように接続する工程と
からなることを特徴とする半導体装置の製造方法。 - 【請求項２】前記回路に受光素子が含まれていることを
特徴とする特許請求の範囲第１項記載の半導体装置の製
造方法。 - 【請求項３】前記台形をなす半導体チップの長辺を、短
辺に比べて10μｍ以上長く形成することを特徴とする特
許請求の範囲第１項記載の半導体装置の製造方法。 - 【請求項４】水平に保ったステージ表面に立てた垂直線
に対し、傾斜角を設けてブレードを配置したダイシング
・ソーを準備する工程と、 前記ステージ表面上に、回路が形成された半導体基板を
載置し、前記半導体基板をスルーカットして半導体チッ
プの片側一辺を切断する工程と、 前記切断された半導体基板を、前記ステージ表面上に載
置したまま180度回転させて、前記半導体チップの残り
の片側他辺を切断し、断面が台形状をなし回路が形成さ
れた面を長辺とする半導体チップを形成する工程と、 前記工程を経て切断された半導体チップの複数個をその
長辺同士、短辺同士が向かい合うように接続する工程と
からなることを特徴とする半導体装置の製造方法。 - 【請求項５】前記回路に受光素子が含まれていることを
特徴とする特許請求の範囲第４項記載の半導体装置の製
造方法。 - 【請求項６】前記台形をなす半導体チップの長辺を、短
辺に比べて10μｍ以上長く形成することを特徴とする特
許請求の範囲第４項記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28744285A JPH0740609B2 (ja) | 1985-12-20 | 1985-12-20 | 半導体装置の製造方法 |
| US06/937,532 US4839300A (en) | 1985-12-20 | 1986-12-03 | Method of manufacturing semiconductor device having trapezoidal shaped substrate sections |
| DE8686309819T DE3684281D1 (de) | 1985-12-20 | 1986-12-16 | Methode zur teilung eines substrates in mehrere teile. |
| EP86309819A EP0228863B1 (en) | 1985-12-20 | 1986-12-16 | Method of dividing a substrate into a plurality of substrate portions |
| US07/870,808 US5321303A (en) | 1985-12-20 | 1992-04-17 | Semiconductor device having linearly arranged semiconductor chips |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28744285A JPH0740609B2 (ja) | 1985-12-20 | 1985-12-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62145881A JPS62145881A (ja) | 1987-06-29 |
| JPH0740609B2 true JPH0740609B2 (ja) | 1995-05-01 |
Family
ID=17717375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28744285A Expired - Lifetime JPH0740609B2 (ja) | 1985-12-20 | 1985-12-20 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US4839300A (ja) |
| EP (1) | EP0228863B1 (ja) |
| JP (1) | JPH0740609B2 (ja) |
| DE (1) | DE3684281D1 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3826736A1 (de) * | 1988-08-05 | 1990-02-08 | Siemens Ag | Verfahren zum trennen von monolithisch auf einer halbleitersubstratscheibe erzeugten led-chip-anordnungen |
| US4851371A (en) * | 1988-12-05 | 1989-07-25 | Xerox Corporation | Fabricating process for large array semiconductive devices |
| JPH02303050A (ja) * | 1989-05-17 | 1990-12-17 | Fujitsu Ltd | 半導体ウエーハの切断方法 |
| US5071792A (en) * | 1990-11-05 | 1991-12-10 | Harris Corporation | Process for forming extremely thin integrated circuit dice |
| JP3057130B2 (ja) * | 1993-02-18 | 2000-06-26 | 三菱電機株式会社 | 樹脂封止型半導体パッケージおよびその製造方法 |
| EP0678904A1 (en) * | 1994-04-12 | 1995-10-25 | Lsi Logic Corporation | Multicut wafer saw process |
| US5596222A (en) * | 1994-08-12 | 1997-01-21 | The Charles Stark Draper Laboratory, Inc. | Wafer of transducer chips |
| US6075279A (en) * | 1996-06-26 | 2000-06-13 | Sanyo Electric Co., Ltd. | Semiconductor device |
| US5825076A (en) * | 1996-07-25 | 1998-10-20 | Northrop Grumman Corporation | Integrated circuit non-etch technique for forming vias in a semiconductor wafer and a semiconductor wafer having vias formed therein using non-etch technique |
| JP3765907B2 (ja) * | 1997-03-17 | 2006-04-12 | 富士通株式会社 | ヘッドスライダ及びディスク装置 |
| US5987725A (en) * | 1997-08-26 | 1999-11-23 | International Business Machines Corporation | Method for parting a slider from a slider row |
| US7009646B1 (en) * | 1997-12-16 | 2006-03-07 | Micron Technology, Inc. | Three-sided buttable CMOS image sensor |
| IL123207A0 (en) * | 1998-02-06 | 1998-09-24 | Shellcase Ltd | Integrated circuit device |
| DE19848460A1 (de) * | 1998-10-21 | 2000-05-04 | Micronas Intermetall Gmbh | Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterchips |
| DE19850873A1 (de) * | 1998-11-05 | 2000-05-11 | Philips Corp Intellectual Pty | Verfahren zum Bearbeiten eines Erzeugnisses der Halbleitertechnik |
| JP3341704B2 (ja) | 1999-03-18 | 2002-11-05 | 株式会社村田製作所 | 端面反射型表面波装置の製造方法 |
| KR100855015B1 (ko) * | 2000-12-21 | 2008-08-28 | 테쎄라 테크놀로지스 헝가리 케이에프티. | 패키징된 집적회로 및 그 제조 방법 |
| US6856007B2 (en) | 2001-08-28 | 2005-02-15 | Tessera, Inc. | High-frequency chip packages |
| US7033664B2 (en) | 2002-10-22 | 2006-04-25 | Tessera Technologies Hungary Kft | Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby |
| US6972480B2 (en) * | 2003-06-16 | 2005-12-06 | Shellcase Ltd. | Methods and apparatus for packaging integrated circuit devices |
| WO2005004195A2 (en) * | 2003-07-03 | 2005-01-13 | Shellcase Ltd. | Method and apparatus for packaging integrated circuit devices |
| WO2005031861A1 (en) | 2003-09-26 | 2005-04-07 | Tessera, Inc. | Structure and method of making capped chips including a flowable conductive medium |
| US8143095B2 (en) | 2005-03-22 | 2012-03-27 | Tessera, Inc. | Sequential fabrication of vertical conductive interconnects in capped chips |
| US7566853B2 (en) * | 2005-08-12 | 2009-07-28 | Tessera, Inc. | Image sensor employing a plurality of photodetector arrays and/or rear-illuminated architecture |
| US7936062B2 (en) | 2006-01-23 | 2011-05-03 | Tessera Technologies Ireland Limited | Wafer level chip packaging |
| US8604605B2 (en) | 2007-01-05 | 2013-12-10 | Invensas Corp. | Microelectronic assembly with multi-layer support structure |
| US9165573B1 (en) * | 2009-11-12 | 2015-10-20 | Western Digital (Fremont), Llc | Method for controlling camber on air bearing surface of a slider |
| CN108493302B (zh) * | 2018-05-15 | 2019-10-18 | 绍兴市亚索新能源科技有限公司 | 一种硅太阳能电池板裂片机 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3078559A (en) * | 1959-04-13 | 1963-02-26 | Sylvania Electric Prod | Method for preparing semiconductor elements |
| GB1098398A (en) * | 1964-02-05 | 1968-01-10 | Licentia Gmbh | Improvements relating to the manufacture of semi-conductor devices |
| GB1053033A (ja) * | 1964-04-03 | |||
| US4063271A (en) * | 1972-07-26 | 1977-12-13 | Texas Instruments Incorporated | FET and bipolar device and circuit process with maximum junction control |
| GB1491705A (en) * | 1974-12-20 | 1977-11-16 | Texas Instruments Ltd | Semiconductor junctions |
| US4016590A (en) * | 1975-11-07 | 1977-04-05 | Honeywell Inc. | Electromagnetic radiation detector |
| US4138304A (en) * | 1977-11-03 | 1979-02-06 | General Electric Company | Wafer sawing technique |
| JPS588141B2 (ja) * | 1977-12-30 | 1983-02-14 | 富士通株式会社 | ３−５族化合物半導体チップの切出し方法 |
| JPS5529176A (en) * | 1978-08-23 | 1980-03-01 | Nec Home Electronics Ltd | Manufacturing of semiconductor device |
| JPS58131751A (ja) * | 1982-01-29 | 1983-08-05 | Nec Home Electronics Ltd | 半導体装置の製造方法 |
| JPH0654802B2 (ja) * | 1985-04-05 | 1994-07-20 | セイコーエプソン株式会社 | 固体撮像装置 |
-
1985
- 1985-12-20 JP JP28744285A patent/JPH0740609B2/ja not_active Expired - Lifetime
-
1986
- 1986-12-03 US US06/937,532 patent/US4839300A/en not_active Expired - Lifetime
- 1986-12-16 EP EP86309819A patent/EP0228863B1/en not_active Expired
- 1986-12-16 DE DE8686309819T patent/DE3684281D1/de not_active Expired - Fee Related
-
1992
- 1992-04-17 US US07/870,808 patent/US5321303A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0228863B1 (en) | 1992-03-11 |
| DE3684281D1 (de) | 1992-04-16 |
| JPS62145881A (ja) | 1987-06-29 |
| US5321303A (en) | 1994-06-14 |
| EP0228863A3 (en) | 1988-03-09 |
| US4839300A (en) | 1989-06-13 |
| EP0228863A2 (en) | 1987-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0740609B2 (ja) | 半導体装置の製造方法 | |
| JPH0834197B2 (ja) | 長い走査アレーに使用する撮影素子チップを製造する方法 | |
| US5219796A (en) | Method of fabricating image sensor dies and the like for use in assembling arrays | |
| US5065245A (en) | Modular image sensor array | |
| US5067233A (en) | Method of forming an integrated circuit module | |
| US4362902A (en) | Ceramic chip carrier | |
| JPS62141763A (ja) | センサ・アレイの製造方法とアレイ | |
| US20020050637A1 (en) | Semiconductor device | |
| JPH06105791B2 (ja) | 光電変換装置 | |
| JPH06218985A (ja) | 光学素子チップおよびこれを利用した光学的書き込みまたは読み取り装置 | |
| JP4559178B2 (ja) | 半導体加速度センサおよびその製造方法 | |
| JPS61149316A (ja) | 圧力センサウエハの切断方法 | |
| US4016590A (en) | Electromagnetic radiation detector | |
| JPH01186646A (ja) | ダイシング法 | |
| JPS59226568A (ja) | 固体撮像装置 | |
| JPH06260671A (ja) | 半導体放射線検出器およびその製造方法 | |
| US10943895B2 (en) | Method of fabricating a plurality of linear arrays with submicron y-axis alignment | |
| JPH03139958A (ja) | イメージセンサとその製造装置 | |
| JPH01242983A (ja) | 放射線検出器 | |
| JPS60261245A (ja) | イメ−ジセンサ | |
| JP2001274006A (ja) | 半導体チップおよびその製造方法 | |
| JP3390889B2 (ja) | 光学開口の製造方法 | |
| JP2004119602A (ja) | 半導体チップ、光半導体モジュール、および半導体チップの製造方法 | |
| JPS62238761A (ja) | サ−マルヘツド | |
| JPS62230048A (ja) | 密着型イメ−ジセンサの組立方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |