JPH0834197B2 - 長い走査アレーに使用する撮影素子チップを製造する方法 - Google Patents
長い走査アレーに使用する撮影素子チップを製造する方法Info
- Publication number
- JPH0834197B2 JPH0834197B2 JP20622588A JP20622588A JPH0834197B2 JP H0834197 B2 JPH0834197 B2 JP H0834197B2 JP 20622588 A JP20622588 A JP 20622588A JP 20622588 A JP20622588 A JP 20622588A JP H0834197 B2 JPH0834197 B2 JP H0834197B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- chip
- groove
- shaped groove
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B27—WORKING OR PRESERVING WOOD OR SIMILAR MATERIAL; NAILING OR STAPLING MACHINES IN GENERAL
- B27G—ACCESSORY MACHINES OR APPARATUS FOR WORKING WOOD OR SIMILAR MATERIALS; TOOLS FOR WORKING WOOD OR SIMILAR MATERIALS; SAFETY DEVICES FOR WOOD WORKING MACHINES OR TOOLS
- B27G19/00—Safety guards or devices specially adapted for wood saws; Auxiliary devices facilitating proper operation of wood saws
- B27G19/10—Measures preventing splintering of sawn portions of wood
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3043—Making grooves, e.g. cutting
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/028—Dicing
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、撮像素子チップとその製造方法、より詳細
には、画像の質を犠牲にすることなく、他の同じチップ
と組み合わせてより長い複合アレーを作ることが可能な
撮像素子チップを製造する方法に関するものである。
には、画像の質を犠牲にすることなく、他の同じチップ
と組み合わせてより長い複合アレーを作ることが可能な
撮像素子チップを製造する方法に関するものである。
発明が解決しようとする課題 原稿書類の像を走査するための撮像素子チップ、例え
ば電荷結合素子（CCD）は、一般に、シリコン基板の上
に集積したフォトサイトの直線配列と適当な支援回路網
を有している。通常、この形式の撮像素子チップは、原
稿書類を横切って１行づつ走査するために使用される。
原稿書類は、走査に同期して縦方向にステップ送りされ
る。
ば電荷結合素子（CCD）は、一般に、シリコン基板の上
に集積したフォトサイトの直線配列と適当な支援回路網
を有している。通常、この形式の撮像素子チップは、原
稿書類を横切って１行づつ走査するために使用される。
原稿書類は、走査に同期して縦方向にステップ送りされ
る。
このような使用をする場合、解像度は、走査幅とフォ
トサイト数の比に比例する。長いチップを低コストで設
計し、製作することは困難であるから、長いチップを使
用して行全体を走査した場合、現在市販されている典型
的なチップの解像度はかなり悪い。特別の像信号を内挿
したり、あるいは数個の小さいチップを互いに同一直線
上にない配置に組み合わせて、行の進行とともに走査し
ながらあるチップから次のチップへ交差させたりするこ
とによって、電気的に解像度を高めることはできるが、
この種の電子的処理は、装置が複雑になるばかりでな
く、コストが高くなる。その上、上記のような長い単一
チップ又は複数チップの組合せは、通常、より複雑な、
より高価な光学装置を必要とする。
トサイト数の比に比例する。長いチップを低コストで設
計し、製作することは困難であるから、長いチップを使
用して行全体を走査した場合、現在市販されている典型
的なチップの解像度はかなり悪い。特別の像信号を内挿
したり、あるいは数個の小さいチップを互いに同一直線
上にない配置に組み合わせて、行の進行とともに走査し
ながらあるチップから次のチップへ交差させたりするこ
とによって、電気的に解像度を高めることはできるが、
この種の電子的処理は、装置が複雑になるばかりでな
く、コストが高くなる。その上、上記のような長い単一
チップ又は複数チップの組合せは、通常、より複雑な、
より高価な光学装置を必要とする。
しかし、原稿書類の行の長さに等しいか、それより長
い全長を有する走査アレーすなわち全幅走査アレーは、
非常に望ましい目標であるけれども、以前より実現困難
な目標であったし、その点は今も変わっていない。この
ような長い走査アレーを作るには、数個の小さいチップ
の端と端をつないでアレーにすることが必要であった。
しかし、この要求、チップの端と端とをつないでアレー
を組み立てたとき連続性を保証するためにフォトサイト
が縁まで延びているチップを提供し、同時に、像データ
を欠如させることなくアレーを組み立てることができる
十分な平滑度と直線度を持つ端面を提供するために不可
欠であり、大変な難題であることが判った。
い全長を有する走査アレーすなわち全幅走査アレーは、
非常に望ましい目標であるけれども、以前より実現困難
な目標であったし、その点は今も変わっていない。この
ような長い走査アレーを作るには、数個の小さいチップ
の端と端をつないでアレーにすることが必要であった。
しかし、この要求、チップの端と端とをつないでアレー
を組み立てたとき連続性を保証するためにフォトサイト
が縁まで延びているチップを提供し、同時に、像データ
を欠如させることなくアレーを組み立てることができる
十分な平滑度と直線度を持つ端面を提供するために不可
欠であり、大変な難題であることが判った。
半導体産業が長年使用してきたシリコン・ウェーハを
スクライビングして、チップに切断する通常の技術で、
妥当な寸法精度を持つチップを作ることはできるけれど
も、スクライビングのときチップ表面に生じた微細な損
傷があるために、チップの縁にフォトサイトを装着する
ことができなかった。これは、シリコン・ウェーハの上
面がほとんど必ず結晶格子の＜100＞面と平行であるた
め、この種のウェーハを高速ダイヤモンド刃で切断す
る、すなわちチップに切り分けるときに、ダイヤモンド
刃で生じる切り目のすぐそばのウェーハ上面から小片や
銀がはがれるからである。この表面はがれは、一般に、
約50μｍまで広がるので、切り目から約50μｍ以内には
能動素子を配置することができない。その結果、個々の
チップの端と端をつないで長い直線アレーにすることが
できるのは、低解像度撮像素子、すなわち５行/mm以下
の空間周波数を有する撮像素子の場合だけである。
スクライビングして、チップに切断する通常の技術で、
妥当な寸法精度を持つチップを作ることはできるけれど
も、スクライビングのときチップ表面に生じた微細な損
傷があるために、チップの縁にフォトサイトを装着する
ことができなかった。これは、シリコン・ウェーハの上
面がほとんど必ず結晶格子の＜100＞面と平行であるた
め、この種のウェーハを高速ダイヤモンド刃で切断す
る、すなわちチップに切り分けるときに、ダイヤモンド
刃で生じる切り目のすぐそばのウェーハ上面から小片や
銀がはがれるからである。この表面はがれは、一般に、
約50μｍまで広がるので、切り目から約50μｍ以内には
能動素子を配置することができない。その結果、個々の
チップの端と端をつないで長い直線アレーにすることが
できるのは、低解像度撮像素子、すなわち５行/mm以下
の空間周波数を有する撮像素子の場合だけである。
米国特許第4,604,161号は、この問題を解決すること
を目的としており、ウェーハの表面にＶ形溝を化学的に
エッチングし、その後、ウェーハの背面を部分的にカッ
トして、そのＶ形溝の真下に内溝を作る概念を開示して
いる。この処理をすることにより、機械的切断加工でチ
ップを切り分けることが可能になる。この方法は、能動
素子が装着されるウェーハ上面のカットを、研磨刃を用
いずに、化学腐食（エッチング）によるＶ形溝によって
作る。その結果、ウェーハ上面に沿って機械的損傷が広
がるのが防止されるので、能動素子を、写真印刷の精度
とエッチング加工が許す限度まで、Ｖ形溝の近くに配置
することができる。
を目的としており、ウェーハの表面にＶ形溝を化学的に
エッチングし、その後、ウェーハの背面を部分的にカッ
トして、そのＶ形溝の真下に内溝を作る概念を開示して
いる。この処理をすることにより、機械的切断加工でチ
ップを切り分けることが可能になる。この方法は、能動
素子が装着されるウェーハ上面のカットを、研磨刃を用
いずに、化学腐食（エッチング）によるＶ形溝によって
作る。その結果、ウェーハ上面に沿って機械的損傷が広
がるのが防止されるので、能動素子を、写真印刷の精度
とエッチング加工が許す限度まで、Ｖ形溝の近くに配置
することができる。
しかし、上記の方法においては、切り離されたチップ
の少なくとも１っの面に、交差する２っの＜111＞面で
形成される突き出た鋭い縁が残る。この鋭い縁は、非常
にデリケートであり、簡単に損傷する可能性がある。こ
の損傷が生じると、そのチップを廃棄しなければならな
いので、歩留まりが悪くなり、コストが高くなる。
の少なくとも１っの面に、交差する２っの＜111＞面で
形成される突き出た鋭い縁が残る。この鋭い縁は、非常
にデリケートであり、簡単に損傷する可能性がある。こ
の損傷が生じると、そのチップを廃棄しなければならな
いので、歩留まりが悪くなり、コストが高くなる。
課題を解決するための手段 本発明は、上記の課題を解決するために、チップをつ
ないだ箇所で像の欠如やゆがみがない長いアレーを作る
ために、チップの端と端をつないで組み立てることがで
きる精密な面を持つ高解像度撮像素子チップをウェーハ
から製造する方法を提供することを目的とする。本方法
は、＜100＞シリコン・ウェーハの一の面に、ウェーハ
の＜111＞結晶面に平行な壁面を有する小さいＶ形溝を
エッチングして、ウェーハからチップを切り分けるため
に線を描くこと、ウェーハの他の面に、各Ｖ形溝に向か
い合って、Ｖ形溝の軸線に平行な軸線を持つ比較的広い
溝を形成すること、及びＶ形溝に沿ってウェーハをのこ
引きして切断すること、の諸ステップから成る。のこ引
きによって生じた切り目の幅はＶ形溝の底とほぼ同一の
広がりを有するので、のこ引きによってＶ形溝の一方の
壁面の少なくとも一部が切除される。Ｖ形溝の残った壁
面は、ウェーハを切断するときチップの損傷が拡大する
のを防止する役目を果たす。
ないだ箇所で像の欠如やゆがみがない長いアレーを作る
ために、チップの端と端をつないで組み立てることがで
きる精密な面を持つ高解像度撮像素子チップをウェーハ
から製造する方法を提供することを目的とする。本方法
は、＜100＞シリコン・ウェーハの一の面に、ウェーハ
の＜111＞結晶面に平行な壁面を有する小さいＶ形溝を
エッチングして、ウェーハからチップを切り分けるため
に線を描くこと、ウェーハの他の面に、各Ｖ形溝に向か
い合って、Ｖ形溝の軸線に平行な軸線を持つ比較的広い
溝を形成すること、及びＶ形溝に沿ってウェーハをのこ
引きして切断すること、の諸ステップから成る。のこ引
きによって生じた切り目の幅はＶ形溝の底とほぼ同一の
広がりを有するので、のこ引きによってＶ形溝の一方の
壁面の少なくとも一部が切除される。Ｖ形溝の残った壁
面は、ウェーハを切断するときチップの損傷が拡大する
のを防止する役目を果たす。
実施例 ここで使用する用語「面」は、他の同じチップと組み
合わせてより長いアレーあるいは２次元アレーを作るた
め、精密に作ることが要求されるチップのすべての側面
または端面をいう。
合わせてより長いアレーあるいは２次元アレーを作るた
め、精密に作ることが要求されるチップのすべての側面
または端面をいう。
第１図に、複数の小さい撮像素子チップ５（第１図
に、参照番号5a,5b,5c,...5nで表わす）の端と端をつな
いで組み立てた長い走査アレー、すなわち全幅走査アレ
ー４を示す。撮像素子チップ５は、例えば電荷結合素子
（CCD）で構成することができる。チップ５は、以下詳
しく説明する本発明を方法に従って製造される。走査ア
レー４は、一般に、原稿書類を１行づつ走査して、すな
わち読み取って、原稿像を電気信号に変換するために使
用される。走査アレー４は、走査する最大の原稿書類の
幅に等しいか、それより若干大きな全長を有する全幅走
査アレーであることが好ましい。図から明らかなよう
に、製造された各チップのフォトサイト12の列14は、縁
すなわち端面の近くまで延びているので、チップ５の端
と端をつないで組み立てると、走査アレー上にほぼ一様
な周期性を有するフォトサイトの連続する列ができる。
に、参照番号5a,5b,5c,...5nで表わす）の端と端をつな
いで組み立てた長い走査アレー、すなわち全幅走査アレ
ー４を示す。撮像素子チップ５は、例えば電荷結合素子
（CCD）で構成することができる。チップ５は、以下詳
しく説明する本発明を方法に従って製造される。走査ア
レー４は、一般に、原稿書類を１行づつ走査して、すな
わち読み取って、原稿像を電気信号に変換するために使
用される。走査アレー４は、走査する最大の原稿書類の
幅に等しいか、それより若干大きな全長を有する全幅走
査アレーであることが好ましい。図から明らかなよう
に、製造された各チップのフォトサイト12の列14は、縁
すなわち端面の近くまで延びているので、チップ５の端
と端をつないで組み立てると、走査アレー上にほぼ一様
な周期性を有するフォトサイトの連続する列ができる。
一般に、チップ５は、かなり薄いシリコンから作ら
れ、全体に長方形をしている。フォトサイト12の列14の
軸線はチップの縦軸と平行である。単一フォトサイト列
14を示したが、複数のフォトサイト列を企画することも
できる。他の能動素子、例えばシフトレジスタ、ゲー
ト、画素クロック等（一般的に、参照番号17で示す）
は、チップ５と一体に作ることが好ましい。チップ５
は、関連する外部回路網へ電気的に接続するための適当
な外部コネクタ（図示せず）を有している。
れ、全体に長方形をしている。フォトサイト12の列14の
軸線はチップの縦軸と平行である。単一フォトサイト列
14を示したが、複数のフォトサイト列を企画することも
できる。他の能動素子、例えばシフトレジスタ、ゲー
ト、画素クロック等（一般的に、参照番号17で示す）
は、チップ５と一体に作ることが好ましい。チップ５
は、関連する外部回路網へ電気的に接続するための適当
な外部コネクタ（図示せず）を有している。
１個のチップ５を使用して走査する場合、得られる解
像度は、チップ上に製作できるフォトサイト12の数と走
査線の幅との比の関数である。１個のチップ上に詰め込
むことができるフォトサイト12の数は限られているの
で、もし数個のチップの端と端をつないでより長いアレ
ー、できれば走査領域が走査する行と同一の広がりを有
する全幅アレーを組み立てることができれば、非常に有
益である。
像度は、チップ上に製作できるフォトサイト12の数と走
査線の幅との比の関数である。１個のチップ上に詰め込
むことができるフォトサイト12の数は限られているの
で、もし数個のチップの端と端をつないでより長いアレ
ー、できれば走査領域が走査する行と同一の広がりを有
する全幅アレーを組み立てることができれば、非常に有
益である。
次に第２図〜第５図について説明する。チップ５は、
集積回路を作るとき一般に使用される＜100＞シリコン
の比較的大きなウェーハ20から製造される。通常、ウェ
ーハ20の上には、複数のチップ５が、集積回路製作技術
を用いて前もって作られている。すなわち、チップ５を
切り離す前に、ウェーハの上にフォトサイト列14その他
の回路網が作られると理解されたい。
集積回路を作るとき一般に使用される＜100＞シリコン
の比較的大きなウェーハ20から製造される。通常、ウェ
ーハ20の上には、複数のチップ５が、集積回路製作技術
を用いて前もって作られている。すなわち、チップ５を
切り離す前に、ウェーハの上にフォトサイト列14その他
の回路網が作られると理解されたい。
まず、通常の写真印刷技術と異方性エッチング剤、例
えばエチレンジアミン／ピロカテコール/H2O溶液（以
下、EDAと略す）を用いて、ウェーハ20の上層（能動
面）23の上にＶ形溝34を作る。上記の代わりに、他の方
法、例えばプラズマ・エッチング、反応イオン・エッチ
ング、等を用いて、所望する大きさの溝34を正しい場所
に作ることができる。理解されるように、工業的に作ら
れるウェーハには、通常、オリエンテーション・フラッ
ト26が付いており、オリエンテーション・フラット26
は、（110）結晶軸25に対し数分の１度の範囲内にあ
る。このオリエンテーション・フラット26により、Ｖ形
溝34を（110）結晶配列に対し、一般に、±１゜以内に
正確に整合させることができる。Ｖ形溝34は、後で詳し
く説明するように、チップ５の短い側面すなわち「端
面」11を描き、かつ、溝34の間に、最終的に廃棄される
部分15の輪郭を定めている。溝34のほかに、処理のと
き、ウェーハ20の表面に、チップ５の長い側面（すなわ
ち、上辺と下辺）６の輪郭を定める一定の基準パター
ン、例えば線33が付けられる。
えばエチレンジアミン／ピロカテコール/H2O溶液（以
下、EDAと略す）を用いて、ウェーハ20の上層（能動
面）23の上にＶ形溝34を作る。上記の代わりに、他の方
法、例えばプラズマ・エッチング、反応イオン・エッチ
ング、等を用いて、所望する大きさの溝34を正しい場所
に作ることができる。理解されるように、工業的に作ら
れるウェーハには、通常、オリエンテーション・フラッ
ト26が付いており、オリエンテーション・フラット26
は、（110）結晶軸25に対し数分の１度の範囲内にあ
る。このオリエンテーション・フラット26により、Ｖ形
溝34を（110）結晶配列に対し、一般に、±１゜以内に
正確に整合させることができる。Ｖ形溝34は、後で詳し
く説明するように、チップ５の短い側面すなわち「端
面」11を描き、かつ、溝34の間に、最終的に廃棄される
部分15の輪郭を定めている。溝34のほかに、処理のと
き、ウェーハ20の表面に、チップ５の長い側面（すなわ
ち、上辺と下辺）６の輪郭を定める一定の基準パター
ン、例えば線33が付けられる。
溝34は、比較的短い壁面すなわち辺35,36を有する。
切断により、Ｖ形溝34の一の壁面（すなわち、辺36）が
切除され、他の壁面（すなわち、辺35）がもとのまま残
る。チップの端と端をつないでアレーを組み立てたと
き、隣り合うチップ５の間に生じる実際の幅（第５図の
Ｌ′）とフォトサイト12間の距離Ｌとがほぼ等しくなる
ように、溝34の深さＤを選ぶことが好ましい。この結
果、組み立てられた走査アレー４の全幅にわたって、フ
ォトサイト12の間にほぼ一様な周期性が保たれる。
切断により、Ｖ形溝34の一の壁面（すなわち、辺36）が
切除され、他の壁面（すなわち、辺35）がもとのまま残
る。チップの端と端をつないでアレーを組み立てたと
き、隣り合うチップ５の間に生じる実際の幅（第５図の
Ｌ′）とフォトサイト12間の距離Ｌとがほぼ等しくなる
ように、溝34の深さＤを選ぶことが好ましい。この結
果、組み立てられた走査アレー４の全幅にわたって、フ
ォトサイト12の間にほぼ一様な周期性が保たれる。
溝34の寸法は、一般には、幅Ｗが５〜20μｍ、深さＤ
が２〜10μｍであるが、幅Ｗ及び深さＤを別の寸法にす
ることを考えてみてもよい。一例として、７μｍの幅、
５μｍの深さが適当であることがわかった。
が２〜10μｍであるが、幅Ｗ及び深さＤを別の寸法にす
ることを考えてみてもよい。一例として、７μｍの幅、
５μｍの深さが適当であることがわかった。
ウェーハ20の溝34の壁面35,36は、＜111＞結晶面37に
よって輪郭が定められることを理解されたい。原則とし
て、他の結晶配列では、溝34の幅と深さの比が異ってく
る。
よって輪郭が定められることを理解されたい。原則とし
て、他の結晶配列では、溝34の幅と深さの比が異ってく
る。
次に、各Ｖ形溝34の反対側のウェーハ20の面すなわち
非能動面24に、溝34と平行に、第２の溝40を作る。この
溝40は、のこ引きによって機械的に作ってもよい。また
溝40の底42は、チップ５の上面にあるどの能動素子17と
も干渉しないように、十分に離れた位置にある。溝40を
作った後、そのとき生じた応力を除去するために、溝40
をEADその他の適当な異方性エッチング剤でエッチング
してもよい。溝40は、比較的広く、溝35よりもかなり広
い幅を有する。
非能動面24に、溝34と平行に、第２の溝40を作る。この
溝40は、のこ引きによって機械的に作ってもよい。また
溝40の底42は、チップ５の上面にあるどの能動素子17と
も干渉しないように、十分に離れた位置にある。溝40を
作った後、そのとき生じた応力を除去するために、溝40
をEADその他の適当な異方性エッチング剤でエッチング
してもよい。溝40は、比較的広く、溝35よりもかなり広
い幅を有する。
溝40は、通常、チップ５の端面11の輪郭を描いている
Ｖ形溝34の下にだけ、向かい合って設ける。溝40は、通
常、基準線33に対向した位置には設けない、その理由
は、すべての能動素子は両側面６から安全な距離に配置
することができるので、チップ５の側面６に沿った損傷
は、通常、問題にならないこと、そして、この実施例の
場合、チップの側面６を突き合わせるつもりがないから
である。
Ｖ形溝34の下にだけ、向かい合って設ける。溝40は、通
常、基準線33に対向した位置には設けない、その理由
は、すべての能動素子は両側面６から安全な距離に配置
することができるので、チップ５の側面６に沿った損傷
は、通常、問題にならないこと、そして、この実施例の
場合、チップの側面６を突き合わせるつもりがないから
である。
次に第３図について説明する。ウェーハ20に基準線3
3、溝34及び溝40を作った後、ウェーハ20を動かないよ
うに保持し、その位置を正確に制御する手段として、適
当なウェーハ貼付け用物質58をウェーハ20の非能動面24
に塗布する。次に、適当な切断機、例えば高速切断ダイ
ヤモンド刃60で切断するため、ウェーハ20を所定の位置
に正確に貼り付ける。切断ダイヤモンド刃面が溝34の縦
軸と平行になり、かつチップ５に面している刃60の側面
62が溝34の底と一直線に並ぶように、ウェーハ20を溝34
の上方に位置決めする。
3、溝34及び溝40を作った後、ウェーハ20を動かないよ
うに保持し、その位置を正確に制御する手段として、適
当なウェーハ貼付け用物質58をウェーハ20の非能動面24
に塗布する。次に、適当な切断機、例えば高速切断ダイ
ヤモンド刃60で切断するため、ウェーハ20を所定の位置
に正確に貼り付ける。切断ダイヤモンド刃面が溝34の縦
軸と平行になり、かつチップ５に面している刃60の側面
62が溝34の底と一直線に並ぶように、ウェーハ20を溝34
の上方に位置決めする。
図示のように、刃60の幅すなわち刃60によって作られ
る切り目の幅は、ウェーハ20にエッチングしたＶ形溝34
の幅よりかなり広いことがわかる。したがって、刃60は
Ｖ形溝34の壁面36の上に重なっているばかりでなく、溝
34に隣接するウェーハ部分15の上に及んでいる。その結
果、のこ引きのとき、Ｖ形溝34の壁面36とＶ形溝34に隣
接するウェーハ部分20′が切除される。つまり廃棄する
スクラップ部分15から切り落とされる。
る切り目の幅は、ウェーハ20にエッチングしたＶ形溝34
の幅よりかなり広いことがわかる。したがって、刃60は
Ｖ形溝34の壁面36の上に重なっているばかりでなく、溝
34に隣接するウェーハ部分15の上に及んでいる。その結
果、のこ引きのとき、Ｖ形溝34の壁面36とＶ形溝34に隣
接するウェーハ部分20′が切除される。つまり廃棄する
スクラップ部分15から切り落とされる。
刃60がウェーハ20の非能動面24の溝40までウェーハ20
を切断すると、ウェーハ20からチップ５が切り離され、
Ｖ形溝34の壁面35が精密な端面65とチップの能動面23と
の間に残る。刃60ののこ引き切断で生じた割れ、チッピ
ング、等は、この壁面35に集中し、かつ壁面35によって
遮られるので、チップの能動面23やその上の能動素子17
にまで損傷が広がることが回避される。同時に、精密な
端面65が形成されるので、チップ５の端と端をつない
で、チップの接合部に像の欠如やゆがみのないアレーを
組み立てることができる。チップ５の反対側の端面も同
じ方法を用いて形成できることは理解されるであろう。
を切断すると、ウェーハ20からチップ５が切り離され、
Ｖ形溝34の壁面35が精密な端面65とチップの能動面23と
の間に残る。刃60ののこ引き切断で生じた割れ、チッピ
ング、等は、この壁面35に集中し、かつ壁面35によって
遮られるので、チップの能動面23やその上の能動素子17
にまで損傷が広がることが回避される。同時に、精密な
端面65が形成されるので、チップ５の端と端をつない
で、チップの接合部に像の欠如やゆがみのないアレーを
組み立てることができる。チップ５の反対側の端面も同
じ方法を用いて形成できることは理解されるであろう。
ウェーハ20の各Ｖ形溝34について上記の加工を繰り返
した結果、線33に沿って切断すれば、個々のチップの切
分けが完了する。得られたチップ５の各端面11は、一様
に平たんで、滑らかな表面を有し、チップの端面が精密
に形成されるので、チップ５の端と端をつないで組み合
わせ、複数のチップ５から成る長いアレー４を作ること
ができる。
した結果、線33に沿って切断すれば、個々のチップの切
分けが完了する。得られたチップ５の各端面11は、一様
に平たんで、滑らかな表面を有し、チップの端面が精密
に形成されるので、チップ５の端と端をつないで組み合
わせ、複数のチップ５から成る長いアレー４を作ること
ができる。
他のエッチング剤、他のエッチング技術（例えばプラ
ズマ・エッチング等）あるいは異なる結晶配列を有する
材料を使用した場合は、上に述べたＶ形溝とは異なる溝
が生じることがあることを理解されたい。また、ウェー
ハ20からチップ５を切り分ける順序を変更して、最初に
線33に沿って切断した後、溝34に沿って切断してもよ
い。また、Ｖ形溝34をエッチングで作るものとして説明
したが、代わりに、溝34を他の適当な方法、例えば、ス
クライビング、サンドブラスト、ウォータジェット切
断、レーザー切断、等によって作ることもできる。同様
に、広幅溝40の形成、線33に沿う断面、あるいはＶ形溝
34の箇所での切断は、のこ引きによる代わりに、他の適
当な方法、例えばウォータジェット切断、レーザー切
断、等で行うこともできる。
ズマ・エッチング等）あるいは異なる結晶配列を有する
材料を使用した場合は、上に述べたＶ形溝とは異なる溝
が生じることがあることを理解されたい。また、ウェー
ハ20からチップ５を切り分ける順序を変更して、最初に
線33に沿って切断した後、溝34に沿って切断してもよ
い。また、Ｖ形溝34をエッチングで作るものとして説明
したが、代わりに、溝34を他の適当な方法、例えば、ス
クライビング、サンドブラスト、ウォータジェット切
断、レーザー切断、等によって作ることもできる。同様
に、広幅溝40の形成、線33に沿う断面、あるいはＶ形溝
34の箇所での切断は、のこ引きによる代わりに、他の適
当な方法、例えばウォータジェット切断、レーザー切
断、等で行うこともできる。
電荷結合素子形式の撮像素子はよく知られており、こ
こでは、電荷結合素子について説明したが、シリコン以
外の材料、その他の結晶配列を考えてみてもよい。ま
た、像走査（読取り）用チップについて説明したが、例
えば１列またはそれ以上の選択的に励起可能な発光ダイ
オードを持つ像書込み用チップを考えてみてもよい。
こでは、電荷結合素子について説明したが、シリコン以
外の材料、その他の結晶配列を考えてみてもよい。ま
た、像走査（読取り）用チップについて説明したが、例
えば１列またはそれ以上の選択的に励起可能な発光ダイ
オードを持つ像書込み用チップを考えてみてもよい。
次に第6A図〜第6B図について説明する。２次元アレー
を作る場合は、線33に沿ってＶ形溝34を形成し、上に述
べた方法でウェーハからチップを切り分ければよいこと
がわかる。これにより、チップの側面と側面をつないで
２次元アレーを作ることができる精密な側面が得られ
る。第6A図は、各チップのフォトサイト12と能動素子17
が互いに向かい合うようにチップをつないだ組立体を示
す。第6B図は、各チップのフォトサイト12の列14が互い
に向かい合うようにチップをつないだ組立体を示す。チ
ップの４つの面、すなわち２っの長い側面６と２っの短
い端面11を、精密な面が得られる前述の方法で作り、端
面11と端面11をつなぎ、側面６と側面６をつなぐことに
よって、長い２次元アレーを作ることができる。
を作る場合は、線33に沿ってＶ形溝34を形成し、上に述
べた方法でウェーハからチップを切り分ければよいこと
がわかる。これにより、チップの側面と側面をつないで
２次元アレーを作ることができる精密な側面が得られ
る。第6A図は、各チップのフォトサイト12と能動素子17
が互いに向かい合うようにチップをつないだ組立体を示
す。第6B図は、各チップのフォトサイト12の列14が互い
に向かい合うようにチップをつないだ組立体を示す。チ
ップの４つの面、すなわち２っの長い側面６と２っの短
い端面11を、精密な面が得られる前述の方法で作り、端
面11と端面11をつなぎ、側面６と側面６をつなぐことに
よって、長い２次元アレーを作ることができる。
上に述べたチップ５の面と面をつないだ組立体は、チ
ップ面を互いにぴったり突き合わせて、あるいは近接し
て突き合わすことによって得られることは理解されるで
あろう。
ップ面を互いにぴったり突き合わせて、あるいは近接し
て突き合わすことによって得られることは理解されるで
あろう。
以上、開示した構造について説明したが、本発明は開
示した構造に限定されるものではなく、特許請求の範囲
に入ると思われる修正物あるいは変更物は、すべて本発
明に包含されるべきものと考える。
示した構造に限定されるものではなく、特許請求の範囲
に入ると思われる修正物あるいは変更物は、すべて本発
明に包含されるべきものと考える。
第１図は、本発明の方法に従って製作した数個のチップ
から成る長い走査アレーの正面図、 第２図は、個々のチップを切り離す前のシリコン・ウェ
ーハの正面図、 第３図は、本発明の方法を詳しく示すため、チップ端面
の輪郭を描くためウェーハにエッチングした小さいＶ形
溝と、切断のときチップに対するのこ刃の位置を示す第
２図のウェーハの拡大断面図、 第４図は、切離し後、Ｖ形溝の残った壁面を示す拡大横
断面図、 第５図は、本発明の方法に従って製造した複数のチップ
を組み合わせて１次元アレーを作った場合、フォトサイ
ト間の間隔とＶ形溝の残った壁面によって生じた溝の幅
との寸法的関係を示す拡大図、 第6A図は、２次元アレーを作るため、本発明の方法に従
って製造した複数のチップを、フォトサイト列と能動素
子が互いに向かい合った状態で組み合わせた拡大図、 第6B図は、２次元アレーを作るため、本発明の方法に従
って製造した複数のチップを、フォトサイト列が互いに
向かい合った状態で組み合わせた拡大図である。 符号の説明 ４……全幅走査アレー、５……チップ、 ６……チップの側面、11……チップの端面、 12……フォトサイト、14……フォトサイト列、 15……ウェーハの廃棄部分、 17……能動素子、20……シリコン・ウェーハ、 20′……切除部分、23……チップの能動面、 24……チップの非能動面、25……結晶軸、 26……オリエンテーション・フラット、 33…線、34……Ｖ形溝、 35,36……Ｖ形溝の壁面、37……結晶面、 40……第２の溝、42……底、 58……貼付け用物質、60……高速ダイヤモンド刃、 62……刃の側面、65……精密な面。
から成る長い走査アレーの正面図、 第２図は、個々のチップを切り離す前のシリコン・ウェ
ーハの正面図、 第３図は、本発明の方法を詳しく示すため、チップ端面
の輪郭を描くためウェーハにエッチングした小さいＶ形
溝と、切断のときチップに対するのこ刃の位置を示す第
２図のウェーハの拡大断面図、 第４図は、切離し後、Ｖ形溝の残った壁面を示す拡大横
断面図、 第５図は、本発明の方法に従って製造した複数のチップ
を組み合わせて１次元アレーを作った場合、フォトサイ
ト間の間隔とＶ形溝の残った壁面によって生じた溝の幅
との寸法的関係を示す拡大図、 第6A図は、２次元アレーを作るため、本発明の方法に従
って製造した複数のチップを、フォトサイト列と能動素
子が互いに向かい合った状態で組み合わせた拡大図、 第6B図は、２次元アレーを作るため、本発明の方法に従
って製造した複数のチップを、フォトサイト列が互いに
向かい合った状態で組み合わせた拡大図である。 符号の説明 ４……全幅走査アレー、５……チップ、 ６……チップの側面、11……チップの端面、 12……フォトサイト、14……フォトサイト列、 15……ウェーハの廃棄部分、 17……能動素子、20……シリコン・ウェーハ、 20′……切除部分、23……チップの能動面、 24……チップの非能動面、25……結晶軸、 26……オリエンテーション・フラット、 33…線、34……Ｖ形溝、 35,36……Ｖ形溝の壁面、37……結晶面、 40……第２の溝、42……底、 58……貼付け用物質、60……高速ダイヤモンド刃、 62……刃の側面、65……精密な面。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/148 Ｈ０１Ｌ 21/78 Ｆ Ｑ 21/306 Ｃ 27/14 Ｂ (72)発明者 アレン イー ペリゴー アメリカ合衆国 ニューヨーク州 14534 ピッツフォード クリケット ヒル ド ライヴ 27 (72)発明者 フレッド エフ ウイルクザック ジュニ ア アメリカ合衆国 ニューヨーク州 14534 ピッツフォード タンブルウィード ド ライブ 97 (56)参考文献 特開 昭62−35642（ＪＰ，Ａ) 特開 昭61−267343（ＪＰ，Ａ) 特開 昭61−67243（ＪＰ，Ａ)
Claims (1)
- 【請求項１】チップの端と端をつないで、チップの接続
箇所で像の欠如やゆがみがない長いアレーを組み立てる
ことができる精密な面を持つ高解像度撮像素子チップを
ウェーハから製造する方法であって、 （ａ） ＜100＞シリコン・ウェーハの一つの面に、ウ
ェーハの＜111＞結晶面に平行な壁面を有する小さいＶ
形溝をエッチングして、前記ウェーハからチップを切り
分けるための線を描くこと、 （ｂ） 前記ウェーハの他の面に、前記各Ｖ形溝に向か
い合って、前記Ｖ形溝の軸線に平行な軸線を持つ溝を形
成すること、 （ｃ） 前記Ｖ形溝に沿って前記ウェーハをのこ引きに
より切断すること、 の諸ステップから成り、前記のこ引きによって生じた切
り目の幅が前記Ｖ形溝の底とほぼ同一の広がりを有する
ので、前記Ｖ形溝の一方の壁面は、前記のこ引きによっ
て少なくとも部分的に切除され、前記Ｖ形溝の残った壁
面は、前記ウェーハの切断中に生じた前記チップの損傷
が前記Ｖ形溝の残った壁面を越えて広がるのを防止する
役目を果たすことを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US90827 | 1987-08-28 | ||
| US07/090,827 US4814296A (en) | 1987-08-28 | 1987-08-28 | Method of fabricating image sensor dies for use in assembling arrays |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6470695A JPS6470695A (en) | 1989-03-16 |
| JPH0834197B2 true JPH0834197B2 (ja) | 1996-03-29 |
Family
ID=22224512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20622588A Expired - Lifetime JPH0834197B2 (ja) | 1987-08-28 | 1988-08-19 | 長い走査アレーに使用する撮影素子チップを製造する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4814296A (ja) |
| EP (1) | EP0305204B1 (ja) |
| JP (1) | JPH0834197B2 (ja) |
| DE (1) | DE3887232T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200088210A (ko) * | 2019-01-14 | 2020-07-22 | 제록스 코포레이션 | 서브마이크로미터 y-축 정렬을 갖는 복수의 선형 어레이를 제조하는 방법 |
Families Citing this family (68)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5876550A (en) * | 1988-10-05 | 1999-03-02 | Helisys, Inc. | Laminated object manufacturing apparatus and method |
| WO1990003893A1 (en) * | 1988-10-05 | 1990-04-19 | Michael Feygin | An improved apparatus and method for forming an integral object from laminations |
| US5637175A (en) * | 1988-10-05 | 1997-06-10 | Helisys Corporation | Apparatus for forming an integral object from laminations |
| US4966862A (en) * | 1989-08-28 | 1990-10-30 | Cree Research, Inc. | Method of production of light emitting diodes |
| US5034083A (en) * | 1989-10-16 | 1991-07-23 | Xerox Corporation | Process and apparatus for assembling smaller scanning or printing arrays together to form an extended array |
| US4976802A (en) * | 1989-10-16 | 1990-12-11 | Xerox Corporation | Process for assembling smaller scanning or printing arrays together to form a longer array |
| US4997793A (en) * | 1989-11-21 | 1991-03-05 | Eastman Kodak Company | Method of improving cleaving of diode arrays |
| US5053836A (en) * | 1989-11-21 | 1991-10-01 | Eastman Kodak Company | Cleaving of diode arrays with scribing channels |
| US4997792A (en) * | 1989-11-21 | 1991-03-05 | Eastman Kodak Company | Method for separation of diode array chips during fabrication thereof |
| US5000811A (en) * | 1989-11-22 | 1991-03-19 | Xerox Corporation | Precision buttable subunits via dicing |
| US5119181A (en) * | 1990-03-30 | 1992-06-02 | Xerox Corporation | Color array for use in fabricating full width arrays |
| US5031032A (en) * | 1990-03-30 | 1991-07-09 | Xerox Corporation | Color array for use in fabricating full width arrays |
| US5041190A (en) * | 1990-05-16 | 1991-08-20 | Xerox Corporation | Method of fabricating channel plates and ink jet printheads containing channel plates |
| EP0477600A1 (de) * | 1990-09-26 | 1992-04-01 | Siemens Aktiengesellschaft | Verfahren zum Befestigen eines mit wenigstens einem Halbleiterbauelement versehenen Halbleiterkörpers auf einem Substrat |
| US5192959A (en) * | 1991-06-03 | 1993-03-09 | Xerox Corporation | Alignment of pagewidth bars |
| US5160403A (en) * | 1991-08-09 | 1992-11-03 | Xerox Corporation | Precision diced aligning surfaces for devices such as ink jet printheads |
| US5128282A (en) * | 1991-11-04 | 1992-07-07 | Xerox Corporation | Process for separating image sensor dies and the like from a wafer that minimizes silicon waste |
| US5219796A (en) * | 1991-11-04 | 1993-06-15 | Xerox Corporation | Method of fabricating image sensor dies and the like for use in assembling arrays |
| DE69204828T2 (de) * | 1992-06-09 | 1996-05-02 | Ibm | Herstellung von Laserdioden mit durch Spaltung erzeugten Stirnflächen auf einem vollständigen Wafer. |
| DE4220284C1 (de) * | 1992-06-20 | 1993-09-30 | Bosch Gmbh Robert | Verfahren zum Zerteilen von Verbundwafern |
| US5272113A (en) * | 1992-11-12 | 1993-12-21 | Xerox Corporation | Method for minimizing stress between semiconductor chips having a coefficient of thermal expansion different from that of a mounting substrate |
| JP2868384B2 (ja) * | 1993-02-23 | 1999-03-10 | 株式会社東京精密 | ダイシング溝の深さ測定方法及びダイシング装置 |
| FR2707401B1 (fr) * | 1993-07-09 | 1995-08-11 | Menigaux Louis | Procédé de fabrication d'une structure intégrant un guide optique clivé à un support de fibre optique pour un couplage optique guide-fibre et structure obtenue. |
| US5580831A (en) * | 1993-07-28 | 1996-12-03 | Fujitsu Limited | Sawcut method of forming alignment marks on two faces of a substrate |
| US5462636A (en) * | 1993-12-28 | 1995-10-31 | International Business Machines Corporation | Method for chemically scribing wafers |
| US5654204A (en) * | 1994-07-20 | 1997-08-05 | Anderson; James C. | Die sorter |
| US5620614A (en) * | 1995-01-03 | 1997-04-15 | Xerox Corporation | Printhead array and method of producing a printhead die assembly that minimizes end channel damage |
| US6165813A (en) * | 1995-04-03 | 2000-12-26 | Xerox Corporation | Replacing semiconductor chips in a full-width chip array |
| US5510273A (en) * | 1995-04-03 | 1996-04-23 | Xerox Corporation | Process of mounting semiconductor chips in a full-width-array image |
| SG67365A1 (en) * | 1995-11-21 | 1999-09-21 | Texas Instruments Inc | Trench scribe line for decreased chip spacing |
| DE19601261C1 (de) * | 1996-01-16 | 1997-04-10 | Itt Ind Gmbh Deutsche | Verfahren und Hilfsvorrichtung zum Herstellen von Halbleiterschaltungselementen |
| US5730817A (en) * | 1996-04-22 | 1998-03-24 | Helisys, Inc. | Laminated object manufacturing system |
| US5904548A (en) * | 1996-11-21 | 1999-05-18 | Texas Instruments Incorporated | Trench scribe line for decreased chip spacing |
| US6127245A (en) * | 1997-02-04 | 2000-10-03 | Micron Technology, Inc. | Grinding technique for integrated circuits |
| US6075280A (en) * | 1997-12-31 | 2000-06-13 | Winbond Electronics Corporation | Precision breaking of semiconductor wafer into chips by applying an etch process |
| US6271102B1 (en) | 1998-02-27 | 2001-08-07 | International Business Machines Corporation | Method and system for dicing wafers, and semiconductor structures incorporating the products thereof |
| JP3497722B2 (ja) * | 1998-02-27 | 2004-02-16 | 富士通株式会社 | 半導体装置及びその製造方法及びその搬送トレイ |
| US6069973A (en) * | 1998-06-30 | 2000-05-30 | Xerox Corporation | Method and apparatus for color correction in a multi-chip imaging array |
| US6198093B1 (en) | 1998-11-19 | 2001-03-06 | Xerox Corporation | Electro optical devices with reduced filter thinning on the edge pixel photosites and method of producing same |
| US6201293B1 (en) | 1998-11-19 | 2001-03-13 | Xerox Corporation | Electro optical devices with reduced filter thinning on the edge pixel photosites and method of producing same |
| TWI228780B (en) * | 2000-05-11 | 2005-03-01 | Disco Corp | Semiconductor wafer dividing method |
| US6528336B2 (en) | 2000-05-23 | 2003-03-04 | Xerox Corporation | Method for fabrication of a silicon photosensor array on a wafer and testing the same |
| US6670598B1 (en) | 2000-09-06 | 2003-12-30 | Xerox Corporation | Low power autozero of pixel amplifier |
| US6316284B1 (en) | 2000-09-07 | 2001-11-13 | Xerox Corporation | Infrared correction in color scanners |
| US6768565B1 (en) | 2000-09-07 | 2004-07-27 | Xerox Corporation | Infrared correction in color scanners |
| US6747259B1 (en) | 2000-10-03 | 2004-06-08 | Xerox Corporation | Assembly of imaging arrays for large format documents |
| US6396297B1 (en) | 2000-12-14 | 2002-05-28 | Xerox Corporation | Electrical detection of V-groove width |
| US6342403B1 (en) | 2000-12-14 | 2002-01-29 | Xerox Corporation | Electrical detection of V-groove width |
| WO2002091025A2 (en) * | 2001-05-04 | 2002-11-14 | L3 Optics, Inc. | Method and apparatus for detecting and latching the position of a mems moving member |
| JP2003100666A (ja) * | 2001-09-26 | 2003-04-04 | Toshiba Corp | 半導体装置の製造方法 |
| US6955989B2 (en) | 2001-11-30 | 2005-10-18 | Xerox Corporation | Use of a U-groove as an alternative to using a V-groove for protection against dicing induced damage in silicon |
| US20040235272A1 (en) * | 2003-05-23 | 2004-11-25 | Howard Gregory E. | Scribe street width reduction by deep trench and shallow saw cut |
| US7232957B2 (en) * | 2003-09-25 | 2007-06-19 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit device and method of manufacturing the same |
| US20070205490A1 (en) * | 2003-12-05 | 2007-09-06 | Showa Denko K.K. | Method for Production of Semiconductor Chip, and Semiconductor Chip |
| US20060057777A1 (en) * | 2004-09-14 | 2006-03-16 | Howell William C | Separating die on a substrate to reduce backside chipping |
| US7287831B2 (en) * | 2005-02-28 | 2007-10-30 | Silverbrook Research Pty Ltd | Printhead integrated circuit adapted for adhesive bonding |
| US7468284B2 (en) * | 2005-02-28 | 2008-12-23 | Silverbrook Research Pty Ltd | Method of bonding substrates |
| WO2006089337A1 (en) | 2005-02-28 | 2006-08-31 | Silverbrook Research Pty Ltd | Method of bonding substrates |
| US7858493B2 (en) * | 2007-02-23 | 2010-12-28 | Finisar Corporation | Cleaving edge-emitting lasers from a wafer cell |
| US8129258B2 (en) * | 2009-12-23 | 2012-03-06 | Xerox Corporation | Method for dicing a semiconductor wafer, a chip diced from a semiconductor wafer, and an array of chips diced from a semiconductor wafer |
| US8801889B2 (en) * | 2011-02-04 | 2014-08-12 | Apple Inc. | Water jet shaping of displays and structures for electronic devices |
| US8836478B2 (en) * | 2011-09-25 | 2014-09-16 | Authentec, Inc. | Electronic device including finger sensor and related methods |
| US9806219B2 (en) | 2013-02-14 | 2017-10-31 | Apple Inc. | Displays with camera window openings |
| JP5637330B1 (ja) * | 2013-07-01 | 2014-12-10 | 富士ゼロックス株式会社 | 半導体片の製造方法、半導体片を含む回路基板および画像形成装置 |
| US20160148875A1 (en) * | 2013-08-08 | 2016-05-26 | Sharp Kabushiki Kaisha | Semiconductor element substrate, and method for producing same |
| KR102194727B1 (ko) | 2015-04-29 | 2020-12-23 | 삼성전기주식회사 | 인덕터 |
| US10242912B2 (en) * | 2016-07-08 | 2019-03-26 | Analog Devices, Inc. | Integrated device dies and methods for singulating the same |
| JP6814646B2 (ja) * | 2017-01-23 | 2021-01-20 | 株式会社ディスコ | 光デバイスウェーハの加工方法 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3078559A (en) * | 1959-04-13 | 1963-02-26 | Sylvania Electric Prod | Method for preparing semiconductor elements |
| GB1118536A (en) * | 1966-09-30 | 1968-07-03 | Standard Telephones Cables Ltd | Improvements in or relating to semiconductor devices |
| DE1652512B2 (de) * | 1967-05-29 | 1976-08-26 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von halbleiterbauelementen |
| US3628106A (en) * | 1969-05-05 | 1971-12-14 | Gen Electric | Passivated semiconductor device with protective peripheral junction portion |
| US3628107A (en) * | 1969-05-05 | 1971-12-14 | Gen Electric | Passivated semiconductor device with peripheral protective junction |
| US3579815A (en) * | 1969-08-20 | 1971-05-25 | Gen Electric | Process for wafer fabrication of high blocking voltage silicon elements |
| US3608186A (en) * | 1969-10-30 | 1971-09-28 | Jearld L Hutson | Semiconductor device manufacture with junction passivation |
| US3698080A (en) * | 1970-11-02 | 1972-10-17 | Gen Electric | Process for forming low impedance ohmic attachments |
| US3852876A (en) * | 1973-01-02 | 1974-12-10 | Gen Electric | High voltage power transistor and method for making |
| US3838501A (en) * | 1973-02-09 | 1974-10-01 | Honeywell Inf Systems | Method in microcircuit package assembly providing nonabrasive, electrically passive edges on integrated circuit chips |
| US3972113A (en) * | 1973-05-14 | 1976-08-03 | Mitsubishi Denki Kabushiki Kaisha | Process of producing semiconductor devices |
| US4179794A (en) * | 1975-07-23 | 1979-12-25 | Nippon Gakki Seizo Kabushiki Kaisha | Process of manufacturing semiconductor devices |
| US4033027A (en) * | 1975-09-26 | 1977-07-05 | Bell Telephone Laboratories, Incorporated | Dividing metal plated semiconductor wafers |
| JPS584814B2 (ja) * | 1976-04-27 | 1983-01-27 | 三菱電機株式会社 | 半導体装置 |
| DE2633324C2 (de) * | 1976-07-24 | 1983-09-15 | SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg | Verfahren zum Herstellen von Halbleiterbauelementen hoher Sperrspannungsbelastbarkeit |
| US4040877A (en) * | 1976-08-24 | 1977-08-09 | Westinghouse Electric Corporation | Method of making a transistor device |
| DE2730130C2 (de) * | 1976-09-14 | 1987-11-12 | Mitsubishi Denki K.K., Tokyo | Verfahren zum Herstellen von Halbleiterbauelementen |
| US4237601A (en) * | 1978-10-13 | 1980-12-09 | Exxon Research & Engineering Co. | Method of cleaving semiconductor diode laser wafers |
| US4236296A (en) * | 1978-10-13 | 1980-12-02 | Exxon Research & Engineering Co. | Etch method of cleaving semiconductor diode laser wafers |
| JPS55124243A (en) * | 1979-03-20 | 1980-09-25 | Nec Corp | Compound semiconductor device |
| JPS56103447A (en) * | 1980-01-22 | 1981-08-18 | Toshiba Corp | Dicing method of semiconductor wafer |
| US4355457A (en) * | 1980-10-29 | 1982-10-26 | Rca Corporation | Method of forming a mesa in a semiconductor device with subsequent separation into individual devices |
| US4604161A (en) * | 1985-05-02 | 1986-08-05 | Xerox Corporation | Method of fabricating image sensor arrays |
| US4624741A (en) * | 1985-12-13 | 1986-11-25 | Xerox Corporation | Method of fabricating electro-mechanical modulator arrays |
-
1987
- 1987-08-28 US US07/090,827 patent/US4814296A/en not_active Expired - Lifetime
-
1988
- 1988-08-19 JP JP20622588A patent/JPH0834197B2/ja not_active Expired - Lifetime
- 1988-08-26 DE DE3887232T patent/DE3887232T2/de not_active Expired - Fee Related
- 1988-08-26 EP EP88307937A patent/EP0305204B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200088210A (ko) * | 2019-01-14 | 2020-07-22 | 제록스 코포레이션 | 서브마이크로미터 y-축 정렬을 갖는 복수의 선형 어레이를 제조하는 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4814296A (en) | 1989-03-21 |
| JPS6470695A (en) | 1989-03-16 |
| EP0305204A1 (en) | 1989-03-01 |
| EP0305204B1 (en) | 1994-01-19 |
| DE3887232T2 (de) | 1994-06-16 |
| DE3887232D1 (de) | 1994-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0834197B2 (ja) | 長い走査アレーに使用する撮影素子チップを製造する方法 | |
| US5128282A (en) | Process for separating image sensor dies and the like from a wafer that minimizes silicon waste | |
| US5219796A (en) | Method of fabricating image sensor dies and the like for use in assembling arrays | |
| US4604161A (en) | Method of fabricating image sensor arrays | |
| EP0228863B1 (en) | Method of dividing a substrate into a plurality of substrate portions | |
| US5418190A (en) | Method of fabrication for electro-optical devices | |
| US5196378A (en) | Method of fabricating an integrated circuit having active regions near a die edge | |
| JPH02212162A (ja) | 大型アレー半導体デバイスを製造する方法 | |
| JPH08298316A (ja) | 交換可能な半導体チップ | |
| EP0226451B1 (en) | Sensor arrays | |
| US4830985A (en) | Method of replacing an image sensor array | |
| US4698131A (en) | Replaceable image sensor array | |
| JPH01155316A (ja) | 光シャッタアレイ | |
| US5198069A (en) | Method for fabricating buttable epitaxial infrared detector arrays by dimensionally controlled cleaving of single crystal substrates | |
| US4860075A (en) | Replaceable image sensor array | |
| JPH1083974A (ja) | 半導体基板の分割方法 | |
| JPH06204336A (ja) | 半導体基板の分割方法 | |
| JPS61267343A (ja) | 半導体装置の製造方法 | |
| JP7321926B2 (ja) | サブミクロンのｙ軸アライメントを有する複数の線形アレイの製造方法 | |
| JPH01186646A (ja) | ダイシング法 | |
| JPH1187280A (ja) | ダイシング方法及びダイシング装置 | |
| JPH03156971A (ja) | リニアイメージセンサの製造方法 | |
| JP2004119602A (ja) | 半導体チップ、光半導体モジュール、および半導体チップの製造方法 | |
| JPS63101817A (ja) | 光シヤツタアレイ素子 | |
| JPS6167243A (ja) | ダイシング法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080329 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090329 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090329 Year of fee payment: 13 |