JP5637330B1 - 半導体片の製造方法、半導体片を含む回路基板および画像形成装置 - Google Patents

半導体片の製造方法、半導体片を含む回路基板および画像形成装置 Download PDF

Info

Publication number
JP5637330B1
JP5637330B1 JP2014108982A JP2014108982A JP5637330B1 JP 5637330 B1 JP5637330 B1 JP 5637330B1 JP 2014108982 A JP2014108982 A JP 2014108982A JP 2014108982 A JP2014108982 A JP 2014108982A JP 5637330 B1 JP5637330 B1 JP 5637330B1
Authority
JP
Japan
Prior art keywords
groove
width
adhesive layer
surface side
fine groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014108982A
Other languages
English (en)
Other versions
JP2015029059A (ja
Inventor
高橋　睦也
睦也 高橋
山田　秀一
秀一 山田
道昭 村田
道昭 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Fujifilm Business Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2014108982A priority Critical patent/JP5637330B1/ja
Application filed by Fuji Xerox Co Ltd, Fujifilm Business Innovation Corp filed Critical Fuji Xerox Co Ltd
Priority to PCT/JP2014/067015 priority patent/WO2015002064A1/ja
Priority to EP14820467.0A priority patent/EP3018702A4/en
Priority to CN201480034349.5A priority patent/CN105340064B/zh
Priority to KR1020157033408A priority patent/KR20160026860A/ko
Application granted granted Critical
Publication of JP5637330B1 publication Critical patent/JP5637330B1/ja
Publication of JP2015029059A publication Critical patent/JP2015029059A/ja
Priority to US14/885,447 priority patent/US9455173B2/en
Priority to US15/085,286 priority patent/US9673080B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Abstract

【課題】半導体基板表面への粘着層の残存を抑制する半導体片の製造方法を提供する。【解決手段】本発明に係る半導体片の製造方法は、半導体基板Ｗの表面から裏面に向けて幅が徐々に狭くなる第１の溝部分を有する表面側の微細溝４００、４１０を異方性ドライエッチングで形成する工程と、表面側の微細溝４００、４１０が形成された表面に粘着層１６４を有するダイシング用テープを貼り付ける工程と、半導体基板Ｗの裏面側から表面側の溝に沿って、表面側の微細溝４００、４１０の幅より広い幅の裏面側の溝１７０を形成する工程と、裏面側の溝１７０の形成後に表面とダイシング用テープとを剥離する工程とを備える。【選択図】図７

Description

本発明は、半導体片の製造方法、半導体片を含む回路基板および画像形成装置に関する。
半導体ウエハの裏面側に太いダイシングソーで溝を形成し、半導体ウエハの表面側に細いダイシングソーで溝を形成することで、１枚の半導体ウエハから取得できるチップ数を向上させる方法が知られている（特許文献１）。また、ウエハの表面に化学的なエッチングにより一定の深さの溝を形成し、当該溝と対応するようにウエハの裏面からダイシングブレードにより溝を形成することにより半導体チップの切り出しを行う方法が提案されている（特許文献２、特許文献３）。
特開平４−１０５５４号公報 特開昭６１−２６７３４３号公報 米国特許第７８９７４８５号公報
本発明は、半導体基板の表面への粘着層の残存を抑制する半導体片の製造方法、半導体片を含む回路基板および画像形成装置を提供することを目的とする。
請求項１は、基板の表面から裏面に向けて幅が徐々に狭くなる第１の溝部分と、当該第１の溝部分と連通する下方に位置し、当該第１の溝部分の最下部よりも広い幅を有する第２の溝部分とを有する表面側の溝を異方性ドライエッチングで形成する工程と、前記表面側の溝が形成された前記表面に粘着層を有する保持部材を貼り付ける工程と、前記基板の裏面側から前記表面側の溝に沿って、前記表面側の溝の幅より広い幅の裏面側の溝を、回転する切削部材で形成する工程と、前記裏面側の溝の形成後に前記表面と前記保持部材とを剥離する工程と、を備える半導体片の製造方法。
請求項２は、前記表面側の溝の形成途中で、前記異方性ドライエッチングの強度を、前記表面側の溝の幅が前記基板の表面から裏面に向けて徐々に狭くなる第１の強度から、当該第１の強度よりも溝の側壁方向または下方へのエッチング強度が強い第２の強度に切り替えて、前記表面側の溝を形成する請求項１に記載の半導体片の製造方法。
請求項３は、前記表面側の溝の形成途中で、前記異方性ドライエッチングに使用するエッチングガスに含まれる保護膜形成用のガスの流量を、前記表面側の溝の幅が前記基板の表面から裏面に向けて徐々に狭くなる第１の流量から、当該第１の流量よりも少ない第２の流量に切り替えて、前記表面側の溝を形成する請求項１または２に記載の半導体片の製造方法。
請求項４は、前記表面側の溝の形成途中で、前記異方性ドライエッチングに使用するエッチングガスに含まれるエッチング用のガスの流量を、前記表面側の溝の幅が前記基板の表面から裏面に向けて幅が徐々に狭くなる第１の流量から、当該第１の流量よりも多い第２の流量に切り替えて、前記表面側の溝を形成する請求項１ないし３のいずれか１つに記載の半導体片の製造方法。
請求項５は、前記第１の溝部分は、前記保持部材を前記表面に貼り付けた時点において、前記粘着層が前記第２の溝部分に進入しない深さを有する請求項１に記載の半導体片の製造方法。
請求項６は、前記第１の溝部分は、切削部材で前記裏面側の溝を形成した後において、前記粘着層が前記第２の溝部分に進入しない深さを有する請求項１または５に記載の半導体片の製造方法。
請求項７は、請求項１ないし６いずれか１つに記載の製造方法によって製造された少なくとも１つの半導体片を実装する回路基板。
請求項８は、請求項７に記載の回路基板を実装する画像形成装置。
請求項１によれば、基板の表面から一定幅の表面側の溝部分が形成される異方性ドライエッチングを用いる場合と比較し、粘着層の残存を抑制できる。さらに第２の溝部分を形成しない場合と比較し、裏面側の溝を形成する際の基板の破損を抑制できる。
請求項２によれば、異方性エッチングの強度を切り替えない場合と比較し、表面側の溝の開口幅が同じ場合であっても、より深い溝を形成できる。
請求項３によれば、保護膜形成用のガスの量を切り替えない場合と比較し、表面側の溝の開口幅が同じ場合であっても、より深い溝を形成しやすい。
請求項４によれば、エッチング用のガスの量を切り替えない場合と比較し、表面側の溝の開口幅が同じ場合であっても、より深い溝を形成しやすい。
請求項５によれば、粘着層が第２の溝部分に侵入する場合と比較し、粘着層の残存を抑制できる。
請求項６によれば、裏面側の溝の形成に伴い粘着層が第２の溝部分に侵入する場合と比較し、粘着層の残存を抑制できる。
本発明の実施例に係る半導体片の製造工程の一例を示すフローである。 本発明の実施例に係る半導体片の製造工程における半導体基板の模式的な断面図である。 本発明の実施例に係る半導体片の製造工程における半導体基板の模式的な断面図である。 回路形成完了時の半導体基板（ウエハ）の概略的な平面図である。 ダイシングブレードによるハーフダイシングの詳細を説明する断面図である。 ダイシング用テープを基板表面から剥離するときの粘着層の残存を説明する断面図である。 本発明の実施例による微細溝であり、図７（Ａ）、（Ｂ）は、第１の好ましい微細溝の形状を示す断面図、図７（Ｃ）、（Ｄ）は、第２の好ましい微細溝の形状を示す断面図である。 本発明の実施例による微細溝であり、図８（Ａ）、（Ｂ）は、第３の好ましい微細溝の形状を示す断面図である。 比較例の微細溝であり、図９（Ａ）、（Ｂ）は、逆テーパ形状の微細溝を示す断面図、図９（Ｃ）、（Ｄ）は、垂直形状の微細溝を示す断面図である。 本発明の実施例による微細溝の第１の製造方法を説明する概略工程断面図である。 本発明の実施例による微細溝の第２の製造方法を説明する概略工程断面図である。 本発明の実施例による微細溝の第３の製造方法を説明する概略工程断面図である。 図１３（Ａ）は、半導体チップに形成される段差部を示す断面図、図１３（Ｂ）は、ダイシングブレードによる切断時に段差部に印加される荷重を説明する図、図１３（Ｃ）は、段差部の破損を説明する図である。 本発明の実施例による微細溝が形成された基板をダイシングブレードにより切断するときの段差部の破損の抑制を説明する図である。 本発明の実施例による微細溝の他の構成例を示す断面図である。 本発明の実施例に係る半導体片の製造工程の他の例を示すフローである。
本発明の半導体片の製造方法は、例えば、複数の半導体素子が形成された半導体ウエハなどの基板状の部材を分割（個片化）して、個々の半導体片（半導体チップ）を製造する方法に適用される。基板上に形成される半導体素子は、特に制限されるものではなく、発光素子、能動素子、受動素子等を含むことができる。好ましい態様では、本発明の製造方法は、発光素子を含む半導体片を基板から取り出す方法に適用され、発光素子は、例えば、面発光型半導体レーザー、発光ダイオード、発光サイリスタであることができる。１つの半導体片は、単一の発光素子を含むものであってもよいし、複数の発光素子をアレイ状に配置されたものであってもよく、さらに１つの半導体片は、そのような１つまたは複数の発光素子を駆動する駆動回路を包含することもできる。また、基板は、例えば、シリコン、ＳｉＣ、化合物半導体、サファイア等で構成される基板であることができるが、これらに限定されず、少なくとも半導体を含む基板（以下、総称して半導体基板という）であれば他の材料の基板であってもよい。なお、好ましい態様では、面発光型半導体レーザーや発光ダイオード等の発光素子が形成される、ＧａＡｓ等のＩＩＩ−Ｖ族化合物半導体基板である。
以下の説明では、複数の発光素子が半導体基板上に形成され、当該半導体基板から個々の半導体片（半導体チップ）を取り出す方法について図面を参照して説明する。なお、図面のスケールや形状は、発明の特徴を分かり易くするために強調しており、必ずしも実際のデバイスのスケールや形状と同一ではないことに留意すべきである。
図１は、本発明の実施例に係る半導体片の製造工程の一例を示すフローである。同図に示すように、本実施例の半導体片の製造方法は、発光素子を形成する工程（Ｓ１００）、レジストパターンを形成する工程（Ｓ１０２）、半導体基板の表面に微細溝を形成する工程（Ｓ１０４）、レジストパターンを剥離する工程（Ｓ１０６）、半導体基板の表面にダイシング用テープを貼付ける工程（Ｓ１０８）、半導体基板の裏面からハーフダイシングをする工程（Ｓ１１０）、ダイシング用テープに紫外線（ＵＶ）を照射し、半導体基板の裏面にエキスパンド用テープを貼付ける工程（Ｓ１１２）、ダイシング用テープを剥離し、エキスパンド用テープに紫外線を照射する工程（Ｓ１１４）、半導体片（半導体チップ）をピッキングし、回路基板等にダイマウントする工程（Ｓ１１６）を含む。図２（Ａ）ないし（Ｄ）、および図３（Ｅ）ないし（Ｉ）に示す半導体基板の断面図は、それぞれステップＳ１００ないしＳ１１６の各工程に対応している。
発光素子を形成する工程（Ｓ１００）では、図２（Ａ）に示すように、ＧａＡｓ等の半導体基板Ｗの表面に、複数の発光素子１００が形成される。発光素子１００は、例えば、面発光型半導体レーザー、発光ダイオード、発光サイリスタ、等である。なお、図面には、発光素子１００として１つの領域を示しているが、１つの発光素子１００は、個片化された１つの半導体片に含まれる素子を例示しており、１つの発光素子１００の領域には、１つの発光素子のみならず、複数の発光素子やその他の回路素子が含まれ得ることに留意すべきである。
図４は、発光素子の形成工程が完了したときの半導体基板Ｗの一例を示す平面図である。図面には、便宜上、中央部分の発光素子１００のみが例示されている。半導体基板Ｗの表面には、複数の発光素子１００が行列方向にアレイ状に形成されている。１つの発光素子１００の平面的な領域は、概ね矩形状であり、各発光素子１００は、一定間隔Ｓを有するスクライブライン等で規定される切断領域１２０によって格子状に離間されている。
発光素子の形成が完了すると、次に、半導体基板Ｗの表面にレジストパターンが形成される（Ｓ１０２）。図２（Ｂ）に示すように、レジストパターン１３０は、半導体基板Ｗの表面のスクライブライン等で規定される切断領域１２０が露出されるように加工される。レジストパターン１３０の加工は、フォトリソ工程によって行われる。
次に、半導体基板Ｗの表面に微細な溝が形成される（Ｓ１０４）。図２（Ｃ）に示すように、レジストパターン１３０をマスクに用い、半導体基板Ｗの表面に一定の深さの微細な溝（以下、便宜上、微細溝または表面側の溝という）１４０が形成される。このような溝は、例えば、異方性エッチングにより形成でき、好ましくは、異方性ドライエッチングである異方性プラズマエッチング（リアクティブイオンエッチング）により形成される。厚みの薄いダイシングブレードや等方性エッチング等で形成してもよいが、異方性ドライエッチングを用いることで、等方性エッチングで表面側の溝を形成するよりも、幅が狭くても深い溝を形成することができ、かつダイシングブレードを使用したときよりも微細溝周辺の発光素子１００に振動や応力等が影響するのを抑制することができるため、好ましい。微細溝１４０の幅Ｓａは、レジストパターン１３０に形成された開口の幅とほぼ等しく、微細溝１４０の幅Ｓａは、例えば、数μｍから十数μｍである。また、その深さは、例えば、約１０μｍから１００μｍ程度であり、少なくとも発光素子等の機能素子が形成される深さよりも深く形成される。微細溝１４０を一般的なダイシングブレードによって形成した場合には、切断領域１２０の間隔Ｓが、ダイシングブレード自体の溝幅及びチッピング量を考慮したマージン幅の合計として４０ないし６０μｍ程度と大きくなる。一方、微細溝１４０を半導体プロセスで形成した場合には、溝幅自体が狭いだけでなく切断のためのマージン幅もダイシングブレードを使用した場合のマージン幅より狭くすることが可能となり、言い換えれば、切断領域１２０の間隔Ｓを小さくすることができ、このため、発光素子をウエハ上に高密度に配置して半導体片の取得数を増加させることができる。なお、本実施例における「表面側」とは発光素子等の機能素子が形成される面側をいい、「裏面側」とは「表面側」とは反対の面側をいう。
次に、レジストパターンを剥離する（Ｓ１０６）。図２（Ｄ）に示すように、レジストパターン１３０を半導体基板の表面から剥離すると、表面には切断領域１２０に沿って形成された微細溝１４０が露出される。なお、微細溝１４０の形状の詳細については後述する。
次に、紫外線硬化型のダイシング用テープを貼り付ける（Ｓ１０８）。図３（Ｅ）に示すように、発光素子側に粘着層を有するダイシング用テープ１６０が貼り付けられる。次に、基板裏面側からダイシングブレードにより微細溝１４０に沿ってハーフダイシングが行われる（Ｓ１１０）。ダイシングブレードの位置決めは、基板裏面側に赤外線カメラを配置し、基板を透過して間接的に微細溝１４０を検知する方法や、基板表面側にカメラを配置し、直接、微細溝１４０の位置を検知する方法や、その他の公知の方法が利用できる。このような位置決めによって、図３（Ｆ）に示すように、ダイシングブレードによりハーフダイシングが行われ、半導体基板の裏面側に溝１７０が形成される。溝１７０は、半導体基板の表面に形成された微細溝１４０に到達する深さを有する。ここで、微細溝１４０はダイシングブレードによる裏面側に溝１７０よりも狭い幅で形成されているが、これは、微細溝１４０を裏面側の溝１７０よりも狭い幅で形成すれば、ダイシングブレードのみで半導体基板を切断する場合と比較し、一枚のウエハから取得できる半導体片の数が増やせるためである。なお、図２（Ｃ）に示す数μｍから十数μｍ程度の微細溝を半導体基板の表面から裏面に至るまで形成できれば、そもそもダイシングブレードを用いて裏面側の溝を形成する必要なないが、そのような深さの微細溝を形成することは容易でない。よって、図３（Ｆ）に示すように、ダイシングブレードによる裏面からのハーフダイシングを組み合わせている。
次に、ダイシング用テープへ紫外線（ＵＶ）を照射し、またエキスパンド用テープを貼り付ける（Ｓ１１２）。図３（Ｇ）に示すようにダイシング用テープ１６０に紫外線１８０が照射され、その粘着層が硬化される。その後、半導体基板の裏面にエキスパンド用テープ１９０が貼り付けられる。
次に、ダイシング用テープを剥離し、エキスパンド用テープに紫外線を照射する（Ｓ１１４）。図３（Ｈ）に示すように、ダイシング用テープ１６０が半導体基板の表面から剥離される。また、基板裏面のエキスパンド用テープ１９０に紫外線２００が照射され、その粘着層が硬化される。エキスパンド用テープ１９０は、基材に伸縮性を有し、ダイシング後に個片化した半導体片のピックアップが容易になるようにテープを伸ばし、発光素子の間隔を拡張する。
次に、個片化された半導体片のピッキングおよびダイマウントを行う（Ｓ１１６）。図３（Ｉ）に示すように、エキスパンド用テープ１９０からピッキングされた半導体片２１０が、接着剤やはんだ等の導電性ペーストなどの固定部材２２０を介して回路基板２３０上に実装される。
次に、ダイシングブレードによるハーフダイシングの詳細について説明する。図５は、図３（Ｆ）に示すダイシングブレードによるハーフダイシングをしたときの拡大された断面図を上下反転した状態を示している。なお、図３は、基板表面に形成された発光素子１００を強調して表示したが、図５は、基板表面に発光素子を明示していないが、発光素子は図３のときと同様に基板表面に形成されているものとする。
図５に示すように、ダイシングブレード３００は、微細溝１４０に沿って、回転しながら半導体基板Ｗを裏面から切削して、半導体基板Ｗ内に溝１７０を形成する。ダイシングブレード３００は、例えば、円盤状の切削部材であり、ここには、先端部が一定の厚みをもつ例が示されているが、先端部が先細りするようなダイシングブレードであってもよい。ダイシングブレード３００により形成された溝１７０（カーフ幅）は、ダイシングブレード３００の厚みとほぼ等しい幅を有し、当該溝１７０は、微細溝１４０に通じる深さに加工される。なお、ダイシングブレード３００は、半導体基板Ｗの外側で、半導体基板Ｗの裏面と平行な方向の位置合わせがされる。更に、半導体基板Ｗの裏面と垂直な方向Ｙに所定量だけ移動されることで、溝１７０と微細溝１４０との接続部に形成される段差により形成される段差部８００が、Ｙ方向に所望の厚みＴを有するように半導体基板Ｗの厚み方向の位置合わせがなされる。そして、半導体基板Ｗの外側で位置合わせがなされた後、ダイシングブレード３００を回転させた状態で、ダイシングブレード３００または半導体基板Ｗの少なくとも一方を、半導体基板Ｗの裏面と平行な方向に移動させることで、半導体基板Ｗに溝１７０を形成する。なお、段差部８００は、溝１７０と微細溝１４０との接続部に形成される段差と半導体基板Ｗの表面との間の部分であるが、言い換えると、溝１７０の幅と微細溝１４０の幅との差により形成される庇形状の部分である。
ダイシングブレード３００によるハーフダイシングが行われるとき、基板表面には、ダイシング用テープ１６０が貼り付けられる。ダイシング用テープ１６０は、テープ基材１６２と、その上に積層された粘着層１６４とを含む。粘着層１６４は、紫外線硬化型樹脂から構成され、紫外線が照射される前までは、一定の粘度または粘性を有し、紫外線が照射されると硬化してその粘着性が失われる性質を有する。このため、ダイシング用テープ１６０が貼り付けられたとき、粘着層１６４は、微細溝１４０を含む基板表面に接着し、ダイシング後に半導体片が離脱しないようにこれらを保持する。
図５の切断ラインＡ２において、半導体基板Ｗの切削中、ダイシングブレード３００の回転やダイシングブレード３００と半導体基板Ｗの相対的な移動などにより、溝１７０の内壁を介して半導体基板Ｗに振動Ｂおよび切削圧力Ｐが印加される。切削圧力Ｐにより半導体基板ＷがＹ方向に押圧されると、粘性のある粘着層１６４が流動して微細溝１４０内に入り込む。また、振動Ｂが微細溝１４０の近傍に伝達されることで、粘着層１６４の流動を助長する。さらに、ダイシングブレード３００による切削では、切粉混じりの切削水流（ジェット水流）が溝１７０に供給され、この切削水流により微細溝１４０が拡張する方向に圧力Ｐ１を受けるため、粘着層１６４の進入がさらに助長され得る。その結果、後述する本実施例の順テーパ形状を有さない微細溝の場合、例えば、約５μｍの幅の微細溝１４０内に、約１０μｍ程度の進入深さで粘着層１６４が入り込む場合がある。そこで、本実施例では、半導体片の取得数を向上させる等の理由で表面側の溝幅を裏面側の溝幅よりも狭して半導体片を製造する方法であっても、裏面側の溝が回転する切削部材で形成される場合には、半導体片の取得数が若干犠牲になるものの、後述する順テーパ形状の微細溝を形成するようにしている。
なお、ダイシングが終了した切断ラインＡ１では、隣の切断ラインＡ２の切削中に、微細溝１４０が幅方向に狭まるような圧力を受けるため、微細溝１４０に入り込んだ粘着層１６４がさらに内部に入り込みやすくなると考えられる。切断前の反対側の切断ラインＡ３では、粘着層１６４が貼付されただけであるため、微細溝１４０内に粘着層１６４が入り込む量は相対的に少ないと考えられる。
ダイシングブレード３００によるハーフダイシングが終了すると、基板裏面にエキスパンド用テープ１９０が貼り付けられ、次に、ダイシング用テープ１６０へ紫外線１８０が照射される。紫外線が照射された粘着層１６４は硬化し、その粘着力が失われる（図３（Ｇ））。次に、ダイシング用テープが基板表面から剥離される。図６は、ダイシング用テープを剥離するときの粘着層の残存を説明する断面図である。基板裏面に貼付されたエキスパンド用テープ１９０、テープ基材１９２と、その上に積層された粘着層１９４とを含み、切断された半導体片は粘着層１９４によって保持されている。
ダイシング用テープ１６０と基板表面とが剥離されるとき、微細溝１４０内に入り込んだ粘着層１６４ａは、深い位置まで進入しているため、その一部が十分に紫外線によって照射されず、未硬化になってしまう場合がある。未硬化の粘着層１６４は、粘着性を有しているため、粘着層１６４が基板表面から剥離されるとき、未硬化の粘着層１６４ａが切れ、粘着層１６４ａが微細溝１４０内に残存したり、あるいは基板表面に再付着して残存し得る。また、仮に硬化した状態であっても、粘着層１６４ａは狭い微細溝に深く侵入しているため、剥離する際の応力によりちぎれて残存し得る。もし、残存した粘着層１６４ｂが発光素子の表面に再付着されてしまうと、発光素子の光量に低下をきたし、発光素子が不良品とされ、歩留まりが低下することになる。また、発光素子以外の半導体チップであっても、粘着層１６４ｂが残存することでチップの外観検査等で不良と判定されるなど、その他の悪影響が想定される。このため、ダイシング用テープの剥離時に、粘着層１６４ａ、１６４ｂが基板表面に残存することは好ましいものではない。本実施例では、基板表面に形成される微細溝の形状を後述するように順テーパ形状に変更することで、ダイシング用テープの剥離時に粘着層が微細溝内や基板表面などに残存するのを抑制するようにする。
なお、複数の発光素子１００がメサ形状で形成されている場合、発光素子１００が凸部を形成し、発光素子１００と他の発光素子１００との間が凹部となり、この凹部に微細溝１４０が形成されることが多い。このような構成では、凸部だけでなく、凹部に形成された微細溝１４０の入り口部分にも粘着層１６４を追従させるように貼りつけることで、切粉混じりの切削水流が基板表面側に侵入しないようにする構成が考えられる。ただし、微細溝１４０の入り口部分に粘着層１６４を追従させるようにするためには、十分な厚みの粘着層１６４を有するダイシング用テープが必要となるため、これにより粘着層１６４がより微細溝１４０の深くに入り込みやすくなる。よって、このような粘着層１６４が微細溝１４０の深くに入り込みやすい条件において、後述する本実施例の順テーパ形状の微細溝を適用することにより、粘着層１６４の残存に対してより高い効果が得られる。
また、半導体基板の表面から垂直な微細溝を形成した場合において、粘着層１６４が微細溝の溝幅の距離よりも深く侵入する場合、つまり、粘着層１６４のうち微細溝内の粘着層１６４ａの形状が縦長になる場合は、縦長にならない場合と比較し、粘着層１６４を剥離する際に、微細溝内の粘着層１６４ａの根元部分にかかる応力によりちぎれやすく、残存しやすくなると考えられる。よって、本実施例の順テーパ形状を適用しない場合において微細溝内の粘着層１６４ａの形状が縦長になるような微細溝の幅や粘着層１６４の厚み等の製造条件において、後述する本実施例の順テーパ形状の微細溝を適用することにより、粘着層１６４の残存に対してより高い効果が得られる。
次に、本発明の実施例による好ましい微細溝の形状について説明する。図７（Ａ）は、本実施例の第１の好ましい微細溝の形状を示す断面図、図７（Ｂ）は、図７（Ａ）の微細溝内に進入した粘着層への紫外線照射を説明する図である。
図７（Ａ）に示すように、本実施例の微細溝４００は、基板表面の開口幅Ｓａ１から深さＤの底部の幅Ｓａ２（Ｓａ１＞Ｓａ２）まで、開口幅Ｓａ１が狭くなるように傾斜した対向する直線状の側面４０２、４０４を含む（このような傾斜を順テーパ形状という）。言い換えると、微細溝４００は、半導体基板Ｗの表面の開口幅Ｓａ１から深さＤに至るまで幅が徐々に狭くなる形状を有している。開口幅Ｓａ１は、例えば、おおよそ数μｍ〜十数μｍ程度である。深さＤは、発光素子などの回路が形成される深さよりも深く、裏面側から溝１７０を形成した場合に、溝１７０と微細溝４００との幅の差により形成される段差部８００が破損しない深さとする。微細溝４００が浅すぎる場合は、裏面側から溝１７０を形成したときに、ダイシングブレード３００による応力によって段差部８００が破損する場合があるため、破損しない深さとする必要がある。一方、微細溝４００が深すぎる場合は、深い溝によって半導体基板の強度が弱くなるため、微細溝１４０を形成した後の工程での半導体基板Ｗの取り扱いが浅い場合と比べて難しくなる。よって、必要に以上に深く形成しないことが好ましい。そのような深さＤは、一般的な厚みの半導体基板であれば、例えば、１０μｍから１００μｍ程度である。また、微細溝４００は、好ましくは、異方性ドライエッチングにより形成され、側面４０２、４０４の傾斜角は、フォトレジストの形状やエッチング条件等を変更することで適宜選択可能である。
図７（Ｂ）に示すように、ダイシングブレード３００の切削によりカーフ幅Ｓｂの溝１７０が形成され、溝１７０が微細溝４００に繋がる。溝１７０の幅（カーフ幅Ｓｂ）は、例えば２０〜６０μｍ程度である。ダイシングブレード３００からの圧力や振動等の応力によって、粘着層１６４の一部が順テーパ形状の微細溝４００内に進入し、エキスパンド用テープの貼り付け後に、基板表面側からの紫外線１８０によってダイシング用テープ１６０が照射される。このとき、微細溝４００が順テーパ形状に加工されているため、紫外線１８０は、半導体基板Ｗによって遮蔽されることなく、微細溝４００内の粘着層１６４ａを十分に照射し、微細溝４００内の粘着層１６４ａが硬化され易くなる。その結果、ダイシング用テープ１６０と基板表面とを剥離するとき、微細溝４００内の粘着層１６４ａは、微細溝４００の開口幅が同じであっても、垂直形状の場合と比較して粘着性を失っており、基板表面および微細溝４００から離脱され易く、粘着層が基板表面に再付着することが抑制される。さらに微細溝４００の順テーパ形状は、溝形状が傾斜しているため、微細溝４００内に押し込まれた粘着層１６４ａが硬化されていない場合であっても垂直な微細溝と比較して抜け易くなり、粘着層１６４ａの離脱を助長する。
図７（Ｃ）は、本実施例の第２の好ましい微細溝の形状を示す断面図である。第２の好ましい微細溝４１０は、基板表面の開口幅Ｓａ１から深さＤの途中の幅Ｓａ２まで順方向に傾斜した対向する側面４１２、４１４の溝部分と、幅Ｓａ２から底部までのほぼ垂直な対向する側面４１２ａ、４１４ａの溝部分とを含む。側面４１２、４１４による傾斜した溝部分の深さＤは、ダイシング用テープ１６０が貼りつけられた時点で、粘着層１６４が進入する深さよりも深いことが好ましい。深さＤよりも深い溝部分の幅は順テーパ形状の溝幅よりも狭いため、ダイシングブレードの振動や応力による溝幅の変動の比率が順テーパ形状の溝部分よりも大きくなる。よって、ダイシング用テープ１６０が貼りつけられた時点で既に深さＤよりも深い溝部分に粘着層１６４が侵入している場合、ダイシングブレードの振動や応力により溝のより深くまで粘着層１６４が侵入し得る。よって、深さＤは、ダイシング用テープ１６０が貼りつけられた状態において、粘着層１６４が進入する深さよりも深いことが好ましい。
また、深さＤは、ダイシングブレードで裏面側の溝が形成された後において、粘着層１６４が深さＤよりも深い溝部分に侵入していない状態を保てる深さであることが好ましい。これは、深さＤよりも深い溝部分に粘着層１６４が侵入している場合、剥離の際に、より残存しやすくなるためである。なお、微細溝全体の深さなど、その他の条件は図７（Ａ）と同じである。
ここで、図７（Ａ）のように順テーパ形状のみにより、微細溝を深く形成しようとすると、開口部Ｓａ１を広くする必要がある。また、開口部Ｓａ１を狭いまま順テーパ形状のみで微細溝４００を深く形成しようとするとテーパ角が急角度になるため、微細溝４００内に粘着層１６４が残留し易くなる。一方、図７（Ｃ）の形状では、開口部Ｓａ１の幅は微細溝内に粘着層が残留しがたい幅に保ちつつ、所望の深さの微細溝を形成しやすくなる。所望の深さの微細溝を形成できれば、裏面側から微細溝４１０の幅よりも広い幅の溝１７０を形成した場合に、微細溝の深さが浅い場合と比べて段差部の破損が抑制される。
なお、図７（Ｃ）では、順テーパ形状の最下部から基板の裏面に向けて、ほぼ垂直で幅が変わらない溝部分を開示しているが、垂直である必要はなく、順テーパ形状の最下部の幅よりも狭くならずに半導体基板の裏面に向かう形状であればよい。このような形状であれば、図７（Ａ）に開示する構成と比較し、微細溝の開口幅を広げなくても、所望の深さの微細溝４１０が形成しやすくなる。
また、半導体基板の表面から垂直な微細溝を形成した場合において、粘着層１６４が微細溝の溝幅の距離よりも深く侵入する場合、つまり、粘着層１６４のうち微細溝内の粘着層１６４ａの形状が縦長になる場合は、縦長にならない場合と比較し、粘着層１６４を剥離する際に、微細溝内の粘着層１６４ａの根元部分にかかる応力によって、残存しやすくなる。よって、垂直な微細溝形を形成した際に微細溝内の粘着層１６４ａの形状が縦長になるような、微細溝の幅や粘着層１６４の厚み等の製造条件において、図７（Ｃ）のように微細溝の入り口部分を順テーパ形状とするのが好ましい。すなわち、順テーパ形状の溝部分よりも下方に位置する溝部分の溝幅が、微細溝４１０全体がこの溝幅で形成されていると仮定した場合において粘着層が入り込む深さよりも狭い幅である場合に、その溝の入り口部分を順テーパ形状とすれば、粘着層１６４の残存に対してより高い効果が得られる。
図７（Ｃ）の微細溝に対して、ダイシングブレード３００の切削によりカーフ幅Ｓｂの溝１７０を形成すると、図７（Ｄ）に示すように、溝１７０が微細溝４１０に繋がる形状となる。図７（Ｂ）のときと同様に、粘着層１６４の一部１６４ａが微細溝４１０内に進入するが、微細溝４１０の順テーパ形状の溝部分（側面４１２、４１４）の深さＤを、粘着層１６４ａが入り込む深さよりも深く形成すれば、微細溝４１０内の粘着層１６４ａは紫外線によって十分に照射され、硬化され易い。このため、ダイシング用テープの剥離時に、微細溝４１０や基板表面に粘着層が残存することが抑制される。また、微細溝４１０の側面が傾斜を有するため、微細溝４1０内に押し込まれた粘着層１６４ａが硬化されていない場合であっても抜け易くなり、粘着層１６４ａの離脱を助長する。
図８（Ａ）は、本実施例の第３の好ましい微細溝の形状を示す断面図である。同図に示すように、第３の好ましい微細溝４２０は、第２の好ましい微細溝４１０の垂直形状の溝部分を逆テーパ形状の溝部分に変更したものである。すなわち、微細溝４２０は、基板表面の開口幅Ｓａ１から深さＤの途中の幅Ｓａ２まで順方向に傾斜した対向する側面４２２、４２４の溝部分と、幅Ｓａ２から底部の幅Ｓａ３まで逆方向に傾斜した対向する側面４２２ａ、４２４ａの溝部分とを含む。Ｓａ１＞Ｓａ２、Ｓａ３＞Ｓａ２の関係にある。Ｓａ１とＳａ３との関係は任意であるが、好ましくは、Ｓａ３＞Ｓａ１である。また、微細溝の深さなどの条件は、図７（Ａ）ないし図７（Ｄ）と同じである。なお、ダイシングブレード３００による溝１７０を形成する際に、微細溝４２０と溝１７０が確実に接続されるようにするため、ダイシングブレード３００の先端部は、図８（Ａ）に示すように、微細溝４２０の最下部よりも、半導体基板Ｗの表面により近い位置まで切削する。この場合においては、後に説明するダイシングブレード３００による応力の関係から、微細溝４２０と溝１７０との境界部分での微細溝４２０の幅が、深さＤにおける微細溝４２０の幅よりも広いことが好ましい。
図８（Ｂ）に示すように、ダイシングブレード３００による切断中に、微細溝４２０内に粘着層１６４の一部１６４ａが進入するが、微細溝４２０を、粘着層１６４ａが微細溝４２０内に入り込む深さよりも大きい深さＤの順テーパ形状の溝部分（側面４２２、４２４）を有するように形成すれば、微細溝４２０内の粘着層１６４ａは紫外線によって十分に照射され、硬化され易い。このため、ダイシング用テープの剥離時に、粘着層が微細溝４２０や基板表面に残存することが抑制される。また、微細溝４２０の側面が傾斜を有するため、微細溝４２０内に押し込まれた粘着層１６４ａが硬化されていない場合であっても抜け易くなり、粘着層１６４ａの離脱を助長する。
このように本実施例によれば、微細溝４００、４１０、４２０は、少なくとも基板表面の開口幅が底部に向けて狭くなるような順テーパ形状の溝部分を含んで構成されるため、ダイシング用テープの粘着層が微細溝内に入り込んだとしても、順テーパ形状でない場合と比較して、微細溝内の粘着層の全体を紫外線で照射し、硬化させその粘着性を失わせ易くなる。更に、順テーパ形状であるため、ダイシング用テープの剥離時に、順テーパ形状でない場合と比較して、粘着層が途切れることが抑制され、一体となって微細溝や基板表面から剥離され易くなる。
なお、図７（Ａ）ないし（Ｄ）、図８（Ａ）、（Ｂ）は、微細溝の特徴を分かり易く説明するために模式的に描かれたものであり、実際に形成される微細溝の側面等には、段差や凹凸が含まれたり、曲線形状で形成されたりすることに留意すべきである。例えば、表面側の微細溝は、幅が直線的に徐々に狭くなる形状として開示しているが、直線的である必要はなく、幅が徐々に狭くなる形状であれば、曲線を有する形状などであってもよい。また、例えば、階段状に徐々に狭くなる形状であってもよい。ただし、階段状に徐々に狭くなる形状よりも連続的に徐々に狭くなる形状の方が、粘着層の残存を抑制する観点からは好ましい。
また、図７（Ａ）ないし（Ｄ）、図８（Ａ）、（Ｂ）は、いずれの図も、基板表面の開口幅Ｓａ１が溝１７０の幅よりも狭い形態を開示しているが、これは、基板表面の開口幅Ｓａ１が溝１７０の幅よりも狭い構成であれば、溝１７０の幅のままフルダイシングする方法と比較し半導体片の取得数を増やすことができるためである。ここで、一般的には、半導体片の取得数を増やすためには、表面側の溝は等方性エッチングやダイシングブレードで表面側の溝を形成するよりも、より幅が狭く垂直な形状の溝が形成しやすい異方性ドライエッチングで形成するのがよいが、異方性ドライエッチングを採用することで、単に、幅が狭く垂直な溝形状を形成してしまうと、粘着層の残存の観点からは好ましくない。一方、粘着層の残存に着目すると、幅が狭く垂直な形状の溝となる異方性ドライエッチングで表面側の溝を形成するよりも、微細溝の開口が垂直な形状にならない等方性エッチングなどで形成するのがよいが、等方性エッチングでは、幅が狭く深い溝は形成しにくい。そこで、本実施例では、異方性ドライエッチングであっても、図７（Ａ）ないし（Ｄ）、図８（Ａ）、（Ｂ）に示す形状の微細溝を形成することで、半導体片の取得数向上と粘着層の残存抑制の両立が図れる。
図９（Ａ）、（Ｂ）は、微細溝が逆テーパ形状に加工されたときの比較例である。図９（Ａ）に示すように、微細溝５００は、開口幅Ｓａ１よりも底部の幅Ｓａ２が大きくなるように対向する傾斜した側面５０２、５０４を有する、いわゆる逆テーパ形状の溝に加工されている。図９（Ｂ）に示すように、逆テーパ形状の微細溝５００内に粘着層１６４の一部１６４ａが進入したとき、開口幅Ｓａ１の間口が狭くなるため、紫外線１８０の一部が半導体基板Ｗによって遮蔽され易く、粘着層１６４ａの周縁部１６５（図中、塗潰し部分）に紫外線が十分に照射されず、ある未硬化の粘着層１６５が多く残り易くなる。このため、ダイシング用テープの剥離のときに、順テーパ形状である場合と比較して、粘着性のある粘着層１６５が途切れ易く、微細溝内に残存したり、あるいは基板表面等に再付着してしまう。さらに、逆テーパ形状であるため、微細溝５００内に押し込まれた硬化した粘着層１６４がスムースに抜け難くなる。
図９（Ｃ）、（Ｄ）は、微細溝がほぼ垂直形状に加工されたときの比較例である。図９（Ｃ）に示すように、微細溝５１０は、基板表面の開口幅Ｓａ１の垂直な対向する側面５１２、５１４を含む、いわゆる垂直形状の溝に加工されている。図９（Ｄ）に示すように、垂直形状の微細溝５１０内に進入された粘着層１６４ａは、微細溝の幅Ｓａ１に対して深く内部に入り込んでいるため、順テーパ形状である場合と比較して、粘着層１６４ａの全体が十分に紫外線１８０によって照射されず、その周縁部の一部の粘着層１６６が未硬化になり易い。未硬化の粘着層１６６は、図９（Ａ）の逆テーパ形状のときの粘着層１６５より少ないが、このような粘着層１６６は、ダイシング用テープの剥離時に、微細溝５１０や基板表面に残存、あるいは再付着し得る。
次に、本実施例の微細溝の第１の製造方法について説明する。図１０は、図７（Ａ）に示す微細溝の製造方法の工程を示す断面図である。図１０（Ａ）に示すように、複数の発光素子が形成された半導体基板Ｗ（ＧａＡｓ基板）の表面に、フォトレジスト６００が塗布される。フォトレジスト６００は、例えば、粘性１００ｃｐｉのｉ線レジストであり、数μｍ程度の厚さに形成される。公知のフォトリソ工程、例えばｉ線ステッパー、ＴＭＡＨ２．３８％の現像液を用いて、フォトレジスト６００に開口６１０が形成される。開口６１０は、図２（Ａ）において説明したように切断領域１２０を露出させるために形成され、また、開口６１０の幅は、ほぼ一定であり、すなわち開口６１０は、ほぼ垂直な側壁を有する。
次に、図１０（Ｂ）に示すように、フォトレジスト６００が軟化するような高温でフォトレジスト６００をベークし、順テーパ形状の側面の開口６１０Ａに加工する。具体的には、ベーク温度とベーク時間を調整して、フォトレジストの開口の形状を、基板の表面からフォトレジストの上面に至るまで徐々に幅が広くなる形状となるようにする。すなわち、基板表面から見たときに開口が逆テーパ形状となるように形成する。条件は、例えば、ベーク温度が１１０℃、ベーク時間が２分である。なお、基板の表面からフォトレジストの上面に至るまで徐々に幅が広くなる形状のフォトレジストを形成できれる方法であれば、露光時にグレーマスクを使用するなどの他の方法で形成してもよい。
次に、図１０（Ｃ）に示すように、順テーパ形状の開口６１０Ａが形成されたレジストパターン６００をエッチング用のマスクに用い、半導体基板Ｗを異方性ドライエッチングする。好ましい態様では、リアクティブイオンエッチング（ＲＩＥ）装置として誘導結合プラズマ（ＩＣＰ）が用いられる。エッチング条件は、例えば、誘導結合プラズマ（ＩＣＰ）のパワー５００Ｗ、バイアスパワー５０Ｗ、圧力３Ｐａ、エッチングガスとして、Ｃｌ２＝１５０sccm、ＢＣｌ３＝５０sccm、Ｃ４Ｆ８＝２０sccm、基板温度２０℃、エッチング時間４０分である。このエッチングにより、基板表面では、開口が逆テーパ形状であるレジストの厚みの薄い部分から厚い部分に向けて徐々にエッチングされる領域が横方向に広がっていくため、開口６１０Ａの形状が転写された順テーパ形状の微細溝６２０が形成される。次に、図１０（Ｄ）に示すように酸素アッシングにより、レジスト６００が除去される。
次に、本実施例の微細溝の第２の製造方法について説明する。図１１は、図７（Ａ）に示す微細溝の他の製造方法の工程を示す断面図である。図１１（Ａ）に示すように、半導体基板Ｗ（ＧａＡｓ基板）上に、フォトレジスト７００が塗布され、切断領域を露出する開口７１０が形成される。この工程は、例えば図１０（Ａ）の工程と同様である。
次に、図１１（Ｂ）に示すように、開口７１０が形成されたレジストパターン７００をエッチング用のマスクに用い、半導体基板Ｗを異方性ドライエッチングすることで、基板表面に第１の溝部分７２０を形成する。好ましい態様では、リアクティブイオンエッチング（ＲＩＥ）装置として誘導結合プラズマ（ＩＣＰ）が用いられる。エッチング条件は、例えば、誘導結合プラズマ（ＩＣＰ）のパワー５００Ｗ、バイアスパワー５０Ｗ、圧力３Ｐａ、エッチングガスとして、Ｃｌ２＝１５０sccm、ＢＣｌ３＝５０sccm、Ｃ４Ｆ８＝５０sccmである。公知のようにＣＦ系のガスを添加することで、エッチングと同時に側壁に保護膜７３０が形成される。反応ガスのプラズマによりラジカル、イオンが生成されるが、溝７２０の側壁はラジカルのみでアタックされ、底部はラジカルおよびイオンの両方でアタックされるためエッチングされ易くなり、異方性エッチングが達成される。
エッチング装置の出力、ガスの流量、時間などのエッチング条件を最適化し、側壁に形成される保護膜７３０が適切な厚さになるように調整する。保護膜７３０が薄くなるように調整すると垂直な溝や逆テーパ形状の溝となり、厚くなるように調整すると、図１１（Ｃ）に示すような順テーパ形状の微細溝７４０を形成することができる。一例として、エッチングガスに含まれる側壁保護膜形成用のガスであるＣＦ系のガスの流量を増やすと、保護膜７３０が厚くなり、順テーパ形状を形成しやすい。
次に、本実施例の微細溝の第３の製造方法について説明する。図１２は、図７（Ｃ）に示す微細溝の製造方法の工程を示す断面図である。この製造方法では、図１２（Ａ）に示すように、半導体基板Ｗ（ＧａＡｓ基板）上に形成されるフォトレジスト７５０の形状が、図１０や図１１のフォトレジストと異なる。すなわち、フォトレジスト７５０の開口７６０が、半導体基板Ｗの表面から上方に向けて徐々に幅が広くなる第１のフォトレジスト部分７５２と、第１のフォトレジスト部分７５２の上端から、第1のフォトレジスト部分７５２における開口の幅が広がる角度よりも狭い角度で上方に延びる第２のフォトレジスト部分７５４とを有している。なお、ここでの「上方」とは、半導体基板の表面を上方に向けた場合の上方を指す。
このような形状のフォトレジスト７５０は、例えば、グレーマスクを利用して形成される。まず、半導体基板Ｗ（ＧａＡｓ基板）上にフォトレジストを塗布する。その後、切断領域を露出する開口を形成する際にグレーマスクを用いて開口させる領域の中心部と周辺部で露光量を異ならせる。具体的には、開口させる領域の中心部には一定の光量が露光されるようにするとともに、中心部の外延から開口させる領域の外延に向けては露光量が徐々減少するように設定する。更に、周辺部の外側である開口をさせない領域には露光がされないようにする。ネガ型のフォトレジストを利用する場合は露光量が逆になるようにすればよい。また、開口の形成に伴う応力やその他の作用を利用して、結果的に、半導体基板Ｗの表面から上方に向けて徐々に幅が広くなる第１のフォトレジスト部分７５２と第１のフォトレジスト部分７５２の上端から第１のフォトレジスト部分７５２の角度よりも上方に向けて延びる第２のフォトレジスト部分７５４とを有するフォトレジストが形成できるのであれば、そのような方法で形成してもよい。なお、いずれの方法においても、フォトレジストを形成した後のベークは行わなくてもよいし、所望の形状が崩れない範囲で行ってもよい。
次に、図１２（Ｂ）に示すように、開口７６０が形成されたレジストパターン７５０をエッチング用のマスクに用い、半導体基板Ｗを異方性ドライエッチングする。エッチングの条件は、例えば、本実施例の微細溝の第１の製造方法や第２の製造方法と同じ条件が適用できる。ここで、レジストパターン７５０は、基板表面から上方に向けて逆テーパ形状の開口を有する第１のフォトレジスト部分７５２を有しているので、逆テーパ形状の厚みの薄い部分から厚い部分に向けて徐々にエッチングされる領域が横方向に広がっていき、図１２（Ｂ）に示すように、フォトレジストの開口７６０の形状が転写された順テーパ形状の微細溝７７０が形成される。この時、エッチングガスに含まれるＣＦ系のガスにより、図１１（Ｂ）と同様に、エッチングと同時に側壁に保護膜７８０が形成される。
次に、更にエッチングを進めるが、この際、半導体基板Ｗの上面から垂直方向に延びる第２のフォトレジスト部分７５４のみが残っている状態であるため、図１２（Ｂ）に示す順テーパ形状の溝はその角度を保ったまま継続しては形成されず、図１２（Ｃ）に示すように、微細溝７７０の入り口部分に順テーパ形状を保ちつつ、下方に延びる溝部分７９０が形成される。なお、実施例の微細溝の第１の製造方法や第３の製造方法では、半導体基板Ｗの表面から上方に向けて徐々に幅が広くなる開口を有するフォトレジストを利用しているので、微細溝の第２の製造方法のように、順テーパ形状の溝を形成すようにエッチング条件が適正化されていない場合であっても、順テーパ形状の溝が形成しやすい。
以上の工程を経て、図１２（Ｃ）に示すような、半導体基板Ｗの表面から裏面に向けて幅が徐々に狭くなる第１の溝部分７７０と、第１の溝部分７７０の最下部から、この最下部の幅よりも狭くならずに半導体基板Ｗの裏面に向かう第２の溝部分７９０を含む微細溝が形成できる。なお、第２のフォトレジスト部分７５４は垂直に上方に延びる形状以外であってもよい。例えば、第１のフォトレジスト部分７５２における開口の幅が広がる角度よりも狭い角度で上方に延びる形状であれば垂直である必要はない。このような形状であれば、図７（Ａ）に示すような順テーパのみの微細溝の構成と比較し、微細溝の入り口部分を順テーパ形状に保ちつつ、所望の深さの微細溝を形成しやすい。
次に、本実施例の微細溝の第４の製造方法として、図８（Ａ）に示す微細溝の製造方法について説明する。図８（Ａ）に示すような順テーパ形状の溝部分と逆テーパ形状の溝部分とを含む微細溝を形成する場合、まずは、本実施例の微細溝の第１、第２、または第３の製造方法等を利用して、順テーパ形状の溝部分を形成する。その後、順テーパ形状の溝部分を形成したエッチング条件よりも溝幅を広く形成できるエッチング条件、すなわち、溝の側壁方向へのエッチング強度が強いエッチング条件に切り替えて、エッチングを継続する。溝幅を広く形成できるエッチング条件に切り替えることで、順テーパ形状が既に形成されている溝部分は、その側壁に形成された保護膜により溝幅が広がることが抑制される一方、順テーパ形状の溝部分と連通する下方には、より幅の広い溝部分が下方に延びるように形成される。
ここで、溝幅を広くするためには、エッチングガスに含まれるエッチング用のガスであるＣｌ２の流量を増やしてもよいし、側壁保護膜を形成するためのガスであるＣ４Ｆ８（ＣＦ系ガス）の流量を減らしてもよい。少なくとも一方の流量を変えればよい。すなわち、少なくとも一方のエッチングガスの流量を切り替えれることで、溝幅を変えればよい。言い換えると、順テーパ形状の溝部分の形成時及び逆テーパ形状の溝部分の形成時の両方において、エッチングガスに含まれる側壁保護用のガス及びエッチング用のガスの両方を供給するものの、それぞれの流量を変えればよい。そして、このような流量の設定を、順テーパ形状の溝部分を形成する前に予め設定しておくことで、順テーパ形状の溝部分及び逆テーパ形状の溝部分を一連の連続したエッチング工程にて形成できる。また、エッチング装置の出力を変えるなどして、溝幅を広くするようにエッチング条件を適正化してもよい。
なお、上記したレジスト形状を転写するエッチング方法、および側壁保護膜を形成するエッチング方法は本実施例における製造方法の典型的な一例を示すものであり、本実施例の微細溝の製造方法は、必ずしも図１０ないし図１２に示す製造工程に限定されるものではなく、また、様々な組み合わせが可能である。例えば、本実施例の微細溝の第１ないし第３の製造方法において、本実施例の微細溝の第４の製造方法のように、エッチング条件を途中で切り替えてもよい。微細溝の形成途中で、それまでの形成で使用しているエッチング強度よりも溝の側壁方向または下方へのエッチング強度が強いエッチング条件に切り替えることで、微細溝の途中から順テーパ形状の角度が狭くなり、溝の側面が基板面に対して、より垂直に近くなる。このようにエッチング条件に切り替えることで、図７（Ｃ）や図８（Ａ）のような形状、すなわち、順テーパ形状の溝部分と、この溝部分の最下部からこの最下部の幅よりも狭くならずに半導体基板Ｗの裏面に向かう溝部分とを有する微細溝を形成することができる。また、図７（Ｃ）や図８（Ａ）のような形状を形成する場合は、エッチング条件の切り替えは１回だけである必要はなく、必要に応じて複数回実施してもよい。
次に、本実施例による順テーパ形状の溝部分と逆テーパ形状の溝部分とを有する微細溝４２０（図８）の副次的な効果について説明する。図１３（Ａ）は、図３（Ｆ）に示すダイシングブレードによるハーフダイシングをしたときの断面図、図１３（Ｂ）は、図１３（Ａ）に示される段差部の拡大図、図１３（Ｃ）は、段差部の破損を示している。
半導体基板Ｗの表面には、上記したように、複数の発光素子１００が形成され、各発光素子１００は、間隔Ｓのスクライブライン等で規定される切断領域１２０によって離間されている。切断領域１２０には、異方性ドライエッチングにより幅Ｓａの微細溝１４０（図９（Ｃ）に示す垂直形状の溝）が形成されている。カーフ幅Ｓｂのダイシングブレード３００を回転させながら、半導体基板Ｗの裏面から切削することで、半導体基板Ｗには、カーフ幅Ｓｂとほぼ等しい幅の溝１７０が形成される。カーフ幅Ｓｂは、微細溝１４０の幅Ｓａよりも大きいため、溝１７０が形成されたとき、切断領域１２０には、幅Ｓｂと幅Ｓａの差、言い換えると微細溝１４０と溝１７０の側面の位置の差によって、厚さＴの片持ち梁状の段差部８００が形成される。もし、ダイシングブレード３００の中心と微細溝１４０の中心が完全に一致しているならば、段差部８００の横方向に延在する長さは、（Ｓｂ−Ｓａ）／２である。
ダイシングブレード３００による切断が行われるとき、ダイシングブレード３００の先端部の平坦な面が半導体基板ＷをＹ方向に押圧することで、段差部８００には力Ｆが印加され、これにより段差部８００のコーナー部Ｃに応力が集中する。コーナー部Ｃへの応力がウエハの破壊応力を超えたとき、図１３（Ｃ）に示すように段差部８００の破損（欠け、亀裂あるいはピッキング等）が生じる。特に、ＧａＡｓ等の化合物半導体基板は、シリコン基板よりも強度が弱いため、段差部８００に破損が生じ易い。もし、段差部８００に破損が生じるならば、段差部８００の切断のためのマージンＭを確保しなければならず、これは、切断領域１２０の間隔ＳをマージンＭと等しいかそれよりも大きくしなければならないことを意味し、半導体片の取得数が低下する。従って、段差部８００の破損を抑制することが好ましい。
段差部８００の破損を生じさせる応力に影響が高い因子には、主に次の３つが考えられる。第１に、ダイシングブレードの先端部の形状、第２に、段差部８００の厚さＴ、第３に、段差部における段差の大きさ、すなわち、ある所定の厚みのダイシングブレード３００を使用する場合は、微細溝１４０と溝１７０との位置ずれ量である。ダイシングブレードの先端部の形状により段差部への応力を低下させるには、どのような形状が最適なのかを評価しなければならない。また、段差部８００の厚さＴを大きくすることで、段差部８００のコーナー部の破壊強度を増加させることが可能であるが、微細溝１４０を異方性ドライエッチングにより形成する場合には、微細溝１４０の深さに制限があり、段差部８００の厚さＴを一定以上大きくすることは難しい。さらに、微細溝１４０の中心と溝１７０の中心間の位置ずれは、ダイシングブレードの位置決め精度等、製造装置の加工精度に起因するものであり、量産する上で位置ずれには一定のバラツキが生じてしまう。
上記した図８（Ａ）に示すような本実施例の微細溝４２０は、順テーパ形状の溝部分の下方に逆テーパ形状の溝部分を有するため、言い換えれば、微細溝の底部の幅が基板表面と平行な方向に拡張されるため、製造装置の加工精度による位置ずれが発生した場合であっても、段差部８００への応力を緩和させ、段差部８００の破損の発生を抑制することができる。
このような微細溝４２０が形成されたときの段差部の応力緩和について説明する。図１４（Ａ）は、ダイシングブレード３００の中心と微細溝４２０の中心が一致し、両者の位置ずれがないとき、図１４（Ｂ）は、両者の位置ずれが生じているときの切断例である。また、ダイシングブレード３００によるカーフ幅Ｓｂは、微細溝４２０の逆テーパ形状の溝部分の幅Ｓａ３（図８を参照）よりも大きい関係にある（Ｓａ３＜Ｓｂ）。
図１４（Ａ）に示すように、ダイシングブレード３００により、基板裏面に溝１７０が形成されたとき、溝１７０は、微細溝４２０に繋がる。好ましい態様では、ダイシングブレード３００は、切削時において、微細溝４２０の幅Ｓａ３と幅Ｓａ２との間に先端部が位置するように、半導体基板Ｗに垂直な方向の位置決めがなされる。言い換えると、ダイシングブレード３００の先端部は、少なくとも微細溝４２０には到達するが、幅Ｓａ２を規定する深さには到達しないよう位置決めされている。ダイシングブレード３００の位置ずれが少ない場合、溝１７０と微細溝４２０の境界に、溝１７０の内側に延在する段差８１０が形成される。段差８１０の幅は、逆テーパ形状の溝部分が形成されないとき比較して小さくなるため、ダイシングブレード３００の先端部と段差８１０との接触面積が小さくなり、段差８１０がダイシングブレードから受ける力Ｆが減少する。この結果、段差８１０を介して段差部８００へ印加される応力が減少され、段差部８００の破損の発生が抑制される。また、図１４（Ｂ）に示すように、ダイシングブレード３００の位置ずれが生じたとき、微細溝４２０の一方の側に比較的大きな幅の段差部８２０が形成され得るが、この場合にも、逆テーパ形状の溝部分が形成されないときと比較して、段差８１０の幅を小さくすることができるので、段差部８００の破損の発生を抑制することができる。
図１４（Ｃ）、（Ｄ）は、微細溝４２０の幅Ｓａ３がダイシングブレード３００の厚み（カーフ幅Ｓｂ）よりも大きいときの切断例である。逆テーパ形状の溝部分の少なくとも一部は、カーフ幅Ｓｂよりも大きい幅Ｓａ３を包含している。図１４（Ｃ）は、第２の溝部分５２０とダイシングブレード間に位置ずれが生じていない理想的な切断を示しており、お互いの溝の接続位置において、カーフ幅Ｓｂよりも微細溝の幅の方が大きければ、溝１７０の内側に延在する段差部は形成されず、お互いの溝の接続位置における溝１７０の外側に延在する段差部８３０が形成される。このため、ダイシングブレード３００の先端部は段差部８３０と非接触となり、ダイシングブレード３００からの力は段差部８３０へ伝達されず、段差部８００の破損の発生が抑制される。
図１４（Ｄ）に示すように、ダイシングブレード３００に位置ずれが生じた場合であっても、位置ずれ量が一定範囲以下であれば、溝１７０の外側に延在する段差部８４０が形成されるため、ダイシングブレード３００から段差部８４０を介して段差部８００へ応力が印加されない。仮に、位置ずれ量が一定範囲を超えた場合であっても、逆テーパ形状の溝部分が形成されない場合と比較すれば、段差部の幅が減少されるので、段差部８００への応力が軽減されることになる。
上記したような段差部の破損を抑制し得る微細溝の形状は、逆テーパ形状に限らず、その底部が拡張されるような形状であれば、他の形状であってもよい。図１５に、本実施例の微細溝の他の形状の断面を示す。図１５（Ａ）に示す微細溝４３０は、開口幅Ｓａ１から深さＤ１の幅Ｓａ２（Ｓａ１＞Ｓａ２）に向けて傾斜する対向する直線状の側面を含む順テーパ形状の溝部分４３０Ａと、溝部分４３０Ａの下方に接続され、深さＤ２の球面状の側面を有する幅広部分４３０Ｂとを有する。幅広部分４３０Ｂの基板表面と平行な方向の対向する側壁間の最大径Ｓａ３は、Ｓａ２よりも大きい。また、順テーパ形状の溝部分４３０Ａの深さＤ１は、ダイシング用テープの粘着層が入り込む深さよりも大きい。
図１５（Ｂ）に示す微細溝４４０は、開口幅Ｓａ１から深さＤ１の幅Ｓａ２（Ｓａ１＞Ｓａ２）に向けて傾斜する対向する直線状の側面を含む順テーパ形状の溝部分４３０Ａと、溝部分４４０Ａの下方に接続され、深さＤ２のほぼ直線状の側面を有する矩形状の幅広部分４４０Ｂとを有する。幅広部分４４０Ｂは、図１５（Ａ）に示す幅広部分４３０Ｂの球面状の側面を直線状に変化させたものであり、幅広部分４４０Ｂの幅Ｓａ３は、基板表面と平行な方向の対向する側壁間の距離であり、この距離は、Ｓａ２よりも大きい。また、順テーパ形状の溝部分４４０Ａの深さＤ１は、ダイシング用テープの粘着層が入り込む深さよりも大きい。なお、ここには示す幅広部分の形状は例示であって、幅広部分の形状は、微細溝の途中の幅Ｓａ２よりも大きな幅をもつ形状であれば良く、幅広部分は楕円状、あるいはフラスコ状であってもよい。図１５（Ａ）、（Ｂ）に示す微細溝４３０、４４０は、好ましくは異方性エッチングおよび等方性エッチングを用いて形成することができる。
図１６は、本発明の実施例に係る半導体片の製造方法の他の例を示すフローである。図１６は、図１の一連の製造方法を量産工程で実施する前の事前準備（設計方法）を含めた全体の製造工程を示すフローである。まず、試作工程において図１に示したフローに従って半導体基板を個片化処理する（Ｓ３００）。このとき、半導体基板を完全に個片化する必要はなく、最低限、粘着層の残存の度合いを確認できる工程まで進めればよい。次に、粘着層の残存の度合いを確認し、問題があるか否かを判断する（Ｓ３１０）。ここでは、粘着層が全く残存していないことが望ましいが、仮に残存していたとしても、量産工程において許容できる程度の残存量であれば問題ないと判断してもよい。また、複数の基板を個片化処理し、より多くの結果に基づき問題の有無を判断することが好ましい。そして、問題ないと判断した場合は、その製造条件を量産工程における製造条件として使用する（Ｓ３３０）。仮に問題があると判断した場合は、製造条件を変更する（Ｓ３２０）。なお、ここでの製造条件とは、製造上、粘着層の残存に影響を与える製造上の条件を言う。
Ｓ３２０では、粘着層の残存が低減するように製造条件を変更する。例えば、半導体基板の表面側の微細溝を構成する順テーパの形状を、粘着層の残存がより残存しにくい形状となるように変更する。具体的には、順テーパ形状の角度を溝の深さ方向に対して緩い角度に変更したり、同じ角度であっても、より深くまで順テーパの形状となるように変更したり、半導体基板表面での開口の幅を広く変更したりする。このような変更を個別に、または組み合わせて行うことで、粘着層がより残存しにくい形状となるようにする。このためには、そのような形状となるように、フォトレジストの形状やエッチング条件等の形状に影響を与える要素の少なくとも１つを変更する。なお、順テーパ形状の角度を溝の深さ方向に対して緩い角度に変更するとは、半導体基板の表面と順テーパ形状を形成する溝の側面との角度を小さくすることである。
Ｓ３２０において製造条件を変更した後、再度、試作工程において半導体基板を個片化処理する（Ｓ３００）。そして、再度、粘着層の残存の度合い確認し、問題あるか否か判断する（Ｓ３１０）。問題ある場合は、問題なくなるまでＳ３００ないしＳ３２０のステップを繰り返す。Ｓ３１０において、問題ないと判断した場合は、その製造条件を量産工程における製造条件として使用する（Ｓ３３０）。
なお、初回のＳ３００においては、半導体基板の表面側の微細溝は、順テーパ形状であってもよいし、順テーパ形状を有さない微細溝、例えば、垂直な微細溝であってもよい。すなわち、初回のＳ３００においては、フォトレジストの形状やエッチング条件等は、順テーパ形状を形成しないものであってもよい。そして、順テーパ形状を有さない微細溝において、粘着層の残存が問題とならない場合は、量産工程でも、順テーパ形状を有さない微細溝を使用すればよく、粘着層の残存が問題となる場合は、Ｓ３２０において、順テーパ形状を形成するように製造条件を変更すればよい。
なお、微細溝の形状として、図７（Ｃ）に示す形状を採用する場合は、Ｓ３１０において、粘着層の残存を判断するのではなく、粘着層が図７（Ｃ）における深さＤよりも深く侵入しているか否かを判断してもよい。そして、侵入している場合は、Ｓ３２０において、侵入しないような順テーパ形状となるように製造条件を変更してもよい。このように、粘着層の残存に関係なく、つまり、粘着層が残存していない場合であっても、より粘着層が残存しにくい形状とすることで、製造ばらつきや製造条件が変動した場合であっても、粘着層が残存しにくくなる。
以上、本発明の好ましい実施の形態について詳述したが、本発明は、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
例えば、裏面側の溝１７０を、表面側の微細溝の近傍までは達するが、表面側の微細溝に連通しない深さで形成してもよい。すなわち、図３（Ｆ）の裏面側の溝１７０を形成する工程で、半導体基板の厚みの一部分を残して裏面側の溝１７０を形成してもよい。この場合、その後の工程で、半導体基板に引っ張り応力や曲げ応力などの応力を加えて、残った一部分を割ることで半導体基板を分割するようにすればよい。このような半導体片の製造方法においても、図８（Ａ）のような逆テーパ形状を備えることで、残った一部分を割るために応力を加えたときに、表面側の微細溝と裏面側の溝１７０との間に残っている厚み部分のみが割れやすくなり、その他の意図しない部分に割れが拡大することが抑制され、その結果、半導体基板の破損が抑制される。
また、本発明の好ましい実施の形態では、いずれも基板表面の開口幅Ｓａ１が裏面側の溝１７０の幅よりも狭い形態を開示している。これは、溝１７０の幅のままフルダイシングする方法と比較し、半導体片の取得数を増やすために好ましい形態である。一方、表面側の微細溝における粘着層の残存を抑制する観点からは、基板表面の開口幅Ｓａ１と裏面側の溝１７０の幅との関係は任意であり、同じ幅であってもよいし、溝１７０の幅の方が狭くてもよい。
また、裏面側の溝１７０を形成する回転する切削部材の先端形状としては、回転方向から見た先端断面が矩形形状のもののみならず、半円状の形状や、その他の先細りした形状であってもよい。また、裏面側の溝１７０を形成する切削部材として、レーザー装置等の、回転しながら基板に当接する切削部材以外の切削部材を使用してもよい。すなわち、裏面側の溝１７０をレーザー加工で形成してもよい。
また、本発明の表面側の微細溝の応用例として、裏面側の溝１７０を形成せずに、半導体基板の裏面から、半導体基板の表面側の微細溝に至るまで研磨することで半導体基板を分割してもよい。更には、半導体基板の裏面から、半導体基板の表面側の微細溝に至る途中まで研磨し、その後に半導体基板に引っ張り応力や曲げ応力などの応力を加えて、残った部分を割ることで半導体基板を分割してもよい。また、本発明の製造方法は、ガラスやポリマー等の半導体を含まない基板から個々の素子を個片化する場合に適用してもよい。
１００：発光素子
１２０：切断領域(スクライブライン)
１３０：レジストパターン
１４０：微細溝
１６０：ダイシング用テープ
１６２：テープ基材
１６４：粘着層
１７０：溝
１９０：エキスパンド用テープ
２１０：半導体チップ
３００：ダイシングブレード
４００、４１０，４２０、４３０、４４０：本実施例の微細溝
４０２、４０４、４１２、４１４、４１２ａ、４１４ａ：側面
５００、５１０：比較例の微細溝
５０２、５０４、５１２、５１４：側面
６００、７００、７５０：フォトレジスト
６１０、７１０、７６０：開口
６２０、７４０：微細溝
７２０、７７０：第１の溝部分
７３０、７８０：保護膜
７５２：第１のフォトレジスト部分
７５４：第２のフォトレジスタ部分
７９０：第２の溝部分
８００：段差部
８１０：段差

Claims (8)

  1. 基板の表面から裏面に向けて幅が徐々に狭くなる第１の溝部分と、当該第１の溝部分と連通する下方に位置し、当該第１の溝部分の最下部よりも広い幅を有する第２の溝部分とを有する表面側の溝を異方性ドライエッチングで形成する工程と、
    前記表面側の溝が形成された前記表面に粘着層を有する保持部材を貼り付ける工程と、
    前記基板の裏面側から前記表面側の溝に沿って、前記表面側の溝の幅より広い幅の裏面側の溝を、回転する切削部材で形成する工程と、
    前記裏面側の溝の形成後に前記表面と前記保持部材とを剥離する工程と、
    を備える半導体片の製造方法。
  2. 前記表面側の溝の形成途中で、前記異方性ドライエッチングの強度を、前記表面側の溝の幅が前記基板の表面から裏面に向けて徐々に狭くなる第１の強度から、当該第１の強度よりも溝の側壁方向または下方へのエッチング強度が強い第２の強度に切り替えて、前記表面側の溝を形成する請求項１に記載の半導体片の製造方法。
  3. 前記表面側の溝の形成途中で、前記異方性ドライエッチングに使用するエッチングガスに含まれる保護膜形成用のガスの流量を、前記表面側の溝の幅が前記基板の表面から裏面に向けて徐々に狭くなる第１の流量から、当該第１の流量よりも少ない第２の流量に切り替えて、前記表面側の溝を形成する請求項１または２に記載の半導体片の製造方法。
  4. 前記表面側の溝の形成途中で、前記異方性ドライエッチングに使用するエッチングガスに含まれるエッチング用のガスの流量を、前記表面側の溝の幅が前記基板の表面から裏面に向けて幅が徐々に狭くなる第１の流量から、当該第１の流量よりも多い第２の流量に切り替えて、前記表面側の溝を形成する請求項１ないし３のいずれか１つに記載の半導体片の製造方法。
  5. 前記第１の溝部分は、前記保持部材を前記表面に貼り付けた時点において、前記粘着層が前記第２の溝部分に進入しない深さを有する請求項１に記載の半導体片の製造方法。
  6. 前記第１の溝部分は、切削部材で前記裏面側の溝を形成した後において、前記粘着層が前記第２の溝部分に進入しない深さを有する請求項１または５に記載の半導体片の製造方法。
  7. 請求項１ないし６いずれか１つに記載の製造方法によって製造された少なくとも１つの半導体片を実装する回路基板。
  8. 請求項７に記載の回路基板を実装する画像形成装置。
JP2014108982A 2013-07-01 2014-05-27 半導体片の製造方法、半導体片を含む回路基板および画像形成装置 Active JP5637330B1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2014108982A JP5637330B1 (ja) 2013-07-01 2014-05-27 半導体片の製造方法、半導体片を含む回路基板および画像形成装置
EP14820467.0A EP3018702A4 (en) 2013-07-01 2014-06-26 Semiconductor piece manufacturing method, circuit board including semiconductor piece, and image forming apparatus
CN201480034349.5A CN105340064B (zh) 2013-07-01 2014-06-26 半导体片制造方法、包括半导体片的电路板和成像设备
KR1020157033408A KR20160026860A (ko) 2013-07-01 2014-06-26 반도체편의 제조 방법, 반도체편을 포함하는 회로 기판 및 화상 형성 장치
PCT/JP2014/067015 WO2015002064A1 (ja) 2013-07-01 2014-06-26 半導体片の製造方法、半導体片を含む回路基板および画像形成装置
US14/885,447 US9455173B2 (en) 2013-07-01 2015-10-16 Semiconductor piece manufacturing method
US15/085,286 US9673080B2 (en) 2013-07-01 2016-03-30 Semiconductor piece manufacturing method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013137829 2013-07-01
JP2013137829 2013-07-01
JP2014108982A JP5637330B1 (ja) 2013-07-01 2014-05-27 半導体片の製造方法、半導体片を含む回路基板および画像形成装置

Publications (2)

Publication Number Publication Date
JP5637330B1 true JP5637330B1 (ja) 2014-12-10
JP2015029059A JP2015029059A (ja) 2015-02-12

Family

ID=52145626

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2014108982A Active JP5637330B1 (ja) 2013-07-01 2014-05-27 半導体片の製造方法、半導体片を含む回路基板および画像形成装置
JP2014108983A Active JP5637331B1 (ja) 2013-07-01 2014-05-27 半導体片の製造方法、半導体片を含む回路基板および画像形成装置
JP2014108981A Active JP5637329B1 (ja) 2013-07-01 2014-05-27 半導体片の製造方法、半導体片を含む回路基板および画像形成装置
JP2014205524A Active JP5664820B1 (ja) 2013-07-01 2014-10-06 半導体片の製造方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2014108983A Active JP5637331B1 (ja) 2013-07-01 2014-05-27 半導体片の製造方法、半導体片を含む回路基板および画像形成装置
JP2014108981A Active JP5637329B1 (ja) 2013-07-01 2014-05-27 半導体片の製造方法、半導体片を含む回路基板および画像形成装置
JP2014205524A Active JP5664820B1 (ja) 2013-07-01 2014-10-06 半導体片の製造方法

Country Status (6)

Country Link
US (2) US9455173B2 (ja)
EP (1) EP3018702A4 (ja)
JP (4) JP5637330B1 (ja)
KR (1) KR20160026860A (ja)
CN (1) CN105340064B (ja)
WO (1) WO2015002064A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6281699B2 (ja) * 2013-07-01 2018-02-21 富士ゼロックス株式会社 半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法
DE102013111503B4 (de) * 2013-10-18 2021-08-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip, optoelektronisches Bauelement und Verfahren zur Vereinzelung von Halbleiterchips
JP6438791B2 (ja) * 2015-02-06 2018-12-19 リンテック株式会社 半導体装置の製造方法
KR102194727B1 (ko) * 2015-04-29 2020-12-23 삼성전기주식회사 인덕터
JP6561651B2 (ja) * 2015-07-17 2019-08-21 富士ゼロックス株式会社 半導体素子、基板装置、露光装置、画像形成装置、半導体素子の製造方法、及び基板装置の製造方法
JP6579981B2 (ja) * 2016-03-11 2019-09-25 三菱電機株式会社 半導体ウエハおよびその製造方法
US9905466B2 (en) * 2016-06-28 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer partitioning method and device formed
JP2018006591A (ja) * 2016-07-04 2018-01-11 ソニーセミコンダクタソリューションズ株式会社 半導体装置およびその製造方法、並びに電子機器
US10720360B2 (en) 2016-07-29 2020-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die singulation and structures formed thereby
US10535554B2 (en) * 2016-12-14 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor die having edge with multiple gradients and method for forming the same
JP6862045B2 (ja) * 2017-01-13 2021-04-21 株式会社ディスコ 加工方法
JP6824581B2 (ja) * 2017-04-04 2021-02-03 株式会社ディスコ 加工方法
JP6766758B2 (ja) 2017-06-15 2020-10-14 株式会社デンソー 半導体装置およびその製造方法
CN107393817A (zh) * 2017-07-25 2017-11-24 江苏长电科技股份有限公司 一种芯片结构及其制造方法
JP7157301B2 (ja) * 2017-11-06 2022-10-20 株式会社東京精密 ウェーハの加工方法
KR20210006565A (ko) 2019-07-08 2021-01-19 삼성전자주식회사 플라즈마 다이싱 방법
JP7382265B2 (ja) * 2020-03-27 2023-11-16 株式会社ジャパンディスプレイ 一時保持用部材、及び表示装置の製造方法
US11728312B2 (en) * 2021-01-22 2023-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packaging and methods of forming same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09320996A (ja) * 1996-03-29 1997-12-12 Denso Corp 半導体装置の製造方法
JP2000195827A (ja) * 1998-12-25 2000-07-14 Oki Electric Ind Co Ltd Ｌｅｄアレイチップおよびその製造方法ならびにダイシング装置
JP2003124151A (ja) * 2001-10-17 2003-04-25 Disco Abrasive Syst Ltd サファイア基板のダイシング方法
JP2003158097A (ja) * 2001-11-22 2003-05-30 Murata Mfg Co Ltd 半導体装置及びその製造方法
JP2005277297A (ja) * 2004-03-26 2005-10-06 Lintec Corp 半導体デバイスの製造方法及びダイシング用粘着テープ
JP2009088109A (ja) * 2007-09-28 2009-04-23 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2011077418A (ja) * 2009-09-30 2011-04-14 Nec Corp 半導体素子、半導体ウェハ、半導体ウェハの製造方法、半導体素子の製造方法
US20120322240A1 (en) * 2011-06-15 2012-12-20 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6199395A (ja) * 1984-10-22 1986-05-17 Toshiba Corp 半導体レ−ザの製造方法
JPS61267343A (ja) 1985-05-22 1986-11-26 Mitsubishi Electric Corp 半導体装置の製造方法
US4814296A (en) * 1987-08-28 1989-03-21 Xerox Corporation Method of fabricating image sensor dies for use in assembling arrays
JPH0410554A (ja) 1990-04-27 1992-01-14 Mitsubishi Electric Corp 半導体装置の製造方法
US5273615A (en) * 1992-04-06 1993-12-28 Motorola, Inc. Apparatus and method for handling fragile semiconductor wafers
EP0573724B1 (en) * 1992-06-09 1995-09-13 International Business Machines Corporation Full-wafer processing of laser diodes with cleaved facets
SG67365A1 (en) * 1995-11-21 1999-09-21 Texas Instruments Inc Trench scribe line for decreased chip spacing
JP3810204B2 (ja) * 1998-03-19 2006-08-16 三菱電機株式会社 半導体装置の製造方法および半導体装置
US5882986A (en) * 1998-03-30 1999-03-16 General Semiconductor, Inc. Semiconductor chips having a mesa structure provided by sawing
JP4200626B2 (ja) * 2000-02-28 2008-12-24 株式会社デンソー 絶縁ゲート型パワー素子の製造方法
JP4579489B2 (ja) * 2002-09-02 2010-11-10 新光電気工業株式会社 半導体チップ製造方法及び半導体チップ
JP4170165B2 (ja) * 2003-06-30 2008-10-22 Ｔｄｋ株式会社 反応性イオンエッチング用のマスク材料、マスク及びドライエッチング方法
JP4751634B2 (ja) * 2005-03-31 2011-08-17 富士通セミコンダクター株式会社 半導体装置の製造方法
US7622365B2 (en) 2008-02-04 2009-11-24 Micron Technology, Inc. Wafer processing including dicing
WO2009139376A1 (ja) * 2008-05-14 2009-11-19 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP5033737B2 (ja) * 2008-08-18 2012-09-26 株式会社沖データ 半導体装置の製造方法、および半導体製造装置
JP5640051B2 (ja) * 2009-01-30 2014-12-10 日東電工株式会社 半導体装置の製造方法
US8609512B2 (en) * 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
JP2011018669A (ja) 2009-07-07 2011-01-27 Nitto Denko Corp 半導体ウェハダイシング用粘着シート及び該粘着シートを用いる半導体ウェハのダイシング方法
JP5534896B2 (ja) * 2010-03-30 2014-07-02 古河電気工業株式会社 帯電防止性半導体加工用粘着テープ
JP5509057B2 (ja) * 2010-12-20 2014-06-04 パナソニック株式会社 半導体チップの製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09320996A (ja) * 1996-03-29 1997-12-12 Denso Corp 半導体装置の製造方法
JP2000195827A (ja) * 1998-12-25 2000-07-14 Oki Electric Ind Co Ltd Ｌｅｄアレイチップおよびその製造方法ならびにダイシング装置
JP2003124151A (ja) * 2001-10-17 2003-04-25 Disco Abrasive Syst Ltd サファイア基板のダイシング方法
JP2003158097A (ja) * 2001-11-22 2003-05-30 Murata Mfg Co Ltd 半導体装置及びその製造方法
JP2005277297A (ja) * 2004-03-26 2005-10-06 Lintec Corp 半導体デバイスの製造方法及びダイシング用粘着テープ
JP2009088109A (ja) * 2007-09-28 2009-04-23 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2011077418A (ja) * 2009-09-30 2011-04-14 Nec Corp 半導体素子、半導体ウェハ、半導体ウェハの製造方法、半導体素子の製造方法
US20120322240A1 (en) * 2011-06-15 2012-12-20 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process

Also Published As

Publication number Publication date
KR20160026860A (ko) 2016-03-09
JP5637329B1 (ja) 2014-12-10
JP2015029058A (ja) 2015-02-12
US20160042997A1 (en) 2016-02-11
EP3018702A1 (en) 2016-05-11
JP5664820B1 (ja) 2015-02-04
US9673080B2 (en) 2017-06-06
US20160211180A1 (en) 2016-07-21
JP5637331B1 (ja) 2014-12-10
CN105340064A (zh) 2016-02-17
WO2015002064A1 (ja) 2015-01-08
JP2015029059A (ja) 2015-02-12
EP3018702A4 (en) 2017-06-21
US9455173B2 (en) 2016-09-27
CN105340064B (zh) 2018-04-03
JP2015039015A (ja) 2015-02-26
JP2015029060A (ja) 2015-02-12

Similar Documents

Publication Publication Date Title
JP5637330B1 (ja) 半導体片の製造方法、半導体片を含む回路基板および画像形成装置
JP5637333B1 (ja) 半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法
JP6008022B2 (ja) 半導体片の製造方法
US9589812B2 (en) Fabrication method of semiconductor piece
US9997363B2 (en) Method for producing semiconductor piece, circuit board and electronic device including semiconductor piece, and method for designing etching condition
JP5817905B1 (ja) 半導体片の製造方法
US9633902B2 (en) Method for manufacturing semiconductor device that includes dividing semiconductor substrate by dry etching

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141007

R150 Certificate of patent or registration of utility model

Ref document number: 5637330

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350