JPS6199395A - 半導体レ−ザの製造方法 - Google Patents
半導体レ−ザの製造方法Info
- Publication number
- JPS6199395A JPS6199395A JP59220460A JP22046084A JPS6199395A JP S6199395 A JPS6199395 A JP S6199395A JP 59220460 A JP59220460 A JP 59220460A JP 22046084 A JP22046084 A JP 22046084A JP S6199395 A JPS6199395 A JP S6199395A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor laser
- semiconductor wafer
- semiconductor
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dicing (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(発明の属する技術分野)
本発明は半導体レーザの製造方法に係り、特に共振器端
面の形成方法Eこ関する。
面の形成方法Eこ関する。
(発明の技術的背景及びその間厘点)
従来の半導体レーザの共振器端面ば半導体基板の結晶方
位に沿う骨間により形成するのが一般的である。しかし
、骨間を行なうには例えばカミソリの刃や医用メスなど
の鋭利な刃物を、顕微鏡下において注意深く半導体ウェ
ハーの端に押し当て250μm)のパー状チップ(4)
を切・り出しさらに個々の素子(6)の大きさく一般的
にdxw=250X400μ、11)にするには、作業
者の熟練を必要するとともに非常に能率が悪い作業であ
る。また一般的に半導体基板の厚さは300〜350μ
mであるためこのままでは骨間が不可能である。そこで
骨間を容易とする′ため、ウェハー厚tを100Ixn
以下(こ研磨する必要があり、半導体レーザの製造工程
数が多くなるとともに研磨後の工程中にウェハーが破損
することが多く取り扱いが煩雑となるなどの不都合が生
じる。
位に沿う骨間により形成するのが一般的である。しかし
、骨間を行なうには例えばカミソリの刃や医用メスなど
の鋭利な刃物を、顕微鏡下において注意深く半導体ウェ
ハーの端に押し当て250μm)のパー状チップ(4)
を切・り出しさらに個々の素子(6)の大きさく一般的
にdxw=250X400μ、11)にするには、作業
者の熟練を必要するとともに非常に能率が悪い作業であ
る。また一般的に半導体基板の厚さは300〜350μ
mであるためこのままでは骨間が不可能である。そこで
骨間を容易とする′ため、ウェハー厚tを100Ixn
以下(こ研磨する必要があり、半導体レーザの製造工程
数が多くなるとともに研磨後の工程中にウェハーが破損
することが多く取り扱いが煩雑となるなどの不都合が生
じる。
近年では骨間法に代わる共振器端面形成法としてエツチ
ングによる方法が提案されている。湿式エツチング法で
はエツチング速度に結晶面方位依存性があるため第8図
の様に共振器端面となる溝側壁住りが垂直とならない。
ングによる方法が提案されている。湿式エツチング法で
はエツチング速度に結晶面方位依存性があるため第8図
の様に共振器端面となる溝側壁住りが垂直とならない。
また不活性イオンや反応性イオンを含むプラズマまたは
反応性イオンビームを用いたいわゆるドライエツチング
法では有機薄膜をマスク材とした嚇合、エツチング中に
第9図の様にマスク材(8)の端にうねりが生じ、それ
がそのまま端面に反映するため溝側壁aりに凹凸が発生
する。また有機薄膜のパターンを無機あるいは金属薄膜
に転写したものをマスク材として用いても通常のフォト
レジスト工程ではマスク材のうねりをなくすことは不可
能である。
反応性イオンビームを用いたいわゆるドライエツチング
法では有機薄膜をマスク材とした嚇合、エツチング中に
第9図の様にマスク材(8)の端にうねりが生じ、それ
がそのまま端面に反映するため溝側壁aりに凹凸が発生
する。また有機薄膜のパターンを無機あるいは金属薄膜
に転写したものをマスク材として用いても通常のフォト
レジスト工程ではマスク材のうねりをなくすことは不可
能である。
この様な理由からエツチングにより共振器端面を形成し
た半導体レーザは閾電流値が高い、電流光出力特性が低
い、電流光出力特性の直線性が悪いなどの不都合が生じ
、実用レベルIこはほど遠いものである。
た半導体レーザは閾電流値が高い、電流光出力特性が低
い、電流光出力特性の直線性が悪いなどの不都合が生じ
、実用レベルIこはほど遠いものである。
(発明の目的)
遣方法を提供するものである。
(発明の概要)
本発明では、半導体ウェハーにドライエツチングにより
活性層よりも深い垂直側壁を有する溝を形成し、垂直側
壁に高反射膜を形成することにより、活性層から発する
光を一部または全部反射させて半導体レーザの内部Q値
を高め、閾値電流の低減化及び高効率安定動作を実現す
るという半導体レーザの製造方法を提供するものである
。特に、本発明では半導体ウエノ・−内の垂直側壁をス
パッタターゲットに対して垂直に位置させてスパッタを
行なうことにより、溝の両側の垂直側壁に同時に高反射
膜を形成するというものである。更に、溝側壁以外の半
導体ウエノ・−表面に付着した高反射膜は、溝を形成す
る際に用いるマスクによりリフトオフするというもので
ある。
活性層よりも深い垂直側壁を有する溝を形成し、垂直側
壁に高反射膜を形成することにより、活性層から発する
光を一部または全部反射させて半導体レーザの内部Q値
を高め、閾値電流の低減化及び高効率安定動作を実現す
るという半導体レーザの製造方法を提供するものである
。特に、本発明では半導体ウエノ・−内の垂直側壁をス
パッタターゲットに対して垂直に位置させてスパッタを
行なうことにより、溝の両側の垂直側壁に同時に高反射
膜を形成するというものである。更に、溝側壁以外の半
導体ウエノ・−表面に付着した高反射膜は、溝を形成す
る際に用いるマスクによりリフトオフするというもので
ある。
(発明の実施例)
以下本発明を、実施例を示す第1図乃至第6図を参照し
て説明する。
て説明する。
まず、第2図に示す面方位(100)のP−GaAs
基板(38)上にN−GaAs 電流阻止層(36)
、P−人1.40ao。
基板(38)上にN−GaAs 電流阻止層(36)
、P−人1.40ao。
Mクラット層(34)、P−kloxs Gaost
A!B 活性層(32)、N−heo、 Ga06As
クラツド(30)、N−GaAsコyタクト層は九半導
体ウニ/−−(52)を用意する。次に、半導体ウェハ
ー(52)の電極金属(26)上に第1のフォトレジス
ト(44)を厚さ17tm、二”ケル(Ni)薄膜(4
6)を厚さ0.3μm及びM2のフォトレジスト(48
)を厚さ0.5μmにそれぞれ設ける。この第2のフォ
トレジスト(48)に、P−GaAs 基板(38)
の<110>及び<110>方向lこ幅20μmのスト
ライプ状溝パターン(50)を形成する。第2のフォト
レジストのパターン形状は、第2図においてW = 4
00Ien、 d=250μmである。完成された半
導体レーザにおいては。
A!B 活性層(32)、N−heo、 Ga06As
クラツド(30)、N−GaAsコyタクト層は九半導
体ウニ/−−(52)を用意する。次に、半導体ウェハ
ー(52)の電極金属(26)上に第1のフォトレジス
ト(44)を厚さ17tm、二”ケル(Ni)薄膜(4
6)を厚さ0.3μm及びM2のフォトレジスト(48
)を厚さ0.5μmにそれぞれ設ける。この第2のフォ
トレジスト(48)に、P−GaAs 基板(38)
の<110>及び<110>方向lこ幅20μmのスト
ライプ状溝パターン(50)を形成する。第2のフォト
レジストのパターン形状は、第2図においてW = 4
00Ien、 d=250μmである。完成された半
導体レーザにおいては。
レーザ光は電流通路溝(42)に沿う活性層(32)内
にて発生し、dが共振器長と々る。
にて発生し、dが共振器長と々る。
欠番こ第3図に示すように、第2のフオトレジス) (
48)をマスクとしてニッケル薄膜(46)を硫酸系エ
ツチング液でエツチングし、更に第2のフォトレジスト
(48)を残したままニッケル薄膜(46)をマスクと
して第1のフォトレジスト(44)を露光し、現像する
。第1のフォトレジスト(44)は、後述するようにリ
フトオフを行なうため、現像をオーバ気味としレジスト
側壁(47)にアンダーカットを入れる。なお第2のフ
ォトレジスト(48)は、第1のフォトレジスト(44
)を現像する際に除去される。
48)をマスクとしてニッケル薄膜(46)を硫酸系エ
ツチング液でエツチングし、更に第2のフォトレジスト
(48)を残したままニッケル薄膜(46)をマスクと
して第1のフォトレジスト(44)を露光し、現像する
。第1のフォトレジスト(44)は、後述するようにリ
フトオフを行なうため、現像をオーバ気味としレジスト
側壁(47)にアンダーカットを入れる。なお第2のフ
ォトレジスト(48)は、第1のフォトレジスト(44
)を現像する際に除去される。
第4図はニッケル薄膜(46)をマスクとして、三塩化
硼素(BC/1)と塩素(C1m)の混合ガスを用いて
RIB (リアクティブ・イオン・エツチング)よりP
−GaAs 基板(38)に達する垂直側壁(56)
を有する溝(54)を形成したものである。垂直側壁(
56)が半導体レーザの共振器端面となる。
硼素(BC/1)と塩素(C1m)の混合ガスを用いて
RIB (リアクティブ・イオン・エツチング)よりP
−GaAs 基板(38)に達する垂直側壁(56)
を有する溝(54)を形成したものである。垂直側壁(
56)が半導体レーザの共振器端面となる。
次に第1図に示すように、半導体ウェハー(52)内の
共振器端面となる垂直側壁(56)に、低屈折率の薄膜
と高屈折率の薄膜、例えばアルミナ(Artom)膜(
58)及びシリコン(13i) 膜(6のとを、それ
ぞれ厚さをχ/4n(χは活性層から発する光の波長、
nは人における膜の屈折率)に形成する。膜(58)。
共振器端面となる垂直側壁(56)に、低屈折率の薄膜
と高屈折率の薄膜、例えばアルミナ(Artom)膜(
58)及びシリコン(13i) 膜(6のとを、それ
ぞれ厚さをχ/4n(χは活性層から発する光の波長、
nは人における膜の屈折率)に形成する。膜(58)。
(60)の形成は、例えばスパッタ法により形成され、
スパッタは第6図に示すように、半導体ウェハー(52
)の溝(54)の垂直側壁(56)がスパッタ・ターゲ
ット(イ)に対して垂直になるようEこ半導体ウェハー
(52)を位置させて行なう。このようにしてスパッタ
を行なうと、ターゲット(イ)に対して平行な面、即ち
ニッケル薄膜(46)上のみならず、第1図に示すよう
に、ターゲット(2Qに対して垂直な垂直側壁(56)
上にも均一な厚さの膜が形成される。なお、ターゲット
に対して垂直な面に形成される膜は、一般的に上面から
数IIIまでは均一な膜厚となる。
スパッタは第6図に示すように、半導体ウェハー(52
)の溝(54)の垂直側壁(56)がスパッタ・ターゲ
ット(イ)に対して垂直になるようEこ半導体ウェハー
(52)を位置させて行なう。このようにしてスパッタ
を行なうと、ターゲット(イ)に対して平行な面、即ち
ニッケル薄膜(46)上のみならず、第1図に示すよう
に、ターゲット(2Qに対して垂直な垂直側壁(56)
上にも均一な厚さの膜が形成される。なお、ターゲット
に対して垂直な面に形成される膜は、一般的に上面から
数IIIまでは均一な膜厚となる。
次に、第1のフォトレジスト(44)を除去すると同時
にニッケル薄膜(46)及びその上に付着したアルミナ
膜(58)及びシリコン膜(60)をリフトオンして、
第5図に示す構造を得る。この後、溝(54)に沿って
通常のスクライプ法によって半導体ウェハー (52)
を分割し、個々の半導体レーザ・チップを得る。なお、
との場合、半導体ウェハー(52)の厚さが300〜3
50tMnでもスクライプが可能であった。
にニッケル薄膜(46)及びその上に付着したアルミナ
膜(58)及びシリコン膜(60)をリフトオンして、
第5図に示す構造を得る。この後、溝(54)に沿って
通常のスクライプ法によって半導体ウェハー (52)
を分割し、個々の半導体レーザ・チップを得る。なお、
との場合、半導体ウェハー(52)の厚さが300〜3
50tMnでもスクライプが可能であった。
この後、得られた半導体レーザ・チップを通常の方法に
よりパッケージにマウントして半導体レーザ装置とした
。
よりパッケージにマウントして半導体レーザ装置とした
。
このようにして得られた半導体レーザは、エツチングに
よって共振器端面を形成したにも係わらず閾電流値50
m人、外部効率02V人と、通常の伸開端面を有する半
導体レーザと同様の素子特性が得られた。なお、アルミ
ナ膜(58)とシーリコン膜(60)の2層膜の垂直側
壁(56)における反射率は70チであった。また一度
の工程で半導体ウェハー全面の素子化が可能であり、本
実施例では約3饅×約2−の半導体ウェハーを用い、上
述した工程1サイクルで約5000個の半導体レーザ・
チップを得た。
よって共振器端面を形成したにも係わらず閾電流値50
m人、外部効率02V人と、通常の伸開端面を有する半
導体レーザと同様の素子特性が得られた。なお、アルミ
ナ膜(58)とシーリコン膜(60)の2層膜の垂直側
壁(56)における反射率は70チであった。また一度
の工程で半導体ウェハー全面の素子化が可能であり、本
実施例では約3饅×約2−の半導体ウェハーを用い、上
述した工程1サイクルで約5000個の半導体レーザ・
チップを得た。
(発明の効果)
本発明によれば、エツチングにより共振器端面を形成し
た1ども係わらず、壁間fこよるものと同様の特性の優
れた半導体レーザが得られる。また本発明によれば、半
導体レーザの共振器端面形成及びチップが非常に能率良
く達成でき、量産性が大幅に向上する。
た1ども係わらず、壁間fこよるものと同様の特性の優
れた半導体レーザが得られる。また本発明によれば、半
導体レーザの共振器端面形成及びチップが非常に能率良
く達成でき、量産性が大幅に向上する。
成したが、異方性エツチング条件をもつ他のドライエツ
チング法を用いることもできる。またRIBのタメのマ
スクと、スパッタによる薄膜が半導体ウェハー上面に付
着するのを防止するマスクは、上述実施例のように同一
である必要はなく、個別に設けても良い。マスク材とし
ては、金属だけではな(8i0.、8i、N、などの無
機化合物及びSiなどの半導体材料を用いることができ
る。
チング法を用いることもできる。またRIBのタメのマ
スクと、スパッタによる薄膜が半導体ウェハー上面に付
着するのを防止するマスクは、上述実施例のように同一
である必要はなく、個別に設けても良い。マスク材とし
ては、金属だけではな(8i0.、8i、N、などの無
機化合物及びSiなどの半導体材料を用いることができ
る。
溝の垂直側壁に形成する高反射膜は、Sin、、8i。
N4などの無機化合物とA/などの金属との多層膜でも
よい。多層膜は2層に限らず目的とする反射率に応じて
より多層としてもよい。更Eこは、多層膜に限らず高抵
抗の金属、半導体例えば活性層の屈折率とほぼ等しい屈
折率を有する高抵抗Si、高抵抗Ga Asの単層とし
、エツチングにより形成された凹凸を平滑化するように
してもよい。
よい。多層膜は2層に限らず目的とする反射率に応じて
より多層としてもよい。更Eこは、多層膜に限らず高抵
抗の金属、半導体例えば活性層の屈折率とほぼ等しい屈
折率を有する高抵抗Si、高抵抗Ga Asの単層とし
、エツチングにより形成された凹凸を平滑化するように
してもよい。
また本発明実施例では、AI!GaAs/QaAs系の
半導体レーザを例に説明したが、I nGaAs /I
n Pなどを用いたファブリペロ−型共振器を有する
半導体レーザの製造方法にも本発明は適用できる。
半導体レーザを例に説明したが、I nGaAs /I
n Pなどを用いたファブリペロ−型共振器を有する
半導体レーザの製造方法にも本発明は適用できる。
第1図乃至第5図は本発明の一実施例の各工程を示す図
、第6図はスパッタ状態を説明する図、第7図は骨間に
よる共振器端面形成及びチップ化を示す図、第8図及び
第9図はエツチングにより形成した共振器端面を示す斜
視図である。 (羽)・・・半導体基板 (30)、(34)・・
・クラッド(32)・・・活性層 (52)・
・・半導体ウエノ・−(44) 、 (48)・・・フ
ォトレジスト(46)・・・ニッケル薄膜 (54)・
・・溝(56)・・・垂直側壁 (58)・・・人
#!0m薄膜(60)・・・シリコン薄膜 (b2)・・・スハ0゛ンダステーン°゛代理人 弁理
士 則 近 憲 佑 (ほか1名)第1図 第2図 第8図 第5図 第6図
、第6図はスパッタ状態を説明する図、第7図は骨間に
よる共振器端面形成及びチップ化を示す図、第8図及び
第9図はエツチングにより形成した共振器端面を示す斜
視図である。 (羽)・・・半導体基板 (30)、(34)・・
・クラッド(32)・・・活性層 (52)・
・・半導体ウエノ・−(44) 、 (48)・・・フ
ォトレジスト(46)・・・ニッケル薄膜 (54)・
・・溝(56)・・・垂直側壁 (58)・・・人
#!0m薄膜(60)・・・シリコン薄膜 (b2)・・・スハ0゛ンダステーン°゛代理人 弁理
士 則 近 憲 佑 (ほか1名)第1図 第2図 第8図 第5図 第6図
Claims (4)
- (1)半導体基板上にクラッド層、活性層、クラッド層
を積層してなる半導体ウェハーを用意する工程と、前記
半導体ウェハーにマスクを形成する工程と、前記半導体
ウェハーを前記マスクを介してドライエッチングするこ
とにより前記活性層よりも深い垂直側壁を有する溝を形
成する工程と、前記垂直側壁をスパッタ・ターゲットに
対して垂直に位置させて前記半導体ウェハー内の垂直側
壁に高反射膜を形成する工程と、前記マスク上面に形成
された高反射膜を前記マスクのリフトオフにより取除く
工程と、前記半導体ウェハーを前記溝に沿つて分割し半
導体レーザ・チップを得る工程とを有する半導体レーザ
の製造方法。 - (2)前記高反射膜を形成する工程は、前記活性層より
も低屈折率の薄膜を形成する工程と、前記低屈折率の薄
膜よりも高屈折率の薄膜を形成する工程を有することを
特徴とする特許請求の範囲第1項記載の半導体レーザの
製造方法。 - (3)前記マスクは、有機薄膜からなる第1の薄膜上に
形成された無機、金属或は半導体薄膜からなる第2の薄
膜と、第2の薄膜上に形成された有機薄膜からなる第3
の薄膜からなることを特徴とする特許請求の範囲第1項
記載の半導体レーザの製造方法。 - (4)前記第2の薄膜は、シリカ、ニッケル或はシリコ
ンであることを特徴とする特許請求の範囲第3項記載の
半導体レーザの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59220460A JPS6199395A (ja) | 1984-10-22 | 1984-10-22 | 半導体レ−ザの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59220460A JPS6199395A (ja) | 1984-10-22 | 1984-10-22 | 半導体レ−ザの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6199395A true JPS6199395A (ja) | 1986-05-17 |
Family
ID=16751461
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59220460A Pending JPS6199395A (ja) | 1984-10-22 | 1984-10-22 | 半導体レ−ザの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6199395A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61150291A (ja) * | 1984-12-24 | 1986-07-08 | Hitachi Ltd | 半導体レ−ザ素子の製造方法 |
JPH0252479A (ja) * | 1988-08-16 | 1990-02-22 | Mitsubishi Kasei Corp | エッチトミラー型化合物半導体レーザー装置及び集積素子 |
JPH08236861A (ja) * | 1996-02-13 | 1996-09-13 | Hitachi Ltd | 半導体レーザ素子 |
JP5664820B1 (ja) * | 2013-07-01 | 2015-02-04 | 富士ゼロックス株式会社 | 半導体片の製造方法 |
-
1984
- 1984-10-22 JP JP59220460A patent/JPS6199395A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61150291A (ja) * | 1984-12-24 | 1986-07-08 | Hitachi Ltd | 半導体レ−ザ素子の製造方法 |
JPH0252479A (ja) * | 1988-08-16 | 1990-02-22 | Mitsubishi Kasei Corp | エッチトミラー型化合物半導体レーザー装置及び集積素子 |
JPH08236861A (ja) * | 1996-02-13 | 1996-09-13 | Hitachi Ltd | 半導体レーザ素子 |
JP5664820B1 (ja) * | 2013-07-01 | 2015-02-04 | 富士ゼロックス株式会社 | 半導体片の製造方法 |
JP2015039015A (ja) * | 2013-07-01 | 2015-02-26 | 富士ゼロックス株式会社 | 半導体片の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4802556B2 (ja) | チップ状電子部品の製造方法 | |
JPH10242589A (ja) | 半導体デバイスの製造方法 | |
JPH0529702A (ja) | 半導体レーザ及びその製造方法 | |
JPH01266782A (ja) | オプトエレクトロニクまたはオプテイカルデバイスの製造方法 | |
JP3393637B2 (ja) | 半導体エッチング方法および半導体レーザ装置 | |
JPS6199395A (ja) | 半導体レ−ザの製造方法 | |
JP2002368332A (ja) | 窒化物半導体発光素子及びその製造方法 | |
WO2003044571A2 (en) | Coating of optical device facets at the wafer-level | |
WO2001080385A1 (fr) | Laser a cavite de resonance adoptant la forme d'un triangle equilateral dont la sortie a une orientation definie | |
JPH05315703A (ja) | 半導体レーザの製造方法 | |
JP2001358404A (ja) | 半導体レーザ素子及びその製造方法 | |
JPS61182292A (ja) | 半導体レ−ザ−の製造方法 | |
JPS61272987A (ja) | 半導体レ−ザ素子 | |
JPH04147685A (ja) | 半導体素子の製造方法 | |
JPH0766499A (ja) | 半導体レーザの製造方法 | |
JPH0644664B2 (ja) | 半導体レ−ザ外部傾斜ミラ−形成法 | |
JP3327179B2 (ja) | 窒化物半導体レーザ素子の製造方法 | |
JPH0897496A (ja) | 半導体レーザ及びその製造方法 | |
JP2011192728A (ja) | 半導体レーザの製造方法 | |
JP2534304B2 (ja) | Ribeによるエッチドミラ―の形成方法 | |
JPS63200591A (ja) | 半導体レーザ装置の製造方法 | |
JP2847770B2 (ja) | 半導体レーザ共振器端面の保護層の形成方法 | |
JPH0284786A (ja) | 半導体レーザ装置およびその製造方法 | |
JPH0563308A (ja) | 半導体レーザおよびその製造方法 | |
JP2783240B2 (ja) | 半導体レーザ素子 |