JPH10242589A - 半導体デバイスの製造方法 - Google Patents
半導体デバイスの製造方法Info
- Publication number
- JPH10242589A JPH10242589A JP2101498A JP2101498A JPH10242589A JP H10242589 A JPH10242589 A JP H10242589A JP 2101498 A JP2101498 A JP 2101498A JP 2101498 A JP2101498 A JP 2101498A JP H10242589 A JPH10242589 A JP H10242589A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- facet
- coating
- wafer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 122
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 239000010410 layer Substances 0.000 claims abstract description 142
- 238000000576 coating method Methods 0.000 claims abstract description 80
- 239000011248 coating agent Substances 0.000 claims abstract description 69
- 239000011247 coating layer Substances 0.000 claims abstract description 22
- 238000000151 deposition Methods 0.000 claims description 24
- 230000003287 optical effect Effects 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 10
- 239000000203 mixture Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 abstract description 36
- 239000002184 metal Substances 0.000 abstract description 36
- 238000001020 plasma etching Methods 0.000 abstract description 5
- 238000001465 metallisation Methods 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 30
- 239000010936 titanium Substances 0.000 description 26
- 238000000034 method Methods 0.000 description 25
- 238000002310 reflectometry Methods 0.000 description 25
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 21
- 238000005530 etching Methods 0.000 description 19
- 239000010931 gold Substances 0.000 description 16
- 230000008021 deposition Effects 0.000 description 15
- 235000012239 silicon dioxide Nutrition 0.000 description 15
- 239000000377 silicon dioxide Substances 0.000 description 15
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 239000003989 dielectric material Substances 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 238000002161 passivation Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 4
- 238000003776 cleavage reaction Methods 0.000 description 4
- 239000003999 initiator Substances 0.000 description 4
- 230000007017 scission Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- BMYNFMYTOJXKLE-UHFFFAOYSA-N 3-azaniumyl-2-hydroxypropanoate Chemical compound NCC(O)C(O)=O BMYNFMYTOJXKLE-UHFFFAOYSA-N 0.000 description 1
- 240000002329 Inga feuillei Species 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
- H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
- H01S5/0287—Facet reflectivity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
- H01S5/0203—Etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
- H01S5/0281—Coatings made of semiconductor materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
- H01S5/0282—Passivation layers or treatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0425—Electrodes, e.g. characterised by the structure
- H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Light Receiving Elements (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【課題】 ファセット被覆型半導体デバイスの製造方法
を簡略化すること。 【解決手段】 半導体光デバイスの製造方法であって、
半導体材料のプレーナ層を堆積させて光学的活性領域を
有する半導体ウェハを形成し、その光学的活性領域を介
してエッチングを行って複数のファセットを形成し、及
び少なくとも１つのファセットと半導体ウェハの上面と
を所定の厚さ及び組成を有するコーティング層で同時に
被覆して、半導体デバイスの動作中に該コーティング層
がファセットコーティング及びウェハ表面コーティング
の両方として機能するようにする、という各ステップを
有する、半導体光デバイスの製造方法。
を簡略化すること。 【解決手段】 半導体光デバイスの製造方法であって、
半導体材料のプレーナ層を堆積させて光学的活性領域を
有する半導体ウェハを形成し、その光学的活性領域を介
してエッチングを行って複数のファセットを形成し、及
び少なくとも１つのファセットと半導体ウェハの上面と
を所定の厚さ及び組成を有するコーティング層で同時に
被覆して、半導体デバイスの動作中に該コーティング層
がファセットコーティング及びウェハ表面コーティング
の両方として機能するようにする、という各ステップを
有する、半導体光デバイスの製造方法。
Description
【０００１】
【発明の属する技術分野】本願発明は、半導体光デバイ
ス及びその製造方法に関し、特にファセット被覆型半導
体デバイス及びその製造方法に関する。
ス及びその製造方法に関し、特にファセット被覆型半導
体デバイス及びその製造方法に関する。
【０００２】
【従来の技術】半導体レーザ及び光検出器等の半導体デ
バイスは、光データ記憶、プリント、及び通信の分野等
において多くの用途を見出している。半導体デバイスの
かかる広範囲の利用から、高性能デバイスの大量の且つ
低コストでの製造に適した半導体デバイス製造技術に対
する要求がますます大きくなってきている。
バイスは、光データ記憶、プリント、及び通信の分野等
において多くの用途を見出している。半導体デバイスの
かかる広範囲の利用から、高性能デバイスの大量の且つ
低コストでの製造に適した半導体デバイス製造技術に対
する要求がますます大きくなってきている。
【０００３】半導体レーザの性能を決定する主要な要素
は、その出力ファセットが被覆されているか否かであ
り、光検出器の場合にはその入力ファセットが被覆され
ているか否かである。被覆されていない半導体レーザフ
ァセットは、典型的には約３０％の反射率を有する。こ
の反射率は、レーザ性能にとって最適でないことが多
い。従って、半導体レーザのファセットは、例えば、高
反射率（ＨＲ)コーティング又は低反射率即ち抗反射率
(ＡＲ)コーティング又はその両方で被覆されることが多
い。ＤＦＢ（分散型フィードバック）レーザは、特に格
子の位相シフトが組み込まれている場合には、両ファセ
ットをＡＲコーティングで被覆して、ファブリー・ペロ
ー(Fabry-Perot)モードを抑えると共に格子により決定
される(grating determined)波長でのレーザ光放射を確
保する必要がある。逆に、高出力半導体レーザは、一方
のファセットがＨＲコーティングで被覆され、他方のフ
ァセットがＡＲコーティングで被覆されることが多い。
ファセット被覆型半導体レーザは、高温度特性に優れ、
しきい値電流が低く、及び動作が効率的なものとなる。
は、その出力ファセットが被覆されているか否かであ
り、光検出器の場合にはその入力ファセットが被覆され
ているか否かである。被覆されていない半導体レーザフ
ァセットは、典型的には約３０％の反射率を有する。こ
の反射率は、レーザ性能にとって最適でないことが多
い。従って、半導体レーザのファセットは、例えば、高
反射率（ＨＲ)コーティング又は低反射率即ち抗反射率
(ＡＲ)コーティング又はその両方で被覆されることが多
い。ＤＦＢ（分散型フィードバック）レーザは、特に格
子の位相シフトが組み込まれている場合には、両ファセ
ットをＡＲコーティングで被覆して、ファブリー・ペロ
ー(Fabry-Perot)モードを抑えると共に格子により決定
される(grating determined)波長でのレーザ光放射を確
保する必要がある。逆に、高出力半導体レーザは、一方
のファセットがＨＲコーティングで被覆され、他方のフ
ァセットがＡＲコーティングで被覆されることが多い。
ファセット被覆型半導体レーザは、高温度特性に優れ、
しきい値電流が低く、及び動作が効率的なものとなる。
【０００４】
【発明が解決しようとする課題】これらの利点があるに
も関わらず、ファセットのコーティングは、例えば大量
且つ低コストの半導体レーザを必要とする通信産業で
は、殆ど利用されていない。これは、ファセットコーテ
ィング処理に起因する製造コストの高騰に起因するもの
である。半導体レーザは、多数の半導体層を堆積させ、
それらの層に構造をエッチングで形成し、次いでレーザ
に電気的に接続できるよう誘電体及び金属の層をウェハ
の上面にコーティングすることにより、ウェハ上に成長
させる。従来は、次いで該半導体レーザのウェハを劈開
して半導体レーザの壊れやすい多数のバーを形成し、こ
れらのバーをレーザファセットが露出するように一緒に
保持し、それらレーザファセットをファセットコーティ
ングで被覆して、それらファセットの反射率を変えてい
る。レーザの上面と下面を遮蔽する際、ファセットコー
ティング材料がそれらの面上に堆積されてレーザとの電
気接触部を覆わないように注意を払う必要がある。この
ため、従来技術によるファセットコーティングは、壊れ
やすい多くの半導体バーの取り扱い及び精確な位置合わ
せを伴うものとなり、その結果として、製造コストが大
幅に増大し、製造の歩留りが低下することになる。
も関わらず、ファセットのコーティングは、例えば大量
且つ低コストの半導体レーザを必要とする通信産業で
は、殆ど利用されていない。これは、ファセットコーテ
ィング処理に起因する製造コストの高騰に起因するもの
である。半導体レーザは、多数の半導体層を堆積させ、
それらの層に構造をエッチングで形成し、次いでレーザ
に電気的に接続できるよう誘電体及び金属の層をウェハ
の上面にコーティングすることにより、ウェハ上に成長
させる。従来は、次いで該半導体レーザのウェハを劈開
して半導体レーザの壊れやすい多数のバーを形成し、こ
れらのバーをレーザファセットが露出するように一緒に
保持し、それらレーザファセットをファセットコーティ
ングで被覆して、それらファセットの反射率を変えてい
る。レーザの上面と下面を遮蔽する際、ファセットコー
ティング材料がそれらの面上に堆積されてレーザとの電
気接触部を覆わないように注意を払う必要がある。この
ため、従来技術によるファセットコーティングは、壊れ
やすい多くの半導体バーの取り扱い及び精確な位置合わ
せを伴うものとなり、その結果として、製造コストが大
幅に増大し、製造の歩留りが低下することになる。
【０００５】米国特許第5,185,290号は、従来技術で形
成された半導体レーザをまだウェハ上にある間にエッチ
ングしてレーザファセットを形成し、続いてこれらのレ
ーザファセットをコーティングする、という方法を開示
している。この技術は、ファセット被覆型レーザに関す
る問題の幾つかを解決するものではあるが、依然として
複雑で高コストの製造技術である。
成された半導体レーザをまだウェハ上にある間にエッチ
ングしてレーザファセットを形成し、続いてこれらのレ
ーザファセットをコーティングする、という方法を開示
している。この技術は、ファセット被覆型レーザに関す
る問題の幾つかを解決するものではあるが、依然として
複雑で高コストの製造技術である。
【０００６】
【課題を解決するための手段】本願発明の目的の１つ
は、少なくともある程度、ファセット被覆型半導体デバ
イスを製造するための従来技術を簡略化することにあ
る。
は、少なくともある程度、ファセット被覆型半導体デバ
イスを製造するための従来技術を簡略化することにあ
る。
【０００７】本願発明によれば、半導体光デバイスの製
造方法であって、半導体材料のプレーナ層を堆積させて
光学的活性領域を有する半導体ウェハを形成し、その光
学的活性領域を介してエッチングを行って複数のファセ
ットを形成し、及び少なくとも１つのファセットと半導
体ウェハの上面とを所定の厚さ及び組成を有するコーテ
ィング層で同時に被覆して、半導体デバイスの動作中に
該コーティング層がファセットコーティング及びウェハ
表面コーティングの両方として機能するようにする、と
いう各ステップを有する、半導体光デバイスの製造方法
が提供される。出願人は、コーティング材料及び厚さを
適当に選択することにより、単一のコーティングプロセ
スで、ファセットコーティングとしてもウェハ表面コー
ティングとしても効果的なコーティング層を作り得るこ
とを見出した。
造方法であって、半導体材料のプレーナ層を堆積させて
光学的活性領域を有する半導体ウェハを形成し、その光
学的活性領域を介してエッチングを行って複数のファセ
ットを形成し、及び少なくとも１つのファセットと半導
体ウェハの上面とを所定の厚さ及び組成を有するコーテ
ィング層で同時に被覆して、半導体デバイスの動作中に
該コーティング層がファセットコーティング及びウェハ
表面コーティングの両方として機能するようにする、と
いう各ステップを有する、半導体光デバイスの製造方法
が提供される。出願人は、コーティング材料及び厚さを
適当に選択することにより、単一のコーティングプロセ
スで、ファセットコーティングとしてもウェハ表面コー
ティングとしても効果的なコーティング層を作り得るこ
とを見出した。
【０００８】発明の実施例によれば、半導体材料の堆積
層が光吸収領域を有する半導体ウェハを形成し、半導体
光デバイスのための入力ファセットがエッチングされ
る。例えば、エッチングされた入力ファセットとウェハ
上面との両方に単一のコーティング層が付与されたエッ
ジエントリ(edge-entry)型光検出器を製造することが可
能である。
層が光吸収領域を有する半導体ウェハを形成し、半導体
光デバイスのための入力ファセットがエッチングされ
る。例えば、エッチングされた入力ファセットとウェハ
上面との両方に単一のコーティング層が付与されたエッ
ジエントリ(edge-entry)型光検出器を製造することが可
能である。
【０００９】別の実施例によれば、半導体材料の堆積プ
レーナ層が発光領域を有する半導体ウェハを形成し、半
導体光デバイスのための出力ファセットがエッチングさ
れる。例えば、レーザのファセットとその上面とを２つ
の目的を有するコーティング層で同時にコーティングす
ることにより、ファセット被覆型レーザを製造すること
が可能である。
レーナ層が発光領域を有する半導体ウェハを形成し、半
導体光デバイスのための出力ファセットがエッチングさ
れる。例えば、レーザのファセットとその上面とを２つ
の目的を有するコーティング層で同時にコーティングす
ることにより、ファセット被覆型レーザを製造すること
が可能である。
【００１０】本願発明の実施例では、コーティング層は
誘電体材料からなる。この場合、レーザの出力ファセッ
ト又は光検出器の入力ファセット上のコーティング層の
一部は、ＡＲコーティングとして作用し、一方、レーザ
の上面上のコーティングの一部は、パッシベーション層
として作用する。この層は、適当なレーザ構造（例え
ば、唯一の電流閉じ込め(confinement)手段として酸化
物の窓を有する構造）では、電流閉じ込め層としても働
く。
誘電体材料からなる。この場合、レーザの出力ファセッ
ト又は光検出器の入力ファセット上のコーティング層の
一部は、ＡＲコーティングとして作用し、一方、レーザ
の上面上のコーティングの一部は、パッシベーション層
として作用する。この層は、適当なレーザ構造（例え
ば、唯一の電流閉じ込め(confinement)手段として酸化
物の窓を有する構造）では、電流閉じ込め層としても働
く。
【００１１】代替的には、コーティング層は、金属材料
から構成することが可能であり、この場合、該コーティ
ング層は、ファセット上では高反射率コーティングとし
て、及びウェハの上面上では電気接点コーティングとし
て作用する。
から構成することが可能であり、この場合、該コーティ
ング層は、ファセット上では高反射率コーティングとし
て、及びウェハの上面上では電気接点コーティングとし
て作用する。
【００１２】好適には、本願発明の実施例によれば、第
１の誘電体コーティング層をファセットと半導体ウェハ
の上面との両方の上に堆積させ、続いて、第２の金属層
をレーザファセットと半導体ウェハの上面との両方の上
に堆積させる。
１の誘電体コーティング層をファセットと半導体ウェハ
の上面との両方の上に堆積させ、続いて、第２の金属層
をレーザファセットと半導体ウェハの上面との両方の上
に堆積させる。
【００１３】必要に応じて、金属層、又は金属層及び誘
電体層の両方をレーザファセットの１つ又は両方から除
去してＨＲ又はＡＲコーティングを残すことが可能であ
る。
電体層の両方をレーザファセットの１つ又は両方から除
去してＨＲ又はＡＲコーティングを残すことが可能であ
る。
【００１４】従来技術の半導体レーザにおいてウェハ表
面コーティングとしてのみ利用されている標準的な誘電
体及び金属の層は、ファセットコーティングとしても有
効であることが見出された。従来の製造プロセスでは、
先ず、誘電体と金属の層を、それぞれパッシベーション
用及び電気接点用として半導体ウェハ上に堆積させ、続
いてファセットだけをエッチングする必要があった。こ
れらエッチングされたファセットは、次いで、例えばフ
ァセットを不活性化させ(passivate)又はＡＲ若しくは
ＨＲコーティングを付与するために、１つ又は２つ以上
のコーティングプロセスを必要とすることがある。この
第二のコーティングプロセスでは、ファセット用のコー
ティングがウェハ表面上に堆積されないこと、又は、そ
こに堆積された場合に先に堆積されたウェハコーティン
グに影響を与えないよう引き続き除去することが確実と
なるように、注意する必要がある。これとは対照的に、
本願発明の実施例によれば、半導体ウェハの上面とファ
セットとの両方に有効なコーティングを単一ステップで
堆積させることができる。
面コーティングとしてのみ利用されている標準的な誘電
体及び金属の層は、ファセットコーティングとしても有
効であることが見出された。従来の製造プロセスでは、
先ず、誘電体と金属の層を、それぞれパッシベーション
用及び電気接点用として半導体ウェハ上に堆積させ、続
いてファセットだけをエッチングする必要があった。こ
れらエッチングされたファセットは、次いで、例えばフ
ァセットを不活性化させ(passivate)又はＡＲ若しくは
ＨＲコーティングを付与するために、１つ又は２つ以上
のコーティングプロセスを必要とすることがある。この
第二のコーティングプロセスでは、ファセット用のコー
ティングがウェハ表面上に堆積されないこと、又は、そ
こに堆積された場合に先に堆積されたウェハコーティン
グに影響を与えないよう引き続き除去することが確実と
なるように、注意する必要がある。これとは対照的に、
本願発明の実施例によれば、半導体ウェハの上面とファ
セットとの両方に有効なコーティングを単一ステップで
堆積させることができる。
【００１５】本願発明は、エッチングされたファセット
を有する半導体デバイスの製造を単純化するものであ
り、また本発明の技術は、発光領域、光吸収領域、又は
光の放射及び吸収の両方を行う領域（例えば半導体光増
幅器の場合）を有する半導体デバイスに適用可能なもの
である、ということが理解されよう。
を有する半導体デバイスの製造を単純化するものであ
り、また本発明の技術は、発光領域、光吸収領域、又は
光の放射及び吸収の両方を行う領域（例えば半導体光増
幅器の場合）を有する半導体デバイスに適用可能なもの
である、ということが理解されよう。
【００１６】
【発明の実施の形態】レーザの実施例 本願発明の第１の実施例による半導体レーザの製造の概
説を先ず行い、続いて製造プロセスの各ステップを詳細
に説明する。
説を先ず行い、続いて製造プロセスの各ステップを詳細
に説明する。
【００１７】半導体レーザ源ウェハ（場合によってはプ
レーナとして知られているもの）を多くの既知の技術の
うちの何れか１つで成長させる。しかし、通常堆積させ
るパッシベーション層及び電気接触層は堆積させない。
続いて、レーザファセットを半導体ウェハの上面に対し
て実質的に90°でエッチングし、及び誘電体材料のコー
ティングをレーザファセットと半導体ウェハの上面との
両方の上に堆積させる。電気接触窓を、半導体レーザの
活性領域の上方の誘電体層に開ける。金属層を、レーザ
ファセットと半導体ウェハ表面との両方の上に堆積させ
る。製造したい半導体レーザの性質に応じて、選択した
ファセットコーティング（ウェハ表面コーティングでは
ない）をマスキングプロセス及びエッチングプロセスに
より除去する。このようにして、任意の特定ファセット
に対し、両層若しくは金属層のみを除去し、又は何れの
層も除去せず、その結果、未被覆のＡＲ被覆ファセット
又はＨＲ被覆ファセットを得ることができる。半導体レ
ーザは、レーザの両端でこれら３つのファセットタイプ
の任意の組み合わせを有するように選択を行って、その
性能を最適化することができる。
レーナとして知られているもの）を多くの既知の技術の
うちの何れか１つで成長させる。しかし、通常堆積させ
るパッシベーション層及び電気接触層は堆積させない。
続いて、レーザファセットを半導体ウェハの上面に対し
て実質的に90°でエッチングし、及び誘電体材料のコー
ティングをレーザファセットと半導体ウェハの上面との
両方の上に堆積させる。電気接触窓を、半導体レーザの
活性領域の上方の誘電体層に開ける。金属層を、レーザ
ファセットと半導体ウェハ表面との両方の上に堆積させ
る。製造したい半導体レーザの性質に応じて、選択した
ファセットコーティング（ウェハ表面コーティングでは
ない）をマスキングプロセス及びエッチングプロセスに
より除去する。このようにして、任意の特定ファセット
に対し、両層若しくは金属層のみを除去し、又は何れの
層も除去せず、その結果、未被覆のＡＲ被覆ファセット
又はＨＲ被覆ファセットを得ることができる。半導体レ
ーザは、レーザの両端でこれら３つのファセットタイプ
の任意の組み合わせを有するように選択を行って、その
性能を最適化することができる。
【００１８】半導体のプレーナ成長 本発明の本実施例は、埋込ヘテロ構造のレーザを用いる
が、リッジ導波管構造といった既知の代替的な半導体レ
ーザ構造のあらゆるものを用いることが可能である。こ
こで採用した埋込ヘテロ構造は、以下で説明するように
多少厚めのキャッピング層(capping layer)を除き従来
と完全に同じものである。
が、リッジ導波管構造といった既知の代替的な半導体レ
ーザ構造のあらゆるものを用いることが可能である。こ
こで採用した埋込ヘテロ構造は、以下で説明するように
多少厚めのキャッピング層(capping layer)を除き従来
と完全に同じものである。
【００１９】例えば、 W.S.Ring等の「Optimisation of
highly efficient uncoated strained 1300-nm InGaAs
P MQW lasers for uncooled high-temperature operati
on」(Technical Digest Optical Fiber Conference 199
5)に記載されているような、ひずみ型多重量子ウェル(s
trained multi quantum well-(ＳＭＱＷ))InP/InGaAsP
埋込ヘテロ構造(ＢＨ)ファブリー・ペロー構造を成長さ
せる。半導体プレーナは、InPの緩衝層1と、６つのInGa
AsP障壁により分離された７つのInGaAsPウェルの活性領
域と、閉じ込め層3とを備えている。活性領域のマスキ
ング及びエッチングを行い、従来の態様でメサ(mesa)を
形成する。活性メサストライプ4をブロッキング層5,6で
覆って埋込ヘテロ構造を完成させる。次いで、固定三元
(InGaAs)キャッピング層7を堆積させる。該キャッピン
グ層7は、約0.15μmという従来の厚さに対して、約0.5
μmである。この厚いキャッピング層により、エッチン
グされたファセットのファセット品質が改善されること
が見出されている。
highly efficient uncoated strained 1300-nm InGaAs
P MQW lasers for uncooled high-temperature operati
on」(Technical Digest Optical Fiber Conference 199
5)に記載されているような、ひずみ型多重量子ウェル(s
trained multi quantum well-(ＳＭＱＷ))InP/InGaAsP
埋込ヘテロ構造(ＢＨ)ファブリー・ペロー構造を成長さ
せる。半導体プレーナは、InPの緩衝層1と、６つのInGa
AsP障壁により分離された７つのInGaAsPウェルの活性領
域と、閉じ込め層3とを備えている。活性領域のマスキ
ング及びエッチングを行い、従来の態様でメサ(mesa)を
形成する。活性メサストライプ4をブロッキング層5,6で
覆って埋込ヘテロ構造を完成させる。次いで、固定三元
(InGaAs)キャッピング層7を堆積させる。該キャッピン
グ層7は、約0.15μmという従来の厚さに対して、約0.5
μmである。この厚いキャッピング層により、エッチン
グされたファセットのファセット品質が改善されること
が見出されている。
【００２０】図２及び図３は、それぞれ、単一レーザデ
バイスに対応する、半導体ウェハの小領域の概要を示す
平面及び断面図である。プラズマ強化(enhanced)化学蒸
着(PECVD)により半導体ウェハの全体にわたり厚さ3,000
Åの二酸化ケイ素の層8を堆積させる。ファセットマス
クを使用して、エッチング時に半導体レーザのエッチン
グされるファセットを画定することになるエッチチャネ
ルを画定する。ファセットマスクのチャネルの幅は、ウ
ェハ上の連続するレーザ間の間隔を画定し、一方、チャ
ネル間の距離は、各レーザの長さを画定する。本実施例
では、幅ｗ=14μm及び間隔ｓ=350μmのチャネルを有す
るファセットマスクを用いる。該ファセットマスクを半
導体ウェハと位置合わせして、ファセットチャネルが活
性メサストライプ4の方向と垂直になるようにする。フ
ァセットエッチマスクを介してレジストを堆積させ、従
来のCHF3/O2反応性イオンエッチングを用いて三元キャ
ッピング層7まで二酸化ケイ素層8を介してエッチングを
行う。次いで、残留しているレジストを剥がし、ファセ
ットのエッチングに備えてウェハを洗浄する。
バイスに対応する、半導体ウェハの小領域の概要を示す
平面及び断面図である。プラズマ強化(enhanced)化学蒸
着(PECVD)により半導体ウェハの全体にわたり厚さ3,000
Åの二酸化ケイ素の層8を堆積させる。ファセットマス
クを使用して、エッチング時に半導体レーザのエッチン
グされるファセットを画定することになるエッチチャネ
ルを画定する。ファセットマスクのチャネルの幅は、ウ
ェハ上の連続するレーザ間の間隔を画定し、一方、チャ
ネル間の距離は、各レーザの長さを画定する。本実施例
では、幅ｗ=14μm及び間隔ｓ=350μmのチャネルを有す
るファセットマスクを用いる。該ファセットマスクを半
導体ウェハと位置合わせして、ファセットチャネルが活
性メサストライプ4の方向と垂直になるようにする。フ
ァセットエッチマスクを介してレジストを堆積させ、従
来のCHF3/O2反応性イオンエッチングを用いて三元キャ
ッピング層7まで二酸化ケイ素層8を介してエッチングを
行う。次いで、残留しているレジストを剥がし、ファセ
ットのエッチングに備えてウェハを洗浄する。
【００２１】ファセットエッチマスクを二酸化ケイ素層
8に移すことで、該層を、活性メサストライプ4を介して
ファセットをエッチングするためのマスクとして使うこ
とが可能となる。反応性イオンエッチングを再び使用す
るが、この場合には、CH4/H2/N2O又はCH4/H2/CO2から成
る混合ガスを用いる。インジウムリン化物ベースのデバ
イスの反応性イオンエッチングに少量の酸素を利用する
ことが知られており、例えば、S.E.Hicks等の「Reactiv
e Ion Etching of Low-Loss Mirrors in InP/InGaAsP/I
nP Heterostructures Using CH4/H2/O2 Chemistry」(Pr
oceedings ofthe European Conference on Integrated
Optoelectronics, 1993, pp2-36 to2-37）では、この酸
素をCO2という形で供給する方法を教示している。半導
体製造分野では、CH4/H2 RIEと共に酸素を併用すれば、
垂直方向の滑らかなエッチファセットの製造が促進され
ることが認められている。更に、酸素の使用により、エ
ッチング工程中の望ましくないポリマーの形成が阻止さ
れると考えられている。CO2を介して酸素を供給するの
ではなく、S.N.Ojha 及び S.J.Clementsの「Etching of
Low-Loss Mirrors for photonic IC's」（Fifth Inter
national Conference on Indium Phosphide and Relate
d Materials, April 19-22, 1993 Paris,France）で説
明されているように、混合ガスに少量のN2Oを含ませる
ことにより酸素を供給することも可能である。CH4、H2
及びN2O（又はCO2）のガス流量比を調節して、半導体ウ
ェハ表面に対して垂直で滑らかなエッチ表面を得るため
に、ある程度の試行錯誤による最適化が必要となる場合
があることが、当業者には理解されよう。それぞれ12、
50、及び0.5sccm（標準cm3／分）というCH4/H2/N2Oの流
量が効果的であることを本出願人は見出した。ここで、
図４を参照する。三元層7及び活性層4を介して全深さが
10μmになるまでファセットトレンチ9をエッチングす
る。酸素プラズマ灰化(ashing)によるポリマーの除去に
続き、ファセットのエッチング用のマスクとして用いた
残留する二酸化ケイ素8をウエット化学エッチング(wet
chemical etching)により除去する。
8に移すことで、該層を、活性メサストライプ4を介して
ファセットをエッチングするためのマスクとして使うこ
とが可能となる。反応性イオンエッチングを再び使用す
るが、この場合には、CH4/H2/N2O又はCH4/H2/CO2から成
る混合ガスを用いる。インジウムリン化物ベースのデバ
イスの反応性イオンエッチングに少量の酸素を利用する
ことが知られており、例えば、S.E.Hicks等の「Reactiv
e Ion Etching of Low-Loss Mirrors in InP/InGaAsP/I
nP Heterostructures Using CH4/H2/O2 Chemistry」(Pr
oceedings ofthe European Conference on Integrated
Optoelectronics, 1993, pp2-36 to2-37）では、この酸
素をCO2という形で供給する方法を教示している。半導
体製造分野では、CH4/H2 RIEと共に酸素を併用すれば、
垂直方向の滑らかなエッチファセットの製造が促進され
ることが認められている。更に、酸素の使用により、エ
ッチング工程中の望ましくないポリマーの形成が阻止さ
れると考えられている。CO2を介して酸素を供給するの
ではなく、S.N.Ojha 及び S.J.Clementsの「Etching of
Low-Loss Mirrors for photonic IC's」（Fifth Inter
national Conference on Indium Phosphide and Relate
d Materials, April 19-22, 1993 Paris,France）で説
明されているように、混合ガスに少量のN2Oを含ませる
ことにより酸素を供給することも可能である。CH4、H2
及びN2O（又はCO2）のガス流量比を調節して、半導体ウ
ェハ表面に対して垂直で滑らかなエッチ表面を得るため
に、ある程度の試行錯誤による最適化が必要となる場合
があることが、当業者には理解されよう。それぞれ12、
50、及び0.5sccm（標準cm3／分）というCH4/H2/N2Oの流
量が効果的であることを本出願人は見出した。ここで、
図４を参照する。三元層7及び活性層4を介して全深さが
10μmになるまでファセットトレンチ9をエッチングす
る。酸素プラズマ灰化(ashing)によるポリマーの除去に
続き、ファセットのエッチング用のマスクとして用いた
残留する二酸化ケイ素8をウエット化学エッチング(wet
chemical etching)により除去する。
【００２２】レーザファセットは、半導体ウェハの上面
に対して実質的に90°をなしているが、レーザ内の放射
線の伝搬方向に対しては90°以外の角度をなすことがで
きる。例えば、レーザファセットは、ファセットからの
反射を更に低減させるために放射線の伝搬方向に対して
87°とすることが可能である。
に対して実質的に90°をなしているが、レーザ内の放射
線の伝搬方向に対しては90°以外の角度をなすことがで
きる。例えば、レーザファセットは、ファセットからの
反射を更に低減させるために放射線の伝搬方向に対して
87°とすることが可能である。
【００２３】誘電体層の堆積 図５を参照する。新たにエッチングしたファセット11及
び半導体ウェハの上面12の両方の上に誘電体層10を堆積
させる。該誘電体層10は幾つかの働きをする。第１に、
従来技術によるデバイスの場合のように、誘電体層10
は、ウェハの上面12を不活性化させる働きがあり、及び
レーザとの電気接触用の接触窓を画定するのに使用され
る。第２に、誘電体層10は、新たにエッチングしたファ
セット11を不活性化させ、及び後続の処理中にそれらを
保護する働きがある。これは、ファブリー・ペローデバ
イスの場合にはこれらのエッチングしたファセットがレ
ーザキャビティを形成し光学的に高品質でなければなら
ない故、重要である。無保護のままの場合には、新たに
エッチングしたファセットが、ウェハの処理を更に進め
る際に損傷を受けることがある。第３に、誘電体層10
は、層4のp-n接合上の電気絶縁層として機能し、このた
め、該p-n接合間に電気的短絡を起こさずに（以下に説
明するように）このファセット上に更に金属層を堆積さ
せることが可能となる。最後に、誘電体層10は、エッチ
ングしたファセット11のための反射防止コーティングと
しても機能する。
び半導体ウェハの上面12の両方の上に誘電体層10を堆積
させる。該誘電体層10は幾つかの働きをする。第１に、
従来技術によるデバイスの場合のように、誘電体層10
は、ウェハの上面12を不活性化させる働きがあり、及び
レーザとの電気接触用の接触窓を画定するのに使用され
る。第２に、誘電体層10は、新たにエッチングしたファ
セット11を不活性化させ、及び後続の処理中にそれらを
保護する働きがある。これは、ファブリー・ペローデバ
イスの場合にはこれらのエッチングしたファセットがレ
ーザキャビティを形成し光学的に高品質でなければなら
ない故、重要である。無保護のままの場合には、新たに
エッチングしたファセットが、ウェハの処理を更に進め
る際に損傷を受けることがある。第３に、誘電体層10
は、層4のp-n接合上の電気絶縁層として機能し、このた
め、該p-n接合間に電気的短絡を起こさずに（以下に説
明するように）このファセット上に更に金属層を堆積さ
せることが可能となる。最後に、誘電体層10は、エッチ
ングしたファセット11のための反射防止コーティングと
しても機能する。
【００２４】誘電体層10は、広範囲の厚さで堆積させた
場合に最初の３つの機能を首尾よく果たすことができ
る。しかし、ＡＲコーティングとして都合よく作用する
ためには、誘電体層10の厚さを一層注意深く制御しなけ
ればならない。
場合に最初の３つの機能を首尾よく果たすことができ
る。しかし、ＡＲコーティングとして都合よく作用する
ためには、誘電体層10の厚さを一層注意深く制御しなけ
ればならない。
【００２５】誘電体層10には、二酸化ケイ素又は窒化ケ
イ素といった種々の誘電材料を用いることが可能であ
る。当業者であれば理解されるように、ファセット11の
反射率を最小限にするよう誘電体層10を最適化すること
が可能であり、この反射率は、該誘電体層の厚さに加え
て、該誘電体層の屈折率、半導体基板の屈折率、及びレ
ーザの動作波長によって決まるものである。多数の誘電
体層を使用して反射率を更に低減させることも可能であ
る。
イ素といった種々の誘電材料を用いることが可能であ
る。当業者であれば理解されるように、ファセット11の
反射率を最小限にするよう誘電体層10を最適化すること
が可能であり、この反射率は、該誘電体層の厚さに加え
て、該誘電体層の屈折率、半導体基板の屈折率、及びレ
ーザの動作波長によって決まるものである。多数の誘電
体層を使用して反射率を更に低減させることも可能であ
る。
【００２６】本実施例では、二酸化ケイ素の単一層をＰ
ＥＣＶＤによって堆積させる。ＰＥＣＶＤは一般に、指
向性(directional)コーティングプロセスではなくコン
フォーマル(conformal)コーティングプロセスである
が、エッチングしたファセット11のような垂直面上の堆
積層の厚さと、半導体ウェハの上面12のような水平面上
の厚さとの比は、堆積条件（主に堆積圧力）に依存する
ものとなる。従って、水平及び垂直方向の層の厚さの比
は、堆積条件の任意の組合せについて実験的に決定する
必要がある。一般に、水平層の厚さは垂直層の厚さより
も厚く、本出願人が見出したところでは、垂直層の厚さ
は水平層の厚さの30〜70%となる。エッチングしたファ
セット上の2200Åという二酸化ケイ素層の厚さは、ファ
セットの反射率の効果的な低減（1300nmで約5%）を提供
するものとなることが見出された。ファセット表面上で
この厚さの層を得るためには、厚さ3000Åの二酸化ケイ
素層を半導体ウェハの上面12上に堆積させる。
ＥＣＶＤによって堆積させる。ＰＥＣＶＤは一般に、指
向性(directional)コーティングプロセスではなくコン
フォーマル(conformal)コーティングプロセスである
が、エッチングしたファセット11のような垂直面上の堆
積層の厚さと、半導体ウェハの上面12のような水平面上
の厚さとの比は、堆積条件（主に堆積圧力）に依存する
ものとなる。従って、水平及び垂直方向の層の厚さの比
は、堆積条件の任意の組合せについて実験的に決定する
必要がある。一般に、水平層の厚さは垂直層の厚さより
も厚く、本出願人が見出したところでは、垂直層の厚さ
は水平層の厚さの30〜70%となる。エッチングしたファ
セット上の2200Åという二酸化ケイ素層の厚さは、ファ
セットの反射率の効果的な低減（1300nmで約5%）を提供
するものとなることが見出された。ファセット表面上で
この厚さの層を得るためには、厚さ3000Åの二酸化ケイ
素層を半導体ウェハの上面12上に堆積させる。
【００２７】代替的には、1.85〜2の屈折率を有する窒
化ケイ素層を用いて低い反射率を達成することも可能で
ある。1300nmでの窒化ケイ素についての最適厚さは、フ
ァセット上で1600Åであることが見出された。従って、
ウェハ上面12上に厚さ2200Åの窒化ケイ素層を堆積させ
る必要がある。図６は、実験結果を示すグラフであり、
かかる窒化ケイ素の層の波長に関する反射率の変化を示
している。図６から、反射率が1300nmで約0.5%であるこ
とが分かる。
化ケイ素層を用いて低い反射率を達成することも可能で
ある。1300nmでの窒化ケイ素についての最適厚さは、フ
ァセット上で1600Åであることが見出された。従って、
ウェハ上面12上に厚さ2200Åの窒化ケイ素層を堆積させ
る必要がある。図６は、実験結果を示すグラフであり、
かかる窒化ケイ素の層の波長に関する反射率の変化を示
している。図６から、反射率が1300nmで約0.5%であるこ
とが分かる。
【００２８】金属層の堆積 従来は、レーザとの電気接触を形成するために２つの金
属コーティングを半導体の上面上に堆積させている。第
１の金属コーティングは、チタン(Ti)の堆積物とそれに
続く白金(Pt)の堆積物からなる。Tiは半導体に対して良
好に付着し、一方、Ptは、半導体への金の拡散（一般に
望ましくないもの）に対する障壁を提供する。該第１の
金属コーティングに続き、やはり２つの堆積された金属
からなる第２のの金属コーティングを堆積させる。この
場合も、最初にチタンを堆積させて付着させ、次いで金
を堆積させてレーザと電気接触を行うための接触面を形
成する。
属コーティングを半導体の上面上に堆積させている。第
１の金属コーティングは、チタン(Ti)の堆積物とそれに
続く白金(Pt)の堆積物からなる。Tiは半導体に対して良
好に付着し、一方、Ptは、半導体への金の拡散（一般に
望ましくないもの）に対する障壁を提供する。該第１の
金属コーティングに続き、やはり２つの堆積された金属
からなる第２のの金属コーティングを堆積させる。この
場合も、最初にチタンを堆積させて付着させ、次いで金
を堆積させてレーザと電気接触を行うための接触面を形
成する。
【００２９】本発明によれば、これらの２つの金属コー
ティングの何れか一方又は両方を、エッチングしたファ
セット11及び半導体ウェハの上面12の両方の上に堆積さ
せることが可能である。ＨＲ被覆ファセットを有するレ
ーザの製造が望まれる場合には、エッチングしたファセ
ット上にTi/Ptからなる第１の金属コーティングを堆積
させるのが有益である。これは、該Ptが、後で堆積され
るAuから活性領域を保護するからである。しかし、Ptは
一旦堆積するとその除去が困難となり得るため、ＡＲ被
覆ファセット又は未被覆ファセットを有するレーザを作
製したい場合には、エッチングしたファセット11上への
Ti/Ptコーティングの堆積を防止することが好ましい。
それにもかかわらず、リフトオフ(lift off)技術を用い
てファセット上にPt層を選択的に堆積させることは可能
である。従って、本実施例における下記の処理ステップ
によれば、半導体ウェハの上面12上にだけTi/Ptコーテ
ィングを堆積させ、及びエッチングしたファセット11及
び半導体ウェハの上面12の両方の上にTi/Auコーティン
グを堆積させることになる。
ティングの何れか一方又は両方を、エッチングしたファ
セット11及び半導体ウェハの上面12の両方の上に堆積さ
せることが可能である。ＨＲ被覆ファセットを有するレ
ーザの製造が望まれる場合には、エッチングしたファセ
ット上にTi/Ptからなる第１の金属コーティングを堆積
させるのが有益である。これは、該Ptが、後で堆積され
るAuから活性領域を保護するからである。しかし、Ptは
一旦堆積するとその除去が困難となり得るため、ＡＲ被
覆ファセット又は未被覆ファセットを有するレーザを作
製したい場合には、エッチングしたファセット11上への
Ti/Ptコーティングの堆積を防止することが好ましい。
それにもかかわらず、リフトオフ(lift off)技術を用い
てファセット上にPt層を選択的に堆積させることは可能
である。従って、本実施例における下記の処理ステップ
によれば、半導体ウェハの上面12上にだけTi/Ptコーテ
ィングを堆積させ、及びエッチングしたファセット11及
び半導体ウェハの上面12の両方の上にTi/Auコーティン
グを堆積させることになる。
【００３０】半導体のウェハの表面全体に誘電体層10を
堆積させた後、レジストを堆積させフォトリスグラフィ
によりパターン形成して、図７及び図８に示すように活
性メサストライプ4の各々の上に接触窓13を形成する。
エッチングしたファセット11から誘電体層10の望ましく
ないエッチングを防止するために、ウェハ表面をプレー
ナ化させる(planarize)ように、6.2μmという特に厚い
レジストを用いる。次いで、CHF3/O2反応性イオンエッ
チによって接触窓13をフォトレジスト層14から誘電体層
10へと移す。その結果として得られる構造（図８に示
す）は、エッチングしたファセット11を覆うと共に各レ
ーザデバイス用の接触窓13を画定する誘電体層10を備え
たものとなる。フォトレジスト層14は、誘電体層10と符
合した状態で残留する。
堆積させた後、レジストを堆積させフォトリスグラフィ
によりパターン形成して、図７及び図８に示すように活
性メサストライプ4の各々の上に接触窓13を形成する。
エッチングしたファセット11から誘電体層10の望ましく
ないエッチングを防止するために、ウェハ表面をプレー
ナ化させる(planarize)ように、6.2μmという特に厚い
レジストを用いる。次いで、CHF3/O2反応性イオンエッ
チによって接触窓13をフォトレジスト層14から誘電体層
10へと移す。その結果として得られる構造（図８に示
す）は、エッチングしたファセット11を覆うと共に各レ
ーザデバイス用の接触窓13を画定する誘電体層10を備え
たものとなる。フォトレジスト層14は、誘電体層10と符
合した状態で残留する。
【００３１】フォトレジスト層14は、図９に示すマスク
を用いて２回目のマスク及びパターン形成が行われる。
図１０から分かるように、この二回目のパターン形成に
続き、誘電体層10のエッジ15を接触窓13の周りで露出さ
せる。このエッジ15により、それに続いて堆積される金
属層を半導体ウェハの上面12及び誘電体層10の両方に重
畳させることが可能となる。この重畳によって、続いて
堆積されるAuがレーザの活性領域中に拡散しないことが
保証される。
を用いて２回目のマスク及びパターン形成が行われる。
図１０から分かるように、この二回目のパターン形成に
続き、誘電体層10のエッジ15を接触窓13の周りで露出さ
せる。このエッジ15により、それに続いて堆積される金
属層を半導体ウェハの上面12及び誘電体層10の両方に重
畳させることが可能となる。この重畳によって、続いて
堆積されるAuがレーザの活性領域中に拡散しないことが
保証される。
【００３２】図１０に示すように、半導体ウェハの上面
全体にTi/Pt層16を蒸着法により堆積させる。電気的接
触を目的とした通常のTi及びPtの厚さ（それぞれ600Å
及び1250Å）を用いる。次いで、フォトレジスト層14の
残りのブロックを除去し、同時に、ファセットトレンチ
9上に堆積されたTi/Pt層の一部を「リフトオフ」させ
る。結果的に得られる構造（図１１に示す）は、接触窓
13と位置合わせされると共に誘電体層10のエッジ15と重
なるがエッチングしたファセット11を覆わないTi/Ptか
らなる第１の接触金属層16を有するものとなる。
全体にTi/Pt層16を蒸着法により堆積させる。電気的接
触を目的とした通常のTi及びPtの厚さ（それぞれ600Å
及び1250Å）を用いる。次いで、フォトレジスト層14の
残りのブロックを除去し、同時に、ファセットトレンチ
9上に堆積されたTi/Pt層の一部を「リフトオフ」させ
る。結果的に得られる構造（図１１に示す）は、接触窓
13と位置合わせされると共に誘電体層10のエッジ15と重
なるがエッチングしたファセット11を覆わないTi/Ptか
らなる第１の接触金属層16を有するものとなる。
【００３３】例えば、各レーザのエッチングしたファセ
ットのうちの１つだけをTi/Ptで被覆することが（上述
の理由で）望まれる場合には、一つ置きのファセットト
レンチ9上に単にレジスト層14を堆積させる。
ットのうちの１つだけをTi/Ptで被覆することが（上述
の理由で）望まれる場合には、一つ置きのファセットト
レンチ9上に単にレジスト層14を堆積させる。
【００３４】ここで図１２を参照する。Ti/Auからなる
第２の金属層17を半導体ウェハ全体上にスパッタして、
エッチングしたファセット11及びウェハ上面の両方を被
覆する。この第２の金属層17は、レーザのp接触メタラ
イゼーション及びＨＲファセットコーティングの両方と
して機能する。このため、堆積させるTi及びAuの厚さ
は、所望のファセット反射率を提供するよう最適化させ
なければならない。ファブリー・ペローレーザファセッ
トについての反射率の最適レベルは、レーザについての
設計基準、例えば、低しきい値電流、高出力、及び良好
な温度性能の相対的な重要度に依存するものとなる。こ
れは、ある程度の対抗要件(opposing requirement)が存
在するからである。しかし、ファブリー・ペローレーザ
の場合には、80%〜90%のファセット反射率が望まれるこ
とが多い。図１３は、厚さ10Å、100Å、及び1000ÅのA
u層（何れの場合も厚さ2000ÅのSiO2層の上面に堆積さ
れたもの）の波長に対する理論的に計算した反射率を示
している。これらのプロットから、80%〜90%の反射率を
達成するには数百Åの厚さの層が必要であることが分か
る。厚さ100Å/300ÅのTi/Au層が効果的であり、また、
ファセット上にTi/Pt層を用いる場合には、600Å/1250
Åの厚さが効果的であることを本出願人は見出した。そ
の他の多くの効果的な厚さ及び厚さの組合せも勿論実施
可能である。図１４は、厚さ2000Åの二酸化ケイ素層の
上面上の厚さ約100Å/100ÅのTi/Au層の波長に対する実
測反射率を示すグラフであり、図１５は、これも厚さ20
00Åの二酸化ケイ素層の上面上の厚さ約600Å/1250Åの
Ti/Pt層についての同様のグラフである。
第２の金属層17を半導体ウェハ全体上にスパッタして、
エッチングしたファセット11及びウェハ上面の両方を被
覆する。この第２の金属層17は、レーザのp接触メタラ
イゼーション及びＨＲファセットコーティングの両方と
して機能する。このため、堆積させるTi及びAuの厚さ
は、所望のファセット反射率を提供するよう最適化させ
なければならない。ファブリー・ペローレーザファセッ
トについての反射率の最適レベルは、レーザについての
設計基準、例えば、低しきい値電流、高出力、及び良好
な温度性能の相対的な重要度に依存するものとなる。こ
れは、ある程度の対抗要件(opposing requirement)が存
在するからである。しかし、ファブリー・ペローレーザ
の場合には、80%〜90%のファセット反射率が望まれるこ
とが多い。図１３は、厚さ10Å、100Å、及び1000ÅのA
u層（何れの場合も厚さ2000ÅのSiO2層の上面に堆積さ
れたもの）の波長に対する理論的に計算した反射率を示
している。これらのプロットから、80%〜90%の反射率を
達成するには数百Åの厚さの層が必要であることが分か
る。厚さ100Å/300ÅのTi/Au層が効果的であり、また、
ファセット上にTi/Pt層を用いる場合には、600Å/1250
Åの厚さが効果的であることを本出願人は見出した。そ
の他の多くの効果的な厚さ及び厚さの組合せも勿論実施
可能である。図１４は、厚さ2000Åの二酸化ケイ素層の
上面上の厚さ約100Å/100ÅのTi/Au層の波長に対する実
測反射率を示すグラフであり、図１５は、これも厚さ20
00Åの二酸化ケイ素層の上面上の厚さ約600Å/1250Åの
Ti/Pt層についての同様のグラフである。
【００３５】スパッタリングといった一般にコンフォー
マルコーティング技術を用いたにもかかわらず、堆積さ
れた金属層の厚さは、水平面上より垂直面上の方が薄く
なる。これらの厚さの比は、明らかに、堆積条件、例え
ば、スパッタリングを行うガス室内の圧力及び使用する
スパッタのＲＦ電力に依存することになる。上述の金属
堆積は、圧力10mT及び流量41sccmのアルゴンガスを使用
し、Auについては400W、Tiについては600WのＲＦ電力を
用いて行った。これらのパラメータを用いた場合、垂直
面上の厚さは、水平面上に堆積された厚さの10%〜30%に
なることを本出願人は見出した。このため、88%という
所望の反射率を得るためには、水平面上に厚さ約500Å/
2500ÅのTi/Auを堆積させる。エッチングしたファセッ
ト上にTi/Ptコーティングが必要とされる場合には、水
平面上における約500Å/6250Åの堆積厚が、垂直ファセ
ットの所望の反射率を達成するものとなることが見出さ
れた。
マルコーティング技術を用いたにもかかわらず、堆積さ
れた金属層の厚さは、水平面上より垂直面上の方が薄く
なる。これらの厚さの比は、明らかに、堆積条件、例え
ば、スパッタリングを行うガス室内の圧力及び使用する
スパッタのＲＦ電力に依存することになる。上述の金属
堆積は、圧力10mT及び流量41sccmのアルゴンガスを使用
し、Auについては400W、Tiについては600WのＲＦ電力を
用いて行った。これらのパラメータを用いた場合、垂直
面上の厚さは、水平面上に堆積された厚さの10%〜30%に
なることを本出願人は見出した。このため、88%という
所望の反射率を得るためには、水平面上に厚さ約500Å/
2500ÅのTi/Auを堆積させる。エッチングしたファセッ
ト上にTi/Ptコーティングが必要とされる場合には、水
平面上における約500Å/6250Åの堆積厚が、垂直ファセ
ットの所望の反射率を達成するものとなることが見出さ
れた。
【００３６】ファセットのコーティングの除去 エッチングしたファセットが誘電体及び金属の両方の層
で被覆されると、それらは全て高い反射率をもつことに
なる。選択したファセットから、金属層、又は金属層及
び誘電体層を除去することにより、低反射率のファセッ
ト又は未被覆のファセット（〜30%反射率）をそれぞれ
形成することができる。
で被覆されると、それらは全て高い反射率をもつことに
なる。選択したファセットから、金属層、又は金属層及
び誘電体層を除去することにより、低反射率のファセッ
ト又は未被覆のファセット（〜30%反射率）をそれぞれ
形成することができる。
【００３７】適当なエッチマスク18を用いて、Auに対し
てはI/KIのウェットエッチ、Ti及び誘電層に対しては10
% HFのウェットエッチに、交互のファセットチャネルを
さらす。結果的に得られるレーザが１つのＨＲ被覆ファ
セット及び１つのＡＲ被覆ファセットを有することが望
まれる場合には、HFを即座に洗い流して図１６に示すよ
うにTi/Au金属層17だけが除去されるようにする。未被
覆ファセットが必要な場合には、誘電体層10を除去しな
ければならない、これは、単に、適当な時間にわたりHF
を誘電体層10と接触したままにしておくことで達成でき
る。二酸化ケイ素のエッチング速度は約20Å/secであ
り、一方、窒化ケイ素のエッチング速度は約2Å/secで
ある。
てはI/KIのウェットエッチ、Ti及び誘電層に対しては10
% HFのウェットエッチに、交互のファセットチャネルを
さらす。結果的に得られるレーザが１つのＨＲ被覆ファ
セット及び１つのＡＲ被覆ファセットを有することが望
まれる場合には、HFを即座に洗い流して図１６に示すよ
うにTi/Au金属層17だけが除去されるようにする。未被
覆ファセットが必要な場合には、誘電体層10を除去しな
ければならない、これは、単に、適当な時間にわたりHF
を誘電体層10と接触したままにしておくことで達成でき
る。二酸化ケイ素のエッチング速度は約20Å/secであ
り、一方、窒化ケイ素のエッチング速度は約2Å/secで
ある。
【００３８】レーザの開裂 残っているレジストはどれも除去してウェハを約100μm
まで薄くし、n-側メタライゼーション層19を図１８に示
すように堆積させる。
まで薄くし、n-側メタライゼーション層19を図１８に示
すように堆積させる。
【００３９】次いで、ウェハを個別のレーザへと分離さ
せる必要がある。ウェハのエッジ20に近接するファセッ
トトレンチ9の端部21を除いたウェハ全体にマスク22を
堆積させる。HBrウェットエッチを用いて、トレンチ9の
端部にセルフアライン開裂イニシエータ21を形成する。
HBrエッチは、InP基板の(111)面に沿って、図１９に示
すようにトレンチの各コーナーからエッチングを開始す
る。２つのエッチ面がトレンチの中心で出会い、これに
より、このようにして形成された開裂イニシエータがレ
ーザデバイス間で自動的に整列されるようになる。
せる必要がある。ウェハのエッジ20に近接するファセッ
トトレンチ9の端部21を除いたウェハ全体にマスク22を
堆積させる。HBrウェットエッチを用いて、トレンチ9の
端部にセルフアライン開裂イニシエータ21を形成する。
HBrエッチは、InP基板の(111)面に沿って、図１９に示
すようにトレンチの各コーナーからエッチングを開始す
る。２つのエッチ面がトレンチの中心で出会い、これに
より、このようにして形成された開裂イニシエータがレ
ーザデバイス間で自動的に整列されるようになる。
【００４０】レーザのバーは、開裂イニシエータを用い
てファセットトレンチに沿って開裂され、次いで図２１
に示すような個別のレーザが得られるようにスクライビ
ング及びダイシングが行われる。
てファセットトレンチに沿って開裂され、次いで図２１
に示すような個別のレーザが得られるようにスクライビ
ング及びダイシングが行われる。
【００４１】光検出器の実施例 本発明の第２の実施例において、エッジエントリ型フォ
トダイオードは、その入力ファセット及びその上面の両
方の上に誘電体層が被覆されている。
トダイオードは、その入力ファセット及びその上面の両
方の上に誘電体層が被覆されている。
【００４２】エッジエントリ型フォトダイオードの既知
のあらゆる構成を本発明と共に採用することが可能であ
るが、図２２に示すような本実施例では、半導体ウェハ
の上面31と鋭角Θをなして形成された入力ファセット30
を用いる。この角度により、当初はフォトダイオードの
上面31と平行である入力光が、入力ファセット30におい
て屈折してフォトダイオードの活性領域32に向かって進
行することになる。
のあらゆる構成を本発明と共に採用することが可能であ
るが、図２２に示すような本実施例では、半導体ウェハ
の上面31と鋭角Θをなして形成された入力ファセット30
を用いる。この角度により、当初はフォトダイオードの
上面31と平行である入力光が、入力ファセット30におい
て屈折してフォトダイオードの活性領域32に向かって進
行することになる。
【００４３】上述の半導体レーザに関するフォトダイオ
ードの製作は、従来と同様のものである。該フォトダイ
オードは、n＋InP基板33の底面の金属n-接触層32、InP
緩衝層34、InGaAs層35、及びInPキャッピング層36を備
えている。活性の光吸収領域37は、InGaAs層35への亜鉛
の拡散によって形成する。臭化水素酸エッチャントを用
いてファセット30をウェットエッチする。これは、リン
化インジウムの(111)面に沿ってエッチングを行うもの
である。エッチングしたファセットとウェハの上面31と
の間の角度Θは、54°44'である。入力ファセット30の
エッチングに続き、厚さ2200Åの窒化ケイ素層38をウェ
ハの上面31とフォトダイオードの入力ファセット30との
両方の上に堆積させる。入力ファセット30上の該層38の
厚さは、やはり、用いられる堆積条件に依存し、及び所
望の動作周波数で所望の反射率を提供するよう最適化す
ることができる。上述のレーザの実施例の場合のよう
に、同じ窒化ケイ素層31は、半導体ウェハの上面31上の
表面パッシベーション及び接触窓画定層として作用し、
及び入力ファセット上のＡＲコーティングとして作用す
る。このように、これらの２つの異なる機能についての
単一の堆積層の使用は、製造ステップ数を削減し、及び
個々のデバイスのファセットをコーティングするために
それら個々のデバイスを取り扱う必要をなくすのに役立
つ。
ードの製作は、従来と同様のものである。該フォトダイ
オードは、n＋InP基板33の底面の金属n-接触層32、InP
緩衝層34、InGaAs層35、及びInPキャッピング層36を備
えている。活性の光吸収領域37は、InGaAs層35への亜鉛
の拡散によって形成する。臭化水素酸エッチャントを用
いてファセット30をウェットエッチする。これは、リン
化インジウムの(111)面に沿ってエッチングを行うもの
である。エッチングしたファセットとウェハの上面31と
の間の角度Θは、54°44'である。入力ファセット30の
エッチングに続き、厚さ2200Åの窒化ケイ素層38をウェ
ハの上面31とフォトダイオードの入力ファセット30との
両方の上に堆積させる。入力ファセット30上の該層38の
厚さは、やはり、用いられる堆積条件に依存し、及び所
望の動作周波数で所望の反射率を提供するよう最適化す
ることができる。上述のレーザの実施例の場合のよう
に、同じ窒化ケイ素層31は、半導体ウェハの上面31上の
表面パッシベーション及び接触窓画定層として作用し、
及び入力ファセット上のＡＲコーティングとして作用す
る。このように、これらの２つの異なる機能についての
単一の堆積層の使用は、製造ステップ数を削減し、及び
個々のデバイスのファセットをコーティングするために
それら個々のデバイスを取り扱う必要をなくすのに役立
つ。
【００４４】本実施例に従って製造したフォトダイオー
ドは、1.0 A/Wという応答性を有することが測定され
た。これは、0.7 A/Wという応答性を有することが測定
されている無被覆の入力ファセットを有する同一のフォ
トダイオードと比較して優れたものとなる。
ドは、1.0 A/Wという応答性を有することが測定され
た。これは、0.7 A/Wという応答性を有することが測定
されている無被覆の入力ファセットを有する同一のフォ
トダイオードと比較して優れたものとなる。
【００４５】以下においては、本発明の種々の構成要件
の組み合わせからなる例示的な実施態様を示す。
の組み合わせからなる例示的な実施態様を示す。
【００４６】１．半導体光デバイスの製造方法であっ
て、光学的な活性領域を有する半導体ウェハを形成する
よう半導体材料のプレーナ層を堆積させ、複数のファセ
ットを形成するよう前記光学的な活性領域を介してエッ
チングを行い、半導体デバイスの動作中にファセットコ
ーティング及びウェハ表面コーティングの両方として機
能するような厚さ及び組成を有するコーティング層で少
なくとも１つの前記ファセットと前記半導体ウェハの上
面とを同時にコーティングする、という各ステップを有
することを特徴とする、半導体光デバイスの製造方法。
て、光学的な活性領域を有する半導体ウェハを形成する
よう半導体材料のプレーナ層を堆積させ、複数のファセ
ットを形成するよう前記光学的な活性領域を介してエッ
チングを行い、半導体デバイスの動作中にファセットコ
ーティング及びウェハ表面コーティングの両方として機
能するような厚さ及び組成を有するコーティング層で少
なくとも１つの前記ファセットと前記半導体ウェハの上
面とを同時にコーティングする、という各ステップを有
することを特徴とする、半導体光デバイスの製造方法。
【００４７】２．前記堆積ステップが、光吸収領域を有
する半導体ウェハを形成するよう半導体材料のプレーナ
層を堆積させるステップからなり、前記エッチングステ
ップが、半導体光デバイスのための入力ファセットをエ
ッチングするステップからなる、前項１に記載の半導体
光デバイスの製造方法。
する半導体ウェハを形成するよう半導体材料のプレーナ
層を堆積させるステップからなり、前記エッチングステ
ップが、半導体光デバイスのための入力ファセットをエ
ッチングするステップからなる、前項１に記載の半導体
光デバイスの製造方法。
【００４８】３．前記堆積ステップが、発光領域を有す
る半導体ウェハを形成するよう半導体材料のプレーナ層
を堆積させるステップからなり、前記エッチングステッ
プが、半導体光デバイスのための出力ファセットをエッ
チングするステップからなる、前項１に記載の半導体光
デバイスの製造方法。
る半導体ウェハを形成するよう半導体材料のプレーナ層
を堆積させるステップからなり、前記エッチングステッ
プが、半導体光デバイスのための出力ファセットをエッ
チングするステップからなる、前項１に記載の半導体光
デバイスの製造方法。
【００４９】４．前記コーティング層が誘電体材料から
なる、前項１ないし前項３の何れかに記載の半導体光デ
バイスの製造方法。
なる、前項１ないし前項３の何れかに記載の半導体光デ
バイスの製造方法。
【００５０】５．前記誘電体のコーティングが、低反射
率ファセットコーティングとして機能し、及びウェハ表
面不活性化コーティングとして機能する、前項４に記載
の半導体光デバイスの製造方法。
率ファセットコーティングとして機能し、及びウェハ表
面不活性化コーティングとして機能する、前項４に記載
の半導体光デバイスの製造方法。
【００５１】６．前記コーティング層が金属材料からな
る、前項１ないし前項３の何れかに記載の半導体光デバ
イスの製造方法。
る、前項１ないし前項３の何れかに記載の半導体光デバ
イスの製造方法。
【００５２】７．前記金属材料のコーティングが、高反
射率ファセットコーティングとして機能し、及び電気接
触用ウェハ表面コーティングとして機能する、前項６に
記載の半導体光デバイスの製造方法。
射率ファセットコーティングとして機能し、及び電気接
触用ウェハ表面コーティングとして機能する、前項６に
記載の半導体光デバイスの製造方法。
【００５３】８．前記コーティング層を２つ堆積させ、
その第１のコーティング層が誘電体材料からなり、その
第２のコーティング層が金属材料からなる、前項１ない
し前項３の何れかに記載の半導体光デバイスの製造方
法。
その第１のコーティング層が誘電体材料からなり、その
第２のコーティング層が金属材料からなる、前項１ない
し前項３の何れかに記載の半導体光デバイスの製造方
法。
【００５４】９．少なくとも１つの前記ファセットから
前記第２のコーティング層を選択的に除去するステップ
を更に有する、前項８に記載の半導体光デバイスの製造
方法。
前記第２のコーティング層を選択的に除去するステップ
を更に有する、前項８に記載の半導体光デバイスの製造
方法。
【００５５】１０．少なくとも１つの前記ファセットか
ら前記第２のコーティング層及び前記第１のコーティン
グ層の両方を選択的に除去するステップを更に有する、
前項８に記載の半導体光デバイスの製造方法。
ら前記第２のコーティング層及び前記第１のコーティン
グ層の両方を選択的に除去するステップを更に有する、
前項８に記載の半導体光デバイスの製造方法。
【００５６】１１．実質的に平坦な半導体ウェハから製
造される半導体デバイスであって、少なくとも１つのエ
ッチングされたファセットを有しており、少なくとも該
エッチングされたファセットの一部と該半導体デバイス
の上面の一部が実質的にコンフォーマルコーティングに
よって被覆されていることを特徴とする、半導体デバイ
ス。
造される半導体デバイスであって、少なくとも１つのエ
ッチングされたファセットを有しており、少なくとも該
エッチングされたファセットの一部と該半導体デバイス
の上面の一部が実質的にコンフォーマルコーティングに
よって被覆されていることを特徴とする、半導体デバイ
ス。
【００５７】１２．該半導体デバイスがレーザを構成
し、前記ファセットが該レーザの出力ファセットであ
り、前記コンフォーマルコーティングが、誘電体材料か
らなり、及び低反射率ファセットコーティング及びウェ
ハ表面不活性化コーティングを形成する、前項１１に記
載の半導体デバイス。
し、前記ファセットが該レーザの出力ファセットであ
り、前記コンフォーマルコーティングが、誘電体材料か
らなり、及び低反射率ファセットコーティング及びウェ
ハ表面不活性化コーティングを形成する、前項１１に記
載の半導体デバイス。
【００５８】１３．第２の実質的に等角なコーティング
が、金属材料からなり、高反射率ファセットコーティン
グ及び電気接触用ウェハ表面コーティングを形成する、
前項１２に記載の半導体デバイス。
が、金属材料からなり、高反射率ファセットコーティン
グ及び電気接触用ウェハ表面コーティングを形成する、
前項１２に記載の半導体デバイス。
【００５９】１４．２つのエッチングしたファセットを
有しており、その第１のファセットが、前記誘電体の等
角コーティングによって少なくとも部分的に覆われてお
り、その第２のファセットが、前記誘電体の等角コーテ
ィング及び前記金属の等角コーティングの両方によって
少なくとも部分的に覆われている、前項１３に記載の半
導体デバイス。
有しており、その第１のファセットが、前記誘電体の等
角コーティングによって少なくとも部分的に覆われてお
り、その第２のファセットが、前記誘電体の等角コーテ
ィング及び前記金属の等角コーティングの両方によって
少なくとも部分的に覆われている、前項１３に記載の半
導体デバイス。
【００６０】１５．該半導体デバイスが光検出器を構成
し、前記ファセットが該光検出器の入力ファセットであ
り、前記実質的に等角なコーティングが、誘電体材料か
らなり、及び低反射率ファセットコーティング及びウェ
ハ表面不活性化コーティングを形成する、前項１１に記
載の半導体デバイス。
し、前記ファセットが該光検出器の入力ファセットであ
り、前記実質的に等角なコーティングが、誘電体材料か
らなり、及び低反射率ファセットコーティング及びウェ
ハ表面不活性化コーティングを形成する、前項１１に記
載の半導体デバイス。
【００６１】１６．前記入力ファセットが光検出器の上
面と鋭角をなす、前項１５に記載の半導体デバイス。
面と鋭角をなす、前項１５に記載の半導体デバイス。
【図１】従来型の埋込ヘテロ構造の半導体レーザの概要
を示す説明図である。
を示す説明図である。
【図２】本願発明の第一実施例に従って製造された半導
体レーザのウェハの一部を示す平面図である。
体レーザのウェハの一部を示す平面図である。
【図３】図２のウェハのライン2bに沿った概略的な断面
図であり、誘電体層の堆積を示している。
図であり、誘電体層の堆積を示している。
【図４】レーザファセットのエッチング後の状態で図３
のウェハを概略的に示す断面図である。
のウェハを概略的に示す断面図である。
【図５】別の誘電体層の堆積後の状態で図４のウェハを
概略的に示す断面図である。
概略的に示す断面図である。
【図６】波長に対する厚さ1650Åのシリコン窒化物の実
測反射率を示すグラフである。
測反射率を示すグラフである。
【図７】レジストの堆積及び該レジスト内での接触窓の
画定の後の状態で図５のウェハを概略的に示す平面図で
ある。
画定の後の状態で図５のウェハを概略的に示す平面図で
ある。
【図８】図７のウェハのライン6bに沿った概略的な断面
図である。
図である。
【図９】レジストの再マスキング後の状態で図８のウェ
ハを概略的に示す平面図である。
ハを概略的に示す平面図である。
【図１０】第１の金属層の堆積後の状態で図９のウェハ
を概略的に示す断面図である。
を概略的に示す断面図である。
【図１１】ファセットトレンチからのフォトレジストの
リフトオフ後の状態で図１０のウェハを概略的に示す断
面図である。
リフトオフ後の状態で図１０のウェハを概略的に示す断
面図である。
【図１２】第２の金属層の堆積後の状態で図１１のウェ
ハを概略的に示す断面図である。
ハを概略的に示す断面図である。
【図１３】厚さ2000Åの二酸化ケイ素の層上の種々の厚
さのAu層の理論的に計算された反射率を示すグラフであ
る。
さのAu層の理論的に計算された反射率を示すグラフであ
る。
【図１４】厚さ2000Åの二酸化ケイ素の層の上面上の厚
さ約100Å/100ÅのTi/Au層の波長に対する実測反射率を
示すグラフである。
さ約100Å/100ÅのTi/Au層の波長に対する実測反射率を
示すグラフである。
【図１５】厚さ2000Åの二酸化ケイ素層上の厚さ約600
Å/1250ÅのTi/Pt層の実測反射率を示すグラフである。
Å/1250ÅのTi/Pt層の実測反射率を示すグラフである。
【図１６】交互のファセットトレンチ上へのエッチマス
クの堆積と交互のエッチングされたファセットからの金
属層の除去との後の状態で図１２のウェハを概略的に示
す平面図である。
クの堆積と交互のエッチングされたファセットからの金
属層の除去との後の状態で図１２のウェハを概略的に示
す平面図である。
【図１７】交互のファセットトレンチ上へのエッチマス
クの堆積と交互のエッチングされたファセットからの金
属層の除去との後の状態で図１２のウェハを概略的に示
す断面図である。
クの堆積と交互のエッチングされたファセットからの金
属層の除去との後の状態で図１２のウェハを概略的に示
す断面図である。
【図１８】エッチマスクの除去後の状態で図１７のウェ
ハを概略的に示す断面図である。
ハを概略的に示す断面図である。
【図１９】開裂イニシエータの画定後の状態で図１８の
ウェハを概略的に示す平面図である。
ウェハを概略的に示す平面図である。
【図２０】図１９のウェハのライン16bに沿った概略的
な断面図である。
な断面図である。
【図２１】単一のレーザデバイスを概略的に示す断面図
である。
である。
【図２２】本願発明の第２の実施例に従って製造された
光検出器を概略的に示す断面図である。
光検出器を概略的に示す断面図である。
4 活性メサストライプ 7 三元キャッピング層 8 二酸化ケイ素層 10 誘電体層 16 Ti/Pt層 17 Ti/Au層
Claims (1)
- 【請求項１】半導体光デバイスの製造方法であって、 光学的な活性領域を有する半導体ウェハを形成するよう
半導体材料のプレーナ層を堆積させ、 複数のファセットを形成するよう前記光学的な活性領域
を介してエッチングを行い、 半導体デバイスの動作中にファセットコーティング及び
ウェハ表面コーティングの両方として機能するような厚
さ及び組成を有するコーティング層で少なくとも１つの
前記ファセットと前記半導体ウェハの上面とを同時にコ
ーティングする、という各ステップを有することを特徴
とする、半導体光デバイスの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP97300645 | 1997-01-31 | ||
| GB97300645.5 | 1997-01-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10242589A true JPH10242589A (ja) | 1998-09-11 |
Family
ID=8229201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2101498A Pending JPH10242589A (ja) | 1997-01-31 | 1998-02-02 | 半導体デバイスの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6289030B1 (ja) |
| JP (1) | JPH10242589A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005166945A (ja) * | 2003-12-02 | 2005-06-23 | Nichia Chem Ind Ltd | 半導体レーザ素子の製造方法及び半導体レーザ素子 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW451447B (en) * | 1999-12-31 | 2001-08-21 | Samsung Electronics Co Ltd | Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same |
| US6835581B2 (en) * | 2001-08-17 | 2004-12-28 | The United States Of America As Represented By The National Security | Method of coating optical device facets with dielectric layer and device made therefrom |
| GB0124427D0 (en) * | 2001-10-11 | 2001-12-05 | Eblana Photonics Ltd | A method of manufacturing a semiconductor device |
| GB0127690D0 (en) * | 2001-11-19 | 2002-01-09 | Denselight Semiconductors Pte | Coating of optical device facets at the wafer-level |
| US6635940B1 (en) | 2002-04-23 | 2003-10-21 | Hewlett-Packard Development Company, L.P. | Micro-electromechanical actuator and methods of use |
| JP3729170B2 (ja) * | 2002-10-18 | 2005-12-21 | 住友電気工業株式会社 | 半導体レーザ |
| US7081415B2 (en) * | 2004-02-18 | 2006-07-25 | Northrop Grumman Corporation | Method of dry plasma etching semiconductor materials |
| JP2006059881A (ja) * | 2004-08-17 | 2006-03-02 | Sharp Corp | 半導体レーザ素子及びその製造方法 |
| KR100594108B1 (ko) * | 2005-01-21 | 2006-06-30 | 삼성전자주식회사 | 단일 모드 분포 귀환 레이저 |
| CN105207053B (zh) * | 2005-02-18 | 2019-06-04 | 镁可微波技术有限公司 | 高可靠性的蚀刻小面光子器件 |
| US7678593B1 (en) * | 2006-09-06 | 2010-03-16 | The United States of America, as represented by the Director, National Security Agency | Method of fabricating optical device using multiple sacrificial spacer layers |
| US7952721B2 (en) * | 2007-08-30 | 2011-05-31 | Microstrain, Inc. | Optical linear and rotation displacement sensor |
| US8628988B2 (en) * | 2011-12-21 | 2014-01-14 | Emcore Corporation | Conformal metallization process for the fabrication of semiconductor laser devices |
| US8927306B2 (en) * | 2013-02-28 | 2015-01-06 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Etched-facet lasers having windows with single-layer optical coatings |
| US10608412B2 (en) * | 2017-06-19 | 2020-03-31 | Sumitomo Electric Industries, Ltd. | Quantum cascade laser, light emitting apparatus |
| JP6939120B2 (ja) * | 2017-06-19 | 2021-09-22 | 住友電気工業株式会社 | 量子カスケード半導体レーザ、発光装置、半導体レーザを作製する方法 |
| JP6911567B2 (ja) | 2017-06-22 | 2021-07-28 | 住友電気工業株式会社 | 量子カスケード半導体レーザ |
| JP6939119B2 (ja) * | 2017-06-19 | 2021-09-22 | 住友電気工業株式会社 | 量子カスケード半導体レーザ、発光装置、半導体レーザを作製する方法 |
| US10404038B2 (en) * | 2017-06-22 | 2019-09-03 | Sumitomo Electric Industries, Ltd. | Quantum cascade laser |
| US10476237B2 (en) * | 2017-06-22 | 2019-11-12 | Sumitomo Electric Industries, Ltd. | Quantum cascade laser |
| US10476235B2 (en) * | 2017-06-22 | 2019-11-12 | Sumitomo Electric Industries, Ltd. | Quantum cascade laser |
| US10418781B1 (en) | 2018-07-06 | 2019-09-17 | Ii-Vi Delaware, Inc. | Quantum well passivation structure for laser facets |
| US11909172B2 (en) * | 2020-01-08 | 2024-02-20 | Asahi Kasei Kabushiki Kaisha | Method for manufacturing optical device and optical device |
| WO2022073604A1 (en) * | 2020-10-07 | 2022-04-14 | Huawei Technologies Co., Ltd. | Forming semiconductor devices for non-hermetic environments |
| GB202113618D0 (en) * | 2021-09-23 | 2021-11-10 | Sivers Photonics Ltd | Etched-facet photonic devices with improved anti-refelction coating |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4749255A (en) | 1985-12-09 | 1988-06-07 | American Telephone And Telegraph Company, At&T Bell Laboratories | Coating for optical devices |
| JP2768988B2 (ja) | 1989-08-17 | 1998-06-25 | 三菱電機株式会社 | 端面部分コーティング方法 |
| EP0416190B1 (en) | 1989-09-07 | 1994-06-01 | International Business Machines Corporation | Method for mirror passivation of semiconductor laser diodes |
| US5258991A (en) | 1992-03-13 | 1993-11-02 | Eastman Kodak Company | Monolithic laser diode and monitor photodetector |
| JP3734849B2 (ja) * | 1995-05-08 | 2006-01-11 | 三菱電機株式会社 | 半導体レーザ装置の製造方法 |
-
1998
- 1998-01-28 US US09/015,010 patent/US6289030B1/en not_active Expired - Lifetime
- 1998-02-02 JP JP2101498A patent/JPH10242589A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005166945A (ja) * | 2003-12-02 | 2005-06-23 | Nichia Chem Ind Ltd | 半導体レーザ素子の製造方法及び半導体レーザ素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6289030B1 (en) | 2001-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10242589A (ja) | 半導体デバイスの製造方法 | |
| EP1886388B1 (en) | Spatial filters | |
| AU707420B2 (en) | Method of manufacturing a semiconductor surface emitting laser | |
| EP1735884B1 (en) | Multi-level integrated photonic devices | |
| US5032219A (en) | Method for improving the planarity of etched mirror facets | |
| US6366595B1 (en) | Semiconductor laser with kink suppression layer | |
| US20140286370A1 (en) | High reliability etched-facet photonic devices | |
| JP2008113041A (ja) | 導波管 | |
| KR100273134B1 (ko) | 단일모드표면방출레이저및그제조방법 | |
| KR100520796B1 (ko) | 평면 매립형 반도체 광 증폭기의 제작 방법 | |
| JP4194844B2 (ja) | 複数の光学活性領域を備える半導体レーザ | |
| EP0856894A1 (en) | Coating deposition on a semiconductor optical device | |
| JPH1131863A (ja) | 回折格子の製造方法及びそれを用いて製造した半導体レーザ及びそれを用いた光応用システム | |
| JP2953449B2 (ja) | 光半導体素子及びその製造方法 | |
| KR100433298B1 (ko) | 스폿 사이즈 변환기가 집적된 반도체 광 증폭기의 제조 방법 | |
| JP3192687B2 (ja) | 半導体レーザ装置及びその製造方法 | |
| EP0997995A1 (en) | Fabrication method of semiconductor laser | |
| JPH10223968A (ja) | 光半導体装置 | |
| KR100286009B1 (ko) | 반도체 광 증폭기 및 그 제작 방법 | |
| JP2010512659A (ja) | エッチストップを有するエッチングされたファセットリッジレーザ |