JPH04147685A - 半導体素子の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体素子の製造方法に係り、特に突起部の上
部に電流注入窓を有するリッジ（ここで、リッジとは突
起部をいう）型半導体素子の形成に好適に利用できる半
導体素子の製造方法に関する。

［従来の技術］ 従来、リッジ型半導体レーザー素子の電流注入窓を形成
するプロセスは、次のようなプロセスで行われていた。

第２図（ａ）〜（ｈ）は従来のリッジ型半導体レーザー
素子の製造方法を説明するための工程図である。

まず、第２図（ａ）に示すように、不図示の半導体基体
上に、不図示のバッファー層、クラッド層２０３、活性
層２０４、クラッド層２０５、キャップ層２０６が積層
されて構成される平坦な半導体レーザーウェハー上に突
起部を形成するためのフォトマスク（レジスト）２０７
を設置し、次に第２図（ｂ）に示すように、それを通し
て反応性イオンビームエツチング法、イオンミリング法
、ウェットエツチング法等でキャップ層２０６の下層の
クラッド層２０５の所定の深さまでエツチングし、突起
部を形成する。

続いて、第２図（ｃ）　、　（ｄ）に示すように、フォ
トマスク（レジスト）２０７を除去したのち、突起部の
設けられた半導体レーザーウェハー上に絶縁膜２０８を
成膜する。

その後、第２図（ｅ）、（ｆ）に示すように、フォトレ
ジスト２０９を塗布しマスク２１０を位置合わせして、
露光を実施する。

次に、第２図（ｇ）　、　（ｈ）に示すように、現像・
べ−り処理をなした後、絶縁膜２０８の一部をエツチン
グし、レジスト２０９を除去し、電流注入窓２１１を形
成する。

このように従来のリッジ型半導体レーザー素子の電流注
入窓を形成するプロセスは、フォトリングラフィ工程を
用い、マスク合わせを行なうアライメント法が用いられ
ていた。

［発明が解決しようとしている課題］ しかしながら、上記従来のリッジ型半導体レーザー素子
の電流注入窓を形成するプロセスでは、次のような課題
があった。

すなわち、リッジ巾が３μｍ以下の場合、半導体レーザ
ーウェハーとマスクとのアライメントの精度を０．５μ
ｍ以下にする必要があるが、これを実行することは困難
であって、要求する精度のものができなかったり、作業
時間が費やされ、歩留りが悪い。

また、半導体レーザーウェハーをマスクとコンタクトさ
せるため、半導体レーザーウェハーのカケ、ワレが生じ
やすく、半導体レーザーウェハーにダメージが与えられ
、素子の寿命を短（する。

本発明は、上記の課題を解決するためになされたもので
あり、その目的は各プロセスが容易に実施できて失敗が
なく、作業時間が短縮され、しかも寿命の長い、突起部
を有する半導体レーザー素子等の半導体素子を製造する
ことのできる方法を提供することにある。

［課題を解決するための手段］ 本発明の半導体素子の製造方法は、少なくとも第１半導
体領域上に第２半導体領域が形成されてなる基体上に所
望のパターン状のマスク層を設け、この基体を前記第１
半導体領域の所定の深さまでエツチングして突起部を形
成し、 前記マスク層を除去しないまま、マスク層下の前記第２
半導体領域を所定の大きさまで側壁からエツチングし、 さらにこの基体に絶縁膜を形成し、マスク層だけを除去
するエツチングにより、突起部の頂部の絶縁膜をマスク
層とともに除去することを特徴とする。

以下、第１図を用いて、本発明の代表的な実施態様例に
ついて説明する。本実施態様例は本発明なリッジ型半導
体レーザー素子に用いたものである。

第１図（ａ）〜（ｅ）は本発明の半導体素子の製造方法
の代表的な一実施態様例を説明するための工程図である
。

まず、第１図（ａ）に示すように、ｎ型半導体基板１１
上に、ｎ型半導体バッファー層１２、ｎ型半導体クラッ
ド層１３、多重量子井戸型構造の活性層１４、第１半導
体領域となるｐ型半導体クラッド層１５、第２半導体領
域となるキャップ層１６を順に積層し、基体となる半導
体レーザーウェハーとする。

ただし、半導体レーザーウェハーはこのようなものに限
らず、リッジ型に適用できるものであれば、構造、材料
に関しては、特に制限はなく使用することができる。

例えば、上記のｐとｎとを入れ換えても勿論良いし、活
性層として多重量子井戸型構造（ＭＱＷ　）に限らず、
重量子井戸型構造（ＳＱＷ）　、ダブルヘテロ（Ｄ　Ｈ
）構造のものが、また、レーザーウェハーとして、加工
基板にレーザー構造の各層を成長させたもの等が利用で
きる。

更に、半導体レーザーの材料としてＧａＡｓ−Ａ１、Ｇ
ａＡｓ系の他、Ｉ　ｎＰ　・Ｉ　ｎＧａＡｓＰ系、ＡＩ
ＧａＩｎＰ系等が使用できる。

次に、上記半導体レーザーウェハー上にストライブ状の
フォトマスク１０１を設置し、フォトレジストが形成さ
れた領域以外の領域（ｐ型半導体クラッド層１５、キャ
ップ層１６）を活性層の手前までエツチングし、ストラ
イブ状のリッジ（突起部）を形成する。

続いて、第１図（ｂ）に示すように、フォトマスク１０
１、ｐ型半導体クラッド層１５とキャップ層１６のうち
、キャップ層１６を選択的にエツチングして、キャップ
層１６の側壁部をエツチングする。キャップ層１６を選
択的にエツチングするエツチング法の代表的なものとし
ては、ＣＣＩＪｘ、　ＣＣｌ４．Ｃ１！等のガス雰囲気
を用いた反応性イオンエツチング法が挙げられる。また
、反応性イオンエツチング法以外のエツチング法として
は、溶液によるエツチング法等が利用できる。

次に、第１図（ｃ）に示すように、この半導体レーザー
ウェハー上に、ＳｉＮ、　５ｉＯａ等の絶縁膜１０２を
、プラズマＣＶＤ法、スパッタ法等、材料に応じて適宜
選定した成膜法によって形成する。

次に、第１図（ｄ）に示すように、リッジの頂部の絶縁
膜１０２をフォトマスク１０１とともに除去する。

以上説明した工程により作製されたものに対して第１図
（ｅ）に示されるような電極１０３，１０４等の別部品
が付設される他に、物理的処理（例えば共振面形成のた
めの処理、熱処理等）等の必要処理がなされるが、その
ような必要処理を受けたもの、受けてないもの共に本実
施態様例でいうリッジ型半導体レーザー素子である。

なお、上記共振面形成はへき開によっても良いし共振面
の片面または両面にウェットエツチングプロセスまたは
ドライエツチングプロセス等を施すことによって作製し
てもよい。

また、本発明は、電極注入窓を有するリッジ型半導体レ
ーザー素子の製造ばかりでなく、同様な凸形状をもつ、
導波路、光スィッチ、光変調器などセルファラインを必
要とする半導体素子の製造にも適用できる。この場合、
半導体素子とは、前記リッジ型半導体レーザー素子と同
様な工程や必要処理が成されたものをいう。

更に、上記フォトマスクは多層構造でも良いし、リフト
オフは、ドライプロセス（ＵＶアッシャ−等）によって
も同様の効果が得られる。

なお、第１図（ａ）〜（ｄ）までのプロセスをマルチチ
ャンバー型の真空装置を用い、真空−貫プロセスで行っ
てもよい。

［実施例〕 以下、本発明の具体的な実施例について、前述した第１
図（ａ）〜（ｅｌを用いて説明する。

まず、第１図（ａ）に示すように、ｎ型半導体基板１１
となるｎ型ＧａＡｓ基板上に、分子線エピタキシー法に
よって順次、ｎ型半導体バッファー層１２としてｎ型Ｇ
ａＡｓを１μｓ、ｎ型半導体クラッド層１３としてｎ型
Ａｌｏ４Ｇａｏ、　ａＡｓを２μｍを形成した。活性層
１４としてノンドープＧａＡｓ１ＯＯ人、　Ａｌｏ、　
ｘＧａｏ、　ａＡｓ　３０人を４回くり返し、最後にＧ
ａＡｓ１　ＯＯ人種層し、多重量子井戸構造の活性領域
を形成した。次にｐ型半導体クラッド層１５としてｐ型
Ａｌｏ、　４Ｇａｏ、　ｓＡｓを１．５　μｍ　、キャ
ップ層１６としてＧａＡｓを０．５μｍ形成した。

この半導体レーザーウェハー上に２．５μｍはどのスト
ライブ状のフォトマスク１０１を設置し、それを通して
活性層１４の手前的０．２μｍまでＣ１，ガス雰囲気の
反応性イオンビームエラ・チング法でエツチングし、リ
ッジ（突起部）を形成した。

続いて、４Ｐａ（パスカル）のＣＣ１□Ｆ２雰囲気での
反応性イオンエツチング法によってキャップ層１６の側
壁部の両側をそれぞれ０．３μｍずつエツチングし、キ
ャップ層１６のストライブ幅を１．９μｍとした。

次に、このレーザーウェハー上にスパッタ法により、厚
さ１２００人のＳｉＯ□から成る絶縁膜１０２を形成し
た。

続いて、フォトマスクだけを溶がすリムーバ液（エツチ
ング液）でリッジ頂上部の５ｉｎ２絶縁膜をリフトオフ
し、電流注入領域とした。

なお、本実施例において電流注入はキャップ層の上面及
び側面から行われる。

更に、第１図（ｅ）に示すように、上部電極１０３とし
て、Ｃｒ−Ａｕオーミック用電極を真空蒸着法で形成し
、ＧａＡｓ基板をラッピングで１００μ簡の厚さまでけ
ずった後、ｎ型用オーミック用電極１０４としてＡｕＧ
ｅ−Ａｕ電極を蒸着した。

続いて、Ｐ型、Ｎ型の電極のオーミックコンタクトをと
るための熱処理を行なった後、共振面をへき開によって
形成し、スクライブで分離し、電極はワイアーポンディ
ングにより取り出した。

ここで、キャビティー長は３００μｍである。

さらに共振面には蒸着法により、Ａ１□０ｓ−３ｉＯ□
系の高反射膜、低反射膜をそれぞれコーティングした。

これにより、非点収差Ａｓ＜４μｍ、遠視野像の水平方
向のビーム拡がり角度θｚ＞１５°、しきい間以上レー
ザー発振可能の半導体レーザー装置ができた。繰り返し
同様な工程により半導体レーザー装置を形成したところ
、同様な特性をもつ半導体レーザー装置が再現性良く得
られた。

［発明の効果］ 以上説明したように、本発明の半導体素子の製造方法で
は、高精度のマスク合わせのような、実施が困難な工程
がないため、製造の失敗がなく、時間もかからず、歩留
り、制御性が向上する。また、半導体レーザーウェハー
は破損する危険性もなく、ダメージも受けないので、半
導体レーザー素子の長寿命化を可能にすることができる
。

また、真空−貫プロセスで行なうことができるので、ス
ルーブツトが大幅に向上する。

本発明はレーザーコピー、レーザープリンタ等の光学装
置の光源や光情報伝送装置に利用される半導体素子の製
造に極めて有効である。

【図面の簡単な説明】

第１図（ａ）〜（ｅ）は本発明の半導体素子の製造方法
の代表的な〜実施態様例を説明するための工程図である
。 第２図（ａ）〜（ｈ）は従来のリッジ型半導体レーザー
素子の製造方法を説明するための工程図である。 １１　： ｌ　２　： Ｉ　３　： ｌ　４　： １５　＝ １６　＝ ｎ型半導体基板、 ｎ型半導体バッファー層、 ｎ型半導体クラッド層、 活性層、 ｐ型半導体クラッド層、 キャップ層、 ：フォトマスク、 ：絶縁膜。

Claims (3)

【特許請求の範囲】
1. （１）少なくとも第１半導体領域上に第２半導体領域が
   形成されてなる基体上に所望のパターン状のマスク層を
   設け、この基体を前記第１半導体領域の所定の深さまで
   エッチングして突起部を形成し、 前記マスク層を除去しないまま、マスク層下の前記第２
   半導体領域を所定の大きさまで側壁からエッチングし、 さらにこの基体に絶縁膜を形成し、マスク層だけを除去
   するエッチングにより、突起部の頂部の絶縁膜をマスク
   層とともに除去することを特徴とする半導体素子の製造
   方法。
2. （２）前記基体が、多層構造の半導体を有する半導体ウ
   ェハーであり、前記第２半導体領域が電流注入領域であ
   る請求項１記載の半導体素子の製造方法。
3. （３）前記第２半導体領域の側壁からのエッチングが、
   マスク層および第１半導体領域と第２半導体領域とに対
   してエッチング選択性のあるガスまたは溶液を用いてな
   される請求項１または請求項２記載の半導体素子の製造
   方法。