JPH01117327A - 半導体素子の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、レーザーコピー、レーザービームプリンター
等の光学装置の光源として用いる半導体レーザー装置の
基本部を構成する半導体レーザー素子、中でも突起部の
上部に電流注入窓を有するリッジ型半導体レーザー素子
の形成に特に好適に利用できる製法に関する。

［従来の技術］ 従来、リッジ型半導体レーザー素子の電流注入窓を形成
するためのプロセスとして、マスク合わせを行なうセル
フアライメント法が行なわれていた。そのプロセスは第
２図に示すようにまず、活性層２０１を有し、突起部の
設けられたレーザーウェハー上に絶縁膜２０２を成膜し
、続いてレジスト２０３を塗布し、その後マスク２０４
を位置合わせてして設け、露光を実施する。次に、現像
・ベータ処理をなした後、絶縁膜エツチング、レジスト
除去を行い、電流注入窓を形成する。

［発明が解決しようとする問題点］ しかしながら、上記の従来法では、次のような欠点があ
った。リッジ巾が３−以下の場合、ウェハーとマスクの
アライメントの精度を０．５μ以下にする必要があるが
、これを実行することは国会であって、要求する精度の
ものができなかったり、時間が費やされ、歩留りが悪い
。

また、レーザーウェハーをマスクとコンタクトさせるた
め、ウェハーのカケ、ワレが生じやすく、ウェハーにダ
メージ−が与えられ、素子の寿命を短くする。

本発明は、上記の問題点を解決するためになされたもの
であり、その目的は各プロセスが容易に実施でき失敗が
なく、時間もかからず、しかも寿命の長い半導体レーザ
ー素子を製造することのできる方法を提供することにあ
る。

［問題点を解決するための手段］ 上記の目的を達成可能な本発明は、 ■微小突起部をもつ基板上に、第１の膜を成膜する工程
と、 ■第１の膜上に第２の膜であるレジスト膜を成膜する工
程と、 （３）エッチングにより突起部上部が露出するまでレジ
スト膜のみ除去する工程と、 ■上記エツチングにより露出した、突起部上部の第１の
膜のみを除去する工程を有する半導体素子の製造方法で
ある。

以下、第１図を参照しつつ、本発明を、その代表的態様
により詳細に説明する。

まず、ｎ型半導体基板１１上に、ｎ型半導体バファー層
１２、ｎ型半導体クラッド層１３、多重量子井戸型構造
の活性層１４、ｐ型半導体クラッド層１５、キャップ層
１６を順に積層し、半導体レーザーウェハーとする。た
だし、本態様において、半導体レーザーウェハーはこの
ようなものに限らず、リッジ型に適用できるものであれ
ば、構造、材料に関して特に制限はなく使用できる。

例えば、上記のＰとｎとを入れ換えても勿論良いし、活
性層として多重量子井戸型構造（ＭＱＷに限らず、単量
子井戸構造（ＳＱＷ）、ダブルへテロ（ＤＩ（）構造の
ものが、また、レーザーウェハーとして、加工基板にレ
ーザー構造を成長させたもの等が利用できる。

更に、半導体レーザーの材料としてＧａＡｓ−ＡＡ　、
ＧａＡｓ系の他、ＩｎＰ　−１ｎＧａＡｓＰ系、Ａｊ　
Ｇａ１ｎＰ系等が使用できる。

次に、上記半導体レーザーウェハー上方にストライプ上
のフォトマスクを設置し、それを通して活性層の手前ま
でエツチングし、ストライブ状のリッジ（突起部）を形
成する［図、（ａ）］。

続いてこのりッジが形成された半導体レーザーウェハー
上に、ＳｉＮ、　５ｉｎ２等の絶縁膜１０１をプラズマ
ＣＶＤ法、スパッタ法等、材料に応じて適宜選定した成
膜法によって形成する［（ｂ）］。

次に、絶縁膜１０１上に、レジスト１０２を成膜する［
（Ｃ）Ｊ。

その後、０２雰囲気での反応性イオンエツチング法（酸
素アッシャ−）、反応性スパッタエツチング等、レジス
ト１０２除去に対して有効なエツチング法によって、リ
ッジの頂き部の絶縁膜１０１が露出するまで、成膜され
たレジスト１０２をエツチングする。

次に、絶縁膜１０１とレジスト１０２のうち、絶縁膜１
０１を選択的にエツチング可能な方法を実施して、リッ
ジの頂き部の露出した絶縁膜１０１をエツチングする。

このようなエツチング法の代表的なものとして、ある種
のガス雰囲気を用いた反応性イオンエツチングが挙げら
れる。このある種のガスとして、ＣＦ４、ＣＣＬ、ＣＧ
１□Ｆ２、Ｃ１２等が利用できる。除去すべき膜の種類
のよっては、反応性イオンエツチングの代りに溶液によ
る除去等が利用できる。

その後、残存しているレジスト１０２をエツチングする
。このためには、前工程でレジストを除去した方法（酸
素アッシャ−等）を利用すればよい。

上記レジストエツチング工程の実施に際して、リッジの
頂き部に不用な＠（表面生成膜）が形成されたら、その
膜を除去する。例えば、酸素アッシャ−によって、表面
酸化膜１０３が形成されるので、塩酸や塩酸＋リン酸系
溶液によるウェットエツチングや水素系のガスを用いた
ドライエツチング法等、絶縁膜がエツチングされず、表
面酸化膜のみがエツチングされる方法によって、その表
面酸化膜１０３を除去する［（ｇ）］。

以上説明した工程により作製されたものに対して電極等
の別部品が付設される他に、物理的処理（例えば共振面
形成のための処理、熱処理等）等の必要処理がなされる
が、そのような必要処理を受けたもの、受けてないもの
共に本願でいうリッジ型半導体レーザー素子である。

なお、上記共振面形成はへき開によっても良いし共振面
の片面または両面にウェットエツチングプロセスまたは
ドライエツチングプロセス等によって作製してもよい。

本発明はＤＦＢ、ＤＲＢ素子の製造にも有効に適用でき
る。

また、本発明は、電極注入窓を有するリッジ型半導体レ
ーザー素子の製造ばかりでなく、同様な凸形状をもつ、
導波路、光スィッチ、光変調器などセルファラインを必
要とする半導体素子の製造にも適用できる。この場合、
半導体素子とは、前記リッジ型レーザー素子と同様な工
程や必要処理が成されたものをいう。

［実施例］ 以下、本発明を具体的実施例によって、説明する。

まず、ｎ型ＧａＡｓ基板１１上に分子線エピタキシ法に
よって順次、バッファ層としてｎ型ＧａＡｓ　１２を１
ｕ、クラッド層としてｎ型ＡＪＺＧａＡｓ　１３を２−
クラッド層としてｎ型ＡＪＬ０．４　Ｇａ０．６　Ａｓ
を２−を形成した。活性層としてノンドープＧａＡｓ１
００人、ＡＪＬｏ、２ＧａＯ，８Ａｓ３０人を４回くり
返し最後にＧａＡｓ１００Ａ積層し、多重量子井戸構造
の活性領域１４を形成した。次にクラッドとしてＰ型Ａ
　ｌ　Ｏ，４ＧａＯ−８Ａｓ１５を１．５＃ＬＩＩ、キ
ャブ層としてＧａＡｓ１６を１．５μｓ形成した。

このレーザーウェハー上に２．５μはどのストライブ状
のフォトマスクを設置し、それを通して活性層の手前的
０．２μｓまで反応性イオンビームエツチング法でエツ
チングし、リッジを形成した。

続いて、このリッジが形成されたレーザーウェハー上に
、ＳｉＮから成る絶縁膜（厚さ１２００人）をプラズマ
ＣＶＤ法によって形成した。

次に、ＳｉＮ絶縁膜上に、レジスト（商品名Ａｚ１：１
７０　　、ヘキスト製）を約１．０μスピンコードした
。その後、４Ｐａの０２雰囲気での反応性イオンエツチ
ング法によって、成膜されたレジストのみを除去し、リ
ッジの頂き部のＳｉＮ絶縁膜を露出させた。

次に、４ＰａのＣＦ４ガス味囲ヌでの反応性イオンエツ
チング法を実施して、リッジの頂き部の露出したＳｉＮ
絶縁膜を選択的にエツチングした。

その後、残存しているレジストを４Ｐａの０２雰囲気で
の反応性イオンエツチングにより除去した。

次いで、リッジの頂き部に形成された表面酸化膜を、塩
酸によりウェットエツチングし、リッジ型半導体レーザ
ー素子とした。

更に上部電極として、Ｃｒ−Ａｕオーミック用電極を真
空蒸着法で形成し［第１図（ｈ）　］　、ＧａＡｓ基板
をラッピングで１００−の厚さまでけずった後、ｎ型用
オーミック用電極として＾ｕＧｅ−Ａｕ電極を蒸着した
。

続いて、Ｐ型、Ｎ型の電極のオーミックコンタクトをと
るための熱処理を行なった後、共振面をへき開によって
形成し、スクライブで分離し、電極はワイアーボンディ
ングにより取り出した。

ここで、キャビティー長は３００−である。さらに共振
面には蒸着法により、＾７２０３−５ｉｎ２系の高反射
膜、低反射膜をそれぞれコーティングした。

これにより、非点収差Ａｓ＜　４μ、遠視野像の水平方
向のビーム拡がり角度θ１．＞１５°、しきい値電流■
、≦１５ｎ＋Ａで、長寿命（室温２０００時間以上レー
ザー発振可能）の半導体レーザー装置ができた。繰り返
し同様な工程により半導体レーザー装置を形成したとこ
ろ、同様な特性をもつ半導体レーザー装置が再現性良く
得られた。

［発明の効果］ 以上説明したように、本発明の方法では、高精度のマス
ク合わせのような、実施が困難な工程がないため、製造
の失敗がなく、時間もかからず、歩留りが向、上する。

また、半導体レーザーウェハーは破損する危険性もなく
、ダメージも受けないので、半導体レーザー素子の長寿
命化を可能にすることができる。

さらに１本発明により製造された半導体レーザー素子を
用いることによって、非点収差Ａｓ＜　４μ、遠視野像
の水平方向のビーム拡がり角度θ１１〉１５°の半導体
装置が再現性良く作製士きる。

従って、本発明は、レーザーコピー、レーザープリンタ
等の光学装置の光源に利用される半導体レーザー素子の
製造に極めて有効である。

【図面の簡単な説明】

第１図（ａ）〜（ｈ）は、本発明の方法の一実施態様を
示す模式図、第２図は従来のりッジ型半導体レーザー素
子を製造する方法の代表例を示す図である。 １０１：絶縁膜　　１０２ニレジスト １０３：表面酸化膜 特許出願人　　キャノン株式会社

Claims (1)

1. 【特許請求の範囲】 【１】（１）微小突起部をもつ基板上に、第１の膜を成
   膜する工程と、 （２）第１の膜上に第２の膜であるレジスト膜を成膜す
   る工程と、 （３）エッチングにより突起部上部が露出するまでレジ
   スト膜のみ除去する工程と、 （４）上記エッチングにより露出した、突起部上部の第
   １の膜のみを除去する工程を有する半導体素子の製造方
   法。 【２】前記基板が、多層構造の半導体を有する半導体ウ
   ェハーであり、前記第１の膜が絶縁膜であり、前記微小
   突起部が電流注入用の突起となる特許請求の範囲第１項
   記載の半導体素子の製造方法。 【３】前記（４）の工程のエッチングを、第１の膜と第
   ２の膜とに対してエッチング選択性のあるガスまたは溶
   液を用いて実施する特許請求の範囲第１項または第２項
   記載の半導体素子の製造方法。 【４】前記（４）の工程で表面生成膜が形成されたとき
   、その膜をエッチングする工程を有する特許請求の範囲
   第１項、第２項、または第３項記載の半導体素子の製造
   方法。