JPH06252501A - 半導体レーザ装置の製造方法 - Google Patents
半導体レーザ装置の製造方法Info
- Publication number
- JPH06252501A JPH06252501A JP5037013A JP3701393A JPH06252501A JP H06252501 A JPH06252501 A JP H06252501A JP 5037013 A JP5037013 A JP 5037013A JP 3701393 A JP3701393 A JP 3701393A JP H06252501 A JPH06252501 A JP H06252501A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- layer
- semiconductor laser
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/2054—Methods of obtaining the confinement
- H01S5/2059—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
- H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
- H01S5/2226—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties semiconductors with a specific doping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 エッチング阻止層なしに拡散保護層を選択的
に除去し埋め込み型半導体レーザを製造すること。 【構成】 半導体基板１と、この半導体基板１上に少な
くとも第１のクラッド層２と一対の光導波層３，３に挟
まれた活性層４と第２のクラッド層５の半導体層を順次
積層した半導体レーザ装置に対して、半導体層上に第１
の不純物拡散源膜７を着膜し、第１の不純物拡散源膜７
上に絶縁膜８を着膜し、不純物を拡散させる半導体層領
域を除外して第１の不純物拡散源膜７及び絶縁膜８から
なる二層をストライプ状に除去し、半導体層１〜５及び
二層７，８上の表面に絶縁膜８に対して選択的にエッチ
ングされる拡散保護膜１０を形成し、第１の不純物拡散
源膜７から不純物を熱拡散させ、拡散保護膜１０を絶縁
膜８に対して選択的にエッチングし、絶縁膜８をマスク
として第２の不純物を拡散させる。
に除去し埋め込み型半導体レーザを製造すること。 【構成】 半導体基板１と、この半導体基板１上に少な
くとも第１のクラッド層２と一対の光導波層３，３に挟
まれた活性層４と第２のクラッド層５の半導体層を順次
積層した半導体レーザ装置に対して、半導体層上に第１
の不純物拡散源膜７を着膜し、第１の不純物拡散源膜７
上に絶縁膜８を着膜し、不純物を拡散させる半導体層領
域を除外して第１の不純物拡散源膜７及び絶縁膜８から
なる二層をストライプ状に除去し、半導体層１〜５及び
二層７，８上の表面に絶縁膜８に対して選択的にエッチ
ングされる拡散保護膜１０を形成し、第１の不純物拡散
源膜７から不純物を熱拡散させ、拡散保護膜１０を絶縁
膜８に対して選択的にエッチングし、絶縁膜８をマスク
として第２の不純物を拡散させる。
Description
【０００１】
【産業上の利用分野】この発明は、不純物拡散による混
晶化を用いた埋め込み型半導体レーザ装置の製造方法に
関するものである。
晶化を用いた埋め込み型半導体レーザ装置の製造方法に
関するものである。
【０００２】
【従来の技術】半導体レーザ装置としては、種々の構造
のものが存在するが、その一つとして不純物拡散による
混晶化を用いた埋め込み型半導体レーザ装置がある。
のものが存在するが、その一つとして不純物拡散による
混晶化を用いた埋め込み型半導体レーザ装置がある。
【０００３】この不純物拡散による混晶化を用いた埋め
込み型半導体レーザの従来の製造方法の一例を、図８〜
１１を参照して説明する。なお、この製造方法は、本出
願人により提案され、特願平４−２０６４６５号として
特許出願されたものである。
込み型半導体レーザの従来の製造方法の一例を、図８〜
１１を参照して説明する。なお、この製造方法は、本出
願人により提案され、特願平４−２０６４６５号として
特許出願されたものである。
【０００４】まず、ｎ型ＧａＡｓ基板１上にＳｅドープ
Ａｌ0.6 Ｇａ0.4 Ａｓからなる厚さ１μｍのクラッド層
２、アンドープＡｌ0.3 Ｇａ0.7 Ａｓからなる厚さ０．
１μｍの光導波層３、アンドープＧａＡｓからなる厚さ
０．０１μｍの量子井戸活性層４、アンドープＡｌ0.3
Ｇａ0.7 Ａｓからなる厚さ０．１μｍの光導波層３（図
では光導波層３と活性層４は同一層として示す。）、Ｍ
ｇドープＡｌ0.6 Ｇａ0.4 Ａｓからなる厚さ１μｍのク
ラッド層５、ＭｇドープＧａＡｓからなる厚さ０．１μ
ｍのコンタクト層６をＭＯＣＶＤ法により順次積層す
る。この上に図８（ａ）に示すように、不純物拡散源膜
として電子ビーム加熱蒸着装置により厚さ１０ｎｍのＳ
ｉ膜７を着膜した後、図８（ｂ）に示すように絶縁膜と
してＲＦスパッタにより厚さ５０ｎｍのＳｉ3 Ｎ4 膜８
を、さらにその上にエッチング阻止膜として電子ビーム
加熱蒸着装置により厚さ１０ｎｍのＳｉ膜９を着膜す
る。
Ａｌ0.6 Ｇａ0.4 Ａｓからなる厚さ１μｍのクラッド層
２、アンドープＡｌ0.3 Ｇａ0.7 Ａｓからなる厚さ０．
１μｍの光導波層３、アンドープＧａＡｓからなる厚さ
０．０１μｍの量子井戸活性層４、アンドープＡｌ0.3
Ｇａ0.7 Ａｓからなる厚さ０．１μｍの光導波層３（図
では光導波層３と活性層４は同一層として示す。）、Ｍ
ｇドープＡｌ0.6 Ｇａ0.4 Ａｓからなる厚さ１μｍのク
ラッド層５、ＭｇドープＧａＡｓからなる厚さ０．１μ
ｍのコンタクト層６をＭＯＣＶＤ法により順次積層す
る。この上に図８（ａ）に示すように、不純物拡散源膜
として電子ビーム加熱蒸着装置により厚さ１０ｎｍのＳ
ｉ膜７を着膜した後、図８（ｂ）に示すように絶縁膜と
してＲＦスパッタにより厚さ５０ｎｍのＳｉ3 Ｎ4 膜８
を、さらにその上にエッチング阻止膜として電子ビーム
加熱蒸着装置により厚さ１０ｎｍのＳｉ膜９を着膜す
る。
【０００５】この上に図８（ｃ）に示すようにフォトリ
ソグラフィによる加工工程によりレジスト１３に幅５μ
ｍのストライプ状の窓を形成し、このレジスト１３をマ
スクとして不純物拡散源膜であるＳｉ膜７、絶縁膜であ
るＳｉ3 Ｎ4 膜８、エッチング阻止膜であるＳｉ膜９を
ドライエッチングにより除去し、図９（ａ）に示すよう
にストライプ状の窓を開ける。その後、図９（ｂ）に示
すようにアセトンによりレジスト１３を除去し、イソプ
ロピルアルコールでリンスし、純水で洗浄した後、図９
（ｃ）に示すように全面を５０ｎｍの拡散保護膜である
ＳｉＯ2 膜１０で覆い、石英管中にヒ素と共に封管した
後、電気炉中で８５０°Ｃ、２時間熱処理して図１０
（ａ）に示すようにＳｉを拡散させ、Ｓｉ拡散領域１４
を形成する。次いで図１０（ｂ）に示すように熱処理
後、バッファードフッ酸によりＳｉＯ2 膜１０をエッチ
ングする。この時、Ｓｉ膜はＳｉＯ2 膜に比べてエッチ
ングレートが１０分の１以下であるため、ほぼ選択的に
拡散保護膜であるＳｉＯ2 膜１０を除去することができ
る。この後、亜鉛とヒ素とともに石英管中に封入して５
５０°Ｃで２０分熱処理し、図１０（ｃ）に示すように
Ｓｉ膜７、ＳｉＯ2 膜８、Ｓｉ膜９をマスクとしてＺｎ
を拡散させてＺｎ拡散領域１５を形成する。次いで、図
１１に示すように、Ｓｉ膜７、ＳｉＯ2 膜８、Ｓｉ膜９
を電流阻止層としてｐ側電極１１を蒸着する。また、ｎ
型ＧａＡｓ基板１側にはｎ側電極１２を蒸着する。
ソグラフィによる加工工程によりレジスト１３に幅５μ
ｍのストライプ状の窓を形成し、このレジスト１３をマ
スクとして不純物拡散源膜であるＳｉ膜７、絶縁膜であ
るＳｉ3 Ｎ4 膜８、エッチング阻止膜であるＳｉ膜９を
ドライエッチングにより除去し、図９（ａ）に示すよう
にストライプ状の窓を開ける。その後、図９（ｂ）に示
すようにアセトンによりレジスト１３を除去し、イソプ
ロピルアルコールでリンスし、純水で洗浄した後、図９
（ｃ）に示すように全面を５０ｎｍの拡散保護膜である
ＳｉＯ2 膜１０で覆い、石英管中にヒ素と共に封管した
後、電気炉中で８５０°Ｃ、２時間熱処理して図１０
（ａ）に示すようにＳｉを拡散させ、Ｓｉ拡散領域１４
を形成する。次いで図１０（ｂ）に示すように熱処理
後、バッファードフッ酸によりＳｉＯ2 膜１０をエッチ
ングする。この時、Ｓｉ膜はＳｉＯ2 膜に比べてエッチ
ングレートが１０分の１以下であるため、ほぼ選択的に
拡散保護膜であるＳｉＯ2 膜１０を除去することができ
る。この後、亜鉛とヒ素とともに石英管中に封入して５
５０°Ｃで２０分熱処理し、図１０（ｃ）に示すように
Ｓｉ膜７、ＳｉＯ2 膜８、Ｓｉ膜９をマスクとしてＺｎ
を拡散させてＺｎ拡散領域１５を形成する。次いで、図
１１に示すように、Ｓｉ膜７、ＳｉＯ2 膜８、Ｓｉ膜９
を電流阻止層としてｐ側電極１１を蒸着する。また、ｎ
型ＧａＡｓ基板１側にはｎ側電極１２を蒸着する。
【０００６】図１１に示す構造を有する半導体レーザに
よれば、不純物の非拡散領域であるＧａＡｓコンタクト
層６とｎ側電極１１との接触が精度良く行われ、電極と
半導体層とのコンタクトが良好になり、また、クラッド
層５とＳｉ拡散領域１４との間に活性領域中の活性層４
に比べてターンオン電圧の大きなｐｎ接合が形成され、
横方向への電流の拡散が抑制されるという利点がある。
よれば、不純物の非拡散領域であるＧａＡｓコンタクト
層６とｎ側電極１１との接触が精度良く行われ、電極と
半導体層とのコンタクトが良好になり、また、クラッド
層５とＳｉ拡散領域１４との間に活性領域中の活性層４
に比べてターンオン電圧の大きなｐｎ接合が形成され、
横方向への電流の拡散が抑制されるという利点がある。
【０００７】
【発明が解決しようとする課題】上記した従来の半導体
レーザの製造方法においては、拡散保護膜であるＳｉＯ
2 膜１０を選択的に除去するため、絶縁膜であるＳｉ3
Ｎ4 膜８上にエッチング阻止層としてＳｉ膜９を設けて
いた。しかしながら、拡散窓を形成する際にＳｉ膜９上
に直接レジスト１３を塗布しフォトリソグラフィによる
加工を行うと（図８（ｃ）参照）、レジストはく離時に
レジスト残りが発生しやすく、歩留りを低下させてい
た。レジスト残りが発生する理由は現在のところ不明で
あるが、実験的にこのような現象が確認されている。Ｓ
ｉ膜９とレジスト１３との親和性が強いためであると思
われる。また、製造工程の点からも、２回に分けてＳｉ
膜を着膜しなければならない（図８（ａ），（ｂ）参
照）という煩雑さがあった。
レーザの製造方法においては、拡散保護膜であるＳｉＯ
2 膜１０を選択的に除去するため、絶縁膜であるＳｉ3
Ｎ4 膜８上にエッチング阻止層としてＳｉ膜９を設けて
いた。しかしながら、拡散窓を形成する際にＳｉ膜９上
に直接レジスト１３を塗布しフォトリソグラフィによる
加工を行うと（図８（ｃ）参照）、レジストはく離時に
レジスト残りが発生しやすく、歩留りを低下させてい
た。レジスト残りが発生する理由は現在のところ不明で
あるが、実験的にこのような現象が確認されている。Ｓ
ｉ膜９とレジスト１３との親和性が強いためであると思
われる。また、製造工程の点からも、２回に分けてＳｉ
膜を着膜しなければならない（図８（ａ），（ｂ）参
照）という煩雑さがあった。
【０００８】そこで本発明の目的は、エッチング阻止層
無しに拡散保護層を選択的に除去し埋め込み型半導体レ
ーザを製造することにある。
無しに拡散保護層を選択的に除去し埋め込み型半導体レ
ーザを製造することにある。
【０００９】
【課題を解決するための手段】本発明の半導体レーザ装
置の製造方法は、前記目的を達成するため、半導体基板
と、この半導体基板上に少なくとも第１のクラッド層と
一対の光導波層に挟まれた活性層と第２のクラッド層の
半導体層を順次積層した半導体レーザ装置に対して、前
記半導体層上に第１の不純物拡散源膜を着膜する工程
と、前記第１の不純物拡散源膜上に絶縁膜を着膜する工
程と、不純物を拡散させる半導体層領域を除外して前記
第１の不純物拡散源膜及び前記絶縁膜からなる二層をス
トライプ状に除去する工程と、前記半導体層及び前記二
層上の表面に前記絶縁膜に対して選択的にエッチングさ
れる拡散保護膜を形成する工程と、前記第１の不純物拡
散源膜から不純物を熱拡散させる工程と、前記拡散保護
膜を前記絶縁膜に対して選択的にエッチングする工程
と、前記絶縁膜をマスクとして第２の不純物を拡散させ
る工程とを含むことを特徴とする。
置の製造方法は、前記目的を達成するため、半導体基板
と、この半導体基板上に少なくとも第１のクラッド層と
一対の光導波層に挟まれた活性層と第２のクラッド層の
半導体層を順次積層した半導体レーザ装置に対して、前
記半導体層上に第１の不純物拡散源膜を着膜する工程
と、前記第１の不純物拡散源膜上に絶縁膜を着膜する工
程と、不純物を拡散させる半導体層領域を除外して前記
第１の不純物拡散源膜及び前記絶縁膜からなる二層をス
トライプ状に除去する工程と、前記半導体層及び前記二
層上の表面に前記絶縁膜に対して選択的にエッチングさ
れる拡散保護膜を形成する工程と、前記第１の不純物拡
散源膜から不純物を熱拡散させる工程と、前記拡散保護
膜を前記絶縁膜に対して選択的にエッチングする工程
と、前記絶縁膜をマスクとして第２の不純物を拡散させ
る工程とを含むことを特徴とする。
【００１０】
【作用】本発明は、第１の不純物を拡散させる前に、第
１の不純物拡散源膜と絶縁膜を着膜した後、不純物を拡
散させる領域を除いてこれら二層を除去し、絶縁膜に対
して選択的にエッチングされる拡散保護膜を全面に着膜
した後、熱処理により第１の不純物を選択的に拡散させ
る。その後、拡散保護膜のみをエッチングし、絶縁膜を
マスクとして第２の不純物を選択的に拡散させ、さらに
この絶縁膜を電流阻止層としても用いるものである。
１の不純物拡散源膜と絶縁膜を着膜した後、不純物を拡
散させる領域を除いてこれら二層を除去し、絶縁膜に対
して選択的にエッチングされる拡散保護膜を全面に着膜
した後、熱処理により第１の不純物を選択的に拡散させ
る。その後、拡散保護膜のみをエッチングし、絶縁膜を
マスクとして第２の不純物を選択的に拡散させ、さらに
この絶縁膜を電流阻止層としても用いるものである。
【００１１】本発明によれば、第１の不純物拡散源膜を
パターニングすることによって選択的に不純物の拡散を
行い、混晶化領域が形成される。また、第１の不純物拡
散源膜をパターニングする際に絶縁膜も同時にパターニ
ングされる。次に、絶縁膜に対して選択的にエッチング
される拡散保護膜を用いることによって、第１の不純物
を拡散後、拡散保護膜を選択的に除去でき、この絶縁膜
をマスクとして第２の不純物を第１の不純物拡散領域を
除いた領域に選択的に拡散させることが可能である。さ
らに、第２の不純物を拡散させた後、前記絶縁膜を電流
阻止層とすることが可能となり、新たに電流阻止層を設
けるためのフォトリソグラフィによる加工工程が不要と
なる。
パターニングすることによって選択的に不純物の拡散を
行い、混晶化領域が形成される。また、第１の不純物拡
散源膜をパターニングする際に絶縁膜も同時にパターニ
ングされる。次に、絶縁膜に対して選択的にエッチング
される拡散保護膜を用いることによって、第１の不純物
を拡散後、拡散保護膜を選択的に除去でき、この絶縁膜
をマスクとして第２の不純物を第１の不純物拡散領域を
除いた領域に選択的に拡散させることが可能である。さ
らに、第２の不純物を拡散させた後、前記絶縁膜を電流
阻止層とすることが可能となり、新たに電流阻止層を設
けるためのフォトリソグラフィによる加工工程が不要と
なる。
【００１２】
【実施例】本発明の実施例を図面とともに説明する。
【００１３】図１は、本発明の製造方法で得られた半導
体レーザの構造例を示す。また、本実施例の半導体レー
ザ装置の製造工程を図２〜図５に示す。
体レーザの構造例を示す。また、本実施例の半導体レー
ザ装置の製造工程を図２〜図５に示す。
【００１４】まず、ｎ型ＧａＡｓ基板１上にＳｅドープ
Ａｌ0.6 Ｇａ0.4 Ａｓからなる厚さ１μｍのクラッド層
２、アンドープＡｌ0.3 Ｇａ0.7 Ａｓからなる厚さ０．
１μｍの光導波層３、アンドープＧａＡｓからなる厚さ
０．０１μｍの量子井戸活性層４、アンドープＡｌ0.3
Ｇａ0.7 Ａｓからなる厚さ０．１μｍの光導波層３、Ｍ
ｇドープＡｌ0.6 Ｇａ0.4 Ａｓからなる厚さ１μｍのク
ラッド層５、ＭｇドープＧａＡｓからなる厚さ０．１μ
ｍのコンタクト層６をＭＯＣＶＤ法により順次積層す
る。この上に図２（ａ）に示すように不純物拡散源膜と
して電子ビーム加熱蒸着装置により厚さ５ｎｍのＳｉ膜
７を着膜した後、図２（ｂ）に示すように絶縁膜として
ＲＦスパッタにより厚さ７０ｎｍのＳｉ3 Ｎ4 膜８を着
膜する。
Ａｌ0.6 Ｇａ0.4 Ａｓからなる厚さ１μｍのクラッド層
２、アンドープＡｌ0.3 Ｇａ0.7 Ａｓからなる厚さ０．
１μｍの光導波層３、アンドープＧａＡｓからなる厚さ
０．０１μｍの量子井戸活性層４、アンドープＡｌ0.3
Ｇａ0.7 Ａｓからなる厚さ０．１μｍの光導波層３、Ｍ
ｇドープＡｌ0.6 Ｇａ0.4 Ａｓからなる厚さ１μｍのク
ラッド層５、ＭｇドープＧａＡｓからなる厚さ０．１μ
ｍのコンタクト層６をＭＯＣＶＤ法により順次積層す
る。この上に図２（ａ）に示すように不純物拡散源膜と
して電子ビーム加熱蒸着装置により厚さ５ｎｍのＳｉ膜
７を着膜した後、図２（ｂ）に示すように絶縁膜として
ＲＦスパッタにより厚さ７０ｎｍのＳｉ3 Ｎ4 膜８を着
膜する。
【００１５】この上に図２（ｃ）に示すようにフォトリ
ソグラフィによる加工工程によりレジスト１３に幅５μ
ｍのストライプ状の窓を形成し、このレジスト１３をマ
スクとして不純物拡散源膜であるＳｉ膜７、絶縁膜であ
るＳｉ3 Ｎ4 膜８をドライエッチングにより除去し、図
３（ａ）に示すようにストライプ状の窓を開ける。その
後、図３（ｂ）に示すようにアセトンによりレジスト１
３を除去する。このとき、レジスト１３は、レジスト１
３に対して密着性が弱いＳｉ3 Ｎ4 膜８上に形成されて
いるので、レジスト１３はＳｉ3 Ｎ4 膜８から容易に剥
離され、Ｓｉ3Ｎ4 膜８上にレジスト１３が残ることは
ない。その後、イソプロピルアルコールでリンスし、純
水で洗浄した後、図３（ｃ）に示すように全面を５０ｎ
ｍの拡散保護膜であるＳｉＯ2 膜１０で覆い、石英管中
にヒ素と共に封管した後、電気炉中で８５０°Ｃ、２時
間熱処理して図４（ａ）に示すようにＳｉを拡散させＳ
ｉ拡散領域１４を形成する。次いで図４（ｂ）に示すよ
うに熱処理後、バッファードフッ酸によりＳｉＯ2 膜１
０をエッチングする。エッチャントであるバッファード
フッ酸に対する熱処理後のＳｉ3 Ｎ4 膜８のエッチング
速度は１５０Å／ｍｉｎ、一方の熱処理後のＳｉＯ2 膜
のエッチング速度は７２０Å／ｍｉｎとＳｉ3 Ｎ4 膜８
に比べ５倍であるため、ほぼ選択的に拡散保護膜である
ＳｉＯ2 膜１０を除去することができる。この後、亜鉛
とヒ素とともに石英管中に封入して５５０°Ｃで２０分
熱処理し、Ｓｉ膜７、ＳｉＯ2 膜８をマスクとしてＺｎ
を拡散させてＺｎ拡散領域１５を形成する。次いで、図
５に示すように、Ｓｉ膜７、ＳｉＯ2 膜８を電流阻止層
としてｐ側電極１１を蒸着する。また、ｎ型ＧａＡｓ基
板１側にはｎ側電極１２を蒸着することにより半導体レ
ーザが作製される。
ソグラフィによる加工工程によりレジスト１３に幅５μ
ｍのストライプ状の窓を形成し、このレジスト１３をマ
スクとして不純物拡散源膜であるＳｉ膜７、絶縁膜であ
るＳｉ3 Ｎ4 膜８をドライエッチングにより除去し、図
３（ａ）に示すようにストライプ状の窓を開ける。その
後、図３（ｂ）に示すようにアセトンによりレジスト１
３を除去する。このとき、レジスト１３は、レジスト１
３に対して密着性が弱いＳｉ3 Ｎ4 膜８上に形成されて
いるので、レジスト１３はＳｉ3 Ｎ4 膜８から容易に剥
離され、Ｓｉ3Ｎ4 膜８上にレジスト１３が残ることは
ない。その後、イソプロピルアルコールでリンスし、純
水で洗浄した後、図３（ｃ）に示すように全面を５０ｎ
ｍの拡散保護膜であるＳｉＯ2 膜１０で覆い、石英管中
にヒ素と共に封管した後、電気炉中で８５０°Ｃ、２時
間熱処理して図４（ａ）に示すようにＳｉを拡散させＳ
ｉ拡散領域１４を形成する。次いで図４（ｂ）に示すよ
うに熱処理後、バッファードフッ酸によりＳｉＯ2 膜１
０をエッチングする。エッチャントであるバッファード
フッ酸に対する熱処理後のＳｉ3 Ｎ4 膜８のエッチング
速度は１５０Å／ｍｉｎ、一方の熱処理後のＳｉＯ2 膜
のエッチング速度は７２０Å／ｍｉｎとＳｉ3 Ｎ4 膜８
に比べ５倍であるため、ほぼ選択的に拡散保護膜である
ＳｉＯ2 膜１０を除去することができる。この後、亜鉛
とヒ素とともに石英管中に封入して５５０°Ｃで２０分
熱処理し、Ｓｉ膜７、ＳｉＯ2 膜８をマスクとしてＺｎ
を拡散させてＺｎ拡散領域１５を形成する。次いで、図
５に示すように、Ｓｉ膜７、ＳｉＯ2 膜８を電流阻止層
としてｐ側電極１１を蒸着する。また、ｎ型ＧａＡｓ基
板１側にはｎ側電極１２を蒸着することにより半導体レ
ーザが作製される。
【００１６】本発明の製造方法は、前記実施例の半導体
組成以外にも適用可能であり、例えばＡｌＧａＩｎＰ混
晶系、ＧａＩｎＡｓＰ混晶系、ＡｌＩｎＡｓＰ混晶系等
の材料系であっても実施可能である。
組成以外にも適用可能であり、例えばＡｌＧａＩｎＰ混
晶系、ＧａＩｎＡｓＰ混晶系、ＡｌＩｎＡｓＰ混晶系等
の材料系であっても実施可能である。
【００１７】なお、上述の実施例においては、不純物拡
散源膜であるＳｉ膜７及び絶縁膜であるＳｉ3 Ｎ4 膜８
からなる二層を、レジスト１３をマスクとしてエッチン
グにより除去するようにしたが、リフトオフにより除去
することもできる。
散源膜であるＳｉ膜７及び絶縁膜であるＳｉ3 Ｎ4 膜８
からなる二層を、レジスト１３をマスクとしてエッチン
グにより除去するようにしたが、リフトオフにより除去
することもできる。
【００１８】すなわち、前述の実施例と同様に、ＭＯＣ
ＶＤ法により結晶成長を行った後、図６（ａ）に示すよ
うにレジスト１３を塗布し、同図（ｂ）に示すようにフ
ォトリソグラフィによる加工工程により幅５μｍのスト
ライプ状のレジスト１３を形成し、この上に同図（ｃ）
に示すように不純物拡散源膜として電子ビーム加熱蒸着
装置により厚さ５ｎｍのＳｉ膜７を着膜した後、絶縁膜
としてＲＦスパッタにより厚さ７０ｎｍのＳｉ3 Ｎ4 膜
８を着膜する。
ＶＤ法により結晶成長を行った後、図６（ａ）に示すよ
うにレジスト１３を塗布し、同図（ｂ）に示すようにフ
ォトリソグラフィによる加工工程により幅５μｍのスト
ライプ状のレジスト１３を形成し、この上に同図（ｃ）
に示すように不純物拡散源膜として電子ビーム加熱蒸着
装置により厚さ５ｎｍのＳｉ膜７を着膜した後、絶縁膜
としてＲＦスパッタにより厚さ７０ｎｍのＳｉ3 Ｎ4 膜
８を着膜する。
【００１９】次に、アセトンを用いてこのレジスト１３
を除去することにより、不純物を拡散させない領域上の
不純物拡散源膜であるＳｉ膜７、絶縁膜であるＳｉ3 Ｎ
4 膜８をリフトオフで除去し、図７（ａ）に示すように
ストライプ状の窓を開ける。その後、イソプロピルアル
コールでリンス、純水で洗浄した後、同図（ｂ）に示す
ように全面を５０ｎｍの拡散保護膜であるＳｉＯ2 膜１
０で覆う。
を除去することにより、不純物を拡散させない領域上の
不純物拡散源膜であるＳｉ膜７、絶縁膜であるＳｉ3 Ｎ
4 膜８をリフトオフで除去し、図７（ａ）に示すように
ストライプ状の窓を開ける。その後、イソプロピルアル
コールでリンス、純水で洗浄した後、同図（ｂ）に示す
ように全面を５０ｎｍの拡散保護膜であるＳｉＯ2 膜１
０で覆う。
【００２０】以下、熱処理の工程以降は前述の実施例と
同様であるので説明は省略する。
同様であるので説明は省略する。
【００２１】
【発明の効果】本発明によれば、絶縁層や拡散保護膜と
して、同一のエッチャントに対しエッチング速度の大き
く異なる膜を用いることにより、拡散保護膜を選択的に
除去することができるため、製造プロセスが簡略化でき
る。また、レジスト残りの原因となるエッチング阻止膜
を形成しないので歩留り劣化を回避できる。
して、同一のエッチャントに対しエッチング速度の大き
く異なる膜を用いることにより、拡散保護膜を選択的に
除去することができるため、製造プロセスが簡略化でき
る。また、レジスト残りの原因となるエッチング阻止膜
を形成しないので歩留り劣化を回避できる。
【図１】 本発明の製造方法で得られた半導体レーザ装
置の構造例を示す断面図である。
置の構造例を示す断面図である。
【図２】 本発明の半導体レーザ装置の製造方法の実施
例の第１の部分を示す断面図である。
例の第１の部分を示す断面図である。
【図３】 本発明の半導体レーザ装置の製造方法の実施
例の第２の部分を示す断面図である。
例の第２の部分を示す断面図である。
【図４】 本発明の半導体レーザ装置の製造方法の実施
例の第３の部分を示す断面図である。
例の第３の部分を示す断面図である。
【図５】 本発明の半導体レーザ装置の製造方法の実施
例の第４の部分を示す断面図である。
例の第４の部分を示す断面図である。
【図６】 本発明の半導体レーザ装置の製造方法の他の
実施例の第１の部分を示す断面図である。
実施例の第１の部分を示す断面図である。
【図７】 本発明の半導体レーザ装置の製造方法の他の
実施例の第２の部分を示す断面図である。
実施例の第２の部分を示す断面図である。
【図８】 従来の半導体レーザの製造方法の第１の部分
を示す断面図である。
を示す断面図である。
【図９】 従来の半導体レーザの製造方法の第２の部分
を示す断面図である。
を示す断面図である。
【図１０】 従来の半導体レーザの製造方法の第３の部
分を示す断面図である。
分を示す断面図である。
【図１１】 従来の半導体レーザの製造方法の第４の部
分を示す断面図である。
分を示す断面図である。
１…ｎ型ＧａＡｓ基板、２…ＳｅドープＡｌ0.6 Ｇａ
0.4 Ａｓクラッド層、３…アンドープＡｌ0.3 Ｇａ0.7
Ａｓ光導波層、４…アンドープＧａＡｓ量子井戸活性
層、５…ＭｇドープＡｌ0.6 Ｇａ0.4 Ａｓクラッド層、
６…ＭｇドープＧａＡｓコンタクト層、７…Ｓｉ不純物
拡散源層、８…Ｓｉ3 Ｎ4 絶縁層、９…Ｓｉエッチング
阻止層、１０…ＳｉＯ2 拡散保護膜、１１…ｐ側電極、
１２…ｎ側電極、１３…フォトレジスト、１４…Ｓｉ拡
散領域、１５…Ｚｎ拡散領域
0.4 Ａｓクラッド層、３…アンドープＡｌ0.3 Ｇａ0.7
Ａｓ光導波層、４…アンドープＧａＡｓ量子井戸活性
層、５…ＭｇドープＡｌ0.6 Ｇａ0.4 Ａｓクラッド層、
６…ＭｇドープＧａＡｓコンタクト層、７…Ｓｉ不純物
拡散源層、８…Ｓｉ3 Ｎ4 絶縁層、９…Ｓｉエッチング
阻止層、１０…ＳｉＯ2 拡散保護膜、１１…ｐ側電極、
１２…ｎ側電極、１３…フォトレジスト、１４…Ｓｉ拡
散領域、１５…Ｚｎ拡散領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中山 秀生 神奈川県海老名市本郷2274番地富士ゼロッ クス株式会社内
Claims (3)
- 【請求項１】 半導体基板と、この半導体基板上に少な
くとも第１のクラッド層と一対の光導波層に挟まれた活
性層と第２のクラッド層の半導体層を順次積層した半導
体レーザ装置に対して、 前記半導体層上に第１の不純物拡散源膜を着膜する工程
と、 前記第１の不純物拡散源膜上に絶縁膜を着膜する工程
と、 不純物を拡散させる半導体層領域を除外して前記第１の
不純物拡散源膜及び前記絶縁膜からなる二層をストライ
プ状に除去する工程と、 前記半導体層及び前記二層上の表面に前記絶縁膜に対し
て選択的にエッチングされる拡散保護膜を形成する工程
と、 前記第１の不純物拡散源膜から不純物を熱拡散させる工
程と、 前記拡散保護膜を前記絶縁膜に対して選択的にエッチン
グする工程と、 前記絶縁膜をマスクとして第２の不純物を拡散させる工
程とを含むことを特徴とする半導体レーザ装置の製造方
法。 - 【請求項２】 前記第１の不純物拡散源膜及び前記絶縁
膜からなる二層を、レジストをマスクとしてエッチング
によりストライプ状に除去することを特徴とする請求項
１記載の半導体レーザ装置の製造方法。 - 【請求項３】 前記第１の不純物拡散源膜及び前記絶縁
膜からなる二層を、リフトオフによりストライプ状に除
去することを特徴とする請求項１記載の半導体レーザ装
置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5037013A JPH06252501A (ja) | 1993-02-25 | 1993-02-25 | 半導体レーザ装置の製造方法 |
| US08/201,342 US5394425A (en) | 1993-02-25 | 1994-02-24 | Method of manufacturing a semiconductor laser device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5037013A JPH06252501A (ja) | 1993-02-25 | 1993-02-25 | 半導体レーザ装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06252501A true JPH06252501A (ja) | 1994-09-09 |
Family
ID=12485797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5037013A Pending JPH06252501A (ja) | 1993-02-25 | 1993-02-25 | 半導体レーザ装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5394425A (ja) |
| JP (1) | JPH06252501A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6055258A (en) * | 1995-11-22 | 2000-04-25 | Polaroid Corporation | Laser diode with an ion-implanted region |
| US5980873A (en) * | 1997-07-07 | 1999-11-09 | Kapral; Ales M. | Additive for cosmetics and other topically applied materials |
| JP3181262B2 (ja) * | 1998-06-04 | 2001-07-03 | スタンレー電気株式会社 | 平面実装型ｌｅｄ素子およびその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6054796B2 (ja) * | 1978-07-14 | 1985-12-02 | 日本電気株式会社 | 半導体レ−ザ |
| JPS59119886A (ja) * | 1982-12-27 | 1984-07-11 | Fujitsu Ltd | 半導体発光装置 |
| JPS59198785A (ja) * | 1983-04-26 | 1984-11-10 | Nec Corp | 半導体レ−ザ素子およびその製造方法 |
| US5164797A (en) * | 1988-06-17 | 1992-11-17 | Xerox Corporation | Lateral heterojunction bipolar transistor (LHBT) and suitability thereof as a hetero transverse junction (HTJ) laser |
-
1993
- 1993-02-25 JP JP5037013A patent/JPH06252501A/ja active Pending
-
1994
- 1994-02-24 US US08/201,342 patent/US5394425A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5394425A (en) | 1995-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5737351A (en) | Semiconductor laser including ridge structure extending between window regions | |
| US20060094141A1 (en) | Method for manufacturing semiconductor laser device | |
| JPH06252501A (ja) | 半導体レーザ装置の製造方法 | |
| JP3007928B2 (ja) | 光半導体素子の製造方法 | |
| JPH04162689A (ja) | 半導体発光装置の製造方法 | |
| JPH0513881A (ja) | 半導体レーザの製造方法 | |
| JP2675692B2 (ja) | 半導体レーザ素子の製造方法 | |
| JPH04147685A (ja) | 半導体素子の製造方法 | |
| JPH0653605A (ja) | 半導体レーザ装置の製造方法 | |
| JPH02254720A (ja) | 微細エッチング方法 | |
| JP3219969B2 (ja) | 発光ダイオードの製造方法 | |
| JPH0824208B2 (ja) | 半導体レ−ザの製造法 | |
| JP2864258B2 (ja) | 面発光型半導体レーザの製造方法 | |
| KR0138858B1 (ko) | 저문턱 전류 표면방출 레이저의 제조방법 | |
| JP3033664B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPH0396290A (ja) | 半導体レーザの製造方法 | |
| JP2975745B2 (ja) | 面発光型半導体レーザ装置とその製造方法 | |
| JPH05275802A (ja) | 半導体レーザの製造方法 | |
| JPS63127589A (ja) | 半導体素子の製造方法 | |
| JPH08139411A (ja) | 半導体レーザの製造方法 | |
| JP2567066B2 (ja) | 半導体発光素子の製造方法 | |
| JPH05275356A (ja) | Ｉｉｉ−ｖ族化合物半導体薄膜選択成長形成用マスク及びそれを用いたｉｉｉ−ｖ族化合物半導体薄膜選択成長形成法 | |
| JPH01117327A (ja) | 半導体素子の製造方法 | |
| JP4678208B2 (ja) | リッジ導波路型半導体レーザ素子の製造方法 | |
| JP2006147906A (ja) | リッジ導波路型半導体レーザ素子の製造方法 |