JPH0730196A - 半導体素子の保護膜形成方法 - Google Patents

Abstract

(57)【要約】 【目的】バー状態に細分化することなくウエハー状態の
ままで端面に保護膜を簡単かつ歩留まり良く形成でき、
しかも逆メサ形状の端面にも端面の形状に依存すること
なく、保護膜を形成できる半導体素子の保護膜形成方法
である。 【構成】チャンネル導波路を構成する半導体素子におい
て、チャンネル導波路の共振器あるいは端面となる溝を
半導体基板１に形成し、次いで、溝の側壁に保護膜６を
形成した後、溝部位にチャンネル導波路構造となるエピ
タキシャル層２、３、４、５を形成する。さらに、チャ
ンネル導波路以外の部位をエッチングし、エッチング部
位を形成することによりチャンネル導波路の光入出力端
面を形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体素子の保護膜形成
方法に関し、特に半導体レーザなどの端面への保護膜形
成方法および半導体光増幅器を作製するための反射防止
膜作製法に関するものである。

【０００２】

【従来の技術】従来、半導体レーザを製造する際にエッ
チングによって形成した加工端面やへき開によって形成
した端面に保護膜１００を形成する方法として、図８に
示すように、ウエハー状態のままで（図８（ｓ））、又
はバー状態に細分化した後（図８（ｐ））、エレクトロ
ン（ＥＢ）蒸着法やスパッタ法等でＡｌ₂Ｏ₃、Ｓｉ
Ｏ₂、ＺｒＯ₂等の酸化物保護膜などを形成する方法があ
った。

【０００３】更に、従来、半導体レーザ端面に誘電体の
保護膜を施して半導体光増幅器を作製するにあたり、誘
電体膜の屈折率制御および膜厚制御には極めて厳しい条
件が必要とされていた。通常の反射防止膜（以下、ＡＲ
とも言う）では、反射率が１％以下程度の条件で十分で
あるが、高ゲインを実現するための半導体光増幅器のＡ
Ｒにおいては、おおむね０．１％以下の反射率が必要と
される。

【０００４】屈折率制御は、薄膜形成の条件の調整によ
って制御可能である。例えば、エレクトロンビーム（Ｅ
Ｂ）蒸着などでＳｉＯ_x（１＜ｘ＜２）を堆積する場
合、蒸着レート、酸素分圧などを所定の条件に収めて行
うことにより、精度の良い屈折率制御が可能である。

【０００５】一方、膜厚制御は、通常の水晶振動子によ
る制御では不十分であり、図９に示す様に、定電流駆動
した半導体レーザ端面に、直接、コーティング膜を形成
し、光出力の変化をモニタするいわゆる実時間モニタ法
が用いられている。

【０００６】図９において、１０１は実時間モニタを行
いつつ定電流駆動された半導体レーザ、１０２ａ、１０
２ｂは半導体レーザ端面からの光出力を検出する光検出
器、１０３は定電流源、１０４はモニタ出力を記録する
ためのレコーダである。通常、ＤＣ動作では安定性が悪
く、測定のダイナミックレンジが充分とれないので、定
電流源を数１００Ｈｚの矩形波で変調し半導体レーザ１
０１の光出力をロックインアンプで検出するという方法
がとられている。

【０００７】更に、１０５は蒸着源、１０６は実際にＡ
Ｒコーティングが必要なサンプルとしての半導体レーザ
であり、電流駆動は行われていない。通常、量産のため
に、バー状のへきかいされたサンプル形態でコーティン
グが形成される。

【０００８】図１０は、実際のＡＲコーティング時に観
測される半導体レーザ１０１の光出力の例を示す。前側
すなわちＡＲ側の端面からの光出力は最初微増傾向を示
し、極大値を経て最小となる。一方、後側出力は、図１
０の破線に見られるように単調な減少傾向を示す。通常
は、光出力の増減の傾向がはっきり現れること、光出力
そのものが大きいことに注目して、前側即ちＡＲ側光出
力をモニタすることが行われる。

【０００９】

【発明が解決しようとしている課題】しかしながら、従
来の保護膜形成方法では、バー状態に細分化した後、保
護膜１００を形成する場合には、 バー状態にする際に
ウエハーの割れが生じ易く、ウエハーに損傷を与えて素
子性能を劣化させる。 図８に示すように、保護膜を形
成する際に、一方の端面に保護膜１００を形成し（図８
（ｑ））、次いで素子を反転させた後、他方の端面に保
護膜１００を形成する（図８（ｒ））ことが一般に行わ
れていたが、これでは工程が繁雑である上、保護膜１０
０が端面以外の部分に廻り込んで形成される等の問題が
あった。

【００１０】また、ウエハー状態のままで保護膜１００
を形成する場合には、ウエハー全体に保護膜１００が形
成され、エッチング端面だけに保護膜を形成し難い（図
８（ｓ））、逆メサ形状のエッチング端面９９に保護膜
を形成し難い（図８（ｔ））、等の問題点があった。

【００１１】また、半導体光増幅器を作製する為の反射
防止膜形成においては、上記問題点の他に、更に、定電
流駆動を行い、前面または後面の光出力のみをモニタす
るという方法では、（１）ＡＲの作用の進行による半導
体レーザのしきい値電流の増大、（２）蒸着中の熱の発
生による半導体レーザのしきい値電流の増大、（３）蒸
着中の熱の発生によるスロープ効率（光出力／注入電流
量）の低下という複数の要因で、モニタ出力が低下す
る。そのため、ＡＲの作用の進行そのものの効果を判別
しにくい場合があり、精度の良い膜厚制御が困難である
という問題点があった。

【００１２】（２）、（３）の熱の発生に関しては、ペ
ルチェ素子を用いて流水による放冷などを行っているも
のの、蒸着源からの輻射熱は少なからず半導体レーザ特
性に影響を与えているのが現状である。

【００１３】本発明は上記事情に鑑みなされたもので、
その目的とするところは、バー状態に細分化することな
くウエハー状態のままで端面に保護膜を簡単かつ歩留ま
り良く形成でき、しかも逆メサ形状の端面にも端面の形
状に依存することなく、保護膜を形成できる方法を提供
し、また、実問題モニタ等の複雑な制御法も用いずに、
半導体増幅器などを提供することにある。

【００１４】

【課題を解決するための手段】本発明では、上記目的を
達成するために、半導体レーザや半導体光増幅器のチャ
ンネル導波路を構成する半導体素子において、前記チャ
ンネル導波路の共振器あるいは端面となる溝を半導体基
板に形成し、さらに、その溝の側壁に上記半導体レーザ
の保護膜や半導体光増幅器を作製するための反射防止膜
となる誘電体膜などを形成した後、上記溝部にチャンネ
ル導波路構造となるエピタキシャル層を形成し、さらに
チャンネル導波路以外の部位をエッチングして、半導体
レーザや半導体光増幅器などの光入出力面を作製する。
この時、半導体光増幅器を作製するにおいては、あらか
じめ、形成した誘電体膜の屈折率および膜厚を測定し、
その測定結果から０．１％以下の反射率となる波長の半
導体レーザを設計し、エピタキシャル層を形成する。

【００１５】詳細には、本発明の半導体素子の保護膜形
成方法では、チャンネル導波路を構成する半導体素子に
おいて、前記チャンネル導波路の共振器あるいは端面と
なる溝を半導体基板に形成し、次いで、該溝の側壁に保
護膜を形成した後、該溝部位にチャンネル導波路構造と
なるエピタキシャル層を形成し、さらに、該チャンネル
導波路以外の部位をエッチングし、エッチング部位を形
成することによりチャンネル導波路の光入出力端面を形
成することを特徴とする。

【００１６】具体的には、前記チャンネル導波路の光入
出力端面が半導体レーザのミラー面であったり、前記チ
ャンネル導波路構造は、活性層を含んだり、前記保護膜
は、半導体光増幅器の反射防止膜となる誘電体膜で形成
されたり、前記半導体光増幅器のチャンネル導波路構造
は反射率が０．１％以下になるように形成されたり、前
記エッチング部位はファイバーガイドとなる様に形成さ
れたりする。

【００１７】

【実施例１】本実施例においては、半導体レーザの共振
面の保護膜を製造する場合につき、図１〜３を参照しな
がら説明する。図１は上面図、図２（ａ）〜（ｄ）は、
図１のＡ−Ａ′断面におけるプロセス図、図３は図１の
Ｂ−Ｂ′断面図である。

【００１８】まず、ｎ型ＧａＡｓ基板１上にＳｉＮから
成る膜７（厚さ２０００Å）を、プラズマＣＶＤ法によ
り形成し、続いて、フォトリソグラフィー工程により、
半導体レーザの共振面となるマスクパターンを形成し、
このマスクを通して４ＰａのＣＦ₄雰囲気でのＲＩＥ
（反応性イオンエッチング）法によってＳｉＮ膜７を選
択的にエッチングする。更に、このＳｉＮ膜７をマスク
にして基板１にＲＩＢＥ（反応性イオンビームエッチン
グ）法により、共振面となる（深さ２μｍ）溝を形成す
る（図２（ａ）参照）。

【００１９】続いて、このウエハ上にＳｉＯから成る保
護膜６（厚さ１５００Å）をスパッタリング法によって
形成した後（図２（ｂ）参照）、４ＰａのＳＦ₆雰囲気
でのＲＩＥ法によってウエハ底部と頂き部のＳｉＯ膜６
をエッチングする。更に、この基板１上にケミカルビー
ムエピタキシャル（ＣＢＥ）法により、順次、クラッド
層としてのｎ型Ａｌ_0.4Ｇａ_0.6Ａｓ２を１．０μｍ厚
で、活性層としてノンドープＧａＡｓ（１００Å厚）、
Ａｌ_0.2Ｇａ_0.8Ａｓ（３０Å厚）を４回繰り返し積層し
最後にＧａＡｓを１００Å厚で積層して形成した多重量
子井戸構造３を、その上にクラッド層としてのｐ型Ａｌ
_0.4Ｇａ_0.6Ａｓ４を１．０μｍ厚で、キャップ層として
のｐ型ＧａＡｓ５を０．５μｍ厚で選択成長する（図２
（ｃ）参照）。

【００２０】続いて、この半導体レーザウエハ上に、フ
ォトリソグラフィー工程により、幅３μｍの所望のマス
クパターンを形成し、このマスクを通して塩素ガス雰囲
気のＲＩＢＥ法により活性層３の手前０．２μｍまでエ
ッチングし、リッジ部を形成して横方向の閉じ込めを行
うストライプ構造とする（図３参照）。

【００２１】続いて、このリッジが形成されたレーザウ
エハ上に、ＳｉＮから成る絶縁膜１０（厚さ１２００
Å）をプラズマＣＶＤ法によって形成し、ＳｉＮ絶縁膜
１０上にレジストを約１．０μｍスピンコートする。そ
の後、４ＰａのＯ₂雰囲気でのＲＩＥ（反応性イオンエ
ッチング）法によって、リッジの頂き部に成膜されたレ
ジストのみを除去し、リッジの頂き部のＳｉＮ絶縁膜１
０を露出させ、更に４ＰａのＣＦ₄ガス雰囲気でのＲＩ
Ｅ法を実施してリッジの頂き部の露出したＳｉＮ絶縁膜
１０を選択的にエッチングする。その後、残存している
レジストを４ＰａのＯ₂雰囲気でのＲＩＥ法により除去
する（図３参照）。

【００２２】次いで、リッジの頂き部に形成された表面
酸化膜を塩酸によってウェットエッチングし電流注入窓
とし、続いて、上部電極としてＣｒ−Ａｕオーミック用
電極８を真空蒸着法で形成し、ＧａＡｓ基板１をラッピ
ングで１００μｍの厚さまで削った後にｎ型オーミック
用電極９としてＡｕＧｅ−Ａｕ電極を蒸着する。そし
て、ｐ型、ｎ型の電極のオーミックコンタクトをとる為
の熱処理を行う（図３参照）。

【００２３】更に、フォトリソグラフィー工程によりリ
ッジ型光半導体素子部１１全体をマスクして、（ＮＨ₄
ＯＨ＋Ｈ₂Ｏ₂）系のエッチャントで半導体素子部１１以
外をウェットエッチングし、保護膜６が形成されている
共振器面を持つリッジ型半導体素子とする（図２（ｄ）
参照）。

【００２４】最後に、素子をスクライプで分離し、電極
８、９はワイヤーボンディングにより取り出す。

【００２５】なお、本実施例においては半導体基板１に
溝を形成するに際し、ドライエッチング法を採用した
が、ウェットエッチング法によってもよい。

【００２６】

【実施例２】上記第１実施例の方法によれば、図４に示
すような逆メサ型の４５°ミラー２８ａの保護膜３１を
形成できるものである。この実施例は、上面に反射防止
膜２９を形成し（光出力端面となる）、保護膜２８ｂを
反射防止膜として形成した半導体光増幅器（上面発光型
レーザ構造を持つ）である。図４において、図２に示す
部分と同一機能を有する部分は同一符号で示す。方法は
本質的に第１実施例のものと同じであるが、メサ型の溝
部は、フォトリソグラフィー工程とＣｌ₂ガス雰囲気で
の反応性イオンビームエッチング法と硫酸系のエッチン
グ液によって基板１までエッチングして形成する。

【００２７】

【実施例３】本実施例においては、半導体光増幅器を作
製するものである。図５は同増幅器の平面図、図６、７
は図５のＡ−Ａ′、Ｂ−Ｂ′断面図である。

【００２８】まず、ｎ型ＧａＡｓ基板上４１上に、Ｓｉ
Ｏから成る膜をＥＣＲ−ＣＶＤ法で全面に成膜し、半導
体光増幅器の共振器６０キャビティ長２００μｍとなる
溝部をフォトリソグラフィー工程とエッチングによって
形成する（深さ４．０μｍ）。続いてＳｉＯから成る反
射防止膜４７をスパッタリング法で形成し、４ＰａのＳ
Ｆ₆雰囲気でのＲＩＥ法によってウエハ底部と頂き部の
ＳｉＯ膜をエッチングした後、このＳｉＯの屈折率と膜
厚を測定し、ｎ＝１．８５、ｄ＝１２０ｎｍを得た。こ
の測定値より、反射防止膜４７で反射率０．１％以下と
なるＧａＡｓ活性層を持つ半導体レーザ構造は、ＧａＡ
ｓ活性層の厚さ０．１μｍ、ＡｌＧａＡｓクラッド層の
Ａｌ混晶比ｘ＝０．３９となることが分かる。そのため
に、ＭＯＣＶＤ法により、溝部に、ｎ型ＧａＡｓバッフ
ァ層４２を０．１μｍ、ｎ型Ａｌ_0.39Ｇａ_0.61Ａｓクラ
ッド層４３を１．５μｍ、ノンドープＧａＡｓ活性層４
４を０．１μｍ、ｐ-Ａｌ_0.39Ｇａ_0.61Ａｓクラッド層
４５を１．５μｍ、ｐ⁺−ＧａＡｓキャップ層４６を
０．５μｍ形成する。

【００２９】続いて、第１実施例と同様のプロセスでリ
ッジ部を形成して横方向の閉じ込めを行うストライプ構
造を形成する（図７参照）。尚、図７において、４８は
ＳｉＮ絶縁膜である。

【００３０】最後に共振器６０を形成するため、共振器
６０以外の部位６１をウェットエッチングによりエッチ
ングする（図７参照）。そして、スクライブで分離し、
電極４９、５０はワイヤーボンディングにより取り出
し、反射防止膜４７の反射率を測定したところ、反射率
０．１％以下であることが確認され、また、同一ウエハ
内のサンプルにおいて半導体光増幅器を形成することが
できた。

【００３１】この半導体光増幅器を光ファイバーと共に
実装する時においては、部位６１を光ファイバーのガイ
ドとして用いる。

【００３２】上記実施例においては、活性領域をＭＱＷ
（多重量子井戸構造）ＤＨ構造で形成したが、本発明
は、これに限定されるものではなく、ＳＱＷ（単一量子
井戸構造）構造等であってもよい。

【００３３】また、以上の実施例では、半導体レーザ構
造作成においてエピタキシャル成長法としてＣＢＥ法、
ＭＯＣＶＤ法を用いた例を示したが、ＬＰＥ法、ＭＯＭ
ＢＥ法等の選択成長法などであってもよい。

【００３４】また、以上の実施例においては、ＧａＡｓ
系を用いたリッジウェーブ型構造を例にとって述べた
が、ＢＨ（埋め込みヘトロストライプ）構造、ＣＰＳ構
造（チャネル基板プレーナストライプ）、電流・光の狭
窄の為の吸収層を活性層近くに設けた構造等の屈折率導
波型のレーザ構造も有効である。更に、ストライプ電極
型やプロトンボンバード型などの利得導波型レーザなど
に対しても有効である。

【００３５】更に加えて、半導体レーザの材料は、Ｇａ
Ａｓ・ＡｌＧａＡｓ系、ＩｎＰ・ＩｎＧａＡｓＰ系Ａｌ
ＧａＩｎＰ系等の材料に対しても同じように当てはまる
のは言うまでもない。

【００３６】

【発明の効果】以上、説明したように、本発明によれ
ば、 ・ウエハー状態のまま、保護膜が形成できる。 ・メサ状態のレーザ端面にも容易に保護膜が形成でき
る。 ・実時間モニター等の複雑な制御法を用いずに、容易
に、半導体増幅器を作製するための反射防止膜が形成で
きる。 等の利点を有し、更に非常にプロセスが容易で、歩留
り、再現性が良く、しかも半導体素子の寿命が大幅に延
びる。

【００３７】従って、半導体レーザ構造の半導体光増幅
器等が同一基板上に構成されている集積化デバイスの製
造に本発明を適用した場合、特に効果がある。

【図面の簡単な説明】

【図１】本発明、第１実施例の上面図。

【図２】本発明の第１実施例の図１のＡ−Ａ′断面のプ
ロセス図。

【図３】本発明の第１実施例の図１のＢ−Ｂ′断面図。

【図４】本発明の第２実施例を示す断面図。

【図５】本発明の第３実施例の上面図。

【図６】本発明の第３実施例の図５のＡ−Ａ′断面図。

【図７】本発明の第３実施例の図５のＢ−Ｂ′断面図。

【図８】従来例を示す図。

【図９】従来例を示す図。

【図１０】従来例による反射防止膜形成時の半導体レー
ザの前後光出力の時間変化を示す図。

【符号の説明】

１、４１ 基板 ２、４、４３、４５ クラッド層 ３、４４ 活性層 ５、４６ キャップ層 ６、３１、４７ 保護膜 ８、９、４９、５０ 電極 １０、４８ 絶縁膜 １１ リッジ型半導体素子部 ２８ａ ４５°ミラー ２８ｂ、２９ 反射防止膜 ６０ 共振器 ６１ エッチングされた部位

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成６年８月３１日

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】全図

【補正方法】変更

【補正内容】

【図１】

【図２】

【図３】

【図４】

【図５】

【図６】

【図７】

【図８】

【図９】

【図１０】

Claims (6)

【特許請求の範囲】
1. 【請求項１】 チャンネル導波路を構成する半導体素子
   において、前記チャンネル導波路の共振器あるいは端面
   となる溝を半導体基板に形成し、次いで、該溝の側壁に
   保護膜を形成した後、該溝部位にチャンネル導波路構造
   となるエピタキシャル層を形成し、さらに、該チャンネ
   ル導波路以外の部位をエッチングし、エッチング部位を
   形成することによりチャンネル導波路の光入出力端面を
   形成することを特徴とする半導体素子の保護膜形成方
   法。
2. 【請求項２】 前記チャンネル導波路の光入出力端面が
   半導体レーザのミラー面である請求項１記載の保護膜形
   成方法。
3. 【請求項３】 前記チャンネル導波路構造は、活性層を
   含む請求項１記載の保護膜形成方法。
4. 【請求項４】 前記保護膜は、半導体光増幅器の反射防
   止膜となる誘電体膜で形成される請求項１記載の保護膜
   形成方法。
5. 【請求項５】 前記半導体光増幅器のチャンネル導波路
   構造は反射率が０．１％以下になるように形成される請
   求項４記載の保護膜形成方法。
6. 【請求項６】 前記エッチング部位はファイバーガイド
   となる様に形成される請求項１記載の保護膜形成方法。