JPH077229A - 半導体素子の製造方法及び半導体素子の保護膜形成方法 - Google Patents

半導体素子の製造方法及び半導体素子の保護膜形成方法

Info

Publication number
JPH077229A
JPH077229A JP16742493A JP16742493A JPH077229A JP H077229 A JPH077229 A JP H077229A JP 16742493 A JP16742493 A JP 16742493A JP 16742493 A JP16742493 A JP 16742493A JP H077229 A JPH077229 A JP H077229A
Authority
JP
Japan
Prior art keywords
face
protective film
ion beam
semiconductor device
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16742493A
Other languages
English (en)
Inventor
Kumiko Uno
久美子 宇野
Shigeki Yoshida
茂樹 吉田
Akiyoshi Ishizaki
明美 石崎
Mitsutoshi Hasegawa
光利 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP16742493A priority Critical patent/JPH077229A/ja
Publication of JPH077229A publication Critical patent/JPH077229A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【目的】加工時に生じる付着物をできるだけ減少させ特
性の良い半導体素子を作製する半導体素子の製造方法、
及び端面に保護膜を簡単かつ歩留まり良く形成できしか
も端面の形状に依存することなく形成できる保護膜の形
成方法である。 【構成】半導体素子に、レーザーの共振器となるレーザ
ー端面、光波の分岐・結合を行うためのカップラ部6な
どを集束イオンビームエッチング法によって作製する。
この際に、半導体素子の少なくともレーザー端面、カッ
プラ部6などに、冷却しながら集束イオンビームエッチ
ングを行う。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、光通信の分野に必要と
される光電子集積回路等に用いられる半導体素子の製造
方法に関する。また、本発明は半導体素子の保護膜形成
方法に関し、更に詳しく述べれば、半導体レーザ等にお
いてエッチングにより形成された端面及び光カプラ等の
端面などの保護膜形成方法に関する。
【0002】
【従来の技術及び発明が解決しようとする課題】従来、
レーザー端面ならびに光カップラを作製するための方法
として、常温での集束イオンビームエッチング(FIB
E)法が知られている(’91、秋季応用物理学会予稿
集(10p−ZN−18)「収束イオンビームエッチン
グによる光集積カップラの作製」参照)。常温でのAu
のイオンビームを用いたAlGaAs/GaAsレーザ
ーのカップラ部スリット溝の加工端面の断面の透過型電
子顕微鏡(TEM)写真の様子を図5(図4と対照して
示す)に示す。
【0003】しかし上記従来例では、以下のような欠点
があった。
【0004】常温でのFIBE法によって作製した加工
端面を持つレーザーは、劈界面をレーザー端面としたレ
ーザーに比べてしきい値電流が高く、耐久性が非常に悪
かった。
【0005】この原因を調査するために、従来の技術で
作製したレーザーの加工端面を断面方向に薄片化して透
過電子顕微鏡で観察すると、加工端面には非常に多くの
付着物が存在しており、この付着物の構造を電子回折に
より調べた結果、AuGa2やGaAsの微結晶である
事がわかった。この様な付着物の存在により、端面では
光の吸収、散乱等が生じ、レーザーの特性及び耐久性が
著しく低下するものと思われる。また、付着物によりス
リット溝の傾斜角θ(図3参照)の制御性も悪く、レー
ザー等の素子の特性もばらついていた。
【0006】次に、従来、半導体レーザを製造する際に
エッチングによって形成した加工端面に保護膜を形成す
る方法として、図14に示すように、ウエハー状態のま
まで(図14(s))、又はバー状態に細分化した後
(図14(p))、エレクトロンビーム(EB)蒸着法
やスパッタ法等でAl23、SiO2、ZrO2、Si3
4等の保護膜400を形成する方法があった。
【0007】しかし、バー状態に細分化した後、保護膜
400を形成する場合には、 バー状態にする際にウエ
ハーの割れが生じ易く、ウエハーに損傷を与えて素子性
能を劣化させる。 図14に示すように、保護膜400
を形成する際に、一方の端面に保護膜400を形成し
(図14(q))、次いで素子を反転させた後、他方の
端面に保護膜400を形成する(図14(r))ことが
一般に行われていたが、これでは工程が繁雑である上、
保護膜400が端面以外の部分に廻り込んで形成される
等の問題があった。
【0008】また、ウエハー状態のままで保護膜400
を形成する場合には、 逆メサ形状のエッチング端面4
01に保護膜を形状し難い(図14(s))。
【0009】更に、バー状態、ウエハー状態において、
従来の場合、任意の端面に任意の保護膜を形成すること
は困難であった。
【0010】従って、本発明の第1の目的は、加工時に
生じる付着物をできるだけ減少させ特性の良い半導体素
子を作製する半導体素子の製造方法を提供する事にあ
る。
【0011】また、本発明は、上記事情に鑑みなされた
もので、その第2に目的とするところは、バー状態に細
分化することなくウエハー状態のままで端面に保護膜
を、簡単かつ歩留まり良く形成でき、しかも逆メサ形状
の端面にも端面の形状に依存することなく形成すること
ができる保護膜の形成方法を提供することにある。
【0012】
【課題を解決するための手段】上記第1の目的を達成す
る本発明は、半導体素子のレーザー端面あるいはカップ
ラ部などをFIBE法によって作製する際に、前記半導
体素子の少なくともレーザー端面あるいはカップラ部な
どを冷却(少なくとも0°C程度以下)しながら加工す
る半導体素子の製造方法である事を特徴とする。
【0013】また、本発明は、上記第2の目的を達成す
るために、端面をエッチングプロセスによって形成した
半導体素子において、保護膜となる基材をウエハー状態
のままでEB蒸着法やスパッタ法等で形成し、次いで、
集束イオンビームエッチング(FIBE)法を用いて、
エッチング底部の基材を局所的にスパッタして端面に保
護膜を形成する保護膜の形成方法である事を特徴とす
る。
【0014】
【実施例1】図1は、本発明の第1実施例である光半導
体素子のFIBE加工時の模式的上面図を示し、図2は
図1のA−A’断面図、図3は図1のB−B’断面図で
ある。
【0015】本実施例のプロセス手順について説明す
る。基板1上に、分子線成長法(MBE法)により、第
1クラッド層2、活性層3、第2クラッド層4、キャッ
プ層5からなるエピタキシャル膜を順に成長させる。基
板1との界面には、必要に応じてGaAsであるバッフ
ァ層を形成してもよい。第1、第2クラッド層2、4の
膜厚は1μmとし、活性層3の膜厚は約0.1μmとし
た。次に、その上部にフォトリソグラフィ法により幅3
μmの所望のパターンを形成し、反応性イオンビームエ
ッチング(RIBE)法によりリッジ部を形成し、横方
向の閉じ込めを行うストライプ構造とした。
【0016】続いて、集束イオンビームエッチング(F
IBE)法により、活性層3の下部に至るスリット溝6
を図3の如く形成する。この際、上記手順に従ってリッ
ジ部を形成した基板を、液体窒素により冷却した試料ホ
ルダー0を介して約100Kに冷却しながら加工する。
なお、このスリット溝6は、端面傾斜角度θが85°以
上で(図3参照)形成されている。
【0017】このスリット端面を共振面としたレーザー
は、長寿命で特性の安定した素子として機能した。
【0018】なお、本実施例で作成したスリット部6の
加工端面41の断面TEM写真の様子を図4に示す。従
来のように常温で作成した加工端面41(図5参照)に
比べて、付着物51が減少している事が明らかである。
この付着物51の減少によって、長寿命で特性の安定し
たレーザーの作製が可能となった。
【0019】
【実施例2】図6は、本発明を送信部と受信部を併設し
た光ノードに応用した例である。図7と図8は図6のA
−A’断面図、B−B’断面図をそれぞれ示す。本実施
例は第1実施例の加工端面を集積カップラに用いた例で
ある。
【0020】図6において、70はFIBE法で形成さ
れたスリット溝であり、60a、60bは電流注入によ
ってゲインを有する不図示の光アンプを具備する増幅領
域、61a、61bは逆バイアス印加により動作する光
検出器を具備する光検出領域である。68a、68bは
端面に形成されたAR(無反射)コートであり、Al2
3+ZrO2をエレクトロンビーム(EB)蒸着によっ
て堆積している。69は導波路である。
【0021】導波路69は上面に十字型に形成されたも
ので、その中心から上下方向の導波路部分は増幅領域6
0a、60bとされ、左右方向は光検出領域61a、6
1bとされている。スリット溝70は、その長手方向
が、上述した十字型の導波路69の各長手方向にたいし
て45°傾斜し左下端より中央部まで伸びたものとなる
ように、導波路69の中央部分に設けられている。これ
により、導波路69の中央部分は破線にて示した集積カ
ップラ部62とされる。
【0022】つぎに本実施例のプロセス手順を説明す
る。
【0023】まず図7と図8からわかるように、n型G
aAs基板71上にMBE法により、順次、バッファ層
としてn型GaAs72を1μm厚で、クラッド層とし
てのn型Al0.4Ga0.6As73を1.5μm厚で形成
した。次に、ノンドープGaAs(100Å厚)、Al
0.2Ga0.8As(30Å厚)を4回繰り返し積層し最後
にGaAsを100Å厚で積層して多重量子井戸構造の
活性層74を形成し、その上にクラッド層としてのp型
Al0.4Ga0.6As75を1.5μm厚で、ギャップ層
としてのGaAs76を0.5μm厚で形成した。
【0024】次に、この半導体レーザーウエハ上に、フ
ォトリソグラフィー工程により、幅3μmの所望の十字
型マスクパターン(導波路69のパターン)を形成し、
このマスクを通して塩素ガス雰囲気の反応性イオンビー
ムエッチング(RIBE)法により活性層74の手前
0.2μmまでエッチングし、リッジ部を形成して横方
向の閉じ込めを行うストライプ構造とした。
【0025】続いて、このリッジが形成されたレーザー
ウエハ上に、Si34からなる絶縁膜77(厚さ120
0Å)をプラズマCVD法によって形成し、Si34
7絶縁膜上にレジストを約1.0μmスピンコートし
た。その後4PaのO2雰囲気での反応性イオンエッチ
ング(RIE)法によって成膜されたレジストのみを除
去し、リッジの頂き部のSi34絶縁膜77を露出さ
せ、更に4PaのCF4ガス雰囲気でのRIE法を実施
してリッジの頂き部の露出したSi34絶縁膜77を選
択的にエッチングした。その後、残存してあるレジスト
を4PaのO2雰囲気でのRIE法により除去した。
【0026】次いで、リッジの頂き部に形成された表面
酸化膜を塩酸によってウェットエッチングして電流注入
窓とし、続いて上部電極としてCr−Auオーミック用
電極78を真空蒸着法で形成した。そして、GaAs基
板71をラッピングで100μmの厚さまで削った後
に、n型用オーミック用電極79としてAuGe−Au
電極を蒸着した。更に、p型、n型の電極78、79の
オーミックコンタクトをとるための熱処理を行い、リッ
ジ型半導体素子とした。
【0027】更に、加速電圧40KeVのAu+イオン
を用いたFIBE法によるエッチングにより、カップラ
部62のスリット溝70を図8に示す態様で形成した。
なお、エッチング中は上記手順で作製したリッジ型光半
導体素子を、液体窒素により冷却した試料ホルダーを介
して約150Kに冷却しておいた。また、スリット溝7
0は上述した如く水平方向に傾斜し、深さは活性層74
より1μm深く、且つ溝70の傾斜角度は85°以上に
なるようにした。
【0028】最後に、共振面を劈開により形成し、エレ
クトロンビーム(EB)蒸着によってAl23+ZrO
2を蒸着してARコート68a、68bとし、スクライ
ブで分離し電極78、79はワイヤーボンディングによ
り取り出した。
【0029】以上の手順で作製した光ノードは、スリッ
ト部70の付着物の減少により、長寿命で特性の安定し
た受光用光ノードとして機能した。尚、光波は図6に示
す如く伝搬する。
【0030】
【実施例3】本実施例は、半導体レーザの共振面の保護
膜を製造する方法に関わり、図9を参照しながら説明す
る。
【0031】まず、n型GaAs基板121上に分子線
エピタキシ法によって順次、バッファ層122としてn
型GaAsを1μm、クラッド層123としてn型Al
0.4Ga0.6Asを2μm形成した。活性層124として
は、ノンドープGaAsを100Å、Al0.2Ga0.8
sを30Å各4回繰り返し最後にGaAsを100Å積
層し、多重量子井戸構造のものを形成した。次にクラッ
ド層125としてp型Al0.4Ga0.6Asを1.5μ
m、キャップ層126としてGaAsを0.5μm形成
した。
【0032】次に、フォトリソグラフィー工程とCl2
ガス雰囲気での反応性イオンビームエッチング法によっ
て基板121近くまで(2μm以上)エッチングして、
端面128を形成し、これにより、レーザの共振面12
9を形成した(図9(a))。
【0033】次に、上記のように形成したウエハー上に
EB蒸着法によって、0.1μmのSiO2膜130を
形成した(図9(b))。更に、FIBE装置におい
て、Au+イオンビーム132によって端面128付近
のエッチング底部に形成されているSiO2膜130を
スパッタリングして、端面128の活性層124に約1
00ÅのSiO2膜131を保護膜として形成した(図
9(c))。
【0034】
【実施例4】図10は本発明による第4実施例である。
本実施例は、逆メサに形成された端面228aを用いた
上面発光型レーザにおいて、逆メサの端面228aにの
み保護膜231を形成したものである。
【0035】本実施例において、図9と同一の符号は第
3実施例において示したものと同じである。
【0036】第3実施例と同様にして形成したレーザウ
エハーにフォトリソグラフィー工程とCl2ガス雰囲気
での反応性イオンビームエッチング法と硫酸系のエッチ
ング液によって基板121近くまでエッチングして、端
面228bと228aを形成する。
【0037】次に、イオンビームスパッタ(IBS)蒸
着法によって0.1μm厚のSi34膜230を形成し
た。更に、FIBE装置においてAr+イオンビーム2
32によって、逆メサ側の端面228a近傍に形成され
たSi34膜230をスパッタリングして、端面228
aの活性層124に約200ÅのSi34膜231を保
護膜として形成した。
【0038】
【実施例5】図11は本発明による第5実施例である。
本実施例は、分布帰還型(DFB)レーザ構造246及
び247から送出される光波(波長λ1、λ2)が分岐カ
ップラ242によって合波され、更に光アンプ部245
で光増幅を受け、出力端面248から2波多重化した光
信号を送出する集積化デバイスに関する。ここおいて、
分岐カップラ242の全反射ミラー端面249a、24
9bおよび出力端面248に保護膜が形成される。即
ち、カップラ242の端面249a、249bには、A
23膜による保護膜253を、端面248には、Al
23膜254とZrO2膜255を積層したARコート
になる保護膜を形成したものである。次に、本実施例の
作製プロセスを説明する。
【0039】まず図12中のシリコンウエハーよりなる
基板301上に、分子線成長法(MBE法)により、バ
ッファ層302、第1クラッド層303、活性層30
4、第2クラッド層305、キャップ層306からなる
エピタキシャル膜を順に成長させる。基板301との界
面にはGaAsであるバッファ層302が形成してあ
る。
【0040】また、この成長において、第2クラッド層
305を成長する前に、活性層304上に波長λ1、λ2
に相当するグレーティングを形成し、その後、第2クラ
ッド層305、キャップ層306をエピタキシャル成長
させる。
【0041】続いて、その上部に幅3μmのT字型のパ
ターンをフォトリソグラフィー法により形成し、反応性
イオンビームエッチングによってリッジ部310を設け
ることにより横方向の光の閉じ込めを行うストライプ構
造とした。
【0042】続いて、このリッジ310が形成されたレ
ーザウエハ上に、SiNから成る絶縁膜307をブラズ
マCVD法によって形成し、SiN絶縁膜307上にレ
ジストを約1.0μmスピンコートした。その後、4P
aのO2雰囲気での反応性イオンエッチング(RIE)
法によって、成膜されたレジストのみを除去し、リッジ
310の頂き部のSiN絶縁膜307を露出させ、更に
4PaのCF4ガス雰囲気でのRIE法を実施してリッ
ジの頂き部の露出したSiN絶縁膜を選択的にエッチン
グした。その後、残存しているレジストを4PaのO2
雰囲気でのRIE法により除去した。
【0043】次いで、リッジ310の頂き部に形成され
た表面酸化膜を塩酸によってウェットエッチングして電
流注入窓とし、続いて、上部電極としてCr−Auオー
ミック用電極308を真空蒸着法で形成した。更に、基
板301をラッピングで100μmの厚さまで削った後
に、n型用オーミック用電極309としてAuGe−A
u電極を蒸着した。そして、p型、n型の電極308、
309のオーミックコンタクトをとる為の熱処理を行
い、リッジ型半導体素子とした。
【0044】更に、フォトリソグラフィーと反応性イオ
ンビームエッチングにより、分岐カップラ242の全反
射ミラー端面249a、249b、および出力端面24
8を形成した。この時のエッチング深さは、活性層30
4より深くなる様にした。
【0045】続いて、スパッタ法により、ZrO2膜2
51、Al23膜252を形成する。更に、加速電圧4
0KeV のGa+イオン256を用いたFIBE法に
より、まず、全反射ミラー端面249a、249b、お
よび出力端面248を図13の様にわずかにエッチング
(約0.1μm)した後(前記反応性イオンビームエッ
チングによるダメージ層の除去のため。この際、第1実
施例などの方法(冷却して反応性イオンビームエッチン
グを行う)を用いると良い。)、Ga+イオン256を
用いたFIBE法によって、Al23膜252をスパッ
タリングして分岐カップラ242の全反射ミラー249
a、249bの表面に形成し、保護膜53とする。続い
て、出力端面248側には、同様にして、Al23膜2
52、ZrO2膜251を連続的に積層させ、ZrO2
255、Al23膜254から形成されたARコートと
なる保護膜を作成した。
【0046】最後に、ウエハーをスクライブで分離し、
電極308、309はワイヤーボンディングにより取り
出した。本実施例においては、分岐カップラ242の全
反射ミラー端面249a、249bと出力端面248と
の反応性イオンビームエッチングによるダメージ層を取
り除いてから、それぞれの端面に任意の保護膜253、
254、255を形成したため、素子の寿命(耐久性)
が大幅に向上し、更に素子性能がより向上した。
【0047】以上の実施例においては、GaAs系を用
いたリッジ導波型構造を例にとって述べたが、BH(B
uried Hetero)構造、CSP(Chann
elSubstrate Planar)構造、電流・
光の狭窄のための吸収層を活性層近くに設けた構造等の
屈折率導波型のレーザに対しても有効である。更に加え
て、半導体レーザの材料は、GaAs・AlGaAs系
の他、InP・InPGaAsP系、AlGaInP系
等の材料も同様に使用出来るのはいうまでもない。
【0048】
【発明の効果】上述したように、本発明によれば、光半
導体素子の共振器となるレーザー端面、ならびに光波の
分岐、結合を行うカップラ部等への付着物を減少させ、
長寿命で特性の安定したレーザー、光ノードなどを作製
する事ができる。また、付着物の減少により溝の傾斜角
度θの制御なども容易となり、再現性、歩留まりも向上
した。
【0049】また、本発明によれば、ウエハー状態のま
ま、エッチング端面に保護膜が形成できる。逆メサ状態
のエッチング端面にも容易に保護膜が形成できる。任意
エッチング端面に任意の保護膜が容易に形成できる。等
の利点が生じ、更に非常にプロセスが容易で、歩留ま
り、再現性が良く、しかも半導体素子の寿命が大幅に延
びる。従って、光分岐カップラ等のエッチング端面と光
入出力端面が構成されているような、複数のエッチング
端面を有する集積化デバイスの製造に適用した場合、効
果がある。
【図面の簡単な説明】
【図1】本発明の第1実施例の平面図。
【図2】本発明の第1実施例の平面図である図1のA−
A’断面図。
【図3】本発明の第1実施例の平面図である図1のB−
B’断面図。
【図4】第1実施例で作製したスリットの加工端面の断
面TEM写真の様子を示す図。
【図5】従来の方法で作製したスリットの加工端面の断
面TEM写真の様子を示す図。
【図6】本発明の第2実施例の平面図。
【図7】本発明の第2実施例の平面図である図6のA−
A’の断面図。
【図8】本発明の第2実施例の平面図である図6のB−
B’の断面図。
【図9】本発明の第3実施例によりレーザ素子を製造す
る工程を説明する断面図。
【図10】本発明の第4実施例により逆メサ型素子を製
造する工程を説明する断面図。
【図11】本発明の第5実施例により作製した集積化デ
バイスの平面図。
【図12】本発明の第5実施例の平面図である図11の
A−A’の断面図。
【図13】本発明の第5実施例の平面図である図11の
B−B’の断面図。
【図14】従来の半導体素子製造工程を説明する図。
【符号の説明】
0 冷却試料ホルダー 1、71、121、301 基板 2、4、73、75、123、125、303、305
クラッド層 3、74、124、304 活性層 5、126、306 キャップ層 6、70 スリット溝 7、69 導波路 41 加工端面 51 付着物層 60a、60b 増幅領域 61a、61b 光検出領域 62、242 集積カップラ部 68a、68b ARコート 77、307 絶縁膜 78、79、308、309 電極 122、302 バッファ層 128、228a、228b、248、249a、24
9b 端面 130、230、251、252 膜 131、231、253、254、255 保護膜 132、232、256 集束イオンビーム 246、247 DFBレーザ構造
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長谷川 光利 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】半導体素子に、レーザーの共振器となるレ
    ーザー端面、光波の分岐・結合を行うためのカップラ部
    などを集束イオンビームエッチング法によって作製する
    際に、前記半導体素子の少なくともレーザー端面、カッ
    プラ部などに、冷却しながら集束イオンビームエッチン
    グを行うことを特徴とする半導体素子の製造方法。
  2. 【請求項2】半導体素子の適当箇所において、冷却しな
    がら集束イオンビームエッチングを行うことを特徴とす
    る半導体素子の製造方法。
  3. 【請求項3】端面をエッチングプロセスによって形成す
    る半導体素子において、前記エッチングプロセスによっ
    て形成した端面近傍の底部に蒸着形成した基材を集束イ
    オンビームエッチング法によりスパッタリングして該基
    材を前記端面に蒸着することを特徴とする半導体素子の
    保護膜形成方法。
  4. 【請求項4】前記端面が半導体レーザのミラー面である
    ことを特徴とする請求項3記載の保護膜形成方法。
  5. 【請求項5】前記端面が光導波路の少なくとも1部に形
    成された面であることを特徴とする請求項3記載の保護
    膜形成方法。
  6. 【請求項6】前記端面に保護膜を形成する前に、集束イ
    オンビームエッチング法によって前記エッチングプロセ
    スにより生じた端面のダメージ層を除去することを特徴
    とする請求項3記載の保護膜形成方法。
  7. 【請求項7】前記集束イオンビームエッチング法によっ
    て前記エッチングプロセスにより生じた端面のダメージ
    層を除去する際、冷却しながら該集束イオンビームエッ
    チングを行うことを特徴とする請求項3記載の保護膜形
    成方法。
JP16742493A 1993-06-14 1993-06-14 半導体素子の製造方法及び半導体素子の保護膜形成方法 Pending JPH077229A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16742493A JPH077229A (ja) 1993-06-14 1993-06-14 半導体素子の製造方法及び半導体素子の保護膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16742493A JPH077229A (ja) 1993-06-14 1993-06-14 半導体素子の製造方法及び半導体素子の保護膜形成方法

Publications (1)

Publication Number Publication Date
JPH077229A true JPH077229A (ja) 1995-01-10

Family

ID=15849449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16742493A Pending JPH077229A (ja) 1993-06-14 1993-06-14 半導体素子の製造方法及び半導体素子の保護膜形成方法

Country Status (1)

Country Link
JP (1) JPH077229A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6259887B1 (en) 1998-08-11 2001-07-10 Fuji Xerox Co., Ltd. Image forming apparatus
US7116852B2 (en) 2000-12-28 2006-10-03 Keio University Optical signal processing circuit and method of producing same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6259887B1 (en) 1998-08-11 2001-07-10 Fuji Xerox Co., Ltd. Image forming apparatus
US7116852B2 (en) 2000-12-28 2006-10-03 Keio University Optical signal processing circuit and method of producing same

Similar Documents

Publication Publication Date Title
JP3822976B2 (ja) 半導体装置およびその製造方法
JP4601808B2 (ja) 窒化物半導体装置
US7924897B2 (en) Semiconductor laser device
US5208821A (en) Buried heterostructure lasers using MOCVD growth over patterned substrates
JP4964878B2 (ja) エッチファセット技術を用いて製造されるAlGaInN系レーザ
US5737351A (en) Semiconductor laser including ridge structure extending between window regions
JPH0864906A (ja) 半導体装置の製法
Donnelly et al. Monolithic two‐dimensional surface‐emitting arrays of GaAs/AlGaAs diode lasers
EP0481464B1 (en) Integrated optical branching/combining coupler and method of manufacturing such coupler
JP2003198057A (ja) 半導体レーザ素子及びその製造方法
US5374587A (en) Method of manufacturing optical semiconductor element
US4865684A (en) Process for producing a semiconductor laser mirror by ionic machining
JPH077229A (ja) 半導体素子の製造方法及び半導体素子の保護膜形成方法
JP3027934B2 (ja) 半導体装置の製造方法
JP3208860B2 (ja) 半導体レーザ装置
JPH03120889A (ja) 半導体デバイス
US20040264534A1 (en) Semiconductor laser device and method for manufacturing the same
JPH05110185A (ja) 半導体レーザ装置
JPH07312462A (ja) 面発光レーザダイオードの製造方法,及び面発光レーザダイオード
JP2000183463A (ja) 半導体レーザおよびその製法
JPH04151886A (ja) 光半導体素子
JPH11195837A (ja) 半導体レーザの製造方法
JP3190665B2 (ja) 半導体レーザ
JP3104800B2 (ja) 集積型光カップラの製造方法
EP1026799A2 (en) Semiconductor laser and fabricating method therefor