JPH0864906A - 半導体装置の製法 - Google Patents
半導体装置の製法Info
- Publication number
- JPH0864906A JPH0864906A JP22249594A JP22249594A JPH0864906A JP H0864906 A JPH0864906 A JP H0864906A JP 22249594 A JP22249594 A JP 22249594A JP 22249594 A JP22249594 A JP 22249594A JP H0864906 A JPH0864906 A JP H0864906A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- cleavage
- semiconductor
- etching
- grooves
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
- H01S5/0202—Cleaving
Abstract
(57)【要約】
【目的】 ウインド構造の劈開端面のレーザを精度良く
製作すること。 【構成】 端面を劈開面としている半導体層を有する半
導体装置の製法において、半導体層をエッチングにより
溝を形成し、ついでこの溝に沿って劈開を行う半導体装
置の製法。
製作すること。 【構成】 端面を劈開面としている半導体層を有する半
導体装置の製法において、半導体層をエッチングにより
溝を形成し、ついでこの溝に沿って劈開を行う半導体装
置の製法。
Description
【０００１】
【産業上の利用分野】本発明は、端面を劈開面としてい
る半導体層を有する半導体装置の製法に関する。
る半導体層を有する半導体装置の製法に関する。
【０００２】
【従来の技術】従来、半導体基板上に端面を劈開面とし
ている半導体層が形成されている構成を有する、半導体
レーザ，光変調器，導波路などの半導体装置が、種々提
案されている。このような半導体装置によれば、原子レ
ベルまでの平坦性を有する劈開面を端面とすることがで
きるので、高反射膜コートを施した光反射面として用い
る場合には損失の少ない高い反射率の反射面を形成する
ことができ、無反射膜コートを施した光出入面として用
いる場合には損失が少なく反射の少ない光出入面を実現
することができる。ところで、従来の端面を劈開面とし
ている半導体層を有する半導体装置の製法においては、
半導体層の一部をダイヤモンドスクライバ等でスクライ
ブすることで溝を形成し、そのスクライブ溝に沿って劈
開を行う方法がとられていた。
ている半導体層が形成されている構成を有する、半導体
レーザ，光変調器，導波路などの半導体装置が、種々提
案されている。このような半導体装置によれば、原子レ
ベルまでの平坦性を有する劈開面を端面とすることがで
きるので、高反射膜コートを施した光反射面として用い
る場合には損失の少ない高い反射率の反射面を形成する
ことができ、無反射膜コートを施した光出入面として用
いる場合には損失が少なく反射の少ない光出入面を実現
することができる。ところで、従来の端面を劈開面とし
ている半導体層を有する半導体装置の製法においては、
半導体層の一部をダイヤモンドスクライバ等でスクライ
ブすることで溝を形成し、そのスクライブ溝に沿って劈
開を行う方法がとられていた。
【０００３】また、とりわけＧａＡｓ系レーザにおいて
共振器端面をバンドギャップの大きい半導体材料で構成
するいわゆるウインド構造の半導体レーザと製法が提案
されていた。このようなウインド構造の半導体レーザに
よれば、共振器端面近傍のレーザ光に対する吸収が抑制
できるために共振器端面の光学損傷破壊ＣＯＤ（Catast
rophic Optical Damage ）による特性劣化が防止され、
高出力時においても安定動作可能な半導体レーザを実現
することができる。このＣＯＤは半導体結晶表面に存在
する表面準位を介した非発光再結合により温度上昇がも
たらされ、この温度上昇によりバンドギャップが減少
し、さらに温度の上昇するフィードバックがかかり、端
面の溶融等が誘起され光出力が低下し、非可逆的な破壊
が起こる現象である。ところで、従来の共振器端面をバ
ンドギャップの大きい半導体材料で構成するいわゆるウ
インド構造の半導体レーザと製法においては、劈開によ
り形成した共振器端面への不純物拡散による歪活性層の
ディスオーダー化、並びにバンドギャップの大きい半導
体材料の再成長により形成する方法がとられていた。
共振器端面をバンドギャップの大きい半導体材料で構成
するいわゆるウインド構造の半導体レーザと製法が提案
されていた。このようなウインド構造の半導体レーザに
よれば、共振器端面近傍のレーザ光に対する吸収が抑制
できるために共振器端面の光学損傷破壊ＣＯＤ（Catast
rophic Optical Damage ）による特性劣化が防止され、
高出力時においても安定動作可能な半導体レーザを実現
することができる。このＣＯＤは半導体結晶表面に存在
する表面準位を介した非発光再結合により温度上昇がも
たらされ、この温度上昇によりバンドギャップが減少
し、さらに温度の上昇するフィードバックがかかり、端
面の溶融等が誘起され光出力が低下し、非可逆的な破壊
が起こる現象である。ところで、従来の共振器端面をバ
ンドギャップの大きい半導体材料で構成するいわゆるウ
インド構造の半導体レーザと製法においては、劈開によ
り形成した共振器端面への不純物拡散による歪活性層の
ディスオーダー化、並びにバンドギャップの大きい半導
体材料の再成長により形成する方法がとられていた。
【０００４】
【発明が解決しようとする課題】上述した従来の端面を
劈開面としている半導体層を有する半導体装置の製法の
場合、端面を劈開面としている半導体装置を形成するに
当り、半導体層の一部をダイヤモンドスクライバ等でス
クライブすることで溝を形成し、そのスクライブ溝に沿
って劈開を行う方法においては、ダイヤモンドスクライ
ブの刃先の大きさ等に制限されるため位置精度として１
０μｍ程度の誤差が生じることが問題とされていた。こ
のため、ウエハ形状での再成長や不純物拡散歪活性層の
ディスオーダー化により形成したウインド構造の端面を
劈開により形成しようとした場合、μｍオーダー以下の
サイズからなるウインド構造に対して設定通りの位置で
の劈開が困難であり、生産性の高いウエハ形状での再成
長や不純物拡散工程を用いて形成したウインド構造の劈
開端面のレーザが作成できないという欠点を有してい
た。上述した従来の共振器端面をバンドギャップの大き
い半導体材料で構成するいわゆるウインド構造の半導体
レーザの製法の場合、劈開により形成した共振器端面へ
の不純物拡散、並びにバンドギャップの大きい半導体材
料の再成長により形成していた。この不純物拡散、再成
長工程での試料の形状が劈開後であるためレーザアレイ
バーとなっており、サイズは高々１００μｍ程度の厚さ
で、高々１ｍｍ程度の幅しかなくハンドリングが極めて
困難であった。また、不純物拡散、再成長工程は電極形
成工程より先に行うことが必要であり、その後の電極形
成工程をレーザアレイバーの形状で行うことが非常に困
難であるという欠点を有していた。本発明の目的は、上
述した欠点のない、新規な端面を劈開面としている半導
体層を有する半導体装置の製法を提供することにある。
劈開面としている半導体層を有する半導体装置の製法の
場合、端面を劈開面としている半導体装置を形成するに
当り、半導体層の一部をダイヤモンドスクライバ等でス
クライブすることで溝を形成し、そのスクライブ溝に沿
って劈開を行う方法においては、ダイヤモンドスクライ
ブの刃先の大きさ等に制限されるため位置精度として１
０μｍ程度の誤差が生じることが問題とされていた。こ
のため、ウエハ形状での再成長や不純物拡散歪活性層の
ディスオーダー化により形成したウインド構造の端面を
劈開により形成しようとした場合、μｍオーダー以下の
サイズからなるウインド構造に対して設定通りの位置で
の劈開が困難であり、生産性の高いウエハ形状での再成
長や不純物拡散工程を用いて形成したウインド構造の劈
開端面のレーザが作成できないという欠点を有してい
た。上述した従来の共振器端面をバンドギャップの大き
い半導体材料で構成するいわゆるウインド構造の半導体
レーザの製法の場合、劈開により形成した共振器端面へ
の不純物拡散、並びにバンドギャップの大きい半導体材
料の再成長により形成していた。この不純物拡散、再成
長工程での試料の形状が劈開後であるためレーザアレイ
バーとなっており、サイズは高々１００μｍ程度の厚さ
で、高々１ｍｍ程度の幅しかなくハンドリングが極めて
困難であった。また、不純物拡散、再成長工程は電極形
成工程より先に行うことが必要であり、その後の電極形
成工程をレーザアレイバーの形状で行うことが非常に困
難であるという欠点を有していた。本発明の目的は、上
述した欠点のない、新規な端面を劈開面としている半導
体層を有する半導体装置の製法を提供することにある。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は （１）端面を劈開面としている半導体層を有する半導体
装置の製法において、半導体層をエッチングすることに
より劈開予定域に溝を形成する工程と、該エッチング溝
に沿って劈開を行う工程とを有する半導体装置の製法を
発明の特徴とする。 （２）埋め込み再成長層に前記エッチング溝を形成する
ことを発明の特徴とする。 （３）不純物拡散層に前記エッチング溝を形成すること
を発明の特徴とする。
め、本発明は （１）端面を劈開面としている半導体層を有する半導体
装置の製法において、半導体層をエッチングすることに
より劈開予定域に溝を形成する工程と、該エッチング溝
に沿って劈開を行う工程とを有する半導体装置の製法を
発明の特徴とする。 （２）埋め込み再成長層に前記エッチング溝を形成する
ことを発明の特徴とする。 （３）不純物拡散層に前記エッチング溝を形成すること
を発明の特徴とする。
【０００６】
【作用】本発明による端面を劈開面としている半導体層
を有する半導体装置の製法によれば、端面を劈開面とし
ている半導体装置を形成するに当り、半導体層をエッチ
ングすることで劈開予定域に溝を形成し、そのエッチン
グ溝に沿って劈開するが、そのエッチング溝の位置はレ
ジストのフォト工程により決定することが可能であるた
め、０．１μｍ程度の位置精度で決定することができ
る。このため生産性の高いウエハ形状での再成長や不純
物拡散工程を用いて形成したウインド構造の劈開端面の
レーザが精度良く作成できる。また、本発明による端面
を劈開面としている半導体層を有する半導体装置の製法
では、ウインド構造の形成を劈開により形成した共振器
端面への不純物拡散、並びにバンドギャップの高い半導
体材料の再成長により形成すると言うことを行わず、ウ
エハ形状で不純物拡散、再成長工程、その後の電極形成
工程を行えるので生産性、再現性良くウインド構造を有
する半導体装置を提供することができる。
を有する半導体装置の製法によれば、端面を劈開面とし
ている半導体装置を形成するに当り、半導体層をエッチ
ングすることで劈開予定域に溝を形成し、そのエッチン
グ溝に沿って劈開するが、そのエッチング溝の位置はレ
ジストのフォト工程により決定することが可能であるた
め、０．１μｍ程度の位置精度で決定することができ
る。このため生産性の高いウエハ形状での再成長や不純
物拡散工程を用いて形成したウインド構造の劈開端面の
レーザが精度良く作成できる。また、本発明による端面
を劈開面としている半導体層を有する半導体装置の製法
では、ウインド構造の形成を劈開により形成した共振器
端面への不純物拡散、並びにバンドギャップの高い半導
体材料の再成長により形成すると言うことを行わず、ウ
エハ形状で不純物拡散、再成長工程、その後の電極形成
工程を行えるので生産性、再現性良くウインド構造を有
する半導体装置を提供することができる。
【０００７】
【実施例】次に、本発明の実施例を述べる。 （実施例１）図１は実施例１の半導体レーザの斜視図、
図２は図１においてＡ−Ａ′線に沿う断面図、ただし電
極部は省いてある。図３は上面部を示す。図１〜３にお
いて、１はｎ+ −ＧａＡｓ基板、２はｎ−ＧａＡｓバッ
ファ層、３はｎ−ＡｌＧａＡｓクラッド層、４および８
はＡｌＧａＡｓガイド層、５および７はＡｌＧａＡｓＳ
ＣＨ層、６はＩｎＧａＡｓ歪量子井戸活性層、９はｐ−
ＡｌＧａＡｓクラッド層、１０はｐ+ −ＧａＡｓコンタ
クト層である。この構造を実現するために、まず、エピ
タキシャル結晶成長装置（ＭＯＣＶＤ法：有機金属気相
成長装置あるいはＭＢＥ法：分子線エピタキシー法）に
より、エピ層２から１０まで成長する。ＭＯＣＶＤ法で
は、半導体薄膜成長用の原料としてトリメチルインジウ
ム（ＴＭＩ），トリエチルガリウム（ＴＥＧ），トリメ
チルアルミニウム（ＴＭＡ），アルシン（ＡｓＨ3 ）
を、ｎ型ドーパントとして硫化セレン（Ｈ2 Ｓｅ）、ｐ
型ドーパントとしてジエチルジンク（ＤＥＺｎ）を利用
した。エピタキシャル成長温度は約７００℃、成長圧力
は約０．１気圧、キャリヤガスは水素である。ＭＢＥ法
では原料として金属ガリウム（Ｇａ），インジウム（Ｉ
ｎ），アルミニウム（Ａｌ），砒素（Ａｓ固体）を、ｎ
型ドーパントとしてシリコン（Ｓｉ）、ｐ型ドーパント
として亜鉛（Ｚｎ）を利用した。エピタキシャル成長温
度は約６５０℃、成長圧力は約１０-5Ｔｏｒｒとしてい
る。
図２は図１においてＡ−Ａ′線に沿う断面図、ただし電
極部は省いてある。図３は上面部を示す。図１〜３にお
いて、１はｎ+ −ＧａＡｓ基板、２はｎ−ＧａＡｓバッ
ファ層、３はｎ−ＡｌＧａＡｓクラッド層、４および８
はＡｌＧａＡｓガイド層、５および７はＡｌＧａＡｓＳ
ＣＨ層、６はＩｎＧａＡｓ歪量子井戸活性層、９はｐ−
ＡｌＧａＡｓクラッド層、１０はｐ+ −ＧａＡｓコンタ
クト層である。この構造を実現するために、まず、エピ
タキシャル結晶成長装置（ＭＯＣＶＤ法：有機金属気相
成長装置あるいはＭＢＥ法：分子線エピタキシー法）に
より、エピ層２から１０まで成長する。ＭＯＣＶＤ法で
は、半導体薄膜成長用の原料としてトリメチルインジウ
ム（ＴＭＩ），トリエチルガリウム（ＴＥＧ），トリメ
チルアルミニウム（ＴＭＡ），アルシン（ＡｓＨ3 ）
を、ｎ型ドーパントとして硫化セレン（Ｈ2 Ｓｅ）、ｐ
型ドーパントとしてジエチルジンク（ＤＥＺｎ）を利用
した。エピタキシャル成長温度は約７００℃、成長圧力
は約０．１気圧、キャリヤガスは水素である。ＭＢＥ法
では原料として金属ガリウム（Ｇａ），インジウム（Ｉ
ｎ），アルミニウム（Ａｌ），砒素（Ａｓ固体）を、ｎ
型ドーパントとしてシリコン（Ｓｉ）、ｐ型ドーパント
として亜鉛（Ｚｎ）を利用した。エピタキシャル成長温
度は約６５０℃、成長圧力は約１０-5Ｔｏｒｒとしてい
る。
【０００８】次に、コンタクト層１０並びにクラッド層
９を加工して、幅１．５〜３μｍ程度のリッジ１１を形
成する。そのためにフォトリソグラフィーでパターニン
グし、これをマスクにウエットあるいはドライエッチン
グで１０，９層をエッチングする。深さは横モードを考
慮して決定し、ガイド層８までエッチングする場合もあ
る。次に、光導波路部を除き劈開ガイド溝１２をエッチ
ングにより形成する。そのためにフォトリソグラフィー
でパターニングし、これをマスクにウエットあるいはド
ライエッチングで基板１までエッチングする。このとき
レーザアレイバーの形状からレーザチップを切り出す場
合に用いられるチッピングガイド溝１３も形成すること
もできる。その後、マスクを剥離し、スパッタリング等
で絶縁膜１４（ＳｉＯ2 等）を表面全体に形成し、リッ
ジ上部のＳｉＯ2 をエッチオフした後、Ｃｒ／Ａｕある
いはＴｉ／Ｐｔ／Ａｕ等のｐ電極１５、ＡｕＧｅＮｉ等
のｎ電極１６を形成する。その後、オーミックシンター
し、電極部まで形成する。その後、劈開ガイド溝１２に
沿ってレーザアレイバー形状に劈開し、チッピングガイ
ド溝１３に沿ってレーザチップの形状にチッピングす
る。
９を加工して、幅１．５〜３μｍ程度のリッジ１１を形
成する。そのためにフォトリソグラフィーでパターニン
グし、これをマスクにウエットあるいはドライエッチン
グで１０，９層をエッチングする。深さは横モードを考
慮して決定し、ガイド層８までエッチングする場合もあ
る。次に、光導波路部を除き劈開ガイド溝１２をエッチ
ングにより形成する。そのためにフォトリソグラフィー
でパターニングし、これをマスクにウエットあるいはド
ライエッチングで基板１までエッチングする。このとき
レーザアレイバーの形状からレーザチップを切り出す場
合に用いられるチッピングガイド溝１３も形成すること
もできる。その後、マスクを剥離し、スパッタリング等
で絶縁膜１４（ＳｉＯ2 等）を表面全体に形成し、リッ
ジ上部のＳｉＯ2 をエッチオフした後、Ｃｒ／Ａｕある
いはＴｉ／Ｐｔ／Ａｕ等のｐ電極１５、ＡｕＧｅＮｉ等
のｎ電極１６を形成する。その後、オーミックシンター
し、電極部まで形成する。その後、劈開ガイド溝１２に
沿ってレーザアレイバー形状に劈開し、チッピングガイ
ド溝１３に沿ってレーザチップの形状にチッピングす
る。
【０００９】（実施例２）図４は実施例２及び３の半導
体レーザの斜視図を示す。実施例２は端面を再生層とし
た場合のものであり、実施例３は端面をＳｉ拡散層とし
た場合のものである。図５は実施例２の場合の上面図を
示す。本実施例では劈開部を埋め込み再成長層とした半
導体装置の製法について述べる。実施例１と同様のレー
ザにおいてＡｌＧａＡｓ再成長層１７を形成するため
に、共振器ピッチごとに任意のストライプ幅で活性層を
横切る深さまでエッチングを行う。その後、ＡｌＧａＡ
ｓ再成長層１７を成長する。成長温度は７００℃程度で
ある。このときＳｉＯ2 あるいはＳｉ3 Ｎ4 等の絶縁膜
をエッチングマスクとし、さらに再成長時の選択成長マ
スクとして使用する。その後のリッジ形成からのプロセ
スは実施例１と同様に行う。ただし、劈開ガイド溝１２
はＡｌＧａＡｓ再成長層１７の中心に位置するように配
置している。
体レーザの斜視図を示す。実施例２は端面を再生層とし
た場合のものであり、実施例３は端面をＳｉ拡散層とし
た場合のものである。図５は実施例２の場合の上面図を
示す。本実施例では劈開部を埋め込み再成長層とした半
導体装置の製法について述べる。実施例１と同様のレー
ザにおいてＡｌＧａＡｓ再成長層１７を形成するため
に、共振器ピッチごとに任意のストライプ幅で活性層を
横切る深さまでエッチングを行う。その後、ＡｌＧａＡ
ｓ再成長層１７を成長する。成長温度は７００℃程度で
ある。このときＳｉＯ2 あるいはＳｉ3 Ｎ4 等の絶縁膜
をエッチングマスクとし、さらに再成長時の選択成長マ
スクとして使用する。その後のリッジ形成からのプロセ
スは実施例１と同様に行う。ただし、劈開ガイド溝１２
はＡｌＧａＡｓ再成長層１７の中心に位置するように配
置している。
【００１０】（実施例３）図６は実施例３の上面図を示
す。本実施例では劈開部を不純物拡散層とした半導体装
置の製法について述べる。実施例１と同様のレーザにお
いてＳｉ不純物層１８を形成するために、共振器ピッチ
ごとに任意のストライプ幅で活性層を横切る深さまでＳ
ｉの不純物熱拡散、およびイオン打ち込み、熱処理を行
い、活性層のディスオーダー化をはかる。不純物熱拡散
の場合ＳｉＯ2 あるいはＳｉ3 Ｎ4 等の絶縁膜を拡散マ
スクとしている。その後のリッジ形成からのプロセスは
実施例１と同様に行う。ただし、劈開ガイド溝１２は不
純物拡散層１８の中心に位置するように配置している。
す。本実施例では劈開部を不純物拡散層とした半導体装
置の製法について述べる。実施例１と同様のレーザにお
いてＳｉ不純物層１８を形成するために、共振器ピッチ
ごとに任意のストライプ幅で活性層を横切る深さまでＳ
ｉの不純物熱拡散、およびイオン打ち込み、熱処理を行
い、活性層のディスオーダー化をはかる。不純物熱拡散
の場合ＳｉＯ2 あるいはＳｉ3 Ｎ4 等の絶縁膜を拡散マ
スクとしている。その後のリッジ形成からのプロセスは
実施例１と同様に行う。ただし、劈開ガイド溝１２は不
純物拡散層１８の中心に位置するように配置している。
【００１１】（実施例４）図７は実施例７の半導体レー
ザの斜視図を示し、図８は図７においてＢ−Ｂ′線に沿
う断面図、図９は上面部を示す。図において、１９はｎ
+ −ＩｎＰ基板、２０はｎ−ＩｎＰバッファ層、２１お
よび２３はＩｎＧａＡｓＰガイド層、２２はＩｎＧａＡ
ｓ／ＩｎＧａＡｓＰ量子井戸活性層、２４はｐ−ＩｎＰ
クラッド層、２５はｐ+ −ＩｎＧａＡｓコンタクト層、
２６はＩｎＰ再成長層である。この構造を実現するため
に、まず、エピタキシャル結晶成長装置（ＭＯＣＶＤ
法：有機金属気相成長装置あるいはＭＢＥ法：分子線エ
ピタキシー法）により、エピ層１９から２５まで成長す
る。ＭＯＣＶＤ法では、半導体薄膜成長用の原料として
ＴＭＩ，ＴＥＧ，ホスヒン（ＰＨ3 ）とＡｓＨ3 を、ｎ
型ドーパントとしてＨ2 Ｓｅ、ｐ型ドーパントとしてＤ
ＥＺｎを利用した。エピタキシャル成長温度は約６５０
℃、成長圧力は約０．１気圧、キャリヤガスは水素であ
る。ＭＢＥ法では原料として金属Ｇａ，Ｉｎ，ＰＨ3 と
ＡｓＨ3 を、ｎ型ドーパントとしてＳｉ、ｐ型ドーパン
トとしてＺｎを利用した。エピタキシャル成長温度は約
５００℃、成長圧力は約１０-5Ｔｏｒｒとしている。
ザの斜視図を示し、図８は図７においてＢ−Ｂ′線に沿
う断面図、図９は上面部を示す。図において、１９はｎ
+ −ＩｎＰ基板、２０はｎ−ＩｎＰバッファ層、２１お
よび２３はＩｎＧａＡｓＰガイド層、２２はＩｎＧａＡ
ｓ／ＩｎＧａＡｓＰ量子井戸活性層、２４はｐ−ＩｎＰ
クラッド層、２５はｐ+ −ＩｎＧａＡｓコンタクト層、
２６はＩｎＰ再成長層である。この構造を実現するため
に、まず、エピタキシャル結晶成長装置（ＭＯＣＶＤ
法：有機金属気相成長装置あるいはＭＢＥ法：分子線エ
ピタキシー法）により、エピ層１９から２５まで成長す
る。ＭＯＣＶＤ法では、半導体薄膜成長用の原料として
ＴＭＩ，ＴＥＧ，ホスヒン（ＰＨ3 ）とＡｓＨ3 を、ｎ
型ドーパントとしてＨ2 Ｓｅ、ｐ型ドーパントとしてＤ
ＥＺｎを利用した。エピタキシャル成長温度は約６５０
℃、成長圧力は約０．１気圧、キャリヤガスは水素であ
る。ＭＢＥ法では原料として金属Ｇａ，Ｉｎ，ＰＨ3 と
ＡｓＨ3 を、ｎ型ドーパントとしてＳｉ、ｐ型ドーパン
トとしてＺｎを利用した。エピタキシャル成長温度は約
５００℃、成長圧力は約１０-5Ｔｏｒｒとしている。
【００１２】次に、ＩｎＰ再成長層２６を形成するた
め、任意の間隔で共振器となるリッジの部分を残し、活
性層を横切る深さまでエッチングを行う。その後、鉄ド
ープＩｎＰ再成長層２６を成長する。このときＳｉＯ2
あるいはＳｉ3 Ｎ4 等の絶縁膜をエッチングマスクと
し、さらには再成長時の選択成長マスクとして使用す
る。この場合のＩｎＰ再成長層は端面用の被劈開層であ
るばかりでなく、電流狭窄、屈折率制御用の埋め込み層
を兼ね得る構成にしている。次に、レーザチャンネル部
を除き劈開ガイド溝１２をエッチングにより形成する。
そのためにフォトリソグラフィーでパターニングし、こ
れをマスクにウエットあるいはドライエッチングで基板
１までエッチングする。このときレーザアレイバーの形
状からレーザチップを切り出す場合に用いられるチッピ
ングガイド溝１３も形成することもできる。その後、Ｃ
ｒ／ＡｕあるいはＴｉ／Ｐｔ／Ａｕ等のｐ電極２７、Ａ
ｕＧｅＮｉ等のｎ電極２８を形成する。その後、オーミ
ックシンターし、電極部まで形成する。その後、劈開ガ
イド溝１２に沿ってレーザアレイバー形状に劈開し、チ
ッピングガイド溝１３に沿ってレーザチップの形状にチ
ッピングする。
め、任意の間隔で共振器となるリッジの部分を残し、活
性層を横切る深さまでエッチングを行う。その後、鉄ド
ープＩｎＰ再成長層２６を成長する。このときＳｉＯ2
あるいはＳｉ3 Ｎ4 等の絶縁膜をエッチングマスクと
し、さらには再成長時の選択成長マスクとして使用す
る。この場合のＩｎＰ再成長層は端面用の被劈開層であ
るばかりでなく、電流狭窄、屈折率制御用の埋め込み層
を兼ね得る構成にしている。次に、レーザチャンネル部
を除き劈開ガイド溝１２をエッチングにより形成する。
そのためにフォトリソグラフィーでパターニングし、こ
れをマスクにウエットあるいはドライエッチングで基板
１までエッチングする。このときレーザアレイバーの形
状からレーザチップを切り出す場合に用いられるチッピ
ングガイド溝１３も形成することもできる。その後、Ｃ
ｒ／ＡｕあるいはＴｉ／Ｐｔ／Ａｕ等のｐ電極２７、Ａ
ｕＧｅＮｉ等のｎ電極２８を形成する。その後、オーミ
ックシンターし、電極部まで形成する。その後、劈開ガ
イド溝１２に沿ってレーザアレイバー形状に劈開し、チ
ッピングガイド溝１３に沿ってレーザチップの形状にチ
ッピングする。
【００１３】
【発明の効果】本発明による端面を劈開面としている半
導体層を有する半導体装置の製法によれば、端面を劈開
面としている半導体装置を形成するに当り、半導体層を
エッチングすることで溝を形成し、そのエッチング溝に
沿って劈開するが、そのエッチング溝の位置はレジスト
のフォト工程により決定することが可能であるため、
０．１μｍ程度の位置精度で決定することが出来る。こ
のため生産性の高いウエハ形状での再成長や不純物拡散
工程を用いて形成したウインド構造の劈開端面のレーザ
が精度良く作成できる。また、本発明による端面を劈開
面としている半導体層を有する半導体装置の製法では、
ウインド構造の形成を劈開により形成し、共振器端面へ
の不純物拡散、並びにバンドギャップの高い半導体材料
の再成長により形成することを行わず、ウエハ形状で不
純物拡散、再成長工程、その後の電極形成工程を行える
ので生産性、再現性良くウインド構造を有する半導体装
置を提供することができる。従って本発明は、非常に優
れた高出力特性を有するウインド構造レーザの普及、低
価格化に大きな効果がある。また、本発明では、スクラ
イブ，劈開，チッピング時に半導体層内のｐｎ接合部に
入るダメージが低減できるため、レーザのサイズが精度
良く決定できるだけでなく、信頼性向上の点でも大きな
効果がある。
導体層を有する半導体装置の製法によれば、端面を劈開
面としている半導体装置を形成するに当り、半導体層を
エッチングすることで溝を形成し、そのエッチング溝に
沿って劈開するが、そのエッチング溝の位置はレジスト
のフォト工程により決定することが可能であるため、
０．１μｍ程度の位置精度で決定することが出来る。こ
のため生産性の高いウエハ形状での再成長や不純物拡散
工程を用いて形成したウインド構造の劈開端面のレーザ
が精度良く作成できる。また、本発明による端面を劈開
面としている半導体層を有する半導体装置の製法では、
ウインド構造の形成を劈開により形成し、共振器端面へ
の不純物拡散、並びにバンドギャップの高い半導体材料
の再成長により形成することを行わず、ウエハ形状で不
純物拡散、再成長工程、その後の電極形成工程を行える
ので生産性、再現性良くウインド構造を有する半導体装
置を提供することができる。従って本発明は、非常に優
れた高出力特性を有するウインド構造レーザの普及、低
価格化に大きな効果がある。また、本発明では、スクラ
イブ，劈開，チッピング時に半導体層内のｐｎ接合部に
入るダメージが低減できるため、レーザのサイズが精度
良く決定できるだけでなく、信頼性向上の点でも大きな
効果がある。
【図１】本発明の実施例１の半導体レーザの斜視図を示
す。
す。
【図２】図１においてＡ−Ａ′線に沿う断面図を示す。
【図３】実施例１の上面図を示す。
【図４】実施例２及び３の斜視図を示す。
【図５】実施例２の上面図を示す。
【図６】実施例３の上面図を示す。
【図７】実施例４の半導体レーザの斜視図を示す。
【図８】図７においてＢ−Ｂ′線に沿う断面図を示す。
【図９】実施例４の上面図を示す。
１ ｎ+ −ＧａＡｓ基板 ２ ｎ−ＧａＡｓバッファ層 ３ ｎ−ＡｌＧａＡｓクラッド層 ４ ＡｌＧａＡｓガイド層 ５ ＡｌＧａＡｓＳＣＨ層 ６ ＩｎＧａＡｓ歪量子井戸活性層 ７ ＡｌＧａＡｓＳＣＨ層 ８ ＡｌＧａＡｓガイド層 ９ ｐ−ＡｌＧａＡｓクラッド層 １０ ｐ+ −ＧａＡｓコンタクト層 １１ リッジ １２ 劈開ガイド溝 １３ チッピングガイド溝 １４ 絶縁膜 １５ ｐ電極 １６ ｎ電極 １７ ＡｌＧａＡｓ再成長層 １８ Ｓｉ不純物層 １９ ｎ+ −ＩｎＰ基板 ２０ ｎ−ＩｎＰバッファ層 ２１ ＩｎＧａＡｓＰガイド層 ２２ ＩｎＧａＡｓ／ＩｎＧａＡｓＰ量子井戸活性層 ２３ ＩｎＧａＡｓＰガイド層 ２４ ｐ−ＩｎＰクラッド層 ２５ ｐ+ −ＩｎＧａＡｓコンタクト層 ２６ ＩｎＰ再成長層 ２７ ｐ電極 ２８ ｎ電極
フロントページの続き (72)発明者 西谷 昭彦 東京都千代田区内幸町１丁目１番６号 日 本電信電話株式会社内
Claims (3)
- 【請求項１】 端面を劈開面としている半導体層を有す
る半導体装置の製法において、 半導体層をエッチングすることにより劈開予定域に溝を
形成する工程と、 該エッチング溝に沿って劈開を行う工程とを有すること
を特徴とする半導体装置の製法。 - 【請求項２】 請求項１において、埋め込み再成長層に
前記エッチング溝を形成することを特徴とする半導体装
置の製法。 - 【請求項３】 請求項１において、不純物拡散層に前記
エッチング溝を形成することを特徴とする半導体装置の
製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22249594A JPH0864906A (ja) | 1994-08-24 | 1994-08-24 | 半導体装置の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22249594A JPH0864906A (ja) | 1994-08-24 | 1994-08-24 | 半導体装置の製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0864906A true JPH0864906A (ja) | 1996-03-08 |
Family
ID=16783332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22249594A Pending JPH0864906A (ja) | 1994-08-24 | 1994-08-24 | 半導体装置の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0864906A (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0800244A2 (en) * | 1996-04-04 | 1997-10-08 | Lucent Technologies Inc. | Method of making III/V semiconductor lasers |
| JP2002335030A (ja) * | 2001-05-10 | 2002-11-22 | Sony Corp | 半導体レーザ装置及びその製造方法 |
| WO2003044871A1 (en) * | 2001-10-11 | 2003-05-30 | Eblana Photonics Limited | A method of manufacturing a semiconductor device |
| WO2002031863A3 (en) * | 2000-10-11 | 2003-10-23 | Nat Univ Ireland | A single frequency laser |
| JP2007329459A (ja) * | 2006-05-11 | 2007-12-20 | Nichia Chem Ind Ltd | 窒化物半導体レーザ素子の製造方法及び窒化物半導体レーザ素子 |
| JP2008135786A (ja) * | 1996-11-27 | 2008-06-12 | Trumpf Photonics Inc | 高出力半導体レーザダイオード |
| JP2009105466A (ja) * | 2009-02-16 | 2009-05-14 | Sharp Corp | 窒化物半導体ウェハ及び窒化物半導体素子の製造方法 |
| JP2009117494A (ja) * | 2007-11-04 | 2009-05-28 | Nichia Corp | 半導体素子の製造方法 |
| JP2009200478A (ja) * | 2008-01-21 | 2009-09-03 | Sanyo Electric Co Ltd | 半導体レーザ素子およびその製造方法 |
| JP2012156487A (ja) * | 2011-11-08 | 2012-08-16 | Mitsubishi Electric Corp | 半導体ウェハ |
| JP2013093619A (ja) * | 2013-02-05 | 2013-05-16 | Sharp Corp | 窒化物半導体ウェハ |
| JP2013118250A (ja) * | 2011-12-02 | 2013-06-13 | Nichia Chem Ind Ltd | 半導体レーザ素子及びその製造方法 |
| JP2013143483A (ja) * | 2012-01-11 | 2013-07-22 | Mitsubishi Electric Corp | 半導体レーザ素子の製造方法と半導体レーザ素子 |
| US8779435B2 (en) | 2011-01-25 | 2014-07-15 | Mitsubishi Electric Corporation | Semiconductor device structure and method of manufacturing semiconductor device structure |
| CN109510061A (zh) * | 2018-12-21 | 2019-03-22 | 中国工程物理研究院电子工程研究所 | 一种氮化镓激光器巴条解理的方法 |
| WO2022171447A1 (de) * | 2021-02-15 | 2022-08-18 | Ams-Osram International Gmbh | Verfahren zum herstellen einer mehrzahl von halbleiterlasern und halbleiterlaser |
| WO2022100951A3 (de) * | 2020-11-13 | 2022-09-01 | Ams-Osram International Gmbh | Verfahren zum herstellen einer mehrzahl von halbleiterlasern und halbleiterlaser |
| CN115376904A (zh) * | 2022-08-18 | 2022-11-22 | 武汉敏芯半导体股份有限公司 | 半导体光芯片的解理方法 |
-
1994
- 1994-08-24 JP JP22249594A patent/JPH0864906A/ja active Pending
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0800244A2 (en) * | 1996-04-04 | 1997-10-08 | Lucent Technologies Inc. | Method of making III/V semiconductor lasers |
| EP0800244A3 (en) * | 1996-04-04 | 1998-04-15 | Lucent Technologies Inc. | Method of making III/V semiconductor lasers |
| JP2008135786A (ja) * | 1996-11-27 | 2008-06-12 | Trumpf Photonics Inc | 高出力半導体レーザダイオード |
| USRE41643E1 (en) | 1996-11-27 | 2010-09-07 | Trumpf Photonics, Inc. | High power semiconductor laser diode |
| WO2002031863A3 (en) * | 2000-10-11 | 2003-10-23 | Nat Univ Ireland | A single frequency laser |
| JP2002335030A (ja) * | 2001-05-10 | 2002-11-22 | Sony Corp | 半導体レーザ装置及びその製造方法 |
| WO2003044871A1 (en) * | 2001-10-11 | 2003-05-30 | Eblana Photonics Limited | A method of manufacturing a semiconductor device |
| US7083994B2 (en) | 2001-10-11 | 2006-08-01 | Eblana Photonics Limited | Method of manufacturing a semiconductor device with outline of cleave marking regions and alignment or registration features |
| JP2007329459A (ja) * | 2006-05-11 | 2007-12-20 | Nichia Chem Ind Ltd | 窒化物半導体レーザ素子の製造方法及び窒化物半導体レーザ素子 |
| JP2009117494A (ja) * | 2007-11-04 | 2009-05-28 | Nichia Corp | 半導体素子の製造方法 |
| JP2009200478A (ja) * | 2008-01-21 | 2009-09-03 | Sanyo Electric Co Ltd | 半導体レーザ素子およびその製造方法 |
| JP2009105466A (ja) * | 2009-02-16 | 2009-05-14 | Sharp Corp | 窒化物半導体ウェハ及び窒化物半導体素子の製造方法 |
| US8779435B2 (en) | 2011-01-25 | 2014-07-15 | Mitsubishi Electric Corporation | Semiconductor device structure and method of manufacturing semiconductor device structure |
| JP2012156487A (ja) * | 2011-11-08 | 2012-08-16 | Mitsubishi Electric Corp | 半導体ウェハ |
| JP2013118250A (ja) * | 2011-12-02 | 2013-06-13 | Nichia Chem Ind Ltd | 半導体レーザ素子及びその製造方法 |
| JP2013143483A (ja) * | 2012-01-11 | 2013-07-22 | Mitsubishi Electric Corp | 半導体レーザ素子の製造方法と半導体レーザ素子 |
| JP2013093619A (ja) * | 2013-02-05 | 2013-05-16 | Sharp Corp | 窒化物半導体ウェハ |
| CN109510061A (zh) * | 2018-12-21 | 2019-03-22 | 中国工程物理研究院电子工程研究所 | 一种氮化镓激光器巴条解理的方法 |
| WO2022100951A3 (de) * | 2020-11-13 | 2022-09-01 | Ams-Osram International Gmbh | Verfahren zum herstellen einer mehrzahl von halbleiterlasern und halbleiterlaser |
| WO2022171447A1 (de) * | 2021-02-15 | 2022-08-18 | Ams-Osram International Gmbh | Verfahren zum herstellen einer mehrzahl von halbleiterlasern und halbleiterlaser |
| CN115376904A (zh) * | 2022-08-18 | 2022-11-22 | 武汉敏芯半导体股份有限公司 | 半导体光芯片的解理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5418183A (en) | Method for a reflective digitally tunable laser | |
| US7941024B2 (en) | Buried heterostructure device having integrated waveguide grating fabricated by single step MOCVD | |
| JPH0864906A (ja) | 半導体装置の製法 | |
| KR100187778B1 (ko) | 매몰 헤테로 구조 레이저 및 그 제조 방법 | |
| EP0896406A2 (en) | Semiconductor laser device, optical communication system using the same, and method for producing compound semiconductor | |
| EP0526128B1 (en) | A method for producing a distributed feedback semiconductor laser device | |
| JPH07221392A (ja) | 量子細線の作製方法、量子細線、量子細線レーザ、及び量子細線レーザの作製方法、回折格子の作製方法、及び分布帰還型半導体レーザ | |
| US5260230A (en) | Method of manufacturing buried heterostructure semiconductor laser | |
| JP5027647B2 (ja) | 単一のステップｍｏｃｖｄによって製造される埋め込みヘテロ構造デバイス | |
| JPH0983071A (ja) | 半導体レーザ | |
| JP2564813B2 (ja) | Ａ▲ｌ▼ＧａＩｎＰ半導体発光素子 | |
| JP2894186B2 (ja) | 光半導体装置 | |
| US6630693B1 (en) | Electro-optic semiconductor devices and method for making the same | |
| JP2669142B2 (ja) | ウィンドウ構造半導体レーザの製造方法 | |
| JPH07120838B2 (ja) | 半導体発光装置 | |
| JPH1117276A (ja) | 半導体レーザと光増幅器を集積化した半導体装置 | |
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JP3022351B2 (ja) | 光半導体装置及びその製造方法 | |
| JP3190665B2 (ja) | 半導体レーザ | |
| JPH1140885A (ja) | 半導体レーザ装置 | |
| JPH0856047A (ja) | 半導体装置およびその製造方法 | |
| JPH07335118A (ja) | 端面をエッチング面としている半導体層を有する半導体装置の製法 | |
| JPH04243183A (ja) | 半導体レ−ザ装置及びその製造方法 | |
| JP2001237499A (ja) | 半導体発光素子の製造方法 | |
| JPH10190144A (ja) | 埋め込みリッジ型半導体レーザ及びその製造方法 |