CN115376904A - 半导体光芯片的解理方法 - Google Patents
半导体光芯片的解理方法 Download PDFInfo
- Publication number
- CN115376904A CN115376904A CN202210994847.0A CN202210994847A CN115376904A CN 115376904 A CN115376904 A CN 115376904A CN 202210994847 A CN202210994847 A CN 202210994847A CN 115376904 A CN115376904 A CN 115376904A
- Authority
- CN
- China
- Prior art keywords
- wafer
- cleavage
- region
- shaped groove
- splitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003776 cleavage reaction Methods 0.000 title claims abstract description 109
- 230000007017 scission Effects 0.000 title claims abstract description 109
- 238000000034 method Methods 0.000 title claims abstract description 37
- 230000003287 optical effect Effects 0.000 title claims abstract description 30
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000005530 etching Methods 0.000 claims description 31
- 238000001259 photo etching Methods 0.000 claims description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims description 17
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 16
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 16
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 8
- 239000007788 liquid Substances 0.000 claims description 8
- 230000000873 masking effect Effects 0.000 claims description 7
- 238000005260 corrosion Methods 0.000 claims description 6
- 230000007797 corrosion Effects 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 238000000227 grinding Methods 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 230000001788 irregular Effects 0.000 abstract description 7
- 238000001459 lithography Methods 0.000 description 7
- 238000002360 preparation method Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 230000008719 thickening Effects 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910052950 sphalerite Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- JGJLWPGRMCADHB-UHFFFAOYSA-N hypobromite Inorganic materials Br[O-] JGJLWPGRMCADHB-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001883 metal evaporation Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3043—Making grooves, e.g. cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Semiconductor Lasers (AREA)
Abstract
本发明公开了一种半导体光芯片的解理方法，涉及半导体光芯片技术领域，主要目的是避免晶圆解理裂片时发生无规则偏移，从而避免芯片报废，提高芯片良率。本发明的主要技术方案为：该方法包括在晶圆的解理区上腐蚀出V型槽，所述V型槽的宽度小于或等于解理区的宽度；利用裂片机使所述晶圆在所述V型槽的最低点所形成的线上劈裂，以完成晶圆解理裂片。由于晶圆从其正面最薄处即解理区上V型槽的最低点形成的线上直接劈裂，这样避免了晶圆在解理裂片时发生无规则偏移，从而避免芯片报废，提高了芯片良率。
Description
技术领域
本发明涉及半导体光芯片技术领域，具体而言，涉及一种半导体光芯片的解理方法。
背景技术
半导体光芯片在光通信、雷达、传感等领域应用较为广泛，其中Ⅲ-Ⅳ激光器如砷化镓、磷化铟材料体系的半导体光芯片应用更为广泛。
光芯片在制作过程中，需要将晶圆加工成单颗光芯片，完成此工艺，常规做法是采用划片机和裂片机组合操作，具体为将加工好的薄片晶圆用金刚石刀头或者氮化硼刀头划一处或多处缺口，然后从晶圆背面沿着解理道进行劈裂，使得晶圆沿晶向自然裂开，将晶圆解理成条状并镀膜后，再用同样的方式解理成单颗管芯，从而完成光芯片的制作。
然而，由于晶圆通常存在衬底质量、厚度均匀性较差以及晶圆发生变形等情况，从而导致晶圆解理裂片时易发生无规则偏移，进而导致芯片报废，降低良率。
发明内容
有鉴于此，本发明实施例提供一种半导体光芯片的解理方法，主要目的是避免晶圆解理裂片时发生无规则偏移，从而避免芯片报废，提高芯片良率。
为达到上述目的，本发明主要提供如下技术方案：
本发明实施例提供了一种半导体光芯片的解理方法，包括：
在晶圆的解理区上腐蚀出V型槽，所述V型槽的宽度小于或等于解理区的宽度；
利用裂片机使所述晶圆在所述V型槽的最低点所形成的线上劈裂，以完成晶圆解理裂片。
进一步地，所述解理区包括横向解理区；所述在晶圆的解理区上腐蚀出V型槽，包括：
在晶圆的所述横向解理区上腐蚀出所述V形槽。
进一步地，所述在晶圆的横向解理区上腐蚀出V型槽，包括：
根据所述半导体光芯片的结构制作掩膜版，所述掩膜版包括与所述横向解理区相对应的横向解理区图形；
通过光刻将所述横向解理区图形转移到所述晶圆的表面的光刻胶上，所述横向解理区图形的宽度小于或等于所述横向解理区的宽度；
对光刻后的所述晶圆进行腐蚀以在所述横向解理区上形成所述V型槽。
进一步地，所述晶圆上设置有波导；
所述横向解理区图形包括波导掩蔽区域，所述波导掩蔽区域能够掩蔽所述横向解理区上所述波导所在的区域以及所述波导两侧的区域。
进一步地，所述波导掩蔽区域的宽度为50-100微米。
进一步地，所述对光刻后的所述晶圆进行腐蚀以在所述横向解理区上形成所述V型槽，包括：
采用盐酸和磷酸腐蚀液对所述光刻后的晶圆进行腐蚀以在所述横向解理区上形成所述V型槽；其中，所述腐蚀液中盐酸和磷酸的配比为1:3，腐蚀时间为1-10分钟。
进一步地，所述解理区还包括纵向解理区；所述掩膜版还包括与所述纵向解理区相对应的纵向解理区图形；
通过光刻还能够将所述纵向解理区图形转移到所述晶圆的表面的光刻胶上，所述纵向解理区图形的宽度小于或等于所述纵向解理区的宽度；
对光刻后的所述晶圆进行腐蚀以在所述纵向解理区上形成倒台型槽。
进一步地，所述的解理方法还包括：
利用裂片机在所述倒台型槽上进行劈裂，以完成晶圆解理裂片。
进一步地，在利用裂片机使所述晶圆在所述V型槽的最低点所形成的线上劈裂的步骤之前，所述方法还包括：
对所述晶圆的背面进行研磨和抛光，以使得所述晶圆的厚度为90-120微米；
在研磨及抛光后的所述晶圆上溅射背面电极。
借由上述技术方案，本发明至少具有以下有益效果：
本发明实施例提供的半导体光芯片的解理方法，通过在解理区腐蚀出V型槽，并利用裂片机使晶圆在V型槽的最低点所形成的线上劈裂，即晶圆从其正面最薄处劈裂，即可完成晶圆解列裂片，也就是说，由于解理区预先腐蚀有V型槽，因此晶圆在裂片机进行劈裂时，晶圆会从其正面最薄处即V型槽的最低点形成的线上直接劈裂，从而完成晶圆解理裂片，这样避免了晶圆在解理裂片时发生无规则偏移，从而避免芯片报废，提高了芯片良率。此外，本发明实施例提供的半导体光芯片的解理方法，无需采用划片机进行划片工序，不仅简化了解理工艺，提高了工作效率，还降低了成本。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1为本发明实施例提供的一种半导体光芯片的解理方法的流程图；
图2为本发明实施例提供的一种晶圆的结构示意图；
图3为本发明实施例提供的另一种晶圆的结构示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
本发明实施例提供了一种半导体光芯片的解理方法，如图1所示，并结合图2，该方法包括：
101、在晶圆1的解理区上腐蚀出V型槽111。
102、利用裂片机使晶圆1在V型槽111的最低点所形成的线上劈裂，以完成晶圆1解理裂片。
可以理解的是，V型槽111位于晶圆1的正面，而且，在解理区进行腐蚀形成的V型槽111沿着解理区的长度方向延伸并且延伸至解理区的整个长度。
其中，V形槽的宽度可以小于或等于解理区的宽度，这样不仅可以保证晶圆1能够沿V型槽111进行劈裂，还能够避免V型槽111破坏晶圆1，从而更好地提高光芯片良率。
在进行劈裂工序时，可将腐蚀有V型槽111的晶圆1直接贴片后放入裂片机，对准平行后，控制劈刀与晶圆1背面和V型槽111的最低点相对应的位置相接触，劈刀执行下压劈裂动作，晶圆1即可从其正面最薄处即V型槽111的最低点形成的线上劈裂，从而完成晶圆1解理裂片。
本发明实施例提供的半导体光芯片的解理方法，通过在解理区腐蚀出V型槽111，并利用裂片机使晶圆1在V型槽111的最低点所形成的线上劈裂，即晶圆1从其正面最薄处劈裂，即可完成晶圆1解列裂片，也就是说，由于解理区腐蚀了V型槽111，因此晶圆1在裂片机上进行劈裂时，晶圆1会从其正面最薄处即V型槽111的最低点形成的线上直接劈裂，从而完成晶圆1解理裂片，这样避免了晶圆1在解理裂片时发生无规则偏移，从而避免芯片报废，提高了芯片良率。此外，本发明实施例提供的半导体光芯片的解理方法，无需采用划片机进行划片工序，不仅简化了解理工艺，提高了工作效率，还降低了成本。
本发明实施例中，对于脊型波导结构的光芯片，其常规制备工艺步骤通常包括脊型波导光刻及腐蚀、氧化硅薄膜沉积、电流注入窗口光刻及腐蚀、解理区光刻及腐蚀(横向和纵向)、P面电机光刻及金属蒸镀、剥离去胶、电镀或化镀加厚(光刻显影电镀或化镀去胶)，在以上等工艺完成后，即可进行本发明实施例提供的解理方法。对于掩埋异质结结构的管芯片，其常规制备工艺步骤通常包括完成InGaAs腐蚀光刻和双沟腐蚀光刻，所用腐蚀液为硫酸双氧水混合液或者溴水，腐蚀时间1～3min，然后PECVD(等离子体增强化学气相沉积)沉积氧化硅钝化层，接下来完成后进行P面电极制作，包括电极光刻、显影、属蒸镀或者溅射、剥离，然后化镀或者电镀或者溅射加厚，具体也是先匀胶光刻显影高温坚膜，然后化镀或者电镀或者金属溅射加厚，然后剥离和等离子清洗，在以上等工艺完成后，即可进行本发明实施例提供的解理方法。
由于晶圆1通常在横向解理时易出现无规则偏移现象，因此，本发明实施例中，晶圆1的解理区可以包括横向解理区11；而步骤101具体可以包括：在晶圆1的横向解理区11上腐蚀出V型槽111，以使得晶圆1能够沿横向解理区11上的V型槽111的最低点形成的线上劈裂，从而避免晶圆1横向解理时出现无规则偏移，提高光芯片良率。
本发明实施例中，在晶圆1的横向解理区11上腐蚀出V型槽111的步骤，具体可以包括：
根据半导体光芯片的结构制作掩膜版，该掩膜版包括与横向解理区11相对应的横向解理区图形；
通过光刻将横向解理区图形转移到晶圆1的表面的光刻胶上，横向解理区图形的宽度小于或等于横向解理区11的宽度；
对光刻后的晶圆1进行腐蚀以在横向解理区11上形成V型槽111。
其中，当晶圆1完成了常规的制备工艺步骤后，可以根据半导体光芯片解理需求，将横向解理区图形加工成掩膜版，在晶圆1的表面涂覆光刻胶，通过光刻即曝光和显影将横向解理区图形转移到光刻胶上，然后将光刻后的晶圆1放入腐蚀液中，以实现对晶圆1上无光刻胶的横向解理区11进行腐蚀，从而在横向解理区11腐蚀出V型槽111。
本发明实施例中，前述对光刻后的晶圆1进行腐蚀以在横向解理区11上形成V型槽111的步骤，具体可以包括：
采用盐酸和磷酸腐蚀液对晶圆1进行腐蚀以在横向解理区11上形成V型槽111；其中，腐蚀液中盐酸和磷酸的配比为1:3，腐蚀时间为1-10分钟。在腐蚀完成后去除晶圆1上的光刻胶。
对于闪锌矿结构的外延片，在盐酸和磷酸配比为1:3条件下，晶圆1的各晶面的腐蚀速率为：ν(110)>ν(111)B>ν(100)>ν(111)A，因此在(01-1)晶向小范围内进行腐蚀，可以形成V型沟槽。
值得注意的是，在波导前后端出光面的一定范围内，必须要保证理解面与波导12垂直，以保证光芯片谐振腔的形成，为了实现这一目的，本发明实施例中，参见图2或图3，晶圆1上设置有波导12；横向解理区图形包括波导掩蔽区域121，该波导掩蔽区域121能够掩蔽横向解理区11上波导12所在的区域以及波导12两侧的区域。
由于掩膜版的横向解理区图形包括波导掩蔽区域121，这样在光刻时，波导掩蔽区域121可以掩蔽住波导12前后出光面区域，以便在腐蚀时不会对波导12前后出光面区域进行腐蚀，从而实现对保护芯片的谐振腔腔面进行保护。具体地，波导掩蔽区域121的宽度可以为50-100微米，以确保对谐振腔腔面的保护作用。
本发明实施例中，参见图3，晶圆1的解理区还包括纵向解理区13，前述的掩膜版还可以包括与纵向解理区13相对应的纵向解理区图形；通过光刻还能够将纵向解理区图形转移到晶圆1的表面的光刻胶上，纵向解理区图形的宽度小于或等于纵向解理区的宽度；对光刻后的晶圆1进行腐蚀以在纵向解理区上形成倒台型槽131。
其中，当晶圆1完成了常规的制备工艺步骤后，可以根据半导体光芯片解理需求，将横向解理区图形和纵向解理区图形加工成掩膜版，在晶圆1的表面涂覆光刻胶，通过光刻即曝光和显影将横向解理区图形和纵向解理区图形转移到光刻胶上，然后将光刻后的晶圆1放入腐蚀液中，以实现对晶圆1上无光刻胶的横向解理区11和纵向解理区13进行腐蚀，从而在横向解理区11腐蚀出V型槽111，在纵向解理区13腐蚀出倒台型槽131。具体地，横向解理区11的V型槽111用于晶圆1的横向解理，纵向解理区13的倒台型槽131可以使得裂片机在该倒台型槽131上进行劈裂，以便于晶圆1的纵向解理。此外，倒台型槽131的宽度小于或等于纵向解理区的宽度，以避免倒台型槽131破坏晶圆1。
对于闪锌矿结构的外延片，在盐酸和磷酸配比为1:3条件下，晶圆1的各晶面的腐蚀速率为：ν(110)>ν(111)B>ν(100)>ν(111)A，因此在(110)晶向进行腐蚀，可以形成倒台型沟槽。
需要说明的是，对于脊型波导结构的光芯片，其前期的常规制备工艺步骤中的解理区光刻及腐蚀(横向和纵向)可以不做，在电镀或化镀加厚之后，可以直接进行本发明实施例提供的解理方法，具体地，通过一次光刻将横向解理区图形和纵向解理区图形转移到晶圆1表面的光刻胶上，通过采用两种不同的腐蚀液对光刻后的晶圆1进行两次腐蚀，第一次腐蚀形成横向解理区11和纵向解理区13，第二次腐蚀形成横向解理区11的V型槽111和纵向解理区13的倒台型槽131，从而节省一次光刻操作，简化光芯片的制备工序。
本发明实施例中，在步骤102之前，该解理方法还可以包括对晶圆1的背面进行研磨和抛光，以使得晶圆1的厚度为90-120微米；然后在对研磨及抛光后的晶圆1上制作背面电极。
其中，腐蚀完成后去除晶圆1上的光刻胶，再对晶圆1的背面进行研磨和抛光减薄，最终使得晶圆1的厚度在90-120微米，然后在晶圆1上溅射TiPtAu或AuSn以制作背面电极，将完成前段工艺的晶圆1直接贴片后放入裂片机，对准平行后，操作裂片设备，劈刀执行下压劈裂动作，完成晶圆1解理裂片。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包括在本发明的保护范围之内。
Claims (9)
1.一种半导体光芯片的解理方法，其特征在于，包括：
在晶圆的解理区上腐蚀出V型槽，所述V型槽的宽度小于或等于解理区的宽度；
利用裂片机使所述晶圆在所述V型槽的最低点所形成的线上劈裂，以完成晶圆解理裂片。
2.根据权利要求1所述的解理方法，其特征在于，所述解理区包括横向解理区；所述在晶圆的解理区上腐蚀出V型槽，包括：
在晶圆的所述横向解理区上腐蚀出所述V形槽。
3.根据权利要求2所述的解理方法，其特征在于，所述在晶圆的横向解理区上腐蚀出V型槽，包括：
根据所述半导体光芯片的结构制作掩膜版，所述掩膜版包括与所述横向解理区相对应的横向解理区图形；
通过光刻将所述横向解理区图形转移到所述晶圆的表面的光刻胶上，所述横向解理区图形的宽度小于或等于所述横向解理区的宽度；
对光刻后的所述晶圆进行腐蚀以在所述横向解理区上形成所述V型槽。
4.根据权利要求3所述的解理方法，其特征在于，
所述晶圆上设置有波导；
所述横向解理区图形包括波导掩蔽区域，所述波导掩蔽区域能够掩蔽所述横向解理区上所述波导所在的区域以及所述波导两侧的区域。
5.根据权利要求4所述的解理方法，其特征在于，
所述波导掩蔽区域的宽度为50-100微米。
6.根据权利要求3所述的解理方法，其特征在于，所述对光刻后的所述晶圆进行腐蚀以在所述横向解理区上形成所述V型槽，包括：
采用盐酸和磷酸腐蚀液对所述光刻后的晶圆进行腐蚀以在所述横向解理区上形成所述V型槽；其中，所述腐蚀液中盐酸和磷酸的配比为1:3，腐蚀时间为1-10分钟。
7.根据权利要求3所述的解理方法，其特征在于，
所述解理区还包括纵向解理区；所述掩膜版还包括与所述纵向解理区相对应的纵向解理区图形；
通过光刻还能够将所述纵向解理区图形转移到所述晶圆的表面的光刻胶上，所述纵向解理区图形的宽度小于或等于所述纵向解理区的宽度；
对光刻后的所述晶圆进行腐蚀以在所述纵向解理区上形成倒台型槽。
8.根据权利要求7所述的解理方法，其特征在于，还包括：
利用裂片机在所述倒台型槽上进行劈裂，以完成晶圆解理裂片。
9.根据权利要求1所述的解理方法，其特征在于，在利用裂片机使所述晶圆在所述V型槽的最低点所形成的线上劈裂的步骤之前，所述方法还包括：
对所述晶圆的背面进行研磨和抛光，以使得所述晶圆的厚度为90-120微米；
在研磨及抛光后的所述晶圆上溅射背面电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210994847.0A CN115376904A (zh) | 2022-08-18 | 2022-08-18 | 半导体光芯片的解理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210994847.0A CN115376904A (zh) | 2022-08-18 | 2022-08-18 | 半导体光芯片的解理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115376904A true CN115376904A (zh) | 2022-11-22 |
Family
ID=84066245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210994847.0A Pending CN115376904A (zh) | 2022-08-18 | 2022-08-18 | 半导体光芯片的解理方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115376904A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0864906A (ja) * | 1994-08-24 | 1996-03-08 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製法 |
| JPH1070335A (ja) * | 1996-06-20 | 1998-03-10 | Matsushita Electric Ind Co Ltd | 半導体レーザの製造方法 |
| CN101552312A (zh) * | 2009-05-12 | 2009-10-07 | 上海蓝光科技有限公司 | 一种发光二极管芯片制作方法 |
| CN103060920A (zh) * | 2013-01-05 | 2013-04-24 | 武汉电信器件有限公司 | 一种高精度无污染的半导体晶片解理方法 |
| CN103138155A (zh) * | 2011-12-02 | 2013-06-05 | 日亚化学工业株式会社 | 半导体激光元件及其制造方法 |
| CN112002637A (zh) * | 2020-07-16 | 2020-11-27 | 全球能源互联网研究院有限公司 | 一种大功率电力电子器件晶圆的裂片方法 |
-
2022
- 2022-08-18 CN CN202210994847.0A patent/CN115376904A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0864906A (ja) * | 1994-08-24 | 1996-03-08 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製法 |
| JPH1070335A (ja) * | 1996-06-20 | 1998-03-10 | Matsushita Electric Ind Co Ltd | 半導体レーザの製造方法 |
| CN101552312A (zh) * | 2009-05-12 | 2009-10-07 | 上海蓝光科技有限公司 | 一种发光二极管芯片制作方法 |
| CN103138155A (zh) * | 2011-12-02 | 2013-06-05 | 日亚化学工业株式会社 | 半导体激光元件及其制造方法 |
| CN103060920A (zh) * | 2013-01-05 | 2013-04-24 | 武汉电信器件有限公司 | 一种高精度无污染的半导体晶片解理方法 |
| CN112002637A (zh) * | 2020-07-16 | 2020-11-27 | 全球能源互联网研究院有限公司 | 一种大功率电力电子器件晶圆的裂片方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5882988A (en) | Semiconductor chip-making without scribing | |
| US5780320A (en) | Method of manufacturing a semiconductor laser including two sets of dicing grooves | |
| US7012012B2 (en) | Method of etching substrates | |
| US20120064642A1 (en) | Method to remove sapphire substrate | |
| EP0617490A2 (en) | Wafer containing semiconductor laser devices and method of cleaving said wafer | |
| KR20080106377A (ko) | 반도체 발광소자의 제조방법 | |
| US6335559B1 (en) | Semiconductor device cleave initiation | |
| US20060094141A1 (en) | Method for manufacturing semiconductor laser device | |
| JPH10125958A (ja) | 窒化ガリウム系化合物半導体チップの製造方法 | |
| CN111769436A (zh) | 一种分布式反馈激光器芯片及其制备方法 | |
| CN116759498B (zh) | 一种红光micro LED芯片及其制作方法 | |
| JPH11126763A (ja) | 半導体デバイスの分離方法 | |
| CN115376904A (zh) | 半导体光芯片的解理方法 | |
| KR20050104151A (ko) | 질화물계 반도체 발광다이오드 및 그의 제조방법 | |
| CN113345838A (zh) | 半导体器件解理方法 | |
| CN115332944B (zh) | 一种半导体激光器制备方法 | |
| JPH11251682A (ja) | 半導体光素子 | |
| JP3911003B2 (ja) | 半導体装置 | |
| CN111653934B (zh) | 一种基于立体掩模衬底的半导体激光器制备方法 | |
| JP2002261380A (ja) | 半導体装置およびその製造方法 | |
| CN116053924A (zh) | 一种方便解理摆条的半导体激光器芯片及其制作方法 | |
| CN115051238A (zh) | 一种可靠性优化的激光器芯片及其制备方法 | |
| CN116504618A (zh) | 一种半导体晶圆的切割方法 | |
| CN117791292A (zh) | 一种半导体激光器芯片及其解理方法 | |
| JP2783240B2 (ja) | 半導体レーザ素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20221122 |