JPH11126763A - 半導体デバイスの分離方法 - Google Patents

半導体デバイスの分離方法

Info

Publication number
JPH11126763A
JPH11126763A JP1886898A JP1886898A JPH11126763A JP H11126763 A JPH11126763 A JP H11126763A JP 1886898 A JP1886898 A JP 1886898A JP 1886898 A JP1886898 A JP 1886898A JP H11126763 A JPH11126763 A JP H11126763A
Authority
JP
Japan
Prior art keywords
wafer
auxiliary plate
polishing
back surface
separating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1886898A
Other languages
English (en)
Other versions
JP3532752B2 (ja
Inventor
Masahiro Yamamoto
雅裕 山本
Hidetoshi Fujimoto
英俊 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP01886898A priority Critical patent/JP3532752B2/ja
Publication of JPH11126763A publication Critical patent/JPH11126763A/ja
Application granted granted Critical
Publication of JP3532752B2 publication Critical patent/JP3532752B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 【課題】研磨後のウエハの応力を解放することなくデバ
イス分離のためのスクライブを行うことができ、ウエハ
を効率良く分離する。 【解決手段】先ず、ウエハ103の正面側(複数の半導
体デバイス10側)を第1ワックス104により補助板
105に接着し、補助板105を第2ワックス106に
より研磨治具107に接着した状態で、ウエハ103の
裏面側(サファイア基板101側)を研磨する。次に、
ワックス106を溶かして補助板105を研磨治具10
7から取り外した状態で、ウエハ103の裏面側を分離
すべきパターンに応じてスクライブする。次に、ウエハ
103の裏面側を粘着シート108に接着した後、ワッ
クス104を溶かして補助板105からウエハ103を
取り外す。次に、粘着シート108を伸長して、ウエハ
103をスクライブされたラインに沿って分離する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ウエハ上に形成さ
れた半導体デバイスをチップ単位に分離するための方法
に関し、特にサファイア等のへき開性の乏しい単結晶基
板を用いた際に適した半導体デバイスの分離方法に関す
る。
【0002】また本発明は、サファイア基板等の上にII
I 族窒化物半導体層を積層した半導体デバイスに対して
研磨処理を施す工程を具備する半導体デバイスの分離方
法に関する。
【0003】
【従来の技術】近年、青色から紫外域にかけての短波長
発光ダイオード(LED)や半導体レーザデバイス(L
D)用の構成材料として、GaNを始めとする窒化ガリ
ウム系化合物半導体が注目されている。この材料系を用
いたLEDは、光の3原色の1つを担う青色発光のデバ
イスとして、ディスプレイを構成する上で必要なものと
なっている。また、青色半導体レーザデバイスは、その
発振波長が短いがゆえに高密度情報処理のための光源と
しての応用が期待されている。
【0004】従来の窒化ガリウム系化合物半導体は、サ
ファイアを基板として成長が行われている。サファイア
はへき開性に乏しいため、デバイス分離(チップ単位へ
の分割)が困難であるという課題がある。このような課
題のもと、これまでに幾つかの提案がなされている。例
えば、特開平5−315646号公報では、結晶成長後
のウエハに対して、結晶側からダイシングによって溝を
入れ、その後に基板側を研磨し、更に先に入れた溝の部
分にスクライブラインを入れることによってデバイス分
離を行っている。
【0005】この方法の応用として、特開平5−343
742号公報、特開平7−273069号公報、特開平
8−222807号公報等に開示の方法がある。これら
はいずれも正面及び裏面の両面に割り溝を形成すること
によってデバイス分離を行っている。また、別の方法と
しては特開平6−283758号公報に開示の方法があ
る。この方法では、サファイア基板を研磨した後、反っ
ているウエハを平面状に押さえつけた上でスクライブラ
インを入れ、反り返る力を利用してデバイス分離を行っ
ている。
【0006】しかしながら、これらの方法はいずれも、
研磨したウエハを研磨治具から外すことによって応力を
解放せざるを得ない。そして、この応力解放時にウエハ
が意図しない方向で割れてしまうという問題点がある。
【0007】また、基板にサファイアやSiCのような
固いものを使用する場合、チップ化の際に必要以上の力
が働き、デバイスに必要以上の歪みが発生しデバイス性
能を悪化させる。本発明者らの実験によれば、特に基板
裏面が平坦化されていないとこの歪みは大きくなり、且
つ不均一で局所的に分散を持つようになり、デバイス性
能は大きく低下するのが判明している。
【0008】
【発明が解決しようとする課題】このように従来、半導
体デバイスの下地基板としてサファイアを用いたウエハ
においては、サファイアがへき開性に乏しいため、サフ
ァイア基板を十分に研磨した後にスクライブを行って分
離する必要がある。この場合、研磨後のウエハを研磨治
具から外すことにより応力が解放され、ウエハが意図し
ない方向で割れてしまう問題がある。
【0009】また、半導体デバイスの下地基板として用
いるサファイアやSiCのような結晶基板は極めて強固
であり、これを平坦に研磨することは極めて難しく、こ
のことがデバイス性能を低下させる要因となるという問
題がある。
【0010】本発明は、上記の事情を考慮して成された
もので、その目的とするところは、研磨後のウエハの応
力を解放することなくデバイス分離のためのスクライブ
を行うことができ、ウエハを決められた大きさに確実に
分離することのできる半導体デバイスの分離方法を提供
することにある。
【0011】また、本発明の他の目的は、サファイアや
SiC等の基板を平坦に研磨することができ、デバイス
性能の向上に寄与し得る研磨工程を具備する半導体デバ
イスの分離方法を提供することにある。
【0012】
【課題を解決するための手段】
(構成)本発明の第1の視点は、正面と裏面とを有する
ウエハの、前記正面上に形成された複数の半導体デバイ
スを分離する方法において前記ウエハを補助板を介して
研磨治具に固定する工程と、前記ウエハの前記正面が前
記補助板に面し且つ前記裏面が露出することと、前記研
磨治具に固定した状態で前記ウエハを前記裏面から研磨
し、前記ウエハを薄くする工程と、前記ウエハを研磨し
た後、前記補助板に固定した状態で前記ウエハの前記裏
面に、前記デバイスを分離するための分離パターンをス
クライブする工程と、前記分離パターンをスクライブし
た後、前記ウエハの前記裏面に粘着シートを接着する工
程と、前記ウエハを前記粘着シートと共に前記補助板か
ら剥離する工程と、前記ウエハを前記補助板から剥離し
た後、前記粘着シートに接着した状態で前記ウエハを分
離パターンに従って分離する工程と、を具備する。
【0013】本発明の第2の視点は、第1の視点の方法
において、前記ウエハの前記裏面はサファイア基板によ
り規定され、前記半導体デバイスはIII 族窒化物半導体
層の積層構造を具備する。
【0014】本発明の第3の視点は、第1または第2の
視点の方法において、前記ウエハと前記補助板とが第1
接着剤を介して固定され、前記研磨治具と前記補助板と
が第2接着剤を介して固定される。
【0015】本発明の第4の視点は、第3の視点の方法
において、前記ウエハを研磨する工程と、前記分離パタ
ーンをスクライブする工程との間に、前記ウエハを前記
補助板と共に前記研磨治具から剥離する工程を具備す
る。
【0016】本発明の第5の視点は、第4の視点の方法
において、前記第1及び第2接着剤が第1及び第2ワッ
クスから実質的になり、前記第1ワックスは前記第2ワ
ックスより高い溶融温度を有することと、前記ウエハを
前記補助板と共に前記研磨治具から剥離する工程におい
て、前記第1及び第2ワックスが加熱されることと、を
具備する。
【0017】本発明の第6の視点は、第4の視点の方法
において、前記第2接着剤がワックスから実質的にな
り、前記ウエハを前記補助板と共に前記研磨治具から剥
離する工程において、前記第2接着剤が前記研磨治具か
らの熱伝達により加熱される。
【0018】本発明の第7の視点は、第4の視点の方法
において、前記第2接着剤がワックスから実質的にな
り、前記ウエハを前記補助板と共に前記研磨治具から剥
離する工程において、前記第2接着剤が薬品により溶解
される。
【0019】本発明の第8の視点は、第3の視点の方法
において、前記ウエハの前記裏面に粘着シートを接着す
る工程が、前記ウエハが前記補助板を介して前記研磨治
具に固定された状態で行われる。
【0020】本発明の第9の視点は、第8の視点の方法
において、前記第1及び第2接着剤が第1及び第2ワッ
クスから実質的になり、前記第1ワックスは前記第2ワ
ックスより低い溶融温度を有し、前記ウエハを前記補助
板から剥離する工程において、前記第1及び第2ワック
スが加熱される。
【0021】本発明の第10の視点は、第1または第2
の視点の方法において、前記半導体デバイスがレーザデ
バイスであり、前記ウエハの前記正面に、前記レーザデ
バイスを分離するための正面スクライブラインをスクラ
イブする工程を具備することと、前記正面スクライブラ
インが、前記レーザデバイスの発振器端面に沿って且つ
前記レーザデバイスの発光部をスキップして形成される
ことと、を具備する。なお、前記半導体デバイスがLE
Dの場合は、前記正面スクライブラインをスキップする
ように形成する必要はない。
【0022】本発明の第11の視点は、第10の視点の
方法において、前記正面スクライブラインをスクライブ
する工程が、前記ウエハを前記補助板を介して前記研磨
治具に固定する工程前に行われる。
【0023】本発明の第12の視点は、第10の視点の
方法において、前記正面スクライブラインをスクライブ
する工程が、前記ウエハを前記補助板から剥離する工程
後に行われる。
【0024】本発明の第13の視点は、第1または第2
の視点の方法において、前記ウエハを前記裏面から研磨
する工程において、pH7以上の溶液を含む研磨剤が使
用される。
【0025】本発明の第14の視点は、第1または第2
の視点の方法において、前記半導体デバイスがレーザデ
バイスであり、前記レーザデバイスの発振器端面をpH
7以上の溶液を含む研磨剤を使用して研磨する工程を具
備する。
【0026】本発明の第15の視点は、第13または第
14の視点の方法において、前記pH7以上の溶液が、
イソプロピルメチルフェノール、トリエタノールアミ
ン、プロピレングリコール、ポリエチレングリコール、
ジブチルヒドロキシトルエン、オキシベンゾン、アルキ
ルエーテル、硫酸エステルナトリウム、アルファオレフ
ィンスルホン酸ナトリウム、脂肪酸アルカノールアミ
ド、アルキルアミンオキシド、界面活性剤からなる群か
ら選択された少なくとも1つの材料を具備する。
【0027】(作用)本発明によれば、ウエハを研磨後
もウエハを補助板に固定した状態でスクライブする。つ
まり、研磨後にスクライブするまではウエハを補助板か
ら分離させない。このため、応力の解放によりウエハが
意図しない方向で割れてしまう不都合を未然に防止する
ことができ、ウエハをスクライブラインに沿って確実に
分離することが可能となる。この効果は、特にサファイ
ア等のへき開性に乏しい単結晶基板を用いる際に極めて
有効である。
【0028】更に、ウエハと補助板との接着及び補助板
と研磨治具との接着に、ワックスを用いることにより、
加熱温度及び方法を制御することで、ウエハと補助板と
の分離及び補助板と研磨治具との分離を必要な順番で行
うことが可能となる。
【0029】また本発明によれば、pH7以上の溶液を
用いてサファイアやSiC等の基板裏面を研磨する。こ
の際、基板がこの溶液と反応するため、基板裏面をほぼ
原子オーダで平坦化することができる。この状態では、
基板とその上に形成する III族窒化物半導体層との格子
定数の違いからくる自然な歪みのみが存在することにな
り、歪みは基板全体で一定となり、デバイスの性能が低
下することはない。
【0030】更に、一般に III族窒化物半導体はへき開
しずらいが、端面をpH7以上の溶液で研磨することに
より、化学反応を含む研磨効果により原子層オーダで平
坦な面を得ることができる。これにより、例えば発振し
きい値の低い半導体レーザデバイスを得ることが可能と
なる。
【0031】
【発明の実施の形態】以下、本発明を図示の実施の形態
を参照して説明する。 (第1の実施の形態)図1(a)は、本発明の第1の実
施の形態に係る半導体デバイスの分離方法により分離さ
れる発光デバイス10、即ち発光ダイオード若しくはレ
ーザダイオードの1つを拡大して示す断面図、図1
(b)は同方法において、ウエハ103を研磨治具に固
定した状態を示す斜視図である。また、図2(a)〜
(d)は同方法を工程順に示す図である。
【0032】この方法においては、先ず、厚さ330μ
m、直径2インチのサファイア基板101上に、発光デ
バイス10の要部を構成するためのGaN系半導体の積
層構造102を有するウエハ103を用意した。ここ
で、GaN系半導体は、下記の一般式により表すことが
できる。
【0033】Inx Aly Gazu Asvw (x+y+z=1、0≦x,y,z≦1;u+v+w=
1、0<u≦1、0≦v,w<1) 積層構造102は、周知の有機金属気相成長法(MOC
VD法)を用いて、図1(a)図示のn型GaN層1
1、InGaN発光層12及びp型GaN層13を合わ
せて約6μmの厚さとなるように成長させて形成した。
そして、積層構造102を一部エッチングし、pn各々
の層上に電極パターン、即ちp側電極14及びn側電極
15を形成した。
【0034】次に、図1(b)図示のように、ウエハ1
03を第1ワックス104により、平面性の高い基準板
である補助板105に接着し、更に、補助板105を第
2ワックス106により研磨機に接続する治具(研磨治
具)、例えばピストン107に接着した。この際、積層
構造102が配設されたウエハ103の正面が補助板1
05に面し且つウエハ103の裏面が露出するようにし
た。第1及び第2ワックス104、106は共に蜜ロウ
を主成分とし、夫々約120℃、約60℃の溶融温度を
有するものを選択した。なお、第1及び第2ワックス1
04、106の主成分は蜜ロウに限定されるものではな
く、シェラック等、他の材料を主成分とすることができ
る。
【0035】次に、図1(b)図示の状態で、ウエハ1
03を裏面から、サファイア基板101が厚さ80μm
となるまで研磨した。研磨には、粗削りにダイヤモンド
パウダー、鏡面化にダイヤモンドスラリー、仕上げにコ
ロイダルシリカを用いた。この際、裏面の鏡面化及び仕
上げのために、後述する第3の実施の形態のように、ダ
イヤモンドスラリーとpH7以上の溶液とを用いること
により、裏面を原子オーダまで鏡面化することができ
た。
【0036】次に、ピストン107を約80℃に加熱す
ることにより、熱伝達で第2ワックス106、第1ワッ
クス104を加熱した。第2ワックス106の溶融温度
は約60℃と第1ワックス104の溶融温度約120℃
よりもかなり低いため、この加熱操作により、第2ワッ
クス106のみを溶かすことができた。これにより、図
2(a)図示のように、ウエハ103を補助板105に
固定した状態でピストン107から取り外した。
【0037】次に、図2(b)図示のように、補助板1
05に固定されたウエハ103の裏面、即ちサファイア
基板101の裏面に、ウエハ103を各発光デバイス1
0毎に分割するための分離パターンをスクライブした。
この際、スクライブラインの深さは、GaN系材料から
なる積層構造102に達しない程度で且つなるべく深く
なるように設定した。ウエハ103を補助板105に固
定したことにより、深いスクライブラインを形成するこ
とが可能となった。なお、本実施の形態のように、サフ
ァイア基板101の残りの厚さが80μm程度の場合、
スクライブラインの深さは20μm以上で70μm以下
であることが望ましい。
【0038】次に、図2(c)図示のように、ウエハ1
03の裏面、即ち、サファイア基板101のスクライブ
した側に粘着シート108を貼り付けた。次に、補助板
105を約120℃に加熱して第1ワックス104を溶
かし、図2(d)図示のように、ウエハ103を粘着シ
ート108と共に補助板105から取り外した。この際
の加熱温度は第1ワックス104が溶ける以上の温度で
あり、またシート108が溶ける以下の温度でなければ
ならない。即ち、本実施の形態では同温度は120℃以
上200℃以下であることが必要条件となる。また、結
晶中の不純物の拡散やシート材の結晶との融合等が発生
するため、これらを防止する点からは同温度は低いこ
と、即ち150℃以下であることが望ましい。
【0039】このようにして粘着シート108に貼り付
けたウエハ103は、補助板105から取り外した時点
で割れやすくなっており、シート108の伸長により簡
単にデバイス分離を行なうことができた。なお、この
際、必ずしも全ての箇所でデバイス分離が行えるとは限
らないことから、予め、せん断応力をかけることによっ
て完全にデバイス分離を行っておくことが望ましい。
【0040】このように本実施の形態によれば、ウエハ
103を補助板105に接着し、更に補助板105をピ
ストン107に接着した状態でウエハの研磨を行う。研
磨後、補助板105をピストン107から取り外し、ウ
エハ103を補助板105に接着した状態でスクライブ
を行う。これにより、応力の解放によりウエハ103が
意図しない方向で割れてしまう不都合を未然に防止する
ことができ、製品の歩留まりの向上をはかることができ
る。実験によれば、従来の方法では50〜60%の歩留
まりであったのに対し、本実施の形態の方法では90%
以上の歩留まりを得ることができた。
【0041】また本実施の形態では、へき開性の乏しい
サファイア基板上に半導体デバイスを形成したウエハを
効率良く分離することができことから、半導体レーザデ
バイス等に必要な鏡面の共振器端面を形成することも可
能となる。更に、この共振器端面を後述する第3の実施
の形態で説明するダイヤモンドスラリーとpH7以上の
溶液とを用いて研磨することにより、端面の平坦性をよ
り向上させることも可能である。
【0042】なお、本実施の形態では、第1及び第2ワ
ックス104、106として別の材質のものを用いた
が、同じ材質のワックスを用いることも可能である。こ
の場合、図1(b)から図2(a)における第2ワック
ス106を溶かす工程では注意が必要である。例えば、
第2ワックス106の厚さを厚めにすること、補助板1
05の厚さを厚めにすること、補助板105を熱伝導率
の低いものにすること、等の1つまたは複数の変更を行
なう。
【0043】例えば、望ましくは第2ワックス106の
厚さを20μm以上、補助板105の厚さを5mm以上
に設定する。これより薄いものを用いると、第2ワック
ス106が溶ける際に第1ワックス104も溶けてしま
う。このような厚めのワックスと厚めの補助板とを用い
る場合、アセトン等の薬品で一方のワックスを溶かすこ
ともできる。即ち、第2ワックス106と第1ワックス
104との間に液面が来るようにしてピストン107側
からアセトンに浸すことにより、第2ワックス106の
みを溶かすことができる。
【0044】また、ピストンを熱板上に乗せる等して一
方向からの加熱を施すことも可能である。この場合、第
2ワックス106が溶け且つ第1ワックス104が溶け
ない程度の時間に亘って加熱を行なう。例えば、第1及
び第2ワックス104、106として80℃で溶けるワ
ックスを用いた場合は90℃で1分程度、150℃で溶
けるワックスを用いた場合は160℃で5分から10分
程度の加熱に止めることが望ましい。
【0045】第1及び第2ワックス104、106とし
て80℃程度で溶けるワックスを用いた場合、80℃〜
90℃程度の水にピストン107から補助板105まで
が触れるように浸すことも可能である。このように加熱
された水を用いた場合、処理後にアルコール等でウエハ
103の表面を洗浄することが望ましい。更に、刃先の
鋭い加熱材を用いることによって、第2ワックス106
のみを部分加熱することによってピストン107と補助
板105とを分離することも可能である。
【0046】また、ワックスによらず、真空チャックに
よりピストン107と補助板105とを固定することが
可能である。この場合、第1ワックス104の融点のみ
を重要視すればよく、作業が行いやすいという点で優れ
ている。
【0047】(第2の実施の形態)図3(a)〜(c)
は本発明の第2の実施の形態に係る半導体デバイスの分
離方法を工程順に示す図である。
【0048】この方法においては、先ず、厚さ300μ
m、1辺が1インチの4角形のサファイア基板201の
上に、発光デバイスの要部を構成するためのGaN系半
導体の積層構造202を有するウエハ203を用意し
た。積層構造202は、周知の有機金属気相成長法(M
OCVD法)を用いて、図1(a)図示のn型GaN層
11、InGaN発光層12及びp型GaN層13を合
わせて約10μmの厚さとなるように成長させて形成し
た。そして、積層構造202を一部エッチングし、pn
各々の層上に電極パターン、即ちp側電極14及びn側
電極15を形成した。
【0049】次に、図3(a)図示のように、ウエハ2
03を第1ワックス204により、平面性の高い基準板
である補助板205に接着し、更に、補助板205を第
2ワックス206により研磨機に接続する治具(研磨治
具)、例えばピストン207に接着した。この際、積層
構造202が配設されたウエハ203の正面が補助板2
05に面し且つウエハ203の裏面が露出するようにし
た。第1及び第2ワックス204、206は、夫々約6
0℃、約150℃の溶融温度を有するものを選択した。
【0050】次に、図3(a)図示の状態で、ウエハ2
03を裏面から、サファイア基板201が厚さ40μm
となるまで鏡面研磨した。次に、図3(b)図示のよう
に、ウエハ203を補助板205を介してピストン20
7に固定したまま、ウエハ203の裏面、即ちサファイ
ア基板201の裏面に、ウエハ203を各発光デバイス
毎に分割するための分離パターンをスクライブした。本
実施の形態においては、サファイア基板201の残りの
厚さが40μm程度であるため、スクライブラインの深
さは1μm程度の浅いものでもデバイスの分割を行なう
ことができる。
【0051】次に、図3(c)図示のようにサファイア
基板201のスクライブした面上に粘着シート208を
貼り付けた。この後、第1及び第2ワックス204、2
06を約70℃〜約100℃の温度に加熱し、第1ワッ
クス204を溶かすことにより、ウエハ203を補助板
205から取り外した。
【0052】このようにして粘着シート208に貼り付
けたウエハ203は、補助板205から取り外した時点
で割れやすくなっており、シート208の伸長により簡
単にデバイス分離を行なうことができた。この方法にお
いては、基板201を40μmまで研磨する点ではウエ
ハ203の有効部分がやや低下するが、分離工程におい
て有効チップの数が増える。実験によれば、本実施の形
態の方法により90%以上の製品の歩留まりを実現する
ことができた。
【0053】上述の如く第1及び第2の実施の形態は、
発光ダイオード、半導体レーザデバイス等の種々の半導
体デバイスに同様に適用することができる。なお、第1
及び第2の実施の形態においては、主面をC面((00
01)面)とするサファイア基板を用いて、A軸(〈1
1-20〉軸)と、それに垂直なM軸(〈10-10〉軸)
とにスクライブラインを形成したが、本発明の趣旨はこ
れにこだわるものではない。例えば、A面((11-2
0)面)を主面とするサファイア基板を用い、R軸
(〈10-12〉軸)と、それに垂直な方向にスクライブ
ラインを形成することも可能である。或いは、サファイ
ア基板とその上に積層したGaN系材料とがM面で面の
一致を見ることができるため、M面が出るようにできる
C軸方向と、それに垂直な方向とにスクライブラインを
形成することも可能である。更に、R面の基板を用いた
場合には、M面及びA面にスクライブラインを形成する
ことができる。このようなスクライブを行った半導体レ
ーザデバイスにおいては、サファイアのM面、A面いず
れの面を共振器端面として用いることも可能である。更
には、N面((10-13)面)の基板を用いることも可
能である。この場合には、R軸やM軸にスクライブライ
ンを形成することが望ましく、いずれの面を用いても反
射損失の小さい共振器端面を形成することが可能であ
る。
【0054】また、第1及び第2の実施の形態では、サ
ファイア基板上のGaN系材料の場合についてのみ説明
を行ったが、これら実施の形態は、サファイア基板上に
Si膜等を形成したSOS(Silicon On Sapphire )デ
バイス等にも適用することができる。また、これら実施
の形態は、サファイア基板に限らず、へき開性の乏しい
材料であるスピネル、石英等の単結晶基板や、更に、単
結晶基板以外のへき開性の乏しい基板に適用することが
できる。
【0055】(第3の実施の形態)次に、本発明の第3
の実施の形態に係る研磨方法について、図4(a)、
(b)、図5及び図6を参照して説明する。この研磨方
法は、本発明の第1及び第2の実施の形態において、ウ
エハの裏面を研磨する際に使用することができる。
【0056】図4(a)において、ダイヤモンドスラリ
ーを用いて裏面を研磨されたサファイア基板41a上に
GaN系半導体層42aが配設される。サファイア基板
41aは平坦化されておらず、歪みがGaN系半導体層
42a中に不均一に存在している。
【0057】図4(b)において、ダイヤモンドスラリ
ー及びpH7以上の溶液を用いて裏面が鏡面研磨された
サファイア基板41b上にGaN系半導体層42bが配
設される。サファイア基板41bは平坦化され、歪みが
GaN系半導体層42b中に均一に存在している。
【0058】図5は、図1(a)図示の構造を有する、
図4(a)、(b)に夫々対応するレーザダイオードの
サンプルSA、SBについて、電流(I)−光出力
(L)特性を調べた結果を示す。図5に示されるよう
に、図4(b)に対応する鏡面研磨後のサンプルの方が
しきい値が低いのが分かった。
【0059】図6は、図4(a)、(b)図示の基板4
1a、41bの裏面の粗さを調べた結果を示す。ダイヤ
モンドスラリーのみを用いて研磨した基板41aの平均
粗さRaは数百nmであった。ダイヤモンドスラリーと
pH7以上の溶液(イソプロピルメチルフェノール、ト
リエタノールアミン、プロピレングリコールを混ぜた溶
液)とを用いて研磨した基板41bの平均粗さRaは1
nm程度であった。即ち、ダイヤモンドスラリーのみを
用いた場合に比して、本実施の形態のようにダイヤモン
ドスラリーとpH7以上の溶液とを用いた場合、平均粗
さRaが1/100となり、原子層オーダで平面となる
ことが分かった。
【0060】なお、pH7以上の溶液としては、上記の
混合液に限るものではなく、イソプロピルメチルフェノ
ール、トリエタノールアミン、プロピレングリコール、
ポリエチレングリコール、ジブチルヒドロキシトルエ
ン、オキシベンゾン、アルキルエーテル、硫酸エステル
ナトリウム、アルファオレフィンスルホン酸ナトリウ
ム、脂肪酸アルカノールアミド、アルキルアミンオキシ
ド、界面活性剤の中から選ばれた少なくとも1種類を用
いればよい。また、基板はサファイアに限るものではな
く、III 族窒化物半導体が成長可能なものであればよ
く、SiCを用いることも可能である。
【0061】(第4の実施の形態)次に、本発明の第4
の実施の形態に係る研磨方法について、図7(a)、
(b)を参照して説明する。この研磨方法は、本発明の
第1及び第2の実施の形態において、例えば半導体デバ
イスがレーザデバイスである場合、これらの共振器端面
を研磨する際に使用することができる。この研磨方法
は、通常、ウエハを各半導体デバイス毎に分割した後に
実施される。
【0062】図7(a)はGaN系レーザデバイスにお
ける従来のLDストライプ(メサストライプ、電極スト
ライプ等)71を示す。この場合、ストライプ71の端
面、即ち共振器端面はGaNかサファイア基板の〈11
-20〉に対し垂直となる。
【0063】図7(b)はGaN系レーザデバイスにお
ける本実施の形態のLDストライプ72を示す。ストラ
イプ72の端面、即ち共振器端面は、第3の実施の形態
の裏面研磨で使用された、ダイヤモンドスラリーとpH
7以上の溶液とにより鏡面研磨される。
【0064】本実施の形態の場合、ストライプ方向はG
aN若しくはサファイアの結晶方位によらずに作成でき
る。このため、結晶方位によらずストライプ方向と直交
する方向に端面を形成することができ、ストライプを所
定の結晶方位に合わせる必要がない。これにより、所定
の結晶方位からのストライプ方向のずれにより端面がス
トライプ方向と直交する方向からずれるのを防止でき、
デバイスの歩留まり向上させることができる。
【0065】(第5の実施の形態)図8は、本発明の第
5の実施の形態に係る半導体レーザデバイス80を示す
断面図である。
【0066】サファイア基板81上に、アンドープGa
Nバッファ層82及びn型GaNコンタクト層83を介
して、n型AlGaNクラッド層84、活性領域85〜
87、及びp型AlGaNクラッド層88が積層され
る。活性領域85〜87は、n側GaN光ガイド層8
5、p側GaN光ガイド層87間にInGaN系材料か
らなる量子井戸活性層86を挟んだ構造をなす。p型A
lGaNクラッド層88上には、低抵抗p型GaN層8
9、n型電流ブロック層90が積層され、電流ブロック
層90に3ミクロン幅のストライプ状の開口部が形成さ
れる。この開口部内及び電流ブロック層90上には、p
型GaNコンタクト層91が積層される。
【0067】上記の積層構造の一部はp型GaNコンタ
クト層91からn型GaNコンタクト層83が露出する
までエッチング除去され、露出したn型GaNコンタク
ト層83上にはn側電極92が配設される。更に、p型
GaNコンタクト層91上にはp側電極93が配設され
る。
【0068】上記のような構造のレーザデバイス80が
複数形成されたウエハを、例えば第1の実施の形態の分
離方法に従って処理し、デバイス単位即ちチップ単位に
分離した。次に、各々のチップの端面(共振器端面)が
ストライプ方向と直交する面となるように、ダイヤモン
ドスラリーとpH7以上の溶液とを用いて研磨した。p
H7以上の溶液は、第3の実施の形態で裏面研磨に使用
した溶液と同様である。
【0069】このようにして得られたレーザデバイスの
しきい値は1kA/cm2 であり、これはチップ端面を
へき開のみで形成した場合の1/2以下となっていた。
つまり、へき開で共振器端面を形成するよりも、pH7
以上の溶液を用いた研磨により共振器端面を形成した方
が良好な結果が得られた。
【0070】(第6の実施の形態)次に、本発明の第6
の実施の形態に係る方法について、図9(a)、(b)
を参照して説明する。この方法は、本発明の第1及び第
2の実施の形態において、例えば半導体デバイスが図8
図示のようなレーザデバイスである場合、これらの共振
器端面をへき開面として形成しやすくする方法に関す
る。
【0071】GaN系半導体に代表される六方晶半導体
では、へき開面が作りにくいため、図8図示のレーザデ
バイス80においては、反射鏡等を形成するのは非常に
困難である。この問題に対応するため、本実施の形態に
おいては、GaN系半導体積層構造が形成されたウエハ
の正面に、レーザデバイス80を分離するための正面ス
クライブラインを形成する。
【0072】図9(a)、(b)は、本発明の第6の実
施の形態に係る半導体デバイスの分離方法において、複
数のレーザデバイス80を分離する前のウエハの状態を
示す平面図及び断面図である。
【0073】サファイア基板81上には、GaN系半導
体積層構造51が配設される。GaN系半導体積層構造
51には、複数のレーザデバイス80のストライプ即ち
共振器に対応してストライプ状に複数の凸部52及び凹
部53が形成される。凸部52及び凹部53には、p側
電極93及びn側電極92が配設される。凸部52に
は、発光部54が形成され、これは図8の電流ブロック
層90の開口部により規定される電流通路下の活性領域
85〜87の部分に対応する。
【0074】ウエハの正面側から、GaN系半導体積層
構造51を貫通してサファイア基板81に至るように、
レーザデバイス80を分離するためのスクライブライン
(正面パターン)55が形成される。スクライブライン
55は、共振器端面に沿って即ちレーザビームの発振方
向と直交する方向に沿って且つ発光部54をスキップし
て形成される。
【0075】スクライブライン(正面パターン)55
は、第1及び第2の実施の形態において、ウエハ10
3、203を補助板105、205に接着する前に形成
することができる。この工程を加えることにより、粘着
シート108、208の伸長によりデバイス分離を行な
う際、スクライブライン(正面パターン)55に誘導さ
れてレーザデバイス80の共振器端面がへき開面により
形成することができる。
【0076】これに代え、スクライブライン(正面パタ
ーン)55は、第1及び第2の実施の形態において、ウ
エハ103、203を補助板105、205から剥離
し、粘着シート108、208に接着した状態で形成す
ることができる。この場合、スクライブライン55を形
成する際の応力により、各レーザデバイス80毎の分離
を行なうことができる。また、この場合、透明な基板を
通して裏面のスクライブラインを参照しながらスクライ
ブライン(正面パターン)55を形成することができる
ため、正面及び裏面のスクライブラインの整合が行ない
やすくなる。
【0077】なお、半導体デバイスがLEDの場合も、
デバイスの分離に正面スクライブラインを利用すること
ができる。但し、この場合、正面スクライブラインをス
キップするように形成する必要はない。
【0078】
【発明の効果】以上説明したように本発明によれば、へ
き開性の乏しい基板上に半導体デバイスを形成したウエ
ハであっても、研磨後のウエハの応力を解放することな
くデバイス分離のためのスクライブを行うことができ、
ウエハを決められた大きさに確実に分離することが可能
となる。
【0079】また本発明によれば、半導体デバイスの研
磨に際してpH7以上の溶液を用いることにより、サフ
ァイアやSiC等の基板裏面の平坦化や結晶方位に依存
しないデバイス端面の形成を行うことができ、これによ
りデバイス性能の向上に寄与することが可能となる。
【図面の簡単な説明】
【図1】(a)は、本発明の第1の実施の形態に係る半
導体デバイスの分離方法により分離される発光デバイス
の1つを拡大して示す断面図、(b)は同方法におい
て、ウエハを研磨治具に固定した状態を示す斜視図。
【図2】(a)〜(d)は、本発明の第1の実施の形態
に係る半導体デバイスの分離方法を工程順に示す図。
【図3】(a)〜(c)は本発明の第2の実施の形態に
係る半導体デバイスの分離方法を工程順に示す図。
【図4】(a)、(b)は、従来の裏面研磨方法と、本
発明の第3の実施の形態に係る裏面研磨方法とを夫々採
用した場合のウエハを示す図。
【図5】図4(a)、(b)に夫々対応するレーザダイ
オードのサンプルSA、SBにおけるI−L特性を示す
図。
【図6】図4(a)、(b)に夫々対応する基板裏面の
平均粗さを示す図。
【図7】(a)、(b)は、従来の端面研磨方法と、本
発明の第4の実施の形態に係る端面研磨方法とを夫々採
用した場合の半導体レーザデバイスを示す図。
【図8】本発明の第5の実施の形態に係る半導体レーザ
デバイスを示す断面図。
【図9】(a)、(b)は、本発明の第6の実施の形態
に係る半導体デバイスの分離方法において、複数のレー
ザデバイスを分離する前のウエハの状態を示す平面図及
び断面図。
【符号の説明】
10…発光デバイス 11…n型GaN層 12…InGaN発光層 13…p型GaN層 14…p側電極 15…n側電極 41…サファイア基板 42…GaN系半導体層 54…発光部 55…スクライブライン(正面パターン) 71、72…LDストライプ 80…レーザデバイス 101、201…サファイア基板 102、202…積層構造 103、203…ウエハ 104、204…第1ワックス 105、205…補助板 106、206…第2ワックス 107、207…ピストン(研磨治具) 108、208…粘着シート
フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 21/86

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】正面と裏面とを有するウエハの、前記正面
    上に形成された複数の半導体デバイスを分離する方法に
    おいて前記ウエハを補助板を介して研磨治具に固定する
    工程と、前記ウエハの前記正面が前記補助板に面し且つ
    前記裏面が露出することと、 前記研磨治具に固定した状態で前記ウエハを前記裏面か
    ら研磨し、前記ウエハを薄くする工程と、 前記ウエハを研磨した後、前記補助板に固定した状態で
    前記ウエハの前記裏面に、前記デバイスを分離するため
    の分離パターンをスクライブする工程と、 前記分離パターンをスクライブした後、前記ウエハの前
    記裏面に粘着シートを接着する工程と、 前記ウエハを前記粘着シートと共に前記補助板から剥離
    する工程と、 前記ウエハを前記補助板から剥離した後、前記粘着シー
    トに接着した状態で前記ウエハを分離パターンに従って
    分離する工程と、を具備することを特徴とする半導体デ
    バイスの分離方法。
  2. 【請求項2】正面と裏面とを有するウエハの、前記正面
    上に形成された複数の半導体デバイスを分離する方法で
    あって、ここで、前記ウエハの前記裏面はサファイア基
    板により規定され、前記半導体デバイスはIII 族窒化物
    半導体層の積層構造を具備する方法において、 前記ウエハを補助板を介して研磨治具に固定する工程
    と、前記ウエハの前記正面が前記補助板に面し且つ前記
    裏面が露出することと、 前記研磨治具に固定した状態で前記ウエハを前記裏面か
    ら研磨し、前記ウエハを薄くする工程と、 前記ウエハを研磨した後、前記補助板に固定した状態で
    前記ウエハの前記裏面に、前記デバイスを分離するため
    の分離パターンをスクライブする工程と、 前記分離パターンをスクライブした後、前記ウエハの前
    記裏面に粘着シートを接着する工程と、 前記ウエハを前記粘着シートと共に前記補助板から剥離
    する工程と、 前記ウエハを前記補助板から剥離した後、前記粘着シー
    トに接着した状態で前記ウエハを分離パターンに従って
    分離する工程と、を具備することを特徴とする半導体デ
    バイスの分離方法。
  3. 【請求項3】前記半導体デバイスがレーザデバイスであ
    り、前記ウエハの前記正面に、前記レーザデバイスを分
    離するための正面スクライブラインをスクライブする工
    程を具備することと、前記正面スクライブラインが、前
    記レーザデバイスの発振器端面に沿って且つ前記レーザ
    デバイスの発光部をスキップして形成されることと、を
    具備することを特徴とする請求項1または2に記載の半
    導体デバイスの分離方法。
  4. 【請求項4】前記ウエハを前記裏面から研磨する工程に
    おいて、pH7以上の溶液を含む研磨剤が使用されるこ
    とを特徴とする請求項1または2に記載の半導体デバイ
    スの分離方法。
JP01886898A 1997-02-03 1998-01-30 半導体デバイスの分離方法 Expired - Fee Related JP3532752B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01886898A JP3532752B2 (ja) 1997-02-03 1998-01-30 半導体デバイスの分離方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2082097 1997-02-03
JP9-20820 1997-08-22
JP22667797 1997-08-22
JP9-226677 1997-08-22
JP01886898A JP3532752B2 (ja) 1997-02-03 1998-01-30 半導体デバイスの分離方法

Publications (2)

Publication Number Publication Date
JPH11126763A true JPH11126763A (ja) 1999-05-11
JP3532752B2 JP3532752B2 (ja) 2004-05-31

Family

ID=27282394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01886898A Expired - Fee Related JP3532752B2 (ja) 1997-02-03 1998-01-30 半導体デバイスの分離方法

Country Status (1)

Country Link
JP (1) JP3532752B2 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002025947A (ja) * 2000-07-10 2002-01-25 Dowa Mining Co Ltd 半導体素子の製造方法
JP2002329684A (ja) * 2001-04-27 2002-11-15 Matsushita Electric Ind Co Ltd 窒化物半導体チップ及びその製造方法
KR100383206B1 (ko) * 1999-07-22 2003-05-12 가부시끼가이샤 도시바 웨이퍼의 분할 방법 및 반도체 장치의 제조 방법
US6583032B1 (en) 1999-11-05 2003-06-24 Tokyo Seimitsu Co., Ltd. Method for manufacturing semiconductor chips
JP2005268459A (ja) * 2004-03-18 2005-09-29 Sony Corp 半導体発光素子の製造方法、半導体素子の製造方法および素子の製造方法
US7112518B2 (en) 2002-06-10 2006-09-26 New Wave Research Method and apparatus for cutting devices from substrates
CN100392810C (zh) * 2004-12-08 2008-06-04 深圳市方大国科光电技术有限公司 蓝宝石衬底减薄工序中的粘片方法
JP2010135829A (ja) * 2004-06-11 2010-06-17 Showa Denko Kk 化合物半導体素子ウェハーの製造方法
JP2010528469A (ja) * 2007-05-22 2010-08-19 ソウル オプト デバイス カンパニー リミテッド 発光ダイオードおよびその製造方法
KR20110093587A (ko) * 2010-02-12 2011-08-18 서울옵토디바이스주식회사 분포 브래그 반사기를 갖는 발광 다이오드 칩 및 그 제조방법
JP2011166146A (ja) * 2010-02-12 2011-08-25 Seoul Opto Devices Co Ltd 分布ブラッグ反射器を有する発光ダイオードチップ及びその製造方法
US8188495B2 (en) 2006-06-13 2012-05-29 Showa Denko K.K. Gallium nitride-based compound semiconductor light emitting device
JP2012169573A (ja) * 2011-02-17 2012-09-06 Furukawa Electric Co Ltd:The ダイシングダイボンドシートおよびled用サファイヤ基板の加工方法
JP2012182402A (ja) * 2011-03-03 2012-09-20 Furukawa Electric Co Ltd:The ダイシングダイボンドシートおよびled用サファイヤ基板の加工方法
US9577157B2 (en) 2009-11-13 2017-02-21 Seoul Viosys Co., Ltd. Light emitting diode chip having distributed Bragg reflector and method of fabricating the same

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100383206B1 (ko) * 1999-07-22 2003-05-12 가부시끼가이샤 도시바 웨이퍼의 분할 방법 및 반도체 장치의 제조 방법
US6583032B1 (en) 1999-11-05 2003-06-24 Tokyo Seimitsu Co., Ltd. Method for manufacturing semiconductor chips
JP2002025947A (ja) * 2000-07-10 2002-01-25 Dowa Mining Co Ltd 半導体素子の製造方法
JP4564138B2 (ja) * 2000-07-10 2010-10-20 Dowaホールディングス株式会社 半導体素子の製造方法
JP2002329684A (ja) * 2001-04-27 2002-11-15 Matsushita Electric Ind Co Ltd 窒化物半導体チップ及びその製造方法
JP4639520B2 (ja) * 2001-04-27 2011-02-23 パナソニック株式会社 窒化物半導体チップの製造方法
US7112518B2 (en) 2002-06-10 2006-09-26 New Wave Research Method and apparatus for cutting devices from substrates
US7169688B2 (en) 2002-06-10 2007-01-30 New Wave Research, Inc. Method and apparatus for cutting devices from substrates
JP4552470B2 (ja) * 2004-03-18 2010-09-29 ソニー株式会社 半導体発光素子の製造方法、半導体素子の製造方法および素子の製造方法
JP2005268459A (ja) * 2004-03-18 2005-09-29 Sony Corp 半導体発光素子の製造方法、半導体素子の製造方法および素子の製造方法
JP2010199603A (ja) * 2004-06-11 2010-09-09 Showa Denko Kk 化合物半導体素子ウェハーの製造方法
JP2010135829A (ja) * 2004-06-11 2010-06-17 Showa Denko Kk 化合物半導体素子ウェハーの製造方法
JP4642138B2 (ja) * 2004-06-11 2011-03-02 昭和電工株式会社 化合物半導体素子ウェハーの製造方法
JP4642137B2 (ja) * 2004-06-11 2011-03-02 昭和電工株式会社 化合物半導体素子ウェハーの製造方法
JP2010161422A (ja) * 2004-06-11 2010-07-22 Showa Denko Kk 化合物半導体素子ウェハーの製造方法
CN100392810C (zh) * 2004-12-08 2008-06-04 深圳市方大国科光电技术有限公司 蓝宝石衬底减薄工序中的粘片方法
US8188495B2 (en) 2006-06-13 2012-05-29 Showa Denko K.K. Gallium nitride-based compound semiconductor light emitting device
JP2010528469A (ja) * 2007-05-22 2010-08-19 ソウル オプト デバイス カンパニー リミテッド 発光ダイオードおよびその製造方法
US9577157B2 (en) 2009-11-13 2017-02-21 Seoul Viosys Co., Ltd. Light emitting diode chip having distributed Bragg reflector and method of fabricating the same
US10141480B2 (en) 2009-11-13 2018-11-27 Seoul Viosys Co., Ltd. Light emitting diode chip having distributed Bragg reflector and method of fabricating the same
US10128306B2 (en) 2009-11-13 2018-11-13 Seoul Viosys Co., Ltd. Light emitting diode chip having distributed bragg reflector and method of fabricating the same
KR20110093587A (ko) * 2010-02-12 2011-08-18 서울옵토디바이스주식회사 분포 브래그 반사기를 갖는 발광 다이오드 칩 및 그 제조방법
JP2011166146A (ja) * 2010-02-12 2011-08-25 Seoul Opto Devices Co Ltd 分布ブラッグ反射器を有する発光ダイオードチップ及びその製造方法
JP2012169573A (ja) * 2011-02-17 2012-09-06 Furukawa Electric Co Ltd:The ダイシングダイボンドシートおよびled用サファイヤ基板の加工方法
JP2012182402A (ja) * 2011-03-03 2012-09-20 Furukawa Electric Co Ltd:The ダイシングダイボンドシートおよびled用サファイヤ基板の加工方法

Also Published As

Publication number Publication date
JP3532752B2 (ja) 2004-05-31

Similar Documents

Publication Publication Date Title
US5994205A (en) Method of separating semiconductor devices
US11342727B1 (en) Semiconductor laser diode on tiled gallium containing material
US5814532A (en) Method of manufacturing semiconductor laser
US7459377B2 (en) Method for dividing substrate
US7858414B2 (en) Nitride semiconductor device and manufacturing method thereof
JP3604550B2 (ja) 窒化物半導体素子の製造方法
US11949212B2 (en) Method for manufacturable large area gallium and nitrogen containing substrate
JP3449201B2 (ja) 窒化物半導体素子の製造方法
KR100854986B1 (ko) 화합물 반도체 소자 웨이퍼의 제조방법
US11715927B2 (en) Manufacturable laser diodes on a large area gallium and nitrogen containing substrate
JP3532752B2 (ja) 半導体デバイスの分離方法
JPH10321908A (ja) 窒化物系化合物半導体素子の製造方法及び半導体発光素子
EP2023412A1 (en) Semiconductor light-emitting device
JP2001085736A (ja) 窒化物半導体チップの製造方法
JP2017506824A (ja) 製造可能なレーザダイオード
JP2006135309A (ja) 半導体素子の製造方法
US20050029646A1 (en) Semiconductor device and method for dividing substrate
JP2748355B2 (ja) 窒化ガリウム系化合物半導体チップの製造方法
US7968430B2 (en) Compound semiconductor device and method for manufacturing same
JPH05343742A (ja) 窒化ガリウム系化合物半導体チップの製造方法
JPH10125958A (ja) 窒化ガリウム系化合物半導体チップの製造方法
JP2002252185A (ja) 窒化物半導体チップの製造方法
JPH1084167A (ja) 窒化ガリウム系化合物半導体発光デバイス及びその製造方法
JP2006203251A (ja) 半導体素子の製造方法
JP4244618B2 (ja) 窒化物半導体素子の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040304

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080312

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090312

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100312

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100312

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110312

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120312

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140312

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees