JP2010161422A

JP2010161422A - 化合物半導体素子ウェハーの製造方法

Info

Publication number: JP2010161422A
Application number: JP2010098923A
Authority: JP
Inventors: Katsuteru Kusuki; 克輝楠木
Original assignee: Showa Denko KK
Current assignee: Resonac Holdings Corp
Priority date: 2004-06-11
Filing date: 2010-04-22
Publication date: 2010-07-22
Also published as: CN100517583C; TW200605195A; EP1756857A1; US20080070380A1; TWI318777B; JP4642138B2; EP1756857B1; KR100854986B1; JP4753628B2; CN1965393A; JP2011082546A; JP2010199603A; WO2005122223A1; JP2006024914A; EP1756857A4; US20100233835A1; JP4642137B2; JP2010135829A; KR20070028379A

Abstract

【課題】化合物半導体発光素子の製造方法において、ウェハーの反りを調整する方法を提供すること。
【解決手段】厚さ２５０〜１０００μｍのサファイア基板上に膜厚が５μｍ以上のＩＩＩ族窒化物半導体層を積層した化合物半導体素子ウェハーを形成し、基板を研磨して薄くする化合物半導体発光素子の製造方法であって、基板を１５０μｍ以下の厚さに研磨して薄板化し、基板背面の表面粗さＲａ（算術平均粗さ）を０．００１μｍ以上２μｍ以下としてウェハーを平坦化することを特徴とする化合物半導体発光素子の製造方法。
【選択図】なし

Description

本発明は、基板上に複数の化合物半導体素子が分離帯域を介して配列された化合物半導体素子ウェハーの製造方法およびその製造方法により製造された化合物半導体素子に関する。

従来から、化合物半導体素子の一例としてｐｎ接合型の発光ダイオード（ＬＥＤ）が周知である。例えば、導電性のリン化ガリウム（ＧａＰ）単結晶を基板上にエピタキシャル成長させたＧａＰ層を発光層として利用したＧａＰ系ＬＥＤが知られている。また、砒化アルミニウム・ガリウム混晶（Ａｌ_XＧａ_YＡｓ：０≦Ｘ，Ｙ≦１でＸ＋Ｙ＝１）やリン化アルミニウム・ガリウム・インジウム混晶（Ａｌ_XＧａ_YＩｎ_ZＰ：０≦Ｘ，Ｙ，Ｚ≦１でＸ＋Ｙ＋Ｚ＝１）を発光層とする、赤色帯、橙黄色帯から緑色帯ＬＥＤがある。また、窒化ガリウム・インジウム（Ｇａ_αＩｎ_βＮ：０≦α，β≦１、α＋β＝１）等のＩＩＩ族窒化物半導体層を発光層とする、近紫外帯、青色帯または緑色帯の短波長ＬＥＤが知られている。

そして、導電性のｎ型またはｐ型の発光層は、例えば、Ａｌ_XＧａ_YＩｎ_ZＰ系ＬＥＤの場合には、導電性のｐ型またはｎ型の砒化ガリウム（ＧａＡｓ）単結晶を基板として用い、また、青色ＬＥＤでは、電気絶縁性のサファイア（α−Ａｌ₂Ｏ₃単結晶）等の単結晶を基板として利用し、また、短波長ＬＥＤでは、立方晶（３Ｃ結晶型）或いは六方晶（４Ｈまたは６Ｈ結晶型）の炭化珪素（ＳｉＣ）を基板として利用され、それぞれその上に形成されている。

これらの基板上に多数の化合物半導体発光素子が分離帯域を介して規則的に且つ連続的に配列された化合物半導体発光素子ウェハーから個々のチップ状の化合物半導体発光素子を作製するには、通常ダイサーやスクライバーが用いられる。ダイサーとは刃先をダイヤモンドとする円盤の回転運動によりウェハーをフルカットするか、又は刃先巾よりも広い巾の溝を切り込んだ後（ハーフカット）、外力によりカットする装置である。一方、スクライバーとは同じく先端をダイヤモンドとする針によりウェハーに極めて細い線（スクライブライン）を例えば碁盤目状に引いた後、外力によってカットする装置である。ＧａＰやＧａＡｓ等のせん亜鉛構造の結晶は、へき開性が「１１０」方向にある。そのため、この性質を利用してＧａＡｓ、ＧａＡｌＡｓ、ＧａＰなどの半導体ウェハーを比較的簡単に所望形状に分離することができる。

しかしながら、例えば、窒化物半導体はサファイア基板上などに積層されるヘテロエピ構造であり、窒化物半導体とサファイア基板とは格子定数不整が大きい。サファイア基板は六方晶系という性質上、へき開性を有していない。さらに、サファイア、窒化物半導体ともモース硬度がほぼ９と非常に硬い物質である。したがって、スクライバーで切断することは困難であった。また、ダイサーでフルカットすると、その切断面にクラック、チッピングが発生しやすく綺麗に切断できなかった。場合によっては、形成された半導体層がサファイアから剥がれる場合もあった。

これらを改良するために、レーザー照射によるスクライブ加工が提案され、化合物半導体ウェハーにレーザー照射で割溝を形成すると、歩留まりと量産性が良いと報告されている（例えば特許文献１〜３参照）。特に、化合物半導体側をスクライブ加工する場合では基板面を露出させた部分に行うと記載されている。しかし、実際には、サファイア基板面を露出させた部分にレーザー照射してスクライブ加工を行うと非常に加工速度が遅く、生産効率が非常に悪い。さらに、化合物半導体側のエッチング工程において、負極形成のためのｎ型半導体層の露出および割溝形成のためのサファイア基板面の露出と、少なくとも２回以上エッチング処理を行わなければならない。

また、レーザー加工面に保護膜を形成し、レーザー溝形成後に保護膜上に積層した汚れを洗浄で除去すると、歩留まり良く３族窒化物系化合物半導体素子が得られると報告されている（例えば、上記特許文献３参照）。確かに逆耐電圧特性などの電気特性は改善され、外観及び特性起因による歩留まり低下は改善される。しかし、レーザー加工で割溝を形成した際、割溝の側面に溶融物が付着し、素子の発光出力が低下した。

特許第３４４９２０１号公報特開平１１−１７７１３９号公報特開２００４−３１５２６号公報

本発明の目的は、化合物半導体素子ウェハーの製造方法において、極めて高い歩留まりで正確に切断することができ、さらに加工速度が速く、生産性を改善させることができる化合物半導体素子ウェハーの製造方法を提供することである。

本発明は以下の発明を提供する。
（１）基板上に複数の化合物半導体素子が分離帯域を介して配列された化合物半導体素子ウェハーの製造方法であって、その分離帯域の基板表面（半導体側）に、化合物半導体層が存在する状態でレーザー法により割溝を形成することを特徴とする化合物半導体素子ウェハーの製造方法。

（２）化合物半導体がＩＩＩ族窒化物半導体である上記１項に記載の化合物半導体素子ウェハーの製造方法。

（３）基板がサファイア、ＳｉＣおよび窒化物半導体単結晶からなる群から選ばれた一種である上記１または２項に記載の化合物半導体素子ウェハーの製造方法。

（４）分離帯域の化合物半導体層に溝部を形成する工程をさらに有することを特徴とする上記１〜３項のいずれか一項に記載の化合物半導体素子ウェハーの製造方法。

（５）溝部の底面が負極形成面と同一平面上にあることを特徴とする上記４項に記載の化合物半導体素子ウェハーの製造方法。

（６）分離帯域に存在する化合物半導体層の厚さが、０．５μｍ以上であることを特徴とする上記１〜５項のいずれか一項に記載の化合物半導体素子ウェハーの製造方法。

（７）割溝の断面形状がＶ字型またはＵ字型であることを特徴とする上記１〜６項のいずれか一項に記載の化合物半導体素子ウェハーの製造方法。

（８）割溝を形成する工程の後に、基板を背面から薄板化する工程をさらに有することを特徴とする上記１〜７項のいずれか一項に記載の化合物半導体素子ウェハーの製造方法。

（９）レーザー法により割溝を形成する際に、レーザー加工部にガスを吹き付けつつ行なうことを特徴とする上記１〜８項のいずれか一項に記載の化合物半導体素子ウェハーの製造方法。

（１０）レーザービームのスポット形状が楕円であることを特徴とする上記１〜９項のいずれか一項に記載の化合物半導体素子ウェハーの製造方法。

（１１）上記１〜１０項のいずれか一項に記載の化合物半導体素子ウェハーの製造方法から製造された化合物半導体素子ウェハー。

（１２）上記１１項に記載の化合物半導体素子ウェハーを割溝に沿って分割することによって製造される化合物半導体素子。

本発明に従って、化合物半導体層が存在する状態で分離帯域にレーザー照射を行うことによって基板表面に割溝を形成すると、非常に早い加工スピードで割溝を形成させることができる。その理由は、化合物半導体層は基板に比較してレーザーをよく吸収するので、基板を含めて分離帯域が高温となるためと推察される。

また、レーザービームのスポット形状を最適な形状に調整することによって、割溝側面の不要物が低減し、きれいな切断面が得られる。更には、割溝周辺部の汚れをエッチングで選択的に除去することで、良好な光取り出し効率が得られる。

さらには基板表面の化合物半導体層側に割溝を形成するので、ウェハーから各チップに押し割る際の発光面のチッピングも防止できる。従って、本発明の方法によって製造されたウェハーから得られるチップ状の化合物半導体発光素子は、良好な光取り出し効率を示し、且つ、歩留まり良く、高い生産速度で生産される。

実施例１で作製した本発明のウェハーの平面を示した模式図である。実施例１で作製した本発明のウェハーの断面を示した模式図である。

本発明の化合物半導体素子ウェハーの基板には、ガラス、サファイア単結晶（Ａｌ₂Ｏ₃；Ａ面、Ｃ面、Ｍ面、Ｒ面）、スピネル単結晶（ＭｇＡｌ₂Ｏ₄）、ＺｎＯ単結晶、ＬｉＡｌＯ₂単結晶、ＬｉＧａＯ₂単結晶ならびにＭｇＯ単結晶などの酸化物単結晶、ＳｉＣ単結晶、Ｓｉ単結晶、ＧａＡｓ単結晶、ＡｌＮ単結晶ならびにＧａＮ単結晶などの窒化物半導体単結晶およびＺｒＢ₂などのホウ化物単結晶などの公知の基板材料を何ら制限なく用いることができる。なかでもサファイア単結晶、ＳｉＣ単結晶および窒化物半導体単結晶が好ましい。サファイア単結晶が特に好ましい。なお、基板の面方位は特に限定されない。また、ジャスト基板でも良いし、オフ角を付与した基板であっても良い。

基板は通常単結晶インゴットから２５０〜１０００μｍの厚さで切り出されて用いられる。このような厚さの基板に化合物半導体を積層させた後、基板背面を研磨して薄くしてから割溝を形成してもよい。もしくは割溝を形成後、基板背面を研磨して薄くしても良い。研磨後の基板厚さは１５０μｍ以下が好ましく、１００μｍ以下がさらに好ましい。基板厚さを抑えることで、切断距離を短縮でき、それによって切断が割溝の位置で確実におこるからである。

例えば、半導体層膜厚が５μｍ以上の場合は、割溝を形成した後に、基板背面を研磨して薄くした方が良い。半導体層膜厚が厚くなるほど、半導体層と基板の熱膨張係数の違いによって、薄板化後のウェハーの反りも大きくなるからである。このとき、半導体層側が凸面となる。ウェハーの反りが大きくなると、その後の割溝形成や各素子への分割が非常に困難となる。

また、ウェハーの反りは基板背面の表面粗さで調整させることも可能である。表面粗さＲａ（算術平均粗さ）を大きくするほど、ウェハーは平坦となる。Ｒａは０．００１μｍ以上が好ましく、０．０１μｍ以上がさらに好ましい。但し、Ｒａを大きくし過ぎると、半導体層側が逆に凹面となるので、Ｒａは２μｍ以下が好ましく、０．３μｍ以下がさらに好ましい。

本明細書において、基板背面のＲａは原子間力顕微鏡（ＧＩ社製）を用いて測定した値であり、測定条件は視野が３０×３０μｍ、スキャンラインが２５６、およびスキャンレイトが１Ｈｚである。

素子を構成する化合物半導体としては、例えばサファイア基板或いは炭化珪素またはシリコン基板等上に設けられたＡｌ_XＧａ_YＩｎ_ZＮ_1-aＭ_a（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素とは別の第Ｖ族元素を表し、０≦ａ＜１である。）等のＩＩＩ族窒化物半導体層がある。また、砒化ガリウム（ＧａＡｓ）単結晶基板上に設けたＡｌ_XＧａ_YＡｓ（０≦Ｘ，Ｙ≦１、Ｘ＋Ｙ＝１）層やＡｌ_XＧａ_YＩｎ_ZＰ（０≦Ｘ，Ｙ，Ｚ≦１，Ｘ＋Ｙ＋Ｚ＝１）層等がある。また、ＧａＰ基板上に設けたＧａＰ層がある。特に、切断が困難なＩＩＩ族窒化物半導体は本発明の効果が顕著である。

これらの化合物半導体層は、目的とする機能に基づき、基板上に適所に配置されているべきである。例えば、ダブルヘテロ（二重異種）接合構造の発光部を構成するには、発光層の上下の両表面側にｎ型とｐ型の化合物半導体層を配置する。

これらの化合物半導体の成長方法は特に限定されず、ＭＯＣＶＤ（有機金属化学気相成長法）、ＨＶＰＥ（ハイドライド気相成長法）、ＭＢＥ（分子線エピタキシー法）、など化合物半導体を成長させることが知られている全ての方法を適用できる。好ましい成長方法としては、膜厚制御性、量産性の観点からＭＯＣＶＤ法である。

ＭＯＣＶＤ法では、例えばＩＩＩ族窒化物半導体の場合、キャリアガスとして水素（Ｈ₂）または窒素（Ｎ₂）、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、Ｖ族原料であるＮ源としてアンモニア（ＮＨ₃）、ヒドラジン（Ｎ₂Ｈ₄）などが用いられる。また、ドーパントとしては、ｎ型にはＳｉ原料としてモノシラン（ＳｉＨ₄）またはジシラン（Ｓｉ₂Ｈ₆）を、Ｇｅ原料として有機ゲルマを用い、ｐ型にはＭｇ原料としては例えばビスシクロペンタジエニルマグネシウム（Ｃｐ₂Ｍｇ）またはビスエチルシクロペンタジエニルマグネシウム（（ＥｔＣｐ）₂Ｍｇ）を用いる。

目的とする半導体層を積層したのち、発光素子の場合は所定の位置に正極および負極を形成する。化合物半導体発光素子用の正極および負極として、各種の構成および構造が知られており、これら公知の正極および負極を本発明においても何ら制限なく用いることができる。また、それらの製造方法も、真空蒸着法およびスパッタリング法等公知の方法を何ら制限なく用いることができる。

このようにして、基板上に多数の化合物半導体素子を規則的に且つ連続的に分離帯域を介して配列した後、分離帯域に個々の素子に分割するための割溝を形成する。なお、発光素子の場合、割溝形成後に電極を設けることも可能である。

割溝形成前に、分離帯域の化合物半導体の一部を除去して溝部を設けることもできる。または割溝形成後に溝部を設けてもよい。溝部を設ける場合、本発明の効果である速い加工速度を確保するためには、基板表面に厚さが少なくとも０．５μｍの半導体層を残すことが好ましい。基板表面に２．０μｍ以上の半導体層があればさらに好ましく、５．０μｍ以上あれば特に好ましい。基板側からｎ型層、発光層およびｐ型層の順序で積層された発光素子の場合、負極をｎ型層に設けるために化合物半導体層の一部を除去するので、この時同時に溝部を設けておくことが好ましい。

図１は実施例１で作製した本発明による発光素子用のウェハーの平面を示した模式図である。１０は個々の発光素子であり、２０は分離帯域である。３０は負極形成面である。図２はその断面を示した模式図である。１は基板、２はｎ型層、３は発光層、４はｐ型層、５は正極である。分離帯域の半導体はｎ型層が露出するまで除去されて溝部４０を形成している。５０は割溝である。

溝部の幅は通常分離帯域の幅と等しいが、分離帯域の幅よりも小さくすることもできる。しかし、割溝の幅よりも大きくしておかなければならない。

溝部の深さは、基板表面に上述の厚さの半導体層を残しておけば、別に制限されずどのような深さでもよい。半導体層の厚さによって異なるが、一般に１〜１０μｍ程度である。溝部の深さをｎ型層が露出する深さとして、エッチングにより負極形成面を露出させる際に、同時に溝部を形成することが製造工程を簡略化できて好ましい。

溝部の断面形状は、矩形、Ｕ字状およびＶ字状等どのような形状でもよいが、底面に割溝を形成するには矩形が好ましい。

溝部の形成には、エッチング法、ダイシング法、レーザー法およびスクライブ法など周知の手法を何ら制限なく用いることができる。特に、ウェットエッチングおよびドライエッチングなどのエッチング方法を用いることが好ましい。なぜならエッチングが化合物半導体層の表面および側面を傷めにくいからである。

ドライエッチングであれば、例えば、反応性イオンエッチング、イオンミリング、集束ビームエッチングおよびＥＣＲエッチングなどの手法を用いることができ、ウェットエッチングであれば、例えば硫酸とリン酸の混酸を用いることができる。但し、エッチングを行う前に、化合物半導体表面に、所望のチップ形状となるように、所定のマスクを形成することはいうまでもない。

溝部は基板上に化合物半導体層が残るように形成しなければならない。上述した如く、少なくとも５μｍの厚さで残すことが好ましい。半導体素子が発光素子の場合、化合物半導体層はｎ型半導体層、発光層およびｐ型半導体層から構成されるが、その化合物半導体層の少なくとも一部が基板上に存在している。

割溝の形成は、この化合物半導体層の上からレーザーを照射して行なう。化合物半導体は基板よりもレーザーを吸収し易いので、化合物半導体が存在せずに基板が露出している場合に比較して、基板を含めて割溝形成部の温度が高温になり、割溝の加工スピードが速くなる。

割溝の幅は分離帯域内に収まれば別に制限されない。深さは基板表面から６μｍ以上であることが好ましい。これより浅いと、切断面が斜めに割れるため、不良チップ生成の原因となる。１０μｍ以上あることがさらに好ましく、２０μｍ以上あれば特に好ましい。

割溝の断面形状は矩形、Ｕ字状およびＶ字状等どのような形状でもよいが、好ましくはＶ字状またはＵ字状にすると良い。Ｖ字状が特に好ましい。なぜならば、チップ状に分割する際、Ｖ字状の最先端付近からクラックが発生するので、不良率が低下する。割溝の断面形状は、ビーム径および焦点位置等のレーザー光学系の制御によりコントロール可能である。

割溝は基板の表面（半導体側）のみならず背面にも併せて形成することができる。表面の割溝と背面の割溝間で確実に切断され、不良率が低下する。また、背面にも形成する場合、背面の割溝と表面の割溝の中心線をずらしておくと、発光素子の側面が垂直ではなく斜めになるので、光の取り出し効率を向上させることができる。

本発明では、割溝の形成にレーザー法を用いるが、レーザー加工では割溝を所望の深さまで形成することでき、また、エッチング法に比べて迅速に割溝を形成することができる。さらに、スクライブ法やダイシング法に比べて、ブレードやダイヤモンド針の消耗および劣化による加工精度のバラツキがなく、また、それらの刃先の交換などに発生するコストを低減することができる。

また、レーザー法で形成した割溝の側面を微分干渉系光学顕微鏡で観察すると、側面に凹凸があり、光の取り出し効率がよくなる。さらに、格子状割溝の交点、即ち、チップの角部において深さが深くなり、チップの分割が確実になる。

本発明に用いることができるレーザー加工機としては、半導体ウェハーを各チップに分離可能な割溝を形成できるものであればどのようなタイプでも良い。具体的にはＣＯ₂レーザー、ＹＡＧレーザー、エキシマ・レーザーおよびパルスレーザーなどを用いることができる。なかでもパルスレーザーが好ましい。

レーザーの波長は３５５ｎｍ、２６６ｎｍなどを用いることができ、さらに短い波長でもよい。周波数は１〜１０００００Ｈｚが好ましく、３００００〜７００００Ｈｚがさらに好ましい。出力は割溝の幅および深さによって異なるが、所望の割溝を得るに必要な最小限の出力であることが好ましい。化合物半導体はレーザーの吸収効率がよいので、低出力での加工が可能となる。余分なレーザー出力は基板や化合物半導体に熱損傷を与えるので、通常２Ｗ以下が好ましく、１Ｗ以下がさらに好ましい。

また、照射するレーザービームのスポット形状は円形よりも楕円形の方が好ましい。特に、楕円形状は加工方向に細長く調整する方が良い。これは円形よりもきれいな切断面が得られ、かつ加工スピードも向上させることが可能となる。楕円の幅は１０μｍ以下が好ましく、さらには５μｍ以下が好ましい。ビームの長さは１０μｍ以上が好ましく、さらには５０μｍ以上が好ましい。

さらに、レーザー加工部にガスを吹き付けることによって、化合物半導体層の加工部周辺が冷却され、化合物半導体層の熱損傷を低減できる。さらには、加工で発生した溶融物が割溝側面に付着せず、ガス流によって吹き飛ばされるため、割溝側面からの外光取り出し量を改善できる。加工部に吹き付けるガスとしては、酸素、窒素、ヘリウム、アルゴン、水素などを何ら制限無く用いることができる。特に冷却効果の高いヘリウム、水素、窒素などが挙げられるが、好ましくは安価な窒素である。ガスの吹き付けは、先端のノズル径が細いほど好ましい。ノズル径が細いほど、局所的な吹き付けが可能となり、ガス流速を早くすることができる。

レーザー加工機によって照射されるレーザーは、レンズなどの光学系によって所望の位置に焦点位置を調整させることができる。焦点は半導体層の近傍、特に表面に合わせることが好ましい。

また、レーザー法で割溝を形成する場合、他法に比べ汚れの飛散が特に激しく、割溝形成時に半導体ウェハーの表面および背面（背面にも割溝を設ける場合）に付着する。汚れは、電子顕微鏡（ＦＥ−ＳＥＭ）でＥＤＸ分析した結果、化合物半導体および基板の成分であるＡｌ、Ｏ、Ｃ、Ｃｌ、Ｓｉなどの少なくとも一つの元素を有する成分であった。

汚れが付着すると光の取り出し効率が低下するので、割溝形成前に割溝形成面を保護膜で被覆し、割溝形成後保護膜と共に付着した汚れを除去することが好ましい。溝部を形成する場合は溝部形成後に保護膜を設ける。

保護膜としては、レジスト、透明樹脂、ガラス、金属および絶縁膜などを何ら制限なく用いることができる。例えば、レジストとしてはフォトリソグラフィーで用いられる水溶性のレジストなどが挙げられる。透明樹脂としてはアクリル樹脂、ポリエステル、ポリイミド、塩ビおよびシリコン樹脂などが挙げられる。金属保護膜としてはニッケルおよびチタンなどが挙げられ、絶縁膜としては酸化珪素および窒化珪素などが挙げられる。これらの保護膜は、塗布法、蒸着法およびスパッタリング法など周知の手段により形成することができる。

保護膜の厚さは、割溝形成時に損傷しない程度の強度があればよく、その下限は０．００１μｍ以上が好ましく、さらに好ましくは０．０１μｍ以上である。また、あまり厚すぎると、例えばレーザー法を用いて割溝を形成する場合、保護膜がレーザー光を吸収して剥がれる場合がある。従って、厚さの上限は５μｍ以下が好ましく、さらに好ましくは３μｍ以下、特に好ましくは１μｍ以下である。

割溝形成後、表面に付着した汚れと共に保護膜を除去する。除去方法は特に限定されずどのような方法でもよい。超音波、ジェット水流、シャワー、浸漬、エッチング、スクラブ洗浄など保護膜が完全に除去できれば何ら制限なく用いることができる。

水溶性のレジストは、スピンコーターで半導体ウェハーの表面全体に均一な膜厚の保護膜を形成することができ、割溝を形成後、簡単に水洗浄で除去することができるので好ましい。または、保護膜にフォトレジストを用いた場合、割溝形成後に燐酸、硫酸、塩酸などに浸漬し、割溝周辺部の汚れをウェットエッチングで選択的に除去し、その後アセトンなどの有機溶剤でウェハー表面のフォトレジストを完全に除去することが好ましい。

絶縁膜を保護膜として使用した場合、除去する際に溝部の保護膜を残しておくと、正極および負極間のリーク防止になるので好ましい。この場合、透明な絶縁膜を用いることが好ましい。このように部分的に除去する場合は、エッチングマスクを用いて選択的にエッチングすればよい。

以下に実施例により本発明をさらに詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。

（実施例１）
窒化ガリウム系化合物半導体からなる青色発光素子を以下のとおり作製した。
サファイア基板上にＡｌＮからなるバッファ層を介してアンドープＧａＮからなる厚さ２μｍの下地層、Ｓｉドープ（濃度１×１０¹⁹／ｃｍ³）ＧａＮからなる厚さ２μｍのｎコンタクト層、Ｓｉドープ（濃度１×１０¹⁸／ｃｍ³）Ｉｎ_0.1Ｇａ_0.9Ｎからなる厚さ１２．５ｎｍのｎクラッド層、ＧａＮからなる厚さ１６ｎｍの障壁層とＩｎ_0.2Ｇａ_0.8Ｎからなる厚さ２．５ｎｍの井戸層を交互に５回積層させた後、最後に障壁層を設けた多重量子井戸構造の発光層、Ｍｇドープ（濃度１×１０²⁰／ｃｍ³）Ａｌ_0.07Ｇａ_0.93Ｎからなる厚さ２．５ｎｍのｐクラッド層およびＭｇドープ（濃度８×１０¹⁹／ｃｍ³）ＧａＮからなる厚さ０．１５μｍのｐコンタクト層を順次積層して化合物半導体積層物とした。

この化合物半導体積層物のｐコンタクト層上の所定の位置に公知のフォトリソグラフィー技術およびリフトオフ技術を用いて、ｐコンタクト層側から順にＡｕおよびＮｉＯを積層した構造を持つ透光性の正極を形成した。続いて、公知のフォトリソグラフィー技術を用い、半導体側からＴｉ／Ａｌ／Ｔｉ／Ａｕ層構造よりなる正極ボンディング用パッドを形成した。

上記の方法により作製した透光性正極の波長４７０ｎｍの光における透過率は６０％であった。なお、透過率は、上記と同じ透光性正極を透過率測定用の大きさに形成したもので測定した。

次に、図１に示したようなピッチが３５０μｍ、幅が２０μｍの分離帯域を公知のフォトリソグラフィー技術および反応性イオンエッチング技術により深さが１μｍになるようにエッチングして、溝部を形成した。同時に、図１に示したように、分離帯域に臨む位置で、半円状にエッチングし、ｎコンタクト層を露出させ、負極形成面（３０）としている。続いて、この負極形成面にＴｉ／Ａｕ二層構造の負極を当業者周知の方法で形成した。

その後、半導体ウェハーの半導体層側の表面に水溶性のレジストをスピンコーターで表面全体に均一に塗布し、乾燥させて厚さ０．２μｍの保護膜を形成した。

次に半導体ウェハーのサファイア基板側にＵＶテープを貼りつけた後、パルスレーザー加工機のステージ上に半導体ウェハーを真空チャックで固定した。ステージはＸ軸（左右）およびＹ軸（前後）方向に移動することができ、回転可能な構造となっている。固定後、レーザーの焦点が溝部の半導体表面に結ばれるようにレーザー光学系を調整し、サファイア基板のＸ軸方向に３５０μｍピッチ、幅５μｍ、基板表面からの深さ２０μｍ、断面形状がＶ字状の割溝を溝部の底面に形成した。レーザーの波長は２６６ｎｍ、周波数は５０ｋＨｚ、出力は１．６Ｗであった。この条件下、加工スピード７０ｍｍ／秒で良好な割溝が形成できた。さらに、ステージを９０°回転させ、Ｙ軸方向に同様にして割溝を形成した。割溝形成後、真空チャックを解放し、ウェハーをステージから剥ぎ取った。

次に、半導体ウェハーを洗浄機のステージに設置し、半導体ウェハーを回転させつつ、半導体層側の表面にシャワー水を流すことによって、形成した保護膜を除去した。最後は、高回転数で回転させ、シャワー水を吹き飛ばして乾燥させた。

以上のようにして得られた化合物半導体発光素子ウェハーのサファイア基板背面側をラッピングおよびポリッシングすることで、厚さが８５μｍとなるように薄板化した。基板背面のＲａは０．００５μｍであった。

得られた化合物半導体発光素子ウェハーの表面には目視検査で汚れは全く観察されなかった。このウェハーをサファイア基板側から押し割って分離することにより、３５０μｍ角のチップを多数得た。外形不良の無いものを取り出したところ、歩留まりは９０％であった。さらに耐電圧特性不良なものを除去したところ、歩留まりは８６％であった。

ベアチップマウントした状態の積分球測定において、この発光素子は電流２０ｍＡで５．１ｍＷの発光出力を示した。

（比較例１）
半導体エッチングによる分離帯域に溝部を形成する工程を、負極形成面および分離帯域をｎコンタクト層まで露出させる第一段階、さらに分離帯域をサファイア基板面まで露出させて溝部とする第二段階の２段工程で行なった以外は、実施例１と同様にチップ状の化合物半導体発光素子を作製した。その結果、得られた発光素子は実施例１と同等の品質であったが、割溝の深さを２０μｍにするためには加工スピードは４０ｍｍ／秒となり、１時間あたりの加工枚数が約４０％低下した。さらに、サファイア基板を露出させるためのエッチング工程に約４時間費やした。

（実施例２）
化合物半導体積層物におけるアンドープＧａＮからなる下地層の厚さを８μｍとしたことを除いて、実施例１と同様に窒化ガリウム系化合物半導体からなる青色発光素子を作製した。基板面からの深さ２０μｍの割溝が加工スピード７０ｍｍ／秒で良好に形成できた。実施例１と同等の品質の発光素子が同等の歩留まりで得られた。

本実施例において、基板の薄板化を割溝形成工程の前に行なったところ、基板に反りが発生し、レーザー焦点を半導体表面に安定して設定できず、化合物半導体層に熱損傷部が発生した。さらに個々のチップに押し割る際に、クラックの発生が見られ、最終的に歩留まりは７０％であった。薄板化の際に、基板背面のＲａを０．０１５μｍにしたところ、基板の反りが減少し、実施例１と同等の品質の発光素子が同等の歩留まりで得られた。

なお、化合物半導体層の厚さが薄い実施例１においては、基板の薄板化を割溝形成工程の前に行なっても、基板に反りは見られず、得られた発光素子の品質および歩留まりに影響はなかった。

本発明の製造方法によって、化合物半導体素子ウェハーの加工スピードが大幅に改良されるので、化合物半導体素子の製造における産業上の利用価値は極めて大きい。

１基板
２ｎ型半導体層
３発光層
４ｐ型半導体層
５正極
１０発光素子
２０分離帯域
３０負極形成面
４０溝部
５０割溝

Claims

厚さ２５０〜１０００μｍのサファイア基板上に膜厚が５μｍ以上のＩＩＩ族窒化物半導体層を積層した化合物半導体素子ウェハーを形成し、基板を研磨して薄くする化合物半導体発光素子の製造方法であって、
基板を１５０μｍ以下の厚さに研磨して薄板化し、
基板背面の表面粗さＲａ（算術平均粗さ）を０．００１μｍ以上２μｍ以下としてウェハーを平坦化することを特徴とする化合物半導体発光素子の製造方法。
基板背面の表面粗さＲａ（算術平均粗さ）を０．０１μｍ以上０．３μｍ以下とすることを特徴とする請求項１に記載の化合物半導体発光素子の製造方法。