JP5556657B2 - Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ - Google Patents

Description

本発明は、発光ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）、電子デバイス等に、好適に用いられ、ＩＩＩ族窒化物半導体を積層するＩＩＩ族窒化物半導体発光素子の製造方法及びＩＩＩ族窒化物半導体発光素子、並びにランプに関する。
本願は、２００８年５月１４日に、日本に出願された特願２００８−１２７７５０号に基づき優先権を主張し、その内容をここに援用する。

ＩＩＩ族窒化物半導体は、可視光から紫外光領域の範囲に相当するエネルギーの直接遷移型のバンドギャップを有し、発光効率に優れていることから、発光ダイオード（ＬＥＤ）やレーザダイオード（ＬＤ）等の半導体発光素子として製品化され、各種用途で使用されている。また、電子デバイスに用いた場合でも、ＩＩＩ族窒化物半導体は、従来のＩＩＩ−Ｖ族化合物半導体を用いた場合に比べて優れた特性が得られるポテンシャルを有している。

このようなＩＩＩ族窒化物半導体は、一般的に、トリメチルガリウム、トリメチルアルミニウムおよびアンモニアを原料として、有機金属化学気相成長（ＭＯＣＶＤ）法によって製造される他、分子線エピタキシー法（ＭＢＥ法）等によって製造されている。ＭＯＣＶＤ法は、キャリアガスに原料の蒸気を含ませて基板表面に運搬し、加熱された基板の表面で原料を分解させることにより、結晶を成長させる方法である。

ＩＩＩ族窒化物半導体が用いられた一般的な発光素子では、サファイア単結晶基板の上に、ＩＩＩ族窒化物半導体からなるｎ型半導体層、発光層及びｐ型半導体層がこの順で積層される。サファイア基板は絶縁体であるので、その素子構造は一般的に、ｐ型半導体層上に形成された正極とｎ型半導体層上に形成された負極とが同一面上に存在する構造となる。このようなＩＩＩ族窒化物半導体発光素子には、正極に透明電極を使用してｐ型半導体側から光を取り出すフェイスアップ方式と、正極にＡｇなどの高反射膜を使用してサファイア基板側から光を取り出すフリップチップ方式の２種類がある。

上述のような発光素子の出力の指標としては、一般に外部量子効率が用いられ、外部量子効率が高ければ、発光出力の高い発光素子と言うことができる。また、外部量子効率とは、内部量子効率と光取り出し効率とを掛け合わせた指標であり、この内部量子効率とは、素子に注入した電流のエネルギーが発光層で光に変換される割合である。また、光取り出し効率とは、発光層で発生した光のうち発光素子の外部に取り出すことができる光の割合である。従って、外部量子効率を向上させるには、光取り出し効率を改善する必要がある。

光取り出し効率を改善する方法としては、主として２つの方法がある。一つは、光取り出し面に形成される電極等による光の吸収を低減させる方法であり、もう一つは、発光素子とその外部の媒体との屈折率の違いによって生じる発光素子の内部への光の閉じ込めを低減させる方法である。

また、発光素子の内部への光の閉じ込めを低減させる方法としては、発光素子の光取り出し面に凹凸を形成する技術が提案されている（例えば、特許文献１を参照）。
しかしながら、特許文献１に記載のような、機械的加工あるいは化学的加工によって光取り出し面に凹凸が形成された発光素子では、光取り出し面に加工を施すことで半導体層に負荷が掛かり、発光層にダメージが残る虞がある。また、光取り出し面に凹凸が形成される製造条件で半導体層を成長させた発光素子では、半導体層の結晶性が劣化してしまうため、発光層が欠陥を含んだものになる。このため、光取り出し面に凹凸を形成した場合、光取り出し効率は向上するものの、内部量子効率が低下してしまい、発光強度を増強させることができなくなるという問題があった。

そこで、光取り出し面に凹凸を形成する方法ではなく、サファイア基板の表面に凹凸を形成し、その上にＩＩＩ族窒化物半導体層を成長させる方法が提案されている（例えば、特許文献２を参照）。この方法によれば、サファイア基板とＩＩＩ族窒化物半導体層との界面が凹凸となり、サファイア基板とＩＩＩ族窒化物半導体層との屈折率の違いによる界面での光の乱反射により、発光素子の内部への光の閉じ込めを低減させることができ、光取り出し効率を向上させることができる。
しかしながら、特許文献２に記載の方法では、サファイア基板上の半導体層からの光取り出し効率は改善できるものの、サファイア基板からの光取り出し効率を向上させることができないという問題があった。

さらに、光取り出し効率の高い発光素子を提供するために、ＩＩＩ族窒化物半導体層の側面が基板主面の法線に対して傾斜している当該発光素子が知られている（例えば、特許文献３を参照）。そして特許文献３には、窒化物半導体層を基板に達するまで除去する手段としてレーザの使用が記載されている。
一方、ウェーハを個々の素子に分割する方法として、半導体層が積層されたウェーハの基板内部に集光点を合わせてレーザ光を照射することにより改質領域を形成し、この改質領域によって切断起点領域を形成し、切断起点領域に沿ってウェーハを切断する方法が提案されている（例えば、特許文献４、５を参照）。

特許第２８３６６８７号公報 特開２００２−２８０６１１号公報 特開２００６−２５３６７０号公報 特開２００３−３３８４６８号公報 特開２００６−２４５０６２号公報

即ち、特許文献４、５においては、ウェーハを分割する際、レーザ照射によってサファイア基板の内部に変質部分を設けた後に、発光素子チップ単位に分割するレーザ加工方法が開示されているが、このような方法では、分割の際にＩＩＩ族窒化物半導体層に対してレーザ加工によるダメージが与えられてしまい、発光特性の低下や電気的リークが発生する等の問題があった。

本発明は上記問題に鑑みてなされたものであり、内部量子効率及び光取り出し効率に優れる発光素子を製造することができるとともに、生産効率に優れたＩＩＩ族窒化物半導体発光素子の製造方法を提供することを目的とする。
また、内部量子効率及び光取り出し効率に優れ、高い発光特性を有するＩＩＩ族窒化物半導体発光素子、及びそれが用いられてなるランプを提供することを目的とする。

本発明者等は、基板上にＩＩＩ族窒化物半導体が形成されてなる発光素子の光取り出し効率を向上させるために鋭意研究を重ねたところ、基板上に、少なくとも、ＩＩＩ族窒化物半導体からなるｎ型半導体層、発光層及びｐ型半導体層を順次積層して形成した半導体層に、第１のレーザ照射によって前記半導体層を除去して基板の主面を露出、及び／又は、基板の一部に溝を形成した後、基板内部に第２のレーザ照射の工程による加工痕を設け、この加工痕で基板を分割することにより、光取り出し効率に優れる発光素子を、半導体層にダメージを与えることなく、より高い生産効率で製造することが可能となることを見出し、本発明を完成させた。
すなわち、本発明は以下の発明を提供する。

［１］ 基板上に、ＩＩＩ族窒化物半導体からなるｎ型半導体層、発光層及びｐ型半導体層を順次積層して半導体層を形成するＩＩＩ族窒化物半導体発光素子の製造方法であって、前記基板の第１の主面の上に、前記ＩＩＩ族窒化物半導体をエピタキシャル成長させることにより、前記主面を覆うようにして前記半導体層を形成するエピタキシャル工程と、前記半導体層上に保護膜を形成するマスク工程（保護膜形成工程）と、前記基板の半導体層及び保護膜を形成した側から、前記基板を複数のチップに分割するための切断予定ライン（スクライブライン）に沿ってレーザを照射することにより、前記保護膜及び前記半導体層を除去し、前記基板を露出させる半導体層除去工程と、前記半導体層除去工程で、前記基板を分割するためのスクライブラインに沿った部分が除去された前記半導体層の側面をエッチングして、前記基板の第１の主面上から前記半導体層が形成された側に向かうに従って逆傾斜する逆傾斜面状に形成するエッチング工程をさらに備え、前記基板の第２の主面を研削することによって前記基板を薄くする研削工程と、前記研削工程後に前記基板を研磨（ラッピング）する研磨工程と、前記切断予定ラインに沿ってレーザを照射することにより、前記基板の内部に加工痕を設けるレーザ加工工程と、前記加工痕及び前記切断予定ラインに沿って前記基板を分割することにより、該基板の分割面を粗面としながら複数のチップとする分割工程と、を具備してなることを特徴とするＩＩＩ族窒化物半導体発光素子の製造方法。

［２］ 前記基板に備えられる前記第１の主面が、Ｃ面からなる平面と前記Ｃ面上に形成された複数の凸部とからなるものであることを特徴とする上記［１］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［３］ 前記基板が、基板表面の面方位として（０００１）方向から±３°の範囲内のオフ角が付与された基板であることを特徴とする上記［１］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［４］ 前記レーザ加工工程は、前記基板の第２の主面側、及び／又は、第１の主面側から前記レーザを照射することを特徴とする上記［１］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［５］ 前記レーザ加工工程は、前記基板における前記レーザの照射面から厚さ方向で２／３部迄の領域に、前記加工痕を設けることを特徴とする上記［１］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［６］ 前記レーザ加工工程は、前記基板に対して前記レーザをパルス照射することを特徴とする上記［１］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［７］ 前記レーザ加工工程は、前記レーザの発光波長を２６６ｎｍ、又は３５５ｎｍとすることを特徴とする上記［１］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［８］ 前記半導体層除去工程は、前記レーザをパルス照射することによって前記半導体層を除去することを特徴とする上記［１］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［９］ 前記半導体層除去工程は、前記レーザの発光波長を２６６ｎｍ、又は３５５ｎｍとすることを特徴とする上記［１］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。

［１０］ 前記エッチング工程は、前記半導体層をリン酸処理液に含浸する湿式エッチングによって行なうことを特徴とする上記［１］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［１１］ 前記研磨工程と前記レーザ加工工程との間において、前記基板側、又は、前記半導体層側の何れかに、樹脂からなる仮固定シートを貼着する仮固定工程を備え、前記分割工程の後に、前記仮固定シートを加熱して拡張することにより、前記複数のチップの各々を離間させた後、該チップを前記仮固定シートから取り外すシート剥離工程を備えることを特徴とする上記［１］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。

［１２］ 少なくとも前記エピタキシャル工程の前において、前記基板の第１の主面の上に、Ａｌ_ＸＧａ_１−ＸＮ（１≧Ｘ≧０）からなるバッファ層を、前記第１の主面を覆うようにして反応性スパッタ法によって積層するバッファ層形成工程を備え、前記半導体層除去工程は、前記基板の半導体層及び保護膜を形成した側から、前記基板を複数のチップに分割するための切断予定ラインに沿ってレーザを照射することにより、前記保護膜、前記半導体層及び前記バッファ層の各々を除去して前記基板を露出させ、前記エッチング工程は、前記半導体層除去工程において前記基板を分割するためのスクライブラインに沿った部分が除去された前記半導体層及びバッファ層の側面をエッチングすることを特徴とする上記［１］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［１３］ 前記バッファ層形成工程は、前記バッファ層を０．０１〜０．５μｍの厚さで形成することを特徴とする上記［１２］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［１４］ 前記バッファ層形成工程は、前記バッファ層を単結晶で形成することを特徴とする上記［１２］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［１５］ 前記バッファ層形成工程は、前記バッファ層を多結晶で形成することを特徴とする上記［１２］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。

［１６］ 前記エピタキシャル工程と前記マスク工程との間において、前記ｐ型半導体層上の所定の位置に複数の透光性正極を形成した後、該透光性正極の各々の上に複数の正極ボンディングパッドを形成するとともに、前記半導体層の所定の位置をエッチング除去することにより、前記ｎ型半導体層を露出させて複数の負極形成領域を形成し、該負極形成領域の各々に複数の負極ボンディングパッドを形成する電極形成工程を備えることを特徴とする上記［１］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［１７］ 前記基板がサファイア基板であることを特徴とする上記［１］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［１８］ 前記基板の厚さが１００μｍ以上であることを特徴とする上記［１］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。

［１９］ 上記［１］〜［１８］の何れか１項に記載の製造方法によって得られるＩＩＩ族窒化物半導体発光素子。

［２０］ 上記［１］〜［１９］の何れか１項に記載のＩＩＩ族窒化物半導体発光素子が用いられてなるランプ。

本発明のＩＩＩ族窒化物半導体発光素子の製造方法によれば、エピタキシャル工程と、保護膜を形成するマスク工程（保護膜形成工程）と、レーザ照射によって前記保護膜及び前記半導体層を除去する半導体層除去工程と、前記基板を薄くする研削工程と、前記基板を研磨する研磨工程と、前記基板の内部に加工痕を設けるレーザ加工工程と、前記基板の分割面を粗面とする分割工程とを具備してなる製造方法なので、半導体層にダメージを与えることなく、また、素子特性を低下させることなく、基板の端面を粗面とすることができ、結果的に、内部量子効率及び光取り出し効率を高め、高い発光出力を有するＩＩＩ族窒化物半導体発光素子を製造することができる。
さらに、本発明の製造方法によれば、半導体層除去工程において、レーザ照射により基板に溝を形成した場合には、当該半導体発光素子に備えられる基板の反りを低減することができ、さらに、研削工程及び研磨工程で使用する砥粒の粒度をコントロールすることで、研削工程及び研磨工程後の基板の反りを大幅に低減できる。
また、本発明の製造方法によれば、上述の効果の寄与により、２つのレーザ照射工程（半導体層除去工程、レーザ加工工程）によって、高精度かつ高い生産効率（高い歩留り）で半導体発光素子を製造することが可能となる。
この結果、本発明の製造方法により、内部量子効率及び光取り出し効率に優れた高い発光出力を有するＩＩＩ族窒化物半導体発光素子が実現できる。

また、本発明のＩＩＩ族窒化物半導体発光素子によれば、基板が、Ｃ面からなる平面と、前記Ｃ面上に形成される複数の凸部とからなる第１の主面を有するものであり、この第１の主面の上にＩＩＩ族窒化物半導体がエピタキシャル成長することにより、第１の主面を覆うように半導体層が形成されてなる構成なので、界面での光の乱反射により発光素子の内部への光の閉じ込めが低減され、また、半導体層の側面を、基板の第１の主面上から前記半導体層が形成された側（上部）に向かうに従って逆傾斜する逆傾斜面状に形成することにより、発光素子の内部への光の閉じ込めが低減され、さらに、分割された発光素子の基板の端面が粗面とされてなる構成とすることで、基板内部を伝搬する光を効率的に外部に出射させる格別な効果により、従来に増して高い発光出力を有する発光素子を提供することが可能となる。
さらに、本発明は、上記本発明のＩＩＩ族窒化物半導体発光素子を用いることにより、高い発光特性を有するランプを提供することができる。

本発明に係るＩＩＩ族窒化物半導体発光素子の一例を模式的に説明する図であり、断面構造を示す概略図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の一例を模式的に説明する図であり、基板の断面形状を示す部分断面図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の一例を模式的に説明する図であり、基板の主面形状を示す斜視図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の一例を模式的に説明する図であり、積層半導体の断面構造を示す概略図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の製造方法の一例を模式的に説明する図であり、電極形成工程を示す断面図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の製造方法の一例を模式的に説明する断面図であり、マスク工程を示す概略図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の製造方法の一例を模式的に説明する平面図であり、マスク工程を示す概略図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の製造方法の一例を模式的に説明する断面図であり、半導体層除去工程を示す概略図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の製造方法の一例を模式的に説明する平面図であり、半導体層除去工程を示す概略図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の製造方法の一例を模式的に説明する図であり、エッチング工程を示す断面図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の製造方法の一例を模式的に説明する図であり、保護膜除去工程を示す断面図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の製造方法の一例を模式的に説明する図であり、仮固定工程を示す断面図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の製造方法の一例を模式的に説明する図であり、レーザ加工工程を示す断面図で、基板の主面側からレーザを照射する工程を表す概略図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の製造方法の一例を模式的に説明する図であり、レーザ加工工程を示す断面図で、レーザによって加工痕が形成された状態を示す概略図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の製造方法の一例を模式的に説明する図であり、レーザ加工工程を示す断面図で、基板の下面側からレーザを照射する工程を表す概略図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の製造方法の一例を模式的に説明する図であり、レーザ加工工程を示す断面図で、レーザによって加工痕が形成された状態を示す概略図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の製造方法の一例を模式的に説明する図であり、分割工程を示す断面図で、加工痕に沿って基板を押し割る処理を示す概略図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の製造方法の一例を模式的に説明する図であり、分割工程を示す断面図で、分割されたチップを示す概略図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の製造方法の一例を模式的に説明する図であり、シート剥離工程を示す断面図で、複数の発光素子がシートから剥離された状態を示す概略図である。 本発明に係るＩＩＩ族窒化物半導体発光素子を用いて構成したランプを模式的に説明する概略図である。

以下に、本発明の実施形態であるＩＩＩ族窒化物半導体発光素子の製造方法及びＩＩＩ族窒化物半導体発光素子、並びにランプについて、図１〜１４を適宜参照しながら説明する。図１は本実施形態のＩＩＩ族窒化物半導体発光素子を示す断面図であり、図２は凸部が設けられた基板の第１の主面にバッファ層及びＩＩＩ族窒化物半導体からなる下地層を積層する工程を説明するための断面図、図３は図２に示す凸部が設けられた基板の第１の主面を示す斜視図、図４は図１に示す発光素子に備えられる積層半導体をさらに詳細に示す断面図、図５〜図１３は本実施形態のＩＩＩ族窒化物半導体発光素子の製造方法の各プロセスを説明するための工程図、図１４は半導体層を逆テーパ状に形成した例を示す概略図、図１５は図１に示す発光素子が用いられてなるランプを示す概略図である。

［ＩＩＩ族窒化物半導体発光素子］
本実施形態のＩＩＩ族窒化物半導体素子（以下、発光素子と略称することがある）１は、基板２上に、ＩＩＩ族窒化物半導体からなるｎ型半導体層１４、発光層１５及びｐ型半導体層１６が順次積層されてなる半導体層３０が形成され、基板２は、Ｃ面からなる平面２１と、Ｃ面上に形成される複数の凸部２２とからなる主面（第１の主面）２０を有し、この主面２０の上にＩＩＩ族窒化物半導体からなる半導体層３０がエピタキシャル成長することにより、平面２１及び凸部２２からなる主面２０を覆うように半導体層３０が形成され、また、基板２の端面２ａが、詳細を後述する粗面とされてなり、概略構成されている。また、本実施形態で説明する発光素子１は、ｐ型半導体層１６上に透光性正極１７が形成され、この透光性正極１７上に正極ボンディングパッド１８が形成されているとともに、ｎ型半導体層１４においてｎ型コンタクト層１４ｂが露出した負極形成領域１４ｄに負極ボンディングパッド１９が形成されている（図１に示す発光素子１及び図４に示す積層半導体１０を参照）。また、図１に示す例の発光素子１は、基板２とｎ型半導体層１４の間に、バッファ層１２が形成されている。また、図示例の発光素子１は、半導体層３０（ｎ型半導体層１４、発光層１５及びｐ型半導体層１６）の側面３０ａ及びバッファ層１２の側面１２ａが、基板２上から上部に向かうに従って逆傾斜する逆傾斜面状に形成されている。
本実施形態の発光素子１は、上記構成により、図１に例示するような一面電極型の発光素子をなすものである。

＜積層構造＞
図４は、本発明に係るＩＩＩ族窒化物半導体素子の一例を説明するための図であり、基板上にＩＩＩ族窒化物半導体が形成された積層半導体の一例を示す概略断面図である。
図４に示す積層半導体１０は、基板２上にＩＩＩ族窒化物からなるバッファ層１２が積層されており、図示例では、バッファ層１２の上にｎ型半導体層１４（下地層１４ａ）が形成された構成とされている。また、図示例の積層半導体１０においては、ｎ型半導体層１４の上に、さらに、発光層１５及びｐ型半導体層１６が順次積層され、これら各層からなるＬＥＤ構造（半導体層３０）が構成されている。
以下、本実施形態のＩＩＩ族窒化物半導体発光素子の積層構造について詳述する。

『基板』
（基板の材料）
基板２の材料としては、表面にＩＩＩ族窒化物半導体結晶がエピタキシャル成長できる材料であれば、特に限定されず、各種材料を選択して用いることができるが、本発明においては、後述のレーザ加工工程や、基板に凸部を形成する工程における加工の特性上、サファイアを用いることが好ましい。また、サファイアのような六方晶構造を有する材料を基板に用いることは、結晶性の良好なＩＩＩ族窒化物半導体を積層できる点からも好ましい。
また、基板の大きさとしては、通常は直径２インチ程度のものが用いられるが、本発明のＩＩＩ族窒化物半導体素子では、直径４〜６インチの基板を使用することも可能である。
また、本発明において用いる基板２としては、基板表面の面方位として（０００１）方向から±３°の範囲内のオフ角が付与された基板を用いることができる。

（基板の形状：平面と凸部とからなる主面）
本実施形態で用いられる基板２は、図３に示す例のように、複数の凸部２２が形成されている。そして、基板２の主面（第１の主面）２０において凸部２２の形成されていない部分は、（０００１）Ｃ面からなる平面２１とされている。従って、図２及び図３に示す例のように、基板２の主面２０は、Ｃ面からなる平面２１と、複数の凸部２２とから構成されている。

凸部２２は、図２及び図３に示すように、Ｃ面に非平行の表面２２ｃからなるものであり、この表面２２ｃにＣ面が現れていないものである。図２及び図３に示す凸部２２は、基部２２ａの平面形状が略円形であり、上部に向かって徐々に外形が小さくなる形状とされており、側面２２ｂが外側に向かって湾曲したお椀状（半球状）の形状とされている。
また、凸部２２の平面配置は、図２及び図３に示すように、碁盤目状に等間隔に配置されている。

また、図２及び図３に示す例の凸部２２は、基部幅ｄ_１が０．０５〜５μｍ、高さｈが０．０５〜５μｍ、且つ、高さｈが基部幅ｄ_１の１／４以上のものであって、隣接する凸部２２間の間隔ｄ_２が基部幅ｄ_１の０．５〜５倍とされている。ここで、凸部２２の基部幅ｄ_１とは、凸部２２の底辺（基部２２ａ）における最大幅の長さのことをいう。また、隣接する凸部２２の間隔ｄ_２とは、最も近接した凸部２２の基部２２ａの縁の間の距離をいう。

隣接する凸部２２間の間隔ｄ_２は、基部幅ｄ_１の０．５〜５倍とされることが好ましい。凸部２２間の間隔ｄ_２が基部幅ｄ_１の０．５倍未満であると、ｎ型半導体層１４（半導体層３０）を構成する下地層１４ａをエピタキシャル成長させる際に、Ｃ面からなる平面２１上からの結晶成長が促進され難くなり、凸部２２を下地層１４ａで完全に埋め込むことが難しくなるし、下地層１４ａの表面１４ｆの平坦性が十分に得られない場合がある。
従って、凸部２２を埋めて下地層１４ａ上にＬＥＤ構造をなす半導体層の結晶を形成した場合、この結晶は当然にピットが多く形成されることとなり、形成されるＩＩＩ族窒化物半導体発光素子の出力や電気特性等の悪化につながってしまう。また、凸部２２間の間隔ｄ_２が基部幅ｄ_１の５倍を超えると、基板２を用いてＩＩＩ族窒化物半導体発光素子を形成した場合に、基板２と、基板２上に形成されたＩＩＩ族窒化物半導体層との界面での光の乱反射の機会が減少し、光の取り出し効率を十分に向上させることができなくなる恐れがある。

基部幅ｄ_１は０．０５〜５μｍとされることが好ましい。基部幅ｄ_１が０．０５μｍ未満であると、基板２を用いてＩＩＩ族窒化物半導体発光素子を形成した場合に、光を乱反射させる効果が十分に得られない恐れがある。また、基部幅ｄ_１が５μｍを超えると、凸部２２を埋めて下地層１４ａをエピタキシャル成長させることが困難になる。

凸部２２の高さｈは０．０５〜５μｍとされることが好ましい。凸部２２の高さｈが０．０５μｍ未満であると、基板２を用いてＩＩＩ族窒化物半導体発光素子を形成した場合に、光を乱反射させる効果が十分に得られない恐れがある。また、凸部２２の高さｈが５μｍを超えると、凸部２２を埋めて下地層１４ａをエピタキシャル成長することが困難になり、下地層１４ａの表面１４ａの平坦性が十分に得られない場合がある。

また、凸部２２の高さｈは基部幅ｄ_１の１／４以上とされることが好ましい。凸部２２の高さｈが基部幅ｄ_１の１／４未満であると、基板２を用いてＩＩＩ族窒化物半導体発光素子を形成した場合における光を乱反射させる効果や、光の取り出し効率を向上させる効果が十分に得られない恐れがある。

なお、凸部２２の形状は、図２及び図３に示す例に限定されるものではなく、Ｃ面に非平行の表面からなるものであれば、いかなる形状であってもよい。例えば、基部の平面形状が略多角形であり、上部に向かって徐々に外形が小さくなる形状とされており、側面１２が外側に向かって湾曲している形状であってもよい。また、側面が上部に向かって徐々に外形が小さくなる斜面からなる略円錐状や略多角錐状とされていてもよい。また、側面の傾斜角度が２段階的変化する形状であってもよい。
また、凸部２２の平面配置も、図２及び図３に示す例に限定されるものではなく、等間隔であってもよいし、等間隔でなくてもよい。また、凸部２２の平面配置は、四角形状であってもよいし、三角形状であってもよいし、ランダムであってもよい。

なお、本実施形態おいては、基板２上に設けられる凸部２２を、詳細を後述する製造方法により、基板２をエッチングすることによって形成することができるが、これには限定されない。例えば、基板上に、凸部をなす別の材料を堆積させることによって凸部を形成してもよい。基板上に、凸部をなす別の材料を堆積させる方法としては、例えば、スパッタ法、蒸着法、ＣＶＤ法等の各方法を用いることができる。また、凸部をなす材料としては、基板の材料とほぼ同等の屈折率を有する材料を用いることが好ましく、基板がサファイア基板の場合、例えば、Ａｌ_２Ｏ_３、ＳｉＮ、ＳｉＯ_２等を用いることができる。

（基板の形状：基板の端面）
本実施形態の発光素子１は、基板２の端面２ａが粗面として構成されている。
本実施形態において、基板２の端面２ａを粗面とする方法としては、後述の製造方法の説明において詳述するが、図１０に示すように、基板２上にバッファ層１２、半導体層３０等が積層された半導体ウェーハを個々の発光素子チップに分割する際、まず、保護膜１３に向けてレーザを照射することにより、基板２を分割するためのスクライブライン２８に沿って保護膜１３及び半導体層３０（並びにバッファ層１２）を除去し、基板２の主面２０、即ちスクライブライン２８の部分を露出させる。そして、スクライブライン２８に沿ってレーザを照射することにより、基板２の内部に加工痕２５を設けた後、前記半導体ウェーハに対して機械的に応力を印加することにより、上述の加工痕２５を起点として、基板２に亀裂を生じさせながら前記半導体ウェーハを破断させ、個々のチップ状態の発光素子１に分割する。
この際、基板２の端面２ａには、詳細な図示を省略するが、レーザ加工による加工痕２５の少なくとも一部が残存する周期的あるいは非周期的な痕が形成された領域と、前記半導体ウェーハを加工痕２５に沿って破断させた際に生じる亀裂痕が不規則に残存する領域とが存在し、全体として不規則な粗面状となる。
このように、基板２の端面２ａが粗い面とされていることにより、端面２ａの表面積が増加するので、基板２に入射した光を効率良く外部に出射させることができ、発光素子１の光取り出し効率が向上する。

上述したように、本実施形態の発光素子１は、各電極が素子の主面側に形成されてなる一面発光型（図１を参照）の発光素子として構成されており、通常、基板２の下面（第２の主面）２３側が、発光素子が設置される箇所に固定されて使用される。このような発光素子においては、後述の発光層１５からの出射光が、半導体層３０の主面側や側面から出射されるとともに、半導体層３０の下面側から出射された多くの光が基板２の主面２０側に入射される。基板２に入射された光は、基板２内を伝搬して下面２３側や端面２ａに到達するが、下面２３は発光素子の設置場所に固定されるため、基板２内に入射した光は、反射して主面２０から半導体層３０に向けて出射されるか、あるいは、端面２ａから発光素子１の外部へ向けて出射される。

ここで、基板２から半導体層３０へ向けて戻るように出射される光は、上述のような基板２の主面２０に設けられた凸部２２の作用によって効率良く基板２から出射され、半導体層３０や透光性正極１７等を伝搬して発光素子１の外部に出射される。そして、基板２の内部において端面２ａ側に向かった光は端面２ａから外部に出射される。この際、端面２ａは、上述のような粗い面とされ、通常の平面よりも表面積が増加した状態なので、基板２内を伝搬した光が効率良く外部へ出射される。これにより、基板２内部からの光取り出し効率が向上し、ひいては、積層半導体１０（発光素子１）の光取り出し効率を高めることができ、発光出力の向上が可能となる。

（基板の厚さ）
本実施形態では、基板２の厚さが１００μｍ以上とされていることが好ましい。基板２の厚さが上記寸法であれば、後述の半導体層３０から基板２側に向けて出射される光を、半導体層３０に向けて効率的に反射することができ、また、基板２に入射した光を、上述のような粗面とされた端面２ａからの高い光取り出し性を確保することができる。基板２の厚さが１００μｍ未満だと、上述のような効果が充分に得られ難くなる。また、基板２２が厚すぎる場合、基板の機械的な強度が上がることによって分割が難しくなるので、工業生産的な見地から、基板２の厚さは、例えば３００μｍ以下とすることが好ましい。

『バッファ層』
バッファ層１２は、Ａｌ_ＸＧａ_１−ＸＮ（１≧Ｘ≧０）なる組成で基板２上に積層され、例えば、Ｖ族元素を含むガスと金属材料とをプラズマで活性化して反応させる反応性スパッタ法によって形成することができる。本実施形態のような、プラズマ化した金属原料を用いた方法で成膜された膜は、配向が得られ易いという作用がある。

バッファ層１２は、基板２と下地層１４ａとの格子定数の違いを緩和し、基板２のＣ面上にＣ軸配向した単結晶層の形成を容易にする働きがある。従って、バッファ層１２の上に単結晶の下地層を積層すると、より結晶性に優れた下地層１４ａが形成できる。なお、本実施形態では、基板２と下地層１４ａの間にバッファ層１２を形成することが最も好ましいが、バッファ層を省略した構成とすることも可能である。

（組成）
本実施形態では、バッファ層１２が、上記Ａｌ_ＸＧａ_１−ＸＮ（１≧Ｘ≧０）なる組成からなることが好ましく、ＡｌＮであることがより好ましい。一般に、基板上に積層させるバッファ層としては、Ａｌを含有する組成とされていることが好ましく、一般式Ａｌ_ＸＧａ_１−ＸＮ（１≧Ｘ≧０）で表されるＩＩＩ族窒化物化合物であれば、如何なる材料でも用いることができ、さらに、Ｖ族としてＡｓやＰが含有される組成とすることもできる。なかでも、バッファ層を、Ａｌを含んだ組成とした場合、ＧａＡｌＮとすることが好ましく、この場合には、Ａｌの組成が５０％以上とされていることがより好ましい。また、バッファ層１２は、ＡｌＮからなる構成とすることが最も好ましい。
また、バッファ層１２を構成する材料としては、ＩＩＩ族窒化物半導体と同じ結晶構造を有するものを用いることができるが、格子の長さが後述の下地層を構成するＩＩＩ族窒化物半導体に近いものが好ましく、特に周期表のＩＩＩａ族元素の窒化物が好適である。

（結晶構造）
バッファ層をなすＩＩＩ族窒化物の結晶は、六方晶系の結晶構造を持ち、成膜条件をコントロールすることにより、単結晶膜とすることができる。また、ＩＩＩ族窒化物の結晶は、上記成膜条件をコントロールすることにより、六角柱を基本とした集合組織からなる柱状結晶（多結晶）とすることも可能である。なお、ここで説明する柱状結晶とは、隣接する結晶粒との間に結晶粒界を形成して隔てられており、それ自体は縦断面形状として柱状になっている結晶のことをいう。

バッファ層１２は、単結晶構造であることが、バッファ機能の面から好ましい。上述したように、ＩＩＩ族窒化物の結晶は六方晶系の結晶を有し、六角柱を基本とした組織を形成する。ＩＩＩ族窒化物の結晶は、成膜条件等を制御することにより、上方向だけではなく、面内方向にも成長した結晶を成膜することが可能となる。このような単結晶構造を有するバッファ層１２を基板２上に成膜した場合、バッファ層１２のバッファ機能が有効に作用するため、その上に成膜されるＩＩＩ族窒化物半導体の層は、良好な配向性及び結晶性を持つ結晶膜となる。

（膜厚）
バッファ層１２の膜厚は、１０〜５００ｎｍの範囲とされていることが好ましい。バッファ層１２の膜厚をこの範囲とすることにより、良好な配向性を有し、バッファ層１２上にＩＩＩ族窒化物半導体からなる各層を成膜する際に、コート層として有効に機能するバッファ層１２が得られる。バッファ層１２の膜厚が１０ｎｍ未満だと、上述したコート層としての充分な機能が得られず、また、基板２と下地層１４ａとの間の格子定数の違いを緩和するバッファ作用が充分に得られない場合がある。また、５００ｎｍを超える膜厚でバッファ層１２を形成した場合、バッファ作用やコート層としての機能には変化が無いのにも関わらず成膜処理時間が長くなり、生産性が低下する虞がある。また、バッファ層１２の膜厚は、２０〜１００ｎｍの範囲とされていることがより好ましい。

（被覆率）
バッファ層１２は、基板２の主面２０の少なくとも６０％以上、好ましくは８０％以上を覆っている必要があり、９０％以上を覆うように形成されていることが、基板２をコートする機能の面からより好ましい。また、バッファ層１２は、主面２０の１００％、即ち主面２０上を隙間無く覆うように形成されていることが最も好ましい。バッファ層１２が主面２０を覆う領域が小さくなると、基板２が大きく露出するためにコート層として機能せず、基板に用いる材料によっては、ＩＩＩ族窒化物半導体結晶を成長させる半導体原料と基板との間で反応が生じ、バッファ層１２上に形成される下地層１４ａの平坦性を損なう虞がある。

『半導体層』
図４に示すように、本実施形態の積層半導体１０は、上述のようなバッファ層１２上に、ＩＩＩ族窒化物半導体からなる下地層１４ａが形成されている。また、下地層１４ａの上に、さらに、ＩＩＩ族窒化物半導体からなるｎ型コンタクト層１４ｂ、ｎ型クラッド層１４ｃ、発光層１５及びｐ型半導体層１６が順次積層されることにより、半導体層３０が形成されている。

ＩＩＩ族窒化物半導体としては、例えば、一般式Ａｌ_ＸＧａ_ＹＩｎ_ＺＮ_１−ＡＭ_Ａ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされる窒化ガリウム系化合物半導体が多数知られており、本発明においても、それら周知の窒化ガリウム系化合物半導体を含めて一般式Ａｌ_ＸＧａ_ＹＩｎ_ＺＮ_１−ＡＭ_Ａ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされる窒化ガリウム系化合物半導体を何ら制限なく用いることができる。
また、窒化ガリウム系化合物半導体は、Ａｌ、ＧａおよびＩｎ以外に他のＩＩＩ族元素を含有することができ、必要に応じてＧｅ、Ｓｉ、Ｍｇ、Ｃａ、Ｚｎ、Ｂｅ、Ｐ及びＡｓ等の元素を含有することもできる。さらに、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場合もある。

ここで、図１に示す例の発光素子１においては、半導体層３０の側面３０ａ及びバッファ層１２の側面１２ａが、基板２上から上部に向かうに従って逆傾斜する逆傾斜面状に形成されている。このように、半導体層（及びバッファ層）の側面を逆傾斜面状に構成した場合には、半導体層３０の側面３０ａ（及びバッファ層１２の側面１２ａ）の面積が増加するので、半導体層及びバッファ層からの光取り出し効率を向上させることができる。
また、発光素子に備えられる半導体層の形状は、図１に示す例のような形状には限定されず、例えば、半導体層の側面が、基板上から上方に向けて垂直に延びるような形状とすることも可能である。

「ｎ型半導体層」
本実施形態のｎ型半導体層１４は、バッファ層１２上に成膜され、下地層１４ａ、ｎ型コンタクト層１４ｂ及びｎ型クラッド層１４ｃから構成される。なお、下地層１４ａがｎ型コンタクト層を兼ねる構成とすることも可能である。また、ｎ型コンタクト層１４ｂがｎ型クラッド層１４ｃを兼ねることも可能である。

｛下地層｝
本実施形態の下地層１４ａは、上述したようにＩＩＩ族窒化物半導体からなり、従来公知のＭＯＣＶＤ法によってバッファ層１２上に積層して成膜される。
下地層１４ａの材料としては、必ずしも基板２上に成膜されたバッファ層１２と同じである必要はなく、異なる材料を用いても良い。例えば、下地層１４ａに、Ａｌ_ｘＧａ_ｙＩｎ_ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）を用いることもできるが、Ａｌ_ｙＧａ_１―ｙＮ層（０≦ｙ≦１、好ましくは０≦ｙ≦０．５、さらに好ましくは０≦ｙ≦０．１）を用いることが、結晶性の良好な下地層１４ａを形成できる点でより好ましい。また、下地層１４ａに用いる材料としては、Ｇａを含むＩＩＩ族窒化物化合物、即ちＧａＮ系化合物半導体が用いられることが好ましく、特に、ＡｌＧａＮ、又はＧａＮを好適に用いることができる。
なお、バッファ層１２をＡｌＮからなる柱状結晶の集合体として形成した場合には、下地層１４ａがバッファ層１２の結晶性をそのまま引き継がないように、マイグレーションによって転位をループ化させる必要があるが、このような材料としても上記Ｇａを含むＧａＮ系化合物半導体が挙げられ、特に、ＡｌＧａＮ、又はＧａＮが好適である。

下地層１４ａは、必要に応じて、ｎ型不純物が１×１０^１７〜１×１０^１９個／ｃｍ^３の範囲内でドープされた構成としても良いが、アンドープ（＜１×１０^１７個／ｃｍ^３）の構成とすることもでき、アンドープの方が良好な結晶性を維持できる点で好ましい。
基板２が導電性である場合には、下地層１４ａにドーパントをドープして導電性とすることにより、発光素子の上下に電極を形成することができる。一方、基板２に絶縁性の材料を用いる場合には、発光素子の同じ面に正極及び負極の各電極が設けられたチップ構造をとることになるので、下地層１４ａはドープしない結晶とした方が、結晶性が良好となるので好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅが挙げられる。

下地層１４ａの膜厚は、０．１〜８μｍの範囲とすることが、結晶性の良好な下地層が得られる点で好ましく、０．１〜２μｍの範囲とすることが、成膜に要する工程時間を短縮でき、生産性が向上する点でより好ましい。
また、図４に示す下地層１４ａの最大厚さＨは、基板２の凸部２２の高さｈの２倍以上とすることが、表面１４ｆの平坦な下地層１４ａが得られるため好ましい。下地層１４ａの最大厚さＨが、凸部２２の高さｈの２倍より小さいと、凸部２２を覆うように成長した下地層１４ａの表面１４ｆの平坦性が不充分となり、下地層１４ｆ上に積層され、半導体層３０を構成する各層の結晶性が低下する虞がある。

｛ｎ型コンタクト層｝
本実施形態のｎ型コンタクト層１４ｂは、負極を設けるための層で、ＩＩＩ族窒化物半導体からなり、ＭＯＣＶＤ法又は反応性スパッタ法によって下地層１４ａ上に積層して成膜することができる。
ｎ型コンタクト層１４ｂとしては、上述したような下地層１４ａと同様に、Ａｌ_ＸＧａ_１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。また、ｎ型不純物がドープされていることが好ましく、ｎ型不純物を１×１０^１７〜１×１０^１９個／ｃｍ^３、好ましくは１×１０^１８〜１×１０^１９個／ｃｍ^３の濃度で含有すると、負極との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅである。また、ｎ型コンタクト層１４ｂの成長温度は、下地層１４ａの成長温度と同様の温度とすることができる。また、ｎ型コンタクト層１４ｂを構成する窒化ガリウム系化合物半導体は、下地層１４ａと同一組成であることが好ましい。

ｎ型コンタクト層１４ｂの膜厚は、０．５〜５μｍとされることが好ましく、１〜３μｍの範囲に設定することがより好ましい。ｎ型コンタクト層１４ｂの膜厚が上記範囲であれば、結晶性が良好に維持される。
また、本実施形態では、上述した下地層１４ａとｎ型コンタクト層１４ｂとの合計の膜厚を、０．１〜２０μｍの範囲、好ましくは０．５〜１５μｍの範囲、さらに好ましくは１〜１２μｍの範囲に設定することが好ましい。膜厚がこの範囲であれば、各層の結晶性が良好に維持される。

｛ｎ型クラッド層｝
上述したようなｎ型コンタクト層１４ｂと、詳細を後述する発光層１５との間には、ｎ型クラッド層１４ｃを設けることが好ましい。ｎ型クラッド層１４ｃは、発光層１５へのキャリアの注入とキャリアの閉じ込めを行なうため層である。ｎ型クラッド層１４ｃを設けることにより、ｎ型コンタクト層１４ｂの最表面に生じた平坦性の悪化を改善することができる。ｎ型クラッド層１４ｃは、ＭＯＣＶＤ法等を用いて、ＡｌＧａＮ、ＧａＮ、ＧａＩｎＮ等により成膜することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。ＧａＩｎＮとする場合には、発光層１５のＧａＩｎＮのバンドギャップよりも大きくすることが望ましいことは言うまでもない。

ｎ型クラッド層１４ｃの膜厚は、特に限定されないが、好ましくは５〜５００ｎｍの範囲であり、より好ましくは５〜１００ｎｍの範囲である。
また、ｎ型クラッド層１４ｃのｎ型ドープ濃度は１×１０^１７〜１×１０^２０個／ｃｍ^３の範囲とされていることが好ましく、より好ましくは１×１０^１８〜１×１０^１９個／ｃｍ^３の範囲である。ドープ濃度がこの範囲であると、良好な結晶性の維持および発光素子の動作電圧低減の点で好ましい。

なお、ｎ型クラッド層１４ｃを、超格子構造を含む層とする場合には、詳細な図示を省略するが、１００オングストローム以下の膜厚を有したＩＩＩ族窒化物半導体からなるｎ側第１層と、該ｎ側第１層と組成が異なるとともに１００オングストローム以下の膜厚を有するＩＩＩ族窒化物半導体からなるｎ側第２層とが積層された構造を含むものであっても良い。また、ｎ型クラッド層１４ｃは、ｎ側第１層とｎ側第２層とが交互に繰返し積層された構造を含んだものであってもよい。また、好ましくは、前記ｎ側第１層又はｎ側第２層の何れかが、発光層１５に接する構成とすれば良い。

上述のようなｎ側第１層及びｎ側第２層は、例えばＡｌを含むＡｌＧａＮ系（単にＡｌＧａＮと記載することがある）、Ｉｎを含むＧａＩｎＮ系（単にＧａＩｎＮと記載することがある）、ＧａＮの組成とすることができる。また、ｎ側第１層及びｎ側第２層は、ＧａＩｎＮ／ＧａＮの交互構造、ＡｌＧａＮ／ＧａＮの交互構造、ＧａＩｎＮ／ＡｌＧａＮの交互構造、組成の異なるＧａＩｎＮ／ＧａＩｎＮの交互構造（本発明における“組成の異なる”との説明は、各元素組成比が異なることを指し、以下同様である）、組成の異なるＡｌＧａＮ／ＡｌＧａＮの交互構造であってもよい。本発明においては、ｎ側第１層及びｎ側第２層は、ＧａＩｎＮ／ＧａＮの交互構造又は組成の異なるＧａＩｎＮ／ＧａＩｎＮであることが好ましい。

上記ｎ側第１層及びｎ側第２層の超格子層は、それぞれ６０オングストローム以下であることが好ましく、それぞれ４０オングストローム以下であることがより好ましく、それぞれ１０オンストローム〜４０オングストロームの範囲であることが最も好ましい。超格子層を形成するｎ側第１層とｎ側第２層の膜厚が１００オングストローム超だと、結晶欠陥が入りやすく好ましくない。

上記ｎ側第１層及びｎ側第２層は、それぞれドープした構造であってもよく、また、ドープ構造／ノンドープ構造の組み合わせであってもよい。ドープされる不純物としては、上記材料組成に対して従来公知のものを、何ら制限無く適用できる。例えば、ｎ型クラッド層として、ＧａＩｎＮ／ＧａＮの交互構造又は組成の異なるＧａＩｎＮ／ＧａＩｎＮの交互構造のものを用いた場合には、不純物としてＳｉが好適である。また、上述のようなｎ側超格子多層膜は、ＧａＩｎＮやＡｌＧａＮ、ＧａＮで代表される組成が同じであっても、ドーピングを適宜ＯＮ、ＯＦＦしながら作製してもよい。

「発光層」
発光層１５は、ｎ型半導体層１４上に積層される層であり、単一量子井戸構造あるいは多重量子井戸構造等の各構造を採用することができ、従来公知のＭＯＣＶＤ法等を用いて成膜することができる。発光層１５の上に、ｐ型半導体層１６が積層される。
本実施形態の発光層１５は、図４に示す例のように、窒化ガリウム系化合物半導体からなる障壁層１５ａと、インジウムを含有する窒化ガリウム系化合物半導体からなる井戸層１５ｂとが交互に繰り返して積層されてなり、図示例では、ｎ型半導体層１４側及びｐ型半導体層１６側に障壁層１５ａが配される順で積層して形成されている。

障壁層１５ａとしては、例えば、インジウムを含有した窒化ガリウム系化合物半導体からなる井戸層１５ｂよりもバンドギャップエネルギーが大きいＡｌ_ｃＧａ_１−ｃＮ（０≦ｃ＜０．３）等の窒化ガリウム系化合物半導体を、好適に用いることができる。
また、井戸層１５ｂには、インジウムを含有する窒化ガリウム系化合物半導体として、例えば、Ｇａ_１−ｓＩｎ_ｓＮ（０＜ｓ＜０．４）等の窒化ガリウムインジウムを用いることができる。井戸層１５ｂの膜厚としては、量子効果の得られる程度の膜厚、例えば１〜１０ｎｍとすることができ、好ましくは２〜６ｎｍとすると発光出力の点で好ましい。
また、本実施形態の障壁層１５ａ及び井戸層１５ｂには、設計により不純物をドープしても良いし、ドープしなくてもよい。

また、発光層１５全体の膜厚としては、特に限定されないが、例えば、１〜５００ｎｍの範囲であることが好ましく、１００ｎｍ前後の膜厚であればより好ましい。膜厚が上記範囲であると、発光出力の向上に寄与する。

「ｐ型半導体層」
ｐ型半導体層１６は、通常、ｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂから構成され、ＭＯＣＶＤ法、又は反応性スパッタ法を用いて成膜されてなる。また、ｐ型コンタクト層がｐ型クラッド層を兼ねる構成とすることも可能である。
本実施形態のｐ型半導体層１６は、導電性をｐ型に制御するためのｐ型不純物が添加されてなる。ｐ型不純物としては、特に限定されないが、Ｍｇを用いることが好ましく、また、同様にＺｎを用いることも可能である。
また、ｐ型半導体層１６全体の膜厚としては、特に限定されないが、好ましくは０．０５〜１μｍの範囲である。

｛ｐ型クラッド層｝
ｐ型クラッド層１６ａは、発光層１５へのキャリアの閉じ込めとキャリアの注入を行なう層である。ｐ型クラッド層１６ａの組成としては、発光層１５のバンドギャップエネルギーより大きくなる組成であり、発光層１５へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、Ａｌ_ｄＧａ_１−ｄＮ（０＜ｄ≦０．４、好ましくは０．１≦ｄ≦０．３）のものが挙げられる。ｐ型クラッド層１６ａが、このようなＡｌＧａＮからなると、発光層１５へのキャリアの閉じ込めの点で好ましい。
また、ｐ型クラッド層１６ａの膜厚は、特に限定されないが、好ましくは１〜４００ｎｍであり、より好ましくは５〜１００ｎｍである。

ｐ型クラッド層１６ａにｐ型不純物を添加することによって得られるｐ型ドーパント濃度は、１×１０^１８〜５×１０^２１個／ｃｍ^３の範囲とされていることが好ましく、より好ましくは１×１０^１９〜５×１０^２０個／ｃｍ^３である。ｐ型ドーパント濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。

また、本実施形態のｐ型クラッド層１６ａは、上述したｎ型クラッド層１４ｃと同様、複数回積層した超格子構造とすることができる。ｐ型クラッド層１６ａを、超格子構造を含む層とする場合には、詳細な図示を省略するが、１００オングストローム以下の膜厚を有したＩＩＩ族窒化物半導体からなるｐ側第１層と、該ｐ側第１層と組成が異なるとともに１００オングストローム以下の膜厚を有したＩＩＩ族窒化物半導体からなるｐ側第２層とが積層された構造を含むものであっても良い。また、ｐ側第１層とｐ側第２層とが交互に繰返し積層された構造を含んだものであっても良い。

上述のようなｐ側第１層及びｐ側第２層は、それぞれ異なる組成、例えば、ＡｌＧａＮ、ＧａＩｎＮ又はＧａＮの内の何れの組成であっても良い、また、ＧａＩｎＮ／ＧａＮの交互構造、ＡｌＧａＮ／ＧａＮの交互構造、又はＧａＩｎＮ／ＡｌＧａＮの交互構造であっても良い。本発明においては、ｐ側第１層及びｐ側第２層は、ＡｌＧａＮ／ＡｌＧａＮ又はＡｌＧａＮ／ＧａＮの交互構造であることが好ましい。

上記ｐ側第１層及びｐ側第２層の超格子層は、それぞれ６０オングストローム以下であることが好ましく、それぞれ４０オングストローム以下であることがより好ましく、それぞれ１０オングストローム〜４０オングストロームの範囲であることが最も好ましい。超格子層を形成するｐ側第１層とｐ側第２層の膜厚が１００オングストローム超だと、結晶欠陥等を多く含む層となり、好ましくない。

上記ｐ側第１層及びｐ側第２層は、それぞれドープした構造であっても良く、また、ドープ構造／ノンドープ構造の組み合わせであっても良い。ドープされる不純物としては、上記材料組成に対して従来公知のものを、何ら制限無く適用できる。例えば、ｐ型クラッド層として、ＡｌＧａＮ／ＧａＮの交互構造又は組成の異なるＡｌＧａＮ／ＡｌＧａＮの交互構造のものを用いた場合には、不純物としてＭｇが好適である。また、上述のようなｐ側超格子多層膜は、ＧａＩｎＮやＡｌＧａＮ、ＧａＮで代表される組成が同じであっても、ドーピングを適宜ＯＮ、ＯＦＦしながら作製してもよい。

｛ｐ型コンタクト層｝
ｐ型コンタクト層１６ｂは、正極を設けるための層である。ｐ型コンタクト層１６ｂとしては、少なくともＡｌ_ｅＧａ_１−ｅＮ（０≦ｅ＜０．５、好ましくは０≦ｅ≦０．２、より好ましくは０≦ｅ≦０．１）を含んでなる窒化ガリウム系化合物半導体層である。Ａｌ組成が上記範囲であると、良好な結晶性の維持およびｐオーミック電極（後述の透光性正極１７を参照）との良好なオーミック接触の点で好ましい。

ｐ型コンタクト層１６ｂの膜厚は、特に限定されないが、１０〜５００ｎｍが好ましく、より好ましくは５０〜２００ｎｍである。膜厚がこの範囲であると、発光出力の点で好ましい。
また、ｐ型コンタクト層１６ｂにｐ型不純物を添加することによって得られるｐ型ドーパント濃度は、１×１０^１８〜１×１０^２１個／ｃｍ^３の範囲とされていると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましく、より好ましくは５×１０^１９〜５×１０^２０個／ｃｍ^３の範囲である。

『透光性正極』
透光性正極１７は、上述した積層半導体１０のｐ型半導体層１６（ｐ型コンタクト層１６ｂ）上に形成される透光性の電極である。
透光性正極１７の材質としては、特に限定されず、ＩＴＯ（Ｉｎ_２Ｏ_３−ＳｎＯ_２）、ＡＺＯ（ＺｎＯ−Ａｌ_２Ｏ_３）、ＩＺＯ（Ｉｎ_２Ｏ_３−ＺｎＯ）、ＧＺＯ（ＺｎＯ−Ｇａ_２Ｏ_３）等の材料を、この技術分野でよく知られた慣用の手段で設けることができる。また、その構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
また、透光性正極１７は、ｐ型半導体層１６上のほぼ全面を覆うように形成しても構わないし、隙間を開けて格子状や樹形状に形成しても良い。

『正極ボンディングパッド及び負極ボンディングパッド』
正極ボンディングパッド１８は、上述の透光性正極１７上の一部に形成される電極であり、回路基板やリードフレーム等との電気接続のために設けられる。
正極ボンディングパッド１８の材料としては、Ａｕ、Ａｌ、Ｎｉ及びＣｕ等を用いた各種構造が周知であり、これら周知の材料、構造のものを何ら制限無く用いることができる。
正極ボンディングパッド１８の厚さは、１００〜１０００ｎｍの範囲内であることが好ましい。また、ボンディングパッドの特性上、厚い方が、ボンダビリティーが高くなるため、正極ボンディングパッド１８の厚さは３００ｎｍ以上とすることがより好ましい。さらに、製造コストの観点から５００ｎｍ以下とすることが好ましい。

負極ボンディングパッド１９は、基板２上に、ｎ型半導体層１４、発光層１５及びｐ型半導体層１６が順次積層された半導体層において、ｎ型半導体層１４のｎ型コンタクト層１４ｂに接するように形成される。このため、負極ボンディングパッド１９を設ける際は、ｐ型半導体層１６、発光層１５及びｎ型半導体層１４の一部を除去することにより、ｎ型コンタクト層１４ｂの露出領域１４ｄを形成し、この上に負極ボンディングパッド１９を形成する。
負極ボンディングパッド１９の材料としては、各種組成および構造の負極が周知であり、これら周知の負極を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。

以上説明したような、本実施形態のＩＩＩ族窒化物半導体素子１によれば、基板２が、Ｃ面からなる平面２１と、Ｃ面上に形成される複数の凸部２２とからなる主面２０を有するものであり、この主面２０の上にＩＩＩ族窒化物半導体がエピタキシャル成長することにより、主面２０を覆うように半導体層３０が形成されてなる構成なので、界面での光の乱反射により発光素子の内部への光の閉じ込めが低減され、また、半導体層３０の側面３０ａを、主面２０上から半導体層３０が形成された側（上部）に向かうに従って逆傾斜する逆傾斜面状に形成することにより、発光素子の内部への光の閉じ込めが低減され、さらに、分割された発光素子の基板２の端面２ａが粗面とされてなる構成とすることで、基板２内部を伝搬する光を効率的に外部に出射させる格別な効果により、従来に増して高い発光出力を有する発光素子１を提供することが可能となる。
従って、本発明のＩＩＩ族窒化物半導体発光素子は高い発光出力並びに電気的特性を有するものとなる。

［ＩＩＩ族窒化物半導体発光素子の製造方法］
本実施形態のＩＩＩ族窒化物半導体素子の製造方法は、基板２上に、ＩＩＩ族窒化物化合物からなるｎ型半導体層１４、発光層１５及びｐ型半導体層１６を順次積層して半導体層３０を形成する方法であり、Ｃ面からなる平面２１とＣ面上に形成された複数の凸部２２とからなる主面２０を有する基板２を用意し、主面（第１の主面）２０の上に、ＩＩＩ族窒化物半導体をエピタキシャル成長させることにより、主面２０を覆うようにして半導体層３０を形成するエピタキシャル工程と、半導体層３０上に保護膜１３を形成するマスク工程（保護膜形成工程）と、基板２の半導体層３０及び保護膜１３を形成した側から、基板２を複数のチップに分割するためのスクライブライン（切断予定ライン）２８に沿ってレーザを照射することにより、保護膜１３及び半導体層３０を除去し、基板２を露出させる半導体層除去工程と、基板２の下面（第２の主面）２３を研削することによって基板２を薄くする研削工程と、該研削工程後に基板２を研磨（ラッピング）する研磨工程と、スクライブライン２８に沿ってレーザを照射することにより、基板２の内部に加工痕２５を設けるレーザ加工工程と、加工痕１５及びスクライブライン２８に沿って基板２を分割することにより、基板２の分割面（図１に示す端面２ａを参照）を粗面としながら複数のチップ（発光素子１）とする分割工程とを具備して概略構成される。

また、本実施形態では、上記各工程を備える製造方法において、半導体層除去工程と研削工程との間にエッチング工程を、該エッチング工程と研削工程との間に保護膜除去工程を、エピタキシャル工程とマスク工程との間に電極形成工程を、研削工程とレーザ加工工程との間に基板２を仮固定シート５０に貼着する仮固定工程を、また、分割工程の後に、仮固定シート５０を加熱して拡張することにより、前記複数の発光素子チップ（発光素子１）の各々を離間させた後、該発光素子チップを仮固定シート５０から取り外すシート剥離工程を、各々備えた一例について説明する。

本実施形態の製造方法では、基板２上にＩＩＩ族窒化物半導体の結晶をエピタキシャル成長させ、図１に示すような積層半導体１０を形成する際、まず、基板２上に、主面２０を覆うようにしてバッファ層１２を形成した後、その上に、ｎ型半導体層１４を構成する下地層１４ａを形成する。そして、下地層１４ａの上に、さらに、ｎ型半導体層１４を構成するｎ型コンタクト層１４ｂとｎ型クラッド層１４ｃ、発光層１５及びｐ型半導体層１６を順次積層することにより、ＬＥＤ構造（半導体層３０）を有するＩＩＩ族窒化物半導体発光素子を製造する。

『基板の準備』
図３は、図２の模式図に示す積層構造を製造する工程の一例を説明するための図であり、本実施形態の製造方法において用意する基板２を示す斜視図である。この基板２は、Ｃ面からなる平面２１と、Ｃ面上に形成される複数の凸部２２とからなる主面（第１の主面）２０を有してなる。以下、図３に示すような基板２を加工する方法の一例を説明する。

基板２は、例えば、サファイア基板の（０００１）Ｃ面上に、Ｃ面に非平行の表面からなる複数の凸部２２を形成することにより、Ｃ面からなる平面２１と凸部２２とからなる主面２０を形成して得られる。このような基板加工を行う工程は、例えば、基板２上における凸部２２の平面配置を規定するマスクを形成するパターニング工程と、該パターニング工程によって形成されたマスクを使って基板２をエッチングして凸部２２を形成するエッチング工程とを備えた方法とすることができる。

本実施形態において、複数の凸部２２が形成される基板材料としては、（０００１）Ｃ面を表面とするサファイア単結晶のウェーハが用いられる。ここで（０００１）Ｃ面を表面とする基板には、基板の面方位に（０００１）方向から±３°の範囲でオフ角が付与された基板も含まれる。また、Ｃ面に非平行の表面とは、（０００１）Ｃ面から±３°の範囲と平行な表面のない表面であることを意味する。

パターニング工程は、一般的なフォトリソグラフィー法で行なうことができる。基板加工工程において形成する凸部２２の、基部２２ａの基部幅ｄ_１は５μｍ以下であることが好ましいため、基板２の表面全面を均一にパターニングするためには、フォトリソグラフィー法の中でもステッパー露光法を用いることが好ましい。しかしながら、１μｍ以下の基部幅ｄ_１とされた凸部２２のパターンを形成する場合には高価なステッパー装置が必要となるため、高コストとなる。このため、１μｍ以下とされた凸部幅ｄ_１のパターンを形成する場合には、光ディスクの分野で使用されているレーザ露光法、もしくはナノインプリント法を用いることが好ましい。

エッチング工程において基板をエッチングする方法としては、ドライエッチング法やウェットエッチング法が挙げられる。しかしながら、エッチング方法としてウェットエッチング法を用いる場合には、基板２の結晶面が露出されるため、Ｃ面に非平行の表面２２ｃからなる凸部２２を形成することが困難となる。ドライエッチング法を用いることが好ましい。

Ｃ面に非平行の表面２２ｃからなる凸部２２は、上述したパターニング工程で形成されたマスクが消失するまで基板２をドライエッチングすることにより、形成することが出来る。具体的には、例えば、基板２上にレジストを形成し、所定の形状にパターニングした後、オーブン等を用いて１１０℃で３０分の熱処理を行なうポストベークにより、レジストの側面をテーパ状とする。次いで、横方向のエッチングを促進させるための所定の条件で、レジストが消失するまでドライエッチングを行なうことにより、凸部２２を形成することができる。

また、Ｃ面に非平行の表面２２ｃからなる凸部２２は、マスクを使って基板をドライエッチングした後、再度マスクを剥離して基板２をドライエッチングする方法を用いて形成することも出来る。具体的には、例えば、基板２上にレジストを形成し、所定の形状にパターニングした後、オーブン等を用いて１１０℃で３０分の熱処理を行なうポストベークにより、レジストの側面をテーパ状とする。次いで、横方向のエッチングを促進させるための所定の条件でドライエッチングを行ない、レジストが消失する前にドライエッチングを中断する。その後、レジストを剥離してドライエッチングを再開し、所定量のエッチングを行なうことにより、凸部２２を形成することができる。このような方法で形成された凸部２２は、高さ寸法の面内均一性に優れたものとなる。

また、エッチング方法としてウェットエッチング法を用いる場合には、ドライエッチング法と組み合わせることにより、Ｃ面に非平行の表面２２ｃからなる凸部２２を形成することができる。
例えば、基板２がサファイア単結晶からなるものである場合、２５０℃以上の高温とした燐酸と硫酸との混酸等を用いることにより、ウェットエッチングすることができる。
ウェットエッチング法とドライエッチング法と組み合わせた方法としては、例えば、マスクが消失するまで基板２をドライエッチングした後、高温の酸を用いて所定量のウェットエッチングを行なうことにより凸部２２を形成することができる。このような方法を用いて凸部２２を形成することにより、凸部２２の側面を構成する斜面に結晶面が露出され、再現性よく凸部２２の側面を構成する斜面の角度を形成することができる。また、主面２０に良好な結晶面を再現性よく露出させることができる。
また、ウェットエッチング法とドライエッチング法と組み合わせた方法としては、上記方法の他、ＳｉＯ_２等の酸に対して耐性を有する材料からなるマスクを形成してウェットエッチングを行なった後、マスクを剥離し、横方向のエッチングを促進させるための所定の条件でドライエッチングを行なう方法でも、凸部２２を形成することができる。このような方法で形成された凸部２２は、高さ寸法の面内均一性に優れたものとなる。また、このような方法を用いて凸部２２を形成した場合においても、再現性よく凸部２２の側面を構成する斜面の角度を形成することができる。

なお、本実施形態においては、凸部を形成する方法として、エッチング法を用いた例を挙げて説明したが、本発明は上記方法に限定されるものではない。例えば、基板上に、凸部を構成する材料を堆積させることにより、凸部を形成する方法としても良い。基板上に凸部を構成する材料を堆積させる方法としては、例えば、スパッタ法、蒸着法、ＣＶＤ法等から適宜選択して採用することができる。また、凸部を構成する材料としては、基板とほぼ同等の屈折率を有する材料を用いることが好ましく、サファイアからなる基板に対しては、例えば、Ａｌ_２Ｏ_３、ＳｉＮ、ＳｉＯ_２等を用いることができる。

『バッファ層形成工程』
次に、バッファ層形成工程では、上記方法によって準備された基板２の主面２０上に、図２（図１及び図４も参照）に示すようなバッファ層１２を積層する。

「基板の前処理」
本実施形態では、基板２をスパッタ装置のチャンバ内に導入した後、バッファ層１２を形成する前に、プラズマ処理による逆スパッタ等の方法を用いて前処理を行うことが望ましい。具体的には、基板２をＡｒやＮ_２のプラズマ中に曝す事によって表面を整えることができる。例えば、ＡｒガスやＮ_２ガスなどのプラズマを基板２表面に作用させる逆スパッタにより、基板２表面に付着した有機物や酸化物を除去することができる。この場合、基板２とチャンバとの間に電圧を印加すれば、プラズマ粒子が効率的に基板２に作用する。このような前処理を基板２に施すことにより、基板２の表面全面にバッファ層１２を成膜することができ、その上に成膜されるＩＩＩ族窒化物半導体からなる膜の結晶性を高めることが可能となる。また、基板２には、上述のような逆スパッタによる前処理を行なう前に、湿式の前処理を施すことがより好ましい。

また、基板２への前処理としては、Ｎ^＋、（Ｎ_２）^＋などのイオン成分と、Ｎラジカル、Ｎ_２ラジカルなどの電荷を持たないラジカル成分とが混合された雰囲気で行なわれるプラズマ処理で行なうことが好ましい。
ここで、基板の表面から有機物や酸化物等のコンタミを除去する際、例えば、イオン成分等を単独で基板表面に供給した場合には、エネルギーが強すぎて基板表面にダメージを与えてしまい、基板上に成長させる結晶の品質を低下させてしまうという問題がある。本実施形態においては、基板２への前処理を、上述のようなイオン成分とラジカル成分とが混合された雰囲気で行なわれるプラズマ処理を用いた方法とし、基板２に適度なエネルギーを持つ反応種を作用させることにより、基板２表面にダメージを与えずにコンタミ等の除去を行なうことが可能となる。このような効果が得られるメカニズムとしては、イオン成分の割合が少ないプラズマを用いることで基板２表面に与えるダメージが抑制されることと、基板２表面にプラズマを作用させることによって効果的にコンタミを除去できること等が考えられる。

「バッファ層の成膜」
基板２に前処理を行なった後、基板２上に、反応性スパッタ法により、Ａｌ_ＸＧａ_１−ＸＮ（１≧Ｘ≧０）なる組成からなるバッファ層１２を成膜する。反応性スパッタ法によって単結晶構造を有するバッファ層１２を形成する場合、スパッタ装置のチャンバ内の窒素原料と不活性ガスの流量に対する窒素流量の比を、窒素原料が５０％〜１００％、望ましくは７５％となるようにすることが望ましい。また、柱状結晶（多結晶）構造を有するバッファ層１２を形成する場合には、スパッタ装置のチャンバ内の窒素原料と不活性ガスの流量に対する窒素流量の比を、窒素原料が１％〜５０％、望ましくは２５％となるように制御することが望ましい。

バッファ層１２は、上述した反応性スパッタ法に限らず、例えば、ＭＯＣＶＤ法を用いて形成することも可能であるが、基板２の主面２０には凸部２２が形成されているため、ＭＯＣＶＤ法でバッファ層を形成した場合、主面２０で原料ガスの流れが乱れてしまう虞がある。このため、ＭＯＣＶＤ法を用いて、本実施形態のような基板２の主面２０に均一にバッファ層１２を積層することは困難である。このようなＭＯＣＶＤ法に対し、反応性スパッタ法は原料粒子の直進性が高いので、主面２０の形状に影響を受けずに均一なバッファ層１２を積層することが可能である。従って、バッファ層１２は、反応性スパッタ法を用いて形成することが好ましい。

『エピタキシャル工程』
次に、エピタキシャル工程では、上述のバッファ層形成工程の後、図２（図１及び図４も参照）に示すように、基板２の主面２０上に形成されたバッファ層１２に、単結晶の半導体層３０をエピタキシャル成長させて、主面２０を覆うように半導体層３０を形成するエピタキシャル工程を行なう。

本実施形態では、まず、図２に示すように、基板２上に形成されたバッファ層１２の上に、ｎ型半導体層１４を構成する下地層１４ａを、従来公知のＭＯＣＶＤ法を用いて、基板２の主面２０をなす平面２１及び凸部２２を覆うようにして、バッファ層１２上に形成する。そして、図４に示すように、下地層１４ａの上に、さらに、ｎ型コンタクト層１４ｂ、ｎ型クラッド層１４ｃ、発光層１５及びｐ型半導体層１６を、従来公知のＭＯＣＶＤ法を用いて順次積層し、これら各層からなる半導体層３０を形成する。

本実施形態において、ｎ型半導体層１４、発光層１５及びｐ型半導体層１６を形成する際の窒化ガリウム系化合物半導体の成長方法は特に限定されず、上述したスパッタ法の他、ＭＯＣＶＤ（有機金属化学気相成長法）、ＨＶＰＥ（ハイドライド気相成長法）、ＭＢＥ（分子線エピタキシー法）等、窒化物半導体を成長させることが知られている全ての方法を適用できる。これらの方法の内、ＭＯＣＶＤ法では、キャリアガスとして水素（Ｈ_２）または窒素（Ｎ_２）、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、Ｖ族原料であるＮ源としてアンモニア（ＮＨ_３）、ヒドラジン（Ｎ_２Ｈ_４）などが用いられる。また、ドーパントとしては、ｎ型にはＳｉ原料としてモノシラン（ＳｉＨ_４）またはジシラン（Ｓｉ_２Ｈ_６）を、Ｇｅ原料としてゲルマンガス（ＧｅＨ_４）や、テトラメチルゲルマニウム（（ＣＨ_３）_４Ｇｅ）やテトラエチルゲルマニウム（（Ｃ_２Ｈ_５）_４Ｇｅ）等の有機ゲルマニウム化合物を利用できる。ＭＢＥ法では、元素状のゲルマニウムもドーピング源として利用できる。ｐ型にはＭｇ原料としては、例えばビスシクロペンタジエニルマグネシウム（Ｃｐ_２Ｍｇ）またはビスエチルシクロペンタジエニルマグネシウム（ＥｔＣｐ_２Ｍｇ）を用いる。
上述したような窒化ガリウム系化合物半導体は、Ａｌ、ＧａおよびＩｎ以外に他のＩＩＩ族元素を含有することができ、必要に応じてＧｅ、Ｓｉ、Ｍｇ、Ｃａ、Ｚｎ、及びＢｅ等のドーパント元素を含有することができる。さらに、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場合もある。

「ｎ型半導体層の形成」
本実施形態の製造方法では、ｎ型半導体層１４として、まず、下地層１４ａをＭＯＣＶＤ法によって形成した後、その上に、ｎ型コンタクト層１４ｂを反応性スパッタ法で形成し、さらにその上に、従来公知のＭＯＣＶＤ法を用いてｎ型クラッド層１４ｃを形成する。また、ｎ型コンタクト層１４ｂを、ＭＯＣＶＤ法で形成することも可能である。

｛下地層の形成｝
本実施形態では、上記各条件及び手順で基板２上に形成されたバッファ層１２の上に、まず、ＩＩＩ族窒化物半導体からなる下地層１４ａを、従来公知のＭＯＣＶＤ法を用いて形成する。

本実施形態では、下地層１４ａを成膜する前に、バッファ層１２へのアニール処理を行うことは特段に必要ではない。しかしながら、一般に、ＩＩＩ族窒化物半導体の成膜をＭＯＣＶＤ、ＭＢＥ、ＶＰＥ等の気相化学成膜方法で行なう場合、成膜を伴わない昇温過程及び温度の安定化過程を経て処理されるが、これらの過程においてＶ族の原料ガスをチャンバ内に流通させることが多いので、結果としてアニール効果が生じることがある。また、その際に流通させるキャリアガスとしては、一般的なものを何ら制限無く使用することができ、ＭＯＣＶＤ等の気相化学成膜方法で広く用いられる水素や窒素等を用いても良い。しかしながら、キャリアガスとして化学的に比較的活性な水素を用いた場合、結晶性や結晶表面の平坦性を損なう虞があるため、処理時間を短くすることが好ましい。

本実施形態の製造方法では、ＭＯＣＶＤ法を用いて下地層１４ａを形成しているが、下地層１４ａを積層する方法としては特に限定されず、転位のループ化を生じさせることができる結晶成長方法であれば、何ら制限なく用いることができる。特に、ＭＯＣＶＤ法やＭＢＥ法、ＶＰＥ法等は、マイグレーションを生じさせることができるため、結晶性の良好な膜を形成することが可能となる点で好適である。中でも、ＭＯＣＶＤ法は、特に結晶性の良好な膜を得ることができる点で、より好適に用いることができる。

下地層１４ａを成膜する際の基板２の温度、つまり、下地層１４ａの成長温度は８００℃以上とすることが好ましい。これは、下地層１４ａを成膜する際の基板２の温度を高くすることによって原子のマイグレーションが生じやすくなり、転位のループ化が容易に進行するからであり、より好ましくは９００℃以上であり、１０００℃以上が最も好ましい。また、下地層１４ａを成膜する際の基板２の温度は、結晶の分解する温度よりも低温である必要があるため、１２００℃未満とすることが好ましい。下地層１４ａを成膜する際の基板２の温度が上記温度範囲内であれば、結晶性の良い下地層１４ａが得られる。

サファイアからなる基板の表面に単結晶のＩＩＩ族窒化物半導体層をエピタキシャル成長する場合、Ｃ面からはＣ軸方向に配向した単結晶がエピタキシャル成長しやすく、Ｃ面以外の表面上からは単結晶のエピタキシャル成長が生じにくい傾向がある。また、ＭＯＣＶＤ法を用いてサファイア基板の表面に単結晶のＩＩＩ族窒化物半導体層を成長させると、Ｃ面からは単結晶層がエピタキシャル成長するが、Ｃ面以外の表面上には単結晶層がエピタキシャル成長しない。従って、下地層１４ａの成長は、ＭＯＣＶＤ法により行なうことが好ましい。本実施形態において、バッファ層１２の形成された基板２の主面２０上に、ＭＯＣＶＤ法により単結晶の下地層１４ａをエピタキシャル成長させると、Ｃ面に非平行の表面２２ｃからなる凸部２２の表面２２ｃからは結晶が成長せず、（０００１）Ｃ面からなる平面２１からのみＣ軸方向に配向した結晶がエピタキシャル成長する。

また、凸部２２の形成された基板２は、凸部２２の形成されていない基板と比較して、主面２０上に形成されたバッファ層１２の上にＭＯＣＶＤ法で下地層１４ａをエピタキシャル成長させた場合、平坦性の良好な下地層１４ａを積層することが困難である。また、凸部２２の形成された基板２の主面２０に積層された下地層１４ａは、結晶性を悪化させるＣ軸方向の傾き（チルト）やＣ軸のねじれ（ツイスト）等が生じやすいという問題がある。このため、凸部２２の形成された基板２の主面２０に下地層１４ａをＭＯＣＶＤ法でエピタキシャル成長させる場合には、充分な表面平坦性や良好な結晶性を得るため、成長条件を適正化することが好ましい。

なお、下地層１４ａには、必要に応じて、不純物をドープすることができるが、アンドープとすることが、結晶性が向上する点から好ましい。
また、反応性スパッタ法を用いてＩＩＩ族窒化物半導体からなる下地層１４ａを成膜することも可能である。スパッタ法を用いる場合には、ＭＯＣＶＤ法やＭＢＥ法等と比較して、装置を簡便な構成とすることが可能となる。

｛ｎ型コンタクト層及びｎ型クラッド層の形成｝
次いで、上記各条件及び手順で形成された下地層１４ａの上に、従来公知のＭＯＣＶＤ法を用いて、ｎ型コンタクト層１４ｂ及びｎ型クラッド層１４ｃを順次積層して形成する。ｎ型コンタクト層１４ｂ及びｎ型クラッド層１４ｃを形成する成膜装置としては、上述の下地層１４ａや後述の発光層１５の成膜に用いるＭＯＣＶＤ装置を、各種条件を適宜変更して用いることが可能である。

「発光層の形成」
次いで、ｎ型クラッド層１４ｃ（ｎ型半導体層１４）上に、発光層１５を、従来公知のＭＯＣＶＤ法によって形成する。本実施形態で形成する発光層１５は、図４に例示するように、ＧａＮ障壁層に始まりＧａＮ障壁層に終わる積層構造を有しており、ＧａＮからなる７層の障壁層１５ａと、ノンドープのＩｎ_０．２Ｇａ_０．８Ｎからなる６層の井戸層１５ｂとを交互に積層して形成する。また、本実施形態の製造方法では、上述したｎ型半導体層１４の成膜に用いる成膜装置（ＭＯＣＶＤ装置）と同じものを使用して発光層１５を成膜することができる。

「ｐ型半導体層の形成」
次いで、発光層１５上、つまり、発光層１５の最上層となる障壁層１５ａの上に、ｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂからなるｐ型半導体層１６を、従来公知のＭＯＣＶＤ法を用いて形成する。ｐ型半導体層１６の形成には、ｎ型半導体層１４及び発光層１５の形成に用いるＭＯＣＶＤ装置と同じ装置を、各種条件を適宜変更して用いることが可能である。また、ｐ型半導体層１６を構成するｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂを、反応性スパッタ法を用いて形成することも可能である。

本実施形態では、まず、ＭｇをドープしたＡｌ_０．１Ｇａ_０．９Ｎからなるｐ型クラッド層１６ａを発光層１５（最上層の障壁層１５ａ）上に形成し、さらにその上に、ＭｇをドープしたＡｌ_０．０２Ｇａ_０．９８Ｎからなるｐ型コンタクト層１６ｂを形成する。この際、ｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂの積層には、同じＭＯＣＶＤ装置を用いることができる。なお、上述したように、ｐ型不純物としては、Ｍｇのみならず、例えば亜鉛（Ｚｎ）等も同様に用いることができる。

『電極形成工程』
次に、電極形成工程では、図５に例示するように、ｐ型半導体層１６上の所定の位置に複数の透光性正極１７を形成した後、該透光性正極１７の各々の上に正極ボンディングパッド１８を形成するとともに、半導体層３０の所定の位置をエッチング除去することにより、ｎ型半導体層１４を露出させて複数の負極形成領域１４ｄを形成し、該負極形成領域１４ｄの各々に正極ボンディングパッド１８と対になるように複数の負極ボンディングパッド１９を形成する。

「透光性正極の形成」
まず、上記方法によって各層が形成されてなる積層半導体１０のｐ型コンタクト層１６ｂ上に、ＩＴＯからなる透光性正極１７を形成する。
透光性正極１７の形成方法としては、特に限定されず、この技術分野でよく知られた慣用の手段で設けることができる。また、その構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。

また、上述したように、透光性正極１７の材料は、ＩＴＯには限定されず、ＡＺＯ、ＩＺＯ、ＧＺＯ等の材料を用いて形成することが可能である。
また、透光性正極１７を形成した後、合金化や透明化を目的とした熱アニールを施す場合もあるが、施さなくても構わない。

「正極ボンディングパッド及び負極ボンディングパッドの形成」
次いで、積層半導体１０上に形成された透光性正極１７上に、さらに、正極ボンディングパッド１８を形成する。この正極ボンディングパッド１８は、例えば、透光性正極１７の表面側から順に、Ｔｉ、Ａｌ、Ａｕの各材料を、従来公知の方法で積層することによって形成することができる。

また、負極ボンディングパッド１９を形成する際は、まず、基板２上に形成されたｐ型半導体層１６、発光層１５及びｎ型半導体層１４の一部をドライエッチング等の方法によって除去することにより、ｎ型コンタクト層１４ｂの露出領域１４ｄを形成する。そして、この露出領域１４ｄ上に、例えば、露出領域１４ｄ表面側から順に、Ｎｉ、Ａｌ、Ｔｉ、及びＡｕの各材料を従来公知の方法で積層することにより、詳細な図示を省略する４層構造の負極ボンディングパッド１９を形成することができる。

『マスク工程（保護膜形成工程）』
次に、マスク工程では、図６Ａ、Ｂに示すように、半導体層３０と、その上に形成された透光性正極１７、正極ボンディングパッド１８及び負極ボンディングパッド１９の上に保護膜１３を形成する。

具体的には、スピンコータ、スプレーコータ等の方法を用いて、一般的なレジスト材料等の樹脂材料からなる保護膜１３をウェーハ上の全面に成膜する。

『半導体層除去工程』
次に、半導体層除去工程では、図７Ａ、Ｂに示すように、上記マスク工程において半導体層３０上に設けられた保護膜１３に向けてレーザを照射することにより、基板２を分割するためのスクライブライン２８（図９及び図１０を参照）に沿って保護膜１３、半導体層３０及びバッファ層１２を除去して基板２を露出させる。
具体的には、図７Ａに示すように、例えば、レーザＬ１を、半導体層３０上に設けられた保護膜１３に照射しながら、基板２、つまりウェーハ全体を適宜移動させることにより、レーザの照射位置を上述のスクライブライン２８に沿って移動させる方法で行なうことができる。このような半導体層除去工程を行なうことにより、図７Ｂに示すように、保護膜１３、半導体層３０及びバッファ層１２が、基板２上において格子状に分割された状態となる。

本実施形態の半導体層除去工程においては、保護膜１３、半導体層３０及びバッファ層１２を除去するために照射するレーザとして、ＹＡＧレーザ（半導体レーザ励起Ｎｄ：ＹＡＧレーザ）を用いることができる。ＹＡＧレーザを用いることにより、基板２上に形成された保護膜１３、半導体層３０及びバッファ層１２の内、スクライブライン２８に沿った部分を効果的に除去すること可能となる。

また、本発明の半導体層除去工程で用いるレーザとしては、半導体ウェーハを各チップに分離可能に形成できるものであれば、どのようなタイプのレーザでも用いることが可能である。具体的にはＣＯ_２レーザ、上述のようなＹＡＧ（イットリウム・アルミニウム・ガーネット）レーザ、およびエキシマ・レーザなどを用いることが可能であり、中でもパルスレーザが好ましい。
また、レーザの波長としては３５５ｎｍ、２６６ｎｍ等の波長域とするができ、さらに短い波長でもよい。
また、周波数は１〜１０００００Ｈｚが好ましく、３００００〜７００００Ｈｚがさらに好ましい。また、レーザの出力は、除去する半導体層等の大きさや、詳細を後述するような、基板に形成する溝の幅及び深さによって異なるが、基板に所望の溝を得るのに必要な最小限の出力であることが好ましい。本発明において用いられるような化合物半導体は、レーザの吸収効率がよいので、低出力での加工が可能となる。なお、余分なレーザ出力は、基板や化合物半導体に熱損傷を与えるので、通常２Ｗ以下が好ましく、１Ｗ以下がより好ましい。

また、本実施形態の半導体層除去工程では、保護膜１３の表面にレーザＬ１をパルス照射することにより、基板２の半導体層３０及び保護膜１３を形成した側から、基板２を複数のチップに分割するためのスクライブライン（切断予定ライン）２８に沿った部分の保護膜１３、半導体層３０及びバッファ層１２を除去する方法とすることができる。また、レーザをパルス照射する方法とすることにより、保護膜１３、半導体層３０及びバッファ層１２の内、スクライブライン２８に沿った部分に対して効果的にダメージを付与することができ、確実な除去処理が可能となる。

また、本実施形態の半導体層除去工程では、基板２を移動させることにより、上述のスクライブライン２８に沿ってレーザの照射位置を移動させる際の移動速度を、６０〜１２０ｍｍ／ｓｅｃの範囲とすることが好ましい。基板２、つまりレーザの照射位置の移動速度がこの範囲内であれば、保護膜１３、半導体層３０及びバッファ層１２の内、スクライブライン２８に沿った部分に効果的にダメージを付与しながら、この部分のみを効率良く除去することが可能となる。

また、上述のような半導体層除去工程においては、レーザの強度や上記移動速度にも影響されるが、保護膜１３、半導体層３０及びバッファ層１２の除去のみならず、基板２の表面にも不可避的に溝が形成されることがあり、例えば、５〜３０μｍ程度の深さで溝（割溝）が生じることがある。この部分は、後述のレーザ加工工程において、基板２の内部に加工痕２５（図９、１０を参照）が形成される照準部分であり、その後の分割工程において分割される位置であるので、本発明の工程上、このような溝の形成は好ましい。また、このような溝が基板２上に形成されることにより、後述の分割工程における基板の分割が極めて容易となり、格別な効果を奏する。また、このような溝（割溝）の形成は、後述する研削工程、研磨工程において、基板のソリを低減できる効果が発現する点からも、より好ましい。
また、レーザの強度等を適宜調整することにより、基板２上に溝（傷）が生じないように制御しながら、保護膜１３、半導体層３０及びバッファ層１２のみを除去する方法としても良い。

なお、本実施形態で説明する例では、上述のマスク工程において、保護膜１３をウェーハ（半導体層３０を参照）上の全面に成膜し、半導体層除去工程において、半導体層３０とともに保護膜１３を除去する方法としているが、本発明はこのような方法には限定されない。例えば、半導体層３０上において、図示略の露出帯域を上記スクライブライン２８に沿った位置に設けながら、保護膜を形成する方法とすることも可能である。
このような場合には、パターニングされたマスクを予めウェーハ上に形成しておくことにより、個々の発光素子チップに分離するための露出帯域を、例えば、格子状に半導体層上に設けながら保護膜を成膜する方法とすることができる。そして、半導体層除去工程において、半導体層上の露出領域にレーザを照射することにより、この部分の半導体層及びバッファ層を除去して、基板上のスクライブラインの位置を露出させることができる。

上述のような半導体層除去工程においては、保護膜が形成されていない状態で半導体層にレーザを照射すると、レーザの加熱による切削屑が周囲に飛散し、この切削屑が素子部に付着して汚染が生じ、損傷を与えてしまう。また、上記切削屑が正極ボンディングパッドや負極ボンディングパッド上に付着すると、ワイヤボンディングや半田付けの接着性の低下を引き起こすという問題がある。本実施形態で説明する例のように、レーザ照射前に素子部を保護膜で覆うことにより、素子部の汚染や損傷、ボンディングパッドの汚染による実装時の接着性の低下を防ぐことができる。

『エッチング工程』
次に、本実施形態の製造方法においては、上記半導体層除去工程の後、後述のレーザ加工工程の前において、上記記半導体層除去工程で、基板２を分割するためのスクライブライン２８に沿った部分が除去された半導体層３０の側面３０ａ及びバッファ層１２の側面１２ａをエッチングするエッチング工程を備えることが好ましい。
具体的には、図８に示すように、上記半導体層除去工程において、基板２上で、保護膜１３、半導体層３０及びバッファ層１２が個々のチップ単位に分割された状態のウェーハを、リン酸処理液に含浸して湿式エッチングを行なう。これにより、レーザでダメージが付与された半導体層３０及びバッファ層１２の分断面の一部をエッチング除去し、図８に示す例のように、半導体層３０の側面３０ａ及びバッファ層１２の側面１２ａを、基板２上から上部に向かうに従って逆傾斜する逆傾斜面状に形成することができる。

本実施形態のエッチング工程では、図示例のように、半導体層３０の側面３０ａ（及びバッファ層１２の側面１２ａ）を、基板２上から上部に向かうに従って逆傾斜する逆傾斜面状に形成することにより、半導体層３０（及びバッファ層１２）からの光取り出し効率が高められた発光素子を実現することが可能となる。
なお、エッチング工程によって形成される半導体層及びバッファ層の側面形状は、図８等に示すような例には限定されず、例えば、半導体層の側面が基板上から上方に向けて垂直に延びるようなストレート形状に形成することもでき、また、エッチング条件の変更により、その他各種形状に形成することも可能である。

『保護膜除去工程』
次に、保護膜除去工程では、図９に示すように、上記マスク工程で形成した保護膜１３（図６〜８を参照）をウェーハ上から除去する。
具体的には、酸素プラズマ中に曝す方法等を用い、ウェーハ上の保護膜１３を完全に剥離させる。

『研削工程』
次に、研削工程では、基板２の下面（第２の主面）２３を研削することによって基板２を薄く加工する。
具体的には、詳細な図示を省略するが、まず、基板２の下面２３側に天然ダイヤモンドや合成ダイヤモンド等をベースとしたメタル砥石又はビトリ砥石等を使用して機械的研削処理を施し、基板２全体の板厚を８０〜１５０μｍ程度にする。この際に用いる上記砥石の粒度は、例えば、♯１７０〜♯２０００程度のものを使用することができる。
特に、本発明の製造方法によれば、上述の半導体層除去工程において、レーザ照射によって基板２に溝を形成した場合には、基板２の反りを低減でき、さらに、本研削工程及び後述する研磨工程での砥粒の粒度をコントロールすることで、研削工程及び研磨工程後の基板２の反りを大幅に低減できるという、格別な効果が発現する。

『研磨工程』
次に、研磨工程では、基板２の下面２３に対して、多結晶ダイヤからなる粒度１〜１２μの遊離砥石によって研磨処理（ラッピング処理）を施し、下面２３を鏡面状とする。また、下面２３に対し、例えば、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等の方法で研磨処理を施してもよい。

『仮固定工程』
次に、本実施形態の製造方法においては、図１０に示す例のように、上記研削工程の後、後述のレーザ加工工程の前に、基板２に樹脂からなる仮固定シートを貼着する仮固定工程を備えた方法とすることができる。
具体的には、例えば、樹脂材料からなる仮固定シート５０上に、鏡面状とされた基板２の下面２３を接着等の方法で貼着し、仮固定する。

なお、後述のレーザ加工工程において、レーザを基板２の下面２３側から照射する場合には、仮固定工程において、半導体層３０側、つまり、本例では、半導体層３０上の透光性正極１７の上に形成された正極ボンディングパッド１８上に、仮固定シート５０を貼着する（図１２Ａ、Ｂに示す例を参照）。

『レーザ加工工程』
次に、レーザ加工工程では、図１１Ａ、Ｂに示すように、基板２上において、前記半導体層除去工程で半導体層３０及びバッファ層１２が除去され、露出した領域であるスクライブライン２８に対してレーザＬ２を照射することにより、基板２の内部に加工痕２５を形成する。図１１Ｂに示す例では、基板２のレーザ照射面である主面２０から、基板２の厚さ方向で２／３部迄の領域において、計２箇所に加工痕２５を形成している。

具体的には、例えば、図示略のステルスレーザ加工機を用い、仮固定シート５０に貼り付けられたウェーハを、前記ステルスレーザ加工機に備えられる試料台に固定する。このようなステルスレーザ加工機に備えられる試料台としては、例えば、真空チャック構造によって仮固定シート５０に貼着されたウェーハを固定することができ、また、このウェーハを精密に制御しながら移動させることが可能なものを用いることができる。

まず、上述のようなステルスレーザ加工機の試料台に、基板２が貼着された仮固定シート５０を固定する。次いで、図１１Ａに示すように、基板２上のスクライブライン２８に対し、エキシマ励起のパルスレーザを照射しながら、仮固定シート５０が固定された図示略の試料台を移動させることにより、スクライブライン２８に沿って、基板２の主面２０に対してレーザＬ２を照射する。これにより、図１１Ｂに示すように、基板２の主面２０側に、個々の素子単位に分割可能な加工痕２５を、例えば、図７Ｂに示す基板２上のスクライブライン２８と同様に、平面視格子状に連ねて形成することができる。
また、この際、基板２上のスクライブライン２８に照射するレーザＬ２の焦点を変化させて加工痕２５を形成することにより、加工痕２５を、基板２の厚さ方向において複数箇所（図１１Ｂでは２箇所）に設けることが可能となる。これにより、後述の分割工程において、ウェーハを個々の素子単位に分割するのが容易になる。

「レーザ」
本実施形態のレーザ加工工程において用いることができるレーザとしては、サファイア等からなる基板を加工できるものであれば、どのようなタイプのものでも用いることが可能である。例えば、ＣＯ_２レーザ、ＹＡＧ（イットリウム・アルミニウム・ガーネット）レーザ及びエキシマレーザを用いることができるが、上述のような、パルス照射のレーザを用いることが最も好ましい。レーザを用いることにより、基板２のスクライブライン２８の位置に、効率良く加工痕２５を形成することが可能となる。

上述のようなレーザは、基板２上のスクライブライン２８に沿うようにして直線状に照射しながら走査する。レーザが照射されたスクライブライン２８においては、基板２をなす材料が加熱されて揮散することにより、直線状の加工痕２５が形成される。このように、基板２の特定の領域、ここではスクライブライン２８の部分を揮散あるいは強度的に弱い材質へと変換させるためのレーザの波長としては、２６６ｎｍ、又は３５５ｎｍとすることが好ましい。レーザの発光波長がこの波長であれば、基板２のスクライブライン２８の部分を、効果的に揮散あるいは強度的に弱い材質へと変換させることができるので、効率良く加工痕２５を形成することが可能となる。

また、本実施形態のレーザ加工工程では、基板２上のスクライブライン２８に対してレーザをパルス照射、つまり間欠的に照射することによって加工痕２５を形成する方法とすることができる。レーザをパルス照射することにより、基板２の内部に効果的にダメージを付与し、この部分を揮散あるいは強度的に弱い材質へと変換させることができるので、効率良く加工痕２５を形成することが可能となる。

また、本実施形態のレーザ加工工程においては、レーザをパルス照射する場合のパルス周期を、１０〜４０ｋＨｚの範囲とすることが好ましい。レーザのパルス周期を上記範囲とすることにより、基板２の内部に効果的にダメージを付与し、この部分を揮散あるいは強度的に弱い材質へと変換させることができるので、周期的な加工痕を確実に形成することが可能となる。

また、本実施形態のレーザ加工工程では、基板２のスクライブライン２８に沿ってレーザの照射位置を移動させる際の移動速度を、１００〜２００ｍｍ／ｓｅｃの範囲とすることが好ましい。レーザの照射位置の移動速度がこの範囲内であれば、加工箇所に対して効果的にダメージを付与でき、加工痕２５を確実に形成することが可能となる。

基板２のスクライブライン２８に沿ってレーザをパルス照射しながら、上記移動速度で照射位置を移動させることにより、加工箇所に対して、微細で周期的な加工痕２５を形成することができる。これにより、後述の分割工程において基板２を分割した際、基板２の分割面（図１に示す端面２ａも参照）に、上述のような周期的な加工痕２５の少なくとも一部が残存する領域が生じるとともに、基板２を加工痕２５に沿って破断させた際に生じる亀裂痕が残存する領域とが存在する状態となる。これにより、分割面（端面２ａ）のほぼ全体を粗面とすることが可能となる。
また、上述のような加工痕２５は、レーザのパルス周期や照射位置の移動速度を適宜調整することにより、所望のピッチで形成することが可能である。

（ステルスレーザ加工）
本実施形態のレーザ加工工程においては、基板２の内部、より具体的には基板２の厚さ方向における中間部付近を焦点としてレーザを照射するステルスレーザ加工により、基板２内部に加工痕２５を形成する方法とすることが好ましい。このような方法でレーザ加工工程を行なうことにより、上述のような形状の加工痕２５を形成できると同時に、この加工痕２５を起点とした微細な亀裂を基板２に発生させることができる。これにより、後述の分割工程において、分割面（側面）を粗面化しながら効率良く分割処理を行なうことが可能となる。

「加工痕」
レーザ加工工程において形成する加工痕２５は、上述したように、微細で周期的な加工痕として形成することが好ましいが、非周期的な加工痕として形成しても良い。また、加工痕２５の周期や幅、深さ等については、照射するレーザの強度やパルス周期、照射位置の移動速度を適宜制御することにより、所望の形状に調整することが可能である。

また、本実施形態のレーザ加工工程においては、図１１Ｂに示す例のように、基板２のレーザ照射面（図示例では主面２０）から、基板２の厚さ方向で２／３部迄の領域に加工痕２５を形成することが好ましい。加工痕２５を、基板２の厚さ方向において上記範囲に設けることにより、後述の分割工程において、ウェーハを個々の素子単位に分割するのが容易になる。図１１Ｂに示す例において、基板２の厚さが１２０μｍである場合には、主面２０から８０μｍ迄の領域に加工痕２５を設け、例えば、４０μｍ及び８０μｍの位置に設けることができる。

また、加工痕２５は、基板２の厚さ方向において複数箇所（図１１Ｂに示す例では計２箇所）に設けることが、分割工程の作業性が一層容易になる点で、より好ましい。
加工痕２５が、基板２の厚さ方向において１箇所のみの場合、後述の分割工程において、基板２内部に、加工痕２５をなすＲ面から多方向に向けて基板２の亀裂が生じ、所謂斜め割れの状態となり、分割後の素子（チップ）形状が良好とならず、発光特性に影響を及ぼす虞がある。
本実施形態では、加工痕２５を、基板２の厚さ方向において２箇所以上で複数設けることにより、後述の分割工程において、複数の加工痕２５の間に連なるように亀裂を生じさせることが可能となり、基板２の分割面を粗面化しながら容易に分割することができ、また、厚い基板を用いた場合でも容易に分割することが可能となる。
なお、加工痕２５を、基板２の厚さ方向において複数設ける場合、まず、レーザ照射面側（図１１Ｂに示す例では主面２０側）から離れた位置に加工痕２５を形成した後、レーザ照射面側により近い位置に加工痕２５を形成する加工順とすることが、レーザ特性の観点から好ましい。

「レーザの照射位置」
上述したレーザ加工工程においては、図１１Ａ、Ｂに示すような、基板２の主面２０側のスクライブライン２８にレーザを照射する例を説明しているが、本発明ではこれには限定されない。即ち、本発明のレーザ加工工程は、図１２Ａ、Ｂに示す例のように、基板２の下面（第２の主面）２３側からレーザを照射して加工痕を形成する方法とすることも可能である。このような方法とした場合には、図１２Ａに示すように、まず、前工程である仮固定工程において、半導体層３０側の透光性正極１７上に形成された正極ボンディングパッド１８に、仮固定シート５０を貼着する。そして、図１２Ａに示すように、基板２の下面２３に対し、主面２０側のスクライブライン２８に対応する位置に沿ってレーザを照射することにより、図１２Ｂに示すように、下面２３から基板２の厚さ方向で２／３部迄の領域に加工痕２５を形成することができる。図示例では、基板２の厚さ方向において、上記領域の計２箇所に加工痕２５を形成している。

本発明の製造方法では、基板２に加工痕２５を設けるレーザ加工工程よりも前に備えられる半導体除去工程において、予め、主面２０上に形成された半導体層３０が、上記半導体除去工程において露出帯域３１に沿って除去される。このように、基板２に加工痕２５を設けるレーザ加工工程の前に、半導体層３０を確実に除去しておかないと、レーザ加工工程におけるレーザ照射によって半導体層に所謂デブリや焼けが生じ、発光素子チップの特性を低下させてしまう虞がある。
本発明においては、上記半導体除去工程により、予め、半導体層３０を露出帯域３１に沿って除去することにより、図１１Ａ、Ｂに示すような、基板２の主面２０側からレーザを照射する場合のみならず、図１２Ａ、Ｂに示すように、基板２の下面２３側からレーザを照射する方法とした場合であっても、レーザ加工工程や後述の分割工程において、半導体層３０に対して素子特性を低下させるようなダメージを与えることが無い。また、後述の分割工程において押し割り分割不良等が発生することが無く、分割処理を効率的に行なうことが可能となる。

また、本実施形態のレーザ加工工程は、図１１Ａ、Ｂ、又は、図１２Ａ、Ｂに示すような、下面２３側、又は、主面２０側の一方からレーザを照射する方法には限定されず、基板２の下面２３及び主面２０の両面側からレーザを照射して加工痕を形成する方法とすることも可能である。

『分割工程』
次に、分割工程では、図１３Ａ、Ｂに示すように、上記レーザ加工工程において形成した加工痕２５に沿って基板２を切断し、複数のチップ（発光素子１）に分割する。
具体的には、例えば、ブレーカと呼ばれる図示略の装置等を用い、図１３Ａに示すようなウェーハが貼着された仮固定シート５０をブレーカ装置の載置台の上に載せ、基板２に形成した加工痕２５に沿うようにウェーハの上方からブレードを押し当てることにより、加工痕２５に沿って基板２を押し割り、図１３Ｂに示すような複数のチップに分割する。そして、上記複数のチップが貼着された状態の仮固定シート５０をブレーカ装置から取り外す。

本実施形態の分割工程では、上記手順により、加工痕２５に沿って基板２を個々の発光素子単位のチップに切断することで、加工痕２５を起点として、基板２に亀裂を生じさせながら、ウェーハを個々のチップ状態の発光素子１に分割することができる。この際、上述したように、分割後の基板２の端面２ａには、周期的な加工痕２５の少なくとも一部が残存する領域と、基板２を切断した際に分割面（端面２ａ）に生じる亀裂痕が不規則に残存する領域とが存在し、分割面つまり端面２ａのほぼ全体が粗面となる。このように、基板２の端面２ａを粗い面として形成することにより、端面２ａの表面積が増加するので、入射した光を効率良く外部に出射できる基板２とすることができるので、光取り出し効率に優れた発光素子１を製造することが可能となる。
また、本実施形態の分割工程では、上述した半導体層除去工程で基板２のスクライブライン２８上に溝が形成された場合、基板２内部の加工痕２５に加え、スクライブライン２８上の溝も起点として、基板２に亀裂を生じさせることが可能となる。これにより、ウェーハを、個々のチップ状態の発光素子１に、さらに容易に分割することが可能となる。

『シート剥離工程』
次に、本実施形態の製造方法においては、上記分割工程の後、上記仮固定工程において基板２の下面２３と貼着された仮固定シート５０（図１３等を参照）を加熱して拡張することにより、複数のチップ（発光素子１）の各々を離間させた後、図１４に示すように、各々のチップを仮固定シート５０から取り外すシート剥離工程を備えることが好ましい。

具体的には、まず、仮固定シート５０を、図示略の電熱装置等の加熱手段によって加熱することによって拡張させ、複数の発光素子１のチップの各々を所定の距離に離間させる。次いで、図１４に示すように、複数の発光素子１のチップを各々仮固定シート５０から取り外す。
また、仮固定シート５０を半導体層３０側、つまり正極ボンディングパッド１８上に貼着する方法とした場合においても、同様の方法で発光素子１のチップを仮固定シート５０から取り外すことができる。

上記各工程により、基板２上に、バッファ層１２、下地層１４ａを備える半導体層３０、透光性正極１７、正極ボンディングパッド１８及び負極ボンディングパッド１９を設けたウェーハを、例えば、３５０μｍ角の正方形に分割することで、発光素子１を得ることができる。

以上説明したような本実施形態のＩＩＩ族窒化物半導体素子の製造方法によれば、エピタキシャル工程と、保護膜１３を形成するマスク工程と、レーザ照射によって保護膜１３及び半導体層３０を除去する半導体層除去工程と、基板２を薄くする研削工程と、基板２を研磨する研磨工程と、基板２の内部に加工痕２５を設けるレーザ加工工程と、基板２５の分割面（端面２ａ）を粗面とする分割工程とを具備してなる製造方法なので、半導体層３０にダメージを与えることなく、また、素子特性を低下させることなく、基板２の端面２ａを粗面とすることができ、結果的に、内部量子効率及び光取り出し効率を高め、高い発光出力を有するＩＩＩ族窒化物半導体発光素子１を製造することができる。
さらに、本実施形態の製造方法によれば、半導体層除去工程において、レーザ照射により基板２に溝（割溝）を形成した場合には、発光素子１に備えられる基板２の反りを低減することができ、さらに、研削工程及び研磨工程で使用する砥粒の粒度をコントロールすることで、研削工程及び研磨工程後の基板２の反りを大幅に低減できる。
また、本実施形態の製造方法によれば、上述の効果の寄与により、２つのレーザ照射工程（半導体層除去工程、レーザ加工工程）によって、高精度かつ高い生産効率（高い歩留り）で発光素子１を製造することが可能となる。
この結果、本発明の製造方法により、内部量子効率及び光取り出し効率に優れた高い発光出力を有するＩＩＩ族窒化物半導体発光素子１が実現できる。

［ランプ］
以上説明したような、本発明に係るＩＩＩ族窒化物半導体発光素子と蛍光体とを組み合わせることにより、当業者周知の手段によってランプを構成することができる。従来より、発光素子と蛍光体と組み合わせることによって発光色を変える技術が知られており、このような技術を何ら制限されることなく採用することが可能である。
例えば、蛍光体を適正に選定することにより、発光素子より長波長の発光を得ることも可能となり、また、発光素子自体の発光波長と蛍光体によって変換された波長とを混ぜることにより、白色発光を呈するランプとすることもできる。
また、ランプとしては、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等、何れの用途にも用いることができる。

例えば、図１５に示す例のように、同一面電極型のＩＩＩ族窒化物半導体発光素子１を砲弾型に実装する場合には、２本のフレームの内の一方（図１５ではフレーム４１）に発光素子１を接着し、また、発光素子１の負極（図１に示す符号１９参照）をワイヤー４４でフレーム４２に接合し、発光素子１の正極ボンディングパッド１８をワイヤー４３でフレーム４１に接合する。そして、透明な樹脂からなるモールド４５で発光素子１の周辺をモールドすることにより、図１５に示すような砲弾型のランプ４を作成することができる。
本実施形態のランプ４は、上記本実施形態のＩＩＩ族窒化物半導体発光素子１が備えられてなるものなので、発光特性に優れたものとなる。

［その他の半導体素子］
本実施形態で得られ、優れた結晶性を備えるＩＩＩ族窒化物半導体素子は、上述のような発光ダイオード（ＬＥＤ）やレーザデバイス（ＬＤ）等の発光素子に備えられる半導体層の他、レーザ素子や受光素子等の光電気変換素子、又は、ＨＢＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）やＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）等の電子デバイスにも用いることができる。これらの半導体素子は、各種構造のものが多数知られており、本発明に係るＩＩＩ族窒化物半導体の積層構造は、これら周知の素子構造を含めて何ら制限されない。

以下に、本発明のＩＩＩ族窒化物半導体素子及びその製造方法、ＩＩＩ族窒化物半導体発光素子及びその製造方法を、実施例によりさらに詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。

［実施例］
図１〜４に、本実験例で作製したＩＩＩ族窒化物半導体発光素子の積層構造を説明する断面模式図を示す。
本例では、サファイアからなり、凸部２２が設けられた基板２の主面２０上に、バッファ層１２としてＡｌＮからなる単結晶の層を４０ｎｍの膜厚で形成し、その上に、ｎ型半導体層１４を構成する下地層１４ａとして、ＧａＮ（ＩＩＩ族窒化物半導体）からなる膜厚６μｍの層を形成した。またさらに、ｎ型半導体層１４を構成するｎ型コンタクト層１４ｂとして、ＳｉドープのＧａＮからなる膜厚２μｍの層、ＳｉドープのＩｎＧａＮとＧａＮの超格子構造を有する膜厚６０ｎｍのｎ型クラッド層１４ｃ、ＩｎＧａＮからなる膜厚２ｎｍの井戸層１５ｂとＳｉドープＧａＮからなる膜厚５ｎｍの障壁層１５ａを６回繰り返して成膜した多重量子井戸構造からなる膜厚５０ｎｍの発光層１５、ＭｇドープＧａＮとアンドープＧａＮの超格子構造を有する膜厚１５ｎｍのｐ型クラッド層１６ａ、ＭｇドープＧａＮからなる膜厚２０ｎｍのｐ型コンタクト層１６ｂの各層を順次積層し、ＬＥＤ構造（半導体層３０）を有する半導体積層ウェーハを形成した。そして、ｐ型コンタクト層１６ｂ上に透光性正極１７及び正極ボンディングパッド１８を順次積層し、また、ｎ型半導体層１４の所定領域を除去することにより、ｎ型コンタクト層１４ｂ上に負極ボンディングパッド１９を形成し、図１に示すような発光素子１を作製した。そして、この発光素子１をリードフレーム上に配置し、金線でリードフレームへ結線することにより、最終的に、図１５に示すような発光ダイオード（ランプ４）を作製した。

『基板の加工』
まず、サファイアからなる基板を用意し、この基板のＣ面上に、基部幅＝２．２μｍ、高さ＝１．０μｍ、基部幅／４＝０．６μｍ、隣接する凸部間の間隔＝１．８μｍとし、また、凸部表面にＣ面が存在しない状態として、複数の凸部２２を以下の手順で形成した。
すなわち、直径２インチのＣ面サファイア基板上に、公知のフォトリソグラフィー法でマスクを形成し、ドライエッチング法を用いて基板をエッチングすることにより、上記条件の凸部２２を形成した。なお、露光法として、紫外光を用いたステッパー露光法を用いた。また、ドライエッチングにはＢＣｌ_３とＣｌ_２の混合ガスを用いた。
このようにして形成された凸部２２は、基部の平面形状が円形で上部に向かって徐々に外形が小さくなる形状であり、側面が外側に向かって湾曲したお椀状（半球状）の形状であった。

『バッファ層の形成』
まず、上述のような凸部２２が形成された主面（第１の主面）２０を有する直径２インチのＣ面サファイアからなる基板２を、フッ酸及び有機溶媒によって洗浄した後、チャンバ中へ導入した。この際、スパッタ装置としては、高周波式の電源を有し、また、ターゲット内でマグネットの位置を動かすことができる機構を有する装置を使用した。なお、ターゲットとしては、金属Ａｌからなるものを用いた。
そして、チャンバ内で基板２を５００℃まで加熱し、窒素ガスを１５ｓｃｃｍの流量で導入した後、チャンバ内の圧力を１．０Ｐａに保持し、基板２側に５０Ｗの高周波バイアスを印加し、窒素プラズマに晒すことによって基板２表面を洗浄した。

次いで、基板２の温度はそのままに、スパッタ装置内にアルゴン及び窒素ガスを導入した。そして、２０００Ｗの高周波バイアスを金属Ａｌターゲット側に印加し、炉内の圧力を０．５Ｐａに保ち、Ａｒガスを５ｓｃｃｍ、窒素ガスを１５ｓｃｃｍ流通させた条件下（ガス全体における窒素の比は７５％）で、基板２の主面２０上に、平面２１及び凸部２２を覆うようにしてＡｌＮからなる単結晶のバッファ層１２を成膜した。ターゲット内のマグネットは、基板２の洗浄時及び成膜時の何れにおいても揺動させた。
そして、予め測定した成膜速度（０．０８ｎｍ／ｓ）に従い、規定した時間の処理により、４０ｎｍのＡｌＮ（バッファ層１２）を成膜後、プラズマ動作を停止し、基板２の温度を低下させた。

『ｎ型半導体層の形成』
次いで、ＡｌＮ（バッファ層１２）が成膜された基板２をスパッタ装置内から取り出してＭＯＣＶＤ装置内に搬送し、バッファ層１２上に、以下の手順でｎ型半導体層１４を形成した。

「下地層の形成」
バッファ層１２上に、以下の手順でＧａＮからなる下地層１４ａを成膜した。ここで、下地層１４ａの成膜に使用するＭＯＣＶＤ装置としては、従来公知のＭＯＣＶＤ装置を使用した。
まず、基板２を反応炉（ＭＯＣＶＤ装置）内に導入し、窒素ガスで置換されたグローブボックス内において、加熱用のカーボン製サセプタ上に載置した。次いで、反応炉内に窒素ガスを流通させた後、ヒータを作動させて基板温度を１１５０℃に昇温させ、１１５０℃で温度が安定したことを確認した後、アンモニアガス配管のバルブを開き、反応炉内へのアンモニアガスの流通を開始した。
次いで、ＴＭＧの蒸気を含む水素を反応炉内へ供給して、バッファ層１２上に、下地層１４ａを構成するＩＩＩ族窒化物半導体（ＧａＮ）を成膜する工程を開始した。この際のアンモニアの量は、Ｖ／ＩＩＩ比が６０００となるように調節した。このようにして、約１時間にわたってＧａＮを成長させた後、ＴＭＧの配管のバルブを切り替え、原料の反応炉への供給を終了してＧａＮの成長を停止した。そして、ヒータへの通電を停止し、基板温度を室温まで降温させた。
以上の工程により、基板２上に成膜された単結晶組織のＡｌＮからなるバッファ層１２の上に、アンドープで２μｍの膜厚のＧａＮからなる下地層１４ａを成膜した。成膜後に反応炉内から取り出した試料は無色透明であり、ＧａＮ層（下地層１４ａ）の表面は鏡面であった。

「ｎ型コンタクト層の形成」
次いで、下地層１４ａの形成に用いたＭＯＣＶＤ装置と同じ装置を用い、ＧａＮからなるｎ型コンタクト層を形成した。この際、ｎ型コンタクト層にはＳｉをドープし、結晶成長は、Ｓｉのドーパント原料としてＳｉＨ_４を流通させた以外は、下地層１４ａと同じ条件によって行った。

以上説明したような工程により、表面に逆スパッタを施したサファイアからなる基板２上に、単結晶組織を持つＡｌＮのバッファ層１２を形成し、その上にアンドープで２μｍの膜厚のＧａＮ層（ｎ型下地層１４ａ）と、５×１０^１８ｃｍ^−３のキャリア濃度を持つ２μｍのＳｉドープのＧａＮ層（ｎ型コンタクト層１４ｂ）を形成した。

「ｎ型クラッド層の形成」
上記手順で作製したサンプルのｎ型コンタクト層上に、以下に説明するような手順により、同じＭＯＣＶＤ法を用いてｎ型クラッド層１４ｃを積層して形成した。
まず、ＭＯＣＶＤ装置のチャンバ内にアンモニアを流通させながら、キャリアガスを窒素として、ＳｉドープＧａＮからなるｎ型コンタクト層が成長された基板の温度を７６０℃へ低下させた。
この際、炉内の温度の変更を待つ間に、ＳｉＨ_４の供給量を設定した。流通させるＳｉＨ_４の量については事前に計算を行い、Ｓｉドープ層の電子濃度が４×１０^１８ｃｍ^−３となるように調整した。アンモニアはそのままの流量で炉内へ供給し続けた。

次いで、アンモニアをチャンバ内に流通させながら、ＳｉＨ_４ガスと、バブリングによって発生させたＴＭＩ及びＴＥＧの蒸気を炉内へ流通させ、Ｇａ_０．９９Ｉｎ_０．０１Ｎからなる層を１．７ｎｍ、ＧａＮからなる層を１．７ｎｍで各々成膜した。このような成膜処理を１９サイクル繰り返した後、最後に、Ｇａ_０．９９Ｉｎ_０．０１Ｎからなる層を１．７ｎｍで再度、成長させた。また、この工程処理を行なっている間は、ＳｉＨ_４の流通を継続した。これにより、ＳｉドープのＧａ_０．９９Ｉｎ_０．０１ＮとＧａＮの超格子構造からなるｎ型クラッド層１４ｃを形成した。

『発光層の形成』
次いで、ＧａＮからなる障壁層１５ａと、Ｉｎ_０．２Ｇａ_０．８Ｎからなる井戸層１５ｂとから構成され、多重量子井戸構造を有する発光層１５を形成した。この、発光層１５の形成にあたっては、ＳｉドープＩｎ_０．０１Ｇａ_０．９９Ｎからなるｎ型クラッド層１４ｃ上に、まず、障壁層１５ａを形成し、この障壁層１５ａ上に、Ｉｎ_０．２Ｇａ_０．８Ｎからなる井戸層１５ｂを形成した。このような積層手順を６回繰り返した後、６番目に積層した井戸層１５ｂ上に、７番目の障壁層１５ａを形成し、多重量子井戸構造を有する発光層１５の両側に障壁層１５ａを配した構造とした。

まず、基板温度は７６０℃のままでＴＥＧとＳｉＨ_４の炉内への供給を開始し、所定の時間ＳｉをドープしたＧａＮからなる初期障壁層を０．８ｎｍ形成し、ＴＥＧとＳｉＨ_４の供給を停止した。その後、サセプタの温度を９２０℃に昇温した。そして、ＴＥＧとＳｉＨ_４の炉内への供給を再開し、基板温度９２０℃のままで、さらに、１．７ｎｍの中間障壁層の成長を行った後、ＴＥＧとＳｉＨ_４の炉内供給を停止した。続いて、サセプタ温度を７６０℃に下げ、ＴＥＧとＳｉＨ_４の供給を開始し、さらに、３．５ｎｍの最終障壁層の成長を行った後、再びＴＥＧとＳｉＨ_４の供給を停止して、ＧａＮ障壁層の成長を終了した。上述のような３段階の成膜処理により、初期障壁層、中間障壁層及び最終障壁層の３層からなり、総膜厚が５ｎｍのＳｉドープＧａＮ障壁層（障壁層１５ａ）を形成した。ＳｉＨ_４の量は、Ｓｉ濃度が１×１０^１７ｃｍ^−３になるように調整した。

次いで、障壁層１５ａの成長を終了させた後、基板２の温度や炉内の圧力、キャリアガスの流量や種類はそのままとして、ＴＥＧ及びＴＭＩのバルブを切り替えてＴＥＧ及びＴＭＩを炉内へ供給し、Ｉｎ_０．２Ｇａ_０．８Ｎからなる井戸層１５ｂを成長させた。これにより、２ｎｍの膜厚を有する井戸層１５ｂを形成した。
上記ＧａＮ障壁層（障壁層１５ａ）の成長終了後、ＴＥＧとＴＭＩｎを炉内へ供給して井戸層の成膜処理を行ない、２ｎｍの膜厚を成すＧａ_０．９２Ｉｎ_０．０８Ｎ層（井戸層１５ｂ）を形成した。
そして、Ｇａ_０．９２Ｉｎ_０．０８Ｎからなる井戸層１５ｂの成長終了後、ＴＥＧの供給量の設定を変更した。引き続いて、ＴＥＧおよびＳｉＨ₄の供給を再開し、２層目の障壁層１５ａの形成を行なった。

上述のような手順を６回繰り返すことにより、６層のＳｉドープＧａＮからなる障壁層１０５ａと、６層のＧａ_０．９２Ｉｎ_０．０８Ｎからなる井戸層１０５ｂを形成した。

そして、６層目のＧａ_０．９２Ｉｎ_０．０８Ｎからなる井戸層１５ｂを形成した後、引き続いて７層目の障壁層の形成を行った。７層目の障壁層の形成処理においては、まず、ＳｉＨ_４の供給を停止し、アンドープＧａＮからなる初期障壁層を形成した後、ＴＥＧの炉内への供給を続けたままで基板温度を９２０℃に昇温し、この基板温度９２０℃にて規定の時間で中間障壁層の成長を行なった後、ＴＥＧの炉内への供給を停止した。続いて、基板温度を７６０℃に下げ、ＴＥＧの供給を開始し、最終障壁層の成長を行った後、再びＴＥＧの供給を停止し、ＧａＮ障壁層の成長を終了した。これにより、初期障壁層、中間障壁層及び最終障壁層の３層からなり、総膜厚が４ｎｍのアンドープＧａＮからなる障壁層を形成した（図４における発光層１５の内、最上層の障壁層１５ａを参照）。

以上の手順にて、厚さが不均一な井戸層（図４におけるｎ型半導体層１４側から１〜５層目の井戸層１５ｂ）と、厚さが均一な井戸層（図４におけるｎ型層１４側から６層目の井戸層１５ｂを参照）を含んだ多重量子井戸構造の発光層１５を形成した。

「ｐ型半導体層の形成」
上述の各工程に引き続き、同じＭＯＣＶＤ装置を用いて、４層のノンドープのＡｌ_０．０６Ｇａ_０．９４Ｎと３層のＭｇをドープしたＧａＮよりなる超格子構造を持つｐ型クラッド層１６ａを成膜し、更に、その上に膜厚が２００ｎｍのＭｇドープＧａＮからなるｐ型コンタクト層１６ｂを成膜し、ｐ型半導体層１６とした。

まず、ＮＨ_３ガスを供給しながら基板温度を９７５℃へ昇温した後、この温度でキャリアガスを窒素から水素に切り替えた。続いて、基板温度を１０５０℃に変更した。そして、炉内へＴＭＧとＴＭＡｌを供給することにより、ノンドープのＡｌ_０．０６Ｇａ_０．９４Ｎからなる層２.５ｎｍを成膜した。引き続き、インターバルを取らずに、ＴＭＡｌのバルブを閉じてＣｐ_２Ｍｇのバルブを開け、ＭｇをドープしたＧａＮの層を２．５ｎｍ成膜した。
以上のような操作を３回繰り返し、最後にアンドープＡｌ_０．０６Ｇａ_０．９４Ｎの層を形成することにより、超格子構造よりなるｐクラッド層１６ａを形成した。

その後、Ｃｐ_２ＭｇとＴＭＧのみを炉内へ供給して、２００ｎｍのｐ型ＧａＮよりなるｐ型コンタクト層１６ｂを形成した。
これにより、最終的に、膜厚が１５ｎｍのｐ型クラッド層１６ａと、膜厚が２０ｎｍのＭｇドープＡｌ_０．０２Ｇａ_０．９８Ｎからなるｐ型コンタクト層１６ｂとから構成されるｐ型半導体層１６を成膜した。

上述のようにして作製したＬＥＤ用のエピタキシャルウェーハは、Ｃ面を有するサファイアからなる基板２上に、単結晶構造を有する膜厚４０ｎｍのＡｌＮ層（バッファ層１２）を形成した後、基板２側から順に、６μｍのアンドープＧａＮ層（下地層１４ａ）、５×１０^１８ｃｍ^−３の電子濃度を持つのＳｉドープＧａＮ初期層とＳｉドープＧａＮ再成長層とからなる膜厚２μｍのｎ型コンタクト層１４ａ、４×１０^１８ｃｍ^−３のＳｉ濃度を有し、２０層の１．７ｎｍのＧａ_０．９９Ｉｎ_０．０１Ｎと１９層の１．７ｎｍのＧａＮからなる超格子構造を有するｎ型クラッド層１４ｂ、ＧａＮ障壁層に始まってＧａＮ障壁層に終わり、層厚が５ｎｍとされた６層のＳｉドープのＧａＮ障壁層（障壁層１５ａ）と、層厚が２ｎｍとされた６層のノンドープのＧａ_０．９２Ｉｎ_０．０８Ｎ井戸層（井戸層１５ｂ）と、ノンドープのＧａＮからなる最終障壁層を備える最上位障壁層（図４における発光層１５の内、最上層の障壁層１５ａを参照）からなる多重量子井戸構造（発光層１５）、膜厚が２．５ｎｍのノンドープＡｌ_０．０６Ｇａ_０．９４Ｎからなる４つの層と、膜厚が２．５ｎｍのＭｇドープＡｌ_０．０１Ｇａ_０．９９Ｎからなり超格子構造を有する３つの層から構成されるｐ型クラッド層１６ａ、及び、膜厚が２０ｎｍのＭｇドープＧａＮからなるｐコンタクト層１６ｂから構成されるｐ型半導体層１６を積層した構造を有する。

『電極の形成』
次いで、上記手順で基板２上に半導体層３０が形成されたエピタキシャルウェーハ（図４に示す積層半導体１０参照）上に、ＬＥＤを構成するための各電極を形成した。
すなわち、上記エピタキシャルウェーハのＭｇドープＡｌＧａＮ層（ｐ型半導体層１６ｂ）の表面に、公知のフォトリソグラフィー技術によってＩＴＯからなる透光性正極１７を形成し、その上に、チタン、アルミニウム及び金を順に積層した構造を有する正極ボンディングパッド１８（ｐ電極ボンディングパッド）を形成し、ｐ側電極とした。さらに、ウェーハに対してドライエッチングを施し、ｎ型コンタクト層１４ｂのｎ側電極（負極）を形成する領域を露出させ、この露出領域１４ｄにＮｉ、Ａｌ、Ｔｉ及びＡｕの４層が順に積層されてなる負極ボンディングパッド１９（ｎ側電極）を形成した。このような手順により、ウェーハ（図４の積層半導体１０を参照）上に、図１に示すような形状を有する各電極を形成した。

『保護膜の形成』
次いで、各電極の形成されたウェーハ上に保護膜１３を形成した。この際、半導体層３０、透光性正極１７、正極ボンディングパッド１８及び負極ボンディングパッド１９の上を全体的に覆うように保護膜１３を形成した。この際、保護膜１３の材料としては、一般的な樹脂材料からなるレジストを用い、スピンコータを用いて導体層３０上に成膜した。

『半導体層、バッファ層及び保護膜の除去』
次いで、上記手順によって半導体層３０上に設けられた保護膜１３に向けてレーザを照射することにより、保護膜１３、半導体層３０及びバッファ層１２の内、スクライブライン２８（図９、１０を参照）に対応する部分を除去して、この部分の基板２（スクライブライン２８）を露出させた。
この際、波長が２６６ｎｍのレーザを、５０ＫＨｚのパルス周期で照射しながら、ウェーハを６０〜１２０ｍｍ／ｓｅｃの速度で移動させることにより、レーザの照射位置を上述のスクライブライン２８の位置に沿って移動させ、この部分にダメージを付与した。また、この工程においては、レーザが半導体層及びバッファ層を貫通し、サファイアからなる基板２上にもダメージが付与され、基板２に約２０μｍの溝（割溝）が形成されているのが確認された。

次いで、上記手順により、基板２上において保護膜１３、半導体層３０及びバッファ層１２が素子単位のチップに分割された状態のウェーハをリン酸処理液に含浸し、半導体層３０及びバッファ層１２のレーザでダメージが付与された分断面の一部をエッチング除去した。この際、エッチング条件を調整することにより、半導体層３０の側面３０ａ及びバッファ層１２の側面１２ａを、基板２上から上部に向かうに従って逆傾斜する逆傾斜面状に形成した。
次いで、上記ウェーハを酸素プラズマ中に曝すことにより、ウェーハ上の保護膜１３を完全に剥離させて除去した。

『研削工程及び研磨工程』
次いで、基板２の下面２３（第２の主面）側に、♯１７０〜♯２０００の粒度を有するメタル砥石又はビトリ砥石等を使用して機械的研削処理を施し、基板２全体の板厚を８０〜１５０μｍ程度にした後、下面２３に対して、遊離砥石の多結晶ダイヤによって研磨処理（ラッピング処理）を施し、基板２の下面２３を鏡面状とした。

『シートへの仮固定』
次いで、樹脂材料からなる仮固定シート５０上に、鏡面状とされた基板２の下面２３を接着して仮固定した。

『基板内部への加工痕の形成（レーザ加工）』
次いで、ステルスレーザ加工機の試料台に、基板２が貼着された仮固定シート５０を固定し、基板２において上記半導体層３０が除去された領域であるスクライブライン２８に対してレーザをパルス照射しながら、仮固定シート５０が固定された図示略の試料台を移動させることにより、スクライブライン２８に沿って、基板２の主面２０に対してレーザを照射し、基板２の内部に加工痕２５を形成した。この際、レーザの波長は３５５ｎｍとし、パルス周期を２５ｋＨｚとするとともに、試料台の移動速度を１００〜２００ｍｍ／ｓｅｃの範囲とし、また、レーザの焦点を基板２の厚み方向略中心付近に合わせ、レーザ照射を行った。このような手順により、基板２の内部に４〜１５μｍの間隔で加工痕を発生させ、素子単位の複数のチップに分割可能な格子状の加工痕２５を形成した。

『ウェーハの分割及びシートの剥離』
次いで、ブレーカ装置を用い、ウェーハが貼着された仮固定シート５０をブレーカ装置の載置台の上に載せ、基板２に形成した加工痕２５に沿うようにウェーハの上方からブレードを押し当てて応力を加え、加工痕２５に沿って基板２を押し割ることで、ウェーハを複数のチップ（発光素子１）に分割した。そして、分割された複数のチップが貼着されている仮固定シート５０をブレーカ装置から取り外した。

次いで、仮固定シート５０を電熱装置に載置して加熱することで拡張させ、複数の発光素子１のチップの各々を所定の距離に離間させた後、これら複数の発光素子１のチップを、各々仮固定シート５０から取り外した。

上述のような手順により、基板２上に、バッファ層１２、下地層１４ａを備える半導体層３０、透光性正極１７、正極ボンディングパッド１８及び負極ボンディングパッド１９を設けたウェーハを３５０μｍ角の正方形に分割し、図１に示すような発光素子１を得た。そして、この発光素子１を、各電極が上になるようにリードフレーム上に配置し、金線でリードフレームへ結線することにより、図１５に示す例のよう発光ダイオード（ランプ４）とした。

『発光素子の特性評価』
上述のようにして作製した発光ダイオードのｐ側（正極ボンディングパッド１８）及びｎ側（負極ボンディングパッド１９）の電極間に順方向電流を流したところ、電流２０ｍＡにおける順方向電圧は３．０Ｖであった。また、ｐ側の透光性正極１７を通して発光状態を観察したところ、発光波長は４５５ｎｍであり、発光出力は２２ｍＷを示した。このような発光ダイオードの特性は、作製したウェーハのほぼ全面から作製された発光ダイオードについて、ばらつきなく得られた。

また、得られたチップ（発光素子１）について、光学顕微鏡を用いて側面から観察したところ、基板２の端面２ａにおいて、半導体層をエピタキシャル成長させた主面２０側から１０〜５０μｍ程度の位置に、４〜１５μｍ程度の間隔でレーザによる加工痕が確認された。つまり、このチップに備えられる基板２の端面２ａには４〜１５μｍ周期の凹凸が形成されており、端面２ａが粗面とされていることが確認された。これにより、本実施例で作製した発光素子は、半導体層３０から基板２側に入射した光が、端面２ａから効果的に出射され、高い光取り出し効率を有し、発光特性に優れていることが明らかとなった。

［比較例］
上記実施例のようなレーザ加工工程による加工痕の形成処理を行なわず、半導体層除去処理におけるレーザ照射と同時に基板を切断するとともに、切断後の断面に対してエッチング処理を施し、基板の端面を滑らかな平面とした点を除き、上記実施例と同様の手順で基板上に各層を積層し、ウェーハを分割して発光素子チップとした後、ランプを作製した。

そして、上記実施例と同様、ｐ側及びｎ側の電極間に順方向電流を流したところ、電流２０ｍＡにおける順方向電圧は３．０Ｖであった。また、ｐ側の透光性正極１７を通して発光状態を観察したところ、発光波長は４５５ｎｍであり、発光出力は１８ｍＷであった。
このような発光ダイオードの特性は、作製したウェーハのほぼ全面から作製された発光ダイオードについて、ばらつきなく得られたものの、実施例に比べて発光出力に劣る結果となった。

また、得られたチップを光学顕微鏡で側面から観察したところ、基板の端面は概ね滑らかな面とされ、大きな加工痕等は確認されなかった。
これらの結果より、比較例の発光素子は、半導体層から基板側に向けて出射されて基板内を伝搬した光が、基板側面から出射されにくいために発光出力が劣ることが明らかとなった。

以上の結果により、本発明に係る製造方法で得られるＩＩＩ族窒化物半導体発光素子が高い光取り出し効率を有し、優れた発光特性を備えていることが明らかである。

１…ＩＩＩ族窒化物半導体発光素子（発光素子、チップ）、１０…積層半導体（ＩＩＩ族窒化物半導体素子）、２…基板、２ａ…端面、２０…主面（第１の主面）、２１…平面、２２…凸部、２３…下面（第２の主面）、２５…加工痕、２８…スクライブライン（切断予定ライン）、１２…バッファ層、１２ａ…側面（バッファ層）、１４…ｎ型半導体層、１４ｄ…負極形成領域、１５…発光層、１６…ｐ型半導体層、１７…透光性正極、１８…正極ボンディングパッド、１９…負極ボンディングパッド、１３…保護膜、３０…半導体層、３０ａ…側面（半導体層）、４…ランプ、５０…仮固定シート

Claims (19)

1. 基板上に、ＩＩＩ族窒化物半導体からなるｎ型半導体層、発光層及びｐ型半導体層を順次積層して半導体層を形成するＩＩＩ族窒化物半導体発光素子の製造方法であって、
   前記基板の第１の主面の上に、前記ＩＩＩ族窒化物半導体をエピタキシャル成長させることにより、前記主面を覆うようにして前記半導体層を形成するエピタキシャル工程と、
   前記半導体層上に保護膜を形成するマスク工程と、
   前記基板の半導体層及び保護膜を形成した側から、前記基板を複数のチップに分割するための切断予定ラインに沿ってレーザを照射することにより、前記保護膜及び前記半導体層を除去し、前記基板を露出させる半導体層除去工程と、
   前記半導体層除去工程で、前記基板を分割するためのスクライブラインに沿った部分が除去された前記半導体層の側面をエッチングして、前記基板の第１の主面上から前記半導体層が形成された側に向かうに従って逆傾斜する逆傾斜面状に形成するエッチング工程をさらに備え、
   前記基板の第２の主面を研削することによって前記基板を薄くする研削工程と、
   前記研削工程後に前記基板を研磨する研磨工程と、
   前記切断予定ラインに沿ってパルスレーザを、移送速度１００〜２００ｍｍ／ｓｅｃで照射することにより、前記基板の内部に加工痕を基板の厚さ方向において複数箇所設けるレーザ加工工程と、
   前記加工痕及び前記切断予定ラインに沿って前記基板を、物理力を用いて分割することにより、該基板の分割面を粗面としながら複数のチップとする分割工程と、
   を具備してなることを特徴とするＩＩＩ族窒化物半導体発光素子の製造方法。
2. 前記基板に備えられる前記第１の主面が、Ｃ面からなる平面と前記Ｃ面上に形成された複数の凸部とからなるものであることを特徴とする請求項１に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
3. 前記基板が、基板表面の面方位として（０００１）方向から±３°の範囲内のオフ角が付与された基板であることを特徴とする請求項１に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
4. 前記レーザ加工工程は、前記基板の第２の主面側、及び／又は、第１の主面側から前記レーザを照射することを特徴とする請求項１に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
5. 前記レーザ加工工程は、前記基板における前記レーザの照射面から厚さ方向で２／３部迄の領域に、前記加工痕を設けることを特徴とする請求項１に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
6. 前記レーザ加工工程は、前記レーザの発光波長を２６６ｎｍ、又は３５５ｎｍとすることを特徴とする請求項１に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
7. 前記半導体層除去工程は、前記レーザをパルス照射することによって前記半導体層を除去することを特徴とする請求項１に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
8. 前記半導体層除去工程は、前記レーザの発光波長を２６６ｎｍ、又は３５５ｎｍとすることを特徴とする請求項１に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
9. 前記エッチング工程は、前記半導体層をリン酸処理液に含浸する湿式エッチングによって行なうことを特徴とする請求項１に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
10. 前記研磨工程と前記レーザ加工工程との間において、前記基板側、又は、前記半導体層側の何れかに、樹脂からなる仮固定シートを貼着する仮固定工程をさらに備え、
    前記分割工程の後に、前記仮固定シートを加熱して拡張することにより、前記複数のチップの各々を離間させた後、
    該チップを前記仮固定シートから取り外すシート剥離工程をさらに備えることを特徴とする請求項１に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
11. 少なくとも前記エピタキシャル工程の前において、前記基板の第１の主面の上に、Ａｌ_ＸＧａ_１−ＸＮ（１≧Ｘ≧０）からなるバッファ層を、前記第１の主面を覆うようにして反応性スパッタ法によって積層するバッファ層形成工程をさらに備え、
    前記半導体層除去工程は、前記基板の半導体層及び保護膜を形成した側から、前記基板を複数のチップに分割するための切断予定ラインに沿ってレーザを照射することにより、前記保護膜、前記半導体層及び前記バッファ層の各々を除去して前記基板を露出させ、
    前記エッチング工程は、前記半導体層除去工程において前記基板を分割するためのスクライブラインに沿った部分が除去された前記半導体層及びバッファ層の側面をエッチングすることを特徴とする請求項１に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
12. 前記バッファ層形成工程は、前記バッファ層を０．０１〜０．５μｍの厚さで形成することを特徴とする請求項１１に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
13. 前記バッファ層形成工程は、前記バッファ層を単結晶で形成することを特徴とする請求項１１に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
14. 前記バッファ層形成工程は、前記バッファ層を多結晶で形成することを特徴とする請求項１１に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
15. 前記エピタキシャル工程と前記マスク工程との間において、前記ｐ型半導体層上の所定の位置に複数の透光性正極を形成した後、該透光性正極の各々の上に複数の正極ボンディングパッドを形成するとともに、前記半導体層の所定の位置をエッチング除去することにより、前記ｎ型半導体層を露出させて複数の負極形成領域を形成し、該負極形成領域の各々に複数の負極ボンディングパッドを形成する電極形成工程をさらに備えることを特徴とする請求項１に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
16. 前記基板がサファイア基板であることを特徴とする請求項１に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
17. 前記基板の厚さが１００μｍ以上であることを特徴とする請求項１に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
18. 請求項１〜１７の何れか１項に記載の製造方法によって得られるＩＩＩ族窒化物半導体発光素子。
19. 請求項１８に記載のＩＩＩ族窒化物半導体発光素子が用いられてなるランプ。

Images