JP2006245062A - Iii族窒化物系化合物半導体素子の製造方法及び発光素子 - Google Patents

Iii族窒化物系化合物半導体素子の製造方法及び発光素子 Download PDF

Info

Publication number
JP2006245062A
JP2006245062A JP2005054966A JP2005054966A JP2006245062A JP 2006245062 A JP2006245062 A JP 2006245062A JP 2005054966 A JP2005054966 A JP 2005054966A JP 2005054966 A JP2005054966 A JP 2005054966A JP 2006245062 A JP2006245062 A JP 2006245062A
Authority
JP
Japan
Prior art keywords
sapphire substrate
separation
group iii
iii nitride
separation groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005054966A
Other languages
English (en)
Inventor
Tomoharu Shiraki
友晴 白木
Susumu Maeda
将 前田
Masaki Hashimura
昌樹 橋村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2005054966A priority Critical patent/JP2006245062A/ja
Publication of JP2006245062A publication Critical patent/JP2006245062A/ja
Pending legal-status Critical Current

Links

Abstract

【課題】基板上に形成されたIII族窒化物系化合物半導体素子チップを歩留り良く分割する。
【解決手段】サファイア基板10上にIII族窒化物系化合物半導体層から成る素子層30を形成し、素子層が形成されている側の第2の面12に第2の分離溝22が形成される。少なくとも3段にレーザの照射による加工変質部が断続的に形成された破断線51〜55が形成される。第1の面11上の分割線上に第1の分離溝21がスクライビングで形成される。第1の分離溝21に最も近い最上段の加工変質部分の破断線51は、第1の分離溝に対して60μm以下の間隔とし、第2の分離溝22に最も近い最下段の加工変質部分の破断線55は、第2の分離溝に対して60μm以下の間隔とし、各段の加工変質部分の破断線間の間隔は150μm以下とした。
【選択図】図1

Description

本発明は基板上に形成されたIII族窒化物系化合物半導体素子の製造方法及び発光素子に関する。本発明は、特に、基板上に形成されたIII族窒化物系化合物半導体素子を歩留まり良く且つ短時間で分離して、個々のIII族窒化物系化合物半導体素子を得るための製造方法と光の取り出し効率を向上させた発光素子に関する。
III族窒化物系化合物半導体素子の製造、例えばLED等の製造においては、基板としてサファイアやスピネルなどが用いられている。これらの材料の基板はシリコンやガリウムヒ素を用いた基板と異なり、加工が容易でなく、III族窒化物系化合物半導体を積層した基板ウエハを個々の素子に分割する際、他の半導体素子とは異なり困難が伴う。特に、基板として一般的にはサファイアが用いられており、III 族窒化物系化合物半導体を結晶成長させるための主面に対し傾斜したR面の影響により、ウエハを切断する時、チップ側面が主面に対し垂直とならない場合が多く、チップの不良品が多く発生するという問題がある。
そこで、レーザを用いる分離方法が提案されている。例えば特許文献1乃至3のような技術がある。
特開平11−163403号公報 特開平11−177137号公報 特開2002−205180
上記1、2文献には、ダイサーによる溝の形成を併用する例も挙げられているが、基本的にはレーザにより表面又は表面近傍の基板内部に連続したスクライブラインを形成し、当該スクライブラインによって分割面を発生させて個々の素子に分離する技術が開示されている。しかし、この文献では、ある実施例ではサファイア基板の厚さを80μmに研磨した後に、分離するようにしたものである。すなわち、サファイ基板の場合には、固くて割れ難いために、基板をある程度薄くした状態で、レーザの照射を行うようにしている。
また、特許文献3においては、パルスレーザを基板に照射して多光子吸収により、基板の厚さ方向に沿って複数段の改質領域を形成することで、チップへの分離を容易にすることが開示されている。しかしながら、特許文献3は、シリコン基板において用いた例であるが、基板の表面にスクライブラインも、ダイシングラインも形成されていないので、サファイア基板に応用した場合には、改質領域の形成されたラインに沿って、必ずしも、正確に分離されるとは限らないという問題がある。
一方、発光波長に対して透明度が高いサファイア基板を用いた発光ダイオードにおいては、基板が厚い程、光の取り出し効率が高いので望ましい。さらに、製造上において、ウエハとしても厚い程、取り扱いが容易となり、チップに分割した後においても、チップの厚さが厚い方が取り扱いが容易であるという事情がある。このため、サファイア基板を分割のためにのみ薄く加工することは、工程数が増加するばかりでなく、取り扱いが困難であり、光出力効率の点においても問題があった。
本発明は上記の課題を解決するために成されたものであり、本発明の目的は、サファイア基板供給業者から供給された状態の厚さのサファイア基板を薄く加工することなく、又は出来るだけ加工することなく、チップに歩留り良く分離することである。
上記課題を解決するための請求項1の発明の構成は、III族窒化物系化合物半導体の積層されたサファイア基板を分離して個々のIII 族窒化物系化合物半導体素子とする製造方法において、サファイア基板の内部であって、チップに分割する分離予定面に沿ってパルスレーザを集光させて多光子吸収を発生させることにより、加工変質部分をこの分離予定面に沿って破断線状に形成する工程と、サファイア基板の第1の面において分離予定面と第1の面との交線に沿って第1の分離溝をスクライビングにより形成する工程と、を有し、加工変質部分は、分離予定面上のサファイア基板の厚さ方向に沿って、少なくとも2段の破断線として形成され、第1の分離溝に最も近い最上段の加工変質部分の破断線は、第1の分離溝に対して60μm以下の間隔とし、外力を加えることにより、分離予定面でサファイア基板を素子毎に分離することを特徴とするIII族窒化物系化合物半導体素子の製造方法である。
ここで、加工変質部分とは、レーザの焦点部において、レーザの多光子吸収により基板であるサファイアが変質した部分である。そして、破断線とは、この加工変質部分が不連続に配置された状態をいう。本発明は、最上段の破断線を形成するのに、レーザを走査して形成し、その破断線と第1の面上にスクライビングにより形成された第1の分離溝との距離を60μm以下としたことが特徴である。破断線の形成とスクライビングによる第1の分離溝の形成とは、どちらを先に実行しても良いが、破断線を先に形成した方が、レーザがスクライビングによる第1の分離溝で散乱されずに済むので、その方が望ましい。
また、請求項2の発明は、III族窒化物系化合物半導体の積層されたサファイア基板を分離して個々のIII 族窒化物系化合物半導体素子とする製造方法において、サファイア基板の第1の面上に素子を分離するための第1の分離溝を形成する工程と、サファイア基板の第1の面とは反対側の第2の面上であって、第1の分離溝に対向した位置に第2の分離溝を形成する工程と、サファイア基板の内部であって第1の分離溝と第2の分離溝とが形成する分離予定面に沿ってパルスレーザを集光させて多光子吸収を発生させることにより、加工変質部分をこの分離予定面に沿って破断線状に形成する工程と、を有し、加工変質部分は、分離予定面上のサファイア基板の厚さ方向に沿って、少なくとも2段の破断線状に形成され、第1の分離溝に最も近い最上段の加工変質部分の破断線は、第1の分離溝に対して60μm以下の間隔とし、第2の分離溝に最も近い最下段の加工変質部分の破断線は、第2の分離溝に対して60μm以下の間隔とし、加工変質部分の破断線間の間隔は150μm以下として、外力を加えることにより、分離予定面でサファイア基板を素子毎に分離することを特徴とするIII族窒化物系化合物半導体素子の製造方法である。
この請求項の発明においても、破断線、第1の分離溝、第2の分離溝の形成順序は任意である。すなわち、第2の分離溝、破断線、第1の分離溝の形成順序であっても、第2の分離溝、第1の分離溝、破断線の形成順序であっても、破断線、第2の分離溝、第1の分離溝の形成順序であっても、上記の3通りの形成順序において、第1の分離溝と第2の分離溝との形成順序を入れ換えた順序であっても良い。しかし、レーザが入射する側の面に形成される分離溝よりも破断線を先に形成した方が、その分離溝で散乱されずに済むので、その方が望ましい。
また、請求項3の発明は、最上段の加工変質部分の破断線は、パルスレーザの複数回の走査により形成されることを特徴とする請求項1又は請求項2に記載のIII族窒化物系化合物半導体素子の製造方法である。
請求項4の発明は、最下段の加工変質部分の破断線は、パルスレーザの複数回の走査により形成されることを特徴とする請求項2乃至請求項3の何れか1項に記載のIII族窒化物系化合物半導体素子の製造方法である。
請求項5の発明は、第1の面はサファイア基板の半導体層の成長面とは反対側の面であり、第1の分離溝は、スクライビングにより形成された溝であり、第2の面はサファイア基板の半導体層の成長面であり、第2の分離溝はスクライビングにより形成された溝であることを特徴とする請求項2乃至請求項4の何れか1項に記載のIII族窒化物系化合物半導体素子の製造方法である。第1の分離溝の深さは、0.5μm〜1μmが望ましい。第2の分離溝の深さは、6μm〜15μmが望ましい。
請求項6の発明は、第1の面はサファイア基板の半導体層の成長面とは反対側の面であり、第1の分離溝は、スクライビングにより形成された溝であり、第2の面はサファイア基板の半導体層の成長面であり、第2の分離溝はダイシングにより形成された溝であることを特徴とする請求項2乃至請求項4の何れか1項に記載のIII族窒化物系化合物半導体素子の製造方法である。
請求項7の発明は、サファイア基板にIII族窒化物系化合物半導体を積層して成る発光素子において、サファイア基板の厚さは、270μm〜1000μmであって、サファイア基板の側面は、サファイア基板の内部であって、チップに分割する分離予定面に沿ってパルスレーザを集光させて多光子吸収を発生させることにより、加工変質部分がこの分離予定面に沿って複数段の破断線状に形成された後に、外力を加えることにより、分離された面を有することを特徴とするIII族窒化物系化合物半導体発光素子である。
本発光素子は、厚さ270μm〜1000μmのサファイア基板をパルスレーザの多光子吸収により加工変質部分を複数段に形成した後に分離予定面で分離された基板側面を有した発光素子である。基板が厚く形成できることから、外部への光の取り出し効率を向上させることができる。サファイア基板の望ましい厚さは、チップサイズとも関係するが、厚いと光取り出し効率が高くなるが、加工時間が長くなる。望ましくは、300μm〜800μm、さらに望ましくは、350μm〜600μmであり、最も望ましくは、400μm〜500μmである。
また、請求項8の発明は、分離予定面とサファイア基板の何れか一方の面との交線に沿って形成された分離溝を有することを特徴とする請求項7に記載の発光素子である。
請求項1の発明では、最上段の破断線を形成するのに、レーザを走査して形成し、その破断線と第1の面上にスクライビングにより形成された第1の分離溝との距離を60μm以下としたので、第1の分離溝と破断線との間の分割を確実にすることができる。この第1の分離溝と破断線との間の分割は、分離予定面でのサファイア基板の分割の起点となり、他の破断線に分割が波及することで、分離予定面において正確に品質良く分離されるという効果を奏する。この結果、分離の結果得られる素子の製造歩留りが向上する。
また、請求項2の発明では、第1の分離溝と最上段の加工変質部分の破断線との間隔及び第2の分離溝と最下段の加工変質部分の破断線との間隔を60μm以下としたので、この部分が割れの始動部分となり、良好な切断が可能となる。また、破断線間の間隔が150μm以下の時に、チッピングのない良好なチップの分割が可能となる。
サファイア基板面に連続して形成された第1の分離溝及び第2の分離溝が、切断が開始する起点、即ち分割予定面上において分割面が発生する起点となる。この分割面は、サファイア基板内部にパルスレーザにより断続的に形成された加工変質部分を通るように成長していく。これは加工変質部分が、溶融等により結晶の連続性を失ったため、結晶方位の影響を受けにくくなったからである。尚、走査線上に沿って断続的に形成された加工変質部分は、パルスレーザをサファイア基板面から厚さ方向に照射し、ウエハを所望の送り速度で移動することで極めて容易に実現できる。この時、III族窒化物系化合物半導体層にレーザが照射されると、少なからず溶融や分解が生じるため、予め分割線(分離予定面と基板面との交線)付近のIII族窒化物系化合物半導体層を除去しておくことが望ましい。
このようなレーザ加工は、ダイサーによる溝形成の50倍以上の速さで実現できる。また、レーザによる溝形成に比較しても5倍以上速く、厚さ方向の断続的に形成された加工変質部分を形成するためのレーザのエネルギーも、溝形成に比べて100分の1以下にできる。エネルギーの消費量が少ないので、加工時に発生する熱による素子への悪影響も低減できる。
請求項3の発明では、最上段の加工変質部分の破断線を、パルスレーザの複数回の走査により形成しているので、第1の分離溝とこの破断線との間での分割が確実となり、分割始動が確実に行われるので、良好なチップ分割が可能となる。
また、請求項4の発明では、最下段の加工変質部分の破断線を、パルスレーザの複数回の走査により形成しているので、第2の分離溝とこの破断線との間での分割が確実となり、分割始動が確実に行われるので、良好なチップ分割が可能となる。さらに、最上段の加工変質部分の破断線と、最下段の加工変質部分の破断線とを共に、パルスレーザの複数回の走査により形成することで、基板の両側で、分割始動が確実に行われるので、さらに良好なチップ分割が可能となる。複数回走査を何れか一方の側とするのであれば、ウエハの分割時に分離線上に圧力を加えるが、圧力を加える方と反対側に形成された分離溝に近い側に形成される加工変質部分の破断線の形成において、レーザを複数回走査する方が分割に良い結果が得られている。すなわち、最上段の加工変質部分の破断線が最も下になるように基板を裏返して、最下段に当たる上側から分割のための圧力を加えることになる。
請求項5の発明では、第1の分離溝も第2の分離溝もスクライビングにより形成されたものであるので、これらの分離溝と、これらの分離溝に最も近い最上段と最下段の破断線との間の分割始動が確実に発生する。
また、請求項6の発明では、第1の分離溝をスクライビングとし、第2の分離溝をダイシングにより形成している。したがって、ダイシングにより第2の溝の深さをより深く形成することができるので、分離予定面における基板の厚さをより薄く形成することができ、チップ分割がより確実に行われる。
第1の分離溝をスクライブラインで形成した場合には、基板の第2の面に粘着シートを貼り付けてブレーキングするのに都合が良い。また、第2の分離溝の形成後に破断線を形成する場合は、基板の第2の面に形成されたIII族窒化物系化合物半導体の溶融や分解を避けるためにも有効に作用する。これらは、エッチング又はダイサーにより行うことができる。
請求項7の発明では、厚さが270μm〜1000μmのサファイア基板をパルスレーザの多光子吸収により加工変質部分が複数段に形成された後に分離予定面で分離された基板側面を有した発光素子である。基板が厚く形成でき、また、基板を割ることにより基板側面を形成しているので、基板側面の分割面が均一で良好な面となる。このため、この側面から光が均一に放射される。このことから、外部への光取り出し効率を向上させることができる。また、この発光素子の製造には、本発明の製造方法を用いると良い。
図1に、本発明の概念を示す。サファイア基板10の第2の面12上にIII 族窒化物系化合物半導体から成る複数の層で形成された素子層30が形成されている。この素子層30の層構成は、本件発明と直接的には関係がないので説明を省略する。素子層30が形成されている側とは反対側の面が第1の面11となる。第1の面11上には第1の分離溝21が形成され、第2の面12の上には第2の分離溝22が形成される。この図では、第1の分離溝21がスクライビングにより形成された溝であり、第2の分離溝22がダイシングにより形成された溝で表現されているが、特に、それらに限定されるものではない。サファイア基板10の第1の面11側の第1の分離溝21の上方からパルスレーザ41がレンズ40により集光されて、サファイア基板10の所定位置に焦点が形成されるように照射される。このレーザ光の波長は、サファイア基板のバンドギャップエネルギーよりも小さいエネルギーを有する波長であって、サファイアによる基礎吸収が生じないように選択されている。また、レーザの出力は、サファイアにおいて非線形効果である多光子吸収が発生するレベルに選択されている。パルスレーザを照射することにより、サファイア基板の中の焦点領域には加工変質部分42が形成される。平面図を示した図2に示されているように、このパルスレーザを分割線45上に走査することで、この分割線45上において、破断線状(破線状)に加工変質分が形成される。この破断線は、第1の面21に最も近い側から第1段の破断線51(最上段の破断線)、第2段の破断線52、…第5段の破断線55(最下段の破断線)としている。
通常は、サファイア基板10のレーザ入射面側に最も遠い側の破断線から順に形成される。図1の例では、最下段である第5段の破断線55から順次形成される。このように形成すると、後の破断線を形成する時に、先に形成された破断線の加工変質部でレーザが散乱されることがないので、後の破断線の形成を容易且つ正確に行うことができる。
本発明では、第1の分離溝21と最上段(第1段)の破断線51との間隔w1を60μm以下とし、第2の分離溝22と最下段(第5段)の破断線55との間隔w2を60μm以下とし、各段の破断線の間隔w3を150μm以下としたことが特徴である。このようにして各段の破断線を形成した後に、サファイア基板10の第2の面12から剪断力を加えて、各チップに分割する。この時、第1の分離溝21と最上段の破断線51との間隔が60μm以下と短いために、この部分が、基板が分離予定面で分割される時の分割起点となり、現実の分割面は、第1の分離溝21と第2の分離溝22と各段の破断線51〜55を通る面となり、チッピングのないチップ分割が可能となる。サファイア基板10には、1mm角のチップ(大出力LEDのような場合)の場合には、350〜600μmの厚さのものが用いられるが、このようにすれば、この厚さのサファイア基板でも傾斜した方向の分割予定面に沿って極めて正確にチップを分割することが可能となる。
特に、上記の例において、最上段の破断線51を形成するのに、パルスレーザを複数回走査することで形成するのが良い。この場合には、第1の分離溝21に最も接近した最上段の破断線51が確実に形成されるために、第1の破断線51と第1の分離溝21との間の切断が確実となり、分割面の分割始動が容易に行われるので、正確な分割が可能となる。同様に、最下段の破断線55を形成するのにレーザの走査を複数回行うことで、第2の分離溝22と最下段の破断線55との間の分割を確実に行うことができ、分割始動を確実に発生させることができる。よって、最上段の破断線と最下段の破断線とを共に、複数回のレーザの走査により実現すれば、より効果の高いチップ分割が可能となる。
本発明のパルスレーザとしては、波長は紫外光が望ましい。また、パルス幅は1μsec 以下が良い。更に、レンズによる集光により、エネルギー密度は108W/cm2以上とすると良い。例えば、一辺300〜500μmのチップに分離するには、破断線上における加工変質部分の間隔は、チップの一辺あたり5個以上、好ましくは10〜30個の加工変質部分が形成される間隔とすると良い。すなわち、加工変質分の間隔は 5μm〜100μm間隔が望ましい。また、1mm角のチップであれば、一辺当たり10〜100個形成されるのが望ましい。
以下、本願発明の実施例を説明する。尚、本願発明は以下の説明内容に限定されるものではない。また、各図においては、本発明の本質を説明するため、極めて簡略化した図を用いるが、以下に説明する通り、各図に基づいて、本発明は通常のIII族窒化物系化合物半導体素子の製造方法に適用できるものである。
図3は本発明の具体的な実施例の製造方法を説明するための工程図(サファイア基板の第1の面11及び分離予定面に対して垂直な断面図)である。a面を主面とする厚さ約350μmのサファイア基板10上にIII族窒化物系化合物半導体層を積層して、約3000個のpnダブルヘテロ接合構造の青色LED素子を形成した(図3.A)。当該素子部分の積層構造については簡略化し1の符号30で示す。電極を含まないで、III族窒化物系化合物半導体層の総膜厚は約5μmである。まず、ダイヤモンドブレードを使用するダイサーによるダイシングによって、各格子内が1の青色LED素子となる格子枠状の分割線に沿って、幅約30μm、深さ6μmの第2の分離溝22を形成した(図3.B)。第2の分離溝22により、素子層30が除去されている。
サファイア基板10をx軸、y軸、z軸の3方向に数値制御により位置決め可能で移動可能な基台の上に設置して、上方向からレーザをサファイア基板10に照射して、基台をx軸、y軸方向に移動させて、レーザをサファイア基板10上で走査した。
レーザには、YVO4 レーザの第3次高調波(波長355nm)を用い、ビーム径約20μm(直径)のレーザビームをレンズによってスポット径0.8μmとなるように調整し、平均出力0.76W 、パルス周波数20kHz、パルス幅8nsec 、光学効率15%とした。この状態で、サファイア基板10から成るウエハに粘着シート60を張り付けて表面の素子を保護し、サファイア基板10を送り速度200mm/secでx軸方向に移動させながら、サファイア基板10の内部に、分割線45に沿って、断続的な加工変質部分から成る最下段(第3段)の破断線53を形成した。これらのレーザ走査をx軸方向の他の分割線45に関しても行い、x軸方向の全ての走査を終了した後に、同様にy軸方向の分割線に沿ったレーザの走査を行った。尚、レーザの集光位置はサファイア基板10の第2の分離溝22の底から30μmの位置とした(図3.C)。
この最下段の破断線53は、レーザの分割線45に沿った走査を2回行うことにより形成された。次に、基台をz軸方向(レーザの照射側に)に140μmだけ移動させて、上記と同様なレーザの走査を繰り返した。これにより、第2段の破断線52が形成された。次に、基台をz軸方向にさらに、140μmだけ移動させて、上記と同様にレーザのx軸及びy軸方向の走査を行った。これにより、最上段の破断線51が形成された。この破断線51は、サファイア基板10の第1の面11において後工程で形成される第1の分離溝21からの距離が30μmとなる位置に形成された。また、この最上段の破断線51の形成は、レーザを2回走査することにより行われた。
次にダイヤモンドスクライバで、分割線45に沿って第1の分離溝21であるスクライブライン23を深さ0.5μmで最上段の破断線51の上に形成した(図3.D)。次に、ブレーキングにより、スクライブライン23を分割面の発生位置としてクラックを拡大させて素子を分離した(図3.E)。
このようにして分離したIII 族窒化物系化合物半導体素子の側面(サファイア基板の分割面)の顕微鏡写真を図4と図5に示す。図4と図5は、それぞれ、x軸方向、y軸方向の分割線に沿って分割された側面の顕微鏡写真である。図4及び図5では、加工変質部分がサファイア基板10の第2の面12から40μmの位置に形成されている。いずれも、第1の面11上に形成されたスクライブライン23から半導体層30が形成されている側に垂直に分割されていて、チップ形状は極めて良好であるといえる。また、上記の通り、レーザの走査は送り速度200mm/秒であるので、極めて短時間に1枚のウエハを処理することが可能である。
次に、レーザの走査速度以外は上記と同一条件として、レーザの走査速度だけを変化させて、分割面の顕微鏡写真を測定した。走査速度が2mm/sec〜10mm/secの時、図6.Aに示すように、破断線はIII 族窒化物系化合物半導体が溶解して、熱加工のようになった。また、走査速度が20mm/sec〜100mm/secの時、図6.Bに示すように、破断線は不規則な割れを含む状態となった。また、走査速度が150mm/sec 〜300mm/secの時、図6.Cに示すように、破断線は、加工変質領域が規則正しく直線上に整列したものとなった。以上のことを、レーザの平均出力を0.28W、0.44W、0.63W、0.76W(上記の実験)、0.81Wと変化させて実行した。0.28Wの時は、破断線がほとんど形成されなかった。0.44Wの時は走査速度が2mm/sec〜10mm/secの時に破断線が形成されたが、走査速度が150mm/sec 以上となるとほとんど形成されなかった。0.63Wと0.81Wの時は、上記した0.76Wの時と同様な結果が得られた。したがって、レーザの平均出力は、0.63W〜0.81Wが望ましく、レーザの走査速度は150mm/sec 〜300mm/sec が望ましいことが分かった。
次に、レーザの平均出力と走査速度を上記したように最良な結果が得られる条件である0.76W、200mm/secとして、レーザパルスの周波数を15kHz〜35kHzの範囲で変化させて破断線を形成して、同様に、分割面の顕微鏡写真を測定した。結果を図7に示す。パルス周波数が30kHzと、35kHzの場合には、破断線は、微小クラックの形成がところどころ消滅するような不安定なものとなった。しかし、パルス周期が15kHz〜25kHzの時には、微小クラックは破断線に沿って均一に安定して形成された。この結果から、パルスレーザの周波数は、15kHz〜25kHzが望ましいことが分かる。
以上の実験結果から、パルスレーザの平均出力は0.63W〜0.81W、走査速度は150mm/sec〜300mm/sec 、周波数は15kHz〜25kHzが望ましいことが分かる。すなわち、1mm当たり50〜170パルスのレーザの照射割合が良い。間隔では、6μm〜20μm間隔が望ましい。最も望ましい、加工変質部分の間隔は7μm〜15μmである。
また、上記の実施例では、サファイア基板10の第1の面11上に第1の分離溝21を形成したが、上記の実施例と同一条件にして、この分離溝21(スクライビングライン23)を形成せずに、レーザの照射のみによって、サファイア基板10の内部に断続的な加工変質領域から成る破断線を形成して、チップ分割を行った。その場合の歩留りは96%であった。これに対して、スクライビングライン23を形成した上記実施例の場合には、チップの歩留りは99%であった。このように、レーザによる破断線の形成とスクライビングとを用いることにより、99%以上の歩留りが得られ、製造方法において大きな改善となった。
また、破断線を形成するときに、複数回の走査を行う破断線を変化させた。すなわち、最上段の破断線のみ2回のレーザ走査で行った場合、第2段の破断線のみ2回のレーザ走査で行った場合、最下段の破断線のみ2回のレーザ走査で行った場合の分割面の顕微鏡写真を得た。最上段の破断線を形成する時のみレーザを2回走査する時が、最も、良好な分割面が得られた。すなわち、スクライビングライン23に最も近い破断線を形成するのに、レーザを複数回走査することで、スクライビングライン23と最上段の破断線との間の分割が確実に行われ、分割面を形成する分割起点が確実に立ち上がり、これが原因となって、チッピングのないチップ分割が可能になったものと思われる。
なお、最上段の破断線と第1の分割溝との距離は60μm以下10μm以上が望ましく、さらに望ましくは、20μm〜50μmであることが分かった。同様に、最下段の破断線と第2の分割溝との距離(第2の分割溝を形成しない場合には第2の面との距離)は60μm以下10μ以上が望ましく、さらに望ましくは、20μm〜50μmであることが分かった。同様に、各段の破断線の間隔は150μm以下が望ましく、130μm〜10μmが望ましい。ただし、間隔が狭いとそれだけ破断線の数が増加するので製造時間が長くなるので、下限値は、基板の厚さとの関係で選択される。
なお、このような分割方法で形成された発光ダイオードの光出力とサファイア基板の厚との関係を測定した。90μmの時の出力を100%とすると、サファイア基板を340μmの厚さにすると、出力は127%となり、27%の光出力が向上することが観測された。このように、フリップチップ型の発光ダイオードでは、サファイア基板の厚さを厚くすると、光出力が増大するので、チップ分割において、サファイア基板を薄板化しない本件製造方法は、極めて有効な製造方法となる。
実施例1では、ダイサーによって、格子枠状の分割線45に沿って幅約30μmの第2の分離溝22を形成したが、これをエッチングによりサファイア基板面を露出させるようにした他は、全く同様にして素子を分離した。尚、エッチングはドライエッチングであり、塩素系ガスを用いたプラズマエッチングを使用した。このようにして分離した素子は、分割面は垂直でその表面も極めて良好であった。
本発明は、サファイア基板を用いたIII 族窒化物系化合物半導体素子のチップへの分割を容易にしたものであり、半導体素子の製造方法として有効である。とくに、基板を厚くした発光素子の製造方法として有効である。
本発明の製造方法の概念を示した断面的説明図。 同本発明の製造方法の概念を示した平面的説明図。 本発明の具体的な実施例1に係るIII族窒化物系化合物半導体素子の製造方法を示し、分離予定面と基板の第1の面とに垂直な断面における断面図。 実施例に係るチップの一方向の分割面の顕微鏡写真。 実施例に係るチップの他方向の分割面の顕微鏡写真。 レーザの走査速度を変化させた時の破断線の形成の様子を示した分割面の顕微鏡写真。 レーザパルスの周期を変化させた時の破断線の形成の様子を示した分割面の顕微鏡写真。
10…サファイア基板
11…第1の面
12…第2の面
21…第1の分離溝
22…第2の分離溝
45…分割線
23…スクライブライン

Claims (8)

  1. III族窒化物系化合物半導体の積層されたサファイア基板を分離して個々のIII 族窒化物系化合物半導体素子とする製造方法において、
    前記サファイア基板の内部であって、チップに分割する分離予定面に沿ってパルスレーザを集光させて多光子吸収を発生させることにより、加工変質部分をこの分離予定面に沿って破断線状に形成する工程と、
    前記サファイア基板の第1の面において前記分離予定面と第1の面との交線に沿って第1の分離溝をスクライビングにより形成する工程と、
    を有し、
    前記加工変質部分は、前記分離予定面上の前記サファイア基板の厚さ方向に沿って、少なくとも2段の破断線として形成され、
    前記第1の分離溝に最も近い最上段の加工変質部分の破断線は、前記第1の分離溝に対して60μm以下の間隔とし、外力を加えることにより、前記分離予定面で前記サファイア基板を分離することを特徴とするIII族窒化物系化合物半導体素子の製造方法。
  2. III族窒化物系化合物半導体の積層されたサファイア基板を分離して個々のIII 族窒化物系化合物半導体素子とする製造方法において、
    前記サファイア基板の第1の面上に素子を分離するための第1の分離溝を形成する工程と、
    前記サファイア基板の前記第1の面とは反対側の第2の面上であって、前記第1の分離溝に対向した位置に第2の分離溝を形成する工程と、
    前記サファイア基板の内部であって前記第1の分離溝と前記第2の分離溝とが形成する分離予定面に沿ってパルスレーザを集光させて多光子吸収を発生させることにより、加工変質部分をこの分離予定面に沿って破断線状に形成する工程と、
    を有し、
    前記加工変質部分は、前記分離予定面上の前記サファイア基板の厚さ方向に沿って、少なくとも2段の破断線状に形成され、
    前記第1の分離溝に最も近い最上段の加工変質部分の破断線は、前記第1の分離溝に対して60μm以下の間隔とし、前記第2の分離溝に最も近い最下段の加工変質部分の破断線は、前記第2の分離溝に対して60μm以下の間隔とし、加工変質部分の破断線間の間隔は150μm以下として、
    外力を加えることにより、前記分離予定面でサファイア基板を分離することを特徴とするIII族窒化物系化合物半導体素子の製造方法。
  3. 前記最上段の加工変質部分の破断線は、前記パルスレーザの複数回の走査により形成されることを特徴とする請求項1又は請求項2に記載のIII族窒化物系化合物半導体素子の製造方法。
  4. 前記最下段の加工変質部分の破断線は、前記パルスレーザの複数回の走査により形成されることを特徴とする請求項1乃至請求項3の何れか1項に記載のIII族窒化物系化合物半導体素子の製造方法。
  5. 前記第1の面は前記サファイア基板の半導体層の成長面とは反対側の面であり、前記第1の分離溝は、スクライビングにより形成された溝であり、前記第2の面は前記サファイア基板の半導体層の成長面であり、前記第2の分離溝はスクライビングにより形成された溝であることを特徴とする請求項2乃至請求項4の何れか1項に記載のIII族窒化物系化合物半導体素子の製造方法。
  6. 前記第1の面は前記サファイア基板の半導体層の成長面とは反対側の面であり、前記第1の分離溝は、スクライビングにより形成された溝であり、前記第2の面は前記サファイア基板の半導体層の成長面であり、前記第2の分離溝はダイシングにより形成された溝であることを特徴とする請求項2乃至請求項4の何れか1項に記載のIII族窒化物系化合物半導体素子の製造方法。
  7. サファイア基板にIII族窒化物系化合物半導体を積層して成る発光素子において、
    前記サファイア基板の厚さは、270μm〜1000μmであって、
    前記サファイア基板の側面は、前記サファイア基板の内部であって、チップに分割する分離予定面に沿ってパルスレーザを集光させて多光子吸収を発生させることにより、加工変質部分がこの分離予定面に沿って複数段の破断線状に形成された後に、外力を加えることにより、分離された面を有することを特徴とするIII族窒化物系化合物半導体発光素子。
  8. 前記分離予定面と前記サファイア基板の何れか一方の面との交線に沿って形成された分離溝を有することを特徴とする請求項7に記載の発光素子。
JP2005054966A 2005-02-28 2005-02-28 Iii族窒化物系化合物半導体素子の製造方法及び発光素子 Pending JP2006245062A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005054966A JP2006245062A (ja) 2005-02-28 2005-02-28 Iii族窒化物系化合物半導体素子の製造方法及び発光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005054966A JP2006245062A (ja) 2005-02-28 2005-02-28 Iii族窒化物系化合物半導体素子の製造方法及び発光素子

Publications (1)

Publication Number Publication Date
JP2006245062A true JP2006245062A (ja) 2006-09-14

Family

ID=37051211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005054966A Pending JP2006245062A (ja) 2005-02-28 2005-02-28 Iii族窒化物系化合物半導体素子の製造方法及び発光素子

Country Status (1)

Country Link
JP (1) JP2006245062A (ja)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078440A (ja) * 2006-09-22 2008-04-03 Dowa Holdings Co Ltd 発光素子及びその製造方法
JP2008098465A (ja) * 2006-10-13 2008-04-24 Aisin Seiki Co Ltd 半導体発光素子の分離方法
JP2008227276A (ja) * 2007-03-14 2008-09-25 Disco Abrasive Syst Ltd ウエーハの分割方法
US7829446B2 (en) 2006-11-09 2010-11-09 Seiko Epson Corporation Method for dividing wafer, method for manufacturing silicon devices, and method for manufacturing liquid ejecting heads
JP2011223041A (ja) * 2011-08-05 2011-11-04 Toyoda Gosei Co Ltd 半導体発光素子の分離方法
US20130082358A1 (en) * 2010-03-05 2013-04-04 Disco Corporation Single crystal substrate with multilayer film, manufacturing method for single crystal substrate with multilayer film, and element manufacturing method
KR101308127B1 (ko) 2007-02-26 2013-09-12 서울옵토디바이스주식회사 발광 다이오드의 제조 방법
KR101308126B1 (ko) 2007-02-15 2013-09-12 서울옵토디바이스주식회사 발광 다이오드 제조 방법
US8877612B2 (en) 2010-06-16 2014-11-04 Toyoda Gosei Co., Ltd. Laser processing method
US8927348B2 (en) 2008-05-14 2015-01-06 Toyoda Gosei Co., Ltd. Method of manufacturing group-III nitride semiconductor light-emitting device, and group-III nitride semiconductor light-emitting device, and lamp
WO2015077612A1 (en) * 2013-11-22 2015-05-28 Glo Ab Method of stress induced cleaving of semiconductor devices
JP2016541115A (ja) * 2013-10-29 2016-12-28 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. 半導体デバイスのウェハーのスクライビング
CN107039563A (zh) * 2015-10-06 2017-08-11 株式会社迪思科 光器件晶片的加工方法
JP2017199717A (ja) * 2016-04-25 2017-11-02 株式会社ディスコ 加工方法
KR101873501B1 (ko) * 2015-12-17 2018-07-02 서울바이오시스 주식회사 소형 발광 다이오드 칩, 이를 포함하는 발광 장치 및 전자 장치
US10107458B2 (en) 2015-10-16 2018-10-23 Seoul Viosys Co., Ltd. Compact light emitting diode chip and light emitting device including the same
US10126831B2 (en) 2015-10-16 2018-11-13 Seoul Viosys Co., Ltd. Compact light emitting diode chip, light emitting device and electronic device including the same
JPWO2017208535A1 (ja) * 2016-06-03 2019-03-28 創光科学株式会社 窒化物半導体紫外線発光装置及びその製造方法
CN109641315A (zh) * 2016-06-14 2019-04-16 艾维纳科技有限责任公司 激光加工方法以及一种利用多区段聚焦透镜切割或裁切晶圆之系统
CN109904293A (zh) * 2015-10-16 2019-06-18 首尔伟傲世有限公司 发光二极管芯片、发光装置及电子装置
KR20210038335A (ko) 2019-09-30 2021-04-07 니치아 카가쿠 고교 가부시키가이샤 발광 소자의 제조 방법
JP2022057557A (ja) * 2020-09-30 2022-04-11 日亜化学工業株式会社 発光素子の製造方法

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078440A (ja) * 2006-09-22 2008-04-03 Dowa Holdings Co Ltd 発光素子及びその製造方法
JP2008098465A (ja) * 2006-10-13 2008-04-24 Aisin Seiki Co Ltd 半導体発光素子の分離方法
US7829446B2 (en) 2006-11-09 2010-11-09 Seiko Epson Corporation Method for dividing wafer, method for manufacturing silicon devices, and method for manufacturing liquid ejecting heads
KR101308126B1 (ko) 2007-02-15 2013-09-12 서울옵토디바이스주식회사 발광 다이오드 제조 방법
KR101308127B1 (ko) 2007-02-26 2013-09-12 서울옵토디바이스주식회사 발광 다이오드의 제조 방법
JP2008227276A (ja) * 2007-03-14 2008-09-25 Disco Abrasive Syst Ltd ウエーハの分割方法
US8927348B2 (en) 2008-05-14 2015-01-06 Toyoda Gosei Co., Ltd. Method of manufacturing group-III nitride semiconductor light-emitting device, and group-III nitride semiconductor light-emitting device, and lamp
US20130082358A1 (en) * 2010-03-05 2013-04-04 Disco Corporation Single crystal substrate with multilayer film, manufacturing method for single crystal substrate with multilayer film, and element manufacturing method
US8877612B2 (en) 2010-06-16 2014-11-04 Toyoda Gosei Co., Ltd. Laser processing method
JP2011223041A (ja) * 2011-08-05 2011-11-04 Toyoda Gosei Co Ltd 半導体発光素子の分離方法
JP2016541115A (ja) * 2013-10-29 2016-12-28 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. 半導体デバイスのウェハーのスクライビング
WO2015077612A1 (en) * 2013-11-22 2015-05-28 Glo Ab Method of stress induced cleaving of semiconductor devices
US9412899B2 (en) 2013-11-22 2016-08-09 Glo Ab Method of stress induced cleaving of semiconductor devices
CN107039563A (zh) * 2015-10-06 2017-08-11 株式会社迪思科 光器件晶片的加工方法
CN107039563B (zh) * 2015-10-06 2021-01-12 株式会社迪思科 光器件晶片的加工方法
US10107458B2 (en) 2015-10-16 2018-10-23 Seoul Viosys Co., Ltd. Compact light emitting diode chip and light emitting device including the same
CN109904293B (zh) * 2015-10-16 2022-01-18 首尔伟傲世有限公司 发光二极管芯片、发光装置及电子装置
US10126831B2 (en) 2015-10-16 2018-11-13 Seoul Viosys Co., Ltd. Compact light emitting diode chip, light emitting device and electronic device including the same
CN109920894B (zh) * 2015-10-16 2022-04-05 首尔伟傲世有限公司 发光装置
CN109920899B (zh) * 2015-10-16 2021-08-06 首尔伟傲世有限公司 发光二极管芯片以及发光装置
CN109904293A (zh) * 2015-10-16 2019-06-18 首尔伟傲世有限公司 发光二极管芯片、发光装置及电子装置
CN109920894A (zh) * 2015-10-16 2019-06-21 首尔伟傲世有限公司 发光装置
CN109920899A (zh) * 2015-10-16 2019-06-21 首尔伟傲世有限公司 发光二极管芯片以及发光装置
US10359153B2 (en) 2015-10-16 2019-07-23 Seoul Viosys Co., Ltd. Light emitting diode chip having a small area and slim thickness, light emitting device and electronic device including the same
KR101873501B1 (ko) * 2015-12-17 2018-07-02 서울바이오시스 주식회사 소형 발광 다이오드 칩, 이를 포함하는 발광 장치 및 전자 장치
JP2017199717A (ja) * 2016-04-25 2017-11-02 株式会社ディスコ 加工方法
JPWO2017208535A1 (ja) * 2016-06-03 2019-03-28 創光科学株式会社 窒化物半導体紫外線発光装置及びその製造方法
JP2019527466A (ja) * 2016-06-14 2019-09-26 エバナ テクノロジーズ ユーエービー 多分割レンズ及びウェハをダイシングまたは切断するためのレーザー加工システム
CN109641315A (zh) * 2016-06-14 2019-04-16 艾维纳科技有限责任公司 激光加工方法以及一种利用多区段聚焦透镜切割或裁切晶圆之系统
KR20210038335A (ko) 2019-09-30 2021-04-07 니치아 카가쿠 고교 가부시키가이샤 발광 소자의 제조 방법
US11437542B2 (en) 2019-09-30 2022-09-06 Nichia Corporation Method of manufacturing light-emitting element
JP2022057557A (ja) * 2020-09-30 2022-04-11 日亜化学工業株式会社 発光素子の製造方法
JP7206550B2 (ja) 2020-09-30 2023-01-18 日亜化学工業株式会社 発光素子の製造方法

Similar Documents

Publication Publication Date Title
JP2006245062A (ja) Iii族窒化物系化合物半導体素子の製造方法及び発光素子
JP2006245043A (ja) Iii族窒化物系化合物半導体素子の製造方法及び発光素子
JP2005109432A (ja) Iii族窒化物系化合物半導体素子の製造方法
US8609512B2 (en) Method for laser singulation of chip scale packages on glass substrates
KR101390115B1 (ko) Led 칩의 제조 방법
JP5232375B2 (ja) 半導体発光素子の分離方法
JP5573832B2 (ja) 半導体素子の製造方法
KR101283228B1 (ko) 레이저 가공 방법 및 가공 대상물
US20070298529A1 (en) Semiconductor light-emitting device and method for separating semiconductor light-emitting devices
WO2013176089A1 (ja) 加工対象物切断方法、加工対象物、及び、半導体素子
JP5899513B2 (ja) 基板製造方法、および改質層形成装置
TW201631228A (zh) 晶圓的生成方法
JP5747743B2 (ja) 発光素子の製造方法
JPWO2005098915A1 (ja) レーザ加工方法及び半導体チップ
TW201639016A (zh) 晶圓的生成方法
JP2006263754A (ja) レーザ加工方法
JP2010003817A (ja) レーザーダイシング方法及びレーザーダイシング装置
JP2007175961A (ja) レーザ加工方法及び半導体チップ
JP2009039755A (ja) 切断用加工方法
JP5269356B2 (ja) レーザ加工方法
JP2014017433A (ja) 光デバイス及び光デバイスの加工方法
JP2018120986A (ja) 発光素子の製造方法
JP5819605B2 (ja) 基板の分割方法
TW201709290A (zh) 元件晶片之製造方法
JP5127669B2 (ja) 半導体ウェハ