JP5819605B2 - 基板の分割方法 - Google Patents

基板の分割方法 Download PDF

Info

Publication number
JP5819605B2
JP5819605B2 JP2010281166A JP2010281166A JP5819605B2 JP 5819605 B2 JP5819605 B2 JP 5819605B2 JP 2010281166 A JP2010281166 A JP 2010281166A JP 2010281166 A JP2010281166 A JP 2010281166A JP 5819605 B2 JP5819605 B2 JP 5819605B2
Authority
JP
Japan
Prior art keywords
substrate
modified layer
electrode
dividing
laser beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010281166A
Other languages
English (en)
Other versions
JP2012129430A (ja
Inventor
中村 勝
勝 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2010281166A priority Critical patent/JP5819605B2/ja
Priority to TW100140544A priority patent/TWI515069B/zh
Priority to KR1020110118673A priority patent/KR101798243B1/ko
Publication of JP2012129430A publication Critical patent/JP2012129430A/ja
Application granted granted Critical
Publication of JP5819605B2 publication Critical patent/JP5819605B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)

Description

本発明は、貫通電極が形成された半導体ウェーハ等からなる基板を分割して複数のチップを得る際などに用いて好適な基板の分割方法に関する。
半導体技術分野において複数の半導体チップを重ねてパッケージングする場合、従来のワイヤボンディングに代えて、チップの内部に形成した貫通電極どうしを直接接続してチップを重ねる技術は、パッケージの一層の小型化・薄型化が可能であるといった利点があり、実用化されている。貫通電極を有するチップは、例えば、分割予定ラインによって多数のチップ領域が区画された基板の各チップ領域に貫通電極を形成し、次いで基板の上面をエッチングして貫通電極の上面を突出させ、この後、基板を分割予定ラインに沿って分割するといった方法で、1枚の基板から多数のチップが製造される。
この種の基板を分割する方法としては、基板の内部に、基板の表面側から分割予定ラインに沿って基板を透過する波長のレーザー光線を集光して照射することによって改質層を形成し、次いで改質層に外力を加えることによって基板を分割予定ラインに沿って分割する方法が知られている(特許文献1,2等)。
特開2005−28423号公報 特許第3408805号公報
しかして、貫通電極を形成した基板を、基板の内部に上記改質層を形成して分割する場合には、貫通電極を突出させるエッチング処理を行うと基板の表面が粗くなってしまい、この粗くなった表面側からレーザー光線を照射すると基板の内部にレーザー光線が十分に集光されないといった不具合が起こる。
本発明は上記事情に鑑みてなされたものであり、その主な技術的課題は、貫通電極を有する基板の内部にレーザー光線を照射し改質層を形成して基板を分割するにあたり、基板の内部にレーザー光線を十分に集光することができる基板の分割方法を提供することにある。
本発明の基板の分割方法は、貫通電極が形成された基板の上面をエッチングによって除去し、該貫通電極の上面を該基板の上面から突出させる電極頭出し工程と、前記基板の内部に、分割予定ラインに沿って基板を透過する波長のレーザー光線を集光して改質層を形成するとともに、該改質層から基板の裏面側に到達するクラックを形成する改質層形成工程と、前記電極頭出し工程と前記改質層形成工程との後に、前記改質層に外力を加えることによって前記分割予定ラインに沿って基板を分割する分割工程と、を含む基板の分割方法であって、前記電極頭出し工程を、前記改質層形成工程の後であって前記基板とともに前記貫通電極および前記改質層を前記改質層が除去され、かつ前記クラックが残る深さまで研削した後に行うことを特徴とする。
本発明によれば、改質層形成工程を行う際には、基板の上面はまだエッチングされていないため粗くなってはおらず、このため、基板に照射されるレーザー光線は基板の内部に十分に集光する。
本発明で言う基板は特に限定はされないが、例えば、シリコンやガリウムヒ素(GaAs)、シリコンカーバイド(SiC)等からなる半導体ウェーハ、半導体製品のパッケージ、セラミック、ガラス、サファイア(Al)系の無機材料基板、液晶表示装置を制御駆動するLCDドライバ等の各種電子部品、ミクロンオーダーの加工位置精度が要求される各種加工材料等が挙げられる。
また、本発明で言う改質層とは、密度、屈折率、機械的強度、あるいはその他の物理的特性が周囲とは異なる状態になった領域のことであり、例えば、溶融処理層、クラック層、絶縁破壊層、屈折率変化層等が挙げられ、さらにこれらの単独状態、または混在状態を含むものとされる。
本発明によれば、貫通電極を有する基板の内部にレーザー光線を照射し改質層を形成して基板を分割するにあたり、基板の内部にレーザー光線を十分に集光することができる基板の分割方法が提供されるといった効果を奏する。
本発明の一実施形態の分割方法で分割される基板が粘着テープを介して環状のフレームに支持された状態を示す斜視図である。 一実施形態の分割方法を模式的に示す断面図である。 一実施形態の分割方法における分割工程の具体例を示す側面図である。 本発明の他の実施形態の分割方法を模式的に示す断面図である。 本発明のさらに他の実施形態の分割方法を模式的に示す断面図である。
以下、図面を参照して本発明の実施形態を説明する。なお、下記の各実施形態で参照する図面は、理解を容易とするために基板等の縦横比を実際のものとは異なり誇張して描いていることを予め付記しておく。
(1)基板
図1の符号1は、本発明の一実施形態の分割方法が適用されて分割される基板である。基板1は、例えばシリコンウェーハ等の半導体ウェーハであり、表面1aには格子状に設定される分割予定ライン2によって多数のチップ領域3が区画され、これらチップ領域3には例えば電子回路等が形成されている。また、各チップ領域3には、図2(a)に示すように厚さ方向に貫通する複数の貫通電極4が形成されている。
基板1は、図1に示すように環状のフレーム10に貼り付けられた伸縮性を有する粘着テープ11に表面1a側が露出して貼着された状態で分割される。粘着テープ11は片面が粘着面となっており、その粘着面に、フレーム10と基板1の裏面1b(図2参照)が貼り付けられる。そして基板1はフレーム10の開口部10aに同心状に位置付けられて裏面1bが粘着テープ11に貼着されている。本実施形態は、基板1を分割予定ライン2に沿って切断して多数のチップ領域3、すなわちチップに分割する方法であり、以下、その手順を説明する。
(2)分割方法
本実施形態においては、はじめに、図2(a)に示すように、基板1の内部に分割予定ライン2に沿って本発明に係る改質層5を形成する(改質層形成工程)。改質層5の形成は、透過性を有するレーザー光線Lを基板1の表面1a側から内部に集光点を合わせて照射することにより形成する。
図2(a)では、改質層5を厚さ方向に一層の状態で形成しているが、基板1が厚い場合などにおいては、分割予定ライン2に沿って行うレーザー光線Lの照射を、集光点を段階的に変更しながら複数回照射して改質層5を複数層形成してもよい。その場合には、既に形成した改質層5の影響でレーザー光線Lが目的の深さに集光しないことを回避するために、集光点を表面1a側より深い方から順に浅い方に変更していく。改質層5を形成するレーザー光線Lとしては、例えば波長が1064nmのYVO4パルスレーザー光線が挙げられ、例えば、繰り返し周波数:100kHz、パルス幅:25ns、集光スポット径:φ1μmといった条件で照射される。
次に、基板1の上面である表面1aをエッチングによって除去し、図2(b)に示すように貫通電極4の上面4aを基板1の表面1aから所定高さ突出させる(電極頭出し工程)。エッチングは、基板1の材料に応じた溶液(基板1が例えばシリコンの場合には、水酸化カリウムやフッ酸等)中での化学反応を利用した周知のウェットエッチングが採用される。また、この他には周知のドライエッチングでエッチングする場合もある。
次に、基板1内に形成した改質層5に外力を加えることによって、図2(c)に示すように分割予定ライン2に沿って基板1を分割する(分割工程)。改質層5に外力を加えるには、例えば図3に示すように、上面が円形状の基板載置台20の上に粘着テープ11を介して基板1を載置し、フレーム10を押し下げて粘着テープ11を放射方向に拡張する手法が好適である。このようにして粘着テープ11が拡張されると、基板1は、改質層5を起点として図2(c)に示すように各チップ領域3、すなわちチップ3に分割される。
以上で基板1は多数のチップ3に分割され、分割されたチップ3は、この後粘着テープ11から剥離してピックアップされ、次の工程に移される。
(3)実施形態の作用効果
上記実施形態の分割方法によれば、基板1の内部に改質層5を形成してから基板1の表面1aをエッチングするため、改質層5を形成する際には、基板1の表面1aはエッチングによって粗くなってはおらず平坦な状態が保持されている。このため、基板1に照射されるレーザー光線Lは、基板1の表面1aの状態に影響を受けることなく基板1の内部に透過し、目的の集光点に対し十分に集光する。
(4)他の実施形態
図4および図5は、それぞれ本発明の他の実施形態を示しており、以下、これらについて説明する。
図4に示す分割方法においては、図4(a)に示すように、はじめに上記実施形態と同様にレーザー光線Lの照射により基板1の内部に分割予定ライン2に沿って改質層5を形成する改質層形成工程を行うが、この場合には、改質層5の形成と同時に、基板1の内部に改質層5から基板1の裏面1b側に到達するクラック6を形成する。クラック6は、例えば照射するレーザー光線Lのパワーを増大させたり、裏面1bに近い箇所にレーザー光線Lを集光させたりすることにより形成することができる。
次に、図4(b)に示すように、基板1の表面1aをエッチングによって除去し、貫通電極4の上面4aを基板1の表面1aから所定高さ突出させる電極頭出し工程を行う。この場合のエッチングによる表面1aの除去深さは、同図に示すように、改質層5が除去され、かつクラック6が残る深さとされる。次いで、図4(c)に示すように粘着テープ11を拡張して基板1を分割する分割工程を行う。分割工程では、基板1がクラック6を起点として多数のチップ3に分割される。
図4に示した分割方法では、電極頭出し工程でのエッチングにより改質層5を除去しており、このため分割後に得られるチップ3の分割面に改質層5は存在しない。このため、得られるチップ3においては改質層5の残存による抗折強度の低下といった不具合が生じないばかりか、分割面がクラック6による劈開面となるため抗折強度の向上が図られる。また、改質層5は基板1にある程度の厚さがないと形成することが困難なものであるが、図4に示す分割方法によれば、先に改質層5を形成してからエッチングにより基板1を目的厚さに加工するため、比較的薄いチップを得る際に好適な方法である。
図5に示す分割方法においては、はじめに図5(a)に示すように基板1の内部にレーザー光線Lを照射することにより分割予定ライン2に沿って改質層5と基板1の裏面1b側に到達するクラック6を形成する改質層形成工程を行う。次に、図5(b)に示すように、基板1の表面1aとともに貫通電極4を研削して基板1を所定厚さまで加工する。この場合の研削による表面1aの除去深さは、同図に示すように、改質層5が除去され、かつクラック6が残る深さとされる。
次に、図5(c)に示すように、クラック6がある程度残る深さまで基板1の表面1aをエッチングによって除去し、貫通電極4の上面4aを基板1の表面1aから所定高さ突出させる電極頭出し工程を行う。次いで、図5(d)に示すように粘着テープ11を拡張して基板1を分割する分割工程を行い、クラック6を起点として基板1を多数のチップ3に分割する。
図5に示した分割方法によると、改質層5を形成した後、基板1と貫通電極4を研削して改質層5を除去するため、得られるチップ3においては分割面に改質層5が存在せず、改質層5の残存による抗折強度の低下といった不具合は生じない。
1…基板
1a…基板の上面(表面)
2…分割予定ライン
4…貫通電極
4a…貫通電極の上面
5…改質層
L…レーザー光線

Claims (1)

  1. 貫通電極が形成された基板の上面をエッチングによって除去し、該貫通電極の上面を該基板の上面から突出させる電極頭出し工程と、
    前記基板の内部に、分割予定ラインに沿って基板を透過する波長のレーザー光線を集光して改質層を形成するとともに、該改質層から基板の裏面側に到達するクラックを形成する改質層形成工程と、
    前記電極頭出し工程と前記改質層形成工程との後に、前記改質層に外力を加えることによって前記分割予定ラインに沿って基板を分割する分割工程と、
    を含む基板の分割方法であって、
    前記電極頭出し工程を、前記改質層形成工程の後であって前記基板とともに前記貫通電極および前記改質層を前記改質層が除去されかつ前記クラックが残る深さまで研削した後に行うことを特徴とする基板の分割方法。
JP2010281166A 2010-12-17 2010-12-17 基板の分割方法 Active JP5819605B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010281166A JP5819605B2 (ja) 2010-12-17 2010-12-17 基板の分割方法
TW100140544A TWI515069B (zh) 2010-12-17 2011-11-07 Method of partitioning substrate
KR1020110118673A KR101798243B1 (ko) 2010-12-17 2011-11-15 기판 분할 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010281166A JP5819605B2 (ja) 2010-12-17 2010-12-17 基板の分割方法

Publications (2)

Publication Number Publication Date
JP2012129430A JP2012129430A (ja) 2012-07-05
JP5819605B2 true JP5819605B2 (ja) 2015-11-24

Family

ID=46646148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010281166A Active JP5819605B2 (ja) 2010-12-17 2010-12-17 基板の分割方法

Country Status (3)

Country Link
JP (1) JP5819605B2 (ja)
KR (1) KR101798243B1 (ja)
TW (1) TWI515069B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6105874B2 (ja) * 2012-08-06 2017-03-29 株式会社ディスコ ウエーハの加工方法
JP6105872B2 (ja) * 2012-08-06 2017-03-29 株式会社ディスコ ウエーハの加工方法
JP6105873B2 (ja) * 2012-08-06 2017-03-29 株式会社ディスコ ウエーハの加工方法
JP6189066B2 (ja) * 2013-03-27 2017-08-30 株式会社ディスコ ウエーハの加工方法
JP6189178B2 (ja) * 2013-10-29 2017-08-30 株式会社ディスコ レーザー加工装置
JP6649308B2 (ja) * 2017-03-22 2020-02-19 キオクシア株式会社 半導体装置およびその製造方法
JP6957185B2 (ja) * 2017-04-17 2021-11-02 浜松ホトニクス株式会社 加工対象物切断方法及び半導体チップ
JP7083716B2 (ja) * 2018-07-20 2022-06-13 株式会社ディスコ ウェーハの加工方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE534142T1 (de) * 2002-03-12 2011-12-15 Hamamatsu Photonics Kk Verfahren zum auftrennen eines substrats
JP4927484B2 (ja) * 2006-09-13 2012-05-09 株式会社ディスコ 積層用デバイスの製造方法
JP2010026041A (ja) * 2008-07-16 2010-02-04 Seiko Epson Corp 表示パネルの製造方法
JP2010143770A (ja) * 2008-12-16 2010-07-01 Seiko Epson Corp 加工対象物の分割方法

Also Published As

Publication number Publication date
TWI515069B (zh) 2016-01-01
JP2012129430A (ja) 2012-07-05
KR101798243B1 (ko) 2017-11-15
KR20120068693A (ko) 2012-06-27
TW201226094A (en) 2012-07-01

Similar Documents

Publication Publication Date Title
JP5819605B2 (ja) 基板の分割方法
JP4536407B2 (ja) レーザ加工方法及び加工対象物
US8148240B2 (en) Method of manufacturing semiconductor chips
EP2646194B1 (en) Method of separating surface layer of semiconductor crystal using a laser beam perpendicular to the separating plane
TWI527649B (zh) The cutting method of the object to be processed
JP6704957B2 (ja) 基板加工方法
WO2012108054A1 (ja) 単結晶基板の製造方法および内部改質層形成単結晶部材の製造方法
JP5747743B2 (ja) 発光素子の製造方法
JP2004031526A (ja) 3族窒化物系化合物半導体素子の製造方法
JP2006245062A (ja) Iii族窒化物系化合物半導体素子の製造方法及び発光素子
TW200535934A (en) Semiconductor wafer processing method
JP2009124077A (ja) 半導体チップ及びその製造方法
JP2006140354A (ja) レーザ加工方法
TWI657540B (zh) 具有晶圓級底部塡料之晶圓的隱形切割
TWI633594B (zh) Optical device wafer processing method
JP2006229021A (ja) ウエーハの分割方法
JP2015029060A (ja) 半導体片の製造方法、半導体片を含む回路基板および画像形成装置
CN105810576B (zh) 切割晶圆的方法及半导体芯片
JP7333192B2 (ja) 移設方法
JP2012089709A (ja) ワークの分割方法
JP2011035245A (ja) 板状ワークの分割方法
JP2013214600A (ja) 接着フィルム付きチップの形成方法
JP2005109432A (ja) Iii族窒化物系化合物半導体素子の製造方法
JP2011155069A (ja) 基板加工方法
JP6013859B2 (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150917

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151001

R150 Certificate of patent or registration of utility model

Ref document number: 5819605

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250